DE4327290C2 - Integrierte Halbleiterschaltung - Google Patents

Integrierte Halbleiterschaltung

Info

Publication number
DE4327290C2
DE4327290C2 DE4327290A DE4327290A DE4327290C2 DE 4327290 C2 DE4327290 C2 DE 4327290C2 DE 4327290 A DE4327290 A DE 4327290A DE 4327290 A DE4327290 A DE 4327290A DE 4327290 C2 DE4327290 C2 DE 4327290C2
Authority
DE
Germany
Prior art keywords
integrated semiconductor
circuit according
semiconductor circuit
well regions
supply lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4327290A
Other languages
English (en)
Other versions
DE4327290A1 (de
Inventor
Hideki Taniguchi
Masahiro Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4327290A1 publication Critical patent/DE4327290A1/de
Application granted granted Critical
Publication of DE4327290C2 publication Critical patent/DE4327290C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung. Die Erfindung betrifft insbesondere eine integrierte Master-Slice-Halbleiterschaltung, die eine Mehrzahl von Versorgungsspannungen verwendet.
Fig. 7 zeigt eine Draufsicht auf die Chipstruktur einer integrierten Master-Slice-Halbleiterschaltung. Fig. 8 ist eine vergrößerte Draufsicht auf den Bereich X von Fig. 7, um die Struktur einer Zelle und den sie umgebenden Bereich zu zeigen. Um Zellen zu bilden, die Eingabe-/Ausgabeschaltungen für Eingaben an und Ausgaben von einem inneren Bereich 5 darstellen, werden ein erster Halbleiterbereich 3 eines ersten Leitfähigkeitstyps und ein zweiter Halbleiterbereich 4 eines zweiten Leitfähigkeitstyps auf dem Randabschnitt des inneren Bereichs 5 geschaffen. Eingabe-/Ausgabekontaktflächen (Pads) 1 sind über Metallverdrahtungen 2 mit den Eingabe-/Ausgabeschaltungen verbunden. Versorgungsleitungen 7 und 8 sind über dem ersten und zweiten Halbleiterbereich 3 bzw. 4 gebildet. Zur Vereinfachung der Darstellung zeigt Fig. 8 nicht detailliert, wie die Metallverdrahtungen 2 mit dem ersten und zweiten Halbleiterbereich 3 und 4 verbunden sind.
Fig. 9 zeigt einen Querschnitt von einer der Zellen und Fig. 10 einen perspektivischen Querschnitt eines Abschnitts des Zellenfeldes. Der erste und zweite Halbleiterbereich 3 und 4 sind als Wanne im selben Substrat 15 gebildet. Im ersten und zweiten Halbleiterbereich 3 und 4 sind ein MOS-Transistor des zweiten Leitfähigkeitstyps bzw. ein MOS-Transistor des ersten Leitfähigkeitstyps gebildet. Die MOS-Transistoren der zwei verschiedenen Typen bilden eine Inverterschaltung in der Zelle, so daß die Zelle als Eingabe-/Ausgabeschaltung arbeitet.
Der im ersten Halbleiterbereich 3 gebildete MOS-Transistor weist eine Gate-Elektrode 10, Source- und Drain-Diffusionsbereiche 12a des zweiten Leitfähigkeitstyps und einen Diffusionsbereich 12b des ersten Leitfähigkeitstyps, an den eine Back-Gate-Spannung angelegt wird, auf. In ähnlicher Weise weist der im zweiten Halbleiterbereich 4 gebildete MOS-Transistor eine Gate-Elektrode 9, Source- und Drain- Diffusionsbereiche 11a des ersten Leitfähigkeitstyps und einen Diffusionsbereich 11b des zweiten Leitfähigkeitstyps zum Empfangen einer Back-Gate-Spannung auf. Die Fig. 7 und 8 lassen das zur Vereinfachung der Darstellung weg.
Die Herstellung einer integrierten Master-Slice-Halbleiterschaltung, d. h. einer hochintegrierten (LSI-) Schaltung beinhaltet einen Master-Prozeß zur Bildung eines Transistors und eines Slicing- Prozesses, der die Bildung von Kontakten, Verdrahtungsschichten und Durchlaßlöchern umfaßt. Nachdem man eine Master-Struktur erhalten hat, werden mit anderen Worten die Zellen, wie die in Fig. 8 gezeigten, während des Slicing-Prozesses auf der Master-Struktur entsprechend vorbestimmter Daten so angeordnet, daß der in Fig. 7 dargestellte LSI hergestellt wird.
Mit einem solchen Aufbau empfängt der Master-Slice-LSI über den Diffusionsbereich 11b (der die Back-Gate-Spannung empfängt) des zweiten Leitfähigkeitstyps ein Potential V1 für den zweiten Halbleiterbereich 4 und über den Diffusionsbereich 12b (der die Back-Gate-Spannung empfängt) des ersten Leitfähigkeitstyps ein Potential GND (d. h. ein Massepotential) für den ersten Halbleiterbereich 3.
Andererseits sind die voneinander verschiedenen Zellen in derselben Wanne gebildet. Wenn den verschiedenen Zellen unterschiedliche Versorgungspotentiale zugeführt werden, werden die Potentiale daher kurzgeschlossen, weil nur ein Potential für jeweils den ersten oder zweiten Halbleiterbereich 3 und 4 erlaubt ist.
Aus der US 5 007 025 ist eine integrierte Halbleiterschaltung bekannt, die eine Mehrzahl von ersten Halbleiterbereichen, die voneinander isoliert und in einer ersten Längsrichtung angeordnet sind, und eine Mehrzahl von ersten Versorgungsleitungen, die über allen der Mehrzahl von ersten Halbleiterbereichen in einem Ab­ stand von den ersten Halbleiterbereichen angeordnet sind, auf­ weist.
Aus der EP 0 163 384 A1 ist eine Halbleitereinrichtung bekannt, bei der sich eine Mehrzahl von Versorgungsleitungen über Halb­ leiterbereiche, die in einer ersten Längsrichtung angeordnet sind, erstrecken, und bei der die Halbleiterbereiche einen ersten Leitungstyp aufweisen, und bei der Versorgungsleitungen überein­ ander angeordnet sind.
Aus der US 5 119 169 ist eine integrierte Halbleiterschaltung bekannt, bei der Versorgungsleitungen übereinander angeordnet sind.
Aus der DE 32 23 276 A1 ist eine integrierte Halbleiterschaltung bekannt, bei der Einheitszellen zum Implementieren eines Eingabe- /Ausgabeschaltungsteils und eine Vielzahl von Eingabe-/Ausgabe­ zellen, die in einer ersten Längsrichtung angeordnet sind, vor­ gesehen sind. Eine Eingabe-/Ausgabezelle weist eine p-Wanne auf. Eine Stromversorgungspotential- und eine Massepotentialleitung sind über den Eingabe-/Ausgabezellen vorgesehen.
Es ist Aufgabe der Erfindung, eine integrierte Halbleiterschal­ tung anzugeben, die durch einen Slice-Prozeß ausgebildet wird, bei der eine Mehrzahl von unterschiedlichen Versorgungspotentia­ len in gewünschter Weise ausgewählt werden kann.
Diese Aufgabe wird gelöst durch die integrierte Halbleiterschal­ tung nach Anspruch 1.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Die Mehrzahl von ersten Halbleiterbereichen kann jeweils einen ersten Leitfähigkeitstyp aufweisen.
Die ersten Versorgungsleitungen können in der ersten Längsrichtung angeordnet sein.
Die integrierte Halbleiterschaltung kann ferner eine Mehrzahl von zweiten Halbleiterbereichen aufweisen, die in der ersten Längsrichtung angeordnet sind, wobei die Mehrzahl von zweiten Halbleiterbereichen jeweils in einer zweiten Längsrichtung, die senkrecht zur ersten Längsrichtung ist, benachbart zum jeweiligen der ersten Halbleiterbereiche angeordnet ist.
Die Mehrzahl von zweiten Halbleiterbereichen kann einen zweiten Leitfähigkeitstyp aufweisen, der vom ersten Leitfähigkeitstyp verschieden ist.
Die integrierte Halbleiterschaltung nach Anspruch 4 oder 5 kann ferner eine zweite Versorgungsleitung aufweisen, die über allen der Mehrzahl von zweiten Halbleiterbereichen angeordnet ist.
Die zweite Versorgungsleitung ist bevorzugterweise mit allen der Mehrzahl von zweiten Halbleiterbereichen verbunden.
Die Mehrzahl von ersten Halbleiterbereichen kann so angeordnet sein, daß sie einen ringförmigen Aufbau liefern.
Die integrierte Halbleiterschaltung nach Anspruch 8 weist ferner bevorzugterweise eine innere Schaltung auf, die von der Mehrzahl der ersten Halbleiterbereiche umgeben ist.
Bevorzugterweise ist mindestens eine erste Halbleitervorrichtung in den ersten Halbleiterbereichen gebildet.
Die erste Halbleitervorrichtung kann ein MOS-Transistor sein, der eine erste Stromelektrode, eine Steuerelektrode und eine zweite Stromelektrode aufweist, wobei die erste Stromelektrode durch die zweiten Halbleiterbereiche gebildet wird, mit der die ersten Versorgungsleitungen verbunden sind.
Die ersten Versorgungsleitungen können parallel zueinander in der zweiten Längsrichtung angeordnet sein.
Die erste Stromelektrode ist bevorzugterweise breiter als die zweite Stromelektrode.
Alternativ können die ersten Versorgungsleitungen aufeinander gebildet sein.
Bevorzugterweise weist jede der ersten Versorgungsleitungen Kerben auf, wenn man sie oben betrachtet, wobei die Kerben von einer der ersten Versorgungsleitungen nicht mit den Kerben der anderen der ersten Versorgungsleitungen überlappen.
Eine Mehrzahl von Halbleitervorrichtungen kann in den ersten Halbleiterbereichen gebildet sein.
Eine zweite Halbleitervorrichtung kann in den zweiten Halbleiterbereichen gebildet sein, und die ersten und zweiten Halbleitervorrichtungen können eine Eingabe-/Ausgabeschaltung bilden, die Eingaben an und Ausgaben von der inneren Schaltung ausführen.
Damit führen die Mehrzahl von Versorgungsleitungen verschiedene Versorgungspotentiale den jeweiligen Halbleiterbereichen zu. Die jeweiligen Halbleiterbereiche sind voneinander isoliert, und daher ist es möglich, zu verhindern, daß sich die verschiedenen Versorgungspotentiale gegenseitig stören.
Eine Mehrzahl von Versorgungspotentialen kann in derselben integrierten Halbleiterschaltung verwendet werden. Ferner ist es möglich, eines der Versorgungspotentiale während des Slice-Prozesses auszuwählen.
Von gleicher Wichtigkeit ist, daß die Zuführung einer Mehrzahl von Versorgungspotentialen erzielt wird, ohne die von den Versorgungsleitungen belegte Fläche zu ändern.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 und 2: Draufsichten auf eine erste bevorzugte Ausführungsform;
Fig. 3: einen perspektivischen Querschnitt der ersten bevorzugten Ausführungsform;
Fig. 4: einen perspektivischen Querschnitt einer zweiten bevorzugten Ausführungsform;
Fig. 5: eine Draufsicht auf die zweite bevorzugte Ausführungsform;
Fig. 6: eine Draufsicht auf die dritte bevorzugte Ausführungsform;
Fig. 7 und 8: Draufsichten auf eine integrierte Halbleiterschaltung;
Fig. 9: einen Querschnitt der integrierten Halbleiterschaltung; und
Fig. 10: einen perspektivischen Querschnitt der integrierten Halbleiterschaltung.
Erste bevorzugte Ausführungsform
Fig. 1 zeigt eine Draufsicht auf die Chipstruktur einer integrierten Master-Slice-Halbleiterschaltung nach einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung. Fig. 2 zeigt eine Draufsicht, die die gesamte Chipstruktur nach der ersten bevorzugte Ausführungsform darstellt.
Um Zellen anzuordnen, die Eingabe-/Ausgabeschaltungen für Eingaben an und Ausgaben von einem inneren Bereich 5 darstellen, werden erste Halbleiterbereiche 3 eines ersten Leitfähigkeitstyps und zweite Halbleiterbereiche 4 eines zweiten Leitfähigkeitstyps auf dem Randabschnitt des inneren Bereichs 5 geschaffen. Zur Vereinfachung der Darstellungen lassen die Fig. 1 und 2 das Substrat 15 weg, auf dem die ersten und zweiten Halbleiterbereiche 3 und 4 gebildet sind. Eingabe-/Ausgabekontaktflächen (Pads) 1 sind über Metallverdrahtungen 2 mit den Eingabe-/Ausgabeschaltungen verbunden. Zur Vereinfachung der Darstellung sind Details der Verbindung der Metallverdrahtungen 2 nicht dargestellt.
Die ersten und zweiten Halbleiterbereiche 3 und 4 sind beide in Form einer Anzahl von Zeilen angeordnet und durch Abstände 14 voneinander getrennt. Versorgungsleitungen 6 und 7 zum Anlegen von Potentialen V1 und V2 sind über den zweiten Halbleiterbereichen 4 angeordnet. Eine Versorgungsleitung 8 zum Zuführen eines Massepotentials ist auf den ersten Halbleiterbereichen 3 gebildet. Zur Vereinfachung der Darstellung ist in Fig. 2 die Versorgungsleitung 8 weggelassen.
Eine Zelle wird nicht zwischen einer Mehrzahl von ersten und zweiten Halbleiterbereichen 3 und 4 gebildet, sondern sie wird in jedem der ersten und zweiten Halbleiterbereiche 3 und 4 geschaffen. Damit sind die Zellen in verschiedenen Wannen gebildet, und daher ist es möglich, daß verschiedene Zellen unterschiedliche Versorgungspotentiale empfangen. Ferner wird optional durch Verbinden von einer der Versorgungsleitungen 7 und 6 mit dem zweiten Halbleiterbereich 4 über einen Kontakt festgelegt, auf welches der Potentiale V1 und V2 der jeweilige zweite Halbleiterbereich 4 gelegt wird.
Genauer gesagt führen die Versorgungsleitungen 7 und 6 über Kontakte 71 und 61, die während des Slice-Prozesses gebildet werden, den zweiten Halbleiterbereichen 4 die Potentiale V1 und V2 zu. An die ersten Halbleiterbereiche 3 wird über einen Kontakt 81 das Massepotential von der Versorgungsleitung 8 angelegt.
Fig. 3 zeigt einen perspektivischen Querschnitt, der im Detail Transistoren zeigt, die in den ersten und zweiten Halbleiterbereichen 3 und 4 gebildet sind sowie die Verbindungen mit den Transistoren. Zur Vereinfachung der Darstellung ist in Fig. 3 das Substrat 15 weggelassen.
In jedem der ersten und zweiten Halbleiterbereiche 3 und 4 ist ein MOS-Transistor gebildet. Im ersten Halbleiterbereich 3 ist ein MOS- Transistor des zweiten Leitfähigkeitstyps gebildet, der ein MOS-Gate 10, eine Source (Drain) 12a und einen Diffusionsbereich 12b zum Empfangen einer Back-Gate-Spannung aufweist. Der im zweiten Halbleiterbereich 3 gebildete MOS-Transistor ist vom ersten Leitfähigkeitstyps und weist ein MOS-Gate 9, eine Source 11c, eine Drain 11a und einen Diffusionsbereich 11b zum Empfangen einer Back- Gate-Spannung auf.
Die Gates 9 und 10 z. B. der MOS-Transistoren sind gemeinsam so mit der Metallverdrahtung 2 verbunden, daß die MOS-Transistoren einen Inverter bilden und dadurch als Eingabe-/Ausgabeschaltung dienen. Um Unannehmlichkeiten der Darstellung zu vermeiden, sind die Details der Verbindung für die Metallverdrahtung 2 nicht gezeigt.
Die Kontakte 61 und 71 werden während des Slicing-Prozesses zwischen der Source 11c oder dem Diffusionsbereich 11b und einer der Versorgungsleitungen 7 und 6 gebildet. Um die Kontakte zu schaffen, ist die Source 11c breiter als die Drain 11a gebildet, so daß beide Versorgungsleitungen 7 und 6 über der Source 11c oder dem Diffusionsbereich 11b liegen.
Es ist einfach sicherzustellen, daß solche Kontakte 61 und 71 nicht die Verbindung zur Metallverdrahtung 2, wie z. B. die Verbindung zwischen der Metallverdrahtung 2 und den Gate 9 und 10, beeinflussen. Beispielsweise sind die Kontakte 61 und 71 in der Nähe des Abstands 14 gebildet, die benachbarte zweite Halbleiterbereiche 4 trennen, wobei jede Metallverdrahtung 2 so angeordnet ist, daß sie mit dem Mittelpunktbereich des jeweiligen zweiten Halbleiterbereichs 4 verbunden ist, wie das in Fig. 1 dargestellt wird.
Der Ausdruck "erste Längsrichtung" wird hier verwendet, um die Richtung zu bezeichnen, in der sich die Zeilen erster und zweiter Halbleiterbereiche 3 und 4 erstrecken, und der Ausdruck "zweite Längsrichtung" wird verwendet, um die Richtung zu bezeichnen, in der die ersten und zweiten Halbleiterbereiche 3 und 4 nebeneinander angeordnet sind (siehe Fig. 1 und 3). Ferner bezeichnet "nach oben" eine Richtung, die senkrecht sowohl zur ersten als auch zur zweiten Längsrichtung ist (siehe Fig. 3); sie zeigt eine Positionsbeziehung der Versorgungsleitungen 6 und 7 relativ zu den zweiten Halbleiterbereichen 4.
Um die integrierte Halbleiterschaltung zu schaffen, sind folgende Master- und Slicing-Prozesse notwendig.
Im Master-Prozeß wird zunächst eine Mehrzahl von Eingabe-/Ausgabe- Pufferzelleneinheiten, die durch die Abstände 14 voneinander getrennt sind, auf dem Substrat 15 des Eingabe- /Ausgabeschaltungsabschnitts geschaffen. Als nächstes werden Slice- Zellen mit demselben Layout, z. B. dieselben MOS-Transistoren, auf den jeweiligen Eingabe-/Ausgabe-Pufferzelleneinheiten gebildet, wie in Fig. 3 gezeigt ist. Anschließend wird eine Mehrzahl von Hauptleitungen, wie z. B. die Versorgungsleitungen 7 und 6, über den Kontaktbereichen, z. B. den Diffusionsbereichen 11b zum Empfangen einer Back-Gate-Spannung und den Sources 11c, der zweiten Halbleiterbereiche 4 der Eingabe-/Ausgabe-Pufferzelleneinheiten angeordnet.
Im nachfolgenden Slicing-Prozeß wird derjenige der Kontakte 71 und 61, der zu den Versorgungsleitungen 7 und 6 führt, für die zweiten Halbleiterbereiche 4 optional bestimmt. Damit werden die gewünschten Versorgungspotentiale ausgewählt.
Weil die Vorrichtung im Slicing-Prozeß in der Weise geschaffen wird, daß das gewünschte Versorgungspotential von den Versorgungsleitungen, die verschiedene Versorgungspotentiale liefern, ausgewählt wird, und weil die Halbleiterbereiche voneinander entfernt liegen, ist es möglich, daß eines der verschiedenen Versorgungspotentiale ausgewählt wird, ohne einen Kurzschluß der verschiedenen Versorgungspotentiale auf demselben Substrat zu verursachen.
Zweite bevorzugte Ausführungsform
Fig. 4 zeigt einen perspektivischen Querschnitt, der im Detail Transistoren darstellt, die in einer Mehrzahl von ersten und zweiten Halbleiterbereichen 3 und 4 nach einer zweiten bevorzugten Ausführungsform gebildet sind. In Fig. 4 ist ferner die Verbindung dargestellt, die zu den Transistoren erfolgt. Bei der zweiten bevorzugten Ausführungsform weisen die Versorgungsleitungen 7 und 6 voneinander isoliert eine Mehrschichtstruktur über den zweiten Halbleiterbereichen auf.
Im Slicing-Prozeß wird die Versorgungsleitung 6 so gebildet, daß sie Kerben 60 aufweist, durch die hindurch die Kontakte 71 mit der Versorgungsleitung 7 geschaffen werden. Um zu verhindern, daß die Kontakte 61 mit der Versorgungsleitung 6 mit der Versorgungsleitung 7 kurzgeschlossen werden, weist die Versorgungsleitung 7 Kerben 70 auf.
Fig. 5 zeigt eine vergrößerte Draufsicht auf die Kerben 60 und 70 und einen Bereich, der diese umgibt. Wie in Fig. 5 dargestellt ist, befinden sich der größte Teil der Versorgungsleitung 7 und der Kerben 70 der Versorgungsleitung 7 hinter der Versorgungsleitung 6, und daher sind nur Teile der Versorgungsleitung 7 durch die Kerben 60 hindurch zu sehen. Im Slicing-Prozeß wird beim Bilden der Kontaktbereiche, z. B. beim Schaffen der Kontakte 71 zwischen den Diffusionsbereichen 11b, die die Back-Gate-Spannung empfangen, und der Versorgungsleitung 7, die Struktur durch die Kerben 60 hindurch bearbeitet. Beim Bilden der Kontakte 61 mit der Versorgungsleitung 6 wird die Struktur durch die Kerben 70 hindurch bearbeitet.
In einer Mehrschichtstruktur wird eine Mehrzahl von Versorgungsleitungen, z. B. die Versorgungsleitungen 6 und 7, gebildet, ohne die von den Kontaktbereichen belegte Fläche zu vergrößern. Auch in diesem Fall ist es durch Anordnen der Kerben 60 und 70 in der Nähe der Abstände 14, die benachbarte zweite Halbleiterbereiche 4 voneinander trennen, und durch Verbinden jeder Metallverdrahtung 2 mit einem Mittenabschnitt des jeweiligen Halbleiterbereichs 4, möglich, daß die Kontaktbereiche die Verbindung zu den Metallverdrahtungen 2, z. B. die Verbindung zwischen den Metallverdrahtungen 2 und den Gates 9 und 10, nicht beeinflussen.
Dritte bevorzugte Ausführungsform
Bei der integrierten Halbleiterschaltung ist es nicht immer notwendig, die ersten und zweiten Halbleiterbereiche 3 und 4 entsprechend den Slice-Zellen aufzuteilen. Wenn die Slice- Zellen, z. B. MOS-Transistoren, die dasselbe Versorgungspotential verwenden, in einem bestimmten Bereich gruppiert werden, werden die ersten und zweiten Halbleiterbereiche 3 und 4 entsprechend solchen Bereichen, die jeweils eine Gruppe enthalten, aufgeteilt.
Fig. 6 zeigt eine Draufsicht auf eine integrierte Halbleiterschaltung nach einer dritten bevorzugten Ausführungsform. Zur Vereinfachung der Darstellung sind in Fig. 6 die Verbindung zur Versorgungsleitung 8, die mit dem ersten Halbleiterbereich 3 verbunden ist, und den Metallverdrahtungen 2 weggelassen. Wie in Fig. 6 dargestellt ist, können die ersten und zweiten Halbleiterbereiche 3 und 4 in der dargestellten Weise in Bereiche unterteilt sein, die jeweils die Slice-Zellen enthalten. Beim Beispiel von Fig. 6 sind die ersten und zweiten Halbleiterbereiche 3 und 4 in vier Bereiche unterteilt.

Claims (16)

1. Integrierte Halbleiterschaltung mit
einem Halbleitersubstrat,
einer Mehrzahl von ersten Wannenbereichen (4), die in dem Halbleitersubstrat isoliert voneinander ausgebildet sind und von denen eine erste Mehrzahl längs einer ersten Richtung angeordnet ist, und einer Mehrzahl von ersten Potentialversorgungsleitungen (6, 7), die über der ersten Mehrzahl von ersten Wannenbereichen (4) angeordnet sind,
wobei ein Teil der ersten Mehrzahl von ersten Wannenbereichen (4) mit einer der ersten Potentialversorgungsleitungen (6, 7) und mindestens ein anderer erster Wannenbereich (4) mit einer anderen ersten Potentialversorgungsleitung (7, 6) verbunden ist.
2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Mehrzahl von ersten Wannenbereichen (4) jeweils einen ersten Leitungstyp aufweist.
3. Integrierte Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sich die Mehrzahl von ersten Potentialversorgungsleitungen (6, 7) über der ersten Mehr­ zahl von ersten Wannenbereichen (4) in der ersten Richtung erstreckt.
4. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Mehrzahl von zweiten Wannenbereichen (3), von denen eine erste Mehrzahl, die der ersten Mehrzahl von ersten Wannenbereichen (4) entspricht, längs der ersten Richtung derart angeordnet ist, daß jeweils ein zweiter Wannenbereich (3) einem ersten Wannenbereich (4) in einer zu der ersten Richtung senkrechten zweiten Richtung benachbart ist.
5. Integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Mehrzahl von zweiten Wannenbereichen (3) einen zweiten Leitungstyp aufweist, der vom ersten Leitungstyp verschieden ist.
6. Integrierte Halbleiterschaltung nach Anspruch 4 oder 5, gekennzeichnet durch eine zweite Potentialversorgungsleitung (8), die über der ersten Mehrzahl von zweiten Wannenbereichen (3) angeordnet ist.
7. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Potentialversorgungsleitung (8) mit allen aus der ersten Mehrzahl von zweiten Wannenbereichen (3) verbunden ist.
8. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Mehrzahl von ersten Wannenbereichen (4) längs einer geschlossenen Linie angeordnet ist.
9. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine innere Schaltung (5), die von der Mehrzahl der ersten Wannenbereiche (4) umgeben ist.
10. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß mindestens eine erste Halbleitervorrichtung (9, 11a-11c) in den ersten Wannenbereichen (4) gebildet ist.
11. Integrierte Halbleiterschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die erste Halbleitervorrichtung ein MOS-Transistor ist, der eine erste Stromelektrode (11c), eine Steuerelektrode (9) und eine zweite Stromelektrode (11a) aufweist, wobei die erste Stromelektrode (11c) in einem Teil des ersten Wannenbereichs (4) gebildet ist, mit dem eine erste Versorgungsleitung (6, 7) verbunden ist.
12. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die ersten Potentialversorgungsleitungen (6, 7) sich über der ersten Mehrzahl von ersten Wannenbereichen parallel zueinander und in der ersten Richtung erstrecken.
13. Integrierte Halbleiterschaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die erste Stromelektrode (11c) breiter als die zweite Stromelektrode (11a) ist.
14. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die ersten Potentialversorgungsleitungen (6, 7) übereinander gebildet sind.
15. Integrierte Halbleiterschaltung nach Anspruch 14, dadurch gekennzeichnet, daß jede der ersten Potentialversorgungsleitungen (6, 7) Kerben aufweist, wobei die Kerben (60, 70) von einer der ersten Potentialversorgungsleitungen (6, 7) nicht mit den Kerben einer anderen der ersten Potentialversorgungsleitungen (7, 6) überlappen, wenn man sie von oben betrachtet.
16. Integrierte Halbleiterschaltung nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, daß jeweils eine zweite Halbleitervorrichtung (10, 12a, 12b), in der ersten Mehrzahl von zweiten Wannenbereichen (3) gebildet ist und jeweils eine erste und eine zweite Halbleitervorrichtung eine Eingabe-/Ausgabeschaltung bilden, die Eingaben an und Ausgaben von der inneren Schaltung (5) ausführt.
DE4327290A 1992-10-28 1993-08-13 Integrierte Halbleiterschaltung Expired - Fee Related DE4327290C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4289968A JPH06140607A (ja) 1992-10-28 1992-10-28 半導体集積回路

Publications (2)

Publication Number Publication Date
DE4327290A1 DE4327290A1 (de) 1994-05-05
DE4327290C2 true DE4327290C2 (de) 1999-03-11

Family

ID=17750061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4327290A Expired - Fee Related DE4327290C2 (de) 1992-10-28 1993-08-13 Integrierte Halbleiterschaltung

Country Status (3)

Country Link
US (1) US5434436A (de)
JP (1) JPH06140607A (de)
DE (1) DE4327290C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19752014C2 (de) * 1997-05-27 2002-08-29 Mitsubishi Electric Corp Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6792582B1 (en) 2000-11-15 2004-09-14 International Business Machines Corporation Concurrent logical and physical construction of voltage islands for mixed supply voltage designs
US7051308B2 (en) 2001-06-01 2006-05-23 Virtual Silicon Technology, Inc. Method and apparatus for integrated circuit design with library cells
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
FR2851060A1 (fr) * 2003-02-11 2004-08-13 St Microelectronics Sa Circuit a regulateur de tension integre et son procede de fabrication
JP2005027041A (ja) 2003-07-02 2005-01-27 Renesas Technology Corp 固体撮像装置
JP2006228954A (ja) * 2005-02-17 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置とそのレイアウト設計方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3223276A1 (de) * 1981-06-22 1983-01-05 Hitachi Microcomputer Engineering Ltd., Tokyo Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
EP0163384A1 (de) * 1984-03-30 1985-12-04 Kabushiki Kaisha Toshiba Leiteranordnung für die Energieversorgung in einer integrierten Schaltung
US5007025A (en) * 1988-07-21 1991-04-09 Samsung Electronics Co., Ltd. Power and signal line bussing method for memory devices
US5119169A (en) * 1989-04-10 1992-06-02 Hitachi, Ltd. Semiconductor integrated circuit device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158162A (ja) * 1984-12-28 1986-07-17 Toshiba Corp 半導体集積回路
JP2594988B2 (ja) * 1987-11-27 1997-03-26 株式会社日立製作所 半導体集積回路装置の動作電位供給配線の配線設計方法
JP2508205B2 (ja) * 1988-07-27 1996-06-19 日本電気株式会社 マスタ―スライス型半導体装置
JPH0284815A (ja) * 1988-09-20 1990-03-26 Hitachi Ltd 半導体集積回路装置
JPH02152254A (ja) * 1988-12-02 1990-06-12 Mitsubishi Electric Corp 半導体集積回路装置
JPH0357245A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 半導体装置の製造方法
JPH0360054A (ja) * 1989-07-27 1991-03-15 Nec Ic Microcomput Syst Ltd ゲートアレイ
JPH04122068A (ja) * 1990-09-13 1992-04-22 Nec Corp ゲートアレイ集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3223276A1 (de) * 1981-06-22 1983-01-05 Hitachi Microcomputer Engineering Ltd., Tokyo Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
EP0163384A1 (de) * 1984-03-30 1985-12-04 Kabushiki Kaisha Toshiba Leiteranordnung für die Energieversorgung in einer integrierten Schaltung
US5007025A (en) * 1988-07-21 1991-04-09 Samsung Electronics Co., Ltd. Power and signal line bussing method for memory devices
US5119169A (en) * 1989-04-10 1992-06-02 Hitachi, Ltd. Semiconductor integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19752014C2 (de) * 1997-05-27 2002-08-29 Mitsubishi Electric Corp Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array

Also Published As

Publication number Publication date
US5434436A (en) 1995-07-18
JPH06140607A (ja) 1994-05-20
DE4327290A1 (de) 1994-05-05

Similar Documents

Publication Publication Date Title
DE68917398T2 (de) Integrierte Schaltungshalbleiteranordnung mit verbesserter Einrichtung für Speiseleitungen.
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
DE69132984T2 (de) Programmierbare Verbindungsarchitektur
DE3750770T2 (de) Integrierte Schaltung in Hauptscheibentechnik.
DE69524804T2 (de) Basiszelle für BICMOS und CMOS-Gate-Arrays
DE2556274C2 (de) Programmierbare logische Schaltung
DE3712178C2 (de)
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3586385T2 (de) Integrierte gate-matrixstruktur.
EP0280176A1 (de) Grundzelle für eine Gate Array
DE69517693T2 (de) Standardzellenbibliothek für den Entwurf von integrierten Schaltungen
DE3927143C2 (de) Gate-Array
DE3751607T2 (de) Stromversorgungsleitungen in einer integrierten Halbleiterschaltung.
DE4327290C2 (de) Integrierte Halbleiterschaltung
DE19752014C2 (de) Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array
DE3900536A1 (de) Integrierte halbleitervorrichtung mit ein-/ausgangspufferzellen
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
EP0001209A1 (de) Integrierte Halbleiterschaltung
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
DE1616438C3 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung
DE10247431A1 (de) Halbleitervorrichtung
DE68928308T2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungen in der Universalschaltkreistechnik
DE3917303C2 (de)
DE10244232A1 (de) Integrierte Halbleiterschaltung
DE2540350A1 (de) Halbleiter-bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee