DE3144001A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE3144001A1
DE3144001A1 DE19813144001 DE3144001A DE3144001A1 DE 3144001 A1 DE3144001 A1 DE 3144001A1 DE 19813144001 DE19813144001 DE 19813144001 DE 3144001 A DE3144001 A DE 3144001A DE 3144001 A1 DE3144001 A1 DE 3144001A1
Authority
DE
Germany
Prior art keywords
wiring
capacitor
reference voltage
layer
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813144001
Other languages
English (en)
Inventor
Yoshiaki Kokubunji Tokyo Onishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3144001A1 publication Critical patent/DE3144001A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

;/.·· \; _ ■ -·' 3H40D1
BESCHREIBUNG
Die Erfindung betrifft eine integrierte Halbleiterschaltung, wie sie im Oberbegriff des Patentanspruchs 1 näher angegeben ist. Insbesondere betrifft sie eine integrierte Halbleiterschaltung, die mit Feldeffekttransistoren mit isoliertem Gate (im folgenden als MOSFET bezeichnet) aufgebaut ist und die eine Differential-Eingangsschaltung aufweist.
Bei einer integrierten Halbleiterschaltung (im folgenden als IC bezeichnet) mit einer Differential-Eingangsschaltung wird von dieser Eingangsschaltung der Pegel eines von einer externen Einheit zugeEührten Signals mit einem Rcferonzpotential oder einer Referenzspannung verglichen. Die Eingangsschwell spannung der Eingangsschaltung eines solchen Typs wird nicht nur durch die Schwellspannung der MOSFET, sondern auch· durch die Referenzspannung bestimmt. Eine solche Schaltung hat daher den Vorteil, daß die Eingangsschwellspannung auf einen geeigneten Wert gebracht werden kann.
Um die Anzahl der externen Anschlüsse eines IC zu vermin-' dern, sollte die Referenzspannung in dem IC erzeugt werden. Um die Referenzspannung zu erzeugen, kann in dem IC ein Referenzspannungsgenerator ausgebildet werden, der aus einem Spannungsteilerschaltkreis besteht.
In diesem Fall muß jedoch beachtet werden, daß unerwünschte Veränderungen der Referenzspannung mitgeteilt werden. Beispielsweise können Änderungen der an den Referenzspannungsgenerator angelegten Versorgungsspannung,die durch in der Spannungsversorgungsleitung des IC sich entwickelnde Spannungsveränderungen verursacht sind, nicht vernachlässigt werden. Die Referenzspannung wird durch solche Änderungen der Versorgungsspannung verändert. Weiterhin existiert eine unerwünschte elektrische Kopplung zwischen den Leitungen (den Referenz.-
■ ■; ': .χ ■ 3U4OO1
Spannungsleitungen), an die die Referenzspannung angelegt wird und den Signalleitungen des IC, an die eine Reihe von Signalen angelegt werden. Damit erhält die Referenzspannungsverdrahtung durch diese elektrischen Kopplungen Störsignale * Die Eingangsschwellspannung der Eingangsschaltung unterliegt Veränderungen aufgrund von Änderungen in der an den Eingangsschaltkreis angelegten Referenzspannung. Als Folge davon arbeitet die Eingangsschaltung oftmals fehlerhaft, selbst wenn die Signale aus der externen Einheit mit einem geeigneten Pegel zugeführt werden.
Um Änderungen in der Referenzspannung zu vermindern, kann man vorsehen, zwischen die Referenzspannungsleitungen und die geerdeten Versorgungsspannungsleitungen (Masseleitung) des Schaltkreises in dem IC zur Absorption von Spannungsänderungen einen Kondensator zu schalten.
Es hat sich jedoch herausgestellt, daß der Widerstand oder die Induktanz der Masseleitungen in dem IC nicht vernachlässigbar ist und daß eine Änderung in dem Betriebsstrom in dem IC Änderungen der Spannung an der Masseleitung in einem Ausmaß hervorruft, die nicht vernachlässigbar ist. Selbst wenn also in der oben erwähnten Weise eine Kapazität angeschlossen wird, um Änderungen in der Spannung zu absorbieren, so verhindert dies doch nicht in genügenden Umfang einen unerwünschten Betrieb des Eingangsschaltkreises.
Aufgabe der Erfindung ist dementsprechend einen IC anzugeben, der nur kleine Änderungen beiden Potentialen herbeiführt, die einem Referenzspannungsleitungsnetz von Versorgungsspannungsleitungen und Masseleitungen zugeführt werden.
Weiter ist es Ziel der Erfindung, einen IC anzugeben, bei dem der Betrag der Potentialänderungen, die der Referenzspannungsleitung von den Signalleitungen oder dem Halbleitersubstrat gegeben werden, reduziert ist.
Weiterhin soll mit der Erfindung ein IC angegeben werden, der eine Vorrichtung enthält, die Änderungen der Referenz-
Spannung kompensiert und eine Größe aufweist, die für ICs geeignet ist.
Dabei soll die Erfindung einen IC angeben, der kein flächenmäßig vergrößertes Halbleitersubstrat verlangt. Schließlich ist es Ziel der Erfindung, einen IC anzugeben, bei dem die Leiterbahnen ein geeignetes Lay-Out aufweisen.
Diese Aufgabe wird mit einer im Oberbegriff des Patentanspruchs 1 angegebenen integrierten Halbleiterschaltung gelöst, die erfindungsgemäß nach dem im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Weise ausgestaltet ist.
Weitere, vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen„
Im folgenden wird nun die Erfindung anhand der in den Figuren dargestellten Ausführungsbeispiele beschrieben und näher erläutert.
Es zeigen
Figur 1 ein Blockschaltbild eines dynamischen RAM, Figur 2 ein Schaltbild eines Speicherfeldes, Figur 3 ein Schaltbild einer Bootstrap-Schaltung
Figur 4 ein Schaltbild einer Adressenpufferschaltungr Figur 5 ein Diagramm zur Darstellung der Betriebswellenformen des Schaltkreises nach Figur 4,
Figur 6 ein Schaltbild einer Ausführungsform der vorliegenden Erfindung,
Figuren 7A bis 7C Diagramme der Betriebs-Wellenformen des Schaltkreises nach Figur 6,
Figur 8 ein Diagramm für ein Muster einer Leiterbahnschicht, die gemäß einer Ausführungsform der vorliegenden Er-■ findung in einer integrierten Halbleiterschaltung verwendet wird,
Figur 9 einen Querschnitt entlang der Linie A-A in Figur 8, Figur 10 einen Querschnitt durch eine integrierte Halbleiterschaltung gemäß einer weiteren Ausführungsform der Erfindung,
Figur 11 ein einem Diagramm das Lay-Out eines Schaltungsblocks
einer integrierten Halbleiterschaltung gemäß einer weiteren Ausführungsform,
Figur 12 ein Diagramm des Musters für die Leiterbahnschicht, die dem Lay-Out-Diagramm der Figur 11 überlagert wird,
Figuren 13 und 14 Querschnitte entlang den-Linien a-a bzw.
b-b in der Figur 12. .
Obwohl speziell nicht hierauf beschränkt, ist die Erfindung für einen Speicher mit wahlfreiem Zugriff (RAM), der mit MOS-Feldeffekttransistoren aufgebaut ist, geeignet.
Figur 1 zeigt ein Blockschaltbild eines Multi-Adressen-System—RAM, bei dem die einzelnen Scha1tungsblocke nach der konventionollen MOS-IC-Technik auf einem Halbleitersubstrat aufgebaut sind. Die Anschlüsse RAS, CAS, A1 bis A7, D. ,WE, D^Ttm' V und V dienen als Außenanschlüsse. Die einzelnen Schaltkreise in Figur 1 werden mit einer Versorgungsspannung aus einer nicht dargestellten Spannungsversorgung über den Spannungsversorgungsanschluß V^-. und den Masseanschluß V00 betrieben.
In Figur 1 bezeichnet RASG einen Taktimpulsgenerator, der RAS-System-Taktimpulse nach Maßgabe der Zeilenadressen-Abtastimpulse (RAS-Signale), die dem Außenanschluß RAS zugeführt werden, erzeugt; CASG bezeichnet einen Taktimpulsgnerator, der Taktimpulse nach den Spaltenadressen-Äbtast-Signalen (CAS-Signale) erzeugt, die dem Außenanschluß GAS •/.uqefülirt worden.
CPG bezeichnet einen Taktimpulsgenerator, der nach Maßgabe der Ausgangssignale von dem RASG und dem CASG Taktimpulse erzeugt zur Steuerung des Betriebes von Schaltkreisen, die weiter unten beschrieben werden.
AB bezeichnet eine Adressenpufferschaltung, die Adressensignale über die Außenanschlüsse A- bis A7 empfängt. Der Betrieb der Adressenpufferschaltung AB wird von den Taktimpulsen gesteuert, die von dem Taktimpulsgenerator CPG erzeugt werden; er diskriminiert die Pegel von Adressensignalen, die über die Außenanschlüsse A1 bis A2 zugeführt werden, auf der Grund-
lage einer Referenzspannung V ^, die von einem Referenzspannungsgenerator VRG erzeugt wird. Der Ausgang des Adressenpuffers AB wird einem Zeilendecoder XD zugeführt, sowie einem Spaltendecoder YD über eine Adressenbusleitung ABUS. DRR bezeichnet einen Wortansteuerungs- und Verriegelungsschaltkreis, der das Ausgangssignal des Zeilendecoders XD erhält.
CSW bezeichnet einen Spaltenachalter.
MAR bezeichnet ein Speicherfeld, PA bezeichnet einen Vorverstärker, der eine zwischen einem Paar von Datenleitungen in dem Speicherfeld MAR vorhandene Differentialspannung verstärkt.
Figur 2 veranschaulicht ein konkretes Beispiel eines Schaltkreises des Speieherfeldes MAR. Das Speicherfeld MAR besteht aus einer Vielzahl von Speicherzellen MS. bis MS., von denen jede aus einer 1-MOS-Transistor-Zelle aufgebaut ist und die in der Form einer Matrix angeordnet sind, aus Blindzellen DMS- bis DMS4, Wortleitungen W- und W2, Blindwortleitungen DW- und DW?, und aus Datenleitungen DL-, DL2, DL3 und DL4.
In Figur 1 bezeichnet IB eine Dateneingangspufferschaltung, MA einen Hauptverstärker und OB eine Arsgangspufferschal bung.
WEG bezeichnet einen Schreibsteuerungstaktimpulsgenerator.
VRG bezeichnet einen Referenzspannungsgenerator, der eine Referenzspannung V _ erzeugt, wenn eine positive Versorgungsspannung, beispielsweise mit einer Größe von +5 Volt an den Außenanschluß VDD angelegt wird; VBBG bezeichnet einen Rückwärtsregelungs-(back-bias)-Spannungsgenerator, der eine negative Vorspannung erzeugt, wie sie dem Halbleitersubstrat zugeführt wird, wenn die Versorgungsspannung an den Außenanschluß VD angelegt ist.
Werden RAS-Signale dem Außenanschluß RAS in dem Multiadressen-System-RAM zugeführt, so v/erden dementsprechend eine Mehrzahl von RAS-artigen Taktimpulssignalen von dem
■ "' '··: ' 3H4001
Taktimpulsgenerator CBG erzeugt. Wenn RAS-artigen Taktimpulssignale erzeugt werden, werden Zeilenadressensignale, die den Außenanschlüssen A1 bis A7 zugeführt werden, an den Adressenpuff erschal tkreis AB gelegt. Die Adressensignale, die von dem Adressenpufferschaltkreis AB erzeugt werden, werden durch einen Zeilendecoder XD in Wortleitungs-Auswahlsignale umgewandelt und an die Wort-Ansteuerungs- und Verriegelungsschaltung DRR angelegt. Speicherzellen, die in einer, Zeile des Speicherfeldes MAR angeordnet sind, werden durch die Wortleitungsauswahlsignale ausgewählt, die an die Schaltung DRR angelegt worden sind. Als Folge davon werden die Daten der ausgewählten Speicherzellen auf den Datenleitungen des Speicherfeldes MAR gelesen. Die auf den Datenleitungen gelesenen Daten werden durch den Vorverstärker PA verstärkt. In entsprechender Weise werden dann, wenn die CAS-Signale dem Außenanschluß CAS eingegeben werden, den Außenanschlüssen A1 bis Αη zugeführte Spaltenadressensignale an die Adressenpufferschaltung AB angelegt. Die an den Ädressenpuffer AB angelegten Signale werden in Spaltenschalterauswahlsignale durch den Spaltendecoder YD umgewandelt. Deshalb ist ein Paar von in dem Speicherfeld MAR auszuwählenden Datenleitungen an ein Paar von gemeinsamen Datenleitungen CD, CD über den Spalterischalter CSW angeschlossen. Die Datonsignale, die aus ' den mit den gemeinsamen Datenleitungen CD, CD über die Datenleitungen und den Spaltenschalter CSW verbundenen Speicherzellen ausgelesen werden, werden an dem Außenanschluß D0 über den Hauptverstärker MA. und die Ausgangspufferschaltung OB* ausgegeben.
Wenn die Schreibsteuersignale WE,. die dem Aüßenanschluß WE zugeführt werden, tiefen Pegel aufweisen, so wird die Dateneingangspufferschaltung IB durch den Ausgang des Schreibsteuertakt impuls generators WEG in Betrieb gesetzt. Dementsprechend werden die dem Außenanschluß D. zugeführten Daten auf die
in
von der Scha]hung DRR ausgewählten Speicherzellen über den l'j U.il iuu'1 lujamjupui fur 111, ell.ο cjonHiLiigaiiion" nuhtinli»!.Lumjtm CD, CD,
den Spaltenschalter CSW und Datenleitungen geschrieben.
Der in Figur 1 dargestellte Adressenpuffer AB ist derart aufgebaut, daß er die Pegel von an die Außenanschlüsse A- bis A^ angelegten Adressensignalen in Vergleich mit der von dem Referenzspannungsgenerator VRG erzeugten Referenzspannung V ψ diskriminiert. Ohne hierauf beschränkt zu sein, ist in ähnlicher Weise die Dateneingangsschaltung IB so aufgebaut, daß sie die Pegel der an den Außenanschluß D. angelegten Signale im Vergleich zu der Referenzspannung V _ diskriminiert.
Figur 4 veranschaulicht eine konkrete Schaltung für den Adressenpuffer, der die Eingangsschwellspannung nach der Referenzspannung Vf abgleicht.
Die Adressenpufferschaltung besteht aus einer Vielzahl von MOS-Feldeffekttransistoren, ihr Betrieb wird durch die von dem Taktimpulsgenerator CPG erzeugten Taktimpulssignale Φ, Φ., und Φ~ gesteuert, wie dies in Figur 1 dargestelt ist. Wenn ein an die Aussenanschlüse RAS oder CAS der Figur 1 angelegtes Signal einen tiefen Pegel annimmt, der beispielsweise in der Nähe von 0 Volt liegt, so wird das Taktimpulssignal Φ von leinem Hochpegel, d.h. von einem Pegel der Versorgungsspannung VDD, in einen Tiefpegel entsprechend der Figur 5B umgewandelt. Wie in den Figuren 5C und 5D dargestellt ist, schalten die Taktimpulssignale nach einem vorgegebenen Intervall nach dem Abbruch des Taktimpulssignals Φ von dem tiefen Pegel auf den hohen Pegel.
Über einen Außenanschluß wird ein Adressensignal an die Eingangselektrode eines MOSFET Q6 gelegt, und es wird eine Referenzspannung V f an die Eingangselektrode eines MOSFET Q1-, angelegt. Wie in der Figur 5 mit der gestrichelten Linie angedeutet ist, nimmt die Referenzspannung V f einen Pegel zwischen dem hohen Pegel A., und dem tiefen Pegel A., des Adressensignals an, das an den Außenanschluß angelegt ist.
Der in Figur 4 dargestellte Adressenpuffer arbeitet wie nachfolgend beschrieben.
Wenn das Taktimpulssignal Φ hohen Pegel hat, sind die MOS-Feldeffekttransistoren Q1 bis Q3, Q6 und Q13 leitend. Indem die MOS-Feldeffekttransistoren Q1 bis Q3 leitend sind, sind die Knoten N3 und N4 nahezu auf den Pegel der Versorgungsspannung V vorgeladen. Indem die MOS-Feldeffekttransistoren Qfi und Q..., leitend gemacht werden, werden an die Gateelektroden der MOS-Feldeffekttransistoren Q7 und Q1' ein Adressensignal A1 und die Referenzspannung V f angelegt. Da eine Differenz zwischen dem Adressensignal A1 und der Referenzspannung V f besteht, erhalten die MOS-Feldeffekttransistoren Q7 und Q1_ unterschiedliche Leitfähigkeit. Daher wird dann, wenn das Taktimpulssignal Φ einen hohen Pegel entsprechend der Fig. 5C annimmt, ein Signal an die Knoten N1 und N2 ausgegeben, dessen Pegel der Differenz zwischen dem Adressensignal A1 und der Referenzspannung V f entspricht. Die Kondensatoren C1 und C2 sind bootstrap Kondensatoren. Aufgrund der Gegenwart der Kondensatoren C1 und C2 wird die Leitfähigkeit der MOS-Transistoren Q7 und Q10 vergrößert, wenn das Taktimpulssignal Φ.. einen hohen Pegel annimmt. Als Folge davon wird die Änderungsgeschwindigkeit des den Knoten N1 und N2 zugeführten Signals vergrößert. Indem das Taktimpulssignal Φ1 den Hochpegel annimmt, nehmen die Knoten N- und N., die auf der Hochpegel vorgeladen worden sind, in Abhängigkeit von dem Pegel des Adressensignals A. entweder den.
Hochpegel· oder den Tiefpegel an.
Indem das Taktimpulssignal Φ2 den Hochpegel· entsprechend der Fig. 5D annimmt, nehmen die Knoten N5 und Nfi Pegel an, die den Pegeln der Knoten N_ und N. entsprechen. Demzufolge wird ein komplimentäres Adressensignal·, das dem dem Gate .des Feideffekttransistors Q7 zugeführten Adressensignal· entspricht, an Ausgangsknoten a, a erzeugt.
Bei einer in Fig. 4 dargesteilten Eingangsschaltung, bei der die EingangsschWe^spannung durch die Referenzspannung' bestimmt wird, kann leicht ein fehlerhafter Betrieb auftreten, wenn die Referenzspannung Änderungen aufgrund von Störsignaien oder ähnlichen unteriiegt. Fä^t beispieisweise die Referenzspannung stark ab, so wird die Differenz zwischen der Referenzspannung und dem Tiefpegel· AiÄ'des Adressensignais
stark reduziert. Wird weiter die Referenzspannung sehr stark vergrößert, so wird die Differenz zwischen der Referenzspannung und dem Hochpocjol den Ad treasons I cjnaln reduzierU. Pci somit die Differenz in den Pegeln reduziert wird, wird die Differenz in der Leitfähigkeit zwischen dem Feldeffekttransistor Q„ und dem MOS-Feldeffekttransistor Q12 reduziert. Folglich neigt die Eingangsschaltung dazu, fehlerhaft zu arbeiten.
Die Verdrahtung für die Referenzspannung, die sich auf dem Halbleitersubstrat erstreckt, ist in unerwünschter Weise über Streukiipazitäten an die Signalverdrahtung gekoppelt, an die verschiedene Signale angelegt werden. Avis; dle.sen Grunde werden Störsignale in die Verdrahtung der Referenzspannung eingeführt. Die in die Referenzspannungsverdrahtung über die Streukapazitäten eingeführten Störsignale können reduziert werden, indem ein Entkopplungskondensator mit einer relativ großen Kapazität zwischen die Referenzspannungsverdrahtung und die Verdrahtung der Masseleitung der Schaltung geschaltet wird.
In dem IC wird jedoch nicht nur das Potential der Spannungs Versorgungsverdrahtung t sondern auch das der Masseleitungen durch Veränderungen in dem Betriebsstrom der Schaltung beeinflußt. Wird ein Entkopplungskondensator vorgesehen, so wird deshalb die Kopplung zwischen der Masseverdrahtung und der Referenzspannungsverdrahtung verstärkt, die auf der Masseverdrahtung erzeugten Störsignale werden nicht effektiv gedampft sondern der Referenzspannungsverdrahtung zugeführt.
Der Pegel der auf der Spannungsversorgungsverdrahtung und der Masseverdrahtung des IC erzeugten Störsignale wird durch den Schaltungsaufbau beeinflußt.
Beispielsweise ist ein dynamischer MOS-Speicher mit einem Taktimpulsgenerator ausgestattet, der einen bootstrap Kondensator C_. entsprechend der Fig. 3 enthält um den Pegel der zu erzeugenden Taktimpulssignale zu maximieren und die relativ großen Lasten in genügendem Ausmaß anzusteuern, selbst wenn der Ausgangs-MOSFET beschränkte Größe hat. Ein Taktimpulsgenerator dieser Art erzeugt jedoch relativ cjroße Störsign.ilo
': Ί -rl ' 31-UQ01
in der Spannungsversorgungsverdrahtung und in der Masseverdrahtung.
In dem Fig. 3 dargestellten Schaltkreis wird nämlich das Eingangstaktimpulssignal Φ. einerseits an den aus einem Last-MOSFET Q5 und einem Treiber-MOSFET Q, bestehenden Inverter IV3, andererseits über Inverter IV- und IV„, die als Verzögerungseinrichtung dienen, an einen Ausgangs-MOSFET Q8 angelegt. Damit wird der bootstrap Kondensator G geladen, wenn das Ausgangstaktimpulssignal Φ von dem auf Massepotential liegenden Tiefpegel auf den Hochpegel der Versorgungsspannung V schaltet. Wird aber der bootstrap-Kondensator C_ geladen, so wird der Last-MOSFET Q_ durch .den auf Hochpegel liegenden Ausgang des Inverters IV., leitend gemacht. Somit werden die in Reihe geschalteten MOS-Feldeffekttransistoren Q_ und Qß leitend geschaltet von dem Zeitpunkt, zu dem der Ausgang des Inverters IV- den Hochpegel annimmt bis zu dem Zeitpunkt, zu dem der Inverter IV „ denpTiesfpegel annimmt. Demzufolge fließt ein Strom durch die MOS-Feldeffekttransistoreri Q- und
Die MOS-Feldeffekttransistoren Q- und Q0 bilden eine
/ O
Ausgangsstufe, die relativ groß ausgelegt ist um eine (nicht dargestellte) Last genücfend antreiben zu können. Demzufolge fließt ein relativ großer Strom durch sie.
Die Spannungsversorgungsverdrahtung PL besitzt einen Widerstand r, und eine Induktanz L-, die nicht vernachlässigbar sind. Aus diesem Grunde ruft ein durch die Spannungsversorgungsverdrahtung PL fließender Strom ein relativ großen Störpegel hervor.
In entsprechender Weise besitzt die Masseverdrahtung GL einen Widerstand r und eine Induktanz L , die nicht ver-
s s
nachlässigbar sind. Damit wird ein relativ großer Störpegel ebenfalls in der Masseverdrahtung GL hervorgerufen.
Gemäß der vorliegenden Erfindung werden Störsignale, die der Referenzspannungsleitung von der Versorgungsspannungs-' verdrahtung und von der Masseverdrahtung zugeführt werden, unterdrückt durch Ausnutzung der Beziehung, daß Störsignale, die durch den durch die Versorgungsspannungsverdrahtung PL
laufenden Strom induziert werden, gegenphasig sind zu Störsignalen, die durch einen durch die Masseverdrahtung GL laufenden Strom induziert werden.
Fig. 6 zeigt einen Schaltkreis gemäß einer Ausführungsform der vorliegenden Erfindung, bei dem die Spannungsversorgungsverdrahtung PL über einen externen Anschluß V mit dem Ausgangsanschluß einer nicht dargestellten Versorgungsspannungseinheit verbunden ist und bei dem die Masseverdrahtung GL mit einem Erdungspunkt des Schaltkreises über einen externen Anschluß V00 verbunden ist. Eine elektronische Schaltung 4, ein Referenzspannungsgenerator VRG, ein Spannungsvergleicher AB und ein logischer Schaltkreis 3 sind zwischen die VersorgungsSpannungsverdrahtung PL und die Masseverdrahtung GL geschaltet, und sie werden durch die an diese Verdrahtungen angelegte Versorgungsspannung betrieben.
Der elektronische Schaltkreis 4 besteht aus Taktimpulsgeneratoren, Dekodern u. ., die in Fig. 1 gezeigt sind.
Ohne daß hierin eine bestimmte Beschränkung liegt, besteht der Referenzspannungsgenerator VRG aus MOS-Feldeffekttransistoren Q bis Q36. Bei den MOS-Feldeffekttransistoren Q31 ■ bis Q.., die zwischen der Leitung PL und der Leitung GL in Reihe geschaltet sind, ist die Gateeletrode mit der Drainelektrode derart verbunden, daß sie als Spannungsteilerwiderstände arbeiten. Mit anderen Worten bilden die MOS-Feldeffekttransistoren Q-.. bis Q . einen Spannungsteiler. Die in Reihe geschalteten MOS-Feldeffekttransistoren Q35 und Q36 bilden eine Ausgangsschaltung, die die Impedanz wandelt. Die Referenzspannung V r;, die von dem Referenzspannungsgenerator VRG .erzeugt wird, kann geeignet eingestellt werden, indem die Werte der in Serie geschalteten MOS-Feldeffekttransistoren Q1 bis Q~. geeignet gesetzt werden.
Die vom dem Referenzspannungsgenerator VRG erzeugte Spannung V ~ wird an den Spannungskomparator AB über eine Referenzspannungsverdrahtung RL angelegt.
Der Spannungsvergleicher AB bildet eine Adressenpufferschaltung, wie in Fig. 4 dargestellt ist. Der Spannungskomparator AB diskriminiert den logischen Pegol dos an den
3U4G01
Außenanschluß S angelegten Eingangssignals im Vergleich mit der Spannung V _, die als logische Schwellspannung dient.
JT S X
Das Ausgangssignal des Spannungskomparators AB dient als Eingangssignal für die logische Schaltung 3.
Gemäß dieser Ausführungsform ist ein Kondensator C3 mit einer relativ großen Kapazität zwischen die Referenzspannungsverdrahtung RL und die Masseverdrahtung GL geschaltet, weiter ist ein Kondensator C. mit einer relativ größen Kapazität zwischen die Referenzspannungsverdrahtung RL und die VersorgungsSpannungsverdrahtung PL geschaltet. Da sich die Referenzspannungsverdrahtung RL über das Halbleitersubstrat erstreckt, werden unvermeidlich parasitäre Kapazitäten C11 mit relativ kleiner Kapazität zwischen der Referenzspannungsverdrahtung RL und der Masseverdrahtung GL gebildet. In ent-sprechender Weise wird eine relativ kleine parasitäre Kapazität C91 zwischen der Referenzspannungsverdrahtung RL und der Versorgungsspannungsverdrahtung PL gebildet.
Das durch die Kondensatoren C1 und C der Fig. 6 bestimmte Spannungsteilerverhältnis kann in Übereinstimmung mit dem Spannungsteilerverhältnis des Referenzspannungsgenerators VRG gebracht werden, wie sich anhand der folgenden Beschreibung erkennen läßt. Mit anderen Worten sollte das Verhältnis der Kapazitäten der Kondensatoren C1 und C in Einklang .mit dem umgekehrten Verhältnis zwischen der an die Versorgungsspannungsverdrahtung PL gelegten Versorgungsspannung V und der zu erzeugenden Referenzspannung V f gebracht werden. Da jedoch der Referenzspannungsgenerator VRG gewöhnlich eine kleine Ausgangsimpedanz hat, muß das Verhältnis der Kapazitäten der Kondensatoren C1 und C_ nicht notwendigerweise in Überein-Stimmung mit einem gewünschten Wert gebracht werden.
Gemäß der vorliegenden Erfindung wird mit dem vorgesehenen Kondensator C_ die kapazitive Kopplung zwischen der Referenzspannungsverdrahtung RL und der Masseverdrahtung GL verstärkt. Dementsprechend werden an die Referenzspannungsverdrahtung RL gelegte Störsignale in relativ großem Umfang reduziert über eine Streukapazität C , die von einer Referenzspannungsverdrahtung RL und einer (nicht dargestellten) Verdrahtung, mit
den Taktimpulssignalen Φ1 versorgten Verdrahtung besteht, und über die Streukapazität C , die zwischen der Referenz-
a -
Spannungsverdrahtung RL und einer (nicht dargestellten) Verdrahtung besteht, an die die Datensignale A. und ähnliche Signale angelegt werden.
Wird das Potential von einem der externen Anschlüsse V oder V durch zufällige Störpegel verändert, so wird die Potentialänderung der Referenzspannungsverdrahtung RL auf einem relativ kleinen Bereich begrenzt aufgrund des Kondensators C1 oder des Kondensators C„, die zwischen der Referenzspannungsverdrahtung RL und der Verdrahtung PL oder GL liegen, die keine wesentliche Veränderung in Potential entwickeln.
Wird aufgrund des Betriebes der Schaltungen AB, 3 und ein Störsignal in der Versorgungsspannungsverdrahtung PL und in der Masseverdrahtung GL erzeugt, so wird das an die Referenzspannungsverdrahtung RL angelegte Störsignal wie nachfolgend beschrieben reduziert.
Ein Ausgleichsstrom fließt von der Spannungsversorgungsverdrahtung PL zu den Schaltungen AB, 3., 4 und dann zu der Masseverdrahtung GL. Im Unterschied zu einem zufälligen Störsignal ändern sich ein Störsignal oder eine Potentialveränderung, die durch den Betrieb der Schaltkreise AB, 3, 4 auf der Versorgungsspannungsverdrahtung PL induziert werden, synchron mit dem Störsignal oder der Potentialänderung, die auf der Masseverdrahtung GL induziert werden.
Wenn aufgrund des Ausgleichsstroms das Potential der Versorgungsspannungsverdrahtung PL von einem vorgegebenen Wirt entsprechend der Fig. 7A erniedrigt wird, so wird das Potential der Masseverdrahtung entsprechend der Fig. 7C durch dengleichen Ausgleichsstrom entsprechend vergrößert. Wird umgekehrt das Potential der Versorgungsspannungsverdrahtung zeitweise erhöht, so wird das Potential der Masseverdrahtung GL zeitweise entsprechend erniedrigt.
Folglich wird ein Störsignal, das über den Kondensator c von der Masseverdrahtung GL an die Referenzspannungsverdrahtung RL angelegt wird, aufgehoben durch ein Störsignal der entgegengesetzten Phase, das von der Spannungsversorgungs-
•. ■ ": *: - r\ * 3iuooi
verdrahtung PL· an die Referenzspannungsverdrahtung RL über die Kapazität C1 angelegt wird, ungeachtet der auf die Verdrahtungen PL und GL induzierten Störsignale ändert sich daher, wie in Fig. 7B durch die ausgezogene Linie angedeutet ist, die Referenzspannung V _ in der Referenzspannungsverdrahtung RL kaum.
Wird der Kondensator C1 von der Schaltung der Fig. 6 entfernt, so unterliegt die Referenzspannung V _ der Referenzspannungsverdrahtung RL Änderungen nach Maßgabe der auf die Masseverdrahtung GL induzierten Störsignale, wie dies durch die unterbrochene Linie in Fig. 6B dargestellt ist. In diesem Fall wird die Spannungsgrenze der Referenzspannung V f für die Eingangssignale V. des Pegels "1" V. und des Pegels "0" V.-,, die an dem Spannungskomparator AB angelegt werden, um die Beträge Av1 und Δν_ reduziert. Damit wird . der Betriebsbereich des Spannungskomparators AB reduziert. Wird gemäß Fig. 6 der Kondensator C1 vorgesehen, so wird die in dem IC gebildete Referenzspannung V - auf einem in wesentlichen konstanten Wirt gehalten, was es ermöglichst, fehlerhaften Betrieb "des Spannungskomparators AB, an dem die Eingangssignale V. von den externen Einheiten über den Außenanschluß S angelegt werden, zu verhindern-
Die Schaltung nach Fig. 6 kann auch modifiziert werden. Beispielsweise kann die Spannungsteilerschaltung in dem Referenzspannungsgenerator VRG, die aus den MOS-Feldeffekttransistören Q31 bis Q34 besteht, aus einer Kombination von Widerständen wie zum Beispiel Halbleiterwiderständen aufgebaut sein, oder aus einer Kombination von Widerständen und Dioden oder mit Dioden verbundenen Transistoren oder mit konstant-Spannungselementen wie zum Beispiel MIS-Feldeffekttransistoren. Weiterhin kann der Ausgangsschaltkreis, der aus den MOS-Feldeffekttransistoren Q35 und Q36 besteht, durch eine Gegentaktschaltung, einen Emitterfolger oder durch ähnliche Schaltungen ersetzt werden, überdies kann dann, wenn die elek- " tronische Schaltung, die die Spannung V f erhält, zum Beispiel der Spannungskomparator, eine sehr große Eingangsimpedanz hat, der Ausgangsschaltkreis, der als Impedanzwandler arbeitet,
-■;· : ": . -\ .; 3TU001 ~ 21 '-*
fortgelassen werden.
Bei einem monolitischen integrierten Halbleiterschaltung, die den Referenzspannungsgenerator VRG, einen elektronischen Schaltkreis 4 u.e. enthält, können die Kondensatoren C1 und C durch eine Laminatstruktur gebildet werden, die aus einer Aluminiumelektrode - einem Siliziumoxid Film - einer Schicht aus polykristallinen Silizium oder einer Halbleiterdiffusionsschicht besteht. Die Kondensatoren C. und C können ferner gebildet werden durch ein bestimmtes Oberkreuzen oder Überlappen yon der Spannungsversorgungsverdrahtung PL wie auch der Masseverdrahtung GL mit der Referenzspannungsverdrahtung RL.
Die Fig. 8 zeigt gemäß einer Ausführungsform der vorliegenden Erfindung ein Muster der Kondensatoren C1 und C
die Fig. 9 zeigt ein Querschnitt durch das Halbleitersubstrat entlang der Linie A-A1 der Fig. 8.
In der Fig. 9 bezeichnet das Bezugszeichen 10 ein Halbleitersubstrat aus p-leitendem Einkristallinen Silizium, 11 bezeichnet einen Feldisolationsfilm aus SiO „ mit einer relativ großen Dicke, der auf der Oberfäche des Siliziumsubstrats 10 mit Ausnahme der Oberfläche der aktiven Gebiete ausgebildet ist, d.h. mit Ausnahme der Oberflächen, wo die MOS-Feldeffekttransisboren, die Kalbleiterwiderstandsgebiete und die Halbleiterverdrahtungsgebiete ausgebildet werden; 12 bezeichnet ein n-Halbleitergebiet, das als Masseverdrahtung dient, 13 bezeichnet ein n-Halbleitergebiet, das als Verdrahtung dient, 14 und 15 bezeichnen elektrischleitende polykristalline Siliziumschichten, die auf dem isolierenden Film 11 ausgebildet sind, 16 bezeichnet einen isolierenden Film aus SiO„, der durch chemisches Abscheiden aus der Gasphase (CVD Methode) gebildet worden ist, und 17 bezeichnet eine Aluminiumschicht r die als Referenzspannungsverdrahtung RL dient. In der Fig. 8 ist das Muster der Aluminiumschicht 17 durch die durchbrochene Linie angedeutet, die Muster der η-leitenden Halbleitcrgebiot.0 12, 13 yow.te die Muster der polykristallinen Siliziumschichten 14, 15 sind durch ausgezogene Linien dargestellt.
.. ': Ί .X 3U4001
Die polykristalline Siliziumschicht 17 dient als eine Elektrode der Kapazität C„, sie ist elektrisch, mit dem η-leitenden Halbleitergebiet 12 über Verbindungsmittel wie zum Beispiel über eine Simultan mit der Bildung der Aluminiumschicht 17 gebildete Aluminiumschicht verbunden. Die polykristalline Siliziumschicht 15 dient als eine Elektrode des Kondensators C., sie ist elektrisch über eine Anschlußeinrichtung mit dem n-Halbleitergebiet 13 verbunden. Teile der auf den polykristallinen Siliziumschichten 14 und 15 ausgebildeten Aluminiumschicht 17 dienen als Verdrahtungsschichten, sie werden^ ferner für die anderen Elektro— ' den der Kondensatoren C„ und C- verwendet. Diejenigen Teile der Alüminiumschicht 17, die als Verdrahtungsschichten verwendet werden, haben eine relativ schmale Breite WI, diejenigen Teile,die als Elektroden für die Kondensatoren C_, C. eingesetzt werden, haben eine relativ große Breite WC, wie in Fig. 8 dargestellt ist. Damit wird eine relativ große parasitäre Kapazität zwischen der Aluminiumschicht 17 und der polykristallinen Siliziumschicht 14 gebildet im Vergleich zu einer parasitären Kapazität, die sich bildet wenn die Aluminiumschicht 17 eine konstante (enge) Breite WI hat. In entsprechender Weise ist eine relativ große Kapazität zwischen der Aluminiumschicht 17 und der polykristallinen Siliziumschicht 15"gebildet.
Bei den in den Figuren 8 und 9 dargestellten Konstruktionen haben die parasitären Kapazitäten, die zwischen den polykristallinen Siliziumschichte'n 14,15 und dem· Halbleiter- · substrat 10 gebildet sind, relativ kleine Werte, da die polykristallinen Siliziumschichten 14 und 15 mittels eines dicken Feldisolationsfilms 11 auf dem Halbleitersubstrat 10 gebildet sind. Folglich werden selbst dann, wenn das Potential des Halbleitersubstrats 10 durch Brummkomponenten in der Rückwärtsregelspannung verändert wird, unerwünschte Potentialveränderungen, die von dem Halbleitersubstrat 10 den polykristallinen Siliziumschichten 14 und 15 über die parasitären kapazitäten zugeführt werden, auf kleine Werte beschränkt. In entsprechender Weise werden Potentialverän-
derungen, die durch Potentialveränderungen des Halbleitersubstrats Io in der Aluminiumschicht 17 induziert werden, auf kleine Werte beschränkt.
. Fig. 1Q zeigt einen Querschnitt durch einen Kondensator gemäß einer anderen Ausführungsform.
In Fig. 10 besteht ein Kondensator aus einem dünnen Isolationsfilm 11', der auf der Oberfläche des p-leitenden Halbleitersubstrats 10 angrenzend zu dem n-leitenden Halbleitergebiet 12 ausgebildet ist, aus einer elektrisch lei-
TO tenden polykristallinen Siliziumschicht 171, die auf dem dünnen Isolationsfilm 11' ausgebildet ist, sowie aus einer Kanalschicht 12', die in der Oberfläche des Halbleitersubstrats 1O induziert wird, wenn die Referenzspannung V _ an die polykristalline Siliziumschicht 171 angelegt wird.
Die Kanalschicht 12' ist mit dem η-leitenden Halbleitergebiet 12 verbunden, das auf Massepotential gehalten wird. In entsprechender Weise besteht.ein anderer Kondensator aus einer polykristallinen Siliziumschicht 17 2, dem dünnen Isolationsfilm 11V und einer Kanalschicht 13'. Obwohl dies in Fig. 10 nicht dargestellt ist, ist auf der Oberfläche des Halbleitersubstrats 10 ein MOS-Feldeffekttransistor ausgebildet, bei dem die Gateelektrode aus einer polykristallinen Siliziumschicht besteht und das Sourcegebiet und das Draingebiet durch eine selbstabgleichende Technik hergestellt sind.
Bei Verwendung der Techniken für die Herstellung von integrierten Schaltungen wird der Isolationsfilm 11' simultan mit der Bildung des Gateisolationsfilms des MQS-Feldeffekttransistors gebildet, die polykristalline Siliziumschichten Λ:ί¥\ und 172 werden simultan mit der Bildung der Gateelektrode ues MOS-Feldeffekttransistors gebildet. Weiterhin werden die n-
leitenden Halbleitergebiete 12 und 13 zugleich mit den Source- und Draingebieten des MOS-Feldeffekttransistors gebildet. Damit kann der in Fig. 10 'U .!-gestellte Aufbau hergestellt vferden ohne daß besondere Herstellungsschritte bei djr Fertigung des IC notwendxg wären.
An Stelle der in j-'ig. 9 und 10 dargestellten Konstruktionen kann der Kondov.jd.tor auch so gebildet- werden, daß
die auf dem Feldisolationsfilm befindliche polykristalline Siliziumschicht mit der Referenzspannungsverdrahtung verbunden ist, und daß eine elektrischleitende Schicht, wie die metallisierte Aluminiumschicht, die auf einen isolierenden Film über die polycristalline Siliziumschicht gebildet ist, mit der Versorgungsspannungsverdrahtung oder der Masseverdrahtung verbunden ist, oder daß die induzierte Kanalschicht in der Oberfläche des Halbleitersubstrats mit der Referenzspannungsverdrahtung verbunden ist, und daß die auf einem isolierenden Film über der Kanalschicht gnbildete elektrischleitende Schicht mit der Versorgungsspannungsverdrahtung oder der Masseverdrahtung verbunden ist- In diesen Fällen ist jedoch darauf zu achten, daß die Kopplung zwischen der Referenzspannungsverdrahtung und dem Halbleitersubstrat verstärkt wird. Wenn das Potential des Halbleitersubstrats sich aufgrund von Brummkomponenten in der Rückwärtsregelspannung ändert,so-unterliegt dementsprechend die Referenzspannung relativ großen Änderungen.
In den Fällen der Figuren 9 und 10 dienen die leitenden Schichten 14 und 15 und die Kanalschichten 12' und 13' weiterhin als Abschirmungsleiter. Dementsprechend wird nur eine geringe PotentialvGranderung von dem Halbleitersubstrat der Referenzspannungsverdrahtung übertragen.
Fig. 11 zeigt in einem Diagramm das lay-out eines Schaltungsblocks einer integrierten Halbleiterschaltung gemäß einer anderen Ausführungsform. In Fig. 11 bilden die auf dem Halbleitersubstrat ausgebildeten Schaltungsblocks insgesamt ein RAM, das in Fig. 1 dargestellt ist. Wenn auch ergänzende Zeichen zugefügt sind, so entsprechen doch die Symbole der Fig. 11 denen der Fig. 1. In Fig. 11 bezeichnen die gestrichelten Linien Anschlußflecken RAS, WE usw. die auf dem Halbleitersubstrat ausgebildet sind und die als . Außenanschlüsse dienen.
Ohne daß hierin eine besondere Beschränkung zu sehen wäre, ist das Speicherfeld MAR der Fig. 1 in vier Speicherfelder MAR1 bis MAR. aufgeteilt, die auf dem Halbleitersubstrat entsprechend der Fig. 11 angeordnet sind. Entsprechend
„.·· .-. / / , .:■ 31U001
sind die Schaltungsblocks der Fig. 1 geeignet aufgeteilt und auf dem Halbleitersubstrat angeordnet.
Fig. 12 zeigt ein Muster für die Versorgungsspannungsverdrahtung PL, die Masseverdrahtung GL und die Referenz-Spannungsverdrahtung RL,die entsprechend dem Schaltungslay-out der Fig. 11 auf dem Halbleitersubstrats ausgebildet sind. Eine Anzahl von Signalverdrahtungen ist auf dem Halbleitersubstrat simultan mit der Bildung der Verdrahtungen der Fig. 12 ausgebildet. Um jedoch das Verständnis und die Zeichnung zu vereinfachen sind diese Signalverdrahtungen in Fig. 12 nicht dargestellt.
Die Spannungsversorgungsverdrahtung PL ist mit dem Anschlußflecken V verbunden, dem die Versorgungsspannung zugeführt wird. Die Versorgungsspannungsverdrahtung PL besitzt einen Teil, der sich in lateraler Richtung in dem unteren Teil der Fig. 12 erstreckt..Die Taktimpulsgeneratoren CPG2, CPG-., Adressenpuffer AB- bis AB7, der Referenzspannungsgenerator VRG und der Rückwärtsregelspannungsgenerator VBBG der Fig. 11 werdon mil der Vorsorgungscpanming über den oben erwähnten Teil der Versorgungsspannungüverdrahtung PL versehen. Die Versorgüngsspannungsverdrahtung PL besitzt Teile, die sich entlang beiden Seiten des HalbleiterSubstrats erstrecken, sowie einen. Teil, der sich durch das Zentrum des HalbleiterSubstrats erstreckt, und die Versorgungsspannung den Vorverstärkern PA. bis PA. und Spaltendekodern YD., YD zuführen..Die VersorgungsSpannungsverdrahtung PL besitzt weiter einen Teil, der sich in lateraler Richtung in dem oberen Teil der Fig. 12 erstreckt und der die Versorgungsspannung den Schaltkreisen WEG, RASG usw. der Fig. 11 zuführt.
Die Masseverdrahtung GL ist mit dem Anschlußflecken Vcc verbunden,, der auf Massepotential gehalten wird. Die Masseverdrahtung GL ist symmetrisch in Beziehung auf die Versorgungsspannungsverdrahtung PL und erstreckt sich über das Halbleitersubstrats.
Ohne daß hierin eine Beschränkung liegt, wird bei dem in den Figuren 11 und 12 dargestellten RAM die von dem Referenzspannungsgenerator VRG erzeugte Referenzspannung
""V- : : · *': : 3U4001
- 26 -
V .ρ über die Referenzspannungsverdrahtung RL den Adressenpufferschaltungen AB1 bis AB- und der Dateneingangspuff er schaltung IB zugeführt.
Die Referenzspannungsverdrahtung RL verläuft entlang der äußersten Peripherie des HalbleiterSubstrats 10, wie in Fig. 12 dargestellt ist, so daß von den Signalleitungen keine Störsignale aufgenommen werden mit Ausnahme der VersorgungsSpannungsverdrahtung PL und der Masseverdrahtüng GL.
Entsprechend diesem Ausführungsbeispiel bildet die in den Abschnitten A und B der Fig. 12 ausgebildete Referenzspannungsverdrahtung RL die Elektroden der Kondensatoren.
Die Fig. 13 ist ein Querschnitt entlang der Linie a-a in dem Abschnitt A der Fig. 12, Fig. 14 ist ein Querschnitt entlang der Linie a-a in dem Abschnitt B .der Fig. 12.
In den Figuren 13 und 14 sind elektrisch leitende polykristalline Siliziumschichten 15 und 14r die als leitende Schichten dienen, auf der Oberfläche des Feldisolationsfilms 11 unter der Referenzspannungsverdrahtung RL ausgebildet, wobei die polykristallinen Siliziumschichten" 15, 14 simultan mit der Herstellung der Gateelektrode des auf dem Halbleitersubstrat 10 ausgebildeten Silizium-Gate-MOSFET hergestellt worden. Die Referomzspannungsverdrahtung RL erstreckt sich oberhalb der polykristallinen Siliziumschichten 15, 14 auf einem Isolationsfilm 16 aus SiO2, der nach einer CVD-Methode (chemisches Abscheiden aus der Gasphase) abgeschieden ist.
Die polykristalline Siliziumschicht 15 ist mit der·Versorgungsspannung sverdrahtung EL entsprechend der Fig. 13 verbunden, die polykristalline Siliziumschicht 14 ist entsprechend der Fig. 14 mit der Masseverdrahtung GL verbunden.
In der Sektion A der Fig. 12 . ist folglich die Referenzspannungsverdrahtung RL elektrisch mit der Spannungs-Versorgungsverdrahtung PL gekoppelt über einen Kondensator, der aus der Referenzspannungsverdrahtung RL, dem Isolationsfilm 16 und der polykristallinen Siliziumschicht 15 besteht.
In der Sekt Lon B der Fig. 12 ist die Roferenzspannungsverdrahtung RL elektrisch gekoppelt mit der Masseverdrahtung GL über einen Kondensator, der aus der Referenzspannungsverdrahtung RL, dem Isolationsfilm 16 und der polykristallinen Siliziumschicht 14 besteht.
Gemäß dieser Ausführungsform wird derjenige Teil des HalbleiterSubstrats 10, in dem kein Schaltungsblock ausgebildet ist, effektiv zur Bildung des Kondensators verwendet. Wie in Fig. 12 weiterhin dargestellt ist, haben die Teile RL- und RL„ der Referenzspannungsverdrahtung RL vergrößerte Breiten in einem Teil CL1, in dem kein Schaltungsblock ausgebildet ist. In dem Oberflächegebiet CL1 sind polykristalline Siliziumschichten 14', 15' ausgebildet um Kondensatoren zu bilden entsprechend den in den Figuren 13 und 14 dargestellten polykristallinen Siliziumschichten. Die polykristalline Siliziumschicht 14' ist mit der Masseverdrahtung GL verbunden, die polykristalline Siliziumschicht 15' mit der Versorgungsspannungsverdrahtung PL. " ·
Somit wird der in Fig. 6 dargestellte Kondensator C1 durch eine in dem Abschnitt A gebildete Kapazität und durch eine Kapazität in dem Oberflächenteil CL. gebildet, der Kondensator C„ wird durch eine in dem Abschnitt B gebildete Kapazität und durch eine in dem Oberflächenteil CL1 gebildete Kapazität gebildet.
Entsprechend der in den Figuren 11 und 12 dargestellten Ausführungsform wird der leere Raum in der Oberfläche des Halbleitersubstrats effektiv genutzt und die Referenzspannung sver drahtung RL wird wirkungsvoll als Elektrode des Kondensators eingesetzt. Damit haben die Kondensatoren C1, C„ relativ große Kapazitäten ohne daß es notwendig ist, die Fläche des Halbleitersubstrates 10 zu vergrößern. Bei der in den Figuren 12 bis 14 dargestellten Konstruktion sind die elektrischleitenden Schichten 15 und 14 auf dem Feldisolationsfilm 11 ausgebildet und dienen wie in der Konstruktion der Fig. 9 als Abschirmungsleiter. Folglich wird hierdurch eine unerwünschte elektrische Kopplung zwischen der Referenzspannungsverdrahtung RL und dem Halbleitersubstrat geschwächt.

Claims (14)

  1. SCHIFF v.FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK
    MARIAHILFPUATZ 2 & 3, MÜNCHEN 9O POSTADRESSE: POSTFACH 95 O1 60, D-SOC)O MÖNCHEN 9E3
    HITACHI, LTD. 5. Noveiriber 1981
    DEA-25 601
    Integrierte Halbleiterschaltung
    PATENTANSPRÜCHE
    1J Integrierte Halbleiterschaltung, gekennzeichnetdurch
    ein Paar aus einer ersten (PL) und einer zweiten (GL) Verdrahtung, an die eine Versorgungsspannung V angelegt wird, ^
    eine elektronische Schaltung (4), die zwischen die erste Verdrahtung (PL) und die zweite Verdrahtung (GL) geschaltet ist und an die über die erste und die zweite Verdrahtung die Versorgungsspannung V angelegt wird, eine dritte Verdrahtung (RL), an die eine Referenzspannung (Vss) angelegt wird,
    einen ersten Kondensator (C1) für gleichstrommäßige Ankopplung der dritten Verdrahtung (RL) an die erste Verdrahtung (PL) und durch
    einen zweiten Kondensator (C2) zum Übertragen der in der zweiten Verdrahtung (GL) erzeugten Änderungen in Potential auf die dritte Verdrahtung (RL)
    wobei dann, wenn sich aufgrund von Änderungen in dem Betriebsstrom der elektronischen Scheiltung (4) Potentialveränderungon auf der zweiten Verdrahtung (GL) entwickelt haben, die
    Po tent ialver änderung, die über die erste Kapazität ("C1) der dritten Verdrahtung (RL) zugeführt wird, durch die Potentialveränderung aufgehoben wird, die der.dritten Verdrahtung (RL) über den zweiten Kondensator (C3) zugeführt wird.
  2. 2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet , daß ein Referenzspannungsgenerator (VRG) vorgesehen ist, an den die Versorgungsspannung (V) über die erste (PL) und die zweite (GL) Verdrahtung zugeführt wird.
  3. 3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet , daß der erste und der zweite Kondensator (C1, C9) jeweils aus einer ersten, elektrischleitenden Schicht (14, 15), die über dem Halbleitersubstrat (10) auf einem ersten isolierenden Film (11) gebildet ist, und einer zweiten elektrischleitenden Schicht (17), die über der.ersten leitenden Schicht auf einer zweiten isolierenden Schicht gebildet ist, bestehen.
  4. 4. Integrierte Halbleiterschaltung.nach Anspruch 3, dadurch gekennzeichnet , daß die zweiten leitfähigen Schichten (17) der ersten und zweiten Kondensatoren (C1, C2) mit der dritten Verdrahtungsschicht (RL) verbunden sind, daß die erste leitende Schicht (15) des ersten Kondensators (C1) mit der ersten Verdrahtungsschicht (PL) verbunden ist, und daß die erste leitende Schicht (14) des zweiten Kondensators (C„) mit der zweiten Verdrahtung (GL) verbunden ist.
  5. 5. Integrierte Halbleiterschaltung nach Anspruch 3, dadurch gekennzeichnet , daß die zweite leitende Schicht (17) des ersten und des zweiten Kondensators (C1, C~) aus der dritten Verdrahtung (RL) bestehen, daß die erste leitende Schicht (15) des ersten Kondensators (C1) mit der ersten Verdrahtung (PL) verbunden ist, und daß die erste leitende Schicht (14) des zweiten Kondensators (C2) mit der zweiten Verdrahtung (GL) verbunden ist.
  6. 6. Integrierte Halbleiterschaltung, gekennzeichnet durch
    ein Halbleitersubstrat (10),
    ein Paar aus einer ersten (PL) und einer zweiten (GL) Verdrahtungsschicht, die auf dem Halbleitersubstrat (10) ausgebildet sind und an die eine Versorgungsspannung (V_n) angelegt ist,
    einen Referenzspannungsgenerator (VRG), der eine Vielzahl von Widerstandselementen (Q^1-Q-.) enthält und die eine Referenzspannung (V „) erzeugt bei Empfang der Versorgungsspannung (V|in) über die erste und die zweite Vordrahtungs— schicht (PL bzw. GL),
    eine dritte Verdrahtungsschicht (RL), die auf dem Halbleitersubstrat (10) gebildet ist und an die die Referenzspannung (Vref) angelegt ist,
    eine Eingangsschaltung (4), die aus einer Vielzahl von Feldeffekttransistoren mit isolierten Gate besteht und die einen ersten Eingangsanschluß aufweist, der Eingangssignale aus externen Einheiten annimmt, sowie einen zweiten Eingangsamsohluß, im den d.la HcsFortMr/.tfjvinniimj über din drillr- Vcr- . drahtungsschicht (RL) angelegt wird.
    Ί '4**1
    einen ersten Kondensator (C1),der zwischen die erste Verdrahtungsschicht (PL) und die dritte Verdrahtungsschicht (RL) geschaltet ist, und durch
    einen zweiten Kondensator (C„), der zwischen die zweite Verdrahtungsschicht (GL) und die dritte Verdrahtungsschicht (RL) geschaltet ist.
  7. 7. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet , daß die dritte Verdrahtungsschicht (RL,.17, 171, 172) auf der ersten und der zweiten leitenden Schicht (15, 14, 13', 12') über einen isolierenden Film (11, 11') ausgebildet ist, wobei die erste und die zweite leitende Schicht (15, 14, 13', 12') auf den Halbleitersubstrat über einen isolierenden Film (11) gebildet sind, und wobei der erste Kondensator (C.) aus der ersten leitenden Schicht (15, 13') und der dritten Verdrahtungsschicht (RL, 17, 172) besteht und der zweite Kondensator (C0) aus der zweiten leitenden Schicht (14, 12') und der dritten Verdrahtungsschicht (RL, 17, 171) besteht.
  8. 8.. Integrierte Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet , daß die erste (15, 131) und die zweite (14, 12') leitende Schicht aus einer elektrischleitenden Schicht bestehen,die in eine Vielzahl von Abschnitten aufgeteilt ist.
    ;V 'j ': · '. I 3U400.1
  9. 9. Integrierte Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet , daß der überwiegende Teil der dritten Verdrahtungsschicht (RL) auf der Außenseite der ersten (PL) und der zweiten (GL) Verdrahtungsschicht auf dem Halbleitersubstrat (10) angeordnet ist.
  10. 10. Integrierte Halbleiterschaltung nach Anspruch 7, dadurch gekennzeichnet , daß die erste (15) und die zweite (14) leitende Schicht simultan mit der Ausbildung der Gateelektroden von Feldeffekttransistoren mit isolierten Gate ausgebildet sind.
  11. 11. Integrierte Halbleiterschaltung nach Anspruch 10, dadurch gekennzeichnet , daß die erste, zweite, dritte Verdrahtungsschicht (PL, GL, RL) aus Metall bestehen, und daß die erste (15) und die zweite (14) leitende Schicht aus polykristallinen Silizium bestehen.
  12. 12. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet , daß ein Taktimpulsgenerator (CPG) vorgesehen ist, der aus Feldeffekttransistoren mit isoliertem Gate besteht und an dem die Versorgungsspannung (VDD) über die erste und die zweite Verdrahtungsschicht ("1L,
    GL) angelegt ist, und daß die Eingangsschaltung von i Taktimpulsgenerator erzeugten Taktimpulsen gesteuert wird.
  13. 13. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet , daß ein Rückwärts-
    regelspannungsgenerator (VBBG) vorgesehen ist, der aus Feldeffekttransistoren mit isoliertem Gate aufgebaut ist und der eine Rückwärtsregelspannung (VBB). erzeugt, die an das Halbleitersubstrat (10) angelegt wird, wenn über die erste und die zweite Verdrahtungsschicht (PL, GL) die Versorgungsspannung (VD_.) anliegt-
  14. 14. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet , daß der erste und der zweite Kondensator (C1, C0) jeweils ein MOS-Kondensator ist, der simultan.mit der Bildung der Feldeffekttransistoren mit isoliertem Gate gebildet ist.
DE19813144001 1980-11-07 1981-11-05 Integrierte halbleiterschaltung Ceased DE3144001A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55155946A JPS5780828A (en) 1980-11-07 1980-11-07 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
DE3144001A1 true DE3144001A1 (de) 1982-08-26

Family

ID=15616973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813144001 Ceased DE3144001A1 (de) 1980-11-07 1981-11-05 Integrierte halbleiterschaltung

Country Status (9)

Country Link
US (1) US4477736A (de)
JP (1) JPS5780828A (de)
DE (1) DE3144001A1 (de)
FR (1) FR2494021B1 (de)
GB (1) GB2087183B (de)
HK (1) HK89684A (de)
IT (1) IT1140272B (de)
MY (1) MY8500849A (de)
SG (1) SG62484G (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4211844A1 (de) * 1991-04-09 1992-10-15 Mitsubishi Electric Corp Halbleiterspeichereinrichtung

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114392A (ja) * 1981-12-07 1983-07-07 Fujitsu Ltd 半導体記憶装置
FR2550011B1 (fr) * 1983-07-29 1986-10-10 Thomson Csf Dispositif d'interconnexion entre les cellules d'un circuit integre hyperfrequences pre-implante
US4571505A (en) * 1983-11-16 1986-02-18 Inmos Corporation Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits
JPS60115243A (ja) * 1983-11-28 1985-06-21 Nec Corp モノリシック集積回路
US4553050A (en) * 1983-12-27 1985-11-12 International Business Machines Corporation Transmission line terminator-decoupling capacitor chip for off-chip driver
US4585958A (en) * 1983-12-30 1986-04-29 At&T Bell Laboratories IC chip with noise suppression circuit
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
IT1218845B (it) * 1984-03-30 1990-04-24 Ates Componenti Elettron Circuito di interfaccia attenuatore di rumore per generatori di segnali di temporizzazione a due fasi non sovrapposte
US5202751A (en) * 1984-03-30 1993-04-13 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
JPS60206161A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体集積回路
GB2160049B (en) * 1984-05-28 1987-06-03 Suwa Seikosha Kk A non-volatile memory circuit
US4665327A (en) * 1984-06-27 1987-05-12 Harris Corporation Current to voltage interface
JPS61126690A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd 半導体メモリ
US4609834A (en) * 1984-12-24 1986-09-02 Burroughs Corporation Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise
US4758994A (en) * 1986-01-17 1988-07-19 Texas Instruments Incorporated On chip voltage regulator for common collector matrix programmable memory array
JPS62260355A (ja) * 1986-05-06 1987-11-12 Toshiba Corp 半導体集積回路装置
NL8701997A (nl) * 1987-08-26 1989-03-16 Philips Nv Geintegreerde halfgeleiderschakeling met ontkoppelde dc bedrading.
US4845388A (en) * 1988-01-20 1989-07-04 Martin Marietta Corporation TTL-CMOS input buffer
US4888498A (en) * 1988-03-24 1989-12-19 Texas Instruments Incorporated Integrated-circuit power-up pulse generator circuit
US4833350A (en) * 1988-04-29 1989-05-23 Tektronix, Inc. Bipolar-CMOS digital interface circuit
JPH01297839A (ja) * 1988-05-26 1989-11-30 Toshiba Corp 半導体装置
US5266821A (en) * 1988-05-31 1993-11-30 Micron Technology, Inc. Chip decoupling capacitor
US5687109A (en) 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
US6124625A (en) * 1988-05-31 2000-09-26 Micron Technology, Inc. Chip decoupling capacitor
US4937476A (en) * 1988-06-16 1990-06-26 Intel Corporation Self-biased, high-gain differential amplifier with feedback
EP0348895B1 (de) * 1988-06-27 1995-05-17 Nec Corporation Halbleiterspeichervorrichtung, die mit einer Niederrausch-Spannungsversorgung ausgestattet ist
US5079441A (en) * 1988-12-19 1992-01-07 Texas Instruments Incorporated Integrated circuit having an internal reference circuit to supply internal logic circuits with a reduced voltage
JPH07114259B2 (ja) * 1989-10-19 1995-12-06 株式会社東芝 半導体記憶装置
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
US5256590A (en) * 1989-11-24 1993-10-26 Mitsubishi Denki Kabushiki Kaisha Method of making a shielded semiconductor device
JP3124781B2 (ja) * 1990-03-30 2001-01-15 富士通株式会社 半導体集積回路装置
JP2621612B2 (ja) * 1990-08-11 1997-06-18 日本電気株式会社 半導体集積回路
US5041741A (en) * 1990-09-14 1991-08-20 Ncr Corporation Transient immune input buffer
KR930001392A (ko) * 1991-06-19 1993-01-16 김광호 반도체 메모리 장치의 전원 접지선 배선방법
EP0789395B1 (de) * 1992-06-12 2005-09-07 Matsushita Electric Industrial Co., Ltd. Herstellungsverfahren für Halbleiterbauelement mit Kondensator
JP3217498B2 (ja) * 1992-10-29 2001-10-09 富士通株式会社 半導体集積回路装置
EP0596637A1 (de) * 1992-11-02 1994-05-11 STMicroelectronics, Inc. Eingangspufferschaltung
JP2684976B2 (ja) * 1993-11-24 1997-12-03 日本電気株式会社 半導体装置
US5536977A (en) * 1993-11-30 1996-07-16 Siliconix Incorporated Bidirectional current blocking MOSFET for battery disconnect switching
DE660520T1 (de) * 1993-11-30 1996-03-14 Siliconix Inc Bidirektionalstromsperrender MOSFET für Batterietrennschalter mit Schutzvorrichtung gegen den verkehrten Anschluss eines Batterieladegeräts.
US5568085A (en) * 1994-05-16 1996-10-22 Waferscale Integration Inc. Unit for stabilizing voltage on a capacitive node
AU6388796A (en) * 1995-09-11 1997-04-01 Analog Devices, Inc. Electrostatic discharge protection network and method
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
JP3255134B2 (ja) * 1999-01-22 2002-02-12 日本電気株式会社 半導体装置の製造方法
US6597619B2 (en) * 2001-01-12 2003-07-22 Micron Technology, Inc. Actively driven VREF for input buffer noise immunity
US6920316B2 (en) * 2001-09-04 2005-07-19 Freescale Semiconductor, Inc. High performance integrated circuit regulator with substrate transient suppression
US6943596B2 (en) * 2002-03-12 2005-09-13 Broadcom Corporation Power-on reset circuit for use in low power supply voltage applications
JP3678212B2 (ja) * 2002-05-20 2005-08-03 ウシオ電機株式会社 超高圧水銀ランプ
US6755700B2 (en) * 2002-11-12 2004-06-29 Modevation Enterprises Inc. Reset speed control for watercraft
US7227411B2 (en) * 2003-06-17 2007-06-05 Broadcom Corporation Apparatus for a differential self-biasing CMOS amplifier
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
US6930550B1 (en) 2004-04-26 2005-08-16 Pericom Semiconductor Corp. Self-biasing differential buffer with transmission-gate bias generator
KR100728571B1 (ko) * 2006-02-09 2007-06-15 주식회사 하이닉스반도체 반도체 메모리의 데이터 센싱장치
US7664907B1 (en) 2006-11-02 2010-02-16 Nvidia Corporation Page stream sorter with dynamic binning
US7664905B2 (en) * 2006-11-03 2010-02-16 Nvidia Corporation Page stream sorter for poor locality access patterns
KR101519039B1 (ko) * 2008-11-27 2015-05-11 삼성전자주식회사 입출력 센스 앰프, 이를 포함하는 반도체 메모리 장치, 및 반도체 메모리 장치를 포함하는 메모리 시스템
KR20140071757A (ko) * 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리의 동작을 위한 기준 전압 생성 방법
US10403680B2 (en) * 2015-03-31 2019-09-03 Sony Semiconductor Solutions Corporation Switch device and storage unit
US10643677B2 (en) 2018-06-26 2020-05-05 Sandisk Technologies Llc Negative kick on bit line control transistors for faster bit line settling during sensing
US10643713B1 (en) 2019-02-08 2020-05-05 Sandisk Technologies Llc Toggling power supply for faster bit line settling during sensing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2646245A1 (de) * 1975-10-28 1977-05-05 Motorola Inc Speicherschaltung
US4038646A (en) * 1976-03-12 1977-07-26 Intel Corporation Dynamic mos ram
DE2727419A1 (de) * 1976-06-18 1977-12-29 Ncr Co Matrixspeicher

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB203420A (en) * 1922-06-14 1923-09-13 British Insulated & Helsby Cables Ltd Improvements connected with the rendering of line capacity of telephone cables uniform
US3200260A (en) * 1961-08-29 1965-08-10 Fisk Bert High current level interrupter means
US3959665A (en) * 1974-05-29 1976-05-25 The United States Of America As Represented By The Secretary Of The Navy Logic circuits with interfacing system
US4095163A (en) * 1976-06-01 1978-06-13 Control Concepts Corporation Transient voltage suppression circuit
DE2642239C2 (de) * 1976-09-20 1978-09-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Richtimpulsgeber

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2646245A1 (de) * 1975-10-28 1977-05-05 Motorola Inc Speicherschaltung
US4038646A (en) * 1976-03-12 1977-07-26 Intel Corporation Dynamic mos ram
DE2727419A1 (de) * 1976-06-18 1977-12-29 Ncr Co Matrixspeicher

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Markus: Electronic Circuits Manual, McGraw-Hill, 1971, S. 202,940,944 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4211844A1 (de) * 1991-04-09 1992-10-15 Mitsubishi Electric Corp Halbleiterspeichereinrichtung

Also Published As

Publication number Publication date
MY8500849A (en) 1985-12-31
FR2494021B1 (fr) 1986-09-12
JPS5780828A (en) 1982-05-20
IT8124892A0 (it) 1981-11-05
GB2087183A (en) 1982-05-19
SG62484G (en) 1985-03-15
US4477736A (en) 1984-10-16
GB2087183B (en) 1984-04-26
IT1140272B (it) 1986-09-24
FR2494021A1 (fr) 1982-05-14
HK89684A (en) 1984-11-23

Similar Documents

Publication Publication Date Title
DE3144001A1 (de) Integrierte halbleiterschaltung
DE2557359C2 (de) Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem
DE3941926C2 (de) Halbleiterspeichereinrichtung
DE69732291T2 (de) Verfahren und apparat zum programmieren von anti-sicherungen mittels einer intern generierten programmierspannung
DE3427423C2 (de) Integrierter Halbleiterspeicher
DE3530897A1 (de) Integrierte halbleiterschaltung
DE3787945T2 (de) Chip-Ausgangsschnittstellenschaltung.
DE2745290A1 (de) Integriertes speicherfeld
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE4326822C2 (de) Halbleiterspeichervorrichtung und Speicherzellenstruktur
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE19651247A1 (de) Eingabe/Ausgabeschutzschaltung mit einer SOI-Struktur
DE2431782A1 (de) Datenverarbeitungsanordnung mit ladungsuebertragungsbauelementen
DE3101802A1 (de) Monolithisch integrierter halbleiterspeicher
DE4209364A1 (de) Cmos-sram und verfahren zu dessen herstellung
EP0217065A1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE19729601A1 (de) Halbleitereinrichtung mit einem Widerstandselement mit erstklassiger Störsicherheit
WO1989006048A1 (en) Integrated circuit with anti ''latch-up'' circuit obtained using complementary mos circuit technology
DE69733513T2 (de) Integrierte Schaltung mit einem Kondensator
EP0261371A2 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
DE2904812A1 (de) Halbleiteranordnung
DE10135559A1 (de) Statische Halbleiterspeichervorrichtung mit einem Redundanzsystem
DE2519323A1 (de) Statisches drei-transistoren-speicherelement
DE3940540A1 (de) Ldd-mos-einrichtung mit einem bauelementisolationsbereich mit einer elektrostatischen abschirmelektrode
DE19542240A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8110 Request for examination paragraph 44
8131 Rejection