DE2745290A1 - Integriertes speicherfeld - Google Patents

Integriertes speicherfeld

Info

Publication number
DE2745290A1
DE2745290A1 DE19772745290 DE2745290A DE2745290A1 DE 2745290 A1 DE2745290 A1 DE 2745290A1 DE 19772745290 DE19772745290 DE 19772745290 DE 2745290 A DE2745290 A DE 2745290A DE 2745290 A1 DE2745290 A1 DE 2745290A1
Authority
DE
Germany
Prior art keywords
memory
transistors
transistor
substrate
integrated memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772745290
Other languages
English (en)
Inventor
Joe E Brewer
James R Cricchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE2745290A1 publication Critical patent/DE2745290A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Integriertes Speicherfeld
Die Erfindung betrifft ein integriertes Speicherfeld aus Speichertransistoren, welches auf einer gemeinsamen Substratschicht eine Vielzahl der Speichertransistoren trägt.
Integrierte Speicherfelder in Form von Digitalspeichern können bekannterweise aus blockorientierten Speichersystemen bestehen, welche MNOS-Speichertransistoren verwenden. Bei einem derartigen bekannten Speichersystem ist es erforderlich, daß für jeden Speicherblock separate Löschsignale und separate Auswählsignale zum Adressieren angelegt werden. Wenn z.B. ein solches System 100 Speicherblöcke umfaßt, werden 100 individuelle Auswählsignale und Löschsignale benötigt. Derartige Systeme arbeiten wohl zuverlässig, jedoch wird ein sehr großer Schaltaufwand erforderlich, um die einzelnen Blöcke anzusteuern. Die verwendeten MNOS-Transistoren (Metall-Nitrid- Oxid- Silicium-Transistor) sind bezüglich ihrer Funktionsweise allgemein bekannt.
Fs/mü
Der
809815/0834
FLEUCHAUS & WEHSER Patentanwälte O 7 L R 9 Q Π
Seile 2 ^" Un.er Zeichen WS95P-1632
Der Erfindung liegt die Aufgabe zugrunde, ein integriertes, aus Blöcken aufgebautes Speicherfeld mit Speichertransistoren zu schaffen, bei denen für die einzelnen Blöcke keine individuelle Erzeugung der Auswahl- und Löschsignale erforderlich ist. Damit soll die Schaltung zum Löschen des Speicherinhaltes wesentlich vereinfacht werden.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß durch einen PN-Übergang gegeneinander isolierte erste und zweite Halbleiterbereiche vorhanden sind, daß die Speichertransistoren den ersten Halbleiterbereich als Substrat verwenden, daß eine Logikschaltung den zweiten Halbleiterbereich als Substrat verwendet, und daß die Logikschaltung auf Eingangssignale derart anspricht, daß das Substrat der Speichertransistoren für Auswahlkombinationen der Eingangssignale an eine Mehrzahl von Potentialen anlegbar ist.
Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
Durch die Maßnahmen der Erfindung ist es möglich, integrierte Speicherfelder mit einer Vielzahl von Speicherblöcken zum Löschen des Speicherinhaltes über eine sehr einfache Schaltung anzusteuern. Damit läßt sich der Flächenbedarf bei integrierten Schaltungen erheblich verringern.
Die Vorteile und Merkmale der Erfindung ergeben sich auch auch aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:
Fig. 1 ein Schaltbild eines MNOS-Speicherfeldes;
Fig. 2 einen Schnitt durch einen vereinfachten integrierten Schaltkreis zur Verwirklichung eines solchen MNOS-Speicherfeldes.
809815/0834
FLEUCHAUS & WEHSER Patentante 2 7 A 5 2 9 O Seil· 3 5" Unwr Zeichen WS95P-1632
Das in Fig. 1 dargestellte MNOS-Speicherfeld kann als Speicherblock in einem blockorientierten Speichersystem verwendet werden. Jedes Feld umfaßt eine Vielzahl vonMNOS-Speichertransistoren 10, welche bezüglich ihrer Schreib- und Leseschaltung nicht im einzelnen dargestellt sind, da diese Schaltungsfunktionen in herkömmlicher Weise verwirklicht werden. Die hauptsächliche Funktion der Schaltung, welche in jedem Feld vorhanden ist, dient dazu, abgesehen von der Funktion der Speichertransistoren 10, daß das Substrat, welches für die Speichertransistoren 10 verwendet wird, für alle Speicherzyklen, außer dem Löschzyklus, auf einem Potential von etwa + 5 V gehalten wird. Während des Löschzyklusses koppelt die Schaltung das Substrat der Speichertransistoren 10, deren Speicherfeld bzw. Speicherfelder gelöscht werden sollen, an eine Gleichspannung von etwa -20 V, wobei das Substrat der übrigen Speichertransistoren des Systems auf einer Spannung von etwa 5 V festgehalten wird.
Jedes der MNOS-Speicherfelder wird für den Löschzyklus mit zwei digitalen Signalen angesteuert, die als Löschsignal und als Blockauswählsignal bezeichnet werden. Zum Zwecke der Vereinfachung der Beschreibung der Wirkungsweise des Speicherfeldes gemäß Fig. 1 werden die negativsten Werte des Blockauswählsignals und des Löschsignals willkürlich mit einer logischen 1 und das positive Signalniveau mit einer logischen 0 bezeichnet. Das Signalniveau der logischen 1 liegt etwa auf -25 V, wogegen das Signalniveau der logischen 0, welche das Auswählsignal und das Löschsignal repräsentiert, vorzugsweise auf einem Wert von +5 und +6 V liegen, wobei nachfolgend aus Gründen der Einfachheit ein Wert von etwa +5V = Spannung angenommen wird. Das Löschsignal und das Auswählsignal werden an die Eingangsklemmen 11 und 12 angelegt.
Im
809815/0834
FLEUCHAUS & WEHSER
Seite 4 Unser Ze,chen WS95P-1632
Im Betrieb wird das Löschsignal über die Eingangsklemme 11 an das Substrat der Speichertransistoren 10 über eine Diode 13 angelegt. Bei der bevorzugten Ausführungsform der Erfindung wird diese Diode 13 von einem PNP-Transistor verwirklicht, dessen Basis mit dem Kollektor kurzgeschlossen ist. Derartige Transistordioden werden wegen der einfacheren Herstellung bei der Verwirklichung der Schaltung in einem integrierten Schaltkreis verwendet.
Das Auswählsignal wird über die Eingangsklemme 12 an die Drain eines eingangsseitigen MNOS-Transistors 14 angelegt und wirkt gleichzeitig auf das Gate eines Transistorverstärkers 15. Das Gate des MNOS-Transistors 14 liegt an der Eingangsklemme 11 für das Löschsignal, wogegen die Source dieses Transistors direkt mit dem Substrat der MNOS-Speichertransistoren 10 verbunden ist. Die Drain des Transistorverstärkers 15 ist über einen Last-MOS-Transistor 16 an die Spannungsquelle mit einem Potential von -25V angeschlossen. Ein MOS-Haltetransistor 17 liegt mit seinem Gatter an der Drain des Transistorverstärkers 15, wogegen die Source und die Drainanschlüsse dieses Transistors 17 einerseits an eine Spannungsquelle mit +5V und andererseits an das Substrat der MNOS-Speichertransistoren 10 angeschlossen sind.
Eine Diode 18 koppelt das Substrat der MNOS-Speichertransistoren mit der Source der Transistoren 15 und 17, wodurch sich eine Schaltung ergibt, bei der das Substrat der Speichertransistoren 10 auf einer Spannung von 5 V für alle Kombinationen der Auswähl- und Löschsignale gehalten wird, es sei denn, daß beide Signale den Wert einer logischen 1 haben. Wenn dies der Fall ist, nimmt das Substrat der Speichertransistoren 10 etwa einen Wert von -20 V an, womit die Speicher des Feldes gelöscht werden.
Wenn
809815/0834
FLEUCHAUS & WEHSER
Patentante 27 A 5290
S.H.: 5 un..r Zeichen WS95P-1632
Wenn das Auswählsignal und das Löschsignal den Wert einer logischen 0 haben, liegt das Substrat der Speichertransistoren 10 auf einem Gleichspannungsniveau von etwa + 5 V. Unter diesen Voraussetzungen werden die Dioden 13 und 18 vom Löschsignal über die Eingangsklemme 11 in Durchlaßrichtung vorgespannt, womit sowohl die beiden Grenzschichten dieser Dioden als auch das Substrat der Speichertransistoren auf einem Gleichstrompotential von etwa +5V gehalten werden. Der Transistorverstärker 15 wird durch das bei der genannten Signalkombination an das Gatter dieses Transistors 15 angelegte Auswählsignal in den Sperrzustand gesteuert. Damit wird der Haltetransistor 17 leitend und zieht einen Strom über den Lasttransistor 16. Durch den niederen Durchlaßwiderstand des Haltetransistors 17 wird der Spannungsabfall an der Trenndiode 18 weiter reduziert. Das Ergebnis dieser Signalkombination ist, daß das Substrat der MNOS-Speichertransistoren auf einem Gleichspannungswert von etwa +5V festgehalten wird. Dadurch wird ein Löschen der in den Speichertransistoren 10 gespeicherten Daten verhindert.
Wenn man davon ausgeht, daß das Löschsignal einen positiven Wert hat, d.h. von einer logischen 0 dargestellt wird, und das Auswählsignal einen negativen Wert hat, d. h. von einer logischen 1 repräsentiert wird, ergeben sich nachfolgende Verhältnisse. Der Transistorverstärker 15 wird durch das an seinem Gatter wirksame negative Auswählsignal leitend, womit die Spannung am Gatter des Haltetransistors 17 auf einen Wert verringert wird, der ausreicht, um diesen Wert nicht leitend zu machen. Das positive Löschsignal macht die Diode 13 leitend und hält die Spannung am Substrat der Speichertransistoren 10 auf einem Gleichspannungswert von etwa +5V. Unter diesen Bedingungen kann sich der Speicherinhalt, d.h. der Zustand der Speichertransistoren 10 nicht ändern.
Wenn
809815/0834
FLEUCHAUS & WEHSER
Patentanwälte
UnserZeichen WS95P-1632
Wenn das Löschsignal dagegen eine logische 1 und das Auswählsignal eine logische 0 ist, wird der Transistorverstärker 15 durch das positive an seinem Gatter wirksame Auswählsignal in den nicht leitenden Zustand gesteuert. Durch dieses Abschalten des Transistorverstärkers 15 wird der Haltetransistor 17 über den Lasttransistor in den leitenden Zustand gebracht. Über den leitenden Haltetransistor wird dann das Substrat der Speichertransistoren 10 auf einem Spannungsniveau von +5V festgehalten. Zusätzlich sperrt das negative Löschsignal die Diode 13 und schaltet den Transistor 14 in den leitenden Zustand. Da das Auswählsignal an der Drain des MNOS-Transistors einen Gleichspannungswert von etwa +5V hat, wird durch das Einschalten dieses Transistors das Festhalten des Substrats der Speichertransistoren 10 auf einem Spannungswert von +5V unterstützt. Die letzte mögliche Kombination der Auswähl- und Löschsignale besteht darin, daß beide Signale den Wert einer logischen 1 haben. Unter diesen Voraussetzungen soll der Speicherinhalt der Speichertransistoren gelöscht werden, was erfordert, daß das Substrat der Speichertranistoren 10 auf einen Spannungswert von etwa -20 V gebracht und festgehalten wird. Dieser Zustand ergibt sich in der folgenden Weise.
Das der Adressierung dienende Auswählsignal hat einen Wert von -25 V und wird an das Gatter des Transistorverstärkers 15 sowie die Drain des Eingangsverstärkers 14 angelegt. Damit wird der Transistorverstärker 15 leitend und der Haltetransistor nicht leitend gemacht. Ferner wird das Löschsignal mit einem Wert von -25V an das Gatter des Eingangstransistors 14 angelegt und schaltet diesen Transistor in den leitenden Zustand. Über den leitenden Transistor 14 wird das Auswählsignal mit einem Wert von -25 V zum Substrat der Speichertransistoren 10 übertragen, so daß dieses Substrat nunmehr auf einem Spannungsniveau von etwa -25V Gleichstrom liegt. Die Diode 13 wird dabei in den Sperrzustand gesteuert, da das Löschsignal etwa -25V
8Q9815/0834
hat,
FLEUCH AUS & WEHSER Patentamt· 2 7 A 5 2 9 O
S.U.: η Q Un..rZ.lch.n: WSg5p.
hat, während das Substrat der Speichertransistoren 10 nur auf etwa -20 V liegt. Wie bereits erwähnt, werden während des Löschvorgangs die Gates aller MNOS-Speichertransistoren 10 auf einem Potential von etwa +5V Gleichstrom gehalten. Daraus ergibt sich, daß die Spannung zwischen dem Gate und dem Substrat der Speichertranistoren ] etwa -25V beträgt. Dieser Spannungsbetrag ist mehr als ausreichend, um die in den Speichertransistoren gespeicherte Information für die adressierten Speichertransistoren zu löschen.
Die Schaltung gemäß Fig. 1 wird vorzugsweise als integrierte Schaltung ausgeführt. In Fig. 2 ist ein Schnitt durch einen Teil einer schematisch dargestellten integrierten Schaltung gezeigt, um erkennen zu lassen, wie eine solche integrierte Schaltung ausgeführt sein kann.
Auf der Oberfläche eines P -leitenden Substrats 19 ist eine dünne N-leitende Epitaxialschicht ausgebildet. Durch die Oberfläche dieser Epitaxialschicht sind P-Störstellen bereichsweise eindiffundiert, um Inselbereiche 20 und 21 in dem N-leitenden Material vorzusehen. Der eine Inselbereich 20 dient als Substrat für ein Feld von MNOS-Speichertransistoren und ferner als Teil der Diode 13. In gleicher Weise dient der Inselbereich 21 als Substrat für die MNOS-Transistoren 14, 15, 16 und 17. Die N-leitenden Inselbereiche 2o und 21 werden in herkömmlicher Weise hergestellt.
Um die Source eines MNOS-Speichertransistors zu schaffen, wird in den N-leitenden Inselbereich 20 ein P -Bereich 30 eindiffundiert, der als Source-Bereich für den Speichertransistor wirksam ist. Gleichzeitig wird ein zweiter N -leitender Bereich 31 in dem N-leitenden Inselbereich ausgebildet, der als Drain-Bereich für den Speichertransistor wirksam ist. Der Teil des N-leitenden Inselbereiches 20 zwischen dem Source-Bereich 30 und dem Drain-Bereich 31 dient als
809815/0834 Kanal-
FLEUCH AUS & WEHSER
Patentanwälte An ι Γ ο ft Λ
Sell. 8 Λ0 Un.er Zeichen: WS95P-1632
Kanalstrecke des Speichertransistors. Über dieser Kanalstrecke ist ein doppelschichtiger Gate-Isolator 32 ausgebildet, auf dem der Gate-Anschluß 33 vorgesehen ist. Der Speichertransistor kann in einer herkömmlichen Weise mit einer herkömmlichen geometrischen Struktur hergestellt werden, wobei eine Vielzahl solcher Transistoren in dem N-leitenden Inselbereich 20 für ein Speicherfeld ausgebildet werden. Aus diesem Grund wird die Anlage des Speichertransistorfeldes nicht im einzelnen diskutiert.
Die in Fig. 1 dargestellte Diode 13 ist in Form eines PNP-Transistors aufgebaut, dessen Basis mit dem Kollektor kurzgeschlossen ist. Ein solcher Aufbau kann in herkömmlicher Weise durch das Eindiffundieren eines P -leitenden Emitterbereiches 34 in die Oberfläche des N-leitenden Inselbereiches 20 hergestellt werden. Dieser P -leitende Emitterbereich erstreckt sich nicht durch die gesamte Dicke des N-leitenden Inselbereiches 20. Der Abschnitt des N-leitenden Inselbereiches 20 zwischen dem P -leitenden Emitterbereich 34 und dem P-leitenden Substrat 19 wirkt als Basis des Transistors, wobei das P-leitende Substrat 19 den Kollektor darstellt.
Wie man aus Fig. 1 entnehmen kann, ist es notwendig, die Basis des PNP-Transistors mit dem Kollektor kurzuschließen, damit die Diode entsteht. Dies wird in einfacher Weise durch das Eindiffundieren eines N -leitenden Bereiches 35 in die Oberfläche des N-leitenden Inselbereiches 20 erzielt. Von diesem Bereich wird ein ohmischer Kontakt zu dem N-leitenden Inselbereich 20 hergestellt. Ferner ist ein P -leitender Bereich 36 in den P-leitenden Bereich eindiffundiert, welcher den N-leitenden Inselbereich 20 von dem Rest der Schaltung trennt. Einen Kontakt mit einem geringen elektrischen Widerstand wird zwischen dem N -leitenden Bereich 35 und dem P -leitenden Bereich 36 durch eine Schicht 39 gebildet, die aus einem leitenden Material wie z. B. Aluminium
809815/0834 besteht.
FLEUCHAUS & WEHSER
Patentee
β·«* 9 Ai Un-rZ.ich.n: WS95P-1632
besteht und auf der Oberfläche derart ausgebildet ist, daß sie sowohl mit dem Bereich 35 als auch mit dem Bereich 36 in Kontaktverbindung steht. Durch diesen elektrischen Kontakt wird die Basis des vertikal verlaufenden PNP-Transistors mit dem Kollektor verbunden, so daß die Diode 13 gemäß Fig. 1 entsteht.
Wie bereits erwähnt, v/ird der N-leitende Inselbereich 21 dazu verwendet, um darin die MOS-Transistoren 14, 15, 16 und 17 auszubilden. Ein Transistor dieser Art ist in Fig. 2 dargestellt. Die weiteren keinen Speicher darstellenden Transistoren und die zugehörigen Schaltungsverbindungen sind aus Gründen der Vereinfachung der Darstellung nicht gezeigt.
Ein typischer Transistor der erwähnten Art besteht aus einem P -leitenden Sourcebereich 63 und einem P -leitenden Drain-Bereich 37. Der N-leitende Teil des Inselbereiches 21 zwischen dem Drain-Bereich und dem Source-Bereich 63 stellt den Kanal des Transistors dar. Über dem Kanal ist ein Gate-Isolator 38 ausgebildet, auf welchem das Gate 40 angeordnet ist. In dem N-leitenden Inselbereich 21 ist ferner ein N -leitender Bereich 50 vorgesehen, auf dem ein Metallkontakt 51 ausgebildet ist, über welchen eine Spannung von +5V zugeführt wird. Damit wird der N-leitende Inselbereich 21, der als Substrat für die keine Speicherwirkung ausführenden Transistoren dient, auf einem Gleichspannungspotential von etwa +5V gehalten.
Zwischen dem N-leitenden Inselbereich 21 und dem P-leitenden Substrat 19 sowie dem P-leitenden Isolationsbereich 52 bildet sich ein PN-Übergang aus. Dieser Übergang ist in Fig. 1 mit dem Bezugszeichen 18 gekennzeichnet und stellt die erwähnte Trenndiode dar.
Aus dem Vorstehenden kann entnommen werden, wie die Isolationsdiode 18, die MNOS-Speichertransistoren 10 und die typischen MOS-
6Q9815/0834
Transistoren
FLEUCHAUS & WEHSER
Pe«en,anwa.«e 274529(3
S.U. JQ V/, Un..r Zelch.n: WS95P-1632
Transistoren in einer integrierten Schaltung untergebracht werden können. Die erläuterte Schaltung gemäß Fig. 2 kann vergrößert werden, damit sie eine Vielzahl von MNOS-Speichertransistoren 10 und die dazu gehörige Anzahl von MOS-Transistoren zur Durchführung der logischen Funktionen aufnimmt. Nachdem die einzelnen Transistoren in der Halbleiterscheibe ausgebildet sind, werden sie in herkömmlicher Weise entsprechend der Schaltung miteinander verbunden, was im einzelnen nicht erläutert wird. Obwohl für die nicht als Speichertransistoren wirksamen Transistoren in der vorausstehenden Beschreibung MOS-Anordnungen benutzt wurden, ist es auch möglich, MNOS-Anordnungen zu verwenden, wobei die Gateoxidschicht eine Dicke hat, die größer als die Schichtdicke ist, welche für die Tunnelwirkung der Ladung benötigt wird.
Aus der vorausstehenden Beschreibung geht hervor, daß ein Speicherfeld aus einer beliebigen Anzahl der in Fig. 1 dargestellten Schaltungen aufgebaut werden kann, um ein großes blockorientiertes Speichersystem zu schaffen. Allen Feldern des Systems kann ein gemeinsames Löschsignal und über eine Adressierlogik ein individuelles Auswählsignal für den zu löschenden Block zugeführt werden. Dadurch wird der logische Schaltungsanteil, verglichen mit dem Stand der Technik, reduziert, welcher für den Löschzyklus benötigt wird. Die Schaltungen für den Lese-und Schreibzyklus können in herkömmlicher Weise aufgebaut sein. Die erwähnte Adressierlogik ist in der Zeichnung nicht dargestellt.
Patentansprüche
609815/0834

Claims (7)

  1. Patentansprüche
    Integriertes Speicherfeld aus Speichertransistoren, welches auf einer gemeinsamen Substratschicht eine Vielzahl der Speichertransistoren trägt, dadurch gekennzeichnet, daß durch einen PN-Übergang gegeneinander isolierte erste und zweite Halbleiterbereiche (20, 21) vorhanden sind, daß die Speichertransistoren (10) den ersten Halbleiterbereich (20) als Substrat verwenden, daß eine Logikschaltung (14, 15, 17) den zweiten Halbleiterbereich (21) als Substrat verwendet, und daß die Logikschaltung auf Eingangssignale derart anspricht, daß das Substrat (20) der Speichertransistoren (10) für Auswahlkombinationen der Eingangssignale an eine Mehrzahl von Potentialen anlegbar ist.
  2. 2. Integriertes Speicherfeld nach Anspruch 1, dadurch gekennzeichnet, daß der PN-Übergang die Halbleitergrenzschichten umfaßt, welche durch die ersten und zweiten Halbleiterbereiche i 21) und die Substratschicht (19) gebildet werden.
  3. 3. Integriertes Speicherfeld nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der PN-Übergang einen bipolaren Transistor (13; 19, 20, 34) umfaßt, bei dem die Basis und der Kollektor miteinander verbunden sind.
    809815/0834
    ORIGINAL INSPECTED
    FLEUCHAUS & WEHSER
    Seile £ Unser Zeichen WS95P-1632
  4. 4. Integriertes Speicherfeld nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Basis des bipolaren Transistors ein Teil des ersten Halbleiterbereiches (20) ist.
  5. 5. Integriertes Speicherfeld nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Kollektor des bipolaren Transistors von der Substratschicht (19) gebildet ist.
  6. 6. Integriertes Speicherfeld nach Anspruch 8, dadurch gekennzeichnet, daß eine Schaltung (50, 51) vorhanden ist, um an den zweiten Halbleiterbereich (21) eine im wesentlichen konstante Spannung anzulegen.
  7. 7. Integriertes Speicherfeld nach einem oder mehreren der Ansprüche
    1 bis 6, dadurch gekennzeichnet, daß die Speichertransistoren MNOS-Transistoren sind.
    809815/0834
DE19772745290 1976-10-08 1977-10-07 Integriertes speicherfeld Withdrawn DE2745290A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/730,890 US4099069A (en) 1976-10-08 1976-10-08 Circuit producing a common clear signal for erasing selected arrays in a mnos memory system

Publications (1)

Publication Number Publication Date
DE2745290A1 true DE2745290A1 (de) 1978-04-13

Family

ID=24937208

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772745290 Withdrawn DE2745290A1 (de) 1976-10-08 1977-10-07 Integriertes speicherfeld

Country Status (4)

Country Link
US (1) US4099069A (de)
JP (1) JPS5347241A (de)
DE (1) DE2745290A1 (de)
FR (1) FR2367352A1 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241424A (en) * 1978-09-27 1980-12-23 Plessey Handel Und Investments Ag Semiconductor devices
JPS55156370A (en) * 1979-05-25 1980-12-05 Hitachi Ltd Manufacture of semiconductor device
US4433387A (en) * 1980-08-12 1984-02-21 Sangamo Weston, Inc. System for processing data received from a portable data store and for clearing the store
US4412309A (en) * 1981-09-28 1983-10-25 Motorola, Inc. EEPROM With bulk zero program capability
US4860262A (en) * 1987-08-05 1989-08-22 Texas Instruments Incorporated Cache memory reset responsive to change in main memory
DE68916858T2 (de) * 1988-05-18 1995-02-16 Sgs Thomson Microelectronics SRAM mit schneller Löschung von auswählbaren Eingängen/Ausgängen.
DE69034191T2 (de) * 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
EP0478123B1 (de) * 1990-09-28 1996-09-25 Actel Corporation Niederspannungsbauelement in einem Substrat für hohe Spannungen
EP0558176A1 (de) * 1992-02-26 1993-09-01 Actel Corporation Metall-Metall-Antischmelzsicherung mit verbesserter Diffusionsbarriere-Schicht
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse
US5369054A (en) 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5581111A (en) 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
US5485031A (en) 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
EP0774164A1 (de) * 1995-06-02 1997-05-21 Actel Corporation Antisicherung mit erhöhten wolfram-stiften und herstellungsverfahren
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123417D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123419D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Data handling system
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
US7275686B2 (en) 2003-12-17 2007-10-02 Lexar Media, Inc. Electronic equipment point-of-sale activation to avoid theft
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3448397A (en) * 1966-07-15 1969-06-03 Westinghouse Electric Corp Mos field effect transistor amplifier apparatus
US3579204A (en) * 1969-03-24 1971-05-18 Sperry Rand Corp Variable conduction threshold transistor memory circuit insensitive to threshold deviations
US3618051A (en) * 1969-05-09 1971-11-02 Sperry Rand Corp Nonvolatile read-write memory with addressing
US3691535A (en) * 1970-06-15 1972-09-12 Sperry Rand Corp Solid state memory array
US3702990A (en) * 1971-02-02 1972-11-14 Rca Corp Variable threshold memory system using minimum amplitude signals
US3747072A (en) * 1972-07-19 1973-07-17 Sperry Rand Corp Integrated static mnos memory circuit
US3925804A (en) * 1974-01-29 1975-12-09 Westinghouse Electric Corp Structure of and the method of processing a semiconductor matrix or MNOS memory elements
US3906461A (en) * 1974-03-29 1975-09-16 Sperry Rand Corp Integrated MNOS memory with decoder
US3886532A (en) * 1974-05-08 1975-05-27 Sperry Rand Corp Integrated four-phase digital memory circuit with decoders

Also Published As

Publication number Publication date
FR2367352A1 (fr) 1978-05-05
JPS5347241A (en) 1978-04-27
US4099069A (en) 1978-07-04

Similar Documents

Publication Publication Date Title
DE2745290A1 (de) Integriertes speicherfeld
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2235801A1 (de) Monolithischer festwertspeicher und verfahren zur herstellung
DE3009719C2 (de)
DE2159192A1 (de) Feldeffektspeichertransistor mit isolierter Gate Elektrode
DE69121860T2 (de) Überspannungen zwischen ausgewählten Grenzen begrenzende Schutzschaltung und deren monolitsche Integration
DE3131302A1 (de) "nichtfluechtiges statisches speicherelement (ram) mit direktem zugriff"
DE2841453A1 (de) Halbleiterspeicherzelle
DE2751592A1 (de) Dynamische speichereinrichtung
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE2514466B2 (de) Integrierte halbleiterschaltung
DE2341899A1 (de) Halbleiteranordnung
DE3876666T2 (de) Halbleiter-festwertspeichereinrichtung.
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
DE2201028A1 (de) Feldeffekt-Speicherelement
DE3002492A1 (de) Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung
DE2622307A1 (de) Elektrische speichervorrichtung
DE2904812A1 (de) Halbleiteranordnung
DE1764241C3 (de) Monolithisch integrierte Halbleiterschaltung
DE3330013A1 (de) Statische speicherzelle
DE3330026A1 (de) Integrierte rs-flipflop-schaltung
DE3230067A1 (de) Permanentspeichervorrichtung
DE3926474A1 (de) Permanentspeicher-halbleiterelement
DE2152109B2 (de) Speichermatrix mit einem Feldeffekt-Halbleiterbauelement je Speicherplatz
DE3044689A1 (de) Integrierte schaltung mit nichtfluechtig programmierbaren halbleiterspeichern

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee