KR100728571B1 - 반도체 메모리의 데이터 센싱장치 - Google Patents

반도체 메모리의 데이터 센싱장치 Download PDF

Info

Publication number
KR100728571B1
KR100728571B1 KR1020060012350A KR20060012350A KR100728571B1 KR 100728571 B1 KR100728571 B1 KR 100728571B1 KR 1020060012350 A KR1020060012350 A KR 1020060012350A KR 20060012350 A KR20060012350 A KR 20060012350A KR 100728571 B1 KR100728571 B1 KR 100728571B1
Authority
KR
South Korea
Prior art keywords
driving
signal
level
inverter
resistor
Prior art date
Application number
KR1020060012350A
Other languages
English (en)
Inventor
박상일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060012350A priority Critical patent/KR100728571B1/ko
Priority to US11/647,466 priority patent/US7499348B2/en
Application granted granted Critical
Publication of KR100728571B1 publication Critical patent/KR100728571B1/ko
Priority to US12/357,879 priority patent/US7760563B2/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36014—External stimulators, e.g. with patch electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H15/00—Massage by means of rollers, balls, e.g. inflatable, chains, or roller chains
    • A61H15/0092—Massage by means of rollers, balls, e.g. inflatable, chains, or roller chains hand-held
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H15/00—Massage by means of rollers, balls, e.g. inflatable, chains, or roller chains
    • A61H15/02—Massage by means of rollers, balls, e.g. inflatable, chains, or roller chains adapted for simultaneous treatment with light, heat or drugs
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H7/00—Devices for suction-kneading massage; Devices for massaging the skin by rubbing or brushing not otherwise provided for
    • A61H7/002—Devices for suction-kneading massage; Devices for massaging the skin by rubbing or brushing not otherwise provided for by rubbing or brushing
    • A61H7/003—Hand-held or hand-driven devices
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M35/00—Devices for applying media, e.g. remedies, on the human body
    • A61M35/003—Portable hand-held applicators having means for dispensing or spreading integral media
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N5/0613—Apparatus adapted for a specific treatment
    • A61N5/0616—Skin treatment other than tanning
    • A61N5/0617—Hair treatment
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N5/0613—Apparatus adapted for a specific treatment
    • A61N5/0625—Warming the body, e.g. hyperthermia treatment
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N5/067—Radiation therapy using light using laser light
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H2201/00—Characteristics of apparatus not provided for in the preceding codes
    • A61H2201/10—Characteristics of apparatus not provided for in the preceding codes with further special therapeutic means, e.g. electrotherapy, magneto therapy or radiation therapy, chromo therapy, infrared or ultraviolet therapy
    • A61H2201/105—Characteristics of apparatus not provided for in the preceding codes with further special therapeutic means, e.g. electrotherapy, magneto therapy or radiation therapy, chromo therapy, infrared or ultraviolet therapy with means for delivering media, e.g. drugs or cosmetics
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H2205/00—Devices for specific parts of the body
    • A61H2205/02—Head
    • A61H2205/022—Face
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N2005/065—Light sources therefor
    • A61N2005/0651—Diodes

Landscapes

  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Biomedical Technology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Pathology (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Epidemiology (AREA)
  • Pain & Pain Management (AREA)
  • Rehabilitation Therapy (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biophysics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Dermatology (AREA)
  • Anesthesiology (AREA)
  • Hematology (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Dram (AREA)

Abstract

본 발명은 제 1 인버터 및 상기 제 1 인버터의 출력을 입력받는 제 2 인버터를 포함하며, 입력신호를 드라이빙하여 제 1 구동신호를 생성하는 복수개의 제 1 구동신호 드라이빙 수단, 입력신호를 드라이빙하여 제 2 구동신호를 생성하는 복수개의 제 2 구동신호 드라이빙 수단, 상기 제 1 구동신호 드라이빙 수단을 제어하여 상기 제 1 구동신호의 인에이블 타이밍이 상기 제 2 구동신호의 인에이블 타이밍과 소정 시간만큼의 차이가 발생하도록 하는 타이밍 제어수단, 상기 제 1 구동신호와 상기 제 2 구동신호에 따라 제 1 구동레벨과 제 2 구동레벨을 생성하는 복수개의 센스앰프 드라이빙 수단, 및 비트라인과 비트 바 라인으로 이루어진 비트라인 쌍 각각에 대해 구비되며, 상기 제 1 구동레벨에 따라 동작하는 제 1 타입 스위칭 소자와 상기 제 2 구동레벨에 따라 동작하는 제 2 타입 스위칭 소자를 포함하는 복수개의 센스앰프를 포함한다.
센스앰프, 지연, 문턱전압

Description

반도체 메모리의 데이터 센싱장치{Apparatus for Sensing Data of Semiconductor Memory}
도 1은 종래의 기술에 따른 반도체 메모리의 데이터 센싱장치의 구성을 나타낸 회로도,
도 2는 도 1의 센스앰프 내부 트랜지스터의 오프셋 전압 특성을 나타낸 그래프,
도 3은 종래의 기술에 따른 센스앰프 동작오류를 나타낸 파형도,
도 4는 고전압 조건에서 종래의 기술에 따른 센스앰프 동작 파형도,
도 5는 본 발명에 따른 반도체 메모리의 데이터 센싱장치의 구성을 나타낸 블록도,
도 6은 도 5의 SAP 드라이버와 타이밍 제어부의 내부 회로도,
도 7은 고전압 조건에서 본 발명에 따른 센스앰프 동작 파형도,
도 8은 본 발명에 따른 센스앰프 동작 시뮬레이션 결과를 나타낸 파형도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110: SAP 드라이버 120: SAN 드라이버
130: 센스앰프 구동부 140: 센스앰프
200: 타이밍 제어부 210: 출력 지연부
220: 지연시간 조절부
본 발명은 반도체 메모리에 관한 것으로서, 특히 반도체 메모리의 데이터 센싱장치에 관한 것이다.
일반적으로 반도체 메모리는 셀에 저장된 데이터를 읽어내기 위한 데이터 센싱장치를 구비한다.
종래의 기술에 따른 반도체 메모리는 비트라인 쌍(BL, BLb) 각각에 대해 셀 데이터를 센싱하기 위한 데이터 센싱장치가 구비되어 있고, 그 구성은 모두 동일하다.
상기 종래의 기술에 따른 데이터 센싱장치는 도 1에 도시된 바와 같이, 제 1 구동신호(SAP_inp)를 입력받아 드라이빙하는 SAP 드라이버(110), 제 2 구동신호(SAN_inp)를 입력받아 드라이빙하는 SAN 드라이버(120), 상기 SAP 드라이버(110)에서 출력된 SAP 신호와 상기 SAN 드라이버(120)에서 출력된 SAN 신호에 따라 센스앰프 인에이블 신호(RTO, SB)를 출력하는 센스앰프 드라이버(130), 상기 센스앰프 인에이블 신호(RTO, SB)에 따라 비트라인(BL)과 비트 바 라인(BLb)을 통해 셀 데이터를 센싱하는 센스앰프(140)를 포함한다.
상기 SAP 드라이버(110)는 제 1 및 제 2 트랜지스터(M11, M12)로 이루어진 제 1 인버터(IV11)와, 제 3 및 제 4 트랜지스터(M13, M14)로 이루어진 제 2 인버터(IV12)로 구성되며, 상기 제 1 인버터(IV11)의 출력이 상기 제 2 인버터(IV12)에 입력된다.
상기 SAN 드라이버(120)는 제 5 및 제 6 트랜지스터(M15, M16)로 이루어진 제 3 인버터(IV13)와, 제 7 및 제 8 트랜지스터(M17, M18)로 이루어진 제 4 인버터(IV14)로 구성되며, 상기 제 3 인버터(IV13)의 출력이 상기 제 4 인버터(IV14)에 입력된다.
상기 센스앰프 드라이버(130)는 게이트에 상기 SAP 신호를 입력받고 드레인이 전원단(VDD)에 연결된 제 9 트랜지스터(M19), 게이트에 상기 SAN 신호를 입력받고 소오스가 접지단(VSS)에 연결된 제 10 트랜지스터(M20), 드레인이 상기 제 9 트랜지스터(M19)의 소오스와 연결되고 소오스가 상기 제 10 트랜지스터(M20)의 드레인과 연결되고 게이트에 비트라인 이퀄라이즈 신호(BLEQ)를 입력받는 제 11 트랜지스터(M21), 상기 비트라인 프리차지 전압(VBLP)과 상기 비트라인 이퀄라이즈 신호(BLEQ)를 각각 드레인과 게이트에 공통 입력받는 제 12 및 제 13 트랜지스터(M22, M23)를 포함하며, 상기 제 9 트랜지스터(M19)와 상기 제 11 트랜지스터(M21)의 연결노드 및 상기 제 11 트랜지스터(M21)와 제 10 트랜지스터(M20)의 연결노드에서 각각 센스앰프 인에이블 신호(RTO, SB)가 출력된다.
상기 센스앰프(140)는 제 14 및 제 15 트랜지스터(M24, M25)로 이루어진 제 5 인버터(IV15)와, 제 16 및 제 17 트랜지스터(M26, M27)로 이루어진 제 6 인버터(IV16)로 구성되어 서로의 출력이 상대방에 입력되는 래치 구조로서, 비트라인(BL) 이 상기 제 6 인버터(IV16)의 입력과 연결되고, 비트 바 라인(BLb)이 상기 제 5 인버터(IV15)의 입력과 연결된다.
상기 센스앰프(140)의 래치구조에서 사용되는 트랜지스터는 반도체 메모리가 고기술화 되어감에 따라 더욱 미세공정으로 형성되고 소자 자체의 특성 차이로 좌측과 우측 트랜지스터의 문턱전압 차이가 커지게 되며, 상기 데이터 센싱장치에서 드라이버로 사용되는 좌/우 트랜지스터의 문턱전압 오프셋(offset)을 시뮬레이션한 결과가 도 2에 도시되어 있다.
상기 도 2에 도시된 바와 같이, NMOS 트랜지스터에 비해 PMOS 트랜지스터의 좌/우 문턱전압 오프셋의 차이가 심한 것을 알 수 있다.
이와 같이, 좌/우 PMOS 트랜지스터(도 1의 M24, M26)의 문턱전압 오프셋 차이로 인해 RTO가 SB에 비해 빨라지는 결과를 초래한다. 즉, RTO가 VDD 레벨로 되는 시간이 SB가 VSS 레벨로 되는 시간에 비해 빨라지므로 도 3과 같이, 센스앰프(140)가 로우 레벨의 데이터를 그 반대값인 하이 레벨로 센싱하는 오류가 발생한다.
따라서 종래에는 상기 SAN 신호를 상기 SAP 신호에 비해 먼저 발생시켜 센스앰프(140)의 NMOS 트랜지스터(도 1의 M25, M27)가 PMOS 트랜지스터(도 1의 M24, M26)에 비해 먼저 턴 온 되도록 하고 그에 따라 SB가 RTO에 비해 빨라지도록 함으로써 상술한 센싱 오류를 방지하고자 하였다.
그러나 반도체 메모리가 고전압 조건(High VDD)에서 동작할 경우, 상기 SAN 신호를 상기 SAP 신호에 비해 먼저 발생시키더라도 실제 SAN 신호와 SAP 신호의 시간차가 감소하여 결국, RTO가 SB에 비해 빨라져 데이터 센싱 오류를 여전히 해소하 지 못하는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 데이터 센싱 오류를 방지할 수 있도록 한 반도체 메모리의 데이터 센싱장치를 제공함에 그 목적이 있다.
본 발명에 따른 반도체 메모리의 데이터 센싱장치는 제 1 인버터 및 상기 제 1 인버터의 출력을 입력받는 제 2 인버터를 포함하며, 입력신호를 드라이빙하여 제 1 구동신호를 생성하는 복수개의 제 1 구동신호 드라이빙 수단; 입력신호를 드라이빙하여 제 2 구동신호를 생성하는 복수개의 제 2 구동신호 드라이빙 수단; 상기 제 1 구동신호 드라이빙 수단을 제어하여 상기 제 1 구동신호의 인에이블 타이밍이 상기 제 2 구동신호의 인에이블 타이밍과 소정 시간만큼의 차이가 발생하도록 하는 타이밍 제어수단; 상기 제 1 구동신호와 상기 제 2 구동신호에 따라 제 1 구동레벨과 제 2 구동레벨을 생성하는 복수개의 센스앰프 드라이빙 수단; 및 비트라인과 비트 바 라인으로 이루어진 비트라인 쌍 각각에 대해 구비되며, 상기 제 1 구동레벨에 따라 동작하는 제 1 타입 스위칭 소자와 상기 제 2 구동레벨에 따라 동작하는 제 2 타입 스위칭 소자를 포함하는 복수개의 센스앰프를 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 메모리의 데이터 센싱장치의 바람직한 실시예를 설명하면 다음과 같다.
도 5는 본 발명에 따른 반도체 메모리의 데이터 센싱장치의 구성을 나타낸 블록도,도 6은 도 5의 SAP 드라이버와 타이밍 제어부의 내부 회로도, 도 7은 고전압 조건에서 본 발명에 따른 샌스앰프 동작 파형도, 도 8은 본 발명에 따른 센스앰프 동작 시뮬레이션 결과를 나타낸 파형도이다.
본 발명에 따른 반도체 메모리의 데이터 센싱장치는 도 5에 도시된 바와 같이, 비트라인(BL)과 비트 바 라인(BLb)의 비트라인 쌍 각각에 대해 구비된 복수개의 데이터 센싱부(100), 그리고 타이밍 제어부(200)를 포함한다.
상기 복수개의 데이터 센싱부(100)의 구성은 동일하므로 그 중 하나의 구성을 살펴보면, 데이터 입력신호를 드라이빙하여 제 1 구동신호(SAP)를 출력하는 SAP 드라이버(110), 입력신호를 드라이빙하여 제 2 구동신호(SAN)를 출력하는 SAN 드라이버(120), 상기 SAP 및 SAN에 따라 제 1 구동레벨(RTO)과 제 2 구동레벨(SB)을 생성하는 센스앰프 드라이버(130), 상기 RTO 및 SB에 따라 비트라인(BL)과 비트 바 라인(BLb)을 통해 셀(Cell) 데이터를 센싱하는 센스앰프(140)를 포함한다.
상기 타이밍 제어부(200)는 상기 복수개의 데이터 센싱부(100)의 SAP 드라이버(110)를 제어하여 상기 SAP의 인에이블 타이밍이 상기 SAN의 인에이블 타이밍과 소정 시간만큼의 차이가 발생되도록 구성된다.
상기 타이밍 제어부(200)의 제어동작에 의해 SAP 드라이버(110), SAN 드라이버(120), 센스앰프 드라이버(130), 및 센스앰프(140)의 동작은 종래와 달라지지만, 상기 SAP 드라이버(110), SAN 드라이버(120), 센스앰프 드라이버(130) 및 센스앰프(140)의 내부 구성은 종래기술에 따른 도 1의 구성을 그대로 적용할 수 있으므로 이 들에 대한 구성설명은 생략하기로 한다.
한편, 상기 타이밍 제어부(200)의 구성 및 SAP 드라이버(110)와의 연결구성을 도 6을 참조하여 설명하면 다음과 같다.
상기 타이밍 제어부(200)는 지연시간 조정신호(Vc)에 따라 상기 SAP 출력 타이밍을 지연시키는 출력 지연부(210), 및 외부 전원(VDD)의 레벨에 따라 상기 지연시간 조정신호(Vc)를 출력하는 지연시간 조절부(220)를 포함한다.
상기 출력 지연부(210)는 제 1 저항(R1) 및 제 2 저항(R2)으로 이루어져 전원전압(VPP)을 분배하는 분배저항(R1, R2), 및 상기 지연시간 조정신호(Vc)에 따라 상기 분배저항(R1, R2)을 통해 흐르는 전원 전류량을 조절하는 트랜지스터(M30)를 포함한다.
상기 제 1 저항(R1)은 그 일단이 전원단(VPP)에 연결되고, 상기 전원단(VPP)과 상기 제 1 저항(R1)의 일단의 연결노드가 상기 SAP 드라이버(110)의 제 2 인버터(IV12)의 PMOS 트랜지스터(M13)의 벌크(Bulk) 단자에 연결된다.
상기 제 2 저항(R2)은 그 일단이 상기 제 1 저항(R1)의 타단과 상기 제 2 인버터(IV12)의 PMOS 트랜지스터(M13)의 소오스에 공통 연결된다.
상기 트랜지스터(M30)는 드레인이 상기 제 2 저항(R2)의 타단에 연결되고 소오스가 접지단(VSS)에 연결되며 게이트에 상기 지연시간 조정신호(Vc)를 입력받는다.
상기 지연시간 조절부(220)는 외부전원단(VDD)과 접지단(VSS) 사이에 연결되어 상기 외부전원(VDD)을 분배하여 상기 지연시간 조정신호(Vc)를 출력하는 분배저항(R3 ~ R5)을 포함한다.
이와 같이 구성된 본 발명에 따른 반도체 메모리의 데이터 센싱장치의 동작을 설명하면 다음과 같다.
먼저, 본 발명의 동작원리는 센스앰프(140)의 제 2 구동레벨인 SB가 제 1 구동레벨인 RTO에 비해 먼저 접지레벨(VSS)에 도달하도록 하는 것이며, 이를 위해서 상기 RTO를 발생시키는 제 1 구동신호인 SAP의 인에이블 타이밍이 제 2 구동신호인 SAN에 비해 충분한 시간차를 두고 늦게 인에이블 되도록 하는 것이다.
따라서 본 발명의 실시예는 SAP를 발생시키는 SAP 드라이버(110)의 PMOS 트랜지스터(M13)의 출력을 지연시켜 상기 SAP를 SAN에 비해 지연시키도록 구성한 것이며, 상술한 원리에 따른 본 발명의 동작을 설명하면 다음과 같다.
상기 도 6의 SAP 드라이버(110)의 트랜지스터(M13)의 소오스와 웰(Well)을 분리한다. 즉, 외부전원(VDD)에 비해 높은 레벨의 내부전원(VPP)을 상기 트랜지스터(M13)의 벌크 단자에 연결하고, 상기 트랜지스터(M13)의 소오스에는 상기 출력 지연부(210)에 의해 강하되는 내부전원(VPP)을 연결한다.
상기 외부전원(VDD) 레벨이 증가하면, 상기 지연시간 조절부(220)에서 출력되는 지연시간 조정신호(Vc)의 레벨이 상승하므로 상기 트랜지스터(M30)의 온 저항이 작아진다. 그에 따라 내부전원(VPP)에 따른 전류가 증가하고 저항(R1)에 의해 상기 트랜지스터(M30)의 소오스에 인가되는 내부전원(VPP) 레벨이 강하된다.
이와 같이 외부전원(VDD) 레벨이 상승함에 따라 상기 트랜지스터(M13)의 소오스 전압레벨이 더욱 작아지므로 상기 트랜지스터(M13)의 벌크 단자 전압레벨과의 차이로 인해 문턱전압(VT)이 증가한다.
상기 트랜지스터(M13)의 문턱전압(VT) 증가에 따라 SAP 드라이버(110)의 SAP 출력이 지연되며, 지연시간은 외부전원(VDD) 레벨에 비례하여 증가한다.
이때 외부전원(VDD) 레벨이 증가하면 상기 트랜지스터(M30)를 통해 흐르는 전류량이 더욱 증가하여 상기 트랜지스터(M13)의 소오스 전압 레벨이 더욱 낮아지므로 상기 트랜지스터(M13)의 문턱전압이 더욱 증가하여 SAP 드라이버(110)의 출력지연시간이 더욱 증가한다. 따라서 상기 지연시간을 상기 외부전원(VDD) 레벨에 따라 상기 SAP 드라이버(110)의 출력 지연시간을 증가시킴으로써, SAP 출력과 SAN 출력의 시간차이가 안정적인 데이터 센싱이 가능한 시간 이상으로 유지되도록 한 것이다.
따라서 도 7과 같이, Normal VDD 조건은 물론이고, High VDD 조건에서도 상기 SAP 신호의 인에이블 타이밍이 SAN 신호의 인에이블 타이밍에 비해 충분히 지연되고, 그에 따라 SB가 RTO에 비해 먼저 접지(VSS)레벨로 되므로 데이터 센싱이 정상적으로 이루어진다.
도 8은 센스앰프의 동작 시뮬레이션 결과로서, 본 발명의 실시예와 같이, 소정시간(예를 들어, 600pS) 이상 SAP를 지연시킨 경우 정상적인 데이터 센싱이 이루어져 테스트 패스(Pass)로 판정됨을 알 수 있다. 따라서 본 발명은 도 8에서 정상적으로 데이터 센싱이 이루어지는 지연시간 이상 상기 SAP가 지연되도록 회로를 설계한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부 터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 메모리의 데이터 센싱장치는 트랜지스터 동작특성을 이용하여 전원전압 레벨에 상관없이 데이터 센싱 오류를 방지할 수 있으므로 반도체 메모리 제품의 수율 및 동작 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. 제 1 인버터 및 상기 제 1 인버터의 출력을 입력받는 제 2 인버터를 포함하며, 입력신호를 드라이빙하여 제 1 구동신호를 생성하는 복수개의 제 1 구동신호 드라이빙 수단;
    입력신호를 드라이빙하여 제 2 구동신호를 생성하는 복수개의 제 2 구동신호 드라이빙 수단;
    상기 제 1 구동신호 드라이빙 수단을 제어하여 상기 제 1 구동신호의 인에이블 타이밍이 상기 제 2 구동신호의 인에이블 타이밍과 소정 시간만큼의 차이가 발생하도록 하는 타이밍 제어수단;
    상기 제 1 구동신호와 상기 제 2 구동신호에 따라 제 1 구동레벨과 제 2 구동레벨을 생성하는 복수개의 센스앰프 드라이빙 수단; 및
    비트라인과 비트 바 라인으로 이루어진 비트라인 쌍 각각에 대해 구비되며, 상기 제 1 구동레벨에 따라 동작하는 제 1 타입 스위칭 소자와 상기 제 2 구동레벨에 따라 동작하는 제 2 타입 스위칭 소자를 포함하는 복수개의 센스앰프를 포함하는 반도체 메모리의 데이터 센싱장치.
  2. 제 1 항에 있어서,
    상기 타이밍 제어수단은
    지연시간 조정신호에 따라 상기 제 1 구동신호 드라이빙 수단의 제 1 구동신 호 출력 타이밍을 지연시키는 출력 지연부, 및
    외부 전원 레벨에 따라 상기 지연시간 조정신호를 출력하는 지연시간 조절부를 포함하는 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  3. 제 2 항에 있어서,
    상기 출력 지연부는
    전원전압을 분배하는 분배저항,
    상기 지연시간 조정신호에 따라 상기 분배저항을 통해 흐르는 전원전류량을 조절하는 스위칭 소자를 포함하는 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  4. 제 3 항에 있어서,
    상기 분배저항은 일단이 전원단에 연결된 제 1 저항,
    일단이 상기 제 2 인버터의 PMOS 트랜지스터와 상기 제 1 저항의 타단에 공통 연결된 제 2 저항을 포함하는 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  5. 제 4 항에 있어서,
    상기 제 1 저항의 일단과 상기 전원단의 연결노드가 상기 제 2 인버터의 PMOS 트랜지스터의 벌크(Bulk) 단자에 연결되는 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  6. 제 4 항에 있어서,
    상기 제 2 저항의 일단이 상기 제 2 인버터의 PMOS 트랜지스터의 소오스에 연결되는 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  7. 제 3 항에 있어서,
    상기 스위칭 소자는 드레인이 상기 제 2 저항의 타단에 연결되고, 소오스가 접지단에 연결되며, 게이트에 상기 지연시간 조정신호를 입력받는 트랜지스터인 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  8. 제 2 항에 있어서,
    상기 지연시간 조절부는
    외부전원단과 접지단 사이에 연결되어 상기 외부전원을 분배하여 상기 지연시간 조정신호를 출력하는 분배저항을 포함하는 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  9. 제 1 항에 있어서,
    상기 제 1 구동레벨은 전원레벨인 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  10. 제 1 항에 있어서,
    상기 제 1 타입 스위칭 소자는 PMOS 트랜지스터인 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  11. 제 1 항에 있어서,
    상기 제 2 구동레벨은 접지레벨인 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
  12. 제 1 항에 있어서,
    상기 제 2 타입 스위칭 소자는 NMOS 트랜지스터인 것을 특징으로 하는 반도체 메모리의 데이터 센싱장치.
KR1020060012350A 2006-02-09 2006-02-09 반도체 메모리의 데이터 센싱장치 KR100728571B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060012350A KR100728571B1 (ko) 2006-02-09 2006-02-09 반도체 메모리의 데이터 센싱장치
US11/647,466 US7499348B2 (en) 2006-02-09 2006-12-29 Apparatus for sensing data of semiconductor integrated circuit
US12/357,879 US7760563B2 (en) 2006-02-09 2009-01-22 Apparatus for sensing data of semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012350A KR100728571B1 (ko) 2006-02-09 2006-02-09 반도체 메모리의 데이터 센싱장치

Publications (1)

Publication Number Publication Date
KR100728571B1 true KR100728571B1 (ko) 2007-06-15

Family

ID=38333898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012350A KR100728571B1 (ko) 2006-02-09 2006-02-09 반도체 메모리의 데이터 센싱장치

Country Status (2)

Country Link
US (2) US7499348B2 (ko)
KR (1) KR100728571B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728571B1 (ko) * 2006-02-09 2007-06-15 주식회사 하이닉스반도체 반도체 메모리의 데이터 센싱장치
KR101171254B1 (ko) * 2010-05-31 2012-08-06 에스케이하이닉스 주식회사 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067358A (ko) * 1996-03-15 1997-10-13 문정환 메모리셀의 센스앰프 구동회로
KR20030026009A (ko) * 2001-09-24 2003-03-31 주식회사 하이닉스반도체 반도체 기억장치 및 센스앰프의 구동방법
KR20050052716A (ko) * 2003-12-01 2005-06-07 주식회사 하이닉스반도체 능동적 지연회로를 갖는 반도체 소자 및 그를 위한 방법
KR20060069946A (ko) * 2004-12-20 2006-06-23 주식회사 하이닉스반도체 센스앰프 구동회로 및 이를 구비하는 반도체 메모리 소자

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780828A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
US4551641A (en) * 1983-11-23 1985-11-05 Motorola, Inc. Sense amplifier
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
JP2652061B2 (ja) * 1989-06-06 1997-09-10 三菱電機株式会社 中間電位発生回路
US5220221A (en) * 1992-03-06 1993-06-15 Micron Technology, Inc. Sense amplifier pulldown circuit for minimizing ground noise at high power supply voltages
JP3239581B2 (ja) * 1994-01-26 2001-12-17 富士通株式会社 半導体集積回路の製造方法及び半導体集積回路
KR0122108B1 (ko) * 1994-06-10 1997-12-05 윤종용 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
KR0167247B1 (ko) * 1995-07-15 1999-02-01 문정환 디램의 지연 특성 보상 회로
KR100226254B1 (ko) * 1996-12-28 1999-10-15 김영환 반도체 메모리소자의 감지증폭기 인에이블신호 발생회로
US6181640B1 (en) * 1997-06-24 2001-01-30 Hyundai Electronics Industries Co., Ltd. Control circuit for semiconductor memory device
JPH1153891A (ja) * 1997-08-05 1999-02-26 Oki Micro Design Miyazaki:Kk 半導体記憶装置
KR100300026B1 (ko) 1997-11-08 2001-09-03 김영환 블록디코드칼럼선택장치
JP3415523B2 (ja) 1999-12-13 2003-06-09 日本電気株式会社 半導体記憶装置
JP2002025251A (ja) * 2000-07-06 2002-01-25 Mitsubishi Electric Corp 半導体記憶装置
US6414521B1 (en) * 2001-02-01 2002-07-02 Lattice Semiconductor Corp. Sense amplifier systems and methods
US6621325B2 (en) * 2001-09-18 2003-09-16 Xilinx, Inc. Structures and methods for selectively applying a well bias to portions of a programmable device
KR100408420B1 (ko) 2002-01-09 2003-12-03 삼성전자주식회사 감지증폭기의 센싱속도를 향상시킬 수 있는 반도체메모리장치의 감지증폭기 구동회로
JP2004140344A (ja) * 2002-09-24 2004-05-13 Toshiba Corp 半導体集積回路
US6831853B2 (en) * 2002-11-19 2004-12-14 Taiwan Semiconductor Manufacturing Company Apparatus for cleaning a substrate
KR100587639B1 (ko) 2003-05-30 2006-06-08 주식회사 하이닉스반도체 계층화된 출력배선의 감지증폭기 드라이버를 구비한반도체 메모리 소자
KR100546333B1 (ko) 2003-06-25 2006-01-26 삼성전자주식회사 감지 증폭기 드라이버 및 이를 구비하는 반도체 장치
KR100546396B1 (ko) 2003-11-17 2006-01-26 삼성전자주식회사 오프전류에 영향을 받는 커패시터를 갖는 감지 증폭기드라이버를 구비하는 반도체 장치
KR100555535B1 (ko) 2003-12-04 2006-03-03 삼성전자주식회사 활성화 시점을 제어할 수 있는 감지 증폭기 드라이버를 구비하는 반도체 장치 및 감지 증폭기 인에이블 신호 발생방법
KR100641949B1 (ko) * 2003-12-26 2006-11-02 주식회사 하이닉스반도체 Ｃｍｏｓ 인버터를 이용한 구동 장치
KR100728571B1 (ko) * 2006-02-09 2007-06-15 주식회사 하이닉스반도체 반도체 메모리의 데이터 센싱장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067358A (ko) * 1996-03-15 1997-10-13 문정환 메모리셀의 센스앰프 구동회로
KR20030026009A (ko) * 2001-09-24 2003-03-31 주식회사 하이닉스반도체 반도체 기억장치 및 센스앰프의 구동방법
KR20050052716A (ko) * 2003-12-01 2005-06-07 주식회사 하이닉스반도체 능동적 지연회로를 갖는 반도체 소자 및 그를 위한 방법
KR20060069946A (ko) * 2004-12-20 2006-06-23 주식회사 하이닉스반도체 센스앰프 구동회로 및 이를 구비하는 반도체 메모리 소자

Also Published As

Publication number Publication date
US20070183237A1 (en) 2007-08-09
US7760563B2 (en) 2010-07-20
US20090129180A1 (en) 2009-05-21
US7499348B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
KR102408427B1 (ko) 증폭기 회로
KR100454259B1 (ko) 모니터링회로를 가지는 반도체메모리장치
US20170206944A1 (en) Bitline senseamplifier and semiconductor memory apparatus using the same
US7907462B2 (en) Core voltage discharger and semiconductor memory device with the same
KR100738963B1 (ko) 반도체 메모리 장치
KR100845776B1 (ko) 반도체 메모리 장치의 센스앰프 제어회로 및 방법
KR20050101868A (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
US11810641B2 (en) Apparatuses and method for trimming input buffers based on identified mismatches
US8565032B2 (en) Semiconductor device
KR100728571B1 (ko) 반도체 메모리의 데이터 센싱장치
US20090168555A1 (en) Delay circuit and semiconductor memory device having the same
US6707741B1 (en) Current steering reduced bitline voltage swing, sense amplifier
US9508398B1 (en) Voltage generation circuit, semiconductor memory device including the same, and method for driving the same
US9431094B1 (en) Input buffer
KR100948076B1 (ko) 지연회로 및 이를 포함하는 반도체 메모리장치
KR100845781B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 신호 생성 회로
US8867291B2 (en) Semiconductor apparatus
KR20070044697A (ko) 비트라인 센스앰프
KR100780634B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
KR100668501B1 (ko) 반도체 메모리의 센스 앰프 테스트 장치 및 방법
KR100706828B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR100794997B1 (ko) 반도체 메모리의 데이터 처리장치 및 방법
KR100733416B1 (ko) 전압 발생 장치
KR100945936B1 (ko) 센스앰프 제어회로
KR100422952B1 (ko) 반도체 메모리의 비트라인 균등화 신호 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 13