DE2734008C3 - Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte - Google Patents
Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven RauscheffekteInfo
- Publication number
- DE2734008C3 DE2734008C3 DE2734008A DE2734008A DE2734008C3 DE 2734008 C3 DE2734008 C3 DE 2734008C3 DE 2734008 A DE2734008 A DE 2734008A DE 2734008 A DE2734008 A DE 2734008A DE 2734008 C3 DE2734008 C3 DE 2734008C3
- Authority
- DE
- Germany
- Prior art keywords
- clock
- transistor
- during
- field effect
- conduction path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000694 effects Effects 0.000 title claims description 14
- 230000005669 field effect Effects 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 claims 1
- 238000011156 evaluation Methods 0.000 description 12
- 230000016507 interphase Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung nach dem Gattungsbegriff des Anspruchs 1. Insbesondere
bezieht sich die Erfindung auf einen verbesserten Zwischenphasen-Klemmschaltkreis, der mit einem
Mehrphasen-Haupt/Neben-Taktschema kompatibel ist,
um die Auswirkungen des positiven Rauschens zu vermindern.
Integrierte logische Schaltkreise mit Feldeffekt-Transistoren (FET), die durch ein 4-Phasen-Haupt/Neben-Taktschema
angesteuert werden, können so angeordnet werden, daß sie sechs grundlegende Logikgatter bilden.
Ein Logikgatter, das allgemein als ein Logikgatter vom Typ 2 bezeichnet wird, und das vorgeladen wird, wenn
das Mehrphasen-Taktsignal Φι den Wert »1« aufweist
und das entladen wird bzw. eine Bewertung durchführt, wenn das Mehrphasen-Taktsignal Φι den Wert »1«
aufweist, sowie ein zweites Logikgatter, das allgemein als Logikgatter vom Typ 4 bezeichnet wird, welches
während der Phase Φ3 vorgeladen wird und während
der Phase Φα eine Bewertung durchführt, werden als
Haupt-Logikgatter insoweit durch die Fachleute bezeichnet, als jedes Gatter während der Haupt-Taktphasen
Φ2 und Φα jeweils eine Bewertung durchführt.
Hinsichtlich einer detaillierten Beschreibung von Haupt-Logikgattern des Typs 2 und 4 sei auf die US-PS
36 01 627 verwiesen.
Positives Rauschen ist ein wohlbekanntes Problem, das im Zusammenhang mit den zuvor erwähnten
Logikgattern vom Typ 2 und 4 auftritt. Dies bedeutet, daß das Ausgangssignal dieser Haupt-Logikgatter den
Effekten des positiven Rauschens während der Nebentaktphasen 1 und 3 und während der Zwischentaktphasen
unterliegt, wenn die Hauptgatter Information speichern. Die Zwischentaktphasen entsprechen den
Zeitintervallen zwischen dem Auftritt der ersten und zweiten Haupttaktphasen. Dieses unerwünschte Rauschen
resultiert typischerweise aus der kapazitiven Kopplung zwischen den Logikgattern vom Typ 2 und
vom Typ 4 mit anderen Logikgattern und tritt während
des negativen Übergangs des Mehrphasen-Taktsignals auf. Positives Rauschen an der Ausgangsklemme eines
Logikgatters kann zu der Abschwächung eines negativen Ausgangssignals auf einen Pegel führen, bei
welchem negative und positive Ausgangssignale voneinander nicht mehr unterscheidbar sind.
In diesem Zusammenhang kann auf die US-PS 35 67 968,37 74 053 und die DE-OS 19 45 629 verwiesen
werden, die Beispiele von zum Stand der Technik gehörenden Schaltkreisen darstellen, welche die Effekte
des Rauschens in Mehrphasen-Feldeffekttransistor-Logikschaltkreisen eliminieren. Jedoch sind keine Schaltkreise
bekannt, die die Effekte des positiven Rauschens sowohl während der Nebentaktphasen als auch der
Zwischentaktphase eines 4-Phasen-Haupt/Neben-Takt-Schemas mit sechs steuerbaren Taktzeitintervallen
reduzieren.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Schaltkreis anzugeben, der auch während dieser
Taktphasen die Effekte des positiven Rauschens vermindert. Die Lösung dieser Aufgabe gelingt gemäß
der im Anspruch 1 gekennzeichneten Erfindung. Weitere voteilhafte Ausgestaltungen der Erfindung sind
den Unteransprüchen entnehmbar.
Die Erfindung bezieht sich daher ganz allgemein auf einen verbesserten Metalloxydhalbleiter-Feldeffekttransistor
(MOSFETJ-KJemmschaltkreis, der mit einem
herkömmlichen 4-Phasen-Haupt/Neben-Taktschema kompatibel ist Der verbesserte Klemmschaltkreis ist
mit der A'isgangsklemme eines Haupt-Logikgatters verbunden, welches Gatter während einer der Taktphasen
2 oder 4 eine Bewertung durchführt. Während einer Zwischentaktphase, die dem Zeitintervall zwischen dem
Auftreten der Haupt-Taktphasen entspricht, speichert die Ausgangsklemme eines Haupt-Logikgatters Information.
Ein relativ negatives Ausgangssignal ist jedoch in unerwünschter Weise anfällig gegen Effekte des
positiven Rauschens während der Zwischentaktphase. Das positive Rauschen bewirkt eine Reduzierung des
negativen Pegels des Ausgangssignals so lange, bis dieses im wesentlichen ununterscheidbar von einem
relativ positiven Signalpege} (z. B. Masse) wird. Der verbesserte Rausch-Klemmschaltkreis gemäß der vorliegenden
Erfindung hält den Ausgangsanschluß eines Haupt-Logikgatters auf einem negativen Pegel (z. B. auf
einem Schwellwertpegel, der positiver als die negative Quellspannung ist) während der Zwischentaktphase
fest, wodurch die normwidrigen Effekte des positiven Rauschens eliminiert werden und das Ausgangssignal
während der Zeit, in der das Logikgatter Information speichert, ungestört bleibt
Anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispiels sei die Erfindung im
folgenden näher erläutert Es zeigt
F i g. 1 das Impulsdiagramm eines herkömmlichen 4-Phasen-Haupt/Neben-Taktschemas, das zur Ansteuerung
des vorliegenden verbesserten Klemmschaltkreises benutzt wird,
F i g. 2 eine Ausführung des vorliegenden Klemmschaltkreises, welcher an die Ausgangsklemme eines
Haupt-Logikgatters angeschlossen ist, um die Effekte des positiven Rauschens zu eliminieren.
F i g. 1 zeigt das Impulsdiagramm eines bekannten 4-Phasen-Haupt/Neben-Taktschemas, welches benutzt
wird, um den verbesserten Zwischenphasen-Klemmschaltkreis der vorliegenen Erfindung anzusteuern. Die
Impulse eines jeden Mehrphasen-Taktsignals Φι, Φ,+2,
Φι und Φ3+4 besitzen einen relativ hohen (»1«) und einen
relativ niedrigen (»0«) Referenzsignalpegel, beispielsweise entsprechend - VVoIt und Masse. Φι +2 und Φ3+4
werden als Haupttaktphasen bezeichnet. Die zwischen den Haupttaktphasen auftretenden Intervall? SA und
SB werden als Zwischentaktphasen bezeichnet und der Referenzpegel eines jeden dieser Mehrphasen-Taktsignale
weist den relativ niedrigen Wert auf.
Fig.2 zeigt eine bevorzugte Verwirklichung des vorliegenden Zwischenphasen-Klemmschaltkreises 13.
Der Schaltkreis besteht aus p-Kanal-Metalloxyd-Halbleiter-Feldeffekttransistoren
(MOSFETs) obgleich es selbstverständlich ist, daß andere geeignete Halbleitereinrichtungen
ebensogut verwendet werden können. In einer ersten Ausführungsform ist der Klemmschaltkreis
13 an die Ausgangsklerrime eines bekannten Haupt-Logikgatters
1 vom Typ 4 angeschlossen. Das Haupt-Logikgatter 1 umfaßt erste und zweite Feldeffekttransistoren
Oi und Qi- Die Steuer- und eine Leitungspfad-Elektrode
des Feldeffekttransistors Qi sind miteinander
verbunden und an eine Klemme eines nicht dargestellten Mehrphasen-Taktsignalgenerators angeschlossen,
um das Taktsignal Q3 gemäß Fig. 1 zugeführt zu erhalten. Die zweite Leitungspfadelektrode des Feldeffekttransistors
Qi und eine erste Leitungspfadelektrode des Feldeffekttransistors Qi sind miteinander verbunden
und bilden einen gemeinsamen elektrischen Anschluß 10, der die Ausgangsldemme aa.s Logikgatters
1 bildet Die Steuerelektrode des Feldeffekttransistors Q2 ist mit einer Klemme des Taktsignalgenerators
verbunden, um das Taktsignal Q3+4 gemäß Fig. 1
zugeführt zu erhalten. Eine geeignete Steuerlogik 2 ist zwischen der zweiten Leitungspfadelektrode des
Feldeffekttransistors Qi und einem Anschluß 3 für den Mehrphasen-Taktsignalgenerator angeordnet, wobei an
dieser Klemme des Taktsignal Q3 zugeführt wird. Die
Logik 2 kann aus irgendeiner herkömmlichen Anordnung von Halbleitereinrichtungen bestehen, die seriell
oder parallel miteinander verbunden sind, wie dies dem Fachmann bekannt ist Eine geeignete Eingangsklemme
des Gatters 1 isi an die Logikanordnung 2 angeschlossen.
Gemäß der vorliegenden Erfindung umfaßt der verbesserte Klemmschaltkreis 13 einen Isolations-Feldeffekttransistor
Qj, der mit seinen Leitungspfadelektroden zwischen den gemeinsamen elektrischen Anschluß
10 und einen ersten Referenzknotenpunkt 4 geschaltet ist Die Steuerelektrode des Isolations-Feldeffekttransistors
Qi ist mit einer Klemme des Mehrphasen-Taktsignalgenerators
verbunden, um das Signal Qj+4 zugeführt
zu erhalten. Ein Klemm-Feldeffekttransistor Q4 ist
mit seinen Leitungspfadelektroden zwischen den gemeinsamen elektrischen Anschluß 10 und eine geeignete
Gleichspannungsquelle, die mit - V bezeichnet ist, geschaltet Die Steuerelektrode des Feldeffekttransistors
Q, ist an einen zweiten Referenzknotenpunkt 6 angeschlossen. Ein Feldeffekttransistor Qs ist mit seinen
Leitungspfadeiektroden zwischen den Referenzknotenpunkt 6 und die Spannungsquelle — V geschaltet. Die
Steuerelektrode des Feldeffekttransistors Q5 ist an einen Referenzknotenpunkt 4 angeschlossen. Ein
Kondensator C ist zwischen die Referenzknotenpunkte 4 und 6 geschaltet und wirkt als Bootstrap-Kondensator
für den Feldeffekttransistor Q5. Ein Feldeffekttransistor
Qi, ist mit seinen Leitungspfadeiektroden zwischen den
Referenzknotenpunkt 6 und einen Anschluß des Mehrphasen-Taktsignalgenerators geschaltet, um das
Signal Φ3 zugeführt zu erhalten, wenn es für den Taktgenerator wünschenswert ist, einen Gleichstrom zu
ziehen. Für den Fall, daß es für den Taktsignalgenerator nicht wünschenswert ist, einen Gleichstrom zu ziehen,
wird die Drainelektrode des Feldeffekttransistors Q6
anderweitig an eine Referenz-Potentialquelle, z. B. Masse, angeschlossen. Die Steuerelektrode des Feldeffekttransistors
Qe ist mit einer Klemme des Mehrphasen-Taktsignalgenerators
verbunden, um das Signal Q3+4 zugeführt zu erhalten. Ein geeigneter Lastkondensator
Cl ist an die Ausgangsklemme des Logikgatters 1
angeschlossen.
Unter gleichzeitiger Bezugnahme auf die F i g. 1 und 2 sei nunmehr die Wirkungsweise des vorliegenden
verbesserten Klemmschaltkreises 13 wie folgt beschrieben: Während des mit /3 bezeichneten Vorladungs-Zeitinter/alls
des Logikgatters 1 legt der Taktsignalgenerator Signale mit relativ hohem Pegel an die Steuerelektroden
der Feldeffekttransistoren Qi, Q2, Qj und .Q6.
Infolgedessen gelangen die Feldeffekttransistoren Qi,
Qi und Q6 in den leitenden Zustand. Der Feldeffekttransistor
Qs gelangt ebenfalls in den leitenden Zustand während des Vorladungsintervalls, da die Steuerelektrode
desselben an den Referenzknotenpunkt 4 angeschlossen ist, welcher Referenzknotenpunkt ein geeignetes
Freigabesignal über die Leitungspfade der Feldeffekttransistoren Q\ und Q3 erhält. Darüber hinaus
gelangt der Klemm-Feldeffekttransistor Q4 ebenfalls in
den leitenden Zustand, da die Steuerelektrode desselben an den Referenzknotenpunkt 6 angeschlossen ist,
welcher Knotenpunkt ein geeignetes Freigabesignal über den Leitungsdraht des Feldeffekttransistors Qs
erhält. Sollte die Drainelektrode des Feldeffekttransistors Q6 während der Zeit t3 an Masse angeschlossen
sein, so wird ein Gleichspannungs-Strompfad von der Spannungsqueiie — V über die in Reihe geschalteten
Leitungspfade der Feldeffekttransistoren Qs und Qf, gebildet. Während des Vorladungs-Zeitintervalls t3 wird
somit die Ausgangsklemme des Logikgatters 1 auf einen Schwellwertpegel V, vorgeladen, welcher weniger
negativ als die Quellenspannung — Vist, wobei dies über den Leitungspfad des Feldeffekttransistors Q* geschieht.
Während des mit U, bezeichneten Bewertungs-Zeitintervalls des Haupt-Logikgatters 1 legt der Taktsignalgenerator
ein Signal mit relativ niedrigem Pegel an die Steuerelektrode des Feldeffekttransistors Qx. Der
Feldeffekttransistor Q1 gelangt daher in den nicht-leitenden
Zustand. Während des gleichen Intervalls U legt der Taktsignalgenerator Signale mit relativ hohem
Pegel an die Steuerelektroden des Feldeffekttransistoren Qi, Qi und Qi, wodurch jeder dieser Transistoren im
leitenden Zustand verbLibt In einem ersten Beispiel, wenn ein Signal an die Eingangsklemme des Haupt-Logikschalters
1 angelegt wird, um die Logik 2 zu sperren, (d. h., der Taktanschluß 3 wird von dem Leitungspfad
des Feldeffekttransistors Qi abgetrennt), verbleibt der Referenzknotenpunkt 4 auf dem Vorladungspegel (z. B.
— V+ V1), wobei dies über den Leitungspfad des
Feldeffekttransistors Q3 bewirkt wird. Der Feldeffekttransistor
Qs verbleibt daher im leitenden Zustand, da die Steuerelektrode desselben an den Referenzknotenpunkt
4 angeschlossen ist Darüber hinaus wird der Referenzknotenpunkt 6 über den Leitungspfad des
Feldeffekttransistors Q6 auf Masse heruntergezogen, wodurch der Bootstrap-Kondensator C geladen wird.
Der Feldeffekttransistor Q4 gelangt daher in den
nicht-leitenden Zustand, da die Steuerelektrode desselben an. den Referenzknotenpunkt 6 angeschlossen ist
Der Ausgangsanschluß des Logikgatters 1 verbleibt daher in diesem ersten Beispiel während des Bewertungsintervalls
U auf seiner Vorladespannung (-— V-F V1]L
Wenn die Drainelektrode des Feldeffekttransistor» Qs mit dem Anschluß Φ3 de- Taktsignalgenerators (anstelle
mit Masse) verbunden ist so fließt zusätziich ein Gleichstrom zu dem Taktsignalgenerator über den
Leitungspfad, der durch die Feldeffekttransistoren Qs
und Qt, gebildet wird. Der Feldeffekttransistor Qs kann
daher so gewählt werden, daß er eine hohe Impedanz (in
bezug auf den Feldeffekttransistor Qb) besitzt um den Strom zu dem Taktsignalgenerator zu begrenzen.
In einem zweiten Beispiel, wenn ein Freigabesignal an
den Eingangsanschluß des Haupt-Logikgatters 1 während des Bewertungs-Zeitintervalls U angelegt wird, um
dadurch den Strompfad zwischen dem Taktanschluß 3 und dem Feldeffekttransistor Q2 zn schließen, wird der
Referenzknotenpunkt 4 auf Masse am Taktanschluß 3 über die Leitungspfade der Feldeffekttransistoren Q3
und Q2 und die Logik 2 heruntergezogen. Der
Feldeffekttransistor Qs gelangt daher in den nicht-leitenden
Zustand, da die Steuerelektrode desselben an den Referenzknotenpunkt 4 angeschlossen ist. Der
Referenzknotenpunkt 6 wird ebenfalls über den Leitungspfad des Feldeffekttransistors Q6 auf Masse
heruntergezogen. Der Feldeffekttransistor Q4 gelangt
daher in den nicht-leitenden Zustand, da die Steuerelektrode desselben an den Referenzknotenpunkt 6
angeschlossdn ist. In diesem zweiten Beispiel wird daher in dem Bewertungsintervall U die Ausgangsklemme des
Logikgatters 1 (auf Masse) am Taktanschluß 3 über den Leitungspfad des Feldeffekttransistors Q2 und die Logik
2 entladen. Darüber hinaus folgt die Spannung am Referenzknotenpunkt 4 während des Intervalls U der
Spannung am Ausgangsanschluß des Logikgatters (über den Feldeffekttransistor Q3) und der Referenzknotenpunkt
6 wird auf Masse heruntergezogen (über den Feldeffekttransistor Qe), unabhängig von dem Signal,
das an den Eingangsanschluß des Gatters 1 angelegt wird.
Während des Zeitintervalls SA, das zwischen dem Intervall U und dem nachfolgenden Intervall ii des
nächsten 4-Phasen-Taktzyklus auftritt, legt der Taktsignalgenerator
Signale mit relativ niedrigem Pegel an die Steuerelektroden der Feldeffekttransistoren Qi, Q2,
Q3 und Q6, wodurch jeder dieser Transistoren in den
nichtleitenden Zustand gelangt. Der Referenzknotenpunkt 4 wird somit vom Ausgangsanschluß des
Logikgatters 1 abgetrennt da der Trenn-Feldeffekttransistor Q3 während des Zeitintervalls SA in den
nicht-leitenden Zustand gelangt. Infolgedessen wird das spezielle Signal (entweder — V+ V, oder Masse) am
Ausgangsanschluß des Gatters 1 während des Bewertungsintervalls U, durch den Referenzknotenpunkt 4
während des Intervalls SA gespeichert Das durch den Knotenpunkt 4 gespeicherte Signal wird daraufhin an
die Steuerelektrode des Fedeffekttransistors Qs angelegt, um die Leitfähigkeit desselben zu steuern.
Wenn, während des Intervalls SA. der Referenzknotenpunkt
4 auf Masse gehalten wird (indem der Ausgangsanschluß des Logikgatters während des
vorhergehenden Bewertungsintervalls U entladen wird), verbleibt der Referenzknotenpunkt 6 auf Masse, da der
Feldeffekttransistor Q6 in den nicht-leitenden. Zustand
gelangt wie zuvor beschrieben. Der Feldeffekttransistor Q5 verbleibt im nicht-leitenden Zustand, da die
Steuerelektrode desselben an den Referenzknotenpunkt ^angeschlossen ist In gleicher Weise gelangt der
Feldeffekttransistor Q4 in den nicht-leitenden Zustand;
da die Steuerelektrode desselben an den Referenzknotenpunkt 6 angeschlossen ist Der Ausgangsanschluß
des logikgatters 1 verbleibt daher (auf Masse) während
des Zwischentaktintervalls SA entladen.
Wenn jedoch währenddes Intervalls SA ein negatives Signal (- V+ V1) am ReEerenzknotenpunkt + gespeichert
wird, (indem der Ausgangsanschluß des Logikgatters auf dem Vorladungspegel während des vorhergehenden
Bewertungsintervalls U verbleibt so verbleibt der Feldeffekttransistor Qs im leitenden Zustand. Der
Bootstrap-Kondensator C, der während des Bewertungsintervalls
U geladen wird, legt ein zusätzliches Rückführungssignal an die Steuerelektrode des Feldeffekttransistors
Qs an. Hierdurch gelangt ein ausreichend negativ gesteuertes Signal an die Steuerelektrode des
Feldeffekttransistors Qs, wodurch dieser hart durchgesteuert
wird (d.h. der Schwellwert-Spannungsabfafl
über den Leitungspfadetektroden desselben wird hn wesentlichen eliminiert). Der Knetenpunkt 6 wird sonst
über den Leitungspfad des Feldeffekttransistors Qs auf
die volle Quellespannung — Vgesteuert.
Der Feldeffekttransistor Q* gelangt daraufhin in den
leitenden Zustand, da die Steuerelektrode desselben an den Referenzknotenpunkt 6 angeschlossen ist. Wie dem
Fachmann bekannt ist, ist ein negatives Ausgangssignal eines Haupt-Logikgatters höchst empfindlich in bezug
auf die normwidrigen Effekte des positiven Rauschens sowohl während der Nebentaktphasen Φ\ und Φι als
auch während der Zwischentaktphasen SA und SÄ ι ω Durch die Eigenschaft des vorstehend beschriebenen
Klemmschaltkreis 13 wird daher der Ausgangsanschluß des Logikgatters 1 über den Leitungspfad des
Feldeffekttransistors Q» auf der Spannung — V+ V,
festgehalten, um auf diese Weise die Störung des Ausgangssignais infoige positiven Rauschens während
des Zwischentaktintervalls SA zu verhindern.
Während jedem der nachfolgenden Zeitintervalle <i,
?2 und SB fährt der Taktsignalgenerator fort, Signale mit
relativ niedrigem Pegel an die Steuerelektroden der Feldeffekttransistoren (?i, Q2, Q3 und Qe anzulegen,
wodurch jeder dieser Transistoren im nichtleitenden Zustand verbleibt Der Referenzknotenpunkt 4 verbleibt
von dem Ausgangsanschluß des Logikgatters 1 abgetrennt, da der Trenn-Feldeffekttransistors Qi im
nicht-leitenden Zustand verbleibt Wie im vorhergehenden Intervall SA wird daher das an den Ausgangsanschluß
des Logikgatters 1 während des Bewertungsintervalls U gelieferten Signal ebenfalls durch den
Referenzknotenpunkt 4 während der nachfolgenden Intervalle fi, h und SB gehalten. Darüber hinaus folgt die
Spannung am Referenzknotenpunkt 6 dem durch den Referenzknotenpunkt 4 gespeicherten Signal. Für den
Fall, daß ein relativ negatives Signal während des Zwischentaktintervalls SA durch den Knotenpunkt 4
gehalten wird, hält der vorliegende Klemmschaltkreis 13 den Ausgangsanschluß des Logikschaltkreises auf
der Spannung — V+ V, fest, wobei dies während jedem der folgenden Intervalle fi, f2 und SB über den
Leitungspfad des Feldeffekttransistors Q* geschieht,
wodurch die unerwünschten Effekten des positiven Rauschens weiterhin eliminiert werden.
Während ein bevorzugtes Ausführungsbeispiel der Erfindung dargestellt und beschrieben worden ist, liegt
es auf der Hand, daß verschiedene Modifikationen und Änderungen vorgenommen werden können, ohne daß
der Rahmen der vorliegenden Erfindung verlassen wird. Beispielsweise kann das Logikgatter 1 vom Typ 4 durch
ein Logikgauer vom Typ 2 ersetzt werden, und der vorstehend beschriebene Klemmschaltkreis 13 kann in
geeigneter Weise an den Ausgangsanschluß desselben angeschlossen werden, indem das Taktsignal Φ\ anstelle
des dargestellten Taktsignals Φ3 und ein Taktsignal Φ\ +2
anstelle des dargestellten Taktsignals Φ3+4 an den entsprechenden Klemmen des Taktsignalgenerators
verwendet wird.
Claims (5)
1. Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationssignalquelle
auftretenden positiven Rauscheffekte unter Verwendung von Transistoren mit Taktanschlüssen zur
Zuführung von periodischen Mehrphasen-Taktsignalen mit entgegengesetzten Pegeln während
erster und zweiter Zeitintervalle und dem gleichen Pegel während Zwischenzeitintervallen, die zwischen
den ersten und zweiten Zeitintervallen auftreten, und mit einer Quelle zur Vorgabe eines
Referenzpotentials, gekennzeichnet durch einen ersten Transistor (Qa), der mit seinen
Leitungspfadelektroden zwischen die Referenzpotentialquelle (—V) und den Ausgangsanschluß (10)
geschaltet und mit seiner Steuerelektrode an einen Schaltungspunkt (6) angeschlossen ist; einen zweiten
Transistor (Qi) der mit seinen Leitungspfadelektroden zwischen die Referenzpotentialquelle (- V) und
den Schaltungspunkt (6) geschaltet ist, um selektiv die Leitfähigkeit des ersten Transistors (Qa) zu
steuern; einen dritten Transistor (Qi), der mit seinen
Leitungspfadelektroden zwischen den Ausgangsanschluß (10) und eine Steuerelektrode des zweiten
Transistors (Q5) geschaltet ist, um die Leitfähigkeit
des zweiten Transistors CQ5) zu steuern, wobei die
Steuerelektrode des dritten Transistors (Qi) an den Taktanschluß angeschlossen ist; eine Ansprechempfindlichkeit
des ersten Transistors (Qa) auf ein Signal an dem Schaltungspunkt (6), um den Ausgangsanschluß
(10) über den Leitungspfad des ersten Transistors (Qa) während des ersten Taktzeitintervalls
(ti) auf das erste Referenzpotential (— V) zu bringen, wenn sich der dritte Transistor Qi) im
leitenden Zustand befindet, und um den Ausgangsanschluß (10) auf dem ersten Referenzpotential (— V)
während der Zwischenzeittaktintervalle (SA, SB) und der zweiten Zeittaktintervalle (tu ti) zu halten,
wenn der dritte Transistor (Q3) gesperrt und der
Ausgangsanschluß (10) im Hinblick auf positive Rauscheffekte empfindlich ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten, zweiten und dritten
Transistoren (Q*, Qs, Qi) Metalloxydhalbleiter-Feldeffekttransistoren
(MOSFETs) sind.
3. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen vierten Transistor (Q6) der mit
seinen Leitungspfadelektroden zwischen den Schaltungspunkt (6) und den Taktanschluß geschaltet ist
und dessen Steuerelektrode an den Taktanschluß angeschlossen ist, um einen Freigabe-Taktsignalpegel
(- V) während des ersten Taktzeitintervalls (ti) und ein Sperr-Taktsignal (Masse) während des
Zwischenzeittaktintervalls (SA) zugeführt zu erhalten.
4. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen vierten Transistor (Qe), der mit
seinen Leitungspfadelektroden zwischen den Schaltungspunkt (6) und die Referenzpotentiaiquelle
geschaltet ist, um ein zweites Referenzpotential (Masse) zugeführt zu erhalten, und dessen Steuerelektrode
an den Taktanschluß angeschlossen ist, um einen Freigabe-Taktsignalpegel (— V) während des
ersten Taktzeitintervalls (ti) und ein Sperr-Taktsignal (Masse) während des Zwischenzeittaktintervalls
fS/4^zugeführt zu erhalten.
5. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen Bootstrap-Kondensator (C)
zwischen dem Schaltungspunkt (6) und der Steuerelektrode des zweiten Transistors (Qi) zur Erzeugung
eines Rückführungssignals für diesen, und um dessen Leitfähigkeit zu steuern.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/717,713 US4042833A (en) | 1976-08-25 | 1976-08-25 | In-between phase clamping circuit to reduce the effects of positive noise |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2734008A1 DE2734008A1 (de) | 1978-03-09 |
| DE2734008B2 DE2734008B2 (de) | 1981-01-15 |
| DE2734008C3 true DE2734008C3 (de) | 1981-10-29 |
Family
ID=24883159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2734008A Expired DE2734008C3 (de) | 1976-08-25 | 1977-07-28 | Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4042833A (de) |
| JP (1) | JPS5327355A (de) |
| DE (1) | DE2734008C3 (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100430A (en) * | 1977-03-07 | 1978-07-11 | Rockwell International Corporation | Multi-phase and gate |
| JPS5936405A (ja) * | 1982-08-23 | 1984-02-28 | Mitsubishi Electric Corp | 入力増幅回路 |
| US4585958A (en) * | 1983-12-30 | 1986-04-29 | At&T Bell Laboratories | IC chip with noise suppression circuit |
| IT1218845B (it) * | 1984-03-30 | 1990-04-24 | Ates Componenti Elettron | Circuito di interfaccia attenuatore di rumore per generatori di segnali di temporizzazione a due fasi non sovrapposte |
| JPH04218364A (ja) * | 1990-04-27 | 1992-08-07 | Mitsubishi Petrochem Co Ltd | シュードモナス属微生物の培養方法 |
| JP4170354B2 (ja) * | 2000-11-22 | 2008-10-22 | 株式会社 日立ディスプレイズ | 表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3567968A (en) * | 1967-02-27 | 1971-03-02 | North American Rockwell | Gating system for reducing the effects of positive feedback noise in multiphase gating devices |
| US3579275A (en) * | 1969-01-07 | 1971-05-18 | North American Rockwell | Isolation circuit for gating devices |
| US3631261A (en) * | 1970-07-06 | 1971-12-28 | North American Rockwell | Compact layout for multiphase shift register |
| US3601627A (en) * | 1970-07-13 | 1971-08-24 | North American Rockwell | Multiple phase logic gates for shift register stages |
| US3646369A (en) * | 1970-08-28 | 1972-02-29 | North American Rockwell | Multiphase field effect transistor dc driver |
| US3708688A (en) * | 1971-06-15 | 1973-01-02 | Ibm | Circuit for eliminating spurious outputs due to interelectrode capacitance in driver igfet circuits |
| CA934015A (en) * | 1971-09-30 | 1973-09-18 | K. Au Kenneth | Field effect transistor driver circuit |
| US3774053A (en) * | 1971-12-17 | 1973-11-20 | North American Rockwell | Clamping arrangement for reducing the effects of noise in field effect transistor logic circuits |
| JPS5333017B2 (de) * | 1972-09-30 | 1978-09-12 | ||
| JPS4971859A (de) * | 1972-11-11 | 1974-07-11 |
-
1976
- 1976-08-25 US US05/717,713 patent/US4042833A/en not_active Expired - Lifetime
-
1977
- 1977-07-28 DE DE2734008A patent/DE2734008C3/de not_active Expired
- 1977-08-04 JP JP9408477A patent/JPS5327355A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5327355A (en) | 1978-03-14 |
| JPS5728978B2 (de) | 1982-06-19 |
| DE2734008B2 (de) | 1981-01-15 |
| US4042833A (en) | 1977-08-16 |
| DE2734008A1 (de) | 1978-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3839888C2 (de) | ||
| DE68912979T2 (de) | CMOS-Spannungsmultiplikator. | |
| DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
| DE2522341C3 (de) | Schaltungsanordnung zur Pegelanpassung einer implsförmigen Spannung, insbesondere zur Verwendung in einer elektronischen Kleinuhr | |
| DE1512398A1 (de) | Flip-Flop-Schaltung und Zaehlschaltung | |
| DE2616641B2 (de) | Schaltanordnung zur Spannungserhöhung | |
| DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
| DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
| DE69022644T2 (de) | Steuerschaltung für den Datenausgang für eine Halbleiterspeicheranordnung. | |
| DE2225315B2 (de) | Mehrphasen-taktgeber | |
| DE3338397C2 (de) | Taktimpuls-Erzeugungsschaltung | |
| DE2620187A1 (de) | Monostabile multivibratorschaltung | |
| DE2316619A1 (de) | Halbleiterschaltung | |
| DE3237778A1 (de) | Dynamisches schieberegister | |
| DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
| DE2734008C3 (de) | Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte | |
| DE68908280T2 (de) | Analogschalter. | |
| DE3338206C2 (de) | ||
| DE2141915C3 (de) | Transistor-Treiberschaltkreis | |
| DE2001538B2 (de) | Dynamisches Schieberegister | |
| DE2255210C3 (de) | Datenspeicherschaltung | |
| DE2727241C3 (de) | Durch Taktsignalquelle angesteuertes Logikgatter | |
| DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
| DE2640653A1 (de) | Binaere frequenzteilerschaltung | |
| DE3336640A1 (de) | Elektrische steueranordnung mit netz-ein-reset-schaltung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) |