DE2734008A1 - Schaltkreis zur verminderung positiver rauscheffekte - Google Patents
Schaltkreis zur verminderung positiver rauscheffekteInfo
- Publication number
- DE2734008A1 DE2734008A1 DE19772734008 DE2734008A DE2734008A1 DE 2734008 A1 DE2734008 A1 DE 2734008A1 DE 19772734008 DE19772734008 DE 19772734008 DE 2734008 A DE2734008 A DE 2734008A DE 2734008 A1 DE2734008 A1 DE 2734008A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- during
- connections
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000011156 evaluation Methods 0.000 claims description 11
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000008092 positive effect Effects 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000016507 interphase Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
273A008
Die Hrfindung betrifft einen Schaltkreis nach dem Gattungsbegriff
des Anspruchs 1. Insbesondere bezieht sich die Erfindung auf einen verbesserten Zwifichenphacen-Klemmschaltkreis, der mit einem
Mehrphasen-Haupt/Neben-Taktschema kompatibel ist, um die Auswirkungen
des positiven Rauschens au vermindern.
Integrierte logischo Schaltkreise mit Feldeffekt-Transistoren
(FET), die durch ein 4-Phasen-Haupt/Meben-Taktschema angesteuert
werden, können so angeordnet werden, daß sie sechs grundlegende Logikgatter bilden. Ein Logikgatter, das allgemein als ein Logikgatter
vom Typ 2 bezeichnet wird, und das vorgeladen v/ird, wenn das Mehrphasen-Taktisgnal 0 den Weri. "1" aufweist und das Entladen
wird bezw. eine Bewerrung durchführt, wenn das Kehrphasen-Taktsignal 0p den Wert "1" aufweist, sowie ein zweites Logikgatter,
das allgemein als Logikgatter vom Typ *l bezeichnet wird,
welches während der Phase 0, vorgeladen wird und während der
Phase 0^ eine Bewertung durchführt, werden als Haupt-Logikgatter
insoweit durch die Fachleute bezeichnet, als jedes Gatter während der Haupt-Taktphasen 0p und O1. jeweils eine Bewertung durchführt.
Hinsichtlich einer detaillierteren Beschreibung von Haupt-Logikgattern des Typs 2 und 4 sei auf die US-PS 3,6ol,627 und auf die
ältere US-Pat.-Anm. No. 659,o57 vom 18.2.1976 verwiesen.
809810/0621
273Λ008
Positives Rauschen ist ein wo-ilbekanntes Problem, das im Zusammenhang
mit den zuvor erwähnten Logikgattern vom Typ 2 und 1J auftritt.
Dies bedeutet, daß das Ausgangssignal dieser Hauptgatter den Effekten des positiven Rauschens während der Nebentaktphasen ί und
3 und während der Zwisehentaktphasen unterliegt, wenn die Hauptgatter
in Formation spslchsrn. Die Zwisehentaktphasen entsprechen
den Zeitintervallen zwischen dem Auftritt der ersten und zweiten Haupt taktphasen. Dieses unerwünschte Rauschen resultiert typischerweise
aus der kapazitiven Kopplung zwischen den Logikgattern vom Typ 2 und vom Typ Ί mit anderen Logikgattern und t;ritt während
des negativen Übergangs des Mehrphasen-Taktsignals auf. Positives Rauschen an der Ausg.ingsklemme eines Logikgatters kann zu der Abschwächung
eines negativen Ausgangssignals auf einen Pegel führen, bei welchem negative und positive Ausgangssignale voneinander
nicht mehr unterscheidbar sind.
In diesem Zusammenhang kann auf die US-PS1en 3,567,968 und
3,77^,o53 verwiesen werden, die Beispiele von zum Stand der Technik
gehörenden Schaltkreisen darstellen, welche die Effekte des Rauschens in Mehrphasen-Feldeffekttransistor-Logikschaltkreisnn
eliminieren. Jedoch sind keine Schaltkreise bekannt, die die Effekte des positiven Rauschens sowohl während der Nsbentaktphasen
als auch der Zwischentaktphacc eines I-Phacen-Ilaupt/Ne.ben-TaktSchemas
reduzieren.
809810/0621 ~l~
273A008
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Schaltkreis
anzugehen, der auch während dieser Taktphasen die Effekte des positiven Rauschens vermindert. Die Lösung dieser Aufgabe
gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den
Unteransprüchen entnehmbar.
Die Erfindung bezieht sich daher ganz allgemein auf einen verbesserten
Metal] oxydhalbleit.er-Felöoffekttransictor (MOSFET)-Kleinmschaltkreiü,
der mit, einem herkömmlichen 4-Phasen-Kaupt/Neben-Taktschema
kompatibel ist. Der verbesserte Klemmschaltkreis ist
mit der Ausganp;sklemme eines Haupt-Logikgatters verbunden, weiches
natter während einer der Taktphasen 2 oder 4 eine Bewertung
durchführt. Während einer Zwischentaktphase, die dem Zeitintervall
zwischen dem Auftreten der Haupt-Taktphasen entspricht, speichert die Ausgangsklemme eines Haupt-Logilcgatters Information. Ein relativ
negatives Ausgangssignal ist jedoch in unerwünschter Weise anfällig gegen Effekte des positiven Rauschens während der Zwischentaktphase. Das positive Rauschen bewirkt eine Reduzierung
des negativen Pegels des Ausgangssignals solange, bis dieses im wesentlichen ununterscheidbar von einem relativ positiven Signalpegel
(z.B. Masse) wird. Der verbesserte Rausch-Kleirjnschaltkreis
gemäß der vorliegenden Erfindung hält den Ausgangsanschluß eines Haupt-Logikgatters auf einem negativen Pegel (z.B. auf einem
809810/0621
273A008
Schwellwertpegel, der positiver als die negative QuelJ-spannung
1st), während der Zwlschentaktphase fest, wodurch die normwidrigen
Effekte des positiven Rauschens eliminiert werden, und das Ausgangssignal
daran gehindert wird, während der Zeit, in der das Logikgatter Information speichert, einer Störung zu unterliegen.
Anhand eines in den Figuren der beiliegenden Zeichnung dargestellten
Ausführangsbeispiels sei die Erfindung im folgenden näher erläutert.
Es zeigen:
Pig. 1 das Impulsdiagramm eines herkömmlichen ^-Phasen-Haupt/
Neben-TaktSchemas, das zur Ansteuerung des vorliegenden verbesserten KlemmschaltkreJses benutzt wird;
Fig. 2 eine Ausführung dec vorliegenden Xlemmschaltkreises,
welcher an die Ausgangsklemme eines Haupt-Logikgatters angeschlossen ist, um die Effekte des positiven Rauschens
zu eliminieren.
Flg. 1 zeigt das Irapulsdiagramm eines, bekannten ^-Phasen-Haupt/
Neben-Taktschemas, welches benutzt wird, um den verbesserten
Zwischenphasen-Klemmschaltkreis der vorliegenden Erfindung anzusteuern.
Die Impulse eines Jeden Mehrphasen-Taktsignals O1, ß.1+2»
0-, und 0^+Ji besitzen einen relativ hohen ("l") und einen relativ
809810/0621 _,_
niedrigen ("0") Referenzsignalpegel, beispielsweise entsprechend
-V Volt und Masse. 01+p un(* ®τ+ΐι wer<den als Haupttaktphasen bezeichnet.
Die zwischen den Haupttaktphasen auftretenden Intervalle SA und SB v/erden als Zwischentaktphasen bezeichnet, und der Referenzpegel
eines Joden dieser Mehrphasen-Taktsignale weist den relativ niedrigen Wert auf.
Fig. 2 zeigt eine bevorzugte Verwirklichung des vorliegenden
Zwischenphasen-Klemmscbaltkreises 13. Der Schaltkreis besteht
aus p-Kanal-Metalloxyd-Halbleiter-Feldeffekttransistoren (MOSFET1s)
obgleich es selbstverständlich ist, daß andere geeignete Halbleitereinrichtungen
ebensogut verwendet v/erden können. In einer ersten Ausführungsform ist der Klemmschaltkreis 13 an die Ausgangsklemrne
eines bekannten Haupt-Loglkgatters 1 vom Typ 4 angeschlossen.
Das Haupt-Logikgatter 1 umfaßt erste und zweite Feldeffekttransistoren
Q1 und Q2. Die Steuer- und eine Leitungspfad-Elektrode
des Feldeffekttransistors Q, sind miteinander verbunden und an
eine Klemme eines nicht dargestellten Mehrphasen-Taktsignalgenerators
angeschlossen, um das Taktsignal 0, gemäß Fig. 1 zugeführt zu erhalten. Die zweite Leitungspfadelektrode des Feldeffekttransistors
Q1 und eine erste Leitungspfadelektrode des Feldeffekttransistors
Qg sind miteinander verbunden und bildan einen gemeinsamen
elektrischen Anschluß lo, der die Ausgangsklemme des
Logikgatters 1 bildet. Die Steuerelektrode des Feldeffekttransistors
809810/0621
Q2 i<*t mit einer Klemme des Takt Signalgenerators verbunden, um
das Taktsignal 0, + /J gemäß Fig. 1 zugeführt zu erhalten. Eine
geeignete Steuerlogik 2 ist zwischen der zweiten Leitungspfadelektrode des Feldeffekttransistors Q2 und einem Anschluß 3 für
den Mehrphasen-Taktsignalgenerator angeordnet, wobei an dieser Klemme das Taktsignal 0, zugeführt wird. Die Logik 2 kann aus
irgendeiner herkömmlichen Anordnung von Halbleitereinrichtungen bestehen, die seriell oder parallel miteinander verbunden sind,
wie dies der?. Fachmann bekannt ist. Eine geeignete Eingangskle-nme
des Gatters 1 ist an die Logikanordnung 2 angeschlossen.
GemSß der vorliegenden Erfindung umfaßt der verbesserte Klemmschaltkreis
13 einen Isolat*ons-Feldeffekttrans.1 stör Q,, dor
mit seinen Leitungspfadelektroden zwischen den gemeinsamer: elektrischen Anschluß Io und einen ersten Referenzknotenpunkt 4 geschaltet ist. Die Steuerelektrode des Isolations-Feldeffekttransistors
Q, ist mit einer Klemme des Mehrphasen-Taktsignalgenerators verbunden, um das Signal 0}+|i zugeführt zu erhalten. Ein Klemm-Feldeffekttransistor
Q^ ist mit seinen Leitungspfadelektroden zwischen den gemeinsamen elektrischen Anschluß 10 und eine geeignete
Gleichspannungsquelle, die mit -V bezeichnet ist, geschaltet. Die Steuerelektrode des Feldeffekttransistors Q^ ist an einen
809810/0621
zweit.·»η Referenzknotenpunkt 6 angeschlossen. Ein Feldeffekttransistor
Qc lüt mit seinen Leitungspfadelektroden zwischen den
Referenzknotenpunkt 6 und die Spannungsquelle -V geschaltet. Die Steuerelektrode des Feldeffekttransistors Qc ist an einem Referenzknotenpunkt
1J angeschlossen. Ein Kondensator C ist zwischen die Referenzkonotenpunkte *J und 6 geschaltet und wirkt als
Bootstrap-Kondensator für den Feldeffekttransistor Q5. Ein Feldeffekttransistor
Qg ist mit seinen Leitungspfadelektroden zwischen
den Referenzknotenpunkt 6 und einen Anschluß des Mehrphasen-Taktsignalgenerators
geschaltot, urc das Signal 07 zugeführt zu
erhalten, wenn os für den Taktgenerator wünschenswert 1st, einen
Gleichstrom zu ziehen» Für den Fall, Jaß es für den Taktsigna]generator
nicht wünschenswert 3r>i:, einen Gleichstrom zu ziehen, wird
die Drainelektrode des Feldeffekttransistors Qg anderweitig an
eine Referenz-Potentialquelle, z.B. Masse, angeschlossen. Die
Steuerelektrode des Feldeffekttransistors Qg ist mit einer Klemme
des Mehrphasen-Taktsignalgenerators verbunden, um das Signal
0, + i) zugeführt zu erhalten. Ein geeigneter Lastkondensator C ist
an die Ausgangsklemme des Logikgatters 1 angeschlossen.
Unter gleichzeitiger Bezugnahme auf die Fig. 1 und 2 sei nunmehr die Wirkungsweise des vorliegenden verbesserten Klemmschaltkreises
13 wie folgt beschrieben; Während des mit t, bezeichneten VorIadungs-Zeitintervalles
des Logikgatters 1 legt der Taktsignal-
-/-809810/0621
generator Signale mit relativ hohem Pegel an die Steuerelektroden
der Feldeffekttransistoren Q1, Q2, Q-j und Qg. Infolgedessen gelangen die Feldeffekttransistoren Q1, Q2 und Qg in den leitenden
Zustand. Der Feldeffekttransistor Q_ gelangt ebenfalls in den
leitenden Zustand während des Vorladur.gsintervalls, da die Steuerelektrode
desselben an den Referenzknotenpunkt 4 angeschlossen
ist. welcher Referenzknotenpunkt ein geeignetes Freigabesignal Über die Leitungspfade der Feldeffekttransistoren Q1 und Q-, erhält.
Darüber hinaus gelangt der Klemm-Feldeffekttransistor Q1,
ebenfalls in den leitenden Zustand, da die Steuerelektrode desselben an den Heferenzknotenpunkt 6 angeschlossen ist, welchar
Knotenpunkt ein geeignetes Freigabesignal über den Leitungsdraht
des Feldeffekttransistors Q . erhält. Sollte die Drainelektrodc des Feldeffekttransistors Qr während der Zeit t, an Masse angeschlossen
sein, so wird ein Gleichspannungs-Strcmpfad von der Spannungsquelle -V über die in Reihe geschalteten Leitungspfade der Feldeffekttransistoren
Qc und Q, gebildet. Während des Vorladungs-Zeitintervalls
t·, wird somit die Ausgangsklemme des Logikgatters 1 auf einen Schwellwertpegel V. vorgeladen, welcher weniger nagativ
als die Quellenspannung -V ist, wobei dies über den Leitungspfad des Feldeffekttransistors CK geschieht.
Während des mit tj. bezeichneten Bewertungs-Zeitintervalls das.
Haupt-Logikgatters 1 legt der Taktsignalgeneräor ein Signal mit
-/-809810/0621
-H-
relativ niedrigem Pegel an die Steuerelektrode des Feldeffekttransistors
Q1. Der Feldeffekttransistor Q. gelangt daher in den
nicht-leitenden Zustand. Während des gleichen Intervalls t^ legt
der Taktsignalgenerator Signale mit relativ hohem Pegel an die Steuerelektroden der Feldeffekttransistoren Q2, Q, und Qg, wodurch
jeder dieser Transistoren im leitenden Zustand verbleibt. In einem ersten Beispiel, wenn ein Signal an die Eingangsklemme
des Haupt-Logikgatters 1 angelegt wird, um die Logik 2 zu sperren, (d.h., der Taktanschluß 3 wird von dem Leitungspfad des Feldeffekttransistors
Q2 abgetrennt), verbleibt der Referenzknotenpunkt
^ auf dem Vorladungspegel (z.B. -V + V. ), wobei dies über den Leitungspfad des Feldeffekttransistors Qv bewirkt wird. Der
Feldeffekttransistor Q^ verUoibt daher im leitenden Zustand, da
die Steuerelektrode desselben an den Referenzknotenpunkt 1I angeschlossen
ist. Darüber hinaus wird der Referenzknotenpunkt 6 über den Leitungspfad des Feldeffekttransistors Qg auf Masse herunter
gezogen, wodurch der Bootstrap-Kondensatcr C geladen wird. Der
Feldeffekttransistor Q^ gelangt daher in den nicht-leitenden Zustand,
da die Steuerelektrode desselben an den Referenzknotenpunkt 6 angeschlossen ist. Der Ausgangsanschluß des Logikgatters 1 verbleibt
daher in diesem ersten Beispiel während des Bewertungsintervalls t^ auf seiner Vor-ladespannung (-V + V.). Wenn die Senkenelektrode
des Feldeffekttransistors Qg mit dem Anschluß 0, des Taktsignalgenerators (anstelle mit Masse) verbunden ist, so
809810/0621
fließt zusätzlich ein Gleichstrom zu dem Taktsignalgenerator
über den Leitungspfad, der durch die Feldeffekttransistoren Q,-
und Qg gebildet wird. Der Feldeffekttransistor Q5 kann daher so
gewählt werden, daß er eine hohe Impedanz (in Bezug auf den Feldeffekttransistor
Q^) besitzt, um den Strom zu dem Taktsignalgenerator
zu begrenzen.
In einem zweiten Beispiel, wenn ein Freigabesignal an den Eingangsanschluß
des Haupt-Logikgatters 1 während des Bewertungs-Zeitintervalls t^ angelegt wird, um dadurch den Stronmfad zwischen
dein Taktanschluß 3 und dem Feldeffekttransistor Q2 zu schließen,
wird der Referenzknotenpunkt 4 auf Masse an Taktanschluß 3 über
die Leitungspfade der Feldeffekttransir.toren Q-* und ^2 und die
Logik 2 heruntergezogen. Der Feldeffekttransistor Q- gelangt daher
in den nicht-leitenden Zustand, da dt Steuerelektrode desselben
an den Referenzknotenpunkt Ί angeschlossen ist. Der Referenzknotenpunkt
6 wird ebenfalls über den Leitungspfad des Feldeffekttransistors Qg auf Masse heruntergezogen. Der Feldeffekttransistor
(Κ gelangt daher in den nicht-leitenden Zustand, da die Steuerelektrode
desselben an den Referenzknotenpunkt 6 angeschlossen ist. In diesem zweiten Beispiel wird daher in dem Bewertungsintervall tjj die Ausgangsklemme des Logikgatters 1 (auf Masse)
am Taktanschluß 3 über den Leitungspfad des Feldeffekttransistors Qg und die Logik 2 entladen. Darüber hinaus folgt die Spannung
809810/0621
am Referenzkknotenpunkt 1I während des Intervalls t^ der Spannung
am Ausgangsanschluß des Logikgatters (über den Feldeffekttransistor
Q,) und der Referenzknotenpunkt 6 wird auf Masse heruntergezogen
(über den Feldeffekttransistor Qg), unabhängig von dem Signal,
das an den Eingangsanschluß des Gatters 1 angelegt wird.
Während des Zeitintervalls SA, das zwischen dem Intervall t^ und
dem nachfolgenden Intervall t1 des nächsten ^-Phasen-Taktzyklus
auftritt, legt der Taktsignalgenerator Signale mit relativ niedrigem
Pegel an die Stcuerelektroden der Feldeffekttransistoren Q1, Qp>
Q* und Qg, wodurch jeder dieser Transistoren in den nichtleitenden
Zustand gelangt. Der Refer-enzknotenpunkt Ί wird somit
vom Ausgangsanschluß des Logikgatters 1 abgetrennt, da der Trenn-Feldeffekttransistor
Q, während des Zeitintervalls SA in den
nicht-leitenden Zustand gelangt. Infolgedessen wird das spezielle Signal (entweder -V + V. oder Masse) am Ausgangsanschluß des Gatters
1 während des Bewertungsintervalls t^ durch den Referenzknotenpunkt
H während des Intervalls SA gespeichert. Das durch den Knotenpunkt 2J gespeicherte Signal wird daraufhin an die Steuerelektrode
des Feldeffekttransistors Qc angelegt, um die Leitfähigkeit
desselben zu steuern.
Wenn, während des Intervalls SA, der Referenzknotenpunkt 4 auf
Masse gehalten wird (indem der Ausgangsanschluß des Logikgatters
während des vorhergehenden Bewertungsintervalls tli antladen wird),
809810/0621
verbleibt der Referenzknotenpunkt 6 auf Masse, da der Feldeffekttransistor Qg in den nicht-leitenden Zustand gelangt, wie zuvor
beschrieben. Der Feldeffekttransistor Q^ verbleibt im nicht-leitenden
Zustand, da die Steuerelektrode desselben an den Referenzknotenpunkt 1J angeschlossen ist. In gleicher Weise gelangt der Feldeffekttransistor
Qj. in den nicht-leitenden Zustand, da die Steuerelektrode
desselben an den Referenzknotenpunkt 6 angeschlossen ist. Der Ausgangsanschluß des Logikgatters 1 verbleibt daher
(auf Masse) während des Zwischentaktintervalls SA entladen.
Wenn Jedoch während des Intervalls SA ein negatives Signal (-V +V.) am Referenzknotenpunkt 4 gespeichert wird, (indem der Ausgangsanschluß
des Logikgatters auf dem Vorladungspegel während des vorhergehenden Bewertungsintervalls tj. verbleibt}, so verbleibt
der Feldeffekttransistor Q1- im leitenden Zustand. Der
Bootstrap-Kondensator C, der während des Bewertungsintervalls tli geladen wird, legt ein zusätzliches Rückführungssignal an die
Steuerelektrode des Feldeffekttransistors Q^ an. Hierdurch gelangt
ein ausreichen!gesteuertes negatives Signal an die Steuerelektrode
des Feldeffekttransistors Q,., wodurch dieser hart durchgesteuert
wird (d.h., der Schwellwert-Spannungsabfall über den Le5tungspfadelektroden desselben wird im wesentlichen eliminiert).
Der Knotenpunkt 6 wird somit über den Leitungspfad des Feld- · effekttransistors Q^ auf die volle Quellespannung -V gesteuert.
809810/0621
Der Feldeffekttransistor Qi} gelangt daraufhin in den leitenden
Zustand, da die Steuerelektrode desselben an den Referenzknotenpunkt 6 angeschlossen ist. Wie dem Fachmann bekannt ist, ist ein
negatives Ausgangssignal eines Haupt-Logikgatters höchst empfindlich in Bezug auf die normwiderigen Effekte des positiven Rauschens
sowohl während der Nebentaktphasen 0. und 0, als auch
während der Zwischentaktphasen SA und SB. Durch die Eigenschaft
des vorstehend beschriebenen Klemmschaltkreises 13 wird daher
der Ausgangsanschluß des Logikgatters 1 über den Leitungspfad des Feldeffekttransistors Q^ auf der Spannung -V + V festgehalten,
um auf diese Weise die Störung des Ausgangssignals infolge positiven Rauschens während des Zv/ischentaktintervalls SA zu verhindern.
Während jedem der nachfolgenden Zeitintervalle t., t2 und SB
fährt der Taktoignalgenerator fort, Signale mit relativ niedrigem Pegel an die Steuerelektroden der Feldeffekttransistoren Q1, Q2,
Q^ und Q^ anzulegen, wodurch jeder dieser Transistoren im nichtleitenden
Zustand verbleibt. Der Referenzknotenpunkt 4 verbleibt
von dem Ausgangsanschluß des Logikgatters 1 abgetrennt, da der Trenn-Feldeffekttransistor Q, im nicht-leitenden Zustand verbleibt.
Wie im vorhergehenden Intervall SA wird daher das an den Ausgangsanschluß des Logikgatters 1 während des Bswertungsintervalls U
gelieferte Signal ebenfalls durch den Referenzknotenpunkt 1J
-/-809810/0621
während der nachfolgenden Intervalle t,, , t_ ur.d SB gehalten.
Darüber hinaus folgt die Spannung am Referenzknotenpunkt 6 dem durch den Referenzknotenpunkt *ΐ gespeicherten Signal. Für den
Fall, daß ein relativ negatives Signal während des Zwischentakt-Intervalls SA durch den Knotenpunkt 4 gehalten wird, hält der
vorliegende Klemmschaltkreis 13 den Ausgangsanschluß des Logikschaltkreises auf der Spannung -V + V fest, wobei dies während
Jedem der folgenden Intervalle t1 , t~ und SB über den Leltun~spfad
des Feldeffekttransistors CK geschieht, wodurch die unerwünschten
Effekten des positiven Rauschens weiterhin eliminiert werden.
Während ein bevorzugtes Ausführungabeispiel der Erfindung dargestellt
und beschrieben worden ist, liegt es auf der Hand, daß * verschiedene Modifikationen und Änderungen vorgenommen werden
können, ohne daß der Rahmen der vorliegenden Erfindung verJassen
wird» Beispielsweise kann das Logikgatter 1 vom Typ <1 durch
ein Logikgatter vom Typ 2 ersetzt werden und der vorstehend beschriebene Klemmschaltkreis 13 kann in geeigneter Weise an den
Ausgangsanschluß desselben angeschlossen werden, indem das Taktsignal 0 anstelle des dargestellten Taktsignals 0, und ein Taktsignal
^1+2 anstelle des dargestellten Taktsignals 0,+1J an den
entsprechenden Klemmen des Mehrphasen-Taktsignalgenerators verwendet wird.
809810/0621
Leerseite
Claims (8)
- PATENTANWALT DIPUNG.HELMUT GÖRHFrankfurt am Main 70 SdmcfcMrwfslr. 27 · T«L 61707927. Juli 1977 GzHz/goeROCKVHiLL INTERNATIONAL CORPORATIONSchaltkreis zur Verminderung positiver Rauscheffekte.PatentansprücheSchaltkreis zur Verminderung der positiven Rauscheffekte am Au3gangsani;cwluß einer Signalerzougungs-Einrlchtuns. gekennzeichnet durch eine Quelle zur Lieferung mehrerer Referenzsignale; elektrische Verbindungen;eine erste Halbleitereinrichtung mit mehreren Anschlüssen, wit zwischen der Quelle und dem Ausgangsanschluß angeschlossenen Leitungspfad-Anschlüssen und mit einem an die elekti'ische Verbindung angeschlossenen Steueranschluß; eine zweite Halbleitereinrichtung mit mehreren Anschlüssen und mit zwischen der Quelle und der elektrischen Verbindung angeschlossenen Leitungspfad-Anschlüssen zur selektiven Steuerung der Leitfähigkeit der ersten Halbleitereinrichtung; undeine dritte Halbleitereinrichtung mit mehreren Anschlüssen, mit zwischen dem Ausgangsanschluß und einem Steueranschluß der zweiten Halbleitereinrichtung angeschlossenen Leitungs-809810/0621 "'"ORIGINAL INSPECTED273A008r>fad-Anschlüssen zur Steuerung dieser zweiten Einrichtung und mit einem an die Taktanschlüsse angeschlossenen Steueranschluß;wobei die erste Halbleitereinrichtung in Abhängigkeit eines Signals an der elektrischen Verbindung den Ausgangsanschluß über den Leitungspfad der ersten Einrichtung auf ein erstes Referenzpotential während eines ersten Taktzeitintervalls bringt, wenn die dritte Halblei.ereinrichtung freigegeben ist und diesen Ausgangsanschluß auf dem ersten Referenzpotentl;. während eines zweiten Taictzeitintervalls festhält, wenn die dritte HalLleitereinrichtung gesperrt und der Ausgangsanschluß für positives Rauschen empfindlich ist.
- 2. Schaltkreis nach Anspruch 1, gekennzeic hnet durch Metalloxydhalbleiter-Feldeffekttransistoren (MOSFET) als erste, zweite und dritte Halbleitereinrichtungen.
- 3. Schaltkreis nach Anspruch !,gekennzeichnet durch eine vierto Halbleitereinrichtung mit mehreren Anschlüssen, mit zwischen der elektrischen Verbindung und dem Taktanschluß ansgeschlossenen Leitungspfadanschlüssen und mit einem an den Taktai.schluß angeschlossenen Steueranschluß zur Zuführung eines Freigabesignals während des ersten Taktzeltintervalls und eines Sperrsignals während des zweiten Takt zeitintervalle.809810/0621 ~/-273A008
- 4. Schaltkreis nach Anspruch 1, gekennzeichnet durch eine vierte Halbleitereinri.chtung mit mehreren Anschlüssen, mit zwischen der elektrischen Verbindung und der Quelle angeschlossenen Leitungspfadanschlüssen z.ur Zuführung eines zweiten Referenzpotentialt; und mit einem an den Taktanschluß angeschlossenen Steuerancchluß zur Zuführung eines Freigabesignals während des ersten Takt Zeitintervalls und einas Sperrnifinals während des zweiten Taktzeitintervalls.
- 5. Schaltkreis nach Anspruch !,gekennzeichnet durch einen Bootstrap-Κοησensat or zwischen der elektrischen Verbindung und dem Steueranr;chluß der zweiten Halbleitereinrichtung zur Erzeugung eines Rückführsignaln für die zweite Halbleitereinrichtung und zu deren Leitfähigkeitssteuerung.
- 6. Schaltkreis nach Anspruch !,dadurch gekennzeichnet, daß den Taktanschlüssen ein ^-Phasen-Taktsignal zugeführt wird.
- 7. Schaltkreis nach Anspruch 6,dadurch gekennzeichnet, daß das 4-Phasen-Taktsignal das erste Referenzpotential während des ersten Taktzeitintervalls und das zweite Referenzpotential während des zweiten Taktzeitintervalls809810/Ü621erzeugt, wobei das erste Taktzeitintervall einer ersten Haupttaktphase des ^-Phasen-Taktsignals entspricht und wobei das zweite Taktzeitintervall einer zweiten Haupttaktphase des Jj-Phasen-Taktsignals und einer Zwischentaktphase zwischen den ersten und zweiten haupttaktphasen entspricht.
- 8. Schaltkreis zur Verminderung der positiven Rauscheffekte am Ausgangsanschluß einer Signalerzeugungs-Einrichtung in Kombination voneiner Quelle zur Erzeugung erster und zweiter Referenzsignale; Gattereinrichtungen mit Eingangs- und Ausgangcanschlüssen; einen, einen Treibertransistor umfassenden Schaltkreis zwischen der Quelle und dem Ausgangsanschluß der Gattereinrichtung;TaktanschlÜssenzur Zuführung von Mehrphasen-Taktsignalen zwecks Ansteuerung des Schaltkreises;wobei der Treibertransistor während einer Vorlade-Taktphase freigegeben wird, um den Ausgangsanschluß auf das erste Refer· renzsignal zu bringen;wobei der Treibertransistor gesperrt und der Ausgangsanschluß auf das zweite Referenzsignal während einer Auswerte-Taktphase entladen wird; und809810/0621wobei der Treibertransistor während einer Informationsspeicher-Taktphase freigegeben wird und in der Lage ist, den Ausgangsanschluß auf dem Quellpo^ential und dem ersten Referenzpotential festzuhalten, wenn das Gatter inaktiviert ist.809810/0621
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/717,713 US4042833A (en) | 1976-08-25 | 1976-08-25 | In-between phase clamping circuit to reduce the effects of positive noise |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2734008A1 true DE2734008A1 (de) | 1978-03-09 |
DE2734008B2 DE2734008B2 (de) | 1981-01-15 |
DE2734008C3 DE2734008C3 (de) | 1981-10-29 |
Family
ID=24883159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2734008A Expired DE2734008C3 (de) | 1976-08-25 | 1977-07-28 | Schaltungsanordnung zur Verminderung der am Ausgangsanschluß einer Informationsignalquelle auftretenden positiven Rauscheffekte |
Country Status (3)
Country | Link |
---|---|
US (1) | US4042833A (de) |
JP (1) | JPS5327355A (de) |
DE (1) | DE2734008C3 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3330383A1 (de) * | 1982-08-23 | 1984-03-15 | Mitsubishi Denki K.K., Tokyo | Eingangsverstaerkerschaltung mit verbesserter rauschfreiheit |
DE3511688A1 (de) * | 1984-03-30 | 1985-10-10 | SGS-ATES Componenti Elettronici S.p.A., Catania | Rauschen daempfende schnittstellenschaltung fuer generatoren von taktsignalen mit zwei nicht ueberlagerten phasen |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4100430A (en) * | 1977-03-07 | 1978-07-11 | Rockwell International Corporation | Multi-phase and gate |
US4585958A (en) * | 1983-12-30 | 1986-04-29 | At&T Bell Laboratories | IC chip with noise suppression circuit |
JPH04218364A (ja) * | 1990-04-27 | 1992-08-07 | Mitsubishi Petrochem Co Ltd | シュードモナス属微生物の培養方法 |
JP4170354B2 (ja) * | 2000-11-22 | 2008-10-22 | 株式会社 日立ディスプレイズ | 表示装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1945629A1 (de) * | 1969-01-07 | 1970-07-23 | North American Rockwell | Pufferkreis fuer eine Torschaltung |
US3567968A (en) * | 1967-02-27 | 1971-03-02 | North American Rockwell | Gating system for reducing the effects of positive feedback noise in multiphase gating devices |
US3601627A (en) * | 1970-07-13 | 1971-08-24 | North American Rockwell | Multiple phase logic gates for shift register stages |
DE2122878A1 (de) * | 1970-05-13 | 1971-12-02 | Philips Nv | Vier-Phasen-Verzögerungseinheit |
DE2224738A1 (de) * | 1971-06-15 | 1972-12-21 | Ibm | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen |
DE2245855A1 (de) * | 1971-09-30 | 1973-04-12 | Microsystems Int Ltd | Treiberschaltung mit feldeffekttransistor |
US3774053A (en) * | 1971-12-17 | 1973-11-20 | North American Rockwell | Clamping arrangement for reducing the effects of noise in field effect transistor logic circuits |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631261A (en) * | 1970-07-06 | 1971-12-28 | North American Rockwell | Compact layout for multiphase shift register |
US3646369A (en) * | 1970-08-28 | 1972-02-29 | North American Rockwell | Multiphase field effect transistor dc driver |
JPS5333017B2 (de) * | 1972-09-30 | 1978-09-12 | ||
JPS4971859A (de) * | 1972-11-11 | 1974-07-11 |
-
1976
- 1976-08-25 US US05/717,713 patent/US4042833A/en not_active Expired - Lifetime
-
1977
- 1977-07-28 DE DE2734008A patent/DE2734008C3/de not_active Expired
- 1977-08-04 JP JP9408477A patent/JPS5327355A/ja active Granted
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3567968A (en) * | 1967-02-27 | 1971-03-02 | North American Rockwell | Gating system for reducing the effects of positive feedback noise in multiphase gating devices |
DE1945629A1 (de) * | 1969-01-07 | 1970-07-23 | North American Rockwell | Pufferkreis fuer eine Torschaltung |
DE2122878A1 (de) * | 1970-05-13 | 1971-12-02 | Philips Nv | Vier-Phasen-Verzögerungseinheit |
US3601627A (en) * | 1970-07-13 | 1971-08-24 | North American Rockwell | Multiple phase logic gates for shift register stages |
DE2224738A1 (de) * | 1971-06-15 | 1972-12-21 | Ibm | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen |
DE2245855A1 (de) * | 1971-09-30 | 1973-04-12 | Microsystems Int Ltd | Treiberschaltung mit feldeffekttransistor |
US3774053A (en) * | 1971-12-17 | 1973-11-20 | North American Rockwell | Clamping arrangement for reducing the effects of noise in field effect transistor logic circuits |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3330383A1 (de) * | 1982-08-23 | 1984-03-15 | Mitsubishi Denki K.K., Tokyo | Eingangsverstaerkerschaltung mit verbesserter rauschfreiheit |
DE3330383C2 (de) * | 1982-08-23 | 1985-11-21 | Mitsubishi Denki K.K., Tokio/Tokyo | Eingangsverstärkerschaltung |
US4596939A (en) * | 1982-08-23 | 1986-06-24 | Mitsubishi Denki Kabushiki Kaisha | Schmitt trigger input gate having delayed feedback for pulse width discrimination |
DE3511688A1 (de) * | 1984-03-30 | 1985-10-10 | SGS-ATES Componenti Elettronici S.p.A., Catania | Rauschen daempfende schnittstellenschaltung fuer generatoren von taktsignalen mit zwei nicht ueberlagerten phasen |
Also Published As
Publication number | Publication date |
---|---|
DE2734008C3 (de) | 1981-10-29 |
DE2734008B2 (de) | 1981-01-15 |
US4042833A (en) | 1977-08-16 |
JPS5728978B2 (de) | 1982-06-19 |
JPS5327355A (en) | 1978-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE10257438A1 (de) | Treibervorrichtung | |
DE68912617T2 (de) | Spannungsseitige MOS-Treiberschaltung. | |
DE3228013A1 (de) | Treiberschaltung fuer eine sammelleitung | |
DE2642431A1 (de) | Schaltung zur spannungsuebersetzung | |
DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
DE3623516C2 (de) | Ausgangspufferschaltung | |
DE2522341A1 (de) | Koppelschaltung, insbesondere fuer integrierte schaltkreise bei elektronischen kleinuhren | |
DE2657948A1 (de) | Logikschaltung | |
DE2225315B2 (de) | Mehrphasen-taktgeber | |
DE2620187A1 (de) | Monostabile multivibratorschaltung | |
DE2316619A1 (de) | Halbleiterschaltung | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE68908280T2 (de) | Analogschalter. | |
DE2141915C3 (de) | Transistor-Treiberschaltkreis | |
DE3338206C2 (de) | ||
DE2808558B2 (de) | Schaltung zur Unterdrückung von Störungen (Rauschen) auf Mehrphasen-Taktsignalleitungen | |
DE2734008A1 (de) | Schaltkreis zur verminderung positiver rauscheffekte | |
DE2727241C3 (de) | Durch Taktsignalquelle angesteuertes Logikgatter | |
DE2825444C2 (de) | Schaltungsanordnung zur Phasenaufspaltung eines Binärsignals | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE3108342A1 (de) | Dynamische schieberegisterschaltung | |
DE2255210B2 (de) | Datenspeicherschaltung | |
DE2245855A1 (de) | Treiberschaltung mit feldeffekttransistor | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) |