DE2625007B2 - Adressenpufferschaltung für Halbleiterspeicher - Google Patents

Adressenpufferschaltung für Halbleiterspeicher

Info

Publication number
DE2625007B2
DE2625007B2 DE2625007A DE2625007A DE2625007B2 DE 2625007 B2 DE2625007 B2 DE 2625007B2 DE 2625007 A DE2625007 A DE 2625007A DE 2625007 A DE2625007 A DE 2625007A DE 2625007 B2 DE2625007 B2 DE 2625007B2
Authority
DE
Germany
Prior art keywords
driver
misfets
load
address buffer
buffer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2625007A
Other languages
English (en)
Other versions
DE2625007A1 (de
DE2625007C3 (de
Inventor
Takashi Kodaira Sato (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2625007A1 publication Critical patent/DE2625007A1/de
Publication of DE2625007B2 publication Critical patent/DE2625007B2/de
Application granted granted Critical
Publication of DE2625007C3 publication Critical patent/DE2625007C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft eine Adressenpufferschaltung tür Halbleiterspeicher nach dem Oberbegriff des Anspruchs 1.
Adressanpufferschaltungen in einem Halbleiterspeicher sind bekannt und beispielsweise in der DE-OS 23 54 734 beschrieben. Sie ermöglichen eine schnelle Funktionsweise durch Verwendung eines dynamischen Flip-Flops, wie dies in F i g. 5 dargestellt ist Bei dieser Schaltung dient ein Isolierschicht-Feldeffekttransistor (der beispielsweise ein Metall-Isolator-Halbleiter-Feldeffekttransistor sein kann und nachfolgend als MlSFET bezeichnet wird) Qi als Übertragungsglied, um einen Pegel, der im Zusammenhang mit der Transistor-Transistor-Logik (TTL) auftritt, in einem digitalen Pegel, der bei MISFETs auftritt, zu übertragen und ein Adresseneingangssignal Ai der Steuerelektrode eines Schalt-MISFETs Qs eines dynamischen Flip-Flops und der Steuerelektrode eines MISFETs Qe der Ausgangsstufe zuzuleiten. Die Last-MISFETs Q2 und Q3 des Flip-Flops dienen dazu, einen Strom bereitzustellen, wenn sowohl das Bauteil-Einschalt- oder Betätigungssignal CE als auch ein Steuersignal des Speichers und der Taktimpuls Φ den Binärwert »1« aufweisen (d. h. wenn diese Signale einen hohen Pegel aufweisen, wenn N-Kanal-MlSFETs verwendet werden, was bei den nachfolgend beschriebenen_Schaltungen der Fall ist). Die Ausgangssignale A und ~Ä des Flip-Flops werden entsprechend dem Eingangssignal /4, festgelegt. Die MISFETs Q6 und Qe, die Teil einer Ausgangsstufe sind, werden von den Ausgangssignalen A bzw. A in den leitenden Zustand versetzt und wählen einen vorgegebenen Decoder aus. Die MISFETs Qi und Q9, die ebenfalls in der Ausgangsstufe enthalten sind, werden während des Zeitraumes, während dessen das Bauteil nicht ausgewählt ist (CE weist einen hohen Binärwert auf) in den leitenden Zustand gebracht und beide Ausgangssignale a, und äjwerden auf dem Binärwert »0« gehalten.
Wenn eine Wortauswahlleitung angesteuert bzw. in Funktion gesetzt wird, werden jeweils zwei MISFETs QtQi oder Qa-Q9 der Ausgangsstufe beide in den nichtleitenden Zustand gebracht. Daher verändert sich der Ausgangspegel des Inverters, der aus den nichtleitenden MISFETs besteht. Dann ändert auch der Decoder, der mit einem solchen Inverter in Verbindung steht, seinen Spannungswert bzw. auch der Spannungswert des Decoders kann auswandern. Daher kann der Spannungspegel eines solchen Decoders leicht von äußeren Störimpulsen oder -Signalen, von Rauschsignalen oder Streukapazitäten in der auf einem Halbleiterbaustein ausgebildeten Schaltung beeinflußt werden, so daß Fehlfunktionen und eine fehlerhafte Arbeitsweise des Decoders auftritt.
Der Erfindung liegt daher die Aufgabe zugrunde, die genannten Schwierigkeiten zu vermeiden und eine Adressenpufferschaltung zu schaffen, bei der die Änderung oder das Auswandern des Ausgangspegels verhindert werden kann.
Diese Aufgabe wird jeweils durch die im kennzeichnenden Teil der Patentansprüche 1, 2 und 3 angegebenen Maßnahmen gelöst.
Bei der Schaltung gemäß Patentanspruch 1 arbeitet die Ausgangsstufe als Gegentaktverstärker, so daß eine
Änderung des Ausgangspegels unmöglich ist Bei der im Patentanspruch 2 beschriebenen Schaltung leitet in jedem Treiber wenigstens ein MISFET während des Zeitraumes, in dem die Signale bereitgestellt werden, so daß ein Auswandern des Ausgangspegels verhindert wird.
Durch die gemeinsame Anwendung der erfindungsgemäßen Maßnahmen gemäß Ansprüchen 1 und 2 wird die Sicherheit der Schaltung weiter erhöht.
Weitere bevorzugte Ausgestaltungen und Weiterbildüngen der F>findung sind Gegenstand der Patentansprüche 4 und 5.
Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert Es zeigt
F i g. 1 ein Ausführungsbeispiel der erfindungsgemäßen Adressenpufferschaltung,
F i g. 2 die Schaltung eines Impulsgenerators,
Fig.3 mögliche, in der in Fig.2 dargestellten Schaltung auftretende Schwingungsformen,
F i g. 4 eine weitere Ausführungsform der erfindungsgemäßen Adressenpufferschaltung und
F i g. 5 eine herkömmliche Adressenpufferschaltung.
F i g. 1 zeigt eine Adressenpufferschaltung, die im Prinzip analog der in F i g. 5 dargestellten herkömmli- 2 ϊ chen Schaltung aufgebaut ist. In sämtlichen Figuren sind entsprechende Schaltungsteile und -elemente mit gleichen Bezugszahlen versehen. Ein dynamisches Flip-Flop enthält die MISFETs Q2 bis Q5. Die MISFETs Qi und Qj dienen als Last. Ein Signal CE' wird so gleichzeitig mit einem im weiteren noch zu erläuternden, das Bauteil in Funktion setzenden (also steuernden) Signal CE den Steuerelektroden der Last-MISFETs Q2 und Q3 zugeleitet, um die Gleichstrom-Aufnahme dieses Flip-Flops zu verringern. Die Versorgungsquelle stelle r> eine Bezugsspannung Voobereit.
Das Adresseneingangssignal A, gelangt über einen Übertragungs-MISFET Q] an die Steuerelektrode eines Eingangs-MISFETs_C?5 dieses Flip-Flops. Die Ausgangssignale A und A des Flip-Flops werden einer Ausgangsstufe zugeleitet, die im weiteren noch beschrieben wird und verhindern, daß die Ausgangswerte sich verändern bzw. wandern. Die Ausgangsstufe enthält einen Treiberteil, der aus den MISFETs Qt und Qi gebildet ist sowie einen weiteren Treiberteil, der aus 4> den MISFETs Qa und Qt besteht. Die Ausgangssignale A und A des Flip-Flops gelangen an die Steuerelektroden der MlSFETs Q6 bzw. Qe. An den Steuerelektroden der MISFETs Q7 und Qs liegen die Ausgangssignale a,bzw. ä7 des anderen Inverterteiles. Weiterhin liegen den w MISFETs Q4, Q5, Q, und Q9 die MISFETs Qi0 bis Qn parallel. Den Steuerelejctroden dieser MISFETs Qw bis Qu wird ein Signal CE zugeführt, das während des Zeitraums, in dem das Schaltungsteil nicht ausgewählt bzw. angesteuert wird, einen hohen Binärwert aufweist, ·>ί so daß dadurch der Zustand des Flip-Flops und die Ausgangssignale a, und 17 festgelegt sind. Wenn das Signal CE den Binärwert »1« aufweist, so zeigen die Ausgangssignale A und Ä des Flip-Flops und die Ausgangssignale a/ und "äT der Ausgangsstufe den t> <> Binärwert »0«.
Die Versorgungsspannung für die Ausgangsstufe kann im vorliegenden Fall die Bezugsspannung VDd oder das Bauteil-Einschaltsignal CE (das während des Zeitraumes, in dem das Bauteil ausgewählt ist, den br> Binärwert »1« aufweist) sein, wenn eine andere Bezugsspannung vorgesehen ist.
Das Flip-Flop in einem Halbleiterspeicher ist dazu erforderlich, die Ausgangssignale nur für 30 bis 40 Nanosekunden bei Auswahl des Bauteiles auftreten zu lassen. Daher kann das Signal CE', das die Last-MIS-FETs Qi und Qi steuert von der in F i g. 2 dargestellten Schaltung bereitgestellt werden. Bei der in Fig.2 dargestellten Schaltung ist die folgende logische Gleichung (1) erfüllt:
CE = CE - («,· + öl) .
Die parallelen Schalt-MISFETs (?]5 und <?)6 sind mit einem Last-MISFET Qu in der vorangehenden Stufe verbunden und die Ausgangssignale a,- und 17 der Ausgangsstufe werden den Steuerelektroden der MISFETs C?i5 und (?i6 zugeleitet Das Ausgangssignal dieser Schaltung (als vorangehende Stufe) steuert den Last-MISFET Qn der nachfolgenden Stufe. Daher ist der Last-MISFET Qn mit den zueinander parallelgeschalteten MISFETs Qis und Q19 verbunden, denen die Ausgangssignale a,und"I7der Ausgangsstufe, die denen der vorangehenden Stufe entsprechen, zugeleitet werden. Das Bauteil-Einschaltsignal CE wird der letztgenannten Stufe als Versorgungsspannung zugeführt.
Wie aus den Schwingungsformen in F i g. 3 zu ersehen ist, weisen die Ausgangssignale a, und ä7bei dem zuvor beschriebenen Schaltungsaufbau im Vergleich zu dem Bauteil-Einschaltsignal CE auf Grund der Zeitverzögerungen im Flip-Flop und in der Ausgangsstufe eine Zeitverzögerung auf. Das Ausgangssignal CE' dieses Impulsgenerators weist von dem Zeitpunkt an einen hohen Pegel auf, wenn das Signal CEzu dem Zeitpunkt in den hohen Pegel übergeht, wenn das Signal a,oder"ä/ in einen hohen Pegel übergeht.
Das dynamische, von einem solchen Signal CE' angesteuerte Flip-Flop ermöglicht auch, daß nur der Minimalstrom fließt und eine Verringerung der Leistungsaufnahme erreicht wird. Bei diesem Ausführungsbeispiel hat das Bauteil-Einschaltsignal CE normalerweise eine Impulsbreite von 100 bis 150 Nanosekunden. Daher ist die Gleichstromaufnahme bei der zuvor beschriebenen Schaltung mindestens um die Hälfte kleiner.
Um ein dynamisches Flip-Flop zu erhalten, werden die Last-MISFETs Q2 und Q3 mit einer konstanten Spannung Vod beaufschlagt und vom Signal CE', das an den Steuerelektroden anliegt, gesteuert. Daher kann kein Strom zwischen der Eingangsklemme A; und der Klemme, an der das Signal CE' auftrifft, fließen, und es kann auch praktisch kein Gegen- oder Rückstrom von der Eingangsklemme A1 zur Klemme, an der die Versorgungsspannung V00 auftrifft fließen. Daher nimmt der Rückstrom im Vergleich zu der in F i g. 5 dargestellten, herkömmlichen Adressenpufferschaltung von 0,7 mA auf 1 bis 3 μΑ ab. Da das dynamische Steuersignal CE', das eine kurze Impulsdauer aufweist, an den Steuerelektroden der Last-MISFETs Q2 und Qi anliegt, kann die Stromaufnahme sehr klein gehalten werden.
Die Ausgangsschaltung erzeugt die Ausgangssignale a,- und Ij über die komplementären Schalt-MISFETs Q6-Q7 und Qi-Q9. Daher können sich die Ausgangssignale a/und äjin ihrem Spannungswert nicht verändern und auswandern. Da die Schalt-MISFETs Qt und Qi (Q% und Qi) komplementär arbeiten, entstehen auch dann keine Schwierigkeiten, wenn das Signal CE als Versorgungsspannung dient.
Während des Zeitraumes, in dem das Bauteil nicht
ausgewählt ist, tritt an den MISFETs C*io bis <?n das Signal CE auf, das während des Zeitraumes, in dem das Bauteil nicht ausgewählt ist, einen hohen Binärwert aufweist, so daß die MISFETs ζ>ιο bis Qn in den leitenden Zustand versetzt werden. Daher liegen die Ausgangsleitungen des Flip-Flops an Masse und legen den Anfangswert des Flip-Flops vor dessen Ansteuerung fest. Danach arbeitet dieses Flip-Flop in Abhängigkeit vom Eingangssignal Aj.
Elei dem zuvor beschriebenen Ausführungsbeispiel sind sämtliche MISFETs N-Kanal-MISFETs. Natürlich kann eine entsprechende Schaltung auch mit P-Kanal-MISFETs aufgebaut werden. In diesem Falle muß die Versorgungsspannung entgegengesetzte Polarität aufweisen.
Die Last-MISFETs Q2 und Q3 des Flip-Flops können auch durch das Bauteil-Einschaltsignal CE gesteuert werden. In diesem Falle muß jedoch mit einer größeren Gleichstromaufnahme als dies be· dem zuvor beschriebenen Ausführungsbeispiel der Fall war, gerechnet werden.
Wie in F i g. 4 dargestellt ist, können die Ausgangssignale A und A (A und Ä) des Flip-Flops den Steuerelektroden der MISFETs Q6 und Q7 (Qt und Q9) der Treiberschaltung zugeleitet werden.
Es kann auch ein weiterer, vom Bauteil-Einschaltsignal CE gesteuerter MISFET Q\ in der Eingangsstufe vorgesehen sein, um zu verhindern, daß der Eingangsstrom während der Zeit, während der das Bauteil nicht ausgewählt ist, durch die MISFETs Q\ und Qi0 fließt.
Die Ausgangsstufen der Fig. 1 und 4 können auch
i« selbständig als im Gegentakt arbeitende Ausgangspuffer verwendet werden. Da Ein- und Ausgänge voneinander isoliert sind, ist die Eingangsimpedanz hoch und die Ausgangsimpedanz niedrig, wobei das Ansprechvermögen außerordentlich hoch ist. Daher
r> kann bei Verbindung eines ein Eingangssignal speichernden Flip-Flops mit dem im Gegentakt arbeitenden Flip-Flop das erstere unabhängig von den Belastungen der Adressenpufferschaltung arbeiten.
Durch die Verwendung von MISFETs eines einzigen Leitfähigkeitstyps können die Integrationsdichte erhöht und die Herstellungskosten vermindert werden.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Adressenpufferschaltung für Halbleiterspeicher, mit einem Flip-Flop aus zwei komplementäre Adressen-Ausgangssignale bereitstellenden Invertern aus je einer Reihenschaltung aus einem Last- und einem Treiber-MISFET, und mit einer Ausgangsstufe aus zwei Treibern aus je einer Reihenschaltung aus einem Last- und einem Treiber-MIS-FET, an deren Verbindungspunkten die zueinander komplementären Ausgangssignale der Adressenpufferschaltung abgreifbar sind, wobei den Steuerelektroden der Last-MISFETs der Treiber je eines der komplementären Adressen-Ausgangssignale zugeführt ist, dadurch gekennzeichnet, daß die Steuerelektroden der Treiber-MISFETs (Q7, Q9) der Treiber «5fe, Q7; Qs, Qa) über Kreuz an den Verbindungspunkt zwischen Last- und Treiber-MISFET des jeweils anderen Treibers angeschlossen sind.
2. Adressenpufferschaltung für Halbleiterspeicher, mit einem Flip-Flop aus zwei komplementäre Adressen-Ausgangssignale bereitstellenden Invertern aus je einer Reihenschaltung aus einem Last- und einem Treiber-MISFET, und mit einer Ausgangsstufe aus zwei Treibern aus je einer Reihenschaltung aus einem Last- und einem Treiber-MISFET, an deren Verbindungspunkten die zueinander komplementären Ausgangssignale der Adressenpufferschaltung abgreifbar sind, wobei den Steuerelektroden der Last-MISFETs der Treiber je eines der komplementären Adressen-Ausgangssignale zugeführt ist, dadurch gekennzeichnet, daß den Treiber-MISFETs (Q7, Q9) der Treiber (Q6, Q7; Q8, r> Q^) je ein vom invertierten Bauteil-Einschaltsignal (CE) der Adressenpufferschaltung gesteuerter MlS-FET(Oi2, Qn) parallelgeschaltet ist.
3. Adressenpufferschaltung für Halbleiterspeicher, mit einem Flip-Flop aus zwei komplementäre 4» Adressen-Ausgangssignale bereitstellenden Invertern aus je einer Reihenschaltung aus einem Last- und einem Treiber-MISFET, und mit einer Ausgangsstufe aus zwei Treibern aus je einer Reihenschaltung aus einem Last- und einem Treiber-MIS- 4r> FET, an deren Verbindungspunkten die zueinander komplementären Ausgangssignale der Adressenpufferschaltung abgreifbar sind, wobei den Steuerelektroden der Last-MISFETs der Treiber je eines der komplementären Adressen-Ausgangssignale zu- r> <> geführt ist, dadurch gekennzeichnet, daß die Steuerelektroden der Treiber-MISFETs (Q7, Q3) der Treiber (Q6, Q7; Qe, Q9) über Kreuz an den Verbindungspunkt zwischen Last- und Treiber-MISFET des jeweils anderen Treibers angeschlossen v> sind, und daß den Treiber-MISFETs (Q7, Q9) der Treiber (Q6, Qr, Qg, Q9 ) je ein vom invertierten Bauteil-Einschaltsignal (CE) der Adressenpufferschaltung gesteuerter MISFET (Q12, Qm) parallel geschaltet ist. bo
4. Adressenpufferschaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß den Treiber-MISFETs (Q4, Qn) der Inverter (Q2, Qi; Q3. Qi) je ein vom invertierten Bauteil-Einschaltsignal (CE)der Adressenpufferschaltung gesteuerter b5 MISFET(Qi0, Qu) parallel geschaltet ist.
5. Adressenpufferspeicher nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das bauteil-Einschaltsignal (CE) den Drainelektroden der Last-MISFETs (Q6, Q8) zugeführt ist
DE2625007A 1975-06-04 1976-06-03 Adressenpufferschaltung für Halbleiterspeicher Expired DE2625007C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50066565A JPS51142925A (en) 1975-06-04 1975-06-04 Address buffer circuit

Publications (3)

Publication Number Publication Date
DE2625007A1 DE2625007A1 (de) 1977-02-10
DE2625007B2 true DE2625007B2 (de) 1978-11-30
DE2625007C3 DE2625007C3 (de) 1985-11-21

Family

ID=13319589

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2625007A Expired DE2625007C3 (de) 1975-06-04 1976-06-03 Adressenpufferschaltung für Halbleiterspeicher

Country Status (4)

Country Link
US (1) US4074148A (de)
JP (1) JPS51142925A (de)
DE (1) DE2625007C3 (de)
NL (1) NL7606039A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052504A1 (de) * 1980-11-19 1982-05-26 Fujitsu Limited Halbleiterpufferverstärkerschaltung
DE3220205A1 (de) * 1981-05-29 1983-06-01 Hitachi, Ltd., Tokyo Elektrische schaltungsanordnung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112296A (en) * 1977-06-07 1978-09-05 Rockwell International Corporation Data latch
US4146802A (en) * 1977-09-19 1979-03-27 Motorola, Inc. Self latching buffer
US4216395A (en) * 1978-01-16 1980-08-05 Bell Telephone Laboratories, Incorporated Detector circuitry
US4214175A (en) * 1978-09-22 1980-07-22 Fairchild Camera And Instrument Corporation High-performance address buffer for random-access memory
JPS5622278A (en) * 1979-07-27 1981-03-02 Fujitsu Ltd Decoder selection system
US4259731A (en) * 1979-11-14 1981-03-31 Motorola, Inc. Quiet row selection circuitry
US4307308A (en) * 1979-11-19 1981-12-22 Gte Laboratories Incorporated Digital signal conversion circuit
JPS5690483A (en) * 1979-12-19 1981-07-22 Fujitsu Ltd Address buffer circuit
DE3153714C2 (de) * 1980-02-04 1996-12-05 Texas Instruments Inc Adressierbare Halbleitervorrichtung mit einer Eingangspufferschaltung
US4327426A (en) * 1980-02-11 1982-04-27 Texas Instruments, Incorporated Column decoder discharge for semiconductor memory
US4360902A (en) * 1980-06-02 1982-11-23 Mostek Corporation Semiconductor memory decoder with nonselected row line hold down
EP0089441B1 (de) * 1982-03-24 1989-06-21 International Business Machines Corporation Generator für wahren/komplementären Wert
DE3268802D1 (en) * 1982-07-13 1986-03-13 Ibm Deutschland Phase splitter with integrated latching circuit
US4553043A (en) * 1983-03-28 1985-11-12 Codex Corporation High speed drive circuit
US4617477A (en) * 1985-05-21 1986-10-14 At&T Bell Laboratories Symmetrical output complementary buffer
US5197033A (en) 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPS63168897A (ja) * 1987-01-06 1988-07-12 Mitsubishi Electric Corp ダイナミツクラム
DE3835116A1 (de) * 1988-10-14 1990-04-19 Siemens Ag Adressverstaerkerschaltung mit selbstverriegelung und sicherung gegen mehrfachadressierung zur verwendung in statischen gaas-rams
US5140174A (en) * 1991-01-25 1992-08-18 Hewlett-Packard Co. Symmetric edge true/complement buffer/inverter and method therefor
JP3433359B2 (ja) * 1993-06-18 2003-08-04 日本テキサス・インスツルメンツ株式会社 低電圧出力駆動回路
JPH07245558A (ja) * 1994-03-03 1995-09-19 Hitachi Ltd 半導体装置の入力回路
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
JP3782312B2 (ja) * 2001-03-29 2006-06-07 株式会社東芝 半導体集積回路装置
US7378876B2 (en) * 2006-03-14 2008-05-27 Integrated Device Technology, Inc. Complementary output inverter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560764A (en) * 1967-05-25 1971-02-02 Ibm Pulse-powered data storage cell
US3588537A (en) * 1969-05-05 1971-06-28 Shell Oil Co Digital differential circuit means
JPS5240937B2 (de) 1972-05-16 1977-10-15
US3868657A (en) * 1972-08-28 1975-02-25 Motorola Inc Peripheral circuitry for dynamic mos rams
US3795898A (en) * 1972-11-03 1974-03-05 Advanced Memory Syst Random access read/write semiconductor memory
US3848237A (en) * 1973-02-20 1974-11-12 Advanced Memory Syst High speed mos random access read/write memory device
US3902082A (en) * 1974-02-11 1975-08-26 Mostek Corp Dynamic data input latch and decoder
US3906464A (en) * 1974-06-03 1975-09-16 Motorola Inc External data control preset system for inverting cell random access memory
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
US3959781A (en) * 1974-11-04 1976-05-25 Intel Corporation Semiconductor random access memory
US3938109A (en) * 1975-02-19 1976-02-10 Intel Corporation High speed ECL compatible MOS-Ram

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052504A1 (de) * 1980-11-19 1982-05-26 Fujitsu Limited Halbleiterpufferverstärkerschaltung
DE3220205A1 (de) * 1981-05-29 1983-06-01 Hitachi, Ltd., Tokyo Elektrische schaltungsanordnung

Also Published As

Publication number Publication date
DE2625007A1 (de) 1977-02-10
JPS5649394B2 (de) 1981-11-21
DE2625007C3 (de) 1985-11-21
NL7606039A (nl) 1976-12-07
JPS51142925A (en) 1976-12-08
US4074148A (en) 1978-02-14

Similar Documents

Publication Publication Date Title
DE2625007B2 (de) Adressenpufferschaltung für Halbleiterspeicher
DE3340567C2 (de) Spannungswandlerschaltung
DE3743969C2 (de)
DE2639555C2 (de) Elektrische integrierte Schaltung
DE19525237A1 (de) Pegelschieberschaltung
DE1462952B2 (de) Schaltungsanordnung zur realisierung logischer funktionen
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE2620187B2 (de) Monostabile Multivibratorschaltung
DE1265784B (de) Flipflopschaltung zur Speicherung von binaeren Datensignalen
DE2925331C2 (de) Integrierte Schaltung mit mehrfach benutzbaren Anschlüssen
EP0005743B1 (de) Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop
DE2543403B2 (de) Schaltungsanordnung zur pegelabhängigen Veränderung der Eingangsimpedanz eines Verstärken für bipolare Signale
DE3108342A1 (de) Dynamische schieberegisterschaltung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
EP0905892B1 (de) RS-Flip-Flop mit Enable-Eingängen
DE1807105B2 (de) Treiberschaltung für Flip-Flops
EP0015364B1 (de) Multivibrator aus Feldeffekt-Transistoren
DE2131939A1 (de) Logisch gesteuerte Inverterstufe
DE2000666A1 (de) Taktgenerator
DE3330559C2 (de) Ausgangsschaltung für eine integrierte Halbleiterschaltung
DE2521949A1 (de) Monolithisch integrierbare mis- treiberstufe
EP0055795B1 (de) Schnelle MOS-Treiberschaltung für Digitalsignale
DE19906860C2 (de) Tristate-Differenz-Ausgangsstufe
DE1904787B2 (de) Elektrisches speicherelement und betrieb desselben
DE2063639C3 (de) Verknüpfungsglied

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8228 New agent

Free format text: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS, D., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8228 New agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW. SCHULZ, R., DIPL.-PHYS. DR.RER.NAT., PAT.- U. RECHTSANW., 8000 MUENCHEN

8281 Inventor (new situation)

Free format text: SATO, TAKASHI, KODAIRA, JP

C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANWAELTE, 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee