-
Die
vorliegende Erfindung bezieht sich auf eine CMOS-Treiberschaltung
mit einem Eingangsanschluss und einem Ausgangsanschluss, welche
aufweist:
eine Ausgangstreiberschaltung, welche einen ersten und
einen zweiten MOS-Transistor, jeweils einer ersten und zweiten Art,
aufweist, deren Strombahnen zwischen einem Energieversorgungsanschluss
und einem gemeinsamen Anschluss in Reihe geschaltet sind, wobei
ein gemeinsamer Anschluss zwischen den Hauptstrombahnen des ersten
und zweiten MOS-Transistors den Ausgangsanschluss der CMOS-Treiberschaltung
bildet;
eine erste Vortreiberschaltung, welche einen dritten und
einen vierten MOS-Transistor,
jeweils der ersten und zweiten Art, aufweist, deren Strombahnen
zwischen dem Energieversorgungsanschluss und dem gemeinsamen Anschluss
in Reihe geschaltet sind, wobei ein gemeinsamer Anschluss zwischen
den Hauptstrombahnen des dritten und vierten MOS-Transistors mit
einer Steuerelektrode des ersten MOS-Transistors verbunden ist;
eine
zweite Vortreiberschaltung, welche einen fünften und einen sechsten MOS-Transistor,
jeweils der ersten und zweiten Art, aufweist, deren Strombahnen zwischen
dem Energieversorgungsanschluss und dem gemeinsamen Anschluss in
Reihe geschaltet sind, wobei ein gemeinsamer Anschluss zwischen den
Hauptstrombahnen des fünften
und sechsten MOS-Transistors mit einer Steuerelektrode des zweiten
MOS-Transistors verbunden ist; sowie
eine Zeitsteuerungsschaltung,
welche einen Eingangsanschluss aufweist, der den Eingangsanschluss
der CMOS-Treiberschaltung sowie einen ersten, zweiten und dritten
Ausgangsanschluss aufweist, um jeweils verschiedene erste, zweite
und dritte Zeitsteuerungssignale an eine Steuerelektrode des vierten,
dritten und sechsten sowie fünften
Transistors abzugeben, wobei die Zeitsteuerungssignale Impulse enthalten.
-
Eine
CMOS-Treiberschaltung dieser Art ist aus
US 5 317 206 bekannt.
-
Standard-CMOS-Treiber,
welche eine Schaltungsanordnung wie diese der in 1 dargestellten Transistoren 100 und 102 aufweisen,
sind in der Regel völlig
ausreichend, um relativ große,
chipexterne, kapazitive Lasten, wie z.B. das Gate eines Leistungs transistors,
zu steuern. Jedoch tritt bei jedem Übergang der Eingangswellenform
ein Zeitpunkt auf, zu welchem der NMOS- und der PMOS-Transistor gleichzeitig
leiten. Hierdurch kann Strom durch eine relativ niedrige Impedanz
direkt von dem Energieversorgungsanschluss (VCC)
zu dem gemeinsamen Anschluss (Erde) fließen, wodurch eine unnötige Verlustleistung
entsteht. Dieses Phänomen
ist als Shoot-Through-Verlustleistung bekannt, und da diese mit
der Frequenz (da sich die Anzahl Eingangsübergänge pro Zeiteinheit erhöht) und
mit der Größe des Treibers
zunimmt, ist die Verwendung von Standard-CMOS-Treibern typischerweise auf Niederfrequenzanwendungen
(d.h. unter ca. 100 kHz) und kleinere Treiber begrenzt.
-
Bei
Betrieb auf mäßig höheren Frequenzen (d.h.
von etwa 100 kHz bis etwa 1 MHz) können den beiden CMOS-Treibertransistoren
getrennte Gateansteuersignale zugeführt werden. Dann kann durch Verwendung
einer Zeitsteuerungsschaltung sichergestellt werden, dass eine geringfügige Zeitverzögerung zwischen
der Aktivierung eines Transistors des CMOS-Paares und der Deaktivierung
des anderen Transistors zu verzeichnen ist, so dass beide Transistoren
nie zur gleichen Zeit eingeschaltet sind, wodurch im Wesentlichen
verhindert wird, dass Shoot-Through-Strom zwischen dem Energieversorgungsanschluss
und Erde fließt.
-
Jedoch
wird bei Betrieb auf noch höheren Frequenzen
(d.h. über
1 MHz) die Ausgangstreibergröße typischerweise
sehr groß,
so dass typische Zeitsteuerungsschaltungen die Ausgangstransistoren
nicht mit genügender
Geschwindigkeit ansteuern können.
Um diese Schwierigkeit zu überwinden,
können
CMOS-Vortreiberschaltungen eingesetzt werden, um die Ansteuerfähigkeit
der Zeitsteuerungsschaltung zur Ansteuerung der Ausgangstreiberstufe zu
erhöhen.
Jedoch können
auf diesen höheren
Frequenzen die Vortreiber selbst recht groß sein, und es wird, wenn konventionelle
CMOS-Stufen als Vortreiber verwendet werden, eine signifikante Shoot-Through-Leistung
in den Vortreibern während
der Übergänge verbraucht.
Somit ist die maximale Betriebsfrequenz von CMOS-Treiberschaltungen
nach dem Stand der Technik selbst bei Verwendung von Zeitsteuerungsschaltungen
und Vortreibern durch Shoot-Through-Verlustleistung noch immer auf
etwa 1 MHz begrenzt.
-
Der
Erfindung liegt als Aufgabe zugrunde, eine CMOS-Treiberschaltung
vorzusehen, welche relativ große,
chipexterne Lasten (im Bereich von 1 bis 2 nF), wie z.B. das Gate
eines Leistungstransistors, auf Frequenzen im Bereich von mehreren
MHz steuern kann, ohne dabei eine signifikante Leistung auf Grund
von Shoot-Through-Strom zu verbrauchen.
-
Eine
CMOS-Treiberschaltung, wie eingangs erwähnt, ist gemäß der vorliegenden
Erfindung dadurch gekennzeichnet, dass die Impulse jedes Zeitsteuerungssignals
andere Impulsbreiten als die Impulse der weiteren Zeitsteuerungssignale
aufweisen, und dass die Impulse der drei unterschiedlichen Zeitsteuerungssignale
zueinander unterschiedliche Ausgangs- und Endzeitpunkte in Bezug
auf ein gemeinsames Eingangssignal VIN an
dem Eingangsanschluss der CMOS-Treiberschaltung aufweisen, so dass
kein Transistor eines in Reihe geschalteten Paars vor Ausschalten
seines zugeordneten Transistors in den eingeschalteten Zustand versetzt
wird.
-
Es
hat sich gezeigt, dass, da die CMOS-Treiberschaltung gemäß der vorliegenden
Erfindung zwei Zero-Shoot-Through-Treiberlevel (Zweifachvortreiber
und Ausgangstreiber) aufweist, welche von einer Zeitsteuerungsschaltung,
die den Vortreiberstufen (und über
die Vortreiberstufen dem Ausgangstreiber) drei unterschiedliche
Zeitsteuerungssignale zuführt,
gesteuert werden, die CMOS-Treiberschaltung mit den drei Zeitsteuerungssignalen,
die ungleiche Wellenformen aufweisen, betrieben werden könnte, wobei
die Shoot-Through-Verlustleistung in dem Schaltkreis im Wesentlichen
eliminiert würde.
-
Bei
einem CMOS-Treiber gemäß der vorliegenden
Erfindung wurden gute Ergebnisse erzielt, wobei das erste Zeitsteuerungssignal
einen ersten Impuls mit einer ersten Impulsbreite, aufweist, das zweite
Zeitsteuerungssignal einen zweiten Impuls mit einer zweiten Impulsbreite
aufweist, welche größer als
die erste Impulsbreite ist, und das dritte Zeitsteuerungssignal
einen dritten Impuls mit einer dritten Impulsbreite aufweist, welche
größer als
die zweite Impulsbreite ist.
-
In
einem bevorzugten Ausführungsbeispiel sind
die drei unterschiedlichen Zeitsteuerungssignale im Wesentlichen
durch Rechteckwellenimpulse dargestellt. Alternativ können sich
die Zeitsteuerungssignale voneinander unterscheiden, indem sie mindestens
eine unterschiedliche Anstiegszeit und eine unterschiedliche Abfallzeit
vorsehen.
-
In
einem weiteren bevorzugten Ausführungsbeispiel
weist die Zeitsteuerungsschaltung drei CMOS-Umkehrschaltungen auf,
wobei in ausgewählten
CMOS-Umkehrschaltungen
Stromquellen geschaltet sind, um die unterschiedliche Anstiegszeit und/oder
Abfallzeit bei den drei Zeitsteuerungssignalen vorzusehen. Alternativ
kann die Zeitsteuerungsschaltung unter Verwendung einer Schaltung
von einem UND- und einem ODER-Gatter sowie Verzögerungselementen digital realisiert
werden, wobei die drei Zeitsteuerungssignale im Wesentlichen durch Rechteckwellensignale
mit unterschiedlichen Impulsbreiten dargestellt sind.
-
CMOS-Treiberschaltungen,
welche gemäß der vorliegenden
Erfindung ausgeführt
sind, können relativ
große,
chipexterne, kapazitive Lasten auf hohen Frequenzen ohne signifikante
Shoot-Through-Verlustleistung steuern.
-
Ausführungsbeispiele
der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben.
Es zeigen:
-
1 – eine CMOS-Treiberschaltung
gemäß der vorliegenden
Erfindung;
-
2a–2f – eine Wellenformfolge,
welche den Betrieb der Schaltung von 1 zeigt;
-
3 – ein erstes
Ausführungsbeispiel
einer Zeitsteuerungsschaltung zur Verwendung in der CMOS-Treiberschaltung
von 1;
-
4a–4d – eine Wellenformfolge,
welche den Betrieb der Zeitsteuerungsschaltung von 3 zeigt;
-
5 – ein zweites
Ausführungsbeispiel
einer Zeitsteuerungsschaltung zur Verwendung in der CMOS-Treiberschaltung
von 1; sowie
-
6a–6d – eine Wellenformfolge,
welche den Betrieb der Zeitsteuerungsschaltung von 5 zeigt.
-
In 1 ist
eine CMOS-Treiberschaltung 10 gemäß der vorliegenden Erfindung
dargestellt. Die Treiberschaltung 10 weist eine Ausgangstreiberschaltungsstufe 12 mit
einem PMOS-Transistor 100 und einem NMOS-Transistor 102 auf,
deren Hauptstrombahnen zwischen einem Energieversorgungsanschluss
VCC und Erde in Reihe geschaltet sind, wobei
ein gemeinsamer Anschluss zwischen den Hauptstrombahnen einen Ausgangsanschluss
OUT der CMOS-Treiberschaltung 10 bildet. Ein Kondensator 104 ist
durch eine gestrichelte Linie zwischen dem Ausgangsanschluss und
Erde geschaltet dargestellt, um die Kapazität einer externen Last, wie
z.B. die Gatekapazität
eines, von der CMOS-Treiberschaltung
gesteuerten Leistungstransistors darzustellen.
-
Die
CMOS-Treiberschaltung 10 weist ebenfalls eine erste und
eine zweite Vortreiberschaltung 14 und 18 mit
jeweils PMOS Transistoren 106 und 108 sowie NMOS-Transistoren 110 und 112 auf,
wobei jedes Paar PMOS- und NMOS-Transistoren in Reihe zwischen VCC und Erde geschaltet ist. Ein gemeinsamer
Anschluss zwischen den Hauptstrombahnen jedes Paares PMOS- und NMOS-Transistoren
ist jeweils an den Punkten d und e mit der Gateelektrode eines entsprechenden
Ausgangstreiberschaltungstransistors 100 oder 102 verbunden.
-
Die
CMOS-Treiberschaltung 10 weist ebenfalls eine, in 1 in
Blockschaltbildform dargestellte Zeitsteuerungsschaltung 16 mit
einem Eingangsanschluss IN und drei Ausgangsanschlüssen a,
b und c auf. Die Zeitsteuerungsschaltung wird mit den beiden Vortreiberschaltung
verbunden, indem Ausgangsanschluss a mit dem Gate von Transistor 110,
Ausgangsanschluss b mit den Gates der Transistoren 106 und 112 und
Ausgangsanschluss c mit dem Gate von Transistor 108 verbunden
wird.
-
Die
Zeitsteuerungsschaltung 16 von 1 kann auf
verschiedene Weisen realisiert werden, von denen zwei in den 3 und 5 dargestellt
sind. Bei der in 3 gezeigten „digitalen" Ausführung ist Eingangsanschluss
IN mit den ODER-Gattern 300 und 302 sowie dem
UND-Gatter 304 verbunden. Die Ausgänge der Gatter 302 und 304 sind
jeweils mit den Verzögerungs-(Δ)-Elementen 306 und 308 verbunden,
und die Ausgänge
dieser Verzögerungselemente
sind wiederum mit den zweiten Eingängen der Gatter 302 und 304 kreuzgekoppelt.
Der Ausgang von Verzögerungselement 306 ist
ebenfalls mit einem Verzögerungselement 310 verbunden,
dessen Ausgang wiederum mit einem zweiten Eingang von ODER-Gatter 300 verbunden
ist. Der Ausgang von ODER-Gatter 300 bildet den Ausgang
c der Zeitsteuerungsschaltung, wobei der Ausgang von Verzögerungselement 306 den
Ausgangsanschluss b der Zeitsteuerungsschaltung und der Ausgang
von Verzögerungselement 308 den
Ausgangsanschluss a der Zeitsteuerungsschaltung bildet.
-
Eine „analoge" Ausführung von
Zeitsteuerungsschaltung 16 ist in 5 dargestellt
und weist eine erste, zweite und dritte CMOS-Umkehrschaltung 500, 502 und 504 auf,
wobei jede CMOS-Umkehrschaltung aus in Reihe geschalteten PMOS-
und NMOS-Transistoren 506, 508; 510, 512 bzw. 514; 516 besteht.
Der Eingangsanschluss IN der Zeitsteuerungsschaltung 16 ist
mit der Gateelektrode der Transistoren 506, 508, 510, 512, 514 und 516 und
die Ausgangsanschlüsse
der Wechselrichter 500, 503 und 504 sind
mit den Anschlüssen,
a, b bzw. c verbunden. Die Umkehrschaltungen 500 und 504 weisen
weiterhin Stromquelle 518, welche zwischen VCC und
Transistor 506 geschaltet ist, bzw. Stromquelle 520 auf,
welche zwischen Transistor 516 und Erde geschaltet ist.
Der Betrieb der CMOS-Treiberschaltung 10 von 1 und
der Zeitsteuerungsschaltungen 16 von 3 und 5 kann
unter Bezugnahme auf die Signaltiming-Diagramme von 2a–f 4a–d bzw. 6a–d besser
verstanden werden.
-
Bezug
nehmend auf die CMOS-Treiberschaltung 10 von 1 zeigen
die 2a, 2b und 2c typische
Wellenformen an den Ausgangsanschlüssen a, b und c von Zeitsteuerungsschaltung 16.
Wie aus den 2a–c ersichtlich, weisen diese
drei Impulswellen formen hinsichtlich eines gemeinsamen Eingangssignals
VIN an Anschluss IN unterschiedliche Ausgangs- (t1, t2 und t3) und
End- (t4, t5 und t6) Zeitpunkte auf. Bei Anlegen der Wellenformen
der 2a–2c an
die Vortreiberschaltungen 14 und 18 werden die
in den 2d und 2e dargestellten
Wellenformen an den Ausgangsanschlüssen d bzw. e der Vortreiberschaltung erzeugt
und an die Gates der Transistoren 100 bzw. 102 der
Ausgangstreiberschaltung 12 angelegt, um die Wellenform
VOUT, wie in 2f dargestellt,
an dem Anschluss OUT zu erzeugen. Auf Grund der durch die Wellenformen
an den Anschlüssen
a, b und c erzeugten, eindeutigen, pyramidenförmigen Struktur werden drei
Zeitsteuerungssignale verwendet, um das Einschalt- und Abschalt-Timing
aller sechs Transistoren in der CMOS-Treiberschaltung 10 direkt oder
indirekt zu steuern, um sicherzustellen, dass kein Transistor eines
in Reihe geschalteten Paares vor Abschalten seines zugeordneten
Transistors in den eingeschalteten Zustand versetzt wird, wodurch verhindert
wird, dass ein Shoot-Through
entweder in den Vortreiberschaltungen oder der Ausgangstreiberschaltung
auftritt.
-
Somit
wird zum Beispiel Transistor 110 in 1 eingeschaltet,
wenn die Wellenform in 2a zum Zeitpunkt t3 ansteigt,
und abgeschaltet, wenn diese Wellenform zum Zeitpunkt t4 abfällt. Transistor 106,
welcher mit Transistor 110 in Reihe geschaltet ist, wird
abgeschaltet, sobald dessen Gatespannung (Vb in 2b)
zum Zeitpunkt t2 ansteigt, und wird zum
Zeitpunkt t5 zurück in den eingeschalteten Zustand
versetzt, wenn Vb abfällt.
Da t2 geringfügig früher als t3 und
t5 geringfügig später als t4 eintritt,
sind beide Transistoren zu keinem Zeitpunkt gleichzeitig eingeschaltet.
Die gleiche Relation ist auf die beiden Transistoren von Vortreiberschaltung 18 anwendbar, da
die Wellenformen Vb und Vc, wie in den 2b und 2c dargestellt,
ein ähnliches
Timing-Verhältnis
wie dieses von Va und Vb aufweisen. Durch das Anlegen der Wellenformen
der 2a–2c an
die Vortreiberschaltungen 14 und 18 werden die
Wellenformen Vd und Ve an den Ausgängen der Vortreiberschaltungen
erzeugt und jeweils an die Gates der Transistoren 100 und 102 der
Ausgangstreiberschaltung 12 angelegt.
-
Bei
Anlegen der Wellenformen Vd und Ve an die Gates der Transistoren 100 und 102 wird
die Ausgangswellenform VOUT, wie in 2f dargestellt,
an dem Ausgangsanschluss OUT erzeugt. Auch hier wird, da die Wellenformen
Vd und Ve zeitlich entsprechend gesteuert werden, Transistor 102 zum
Zeitpunkt t2 abgeschaltet, bevor Transistor 100 zum
Zeitpunkt t3 eingeschaltet wird, und ebenso
wird Transistor 100 zum Zeitpunkt t5 abgeschaltet,
bevor Transistor 102 zum Zeitpunkt t6 eingeschaltet
wird, wodurch eine unerwünschte
Shoot-Through-Verlustleistung in der Ausgangstreiberstufe im Wesentlichen
verhindert wird.
-
Auf
diese Weise steuert der Schaltkreis gemäß der vorliegenden Erfindung
das Einschalt- und Abschalt-Timing von sechs Transistoren mit lediglich drei
unabhängig
erzeugten Zeitsteuerungssignalen (Va, Vb und Vc), wodurch eine wesentlich
verbesserte Leistung in einem relativ einfachen und wirtschaftlichen
Schaltkreis geboten wird. Dieses wird erreicht, indem sowohl das
gleiche Signal Vb in beiden Vortreibern verwendet wird als auch
die Zeitsteuerungssignale für
die Ausgangstreiberschaltung von den Vortreiberschaltungsausgängen, Vd
und Ve, abgeleitet werden, ohne dabei eine getrennte Zeitsteuerungsschaltung
für die
Ausgangstreiberschaltung zu verwenden. Anders ausgedrückt, während typischerweise
zwei zeitlich ordnungsgemäß gesteuerte
Eingangswellenformen erforderlich sind, um Shoot-Through-Strom in
jeder Vortreiber- oder Ausgangstreiberschaltung im Wesentlichen
zu eliminieren, ermöglicht
die vorliegende Erfindung den Einsatz von insgesamt nur drei unterschiedlichen,
zeitlich ordnungsgemäß gesteuerten
Eingangswellenformen (an Stelle der sechs, welche üblicherweise
erforderlich wären),
um die beiden Vortreiberschaltungen und die Ausgangstreiberschaltung
bei praktisch keiner Shoot-Through-Verlustleistung zu aktivieren, was in einer
kosteneffektiven Realisierung einer energiesparsamen CMOS-Hochfrequenztreiberschaltung resultiert.
-
In
den 3 und 5 sind zwei andere Ausführungen
der Zeitsteuerungsschaltung 16, wie zuvor beschrieben,
dargestellt. Die „digitale" Ausführung von 3 sieht
Logikgatter und Verzögerungselemente
vor, um die Ausgangswellenformen Va, Vb und Vc von den Eingangswellenformen
VIN, wie in den 4a–4d dargestellt,
zu erzeugen, wobei das UND- und ODER-Gatter sowie die Verzögerungselemente
jeweils auf konventionelle Weise, welche Fachkundigen bekannt ist
und daher hier nicht weiter beschrieben wird, arbeiten. Im Wesentlichen
ermöglichen
die Logikgatter in Verbindung mit den Verzögerungselementen in dem Schaltkreis
von 3 die Erzeugung von drei Wellenformen Va, Vb und
Vc mit einem pyramidenförmigen
Timing-Verhältnis,
wie in den 4a–4d dargestellt,
aus einem Eingangssignal VIN an Eingangsanschluss
IN, wobei VIN eine Impulsbreite von (t4–t1), Va eine Impulsbreite von (t5–t3), Vb eine Impulsbreite von (t6-t2) und Vc eine Impulsbreite von (t7–t1) aufweist.
-
Bei
der „analogen" Ausführung der
in 5 dargestellten und oben beschriebenen Zeitsteuerungsschaltung 16 wird
das relative Timing der drei Ausgangssignale Va, Vb und Vc der Zeitsteuerungsschaltung
erreicht, indem die Stromquellen 518 und 520, wie
in 5 dargestellt, in die erste und dritte CMOS-Umkehrschaltung 500 und 504 integriert
werden. Zweck dieser Stromquellen ist es, zu bewirken, dass die
ansteigenden oder abfallenden Flanken der von dem zugeordneten CMOS-Wechselrichter
erzeugten Impulse jeweils eine allmählichere Anstiegs- oder Abfallzeit
als in einer vergleichbaren CMOS-Umkehrschaltung
ohne eine solche Stromquelle vorsehen. Somit ist zum Beispiel bei
einem vorgegebenen Eingangsimpuls VIN, wie
aus 6a ersichtlich, der Ausgang der zweiten CMOS-Umkehrschaltung 502 mit
einer moderaten Anstiegszeit (t3–t1) und einer moderaten Abfallzeit (t7–t5) dargestellt. Die erste CMOS-Umkehrschaltung 501 sieht dagegen
auf Grund des Vorhandenseins der Stromquelle 518 in der
Einschaltstrombahn eine verlängerte
Anstiegszeit (t4–t1)
und eine schnellere Abfallzeit (t5) vor,
und ebenso sieht die dritte CMOS-Umkehrschaltung 504 auf
Grund des Vorhandenseins der Stromquelle 520 in der Abschaltstrombahn
der Umkehrschaltung eine relativ schnelle Anstiegszeit (t1) und eine verlängerte Abfallzeit (t8–t5) vor.
-
Zum
Schalten der Vortreiber- und Ausgangstreiberschaltungen weisen die
aus den 6b–6d ersichtlichen
Wellenformen zu, durch die Mittelpunkte der schrägen Teile der Wellenformen
näherungsweise
dargestellten Zeitpunkten effektive Übergangspunkte auf. Somit weist
Wellenform Va eine effektive Impulsbreite (t5–t3) auf, welche geringer als die effektive
Impulsbreite von Wellenform Vb (t6–t2) ist, und die effektive Impulsbreite von Wellenform
Vc (t7–t1) ist größer als
die Impulsbreite von Wellenform Vb. Zur Erläuterung sei erwähnt, dass
sowohl die Anstiegszeit als auch die Abfallzeit der von dem zweiten
CMOS-Wechselrichter 502, welcher keine Stromquelle aufweist,
erzeugten Wellenform Vb mit moderater Anstiegs- und Abfallzeit, die
zur Erläuterung
etwa in der Mitte zwischen der schnellen und langsamen Anstiegs-
und/oder Abfallzeit der Wellenformen Va und Vc liegen, dargestellt ist.
Auf diese Weise erzeugt die Schaltung von 5 drei unterschiedliche
Zeitsteuerungssignale, welche zu den in den 2a–2c und 4b–4d dargestellten
analog sind.
-
Somit
sieht die vorliegende Erfindung eine CMOS-Treiberschaltung vor,
welche relativ große, chipexterne
Lasten auf hohen Frequenzen im Bereich von mehreren MHz steuern
kann. Darüber
hinaus sieht die vorliegende Erfindung eine CMOS-Treiberschaltung vor, welche relativ
große,
kapazitive Lasten auf hohen Frequenzen ohne signifikante Shoot-Through-Verlustleistung
steuern kann.