DE2553838A1 - Verfahren zur herstellung von anreicherungs-feldeffekttransistoren - Google Patents
Verfahren zur herstellung von anreicherungs-feldeffekttransistorenInfo
- Publication number
- DE2553838A1 DE2553838A1 DE19752553838 DE2553838A DE2553838A1 DE 2553838 A1 DE2553838 A1 DE 2553838A1 DE 19752553838 DE19752553838 DE 19752553838 DE 2553838 A DE2553838 A DE 2553838A DE 2553838 A1 DE2553838 A1 DE 2553838A1
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- protons
- source
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000005669 field effect Effects 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title description 19
- 238000000034 method Methods 0.000 claims description 41
- 239000002800 charge carrier Substances 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 125000004434 sulfur atom Chemical group 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004890 malting Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000011877 solvent mixture Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Hughes Aircraft Company Centinela avenue and
Teale Btreet
Culver City, Calif., V.S
Culver City, Calif., V.S
Stuttgart, 26. iloveiaber 1975
P 3111 ϋ/lcg
Verfahren zur Herateilung von Anreicherungs-Feldeffekttransistoren
Die Drfindung bezieht sich auf ein Verfahren zur Herstellung
von Anreicherunga-Feldeffekttransistoren mit isolierter Steuerelektrode, bei dem auf einem Substrat
eine Kanalschicht erzeugt und auf die Kanalschicht üource-,
Gate- und ürainelektroden gebildet werden.
609825/06 7 δ
Es sind viele Arten von Feldeffekttransistoren bekannt, die im Anreicherungsbetrieb oder im Verarmungsbetrieb
arbeiten, wie beispielsweise Feldeffekttransistoren mit Schottky-Gateelektroden oder PN-Iaolierschichten,
MOSFETS und anderen. Nach der allgemein angenommenen Definition ist beim Anreicherungsbetrieb die Kanalzone
des Feldeffekttransistors (FET) von Ladungsträgern vollständig frei, wenn die Gatespannung Null ist
(VGS = 0) und am FET eine bestimmte Drain-Source-Spannung
V^q anliegto Um den FET leitend zu machen,
muß an die Gateelektrode eine vorbestimmte Gatespannung Vq.q angelegt werden, durch die Ladungsträger
in die Kanalzone in ausreichender Menge gezogen werden, um in der Kanalzone zwischen der Source— und der Drainzone eine Stromleitung zu bewirken.
Gemäß der allgemein angenommenen Definition des Ver— armungsbetriebes ist der FET bei einer Gatespannung
Null und einer gegebenen Drain-Bource-Spannung leitend.
Zum Sperren des FET muß an die Gateelektrode eine vorbestimmte Gatespannung V^q angelegt werden, welche
eine Verarmung der Kanalzone an Ladungsträgern verursacht und dadurch die Stromleitung in der Kanalzone
beendet.
Aus dem Vorstehenden ist ersichtlich, daß für ein Verfahren zur Herstellung von Anreicherungs-Feldeffekttransistoren
andere Gesichtspunkte gelten als für die Herstellung von Verarmungs-Feldeffekttransistoren» Diese
609 8 25/ORT 5
Verfahrens-Gesichtspunkte werden besonders kritisch, wenn diese beiden verschiedenen Arten von Feldeffekttransistoren
Seite an Seite in einer einzigen Halbleiterscheibe hergestellt werden sollen. Unter anderem
müssen Verarmungs-IfETS eine höhere Konzentration von
Dotierungsatomen in ihrer Kanalzone aufweisen als Anreicherungs-FETS.
Es sind viele verschiedene "Verfahren zur Steuerung der
Ladungsträgerkonzentration in den Kanalzonen vieler Arten von Feldeffekttransistoren bekannt. Beispielsweise
sind im Anreicherungsbetrieb und im Verarmungsbetrieb arbeitende Feldeffekttransistoren sowohl des
Isolierschicht- als auch des MOS-Typs hergestellt worden, indem mehrere Epitaxialschritte verwendet
wurden, um sowohl die Kanalzone als auch die Source- und Drainzone des Transistors zu bildeno Weiterhin
wurde eine Kombination von Epitaxial- und Diffusionsprozessen dazu benutzt, um die Zonen solcher Transistoren
zu bilden und die Konzentration der Ladungsträger in der Kanalzone in Übereinstimmung mit den
speziellen Dotierungsniveaus zu steuern, die bei den Epitaxial- und Diffusionsschritten verwendet wurden»
Wieder andere bekannte Verfahren zur FET-Herstellung
machten von einer Gate-tLegierungstechnik Gebrauch, um die Ladungsträgerkonzentration in der Kanalzone
zu bestimmen. Die zuletzt genannte Technik ist im einzelnen in der US-PS 3 767 984- für die Herstellung
von nebeneinander angeordneten Anreicherungs- und Verarmungs-GaAs-Bauelementen in einem gemeinsamen
Halbleiterträger beschrieben.
Allen bekannten Verfahren und insbesondere auch dem Verfahren nach der US-PG 3 767 984 ist der Nachteil
gemeinsam, daß es unmöglich ist, dicht beieinander angeordnete Bauelemente in einem Halbleitersubstrat
vollständig gegen gewisse Verfahrensschritte abzuschirmen,
die für andere Bauelemente erforderlich sind. Beispielsweise wird in dem Verfahren nach der
US-PS 3 7&7 984 ein Legierungsschritt angewendet,
um die Gateelektrode eines Anreicherungs-FET tiefer in das GaAs-Substrat einzutreiben als die entsprechende
Gateelektrode eines benachbarten Verarmungs-FETo
Dieser Legierungsschritt erfordert das Aufheizen der Gateelektrode des Anreicherungs-FET
auf eine hohe Temperatur und es ist schwierig, die Gateelektrode des benachbarten Verarmungs-FET gegen
diesen Verfahrensschritt abzuschirmen» Darüber hinaus
ist es bei dem Verfahren nach der US-PS 3 767 984
schwierig, die Dicke der Kanalzone genau zu kontrollieren,
wenn eine Legierungstechnik dazu benutzt wird, die Metallisierung der Gateelektrode in eine Halbleiterschicht
einzutreiben und dadurch die Konzentration der Ladungsträger in der Kanalzone zu bestimmen.
Bei Verfahren zur FET-Herstellung, die von einer
epitaxialen Abscheidung zur Bildung der die Kanalzone enthaltenden Schicht (Kanalschicht) und von
Festkörper-Diffusionsschritten zur Bildung der Gate-, Source- und Drainzonen Gebrauch machen, müssen normalerweise
die Anreicherungs-Bauelemente mit weniger Verunreinigungen dotiert werden als die Verarmungs-Bauelemente,
die nebeneinander auf einem einzigen Substrat hergestellt
werden» Es ist jedoch schwierig, wenn nicht
sogar unmöglich, die speziellen einzelnen Feldeffekttransistoren, die nicht zu behandeln sind, von den zu
behandelnden FETS zu isolieren, um sorgfältig die verschiedenen Niveaus der Ladungsträgerkonzentration in
den Kanalzonen der verschiedenen FETS zu erzeugen.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, ein neues Verfahren zur Herstellung von Feldeffekttransistoren
anzugeben, bei dem eine Wärmebehandlung nicht erforderlich ist und daher kein Verlust der
Kontrolle über die Dicke der Kanalzone und die Trägerkonzentration
zu befürchten ist, also die Nachteile vermieden sind, welche den oben behandelten bekannten
Epitaxial-Legierungs- und Epitaxial-Diffusions-Verfahren anhaften.
Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß die Gateelektrode ausreichend dünn und/oder aus
einem Material mit ausreichend kleinem Atomgewicht hergestellt wird, um für Protonen vorbestimmter
Energie durchlässig zu sein, während die Source- und Drainelektroden ausreichend dick oder aus einem
Material mit ausreichend großem Atomgewicht hergestellt werden, um für die Protonen vorbestimmter
Energie undurchlässig zu sein, und daß die Gateelektrode und die darunter liegende Kanalschicht
mit einer solchen Menge der Protonen vorbestimmter Energie beschossen werden, daß die durch die Gateelektrode
in die Kanalschicht eindringenden Protonen den spezifischen Widerstand der sich unter der Gate-
609825/0 67 5
elektrode befindenden Kanalzone auf einen Wert anheben, bei dem die Kanalzone bei vorbestimmter Drain-Source
-Spannung und der Gatespannung Null nichtleitend ist«
Bei dem erfindungsgemäßen Verfahren, das sowohl zur Herstellung von Silizium- als auch Galliumarsenid-Feldeffekttransistoren
der verschiedensten Art benutzt werden kann, wird also von einem neuen Protonen-Beschußverfahren
Gebrauch gemacht, bei dem über der Kanalzone eine sehr dünne Metallschicht hergestellt wird, die
letztlich als Gateelektrode verwendet wirdo Diese
Metallschicht wird mit Protonen hoher Energie beschossen, welche die Metallschicht durchdringen und
in die Kanalzone eindringen, wodurch sie den spezifischen Widerstand der Kanalzone gemäß der speziellen
Protonen-Dosierung erhöhen. Dieser Protonen-Beschüß dient zur Erzeugung von Fallen mit tiefem Niveau in
der Bandlücke des speziellen verwendeten Halbleitermaterials, wodurch in der Kanalzone für die Stromleitung
verfügbare Ladungsträger gebunden werden und der spezifische Widerstand der Kanalzone erhöht
wird. Bei der Herstellung von Anreicherungs-Feldeffekttransistoren hat das Verfahren die Wirkung,
die Kanalzone bei der Gatespannung Null und bei einer gegebenen Drain-Source-Spannung V^0 von allen
verfügbaren Ladungsträgern zu befreien» Ein dem Anreicherungs-FET
auf dem gleichen Chip benachbarter Verarmungs-FET kann gegen diesen Schritt des Protonenbeschu3ses
vollständig isoliert werden, indem dieses
609825/0 67
"benachbarte Bauelement durch eine geeignete Maske geschützt wird. Weiterhin braucht der Verarmungs-FET
keinen erhöhten Temperaturen ausgesetzt zu werden, weil der Protonenbeschuß bei Raumtemperatur ausgeführt
werden kann.
Bei der Herstellung von Feldeffekttransistoren mit
einer Schottky-Gateelektrode kann die dünne Gate-Metallschicht unmittelbar auf die Oberfläche des
FET-Kanals aufgebracht werden, um die gleichrichtende
Schottky-Sperrschicht zu bilden,, Andererseits kann das
erfindungsgemäße Verfahren auch zur Steuerung der Kanalleitfähigkeit in MOSFETS benutzt werden« In diesem
Fall kann man eine dünne Oxidschicht auf der Oberfläche des Kanals wachsen lassen oder abscheiden, bevor die
Gate-Metallschicht auf der Oxidschicht aufgebracht wirdο Dann können Protonen durch die metallische
Gateelektrode und die SiOo-üchicht in die Konalzone
des FET geschossen werden.
Demgemäß wird durch die Erfindung eine neue Klasse- von
Feldeffekttransistoren geschaffen, bei denen die Trägerkonzentration in der Kanalzone durch Protonanbeschuß
bestimmt wirdo Das dabei angewendete Verfahren erfordert
nicht die Anwendung hoher Temperaturen und ist daher besonders für die Herstellung von Anreicherungsund
Verarmung3-Feldefi'ekttransistoren in dem gleichen
Halbleiterchip geeignet»
RfISR? R
Ein besonderer Vorteil des erfindungsgemäßen "Verfahrens "besteht darin, daß eine genaue Ausrichtung der durch
Defektelektronen kompensierten Kanalzone zwischen den Source- und Drainzonen des Transistors gewährleistet
ist. Auch ist eine genaue Kontrolle des spezifischen Widerstandes der Kanalzone durch eine genaue Steuerung
der Protonenmenge möglich, die zur Erzeugung der durch Defektstellen kompensierten Donator- und Akzeptor-Leerstellenkomplexe
in der Kanalzone verwendet wird,,
Das erfindungsgemäße Verfahren kann ebenso zur Herstellung
von Feldeffekttransistoren mit einem Metall-Halbleiter-Kontakt,
wie beispielsweise Feldeffekttransistoren mit einer Schottky-G-ateelektrode oder mit einem PN-Übergang,
als auch für Metall-Oxid-Halbleiter-Feldeffekttransistor
en verwendet werden. Ein bevorzugtes Ausführungsbeispiel der Erfindung ist ein Galliumarsenid-Feldeffekttransistor
mit Schottky-Gateelektrode, der besonders als Breitband-Mikrowellenverstärker sowie
als Schaltglied in sehr schnellen Rechenschaltungen geeignet ist.
Die Erfindung wird im folgenden anhand der in der
Zeichnung dargestellten Ausführungsbeispiele näher
beschrieben und erläutert. Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei
anderen Ausführungsformen der Erfindung einzeln für
sich oder zu mehreren in beliebiger Kombination Anwendung finden. Es zeigen
1a bis 1m eine Anzahl seheiaatischer Querschnitte
zur Veranschaulichung der Verfahrensschritte bei der Herstellung eines
Feldeffekttransistors mit Schottky-Gateelektrode nach der Erfindung,
Figo 1n eine perspektivische Darstellung der
Anordnung nach Fig. 1m,
Figo 2a bis 2d eine Anzahl schematischer Querschnitte
zur Veranschaulichung der Verfahrensschritte
bei der Herstellung eines MOS-Feldeffekttransistors nach der
Erfindung und
Fig. 3 das schematische Schaltbild eines typischen,
nicht negierenden Logik-Schaltgliedes, das einen Anreicherungs- und
einen Verarmungs-FET umfaßt und dessen
FETS als monolithische, integrierte Schaltung hergestellt sein könneno
Fig. 1 veranschaulicht in ihrer Gesamtheit ein Verfahren
zur Herstellung eines Anreicherungs-Feldeffekttransistors mit einer Schottky-Gateelektrode. Bei einem speziellen,
mit Erfolg hergestellten GaAs-Feldeffekttransistor hatte das mit Chrom dotierte GaAs-Substrat 12 einen spezifischen
Widerstand von 10 Ohm.cm, eine Chromkonzentration von wenigstens 10 Atomen/cm^ und eine Dicke von etwa 0,4-50 mm»
Das GaAs-Substrat 12 nach Fig. 1a wurde zunächst in einen
609825/06TS
Ätzkorb aus Teflon (Polytetrafluoräthylen) gelegt und etwa drei bis fünf Minuten in Flußsäure (HF) eingetauchte
Danach wurde das Substrat 12 in entionisiertem Wasser etwa fünf Minuten lang gespült, worauf es etwa
während fünfzehn Sekunden einer Spülung mit warmem Aceton ausgesetzt wurde,, Dabei wurde das Aceton auf
einer Temperatur zwischen 50 und 55°C gehalten» Danach
wurde die das Substrat 12 bildende Scheibe für etwa fünfzehn Sekunden in eine warme Lösemittel-Mischung
gelegt, die zu je einem Drittel aus Trichloräthylen,
Aceton und Methanol bestand und wiederum auf einer Temperatur zwischen 50 und 55°G gehalten wurde.
Danach wurde das Substrat 12 erneut während etwa fünfzehn Sekunden mit warmem Aceton von etwa 55°G
gespült, wonach es in ein Bad mit warmem Isopropylalkohol
von etwa 65 bis 70°0 gebracht wurde, in dem
es wiederum gespült wurde. Die Scheibe 12 wurde dann mit einem weichen Tampon abgerieben, der vorher in
Iöopropylalkohol eingetaucht worden war. Danach wurde die Scheibe 12 erneut in warmem Isopropylalkohol
von 70 0 während etwa einer.Hinute gespült, wonach sie mit gefiltertem, trockenem Stickstoff trocken
geblasen und anschließend in einem Ofen bei etwa 1400G
wurde.
wurde.
140°0 während mindestens einer Stunde ausgebacken
Als nächstes wurde die in der vorstehend beschriebenen
Weise gereinigte und chemisch polierte GaAs-Scheibe
609825/06T5
in.eine auf Raumtemperatur gehaltene Ionenimplantationkammer
gebracht und darin mit ionisierten Schwefelatomen bestrahlt· Die Bestrahlung erfolgte zunächst bei 20 keV
12 /2
mit einer Strahldichte von 2 χ 10 Schwefelatomen/cm
1? und dann bei 100 keV mit einer Strahldichte von 6 χ 10
Schwefelatomen/cm . Durch diese doppelte Implantation wurde eine dünne, im wesentlichen gleichförmige Schicht
mit implantiertem Schwefel gebildet, deren Dicke in der Größenordnung von 0,2 um liegt und in der die Ladungstragerkonzentration
etwa 10 7cm3 bei einem Dotierungs-Wirkungsgrad
von 25% beträgt.
Die Scheibe nach Fig. 1b wurde dann in ein SILOX-Gerät
zur Oxidabscheidung gebracht, in dem eine Schicht 16
aus SiOp auf die obere fläche der Struktur aufgebracht wurde, wie es Fig. 1c zeigt. Diese Oxidschicht 16 verhindert
eine Disassoziation des GaAs und ein Herausdiffundieren der Schwefelionen während eines folgenden
Glühschrittes. Der Körper nach Figo 1c wurde dann in
einen Glühofen gebracht, in dem er bei einer Temperatur von etwa 800°0 während etwa zwanzig Minuten in einem
strömenden Formiergas geglüht wurde, das aus Np und Hp
im Verhältnis 90;1 bestand. Bei diesem Schritt wurden
die in der Schicht 14 implantierten Schwefelatome aktiviert und die durch die Implantation hervorgerufenen
Gitterfehler ausgeheilt, die sonst die Beweglichkeit der Ladungsträger in der Implantationsschicht
übermäßig vermindert hätten.
Die Scheibe 14 nach Fig. 1c wurde dann einer üblichen Photolack-Behandlung zugeführt, bei der zunächst die
SiOp-Schicht 16 von der Scheibenoberfläche mittels HF entfernt und danach auf der Oberseite der GaAs-Scheibe
eine Photolack-Maske 18 gebildet wurde» Danach wurde die Scheibe nach Fig. 1d einem geeigneten GaAs-Ätzmittel
ausgesetzt, wie beispielsweise einer Mischung aus NaOII und H0Op, das den nicht von der Maske 18 bedeckten Teil
der Implantationsschicht 14 entfernte, so daß ein mesaartiger
Inselbereich 22 zurückblieb, wie ihn Fig. 1e zeigte Bei tatsächlich hergestellten GaAs-Scheiben
hatten diese Mesabereiche 22 eine Breite von etwa 300 um
und eine Höhe von etwa 0,5/IQo Als nächstes wurde die
Photolack-Maske 18 von dem Mesabereich 22 nach Fig. 1e
entfernt und die gesamte Anordnung mit einer neuen Photolack-Maske 32 versehen, wie es Fig. 1f zeigt.
Nachdem die neue Photolack-Maske 32 ausreichend getrocknet
war, wurden zwei metallische Konto.ktflachen 3^
und 35 aus einer vernockelten Gold-Germanium-Legierung
in den Maskenöffnungen auf der Oberseite der Anordnung abgeschieden, wie es Fig. 1e zeigt. Nachdem die Kontaktflächen
34 und 35 an der Oberseite der GeAs-Schicht
ausreichend fest hafteten, wurde die Photolack-Maske 32
in einem Tauchbad gelöst und dadurch von der Oberfläche der Scheibe entfernt. Bei diesem Schritt blieben die
aus der Gold-Germanium-legierenden Source- und Drain-Kontakte
34- und 35 in Takt, wie es Fig. 1h zeigt. Die
Anordnung nach Fig. 1h wurde dann auf etwa 4000C für
die Dauer von etwa einer Minute in einer strömenden Atmosphäre aus 9Φσ N0 und 1O;o Ho erwärmt, um die
Source- und Drain-Kontakte in die Oberfläche der Mesa-Insel vom N-Typ einzlegieren, wie es Fig. 1i
zeigt. Diese Gold-G-ermanium-Koiitakte ~i>L\- und 35 bilden
eine Legierung mit der Iviesa-Insel 22 und drillen tatsächlich
bei der oben beschriebenen Wärmebehandlung teilweise unter die Oberfläche der Insel 22 ein.
Die in Fig. 1i dargestellte Scheibe wurde dann wiederum
einer Behandlung zur Erzeugung von Photomasken unterworfen, bei der eine weitere Photolack-Maslce 38 nach
Fig. 1j auf die Scheiben-Oberflache aufgebracht wurde»
Die Maske 38 hat eine zentrale öffnung 40 zur Aufnahme
einer sehr dünnen, als Gateelektrode dienenden Aluminiumschicht 42, die auf die Oberfläche der Anordnung nach
Fig. 1j in bekannter Weise aufgedampft wurde. Die Dicke
der iiluminiumschicht 42 betrugt etwa 1100 &. Nachdem
die Aluminiumschicht 4-2 an dem mit Ionen vom IT-Typ implantierten Kanalbereich 22 ausreichend haftete,
wurde die Anordnung nach Fig. 1k mit einem Lösungsmittel wie Aceton behandelt, um die Photolack-Maske 38
durch Auflösen und mit ihr die die Maske überlappenden Abschnitte der Aluminiumschicht 42 zu entfernen« Hierbei
bleibt eine sehr'schmale und dünne Gateelektrode aus Aluminium bestehen, die zwischen den Source- und
Drain-Kontakten 34· und 35 zentriert ist, wie es Fig. 1
zeigt.
609825/0675
Wie erwähnt, hatte die Gateelektrode 44 aus Aluminium
ο
eine Dicke von etwa 1100 A und eine Gate-Länge von etwa 3»0 .'-'mo Obwohl die Gateelektrode 44 bei diesem Ausführungsbeispiel zwischen den Source- und Drain-Kontakten 34- und 35 zentriert war, versteht es sich, daß sie nicht bei allen .anwendungen zentriert sein muß, sondern statt dessen auch in bezug auf die bource-L'lektrode versetzt sein kann, um den Serienwiderstand im Eingangs-Signalweg des Bauelements zu reduzieren,.
eine Dicke von etwa 1100 A und eine Gate-Länge von etwa 3»0 .'-'mo Obwohl die Gateelektrode 44 bei diesem Ausführungsbeispiel zwischen den Source- und Drain-Kontakten 34- und 35 zentriert war, versteht es sich, daß sie nicht bei allen .anwendungen zentriert sein muß, sondern statt dessen auch in bezug auf die bource-L'lektrode versetzt sein kann, um den Serienwiderstand im Eingangs-Signalweg des Bauelements zu reduzieren,.
Die Anordnung nach Figo 1 1 wurde dann in eine nicht
dargestellte Protonen-Beschußkammer gebracht, in der
12 ?
eine Dosis 45 von etwa 5»5 x 10 Protonen/cm* unter
Anwendung einer Beschleunigungsspannung von 150 keV
in die Kanalzone geschossen wurde. Durch diesen Protonenbeschuß wurde in der oben definierten Kanalzone 22 ein
beschossener Bereich 46 erzeugt. Dieser Bereich 46 ist durch kompensierte Fehlstellen charakterisiert, welche
die Konzentration der Ladungsträger in der Kanalzone in einem solchen Maß reduzieren, daß beim Anliegen
einer Gatespannung Null eine Abschnürung stattfindet. Diese Abschnürung beruht auf der Kombination des der
Schottky-Sperrschicht der Anordnung eigenen Potentials mit dem zugeordneten Verarmungsbereich bei Vq0 =0.
Die erwähnte Protonendosierung ergibt einen Anreicherungs-Feldeffekttransistor mit einem Drain-Sättigungsstrom
von 180 r A im Ein-Zustand bei einer Gatespannung von
+0,6 V und mit einem Drain-Keststrom I^e von 20 ? A
bei einer Gate-Source-Spannung Vq„ von 0 V0 Das Verhältnis
des Sättigungsströmes zum Üeststrom kann durch
eine Optimierung der Protonen-Dosierung verbessert werden. ·
609825/06 T. B
Be.i der Anordnung nach Fig. 1 1 betrug der üource-Drain-Abstand
9 '"Di1 die Dicke der Kanalzone 22 von
ihrer Oberfläche bis zur Grenzfläche zum Substrat 12 etwa 0,3,''-nu Die Kanalzone 22 hatte vor dem Protonenbeschuß
eine ursprüngliche Ladungsträger-Konzentration
* 17 /5
von etwa 10 ' .Ladungsträger/cm , während die Ladungsträger-Konzentration
nach dem Protonenbeschuß noch etwa 10 ^ Ladungsträger/cm-^ betrug, d.h. N(x) = 10 7cm .
Es ist zu beachten, daß der Bereich 46 des Protonenbeschusses nicht in die Source- und Drain-Kontakte 34
und 35 eindringt, die normalerweise etwas dicker sind als die Gateelektrode 44. Der durch den Protonenbeschuß
erzeugte Bereich 46 ist auf die inneren liänder der Source- und Drainkontakte 34 und 35 perfekt ausgerichtet
und erstreckt sich ohne Unterbrechung unterhalb der dünnen Gateelektrode 44 von der Source- zur Drainzone
des Transistors.
Die vorstehend anhand der Fig. 1g, 1h und 1i beschriebenen Verfahrensschritte können so modifiziert werden, daß die
Gold-Germanium-Kontakte 34 und 35 dicker gemacht werden,
als es diese Figuren zeigen, um eine Anordnung zu erhalten, wie sie Fig. 1m zeigt. Diese Anordnung hat dickere
Gold-Germanium-Kontakte 34' und 35'» welche die Anwendung
einer höheren Protonen-Dosierung und höherer Beschleunigungsspannungen ermöglichen, ohne daß die
Protonen durch diese Kontakte hindurch in die Source- und Drain-Zonen eindringen können. Da jedoch diese Gold-Germanium-Kontakte
34 und 35 bzw. 34' und 35* aus Atomen
609825/0675
bestehen, die normalerweise fünfmal schwerer sind als
die Aluminiumatome der Gateelektrode 44, dann ist es "bei gewissen Dosierungen und Beschleunigungsspannungen,
wie beispielsweise den oben erwähnten, nicht nötig, daß die aus einer Gold-Gemaanium-Legierung bestehenden
üource- und Drain-Kontakte dicker sind als die Gateelektrode aus .aluminium, durch welche die Px'otonen
hindurchdringen.
Die dreidimensionale Darstellung nach i''ir. 1n veranschaulicht
die Geometrie des soeben beschriebenen Anreicherungs-Feldef f ekttraiisisuors und zeigt insbesondere
eine Anschlußfläche 48, die es ermöglicht, auf einfache Weise einen .unschluß zur Gateelektrode 44
herzustellen.
Die Anwendung des erfindungsgemäßen Verfahrens zur
Herstellung eines anderen ü'yps eines Feldeffekttransistors
zeigt i'ig. 2. In Figo 2a ist ein Substrat 50 aus
H-Siliziuia dargestellt, auf dew eine epitaxiale (N+)-bchicht
52 abgeschieden worden ist, die eine Dicke von etwa 0,5 '.m und eine Ladungsträger-Konzentration von
etwa 10 Ladungsträgern/cm^ aufweist. Die Anordnung
nach Figo 2a wird dann einur üblichen photolithographischen
Behandlung unterworfen, während der eine nicht dargestellte, dünne iichicht aus IJiO0 erzeugt und photolitho^raphisch
mit einer üblichen Photolacktechnik behandelt wird, um eine oi0o-Insel 54 zu bilden« Diese dünne üi0o-Insel 5^-
C. C-
hat eine typische Dicke im Beroich zwischen 1000 und
1200 A .
R Π q R ? ί / Π
Die Anordnung nach Fig. 2b wird dann in eine erste Einrichtung aur Iietallab3cheidung gebracht, in der
auf den freien Flächen der ivpitaxialachicht 52 relativ
dicke Source- und Drain-Kontakte 5& und 60 aus Gold aufgebracht werden. Diese kontakte grenzen an die
ÖiOp-Insel 5^ an° Die Dicke dieser Kontakte beträgt
typischerweise zwischen 3000 und 5O0O A* ^ei Bedarf
können übliche Glühschritte verwendet werden, un zu gewährleisten, daß zwischen den Goldkontakten 5& und
und der darunterliegenden Epitaxialschicht 5<- ein guter
ohmscher Kontakt hergestellt wird. Dann wird die Anordnung einer zweiten Einrichtung zur lvletaliabsclieidung
zugefühx't, in der eine dünne Schicht 62 aus Aluminium
auf der Oberfläche der ßiüp-Insel ^A abgeschieden wird,
wie es Fig. 2c zeigt*
Diese Alumiumschicht 62 bildet die GateeleKtrode der
MOS-Struktur und hat eine typische Dicke von etwa
1100 A. Die Source- und Drain-Kontakte 58 und 60
können während dieses Abscheidungsschritte3 in geeigneter V/eise abgedeckt werden, um eine Abscheidung
von Aluminium auf diesen Kontakten zu verhindern ICs
ist leicht festzustellen, daß nach diesem Verfahrensschritt die Source-, Gate- und Drainelektroden miteinander
kurzgeschlossen sind. Dieses Problem kann jedoch leicht durch Anwendung einer geeigneten Ätztechnik
gelöst werden, die später noch beschrieben wird.
609825/0675
Die Anordnung nach Fig. 2c vjird dann in eine Protonen-Beschieunigungskammer
gebracht, in der ihre Überseite mit 150 keV-Protonen beschossen wurde. Die Dichte des
Ί P Protonenstrahlß lag in der Größenordnung von 5»5 x 10
Diese Protonen durchdringen die die Gateelektrode bildende Aluminiumschicht 62 und die darunter liegende SiO^-Schicht
54 und dringen in die Epitaxialschicht 52 ein, in der sie
eine Defektstellen-kompensierte N" -Zone 64 mit hohem spezifischem Widerstand bilden« Diese Zone 64- ist genau
auf die inneren Händer der Source- und Drain-Elektroden 48 und 50 ausgerichtet und erstreckt sich ohne Unterbrechung
zwischen diesen Elektroden. Die Ladungsträger-Konzentration in der N"~-Kanalzone 64 13t durch den
Protonenbeschuß von etwa 10 /cur auf etwa 10 7er reduziert worden. Diese Anordnung ist bei Anlegen einer
bestimmten Drain-Source-Spanming V,->q gesperrt, wenn
die Gate-Spannung Vq^ Null ist.
In diesem stadium des Verfahrens 13t die die Gateelektrode
bildende Aluminiumschicht 62 noch immer mit den Source- und Drain-Elektroden 48 und 50 kurzgeschlossen. Demgemäß müssen geeignete Schritte zur
elektrischen Isolierung angewendet werden, die bewirken, daß die Handbereiche 66 der Aluminiumschicht
durch Ätzen entfernt werden. Durch diesen Schritt wird der Gate-Anschluß G gemäß Fig. 2d von den Source- und
Dpain-Anschlüssen S bzw. D elektrisch isoliert» Venn
jedoch der MOSFET als Strombegrenzer eingesetzt werden soll, bei dem die Gateelektrode mit der Source- oder
Drain-Elektrode verbunden ist, dann genügt es, wenn
09825/0675
die Metalls chiclit 64 der Gateelektrode nur an einem
Rand durch Ätzen entfernt wirdo
Zur Entfernung der freiliegenden Randabschnitte 66
der Gateelektrode 62 wird, nachdem die Gateelektrode mit einem nicht dargestellten Photolack in geeigneter
V/eise abgedeckt worden ist, so daß nur ihre itandbereiche 68 frei bleiben, Salzsäure (HGl) verwendet.
Zum Erreichen einer maximalen steilheit G ist es erwünscht, daß die Gateelektrode mit ihren Rändern
so dicht wie möglich an die üource- und Drain-Elektroden
58 und 60 heranreicht.
ütatt dessen gibt es auch andere brauchbare Methoden
zum Entfernen der Gate-Lietallschicht und den in Fig. 2d
dargestellten Bereichen 66 zum Aufheben de3 Kurzschlusses
zwischen der Gateelektrode 62 und den üource- und Drain-Elektroden 58 und 60. Beispielsweise kann die Anordnung
während der Anwendung der balzsäure gekippt werden, um
die Salzsäure vom mittleren Bereich der Gateelektrode
fernzuhalten. Eine andere Iuethode zur Losung dieses ■
Problems eines elektrischen Kurzschlusses zwischen den üource- und Drain-Elektroden einerseits und der
Gateelektrode- 62 andererseits könnte darin bestehen, eine dünne üiOp-Üchicht auf der gesamten Oberfläche
der Anordnung vor dem Abscheiden der Lie tall schicht
für die Gateelektrode aufzubringen. Diese üi0o-üchicht
würde dann die üource- und Drain-Elektroden von der Gateelektrode körperlich trennen.
η p fi ? ^ / η « τ ü
Die gestrichelten Linien 70 und 72 in Fig. 2d zeigen
an, daß sich die N -Source- und Drain-Zonen nicht bis zur Grenzfläche 7^- zwischen der Epitaxialschicht
und dem Substrat zu erstrecken brauchen,, Dies kann beispielsweise durch die Anwendung eines Diffusionsoder Ionenimplantations-Verfahrens zur Bildung einer
durchgehenden N+-Schicht erreicht werden, die nicht
bis zur Grenzfläche 74· durchdringt. Statt dessen ist
es auch möglich, beim Wachsen der Epitaxialschicht Dotierungsatome erst kurz vor Vollendung der Epitaxialschicht
einzuführen, so daß nur von der Grenzfläche entfernte Bereiche der Epitaxialschicht 52 N+-leitend
sind ο
Es ist offensichtlich, daß da's anhand der Fig. 1 und
beschriebene Verfahren in vielfältiger Weise variiert werden kann, ohne dabei den Erfindungsgedanken preiszugeben.
Beispielsweise kann die bei der Herstellung des MOSFET nach Fig. 2d angewendete photolithographische
Masken- und Ätztechnik so modifiziert werden, daß die die Gateelektrode bildende Schicht 62 genau auf die
inneren Händer der N+-leitenden Source- und Drain-Zonen
76 und 78 ausgerichtet sind. In diesem Fall
müssen die Source- und Drain-Elektroden 58 und 60
seitlich von der N~-leitenden FET-Kanalzone 64- abgerückt
werden, was durch entsprechende Maskierung der Epitaxialstruktur nach Fig. 2b vor der Bildung der
Source- und Drain-Kontakte 58 und 60 und vor der Protonen-Implantation erfolgen kann.
987 5/0*75
Das in Fig„ 3 dargestellte, nicht negierende Logikglied
veranschaulicht den bedeutenden Nutzen, den man aus der Anwendung des erfindungsgemäßen Verfahrens
ziehen kanno Es handelt sich dabei um ein
typisches Schaltglied für elektronische Iiechner, in dem ein Verarmungs-Feldeffekttransistor 80 mit
einer Schottky-Gateelektrode unmittelbar mit einem Anreicherungs-Feldeffekttransistor 82 mit Schottky-Gateelektrode
in Kaskade geschaltet ist. Der Eingangs-FET
80 ist über einen Lastwiderstand 84 mit dem Anschluß 86 für eine Spannungsquelle verbunden, mit
der auch der Ausgangs-FET 82 über einen Lastwiderstand 88 verbunden ist. Die Source-Elektroden der
beiden FETS 80 und 82 sind, wie ersichtlich, geerdet, wogegen die Drain-Elektrode 90 des Eingangs-FET 80
mit der Gateelektrode 92 des Ausgangs-FET 82 verbunden
ist.
Der Verarraungs-FET 80 ist normalerweise leitend, wenn
er an eine Spannungsquelle angeschlossen ist,- während
der Anreicherungs-FET 82 normalerweise nichtleitend ist, so daß seine Drain-Elektrode 94- annähernd auf dem
Potential der Speisespannung liegt. Wenn ein ins Hegative gehender Impuls 96 an die Gateelektrode des Eingangs-FET
80 angelegt wird, wie es in Fig. 3 angezeigt wird, wird der Eingangs-FJJT 80 in den Sperrzustand gebracht,
so daß seine Drain-Elektrode das Potential der Speisespannung annimmt. Diese Spannungsänderung an der Gate-Elektrode
92 des Ausgangs-FET 82 bewirkt die notwendige
609825/06
Anreicherung der Ladungsträger im Kanal des. Anreicherungs-FET
82, so daß dieser Transistor leitend wird. Infolgedessen entsteht an der Drain-Elektrode
94· des Ausgangs-FET 82 eine üpannungsänderung
in negativer Richtung, so daß die Schaltungsanordnung nach Fig. 3 eine nichtnegierende
Logikschaltung bildet, deren Ausgangsimpuls 98 den Eingangsimpuls 96 nachzeichnet. Wenn der
Eingangsimpuls 96 auf den logischen Nullpegel
zurückkehrt, wie es Fig. 3 zeigt, geht auch der Ausgangspuls 98 auf den logischen 1-iullpegel zurück,
weil der Eingangs-FET 80 erneut leitend und der Ausgangs-FET 82 erneut nichtleitend wirdo
609825/0675
Claims (6)
- Patentansprüche( 1 ο !Verfahren zur Herstellung von Anreicherung«- ^-^Feldeffekttransistoren mit isolierter steuerelektrode, bei dem auf einem Substrat eine Kanalschicht erzeugt und auf der Kanalschicht Source-, Gate- und Drain-Elektroden gebildet werden, dadurch gekennzeichnet, daß die Gate-Elektrode (44) ausreichend dünn und/oder aus einem Material mit ausreichend kleinem Atomgewicht hergestellt wird, um für Protonen vorbestimmter Energie durchlässig zu sein, während die Source— und Drain-Elektroden (34, 35) ausreichend dick oder aus einem Material mit ausreichend großem Atomgewicht hergestellt werden, um für die Protonen vorbestimmter Energie undurchlässig zu sein, und daß die Gate-Elektrode (44) und die darunter liegende Kanalschicht (22) mit einer solchen Menge der Protonen vorbestimmter Energie beschossen werden, daß die durch die Gate-Elektrode (44) in die Kanalschicht (22^ eindringenden Protonen den spezifischen Widerstand der sich unter der Gate-Elektrode (44) befindenden Kanalzone (46) auf einen Wert anheben, bei dem die K'analzone (46) bei vorbestimmter Drain-Source-Spannung und der Gate-Spannung Null nichtleitend ist.609825/0675
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrode (44·) zur Bildung einer Schottky-Sperrschicht unmittelbar auf die Kanalschicht (22) aufgebracht wird.
- 3· Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung eines MOS-Feldeffekttransistors auf die Kanalschicht (52) vor dem Aufbringen der Gate-Elektrode (62) eine Isolierschicht (54) aufgebracht und die Protonen durch die Gate-Elektrode (62) und die Isolierschicht (54) hindurch in die Kanalschicht (52) geschossen werden.
- 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Source- und Drain-Elektroden (34, 35) aus einem Material hergestellt werden, dessen Atomgewicht wenigstens fünfmal so groß ist wie das Atomgewicht des Materials, aus dem die Gate-Elektrode (44) hergestellt wird.
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Source- und Drain-Elektroden (34, 35) aus einer Gold-Gerinanium-Legierung und die Gate-Elektrode (44) aus Aluminium hergestellt werden»
- 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Source- und Drain-Elektroden (341, 35') mit einer Dicke in der Größenordnung von 3OOO bis 5OOO A und die Gate-Elektrode (44*)ο mit einer Dicke in der Größenordnung von 1100 A oder weniger aufgebracht werdeno609825/0877« Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gate-Elektrode (44) und die darunter liegende Kanalzone (46) mit Protonen in einer Menge von etwa 5>5°ΊΟ Protonen/cm und unter Anwendung einer Beschleunigungsspannung von 150 keV bestrahlt werden.8«, Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in die Kanalschicht (52) vor dem Aufbringen der Elektroden (58, 60, 62) Dotierungsionen in einer solchen Menge eingepflanzt werden, daß eine Ladungsträgerkonzentration von etwa 10 Ladungsträger/cm^ erreicht wird, und daß durch das Beschießen mit Protonen die Ladungsträger-Konzentration in der Gate-Zone (64) auf etwa 10 ^ Ladungsträger/cm^ vermindert wird.609875/087 5L e e r s e i t e
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US530117A US3912546A (en) | 1974-12-06 | 1974-12-06 | Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2553838A1 true DE2553838A1 (de) | 1976-06-16 |
DE2553838B2 DE2553838B2 (de) | 1977-10-27 |
Family
ID=24112513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752553838 Ceased DE2553838B2 (de) | 1974-12-06 | 1975-11-29 | Verfahren zur herstellung von anreicherungs-feldeffektransistoren |
Country Status (4)
Country | Link |
---|---|
US (1) | US3912546A (de) |
JP (1) | JPS5183478A (de) |
DE (1) | DE2553838B2 (de) |
GB (1) | GB1504017A (de) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2631873C2 (de) * | 1976-07-15 | 1986-07-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand |
US4111725A (en) * | 1977-05-06 | 1978-09-05 | Bell Telephone Laboratories, Incorporated | Selective lift-off technique for fabricating gaas fets |
US4160984A (en) * | 1977-11-14 | 1979-07-10 | Hughes Aircraft Company | Schottky-gate field-effect transistor and fabrication process therefor |
US4243895A (en) * | 1978-01-04 | 1981-01-06 | Nazarian Artashes R | Integrated injection circuit |
US4277882A (en) * | 1978-12-04 | 1981-07-14 | Fairchild Camera And Instrument Corporation | Method of producing a metal-semiconductor field-effect transistor |
US4263605A (en) * | 1979-01-04 | 1981-04-21 | The United States Of America As Represented By The Secretary Of The Navy | Ion-implanted, improved ohmic contacts for GaAs semiconductor devices |
US4204893A (en) * | 1979-02-16 | 1980-05-27 | Bell Telephone Laboratories, Incorporated | Process for depositing chrome doped epitaxial layers of gallium arsenide utilizing a preliminary formed chemical vapor-deposited chromium oxide dopant source |
US4244097A (en) * | 1979-03-15 | 1981-01-13 | Hughes Aircraft Company | Schottky-gate field-effect transistor and fabrication process therefor |
FR2461358A1 (fr) * | 1979-07-06 | 1981-01-30 | Thomson Csf | Procede de realisation d'un transistor a effet de champ a grille auto-alignee, et transistor obtenu par ce procede |
US4379005A (en) * | 1979-10-26 | 1983-04-05 | International Business Machines Corporation | Semiconductor device fabrication |
US4377899A (en) * | 1979-11-19 | 1983-03-29 | Sumitomo Electric Industries, Ltd. | Method of manufacturing Schottky field-effect transistors utilizing shadow masking |
JPS5772385A (en) * | 1980-10-24 | 1982-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of field-effect transistor |
JPS5892274A (ja) * | 1981-11-28 | 1983-06-01 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
JPS5895871A (ja) * | 1981-11-30 | 1983-06-07 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
US4474623A (en) * | 1982-04-26 | 1984-10-02 | Raytheon Company | Method of passivating a semiconductor body |
JPS5955072A (ja) * | 1982-09-24 | 1984-03-29 | Fujitsu Ltd | 半導体装置の製造方法 |
US4837175A (en) * | 1983-02-15 | 1989-06-06 | Eaton Corporation | Making a buried channel FET with lateral growth over amorphous region |
US4833095A (en) * | 1985-02-19 | 1989-05-23 | Eaton Corporation | Method for buried channel field effect transistor for microwave and millimeter frequencies utilizing ion implantation |
US4601096A (en) * | 1983-02-15 | 1986-07-22 | Eaton Corporation | Method for fabricating buried channel field effect transistor for microwave and millimeter frequencies utilizing molecular beam epitaxy |
US4724220A (en) * | 1985-02-19 | 1988-02-09 | Eaton Corporation | Method for fabricating buried channel field-effect transistor for microwave and millimeter frequencies |
US4935789A (en) * | 1985-02-19 | 1990-06-19 | Eaton Corporation | Buried channel FET with lateral growth over amorphous region |
DE3569859D1 (en) * | 1985-12-24 | 1989-06-01 | Fujitsu Ltd | Logic circuit |
JPH088357B2 (ja) * | 1986-12-01 | 1996-01-29 | 三菱電機株式会社 | 縦型mosトランジスタ |
JPS63205930A (ja) * | 1987-02-21 | 1988-08-25 | Ricoh Co Ltd | 半導体集積回路装置の製造方法 |
JPH01220822A (ja) * | 1988-02-29 | 1989-09-04 | Mitsubishi Electric Corp | 化合物半導体装置の製造方法 |
US6265756B1 (en) | 1999-04-19 | 2001-07-24 | Triquint Semiconductor, Inc. | Electrostatic discharge protection device |
US6764551B2 (en) * | 2001-10-05 | 2004-07-20 | International Business Machines Corporation | Process for removing dopant ions from a substrate |
FR2834130B1 (fr) * | 2001-12-20 | 2005-02-18 | Thales Sa | Procede d'amelioration des caracteristiques optiques de composants optoelectroniques multicouches |
US7445690B2 (en) | 2002-10-07 | 2008-11-04 | Tokyo Electron Limited | Plasma processing apparatus |
US7442600B2 (en) * | 2004-08-24 | 2008-10-28 | Micron Technology, Inc. | Methods of forming threshold voltage implant regions |
US8120072B2 (en) * | 2008-07-24 | 2012-02-21 | Micron Technology, Inc. | JFET devices with increased barrier height and methods of making same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1244225A (en) * | 1968-12-31 | 1971-08-25 | Associated Semiconductor Mft | Improvements in and relating to methods of manufacturing semiconductor devices |
US3590471A (en) * | 1969-02-04 | 1971-07-06 | Bell Telephone Labor Inc | Fabrication of insulated gate field-effect transistors involving ion implantation |
BE759058A (de) * | 1969-11-19 | 1971-05-17 | Philips Nv | |
US3649369A (en) * | 1970-03-09 | 1972-03-14 | Hughes Aircraft Co | Method for making n-type layers in gallium arsenide at room temperatures |
US3756862A (en) * | 1971-12-21 | 1973-09-04 | Ibm | Proton enhanced diffusion methods |
-
1974
- 1974-12-06 US US530117A patent/US3912546A/en not_active Expired - Lifetime
-
1975
- 1975-11-07 GB GB46188/75A patent/GB1504017A/en not_active Expired
- 1975-11-29 DE DE19752553838 patent/DE2553838B2/de not_active Ceased
- 1975-12-05 JP JP50144070A patent/JPS5183478A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5183478A (en) | 1976-07-22 |
US3912546A (en) | 1975-10-14 |
GB1504017A (en) | 1978-03-15 |
JPS5243068B2 (de) | 1977-10-28 |
DE2553838B2 (de) | 1977-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2553838A1 (de) | Verfahren zur herstellung von anreicherungs-feldeffekttransistoren | |
DE68911702T2 (de) | Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. | |
DE2631873C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand | |
EP0034729B1 (de) | Verfahren zur Herstellung einer GaAs-Halbleiteranordnung | |
DE3019850C2 (de) | ||
DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
DE2160427C3 (de) | ||
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE2652253A1 (de) | Verfahren zum herstellen von halbleiterbauelementen | |
DE3939319A1 (de) | Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung | |
DE2247975C3 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE10036891A1 (de) | Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE3149101C2 (de) | ||
DE3650573T2 (de) | Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE19540665C2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE2628406A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE2212489A1 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE3538855C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHV | Refusal |