DE2247975C3 - Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren - Google Patents

Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren

Info

Publication number
DE2247975C3
DE2247975C3 DE2247975A DE2247975A DE2247975C3 DE 2247975 C3 DE2247975 C3 DE 2247975C3 DE 2247975 A DE2247975 A DE 2247975A DE 2247975 A DE2247975 A DE 2247975A DE 2247975 C3 DE2247975 C3 DE 2247975C3
Authority
DE
Germany
Prior art keywords
type
semiconductor regions
layer
ion
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2247975A
Other languages
English (en)
Other versions
DE2247975A1 (de
DE2247975B2 (de
Inventor
Jeno Dipl.-Phys. 8021 Neuried Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2247975A priority Critical patent/DE2247975C3/de
Priority to GB3819173A priority patent/GB1417055A/en
Priority to US400329A priority patent/US3859716A/en
Priority to JP10830973A priority patent/JPS5550397B2/ja
Priority to FR7334477A priority patent/FR2201541B1/fr
Priority to LU68516A priority patent/LU68516A1/xx
Priority to IT29511/73A priority patent/IT993472B/it
Priority to NL7313426A priority patent/NL7313426A/xx
Priority to BE136187A priority patent/BE805480A/xx
Publication of DE2247975A1 publication Critical patent/DE2247975A1/de
Publication of DE2247975B2 publication Critical patent/DE2247975B2/de
Application granted granted Critical
Publication of DE2247975C3 publication Critical patent/DE2247975C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren, bei dem auf ein elektrisch isolierendes Substrat inselförmige Halbleilergebiete aufgebracht werden, diese Halbieitergebiete mit Source- und Drainzonen eines ersten und zweiten Leitungstyps versehen werden und auf die inselförmigen Halbieitergebiete Gate-Oxidschichten für die Transistoren aufgebracht werden.
Dünnschicht-Sehaltungen mit komplementären MOS-Transistoren, und zwar speziell mit Silizium (ESFI-Komplementär-Kanal-MOS- Schaltkreise), und ihre Herstellungsverfahren sind bereits bekannt. Unter ESFl-Komplementär-MOS-Schaltkreison (Epitaxial Silizium-Filme auf Isolatoren) werden Schaltkreise verstanden, bei denen Silizium-Filme epitaktisch auf Isolatoren, beispielsweise auf einem isolierenden Substrat aus Spinell oder Saphir abgeschieden werden. Zwischen den einzelnen Siliziuminseln befindet sich dabei Luft oder eine isolierende Zwischenschicht. In den inselförmigen Siliziumhalbleiterschichten befinden sich durch Diffusion erzeugte Source- und DrL>inzonen. Über dem Gebiet zwischen Source und Drain ist der Gate:solator, der gewöhnlich aus einer SiOa-Schicht besteht, aufgebracht. Die Source- und Drainzonen und das Gate sind mit Elektroden, beispielsweise mit Aluminiumelektroden, versehen. Die Herstellung einer solchen Anordnung ist aus der Zeilschrift »Proceedings of the IEEE, Vol.57, No. 9, September 1969 zu entnehmen. ESFl-Komplementär-MOS-Schaltkreise sind schneller als MOS-Schaltkreise in massivem Silizium, da die pn-Übergangskapazitäten und die Kapazitäten zwischen den Metallisationen und dem Substrat praktisch entfallen.
Aber auch bei den herkömmlichen ESFl-MOS-Schallkreisen treten noch immer parasitäre Kapazitäten auf. Infolge dieser Überlappungskapazitäten zwischen der Gateelektrode und der Drainzone und zwischen der Gateelektrode und der Sourcezone ist die Funktionsgeschwindigkeit solcher Schaltkreise kleiner als bei Schaltkreisen, bei denen diese Kapazitäten nicht auftreten. Weiterhin ist aus der Zeitschrift »Philips Technische Rundschau«, 31. )ahrgang, 1970/71, Seiten 278 — 281 zu entnehmen, daß zur Verminderung der parasitären Kapazitäten der Abstand zwischen Source- und Drainzone bei MOS-Transistoren sehr klein sein muß, weshalb zu deren Herstellung das lonenimplantationsverfahren vorgeschlagen wird, wobei die Gateelektrode als Maske dient. Diese Erkenntnis macht sich die Erfindung zunutze.
Außerdem ist aus dem »IBM Technical Disclosure Bulletin«, VoI 12, No. 12, May 1970, die Herstellung von komplementären Feldeffekttransistoren in einer Massiv-Silizium-Technik zu entnehmen, bei der eine kombinierte Gal'ium-Phosphor-Diffusion durchgeführt wird. Dabei werden als Diffusionsmasken sowohl SiO;?- als auch SijN4 (Siliziumnitrid)-Schichten nebeneinander verwendet.
Die Aufgabe, die der Erfindung zugrunde liegt, besteht in der Herstellung von Dünnschicht-Sehaltungen mit komplementären MOS-Transistoren, insbesondere nach der ESFI-Technologie, bei denen
I. parasitäre Kapazitäten der herkömmlichen
ESFI-MOS-Schaliungen vermieden werden können und
2. die Herstellung des Schaltkreises ohne eine Doppelmaskierung erfolgt.
Diese Aufgabe wird durch ein Verfahren gelöst, das erfindungsgemäß dadurch gekennzeichnet ist, daß auf den Gate-Oxidschichten und auf uen freiliegenden Oberflächen der inselförmigen Halbleitergebiete eine Schicht aus Elektrodenmaterial aufgebracht wird, daß in einem ersten Ätzschritt über den Halbleitergebieten mit Source- und Drainzonen des ersten Leitungstyps erste Öffnungen in der Schicht erzeugt werden, wobei der jeweils zwischen den Source- und Drainzonen verbleibende Teil der Schicht erste Gateelektroden bildet, daß durch eine erste Ionenimplantation mit Ionen einer ersten lonenart in vorgegebener Dosis durch die ersten Öffnungen hindurch erste Bereiche des ersten Leitungstyps erzeugt werden, daß in einem zweiten Ätzschritt über den Halbleitergebieten mit Source- und Drainzonen des zweiten Leitungstyps zweite Öffnungen in der Schicht erzeugt werden, wobei der jeweils zwischen den Source- und Drainzonen verbleibende Tei! der Schicht zweite Gateelektroden bildet, und daß eine zweite Ionenimplantation mit Ionen einer zweiten lonenart, die einen zur ersten lonenart entgegengesetzten Leitungstyp ergibt und deren Dosis kleiner ist als die Dosis der ersten lonenart, durch die ersten und zweiten Öffnungen hindurch vorgenommen wird, so daß unterhalb der zweiten Öffnungen zweite Bereiche des zweiten Leitungstyps entstehen, wogegen der Leitungs- jo typ der ersten Bereiche unverändert bleibt.
Vorzugsweise werden zur n-Dotierung Phosphorionen implantiert und zur p-Dotierung liorionen implantiert. ·
Vorteilhafterweise kann für den selbstjustierenden Implantationsprozeß die Gateelektrode selbst als Maske verwendet werden.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß sowohl die Dotierung der n-Bereiche mit Donatoren als auch die Dotierung der p-Bereiche mit Akzeptoren aufeinanderfolgend durchgeführt werden kann, ohne daß bereits dotierte Bereiche wieder durch eine Schutzschicht abgedeckt werden müssen. Die Erfindung weist also den Vorteil auf, daß keine Doppelmaskierung erforderlich ist.
Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den Figuren bevorzugter Ausführungsbeispiele des Verfahrens nach der Erfindung und seiner Weiterbildungen hervor.
In den Fig. 1 bis 3 sind einzelne Verfahrensschritte des erfindungsgemäßen Verfahrens schematisch dargestellt.
Zu der Erfindung führten die folgenden Überlegungen. Nachdem zunächst mit herkömmlichen Diffusions-, Oxydations- und photolithographischen Prozessen die ESFI-Komplementär-MOS-Schaltkreise nach Fig. 1 hergestellt werden, wird in einem Verfahrensschritt die Gateelektrodenschicht entweder über den mit Akzeptoren zu dotierenden oder den mit W) Donatoren zu dotierenden Halbleitergebieten teilweise entfernt, so daß an den dann freiliegenden Stellen durch Ionenimplantation Ionen einer ersten lonenart einer vorgegebenen Dosis in die Bereiche unter den freiliegenden Stellen implantiert werden. In einem weiteren Verfahrensschritt wird die Metallschicht über den komplementär zu dotierenden Stellen der komplementären inselförmigen Haibleitergebiete entfernt. Alle nun freiliegenden Bereiche werden durch Ionenimplantation mit Ionen einer zweiten Ionenart dotiert. Die Ionen der zweiten Ionenart sind vom entgegengesetzten Dotierungstyp. Die Dosis der Ionen des zweiten Typs ist kleiner als die Dosis der Ionen des ersten Typs.
Die Gebiete, die zuerst implantiert wurden, enthalten nach den beiden abgeschlossenen Implanta'inns schritten die Ionen beider Ionenarten. Da aber die Dosis der Ionen des ersten Dotierungstyps größer ist yls die Dosis der Ionen des zweiten Dotierungstyps, wird der Dotierungslyp von der ersten lonenart bestimmt.
Für den selbstjustierenden Implantationspro/eli wird die Gateelektrodenschicht als Maske verwendet. Die Ionenenergie muß so groß sein, daß die Ionen, die aiii die Gateelektrodenschicht auftreffen, nicht in das Halbleitermaterial vordringen können, daß aber die Ionen, die auf den freiliegenden Gateisolator aultrellen. in das unter dem Gateisolator liegende Halblciicrgcbict vordringen können.
Die endgültige Slrukiur der Metallisierungen IaIJi auch die Gebiete zwischen den einzelnen MOS-Transistoren frei. Bei den vorliegenden ESFI-Komplemen lär-MOS-Schaltkreisen befindet sich zwischen den einzelnen inselförmigen Halbleitergebieten kein Halbleitermaterial, sondern Luft oder eine isolierende Zwischenschicht, auf die die beiden Implantationsschritte keinen Einfluß haben. Bei herkömmlichen Komplementär-MOS-Schaltkreisen in Massivsili/iuni wären jedoch zusätzliche Maskierungen und daher mehrere Prozeßschritte notwendig.
Im folgenden wird ein erfindungsgemäßes Verfahren zur Herstellung von Komplementiir-MOS-Schaliungen an Hand der F i g. 1 bis 3 beschrieben. In der F i g. 1 ist eine mit einer Aluminiumschicht als Gateelekimdenschicht bedeckte Komplementär-MOS-Struktur dargestellt, die zwei verschiedene, herkömmliche Transistortypen enthält. Dabei sind in an sich bekannter Weise .ml einem isolierenden Substrat I, das vorzugsweise aus Spinell oder Saphir besteht, die inselförmigen Halbleitergebiete 2 und 22 aufgebracht. Als Halbleitermaterial dient vorzugsweise Silizium. Das eine Halbleitergebiet, beispielsweise das Halbleitcrgebiet 2. enthält die beiden diffundierten p-leitenden Gebiete ϊ und 6, die als Source- b/w. als Drainzone dienen. Das andere Halbleitergebiet, beispielsweise das Halbleitergebiet 22, enthält als Source und Drain die n-lcitenden diffundierten Gebiete 55 bzw. 66. Auf den Halbleitergebieten ist jeweils zwischen Source und Drain ein Gateisolator 3 bzw. 33 angeordnet. Als Material für den Gateisolator wird beispielsweise S1O2 verwendet. Zwischen den inselförmigen Halbleitergebieten ist vorzugsweise eine Zwischenschicht angeordnet, die beispielsweise aus S1O2 oder S13N4 besieht. Die Zwischenschicht ist mit 15 bezeichnet. Auf den freiliegenden Oberflächen der Zwischenschichten 15, der Gateoxidschicht 3, 33 und der inselförmigen Halbleitergebiete 2, 22 befindet sich eine Elektrodenschicht, die vorzugsweise aus aufgedampftem Aluminium besteht. Die Dicke dieser Aluminium-Aufdampfschicht beträgt vorzugsweise 1 um. Das Aluminium ist in elektrischem Kontakt mit den diffundierten Gebieten.
Bei einer weiteren Ausgestaltung des Verfahrens nach der Erfindung besteht die Elektrodenschichi aus einem hochschmelzenden Elektrodenmaterial, beispielsweise aus Silizium oder Molybdän.
Im folgenden werden nun diejenigen Stellen der Aluminiumschicht über denjenigen Stellen der Halb-
leilcrschichl entfernt, in die Ionen implantiert werden sollen. Beispielsweise werden, wie aus der I" i g. 2 ersichtlich, Aussparungen 7 und 8 in die Aluminiumschicht geätzt. Es werden nun durch die Aussparungen 7 und 8 hindurch beispielsweise Donatoren in die Bereiche 11 und 12 des Halbleitergebietes 22 implantiert. Dabei erfolgt die Ionenimplantation so lange, bis in dem llalblcitergcbiet eine vorgegebene Konzentration der Donaloren erreicht ist. In den nicht diffundierten Bereichen Il und 12 wird die Dotierungskonzentration von dem implantierten Dotierstoff bestimmt. Die Implantation beeinflußt die diffundierten Gebiete nicht. Wie aus der Fig. 3 ersichtlich ist, werden nun in einem weiteren Verfahrensschritt Aussparungen 9 und 10 in die Aluminiumschicht geätzt, gleichzeitig wird in demselben Ätzschriu die endgültige Metallisierung hergestellt. Die Implantation von Ionen in frei liegende Gebiete auch außerhalb der bereits implantierten Gebiete ist nicht störend. Nach diesem Ätzvorgang besitzt also die Lcilerbahnanordnung ihre endgültige i'orm. Im nächsten Verfahrensschritt werden nun Akzeptoren mittels Ionenimplantation in die Struktur eingebracht. Dabei erfolgt die Implantation so lange, bis in den Gebieten 13 und 14 eine vorgegebene Konzentration der Akzeptoren erreicht ist. Die Dosis der Akzeptoren, die in die Gebiete 11 und 12 implantiert werden, ist kleiner als die Dosis der ursprünglich in die Gebiete 11 und 12 implantierten Donatoren. Da nach der unten beschriebenen Aktivierung die Konzentration der Donatoren, die in die Gebiete 11 und 12 implantiert wurden, größer ist als die Konzentration der Akzeptoren, die in diese Gebiete implantiert wurden, sind diese Gebiete n-lcilend.
Nach der Implantation werden die implantierten Bereiche aktiviert. Dazu wird die Halbleiteranordnung vorzugsweise 10 bis 20 min lang auf etwa 500°C erhitzt. Diese Temperung bewirkt, daß die implantierten Ionen, die zunächst elektrisch in-aklive Zwischengillcrpliitze einnehmen, auf elektrisch aktive Gilterplätzc übergehen.
Donatoren und Akzeptoren sind unterschiedlich aktivierbar, d. h. das Verhältnis der Anzahl der implantierten Ionen zu der Anzahl der Ionen, die elektrisch aktive Gitterplätze einnehmen, ist nach der Aktivierung für Donatoren und Akzeptoren unterschiedlich. Deshalb wird die Akzeptorionen- und Donatorionendosis so ausgewählt, daß nach der Aktivierung in den Bereichen 11 und 12 die Donatorcnkonzentration größer ist als die Akzeptorenkonzentration.
Mit Hilfe des erfindungsgemäßen Verfahrens ist es auch möglich, durch Ionenimplantation mit p-Dotierung zuerst die positiven Source- und Drainzonen herzustellen und anschließend nach dem zweiten Ätzvorgang durch weitere Ionenimplantation in den dazu komplementären Halbleitergebieten die η-Gebiete herzustellen. Die zuerst implantierte Dosis des Dotierungsmaterial muß größer sein.
Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zur Herstellung von Dünnschieht-Schaltungen mit komplementären MOS-Transistoren, bei dem auf ein elektrisch isolierendes Substrat insclförmige Halbleitergebiete aufgebracht werden, diese Halbleitergebiete mit Source- und Drainzonen eines ersten und zweiten Leitungstyps versehen werden und auf die inselförmigen Halbleitergebiete Gate-Oxidschicluen für die Transistoren aufgebracht werden, dadurch gekennzeichnet, daß auf den Gate-Oxidschichten (3, 33) und auf den freiliegenden '5 Oberflächen der inselförmigen Halbieitergebiete (2, 22) eine Schicht (4) aus Elektrodenmaterial aufgebracht wird, daß in einem ersten Ätzschritt über den Halbleitergebieten (22) mit Source- und Drainzonen (55, 66) des ersten Leitungstyps erste Öffnungen (7, 8) in der Schicht (4) erzeugt werden, wobei der jeweils zwischen den Source- und Drainzonen (55, 66) verbleibende Teil der Schicht (4) erste Gateelektroden (4) bildet, daß durch eine erste Ionenimplantation mit Ionen einer ersten lonenart in vorgcgebener Dosis durch die ersten Öffnungen (7,8) hindurch erste Bereiche (11, 12) des ersten Leitungstyps erzeugt werden, daß in einem zweiten Ätzschritt über den Halbleitergebieten (2) mit Source- und Drainzonen (5, 6) des zweiten Leitungstyps. zweite Öffnungen (9, 10) in der Schicht (4) erzeugt werden, wobei der jeweils zwischen den Source- und Drainzonen (5, 6) verbleibende Teil der Schicht (4) zweite Gateelektroden (4) bildet, und dall eine zweite Ionenimplantation mit Ionen einer zweiten lonenart, die einen zur ersten lonenart entgegengesetzten Leilungstyp ergibt und deren Dosis kleiner ist als die Dosis der ersten lonenart, durch die ersten und zweiten öffnungen (7, 8; 9, 10) hindurch vorgenommen wird, so daß unterhalb der zweiten ^0 Öffnungen (9, 10) zweite Bereiche (13, 14) des zweiten Leitungstyps entstehen, wogegen der Leitungstyp der ersten Bereiche (11,12) unverändert bleibt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die implantierten Bereiche (II, 12, 13, 14) nach der zweiten Ionenimplantation durch Tempern aktiviert werden.
3. Verfahren nach Anspruch I und 2, dadurch gekennzeichnet, daß das Substrat (1) aus Spinei I oder aus Saphir besteht.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die inselförmigen Halbleitergebiete (2, 22) aus Silizium oder aus Galliumarsenid bestehen.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß als Gateelektrodenmateiial (4) Aluminium verwendet wird und daß die implantierten Bereiche (11, 12, 13, 14) 10 bis 20 min bei etwa 5000C in einer Wassersloffatmosphäre aktiviert *>o werden.
6. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß das Gateelektrodenmaterial (4) aus einem hochschmclzcnden Material besteht und daß die implantierten Bereiche (11, 12, 13, 14) bei Temperaturen, die höher als 5000C sind, aktiviert werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Gateelektrodenmaterial (4) aus Silizium oder aus Molybdän besteht.
DE2247975A 1972-09-29 1972-09-29 Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren Expired DE2247975C3 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE2247975A DE2247975C3 (de) 1972-09-29 1972-09-29 Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
GB3819173A GB1417055A (en) 1972-09-29 1973-08-13 Thin-layer complementary-channel mos circuits
US400329A US3859716A (en) 1972-09-29 1973-09-24 Production of thin layer complementary channel mos circuits
FR7334477A FR2201541B1 (de) 1972-09-29 1973-09-26
JP10830973A JPS5550397B2 (de) 1972-09-29 1973-09-26
LU68516A LU68516A1 (de) 1972-09-29 1973-09-27
IT29511/73A IT993472B (it) 1972-09-29 1973-09-28 Procedimento per fabbricare circuiti mos con canali complemen tari a strati sottili
NL7313426A NL7313426A (de) 1972-09-29 1973-09-28
BE136187A BE805480A (fr) 1972-09-29 1973-09-28 Procede pour fabriquer des circuits a mos complementaires en couche mince

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2247975A DE2247975C3 (de) 1972-09-29 1972-09-29 Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren

Publications (3)

Publication Number Publication Date
DE2247975A1 DE2247975A1 (de) 1974-04-04
DE2247975B2 DE2247975B2 (de) 1979-03-15
DE2247975C3 true DE2247975C3 (de) 1979-11-15

Family

ID=5857826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2247975A Expired DE2247975C3 (de) 1972-09-29 1972-09-29 Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren

Country Status (9)

Country Link
US (1) US3859716A (de)
JP (1) JPS5550397B2 (de)
BE (1) BE805480A (de)
DE (1) DE2247975C3 (de)
FR (1) FR2201541B1 (de)
GB (1) GB1417055A (de)
IT (1) IT993472B (de)
LU (1) LU68516A1 (de)
NL (1) NL7313426A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3920481A (en) * 1974-06-03 1975-11-18 Fairchild Camera Instr Co Process for fabricating insulated gate field effect transistor structure
JPS5180178A (de) * 1975-01-10 1976-07-13 Hitachi Ltd
US4035829A (en) * 1975-01-13 1977-07-12 Rca Corporation Semiconductor device and method of electrically isolating circuit components thereon
DE2529951A1 (de) * 1975-07-04 1977-01-27 Siemens Ag Lateraler, bipolarer transistor
JPS5272184A (en) * 1975-12-12 1977-06-16 Matsushita Electric Ind Co Ltd Productuion of mos type transistor
US4402002A (en) * 1978-04-06 1983-08-30 Harris Corporation Radiation hardened-self aligned CMOS and method of fabrication
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
US4333224A (en) * 1978-04-24 1982-06-08 Buchanan Bobby L Method of fabricating polysilicon/silicon junction field effect transistors
JPS54158878A (en) * 1978-06-05 1979-12-15 Nec Corp Manufacture of semiconductor device
JPS559490A (en) * 1978-07-07 1980-01-23 Matsushita Electric Ind Co Ltd Production method of insulating gate type semiconductor device
US4348804A (en) * 1978-07-12 1982-09-14 Vlsi Technology Research Association Method of fabricating an integrated circuit device utilizing electron beam irradiation and selective oxidation
JPS5731907U (de) * 1980-08-01 1982-02-19
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US4960727A (en) * 1987-11-17 1990-10-02 Motorola, Inc. Method for forming a dielectric filled trench
US4825277A (en) * 1987-11-17 1989-04-25 Motorola Inc. Trench isolation process and structure
JP2831745B2 (ja) * 1989-10-31 1998-12-02 富士通株式会社 半導体装置及びその製造方法
JP2525707B2 (ja) * 1992-04-27 1996-08-21 セイコーエプソン株式会社 半導体集積回路
JP2525708B2 (ja) * 1992-04-27 1996-08-21 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH0832039A (ja) * 1994-07-12 1996-02-02 Nippondenso Co Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660735A (en) * 1969-09-10 1972-05-02 Sprague Electric Co Complementary metal insulator silicon transistor pairs
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets

Also Published As

Publication number Publication date
IT993472B (it) 1975-09-30
FR2201541B1 (de) 1977-09-09
LU68516A1 (de) 1973-12-10
DE2247975A1 (de) 1974-04-04
DE2247975B2 (de) 1979-03-15
GB1417055A (en) 1975-12-10
NL7313426A (de) 1974-04-02
JPS5550397B2 (de) 1980-12-17
US3859716A (en) 1975-01-14
JPS4973983A (de) 1974-07-17
BE805480A (fr) 1974-01-16
FR2201541A1 (de) 1974-04-26

Similar Documents

Publication Publication Date Title
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3019850C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2916098A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3011982A1 (de) Halbleitervorrichtung mit mehreren feldeffekttransistoren
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3022565A1 (de) Halbleiteranordnung
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3020609A1 (de) Integrierte schaltung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2141695B2 (de) Verfahren zum herstellen eines monolithischen halbleiterbauelementes
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung

Legal Events

Date Code Title Description
BI Miscellaneous see part 2
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee