DE69015666T2 - MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. - Google Patents

MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.

Info

Publication number
DE69015666T2
DE69015666T2 DE69015666T DE69015666T DE69015666T2 DE 69015666 T2 DE69015666 T2 DE 69015666T2 DE 69015666 T DE69015666 T DE 69015666T DE 69015666 T DE69015666 T DE 69015666T DE 69015666 T2 DE69015666 T2 DE 69015666T2
Authority
DE
Germany
Prior art keywords
substrate
gate
gate electrode
channel region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69015666T
Other languages
English (en)
Other versions
DE69015666D1 (de
Inventor
Masayuki Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69015666D1 publication Critical patent/DE69015666D1/de
Publication of DE69015666T2 publication Critical patent/DE69015666T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen MOSFET- Transistor mit
  • - einem Halbleitersubstrat mit einem ersten Leitfähigkeitstyp;
  • - Source- und Draingebieten, die in einer bestimmten Distanz voneinander beabstandet in einem Oberflächengebiet des Substrats gebildet sind; und
  • - einer auf einer Oberfläche des Substrats durch einen darauf gebildeten Gateisolierfilm zwischen den Source- und Draingebieten gebildeten Gateelektrode;
  • - einem in dem Oberflächengebiet des Substrats zwischen den Source- und Draingebieten angeordneten Kanalgebiet, welches aus Gebieten verschiedener Konzentration besteht, wobei eine Schwellenspannung eines Kanalgebiets hoher Konzentration niedriger ist als diejenige eines Kanalgebiets niedriger Konzentration.
    • Beschreibung des technischen Hintergrundes
  • Ein MOSFET-Transistor dieser Art ist bekannt aus DE-A2 903 534.
  • In Fig. 1 ist ein herkömmlicher N-Kanal MOS-Transistor gezeigt, welcher ein P-Typ-Halbleitersubstrat 1 umfaßt, eine polykristalline Siliziumgateelektrode 3 vom N-Typ, die auf der Oberfläche des Substrats 1 über einen gateisolierenden Oxidfilm 5 gebildet ist, und einen Drain 7 und eine Source 9, die in dem Oberflächengebiet des Substrats 1 in den rechten und linken Seiten der Gateelektrode 3 gebildet sind.
  • Um eine Schwellenspannung auf einen relativ großen Wert zu bestimmen, wie etwa näherungsweise 0,6 bis 0,8 V, ist es in diesem Fall erforderlich, die Konzentration der P-Typ- Verunreinigung in dem Substrat 1 deutlich anzuheben. Das heißt, wenn polykristallines, mit einer N-Typ-Verunreinigung implantiertes Silizium für die Gateelektrode 3 verwendet wird, ist die Verunreinigungskonzentration in dem Substrat 1 notwendigerweise erhöht, weil die Arbeitsfunktionsdifferenz zwischen dem Substrat 1 und der Gateelektrode 3 groß wird, damit nicht eine Inversionsschicht in einem Kanalgebiet 11 in dem Oberflächengebiet des Substrats 1 zwischen den Drain- und Sourcegebieten 7 und 9 gebildet wird.
  • Wenn andererseits der Gateoxidfilm 3 bei Miniaturisierung der Vorrichtung dünner wird, muß die Verunreinigungskonzentration in dem Substrat 1 vergrößert werden, um eine große Schwellenspannung zu erhalten. Das heißt, selbst wenn die Vorrichtung miniaturisiert wird, bewirkt die Reduktion der Schwellenspannung das Anwachsen des Leckstromes, und somit kann die Schwellenspannung nicht stark angehoben werden.
  • Demgemäß wird mit der Miniaturisierung der Vorrichtung die Verunreinigungskonzentration in dem Substrat vergrößert.
  • Wie oben beschrieben, führt das Anwachsen der Verunreinigungskonzentration in dem Substrat zu einem Abfall der Trägermobilität. Das heißt, wenn die Verunreinigungskonzentration in dem Substrat vergrößert wird, wächst das elektrische Feld in der Richtung rechtwinklig zum Substrat an, um die Trägerdispersion in dem Oberflächengebiet und die Verunreinigungsdispersion aufgrund des Anwachsens der Verunreinigungskonzentration zu bewirken, welche den Abfall der Trägermobilität bewirken. Ferner bringt das Anwachsen der Verunreinigungskonzentration in dem Substrat das Anwachsen der Variationsrate des Schwellenspannungsanstiegs mit sich (back bias effect), während eine Rückwärts-Vorspannung zwischen Source und Substrat angelegt wird, wodurch die Eigenschaften der Vorrichtung verschlechtert werden. Ferner wird es schwierig, die Vorrichtung mit hoher Geschwindigkeit zu betreiben, und die Stromtreiberfähigkeit derselben ist reduziert.
  • Wenn die Gateelektrode 3 aus einem Metall mit hohem Schmelzpunkt hergestellt wird, einem Silizid davon oder einem undotierten polykristallinen Silizium, wird die Arbeitsfunktionsdifferenz zwischen dem Substrat 1 und der Gateelektrode 3 klein, wodurch die Reduktion der Verunreinigungskonzentration in dem Substrat möglich wird, selbst wenn die große Schwellenspannung erhalten wird.
  • In solch einem Fall besteht jedoch die Gefahr, daß die Verarmungsschicht sich sowohl von den Drain- als auch Sourcegebieten 7 und 9 zu dem Kanalgebiet 11 hin erstreckt. Wenn somit die Verarmungsschichten, die sich von den Drain- und Sourcegebieten 7 und 9 erstrecken, miteinander kontaktiert werden, wird zwischen ihnen ein Kurzschluß bewirkt, um das Durchschlagsphänomen (punch-through) zu bewirken. Ebenfalls bringen die sich in das Kanalgebiet 11 erstreckenden Verarmungsschichten, selbst wenn solche Verarmungsschichten miteinander nicht in Kontakt stehen, den Kurzkanaleffekt mit sich.
  • Um solch ein Durchschlagsphänomen und einen Kurzkanaleffekt zu verhindern oder zu minimieren, sind in dem Oberflächengebiet des Substrats zwischen den Enden der Gateelektrode und den Drain- und Sourcegebieten p- Taschengebiete vorgesehen, wie in den Dokumenten "IEDM (Tech Digest (1982), Seiten 718-721, Seiki Ogura et al." offenbart ist.
  • In Fig. 2 ist ein herkömmlicher N-Kanal MOS-Transistor mit p- Taschengebieten 13 in der Oberfläche des Substrats 1 zwischen den Enden der Gateelektrode 3 und den Drain- und Sourcegebieten 7 und 9 gezeigt. Die p-Taschengebiete 13, die mit einer Verunreinigung vom N-Typ hoher Konzentration implantiert sind, sind tief unter Siliziumoxid (SiO&sub2;) Seitenwänden 15 auf der Gateelektrode 3 zwischen den Drain- und Sourcegebieten 7 und 9 gebildet, unter Verwendung einer Technik zum Vorsehen solcher Seitenwände 15. Die p- Taschengebiete 13 dienen dazu, die Ausdehnung der Verarmungsschichten von den Drain- und Sourcegebieten 7 und 9 zu beschränken, wodurch der Durchschlag verhindert wird.
  • Weil die p-Taschengebiete 13 aus einem Gebiet hoher Konzentration vom p-Typ gebildet sind und hochresistent werden, wenn die p-Taschengebiete 13 direkt unter den Seitenwänden 15 gebildet sind, ist in solch einem Fall die Treiberkraft der Vorrichtung reduziert, und ein starkes elektrisches Feld wird in dem Kanalgebiet 11 produziert, um heiße Elektronen zu erzeugen.
  • Deshalb sollten die p-Taschengebiete 13 tief unter dem Oberflächengebiet des Kanalgebietes 11 gebildet werden.
  • Wie oben beschrieben, ist es in jedem der herkömmlichen MOS- Transistoren ziemlich schwierig, wirksam die Hochgeschwindigkeitsoperation der Vorrichtung sowie die Stromtreiberfähigkeit zu verbessern und das Duchschlagsphänomen und den Kurzkanaleffekt wirksam zu verhindern.
  • Aus Patent Abstracts of Japan, Band 10, Nr. 213, und JP-A-61 53 773 ist eine Halbleitervorrichtung bekannt, welche ein Gebiet niedriger Konzentration eines zweiten Leitfähigkeitstyps zwischen einem Gebiet niedriger Konzentration eines ersten Leitfähigkeitstyps und einem Gebiet des zweiten Leitfähigkeitstyps unter einer Gateelektrode vorsieht.
  • Aus Patent Abstracts of Japan, Band 9, Nr. 169, und JP-A-60 43 863 ist eine Halbleitervorrichtung mit einer Gateelektrode 26 aus einem polykristallinen Siliziumfilm bekannt, welcher eine p-Typ-Verunreinigung enthält, und mit einer nicht-dotierten zweiten Gateelektrode, die nur an der Seitenwand der Gateelektrode vorgesehen ist.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, einen MOSFET-Transistor vorzusehen, welcher frei von den zuvor erwähnten Defekten und Nachteilen des Standes der Technik ist, welcher in der Lage ist, eine Hochgeschwindigkeitsoperation des Transistors und eine hohe Stromtreiberfähigkeit zu bieten, ohne ein Durchschlagphänomen und einen Kurzkanaleffekt zu bewirken.
  • Gemäß der vorliegenden Erfindung ist ein MOSFET-Transistor vorgesehen, mit einem Halbleitersubstrat mit einem ersten Leitfähigkeitstyp, Source- und Draingebieten, die in einer bestimmten Entfernung voneinander beabstandet in einem Oberflächengebiet des Substrats gebildet sind, und einer auf einer Oberfläche des Substrats durch einen darauf gebildeten Gateisolierfilm zwischen den Source- und Draingebieten gebildet ist, gebildeten Gateelektrode, einem in dem Oberflächengebiet des Substrats zwischen den Source- und Draingebieten angeordneten Kanalgebiet, welches aus Gebieten verschiedener Konzentration besteht, wobei eine Schwellenspannung eines Kanalgebiets hoher Konzentration niedriger ist als diejenige eines Kanalgebietes mit niedriger Konzentration, dadurch gekennzeichnet, daß
  • - die Gateelektrode aus einem zentralen Gateteil besteht, das in einem zentralen Abschnitt der Gateelektrode gebildet ist, und Seitengateteilen, die in beiden Seitenendabschnitten der Gateelektrode gebildet sind,
  • - das zentrale Gateteil sich oberhalb des Kanalgebiets niedriger Konzentration befindet, und die Seitengateteile sich oberhalb des Kanalgebietes mit hoher Konzentration den Source- und Draingebieten benachbart befinden,
  • - das zentrale Gateteil einen undotierten Halbleiterfilm, ein Metall oder ein metallisches Silizid umfaßt,
  • - wobei die Seitengateteile einen Halbleiterfilm mit einem zweiten, von dem ersten Leitfähigkeitstyp verschiedenen Leitfähigkeitstyp umfassen.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich deutlicher aus der folgenden Beschreibung der bevorzugten Ausführungsbeispiele unter Bezugnahme auf die begleitenden Zeichnungen, welche zeigen:
  • Fig. 1 ist ein longitudinaler Querschnitt eines herkömmlichen MOSFET-Transistors;
  • Fig. 2 ist ein longitudinaler Querschnitt eines anderen, herkömmlichen MOSFET-Transistors mit p- Taschengebieten;
  • Fig. 3 ist ein longitudinaler Querschnitt eines ersten Ausführungsbeispiels eines MOSFET-Transistors gemäß der vorliegenden Erfindung;
  • Fig. 4a und 4d zeigen ein Verfahren zum Erzeugen des in Fig. 3 gezeigten MOSFET-Transistors;
  • Fig. 5 ist ein longitudinaler Querschnitt eines zweiten Ausführungsbeispiels eines MOSFET-Transistors gemäß der vorliegenden Erfindung;
  • Fig. 6a und 6d zeigen ein Verfahren zum Erzeugen des in Fig. 5 gezeigten MOSFET-Transistors; und
  • Fig. 7 ist eine grafische Darstellung, welche Eigenschaften des in den Fig. 3 und 5 gezeigten Transistors zeigt.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Bezugnehmend nun auf die Zeichnungen, worin ähnliche Bezugszeichen ähnliche oder entsprechende Komponenten in den diversen Ansichten bezeichnen und somit die wiederholte Beschreibung davon um der Kürze willen ausgelassen werden kann, ist dort in Fig. 3 das erste Ausführungsbeispiel eines N-Kanal MOSFET-Transistors gemäß der vorliegenden Erfindung gezeigt.
  • In der Zeichnung ist der N-Kanal MOSFET-Transistor auf einem Einkristallsilizium-Halbleitersubstrat 21 vom P-Typ gebildet, d.h. eine Gateelektrode 3 ist auf der Oberfläche des Substrats 21 über einen gateisolierenden Oxidfilm 25 zwischen einem Drain 27 und einer Source 29 gebildet, die in dem Oberflächengebiet des Substrats 21 in den rechten und linken Seiten der Gateelektrode 3 gebildet sind.
  • Die Gateelektrode 3 besteht integral aus einem zentralen Gateteil 23a aus nicht-dotiertem polykristallinem Silizium und einem Paar von Seitengateteilen 23b aus polykristallinem Silizium vom N-Typ, das mit einer Verunreinigung vom N-Typ, wie etwa As, dotiert ist, und das zentrale Gateteil 23a ist zwischen den Seitengateteilen 23b angeordnet.
  • Ein Paar von Verunreinigungsgebieten 31 vom P-Typ mit einer höheren Verunreinigungskonzentration als diejenige des Substrats 21 ist gebildet, sich in den unteren Abschnitten direkt unter den Drain- und Sourcegebieten 27 und 29 und den Seitenabschnitten auf den Drain- und Sourcegebieten 27 und 29 und unter den Seitengateteilen 23b der Gateelektrode 23 zu erstrecken. Ein Feldoxidfilm 37 bedeckt als ein Elemententrenngebiet die Oberfläche des Substrats 21, um die Elemente voneinander zu trennen. Ein Oberflächenschutzfilm 33 aus Siliziumoxid (SiO&sub2;) als Passivierungsfilm ist gebildet, die Gateelektrode 23 und die gesamte Oberfläche der Vorrichtung zu bedecken. Aluminiumdrähte 35 sind mit den Drain- und Sourcegebieten 27 und 29 durch den Oberflächenschutzfilm 33 und den Gateisolierfilm 25 verbunden.
  • Ein Verfahren zum Erzeugen des oben beschriebenen MOSFET- Transistors wird nun detailliert im Zusammenhang mit den Fig. 4a bis 4d beschrieben.
  • In Fig. 4a wird auf einem Einkristallsilizium- Halbleitersubstrat 21 vom P-Typ mit einer Verunreinigungskonzentration von ungefähr 3x10¹&sup6; cm&supmin;³ ein Feldoxidfilm 37 aus Siliziumnitrid mit einer Dicke von ungefähr 600 nm (6000 Å) zum Bilden eines Elemententrenngebietes gebildet, um ein Transistorbildungsgebiet zu umgeben. Ein gateisolierender Oxidfilm 25 mit einer Dicke von ungefähr 10 nm (100 Å) wird über der Oberfläche des Substrats 21, umgeben von dem Feldoxidfilm 37, gebildet, und dann wird ein nicht-dotierter, polykristalliner Siliziumfilm (nicht gezeigt) mit einer Dicke von ungefähr 200 nm (2000 Å) auf der gesamten Oberfläche des Gateoxidfilms 25 unter Verwendung des CVD-Verfahrens (chemische Dampfabscheidung) aufgebracht. Ein Fotoresistmaterial wird auf den nicht-dotierten, polykristallinen Siliziumfilm aufgebracht, und das Fotoresistmaterial wird mit einem Muster versehen, um ein Fotoresist-Maskierungsmuster 41 auf dem nicht-dotierten, Polykristallinen Siliziumfilm zu erhalten. Dann wird unter Verwendung des Fotoresist-Maskierungsmusters 41 ein Ätzprozeß des nicht-dotierten, polykristallinen Siliziumfilms mittels des RIE-Verfahrens (reaktives Ionenätzen) durchgeführt, um eine nicht-dotierte, polykristalline Siliziumgateelektrode 23 auf dem Gateoxidfilm 25 zu erhalten.
  • In Fig. 4b wird das Fotoresist-Maskierungsmuster 41 teilweise mittels Sauerstoffplasmabehandlung geätzt, um beide Seiten der Gateelektrode 23 freizulegen. Unter Verwendung eines teilweise geätzten Fotoresist-Maskierungsmusters 42 werden As-Ionen in die Oberfläche des Substrats 21 einschließlich der Gateelektrode 23 implantiert, unter Bedingungen, wie etwa einer Beschleunigungsenergie von ungefähr 20 keV mit einer Dosis von ungefähr 5x10¹&sup5; cm&supmin;², um Seitengateteile 23b aus polykristallinem Silizium vom N-Typ in der Gateelektrode 23 zu erhalten, ebenso wie Drain- und Sourcegebiete 27 und 29 eines Diffusionsgebiets vom N-Typ in dem Oberflächengebiet des Substrats 21 in den linken und rechten Seiten der Gateelektrode 3 zur selben Zeit.
  • In Fig. 4c werden durch Verwendung des Maskierungsmusters 43 B-Ionen in die Oberfläche des Substrats 21 einschließlich der Gateelektrode 22 implantiert, unter der relativ hohen Energiebedingung, wie etwa einer Beschleunigungsenergie von ungefähr 100 keV mit einer Dosis von ungefähr 1x10¹² cm&supmin;², und dann wird nach Entfernung des Maskierungsmusters 43 das erhaltene Substrat 21 mit der Gateelektrode 23 bei ungefähr 600ºC in einer Lampenwärmebehandlung erhitzt. Weil die B- Ionen bei relativ hoher Energie implantiert werden, ist in diesem Fall der Eindringbereich (shooting range) der B-Ionen relativ tief, wie etwa ungefähr 300 nm (3000 Å) in der Tiefe, und somit werden P-Typ-Verunreinigungsgebiete 31 mit höherer Verunreinigungskonzentration als die des Substrats 21 unter den Seitengateteilen 23b in einem Kanalgebiet in der Oberfläche des Substrats 21 zwischen den Drain- und Sourcegebieten 27 und 29 gebildet, und ebenfalls direkt unter den Drain- und Sourcegebieten 27 und 29.
  • In Fig. 4d wird ein Oberflächenschutzfilm 33 aus Siliziumoxid (SiO&sub2;) als Passivierungsfilm auf der gesamten Oberfläche des erhaltenen Substrats 21 mit der Gateelektrode 23 darauf gebildet. Dann werden Löcher für eine Verdrahtung in dem Oberflächenschutzfilm 33 und dem Gateoxidfilm 25 durch Ätzen oder eine geeignete Maßnahme gebildet, um die Drain- und Sourcegebiete 27 und 29 zu erreichen, und Aluminiumdrähte 35 werden in den Löchern gebildet, um mit den Drain- und Sourcegebieten 27 und 28 in Kontakt zu treten, wodurch der in Fig. 3 gezeigte N-Kanal MOSFET-Transistor erhalten wird.
  • In Fig. 5 ist ein zweites Ausführungsbeispiel eines N-Kanal MOSFET-Transistors der vorliegenden Erfindung gezeigt, mit derselben Konstruktion wie die des ersten, in Fig. 3 gezeigten Ausführungsbeispiels, außer daß ein Gateteil 59a einer Gateelektrode 59 aus Molybdänsilizid besteht. Das heißt, eine Gateelektrode 59 besteht aus dem zentralen Gateteil 59a eines Molybdänsilizids und einem Paar von Seitengateteilen 59b aus Polykristallinem Silizium vom N-Typ, welches mit einer Verunreinigung vom N-Typ, wie etwa As, dotiert ist, und das zentrale Gateteil 59a ist zwischen den Seitengateteilen 59b angeordnet.
  • Ein Verfahren zum Herstellen des in Fig. 5 gezeigten MOSFET- Transistors wird nun detailliert in Verbindung mit den Fig. 6a bis 6d beschrieben.
  • In Fig. 6a wird ein Feldoxidfilm 53 auf einem Einkristallsilizium-Halbleitersubstrat 51 vom P-Typ gebildet, und ein gateisolierender Oxidfilm 51 wird über der Oberfläche des Substrats 51 in der gleichen Weise wie im ersten, oben beschriebenen Ausführungsbeispiel gebildet. Dann wird ein Molybdänsilizidfilm (nicht gezeigt) mit einer Dicke von ungefähr 500 nm (5000 Å) und ein anderer (nicht gezeigter) Siliziumoxidfilm der Reihe nach auf der gesamten Oberfläche des Gateoxidfilms 51 aufgebracht. Dann werden unter Verwendung eines (nicht gezeigten) Fotoresistmaskierungsmusters der Siliziumoxidfilm und der Molybdänsilizidfilm sukzessive mittels des RIE-Verfahrens geätzt, um ein zentrales Gateteil 59a aus Molybdänsilizid einer Gateelektrode 59 mit einem darauf gebildeten Siliziumoxidfilm 57 zu erhalten. Dann werden unter Verwendung des zentralen Gateteils 59a mit dem darauf gebildeten Siliziumoxidfilm 57 als ein Maskierungsmuster B-Ionen in die Oberfläche des Substrats 21 unter der Energiebedingung, wie etwa bei einer Beschleunigungsenergie von ungefähr 80 keV mit einer Dosis von ungefähr 8x10¹¹ cm&supmin;² implantiert und werden ebenfalls in die Oberfläche des Substrats 21 unter der Energiebedingung, wie etwa bei einer Beschleunigungsenergie von ungefähr 30 keV mit einer Dosis von ungefähr 8x10¹¹ cm&supmin;² implantiert, und dann wird das erhaltene Substrat 51 mit dem zentralen Gateteil 59a bei ungefähr 600ºC in einer Lampenwärmebehandlung erhitzt, um P-Typ Verunreinigungsgebiete 61 mit höherer Verunreinigungskonzentration als die des Substrats 51 in dem Oberflächengebiet des Substrats 51 in den rechten und linken Seiten des zentralen Gateteils 59a zu erhalten.
  • In Fig. 6b wird ein (nicht gezeigter) polykristalliner Siliziumfilm vom N-Typ, dotiert mit einer N-Typ- Verunreinigung, wie etwa As, auf der gesamten Oberfläche des Substrats 51 und dem zentralen Gateteil 59a aufgebracht, und dann wird der aufgebrachte, polykristalline Siliziumfilm vom N-Typ teilweise mittels des RIE-Verfahrens zurückgeätzt, um die Seitengateteile 59b aus polykristallinem Silizium vom N- Typ auf dem Gateoxidfilm 55 in Kontakt mit beiden Seiten des zentralen Gateteils 59a zu erhalten.
  • In Fig. 6c werden unter Verwendung der aus dem zentralen Gateteil 59a und den Seitengateteilen 59b bestehenden Gateelektrode 59 als Maske As-Ionen in die Oberfläche des Substrats 51 implantiert, unter der Bedingung, wie etwa bei einer Beschleunigungsenergie von ungefähr 30 keV mit einer Dosis von ungefähr 5x10¹&sup5; cm&supmin;², und dann wird die Lampenwärmebehandlung durchgeführt, um Drain- und Sourcegebiete 63 und 65 eines N-Typ-Diffusionsgebiets in den Oberflächengebieten der linken und rechten P-Typ- Verunreinigungsgebiete 61 zu erhalten.
  • In Fig. 6d werden ein Oberflächenschutzfilm 67 aus Siliziumoxid (SiO&sub2;) und Aluminiumdrähte 69 in derselben Weise wie im ersten, oben beschriebenen Ausführungsbeispiel gebildet, wodurch der in Fig. 5 gezeigte N-Kanal MOSFET- Transistor erhalten wird.
  • In Fig. 7 sind Kurven zum Darstellen der Beziehung zwischen der Schwellenspannung und der Verunreinigungskonzentration des Kanalgebiets der zwei oben beschriebenen, bevorzugten Ausführungsbeispiele in dem Transistor gemäß der vorliegenden Erfindung gezeigt. Aus Fig. 7 ergibt sich, daß die Schwellenspannung durch einen gewissen Betrag entsprechend der Arbeitsfunktionsdifferenz geändert wird, abhängig von der Tatsache, ob die Gateelektrode die Verunreinigung enthält oder nicht. Das heißt, die Schwellenspannung der die Verunreinigung enthaltenden Gateelektrode wird auf einen ziemlich niedrigen Wert im Vergleich mit derjenigen, welche keine Verunreinigung enthält, beschränkt.
  • In den bevorzugten, oben beschriebenen Ausführungsbeispielen waren die Schwellenspannungen in den Gebieten unter dem zentralen Gateteil 23a aus nichtdotiertem, polykristallinen Silizium oder dem zentralen Gateteil 59a aus Molybdänsilizid und unter den Seitengateteilen 23b oder 59b aus N-Typ polykristallinem Silizium ungefähr 0,7 V bzw. 0,4 V. Somit haben in dem Kanalgebiet in dem Oberflächengebiet des Substrats zwischen den Drain- und Sourcegebieten die Seitengebiete neben den Drain- und Sourcegebieten unter den Seitengateteilen eine hohe Verunreinigungskonzentration als die des Substrats und eine niedrigere Schwellenspannung als die des zentralen Gebietes unter dem zentralen Gateteil.
  • In dem Transistor gemäß der vorliegenden Erfindung ist die Stromtreiberfähigkeit ungefähr gleich derjenigen des in Fig. 2 gezeigten herkömmlichen Transistors und ist ungefähr 20% höher als die des in Fig. 1 gezeigten herkömmlichen Transistors. Der Anstieg der Stromtreiberfähigkeit in dem Transistor der vorliegenden Erfindung wird wohl durch den Anstieg der Trägermobilität erhalten, bewirkt durch die Abnahme des elektrischen Feldes in der Richtung rechtwinklig zum Substrat aufgrund des Abfalls der Verunreinigungskonzentration in dem Substrat. Wenn die Verunreinigungskonzentration in dem Substrat bei voranschreitender Miniaturisierung der Vorrichtung angehoben werden muß, wird die Stromtreiberfähigkeitsdifferenz deutlicher, weil die Variation der Trägermobilität durch die Coulomb-Steuerung hinzuzufügen ist.
  • Andererseits ist in dem Transistor gemäß der vorliegenden Erfindung der Kurzkanaleffekt im Vergleich mit dem herkömmlichen verbessert, einschließlich der Molybdänsilizid- Gateelektrode, wie in Fig. 2 gezeigt. Der herkömmliche, in Fig. 2 gezeigte Transistor kann normalerweise bis zu einer Kanallänge von 0,7 um arbeiten, jedoch kann der vorliegende Transistor normalerweise arbeiten, bis die Kanallänge bis 0,5 um ist. Das heißt, daß selbst, wenn die Miniaturisierung der Vorrichtung voranschreitet, das Durchschlagphänomen effektiv durch Erhöhen der Verunreinigungskonzentration in den P-Typ-Verunreinigungsgebieten 31 oder 61 in den bevorzugten Ausführungsbeispielen der Fig. 3 und 5 reduziert werden kann.
  • In dem Transistor der vorliegenden Erfindung können die Seitengateteile aus polykristallinem Silizium vom N-Typ in einer selbst ausgerichteten Weise bezüglich des zentralen Gateteils aus undotiertem, Polykristallinem Silizium gebildet werden, und somit kann überlegene Kontrolle und Reproduzierbarkeit solch einer Gateelektrodenstruktur erhalten werden, mit dem Ergebnis der oben beschriebenen Effekte und Vorteile.
  • Ferner kann der Transistor der vorliegenden Erfindung hergestellt werden ohne Erhöhung der Anzahl der Schritte, wie in Fig. 4 und 6 gezeigt ist, und ein Kostenanstieg beim Herstellen solch eines Transistors kann vermieden werden.
  • Ebenfalls kann die vorliegende Erfindung für einen P-Kanal MOSFET-Transistor angewendet werden durch Umkehren der Polarität der in das Substrat, die Drain- und Sourcegebiete und das polykristalline Silizium zu dotierenden Verunreinigung, und der Polarität der in dem Kanalgebiet gebildeten Verunreinigungsgebiete.
  • Obwohl das zentrale Gateteil aus undotiertem, polykristallinem Silizium oder aus Molybdänsilizid in den bevorzugten Ausführungsbeispielen gebildet ist, kann ein Material mit einer Arbeitsfunktion zwischen N-Typ und P-Typ polykristallinem Silizium mit denselben Effekten geeignet verwendet werden.
  • In dem in Fig. 4 gezeigten Transistor kann, um den Übergang des Widerstands zwischen dem zentralen Gateteil 23a aus nicht-dotiertem, polykristallinem Silizium und den Seitengateteilen 23b aus polykristallinem Silizium vom N-Typ zu reduzieren und einen Kontaktwiderstand zwischen diesen Gateteilen und einer Gateverdrahtung zu reduzieren, ein Silizid mit einem hohen Schmelzpunkt auf der Gateelektrode angebracht werden. In solch einem Fall, wo ein anderes Material auf einer Gateelektrode vorhanden ist, können dieselben Effekte und Vorteile wie die oben beschriebenen erhalten werden, weil die Arbeitsfunktion der Gateelektrode durch ein Material in der Gateoxidfilmseite bestimmt werden kann.
  • Wie oben beschrieben, ist gemäß der vorliegenden Erfindung das Kanalgebiet aus den verschiedenen Verunreinigungskonzentrationsgebieten gebildet, und die Schwellenspannung des Gebietes hoher Verunreinigungskonzentration in dem Kanalgebiet ist niedriger als die des Gebietes mit niedriger Verunreinigungskonzentration. Demgemäß kann die Ausdehnung der Verarmungsschicht durch das Gebiet hoher Konzentration in dem Kanalgebiet effektiv gesteuert werden, und der Widerstand in dem Gebiet hoher Konzentration kann reduziert werden. Ferner kann durch das Gebiet niedriger Konzentration in dem Kanalgebiet der Abfall der Trägermobilität und der Anstieg des Back-Bias-Effektes verhindert werden, wodurch die Ursache des Durchschlagphänomens und des Kurzkanaleffektes verhindert wird. Deshalb können gemäß der vorliegenden Erfindung schnelle MOSFET-Transistoren mit hoher Stromtreiberfähigkeit erhalten werden.

Claims (2)

1. MOSFET-Transistor mit
- einem Halbleitersubstrat (21, 51) mit einem ersten Leitfähigkeitstyp;
- Source- und Draingebieten (27, 29, 63, 65), die in einer bestimmten Entfernung voneinander beabstandet in einem Oberflächengebiet des Substrats (21, 25) gebildet sind; und
- einer auf einer Oberfläche des Substrats (21, 51) durch einen darauf gebildeten Gateisolierfilm (25, 55) zwischen den Source- und Draingebieten (27, 29, 63, 65) gebildeten Gateelektrode (23, 59a, 59b);
- einem in dem Oberflächengebiet des Substrats zwischen den Source- und Draingebieten angeordneten Kanalgebiet, welches aus Gebieten verschiedener Konzentration besteht, wobei eine Schwellenspannung eines Kanalgebietes (31, 61) hoher Konzentration niedriger ist als die eines Kanalgebietes niedriger Konzentration;
dadurch gekennzeichnet , daß
- die Gateelektrode (23, 59a, 59b) aus einem zentralen Gateteil (23a, 59a) besteht, das in einem zentralen Abschnitt der Gateelektrode gebildet ist, sowie Seitengateteilen (23b, 59b), die in beiden Seitenendabschnitten der Gateelektrode gebildet sind,
- das zentrale Gateteil (23a, 59a) sich oberhalb des Kanalgebietes niedriger Konzentration befindet, und die Seitengateteile (23b, 59b) sich oberhalb des Kanalgebietes (31, 61) mit hoher Konzentration den Source- und Draingebieten benachbart befinden,
- das zentrale Gateteil (23a, 59a) einen undotierten Halbleiterfilm, ein Metall oder ein metallisches Silizid umfaßt,
- wobei die Seitengateteile (23b, 59b) einen Halbleiterfilm mit einem zweiten, von dem ersten Leitfähigkeitstyp verschiedenen Leitfähigkeitstyp umfassen.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß sich die Kanalgebiete (61, 31) hoher Konzentration in Teile des Kanalgebiets erstrecken, neben den Source- und Draingebieten (27, 29, 63, 65) und direkt unter den Source- und Draingebieten (27, 29, 63, 65).
DE69015666T 1989-03-10 1990-03-09 MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. Expired - Fee Related DE69015666T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1056331A JPH0734475B2 (ja) 1989-03-10 1989-03-10 半導体装置

Publications (2)

Publication Number Publication Date
DE69015666D1 DE69015666D1 (de) 1995-02-16
DE69015666T2 true DE69015666T2 (de) 1995-06-14

Family

ID=13024215

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69015666T Expired - Fee Related DE69015666T2 (de) 1989-03-10 1990-03-09 MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.

Country Status (5)

Country Link
US (1) US5031008A (de)
EP (1) EP0387722B1 (de)
JP (1) JPH0734475B2 (de)
KR (1) KR930008536B1 (de)
DE (1) DE69015666T2 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2233822A (en) * 1989-07-12 1991-01-16 Philips Electronic Associated A thin film field effect transistor
US5536957A (en) * 1990-01-16 1996-07-16 Mitsubishi Denki Kabushiki Kaisha MOS field effect transistor having source/drain regions surrounded by impurity wells
ATE122176T1 (de) * 1990-05-31 1995-05-15 Canon Kk Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur.
US5426327A (en) * 1990-10-05 1995-06-20 Nippon Steel Corporation MOS semiconductor with LDD structure having gate electrode and side spacers of polysilicon with different impurity concentrations
DE69029942T2 (de) * 1990-10-16 1997-08-28 Cons Ric Microelettronica Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
DE69125794T2 (de) * 1990-11-23 1997-11-27 Texas Instruments Inc Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors
DE69121535T2 (de) * 1990-12-07 1997-01-02 At & T Corp Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
JPH04242938A (ja) * 1991-01-08 1992-08-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5510641A (en) * 1992-06-01 1996-04-23 University Of Washington Majority carrier power diode
US5352914A (en) * 1992-08-03 1994-10-04 Hughes Aircraft Company Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor
JP2822365B2 (ja) * 1992-11-16 1998-11-11 日本ビクター株式会社 Ｍｏｓｆｅｔ
US5372960A (en) * 1994-01-04 1994-12-13 Motorola, Inc. Method of fabricating an insulated gate semiconductor device
US5536959A (en) * 1994-09-09 1996-07-16 Mcnc Self-aligned charge screen (SACS) field effect transistors and methods
US5541132A (en) * 1995-03-21 1996-07-30 Motorola, Inc. Insulated gate semiconductor device and method of manufacture
US5612244A (en) * 1995-03-21 1997-03-18 Motorola, Inc. Insulated gate semiconductor device having a cavity under a portion of a gate structure and method of manufacture
US5661048A (en) * 1995-03-21 1997-08-26 Motorola, Inc. Method of making an insulated gate semiconductor device
US5804496A (en) * 1997-01-08 1998-09-08 Advanced Micro Devices Semiconductor device having reduced overlap capacitance and method of manufacture thereof
US6121666A (en) * 1997-06-27 2000-09-19 Sun Microsystems, Inc. Split gate oxide asymmetric MOS devices
US6093951A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. MOS devices with retrograde pocket regions
US6249027B1 (en) 1998-06-08 2001-06-19 Sun Microsystems, Inc. Partially depleted SOI device having a dedicated single body bias means
DE29910867U1 (de) 1999-06-28 1999-09-30 Stocko Contact Gmbh & Co Kg Elektrischer Kabelsteckverbinder mit Kurzschlußüberbrückung
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
KR100913323B1 (ko) * 2002-12-30 2009-08-20 동부일렉트로닉스 주식회사 반도체 장치의 트렌지스터 형성 방법
US20080246080A1 (en) * 2006-07-28 2008-10-09 Broadcom Corporation Shallow trench isolation (STI) based laterally diffused metal oxide semiconductor (LDMOS)
US7855414B2 (en) * 2006-07-28 2010-12-21 Broadcom Corporation Semiconductor device with increased breakdown voltage
US8110465B2 (en) 2007-07-30 2012-02-07 International Business Machines Corporation Field effect transistor having an asymmetric gate electrode
US20090142915A1 (en) * 2007-12-04 2009-06-04 Weize Xiong Gate structure and method of forming the same
JP5349885B2 (ja) * 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8283722B2 (en) 2010-06-14 2012-10-09 Broadcom Corporation Semiconductor device having an enhanced well region
US9123807B2 (en) * 2010-12-28 2015-09-01 Broadcom Corporation Reduction of parasitic capacitance in a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222480A (en) * 1975-08-14 1977-02-19 Nippon Telegr & Teleph Corp <Ntt> Insulating gate field effect transistor
US4236167A (en) * 1978-02-06 1980-11-25 Rca Corporation Stepped oxide, high voltage MOS transistor with near intrinsic channel regions of different doping levels
US4173818A (en) * 1978-05-30 1979-11-13 International Business Machines Corporation Method for fabricating transistor structures having very short effective channels
JPS58115861A (ja) * 1981-12-29 1983-07-09 Fujitsu Ltd 半導体装置及びその製造方法
JPS62217666A (ja) * 1986-03-18 1987-09-25 Nippon Denso Co Ltd Ｍｉｓトランジスタ
JPS62293772A (ja) * 1986-06-13 1987-12-21 Seiko Epson Corp 半導体装置
JPS63137055A (ja) * 1986-11-28 1988-06-09 Suehiro Sharyo Seisakusho:Kk トレ−ラ−
JPS63144574A (ja) * 1986-12-09 1988-06-16 Nec Corp Ｍｏｓ型半導体装置
JPS63181468A (ja) * 1987-01-23 1988-07-26 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタ
US4714519A (en) * 1987-03-30 1987-12-22 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
JPH0666329B2 (ja) * 1988-06-30 1994-08-24 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
KR900015353A (ko) 1990-10-26
EP0387722B1 (de) 1995-01-04
EP0387722A1 (de) 1990-09-19
JPH0734475B2 (ja) 1995-04-12
US5031008A (en) 1991-07-09
DE69015666D1 (de) 1995-02-16
JPH02237160A (ja) 1990-09-19
KR930008536B1 (ko) 1993-09-09

Similar Documents

Publication Publication Date Title
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69225552T2 (de) Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
DE69224453T2 (de) Verfahren zur Herstellung von einem LDD-MOSFET
DE68916389T2 (de) Auf einer Halbleiterschicht gebildeter MOS-Feldeffekttransistor auf einem isolierenden Substrat.
DE69021177T2 (de) Halbleiteranordnung mit isolierter Gateelektrode.
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3856545T2 (de) Halbleiterbauelement mit isoliertem Gatter
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE2455730B2 (de) Feldeffekt-Transistor
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE69836941T2 (de) Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE4101167A1 (de) Anordnung und verfahren zur herstellung komplementaerer feldeffekttransistoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee