JPH01220822A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH01220822A JPH01220822A JP63047335A JP4733588A JPH01220822A JP H01220822 A JPH01220822 A JP H01220822A JP 63047335 A JP63047335 A JP 63047335A JP 4733588 A JP4733588 A JP 4733588A JP H01220822 A JPH01220822 A JP H01220822A
- Authority
- JP
- Japan
- Prior art keywords
- ion
- conductive layer
- type
- implanted
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 150000001875 compounds Chemical class 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 19
- 239000002019 doping agent Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 24
- 238000009826 distribution Methods 0.000 abstract description 13
- 150000002500 ions Chemical class 0.000 description 28
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/2656—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds characterised by the implantation of both electrically active and inactive species in the same semiconductor region to be doped
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は化合物半導体装置の製造方法に関し、特にド
ーパント濃度が均一で基板間の再現性に優れた導電層を
つくり込む方法に関するものである。
ーパント濃度が均一で基板間の再現性に優れた導電層を
つくり込む方法に関するものである。
第３図（ａ）、 （ｂｌは従来の化合物半導体装置の製
造方法を示す工程断面図である。図において、１は半絶
縁性ＧａＡｓ基板、２はレジスト、５はＳｉイオン、６
はＳｉイオン５が注入された領域、７はＳｉイオン注入
層６をアニールすることによって得られたｎ型導電層で
ある。
造方法を示す工程断面図である。図において、１は半絶
縁性ＧａＡｓ基板、２はレジスト、５はＳｉイオン、６
はＳｉイオン５が注入された領域、７はＳｉイオン注入
層６をアニールすることによって得られたｎ型導電層で
ある。
次に製造方法について説明する。
まず、半絶縁性ＧａＡＳ基板１上にレジスト２でパター
ンを形成し、選択的にＳｉイオン５を注入する（第３図
（ａ））。次にレジスト除去後８００℃前後でアニール
を行いＳｉイオン５を活性化し、ｎ型導電層７を形成す
る（第３図（ｂ））。選択イオン注入とアニールを組み
合わせたこの方法によれば、半絶縁性ＧａＡｓ基板１中
の任意の位置に簡便にｎ型導電層７を形成することがで
きる。
ンを形成し、選択的にＳｉイオン５を注入する（第３図
（ａ））。次にレジスト除去後８００℃前後でアニール
を行いＳｉイオン５を活性化し、ｎ型導電層７を形成す
る（第３図（ｂ））。選択イオン注入とアニールを組み
合わせたこの方法によれば、半絶縁性ＧａＡｓ基板１中
の任意の位置に簡便にｎ型導電層７を形成することがで
きる。
ここで、第５図の斜線部分は、ウェハ面内において、上
述のアニールによるＳｉイオンの活性化の過程でＧａＡ
ｓ結晶基板１の転移が起こり易い部分を示し、また第４
図（ｂ）は第５図のＡ−Ａ”方向におけるｎ型導電層７
の電気伝導率のウェハ面内分布を示す図である。第４図
（ｂ）、第５図かられかるように、ウェハ面内のＧａＡ
ｓ基板転移が生じやすい部分ではｎ型導電層７の電気伝
導率が増加しており、第５図のウェハ面内のＡ−Ａ’力
方向おいてはＷ型の電気伝導率を示すようになる。
述のアニールによるＳｉイオンの活性化の過程でＧａＡ
ｓ結晶基板１の転移が起こり易い部分を示し、また第４
図（ｂ）は第５図のＡ−Ａ”方向におけるｎ型導電層７
の電気伝導率のウェハ面内分布を示す図である。第４図
（ｂ）、第５図かられかるように、ウェハ面内のＧａＡ
ｓ基板転移が生じやすい部分ではｎ型導電層７の電気伝
導率が増加しており、第５図のウェハ面内のＡ−Ａ’力
方向おいてはＷ型の電気伝導率を示すようになる。
これは、結晶の成長のいかんにかかわらず一般に結晶中
に存在する点欠陥が、結晶が転移を起こした際に転移部
分にゲッタリングされ、これにより導電層のキャリア濃
度が変化するためと考えられている。
に存在する点欠陥が、結晶が転移を起こした際に転移部
分にゲッタリングされ、これにより導電層のキャリア濃
度が変化するためと考えられている。
従来の化合物半導体装置の製造方法によれば、上述のよ
うに、ｎ型導電層はアニールによるＳｉイオンの活性化
の過程で半絶縁性ＧａＡｓ基板の転移等の影響を強く受
け、キャリア濃度分布が不均一となり、ウェハ面内径方
向においてＷ型の電気伝導率を示すようになるという問
題点があった。
うに、ｎ型導電層はアニールによるＳｉイオンの活性化
の過程で半絶縁性ＧａＡｓ基板の転移等の影響を強く受
け、キャリア濃度分布が不均一となり、ウェハ面内径方
向においてＷ型の電気伝導率を示すようになるという問
題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、アニールの工程で、半絶縁性ＧａＡｓ基板の
転移等の影響を受けずにキャリア濃度分布が均一で、か
つ基板間の再現性に優れた化合物半導体装置の製造方法
を提供することを目的とする。
たもので、アニールの工程で、半絶縁性ＧａＡｓ基板の
転移等の影響を受けずにキャリア濃度分布が均一で、か
つ基板間の再現性に優れた化合物半導体装置の製造方法
を提供することを目的とする。
この発明に係る化合物半導体装置の製造方法は、導電層
に該導電層に対して電気的に不活性な元素を注入した後
アニールを施すようにするか、あるいは半絶縁性ＧａＡ
ｓ基板にｎ型またはｐ型のドーパントをイオン注入した
後アニールを行ってｎ型またはｐ型の導電層を形成する
際、ドーパント注入の前に予め半絶縁性ＧａＡｓ基板に
ＧａＡｓに対して電気的に不活性な元素を注入するよう
にしたものである。
に該導電層に対して電気的に不活性な元素を注入した後
アニールを施すようにするか、あるいは半絶縁性ＧａＡ
ｓ基板にｎ型またはｐ型のドーパントをイオン注入した
後アニールを行ってｎ型またはｐ型の導電層を形成する
際、ドーパント注入の前に予め半絶縁性ＧａＡｓ基板に
ＧａＡｓに対して電気的に不活性な元素を注入するよう
にしたものである。
本発明の化合物半導体装置の製造方法によれば、導電層
に電気的に不活性な元素を注入してアニールを施すよう
にしたので、導電層のキャリア濃度が均一になる。また
、半絶縁性ＧａＡｓ基板にｎ型またはｐ型のドーパント
を注入する前の・段階でＧａＡｓに対して電気的に不活
性な元素をイオン注入しておく方法では、アニールの工
程での半絶縁性ＧａＡｓ基板内の転移の影響が低減し、
導電層のキャリア濃度のバラツキが緩和され、導電層の
電気伝導率が均一になり、しかもキャリアプロファイル
を急峻に形成できる。
に電気的に不活性な元素を注入してアニールを施すよう
にしたので、導電層のキャリア濃度が均一になる。また
、半絶縁性ＧａＡｓ基板にｎ型またはｐ型のドーパント
を注入する前の・段階でＧａＡｓに対して電気的に不活
性な元素をイオン注入しておく方法では、アニールの工
程での半絶縁性ＧａＡｓ基板内の転移の影響が低減し、
導電層のキャリア濃度のバラツキが緩和され、導電層の
電気伝導率が均一になり、しかもキャリアプロファイル
を急峻に形成できる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の第１の実施例による化合物半導体装置
の製造方法を示す断面図である０図において、１は半絶
縁性ＧａＡｓ基板、３はＦ（フッ素）イオン、８はｎ型
Ｓｉエピタキシャル成長層である。
の製造方法を示す断面図である０図において、１は半絶
縁性ＧａＡｓ基板、３はＦ（フッ素）イオン、８はｎ型
Ｓｉエピタキシャル成長層である。
本実施例の製造方法は、導電性基板であるｎ型Ｓｉエピ
タキシャル成長層８に電気的に不活性な元素であるＦイ
オンを注入し、その後アニールを施すものである。この
ようにアニールを施す前にＦイオンを注入しておくこと
により、転移の影響によるエピタキシャル成長層８のキ
ャリア濃度分布をなくすことができ、電気伝導率の均一
性を向上できる。
タキシャル成長層８に電気的に不活性な元素であるＦイ
オンを注入し、その後アニールを施すものである。この
ようにアニールを施す前にＦイオンを注入しておくこと
により、転移の影響によるエピタキシャル成長層８のキ
ャリア濃度分布をなくすことができ、電気伝導率の均一
性を向上できる。
なお、ここで上記実施例の導電性基板はエピタキシャル
成長層８に限らず、他にｎ型ＧａＡｓ基板などでもよく
、同様の効果を奏する。
成長層８に限らず、他にｎ型ＧａＡｓ基板などでもよく
、同様の効果を奏する。
次に、第２図（ａ）〜（Ｃ）は本発明の第２の実施例に
よる化合物半導体装置の製造方法を示す工程断面図であ
る０図において、１は半絶縁性ＧａＡｓ基板、２はレジ
スト、３はＦイオン、４はＦイオン３が注入された領域
、５はＳｉイオン、６はＳｉイオン５が注入された領域
、７はＳｉイオン注入Ｎ６をアニールすることによって
得られたｎ型導電層である。
よる化合物半導体装置の製造方法を示す工程断面図であ
る０図において、１は半絶縁性ＧａＡｓ基板、２はレジ
スト、３はＦイオン、４はＦイオン３が注入された領域
、５はＳｉイオン、６はＳｉイオン５が注入された領域
、７はＳｉイオン注入Ｎ６をアニールすることによって
得られたｎ型導電層である。
次に第２図（ａ）〜（Ｃ）の製造方法について説明する
。
。
まず半絶縁性ＧａＡｓ半導体基板ｌ上にレジスト２のパ
ターンを形成し、ＧａＡｓに対して電気的に不活性な元
素であるＦイオン３を選択的に注入する（第２図（ａ）
）、続いて、ＧａＡｓ基板１のＦイオン３を注入した部
分にｎ型のドーパントであるＳｉイオン５を注入しく第
２図（１）））、レジスト２除去後、８００℃前後のア
ニールを行いＳｉイオン５を活性化し、ｎ型導電層７を
形成する。
ターンを形成し、ＧａＡｓに対して電気的に不活性な元
素であるＦイオン３を選択的に注入する（第２図（ａ）
）、続いて、ＧａＡｓ基板１のＦイオン３を注入した部
分にｎ型のドーパントであるＳｉイオン５を注入しく第
２図（１）））、レジスト２除去後、８００℃前後のア
ニールを行いＳｉイオン５を活性化し、ｎ型導電層７を
形成する。
第４図（ａ）は上記実施例によるｎ型導電層７のウェハ
面内径方向の導電率分布を示す図である。従来技術によ
るｎ型導電層の導電率分布がＷ型を示している（第４図
（ｂ））のに対し、本発明によるｎ型導電層７の導電率
分布はフラットである。即ち、ドーパントを注入する前
にＧａＡｓに対して電気的に不活性な元素を予め注入し
ておくと、従来問題となっていたＧａＡｓ基板の転移の
影響が緩和され、ｎ型導電層のキャリア濃度分布を均一
に形成できる。
面内径方向の導電率分布を示す図である。従来技術によ
るｎ型導電層の導電率分布がＷ型を示している（第４図
（ｂ））のに対し、本発明によるｎ型導電層７の導電率
分布はフラットである。即ち、ドーパントを注入する前
にＧａＡｓに対して電気的に不活性な元素を予め注入し
ておくと、従来問題となっていたＧａＡｓ基板の転移の
影響が緩和され、ｎ型導電層のキャリア濃度分布を均一
に形成できる。
また、上記実施例によって形成されたｎ型導電層７のＧ
ａＡｓ基板１内における深さ方向のキャリアプロファイ
ルを第６図（ａ）に示す。比較のため、従来技術による
キャリアプロファイルを第６図（ｂ）に示す。従来技術
においてはＳｉイオン５注入に際してＳｉイオン５がＧ
ａＡｓ結晶格子の間を自由に拡散することができ、基板
内深さ方向へ拡散しやすいので第６図（ｂ）に示すよう
にキャリアプロファイルのテイルを急峻にするのは困難
である。
ａＡｓ基板１内における深さ方向のキャリアプロファイ
ルを第６図（ａ）に示す。比較のため、従来技術による
キャリアプロファイルを第６図（ｂ）に示す。従来技術
においてはＳｉイオン５注入に際してＳｉイオン５がＧ
ａＡｓ結晶格子の間を自由に拡散することができ、基板
内深さ方向へ拡散しやすいので第６図（ｂ）に示すよう
にキャリアプロファイルのテイルを急峻にするのは困難
である。
しかし、本発明のようにＦイオン３を注入すると、Ｇａ
Ａｓ基板の結晶格子が崩れＳｉイオンの拡散がこれによ
り阻害され、Ｓｉイオンが深さ方向に自由に拡散できな
くなる。従って、キャリアプロファイルの表面近傍での
ピーク濃度は増大し、−方テイルは急峻となる。
Ａｓ基板の結晶格子が崩れＳｉイオンの拡散がこれによ
り阻害され、Ｓｉイオンが深さ方向に自由に拡散できな
くなる。従って、キャリアプロファイルの表面近傍での
ピーク濃度は増大し、−方テイルは急峻となる。
なお、上記実施例では基板として半絶縁性ＧａＡ３基板
ｌを用いたが、他の化合物半導体基板を用いてもよい。
ｌを用いたが、他の化合物半導体基板を用いてもよい。
また、Ｓｉイオンの代わりにＳｅ（セレン）等の他のｎ
型イオン、またはＭｇ （マグネシウム）。
型イオン、またはＭｇ （マグネシウム）。
Ｂｅ（ベリリウム）等のｐ型イオンを用いてもよい。
さらに上記両実施例において、導電層であるＧａＡｓに
対して電気的に不活性な元素としてはフッ素の他に■族
、■族、■族、０族の元素があり、これらの元素を用い
ても上記実施例と同様の効果を奏する。但し、これらの
元素のうちＡｓよりも重い元素はアニールの工程段階に
おいて結晶性を回復するのが困難であるため、Ａｓより
軽い元素を用いるのが望ましい。
対して電気的に不活性な元素としてはフッ素の他に■族
、■族、■族、０族の元素があり、これらの元素を用い
ても上記実施例と同様の効果を奏する。但し、これらの
元素のうちＡｓよりも重い元素はアニールの工程段階に
おいて結晶性を回復するのが困難であるため、Ａｓより
軽い元素を用いるのが望ましい。
以上のようにこの発明によれば、導電層に該導を層に対
して電気的に不活性な元素をイオン注入してアニールを
行うようにしたので、導電層のキャリア濃度分布を均一
にでき、基板間の再現性に優れた導電層を形成すること
ができる。また、半絶縁性ＧａＡｓ基板にｎ型またはｐ
型のドーパントを注入し、アニールを行ってｎ型導電層
を形成する方法では、ドーパントを注入する前にＧａＡ
Ｓに対して電気的に不活性な元素をイオン注入するよう
にしたので、導電層のキャリア濃度分布が均一で基板間
の再現性に優れ、しかも急峻なキャリアプロファイルを
有する導電層を形成することができる。
して電気的に不活性な元素をイオン注入してアニールを
行うようにしたので、導電層のキャリア濃度分布を均一
にでき、基板間の再現性に優れた導電層を形成すること
ができる。また、半絶縁性ＧａＡｓ基板にｎ型またはｐ
型のドーパントを注入し、アニールを行ってｎ型導電層
を形成する方法では、ドーパントを注入する前にＧａＡ
Ｓに対して電気的に不活性な元素をイオン注入するよう
にしたので、導電層のキャリア濃度分布が均一で基板間
の再現性に優れ、しかも急峻なキャリアプロファイルを
有する導電層を形成することができる。
第１図は本発明の第１の実施例による化合物半導体装置
の製造方法を示す断面図、第２図（ａ）〜（Ｃ）は本発
明の第２の実施例による化合物半導体装置の製造方法を
示す工程断面図、第３図（ａ）、 （ｂ）は本発明の第
２の実施例の従来技術による化合物半導体装置の製造方
法を示す工程断面図、第４図（ａ）は本発明の第２の実
施例によるｎ型導電層のウェハ径方向の伝導率分布を示
す図、第４図中）は第２の実施例の従来技術によるｎ型
導電層のウェハ径方向の伝導率分布を示す図、第５図は
従来技術によるｎ型導電層のウェハ面内における転移分
布を示す図、第６図（ａ）は本発明の第２の実施例によ
るｎ型導電層のＧａＡｓ基板内深さ方向のキャリアプロ
ファイルを示す図、第６図中）は第２の実施例の従来技
術によるｎ型導電層のＧａＡｓ基板内深さ方向のキャリ
アプロファイルを示す図である＝、１は半絶縁性ＧａＡ
ｓ基板、２はレジスト、３はＦイオン、４はＦイオン注
入領域、５はＳｉイオン、６はＳｉイオン注入領域、７
はｎ型導電層、８はｎ型Ｓｔエピタキシャル成長層であ
る。 なお図中同一符号は同−又は相当部分を示す。 第１図 １ ： Ｉ’１ｅ１９ＪＩ３：ＧａＡｓＪ＆３：Ｆ−１
７ン ８；ｎｆｉ／Ｓ ｉ Ｉｔ’ｊ’ ７”／７ｖ／１ｙ−
ｆＪ−Ｌｌ第２図 第３図 りＬグψにｌグ’；Ｑｒ’ＦＩＩＣｒｎｍ）ジグガψτ
−夕〉句シク（ｍｍ） 瀉６図 ｊｆご（ｐｍ） 手続主甫正書 （自発） １、事件の表示 特願昭６３−４７３３５号 ２、発明の名称 化合物半導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名称
（６０１）三菱電機株式会社 代表者 志岐守哉 ４、代理人 郵便番号 ５３２ 住 所 大阪市淀用区宮原４丁目１番４５号５、補正
の対称 明細書の発明の詳細な説明の欄、及び図面の簡単な説明
の欄 ６、補正の内容 （１） 明細書第３頁第５行、第１８行、第４頁第３
行、第５頁第５行、第２０行、第７頁第１１行。 及び第１０頁第９行の「転移」を「転位」に訂正する。 （２）同第２頁第１９行〜第３頁第２行の「ウェハ面内
において、・・・・・・部分を示し、」を「ウェハ面内
において、ＧａＡｓ結晶基板１に転位が存在している部
分を示し、」に訂正する。 （３）同第３頁第９行〜第１１行の「これは、・・・・
・・ゲッタリングされ、」を「これは、一般に結晶中に
存在する不純物等が結晶の転位部分にゲッタリングされ
、」に訂正する。 （４）同第７頁第１９行〜第２０行、及び第８頁第６行
の「自由に」を削除する。 （５）同第９頁第１１行の「ｎ型導電層」を「ｎ型また
はｐ整導電層」に訂正する。 （６） 同第１０頁第１０行〜第１４行の「第６図（
ａ）は・・・・・・を示す図である。」を「第６図は本
発明の第２の実施例、及び従来例によるｎ型導電層のＧ
ａＡｓ基板内深さ方向のキャリアプロファイルを示す図
である。」に訂正する。 以 上
の製造方法を示す断面図、第２図（ａ）〜（Ｃ）は本発
明の第２の実施例による化合物半導体装置の製造方法を
示す工程断面図、第３図（ａ）、 （ｂ）は本発明の第
２の実施例の従来技術による化合物半導体装置の製造方
法を示す工程断面図、第４図（ａ）は本発明の第２の実
施例によるｎ型導電層のウェハ径方向の伝導率分布を示
す図、第４図中）は第２の実施例の従来技術によるｎ型
導電層のウェハ径方向の伝導率分布を示す図、第５図は
従来技術によるｎ型導電層のウェハ面内における転移分
布を示す図、第６図（ａ）は本発明の第２の実施例によ
るｎ型導電層のＧａＡｓ基板内深さ方向のキャリアプロ
ファイルを示す図、第６図中）は第２の実施例の従来技
術によるｎ型導電層のＧａＡｓ基板内深さ方向のキャリ
アプロファイルを示す図である＝、１は半絶縁性ＧａＡ
ｓ基板、２はレジスト、３はＦイオン、４はＦイオン注
入領域、５はＳｉイオン、６はＳｉイオン注入領域、７
はｎ型導電層、８はｎ型Ｓｔエピタキシャル成長層であ
る。 なお図中同一符号は同−又は相当部分を示す。 第１図 １ ： Ｉ’１ｅ１９ＪＩ３：ＧａＡｓＪ＆３：Ｆ−１
７ン ８；ｎｆｉ／Ｓ ｉ Ｉｔ’ｊ’ ７”／７ｖ／１ｙ−
ｆＪ−Ｌｌ第２図 第３図 りＬグψにｌグ’；Ｑｒ’ＦＩＩＣｒｎｍ）ジグガψτ
−夕〉句シク（ｍｍ） 瀉６図 ｊｆご（ｐｍ） 手続主甫正書 （自発） １、事件の表示 特願昭６３−４７３３５号 ２、発明の名称 化合物半導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名称
（６０１）三菱電機株式会社 代表者 志岐守哉 ４、代理人 郵便番号 ５３２ 住 所 大阪市淀用区宮原４丁目１番４５号５、補正
の対称 明細書の発明の詳細な説明の欄、及び図面の簡単な説明
の欄 ６、補正の内容 （１） 明細書第３頁第５行、第１８行、第４頁第３
行、第５頁第５行、第２０行、第７頁第１１行。 及び第１０頁第９行の「転移」を「転位」に訂正する。 （２）同第２頁第１９行〜第３頁第２行の「ウェハ面内
において、・・・・・・部分を示し、」を「ウェハ面内
において、ＧａＡｓ結晶基板１に転位が存在している部
分を示し、」に訂正する。 （３）同第３頁第９行〜第１１行の「これは、・・・・
・・ゲッタリングされ、」を「これは、一般に結晶中に
存在する不純物等が結晶の転位部分にゲッタリングされ
、」に訂正する。 （４）同第７頁第１９行〜第２０行、及び第８頁第６行
の「自由に」を削除する。 （５）同第９頁第１１行の「ｎ型導電層」を「ｎ型また
はｐ整導電層」に訂正する。 （６） 同第１０頁第１０行〜第１４行の「第６図（
ａ）は・・・・・・を示す図である。」を「第６図は本
発明の第２の実施例、及び従来例によるｎ型導電層のＧ
ａＡｓ基板内深さ方向のキャリアプロファイルを示す図
である。」に訂正する。 以 上
Claims (2)
- （１）化合物半導体装置の製造方法において、導電層に
該導電層に対して電気的に不活性な元素をイオン注入す
る第１の工程と、 上記導電層にアニールを施す第２の工程とを含むことを
特徴とする化合物半導体装置の製造方法。 - （２）化合物半導体装置の製造方法において、半絶縁性
ＧａＡｓ基板にＧａＡｓに対して電気的に不活性な元素
をイオン注入する第１の工程と、上記半絶縁性ＧａＡｓ
基板にｎ型またはｐ型のドーパントをイオン注入する第
２の工程と、上記ドーパントを活性化させるためにＧａ
Ａｓ基板にアニールを施す第３の工程とを含むことを特
徴とする化合物半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047335A JPH01220822A (ja) | 1988-02-29 | 1988-02-29 | 化合物半導体装置の製造方法 |
| GB8818768A GB2215516B (en) | 1988-02-29 | 1988-08-08 | A method of producing a compound semiconductor device |
| FR8816835A FR2627901B1 (fr) | 1988-02-29 | 1988-12-20 | Procede de fabrication d'un dispositif a semiconducteur compose comportant une couche conductrice ayant une concentration de dopant uniforme |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047335A JPH01220822A (ja) | 1988-02-29 | 1988-02-29 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220822A true JPH01220822A (ja) | 1989-09-04 |
Family
ID=12772339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047335A Pending JPH01220822A (ja) | 1988-02-29 | 1988-02-29 | 化合物半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH01220822A (ja) |
| FR (1) | FR2627901B1 (ja) |
| GB (1) | GB2215516B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050377A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 通过注入降低结漏 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5141879A (en) * | 1989-08-28 | 1992-08-25 | Herbert Goronkin | Method of fabricating a FET having a high trap concentration interface layer |
| DE4114162A1 (de) * | 1990-05-02 | 1991-11-07 | Nippon Sheet Glass Co Ltd | Verfahren zur herstellung eines polykristallinen halbleiterfilms |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629011A (en) * | 1967-09-11 | 1971-12-21 | Matsushita Electric Ind Co Ltd | Method for diffusing an impurity substance into silicon carbide |
| US3600797A (en) * | 1967-12-26 | 1971-08-24 | Hughes Aircraft Co | Method of making ohmic contacts to semiconductor bodies by indirect ion implantation |
| GB1269359A (en) * | 1968-08-22 | 1972-04-06 | Atomic Energy Authority Uk | Improvements in or relating to semiconductors and methods of doping semiconductors |
| US3660171A (en) * | 1968-12-27 | 1972-05-02 | Hitachi Ltd | Method for producing semiconductor device utilizing ion implantation |
| JPS562407B2 (ja) * | 1973-01-31 | 1981-01-20 | ||
| US3914784A (en) * | 1973-12-10 | 1975-10-21 | Hughes Aircraft Co | Ion Implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates |
| US3912546A (en) * | 1974-12-06 | 1975-10-14 | Hughes Aircraft Co | Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor |
| GB1484399A (en) * | 1976-05-04 | 1977-09-01 | Standard Telephones Cables Ltd | Method of annealing a body of iron-implanted semiconducto |
| US4111719A (en) * | 1976-12-06 | 1978-09-05 | International Business Machines Corporation | Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium |
| US4383869A (en) * | 1981-06-15 | 1983-05-17 | Rca Corporation | Method for enhancing electron mobility in GaAs |
| FR2517120A1 (fr) * | 1981-11-26 | 1983-05-27 | Michel Salvi | Procede de fabrication d'un composant semiconducteur par diffusion avec implantation ionique prealable et composant obtenu |
| FR2525028A1 (fr) * | 1982-04-09 | 1983-10-14 | Chauffage Nouvelles Tech | Procede de fabrication de transistors a effet de champ, en gaas, par implantations ioniques et transistors ainsi obtenus |
| US4472206A (en) * | 1982-11-10 | 1984-09-18 | International Business Machines Corporation | Method of activating implanted impurities in broad area compound semiconductors by short time contact annealing |
| JPS6047428A (ja) * | 1983-08-26 | 1985-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1988
- 1988-02-29 JP JP63047335A patent/JPH01220822A/ja active Pending
- 1988-08-08 GB GB8818768A patent/GB2215516B/en not_active Expired - Fee Related
- 1988-12-20 FR FR8816835A patent/FR2627901B1/fr not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050377A (zh) * | 2011-10-14 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 通过注入降低结漏 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8818768D0 (en) | 1988-09-07 |
| FR2627901B1 (fr) | 1994-04-29 |
| GB2215516B (en) | 1990-11-28 |
| FR2627901A1 (fr) | 1989-09-01 |
| GB2215516A (en) | 1989-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| US4753895A (en) | Method of forming low leakage CMOS device on insulating substrate | |
| US3607449A (en) | Method of forming a junction by ion implantation | |
| US4816893A (en) | Low leakage CMOS/insulator substrate devices and method of forming the same | |
| US3887994A (en) | Method of manufacturing a semiconductor device | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| JPS6066814A (ja) | 半導体デバイスの製造方法 | |
| JPS61199641A (ja) | 化合物半導体素子の製造方法 | |
| JPH0642465B2 (ja) | 浅い接合の形成方法 | |
| JPH01220822A (ja) | 化合物半導体装置の製造方法 | |
| JPH09260639A (ja) | シリコン半導体装置の製造方法 | |
| JPH0689870A (ja) | 半導体素子の製造方法 | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JPH03131020A (ja) | 半導体装置の製造方法 | |
| JP2008004704A (ja) | 半導体素子の製造方法 | |
| JP2527545B2 (ja) | 半導体装置の製造方法 | |
| JPH0689869A (ja) | 半導体素子の製造方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 | |
| JPS5961191A (ja) | 半導体装置の製造方法 | |
| JPS5972765A (ja) | 半導体装置の製造方法 | |
| JPH0758700B2 (ja) | 熱処理法 | |
| JPS60254672A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0547693A (ja) | 半導体素子の製造方法 | |
| JPH02234422A (ja) | オートドーピング抑制方法 | |
| JPS61144822A (ja) | ＧａＡｓ導電層の形成方法 |