DE2060333C3

DE2060333C3 - Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode

Info

Publication number: DE2060333C3
Application number: DE2060333A
Authority: DE
Inventors: John Martin Reigate Surrey Shannon (Grossbritannien)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1969-12-24
Filing date: 1970-12-08
Publication date: 1978-06-01
Also published as: SE355696B; NL7018547A; FR2073494A1; CH519791A; GB1289740A; BE760707A; JPS4827506B1; FR2073494B1; US3739237A; AT323809B; DE2060333B2; ES386734A1; DE2060333A1

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode, bei dem zuerst Source-, Drain- und Gate-Elektrodenschichten an einer teilweise mit einer Isolierschicht bedeckten Oberfläche eines Halbleiterkörperteiles vom einen Leitfähigkeitstyp angebracht werden, wobei die Gate-Elektrodenschicht auf der Isolierschicht angebracht wird und die Source- und Drain-Elektrodenschichten als ununterbrochene Schichten teilweise auf der Isolierschicht angebracht werden und in öffnungen in der Isolierschicht an die Halbleiteroberfläche anschließen, wonach durch Ionenimplantation die Sourc- und Drain-Zonen gebildet werden, wobei die Gate-Elektrodenschicht und das darunterliegende Isoliermaterial den Halbleiteroberflächenteil unterhalb der Gate-Elektrodenschicht gegen die Ionen maskieren. Ein solches Verfahren ist aus » Proc.«EEE« 57 (1969), N r. 5, S. 812 - 813, bekannt.

^ft5 In der Halbleitertechnik wird u. a. bei der Herstellung von Sonnenzellen und Strahlungsdetektoren Ionenimplantation verwendet. Ionenimplantation besteht im allgemeinen darin, daß Halbleitermaterial mit einem

Bündel energiereicher Dotterungsionen bombardiert wird zur Bildung von Gebieten verschiedener Leitfähigkeit und/oder verschiedenen Leitungstyps in dem Halbleitermaterial. In der letzten Zeit wini Ionenimplantation auch bei der Herstellung von Feldeffekttransistoren mit isolierter Gateelektrode angewendet In der älteren deutschen Patentanmeldung der Anmelderin P 17 64 847.4 wird ein Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode beschrieben, be> dem in einem Halbleiterkörper oder in einem Teil desselben vom einen Leitungstyp zunächst, z. B. durch einen Diffusionsschritt, zwei getrennte Zonen niedrigen spezifischen Widerstands vom entgegengesetzten Leitungstyp gebildet werden, die sich im Halbleiterkörper oder im Teil desselben von einer seiner Oberflächen her erstrecken, wobei Source- und Drain-Elektrodenschichten angebracht werden, die durch Öffnungen in einer Isolierschicht auf der einen Oberfläche einen ohmschen Kontakt mit OLarflächenteilen der beiden Zonen niedrigen spezifischen Widerstands bilden, und wobei eine Gate-Elektrodenschicht auf einem Teil der einen Oberfläche angebracht wird, der zwischen den beiden Zonen niedrigen spezifischen Widerstands liegt, während die erwähnte Gate-Elektrodenschicht durch eine Isolierschicht von der einen Oberfläche getrennt ist, wonach Ionen eines den Leitungstyp bestimmenden Dotierungselements vom entgegengesetzten Leitungstyp über die Isolierschichtteile auf der einen nicht von den Source-, Drain- und Gate-Elektrodenschicht maskierten Oberfläche in die Teile des Halbleiterkörpers unterhalb der erwähnten Isolierschichtteile implantiert werden, wodurch die beiden Zonen niedrigen spezifischen Widerstands aufeinander zu erweitert und voneinander getrennte Source- und Draingebiete vom entgegengesetzten Leitfähigkeitstyp niedrigen spezifischen Widerstands gebildet werden, die in dem an die Oberfläche grenzenden, dazwischenliegenden Gebiet einen stromführenden Kanal definieren, wobei die Länge des stromführenden Kanals zwischen den auf diese Weise gebildeten Source- und Drain-Zonen praktisch der Länge der Gate-Elektrodenschicht entspricht.

Bei diesem Verfahren wird ein Feldeffekttransistor mit isolierter Gateelektrode gebildet, bei dem die Gate-Elektrodenschicht und die Source- und Drain-Zonen sich praktisch nicht überlappen, so daß insbesondere die Kapazität zwischen der Gate-Elektrode und der Drain-Elektrode sehr niedrig ist; diese Kapazität kann z. B. auf V20 des Wertes herabgesetzt werden, der bei einer durch übliche Diffusionstechniken gebildeten Anordnung erhalten wird. Dadurch können Anordnungen erhalten werden, deren Betriebsfrequenz hoch sein kann. Da mit diesem Verfahren ein Transistor hergestellt wird, in dem die Länge des stromführenden Kanals praktisch mit der entsprechenden Abmessung der darüberliegenden Gate-Elektrodenschicht übereinstimmt, kann die Länge des Kanals genau eingestellt und kleiner gemacht werden als üblicherweise bei einem Verfahren möglich ist, bei dem lediglich Diffusionstechniken angewandt werden. Ferner wird ein verhältnismäßig einfaches Verfahren erhalten, wenn Ionen in die erwähnten Teile des Halbleiterkörpers oder eines Teiles desselben über die erwähnten unmaskierten Isolierschichtteile auf der einen Oberfläche implantiert werden, weil die Isolierschichtteile, durch die die Ionen implantiert werden, einen Teil derselben Isolierschicht bilden kann, auf der sich die Gate-Elektrodenschicht befindet, so daß nach der Implantation keine weiteren Schritte zur Entfernung etwaiger Teile dieser Isolierschicht erforderlich sein werden, weil die Source- und Drain-Elektrodenschichten bereits angebracht sind. Das Verfahren hat den Nachteil, daß zwei Schritte zur Bildung der Source- und Drain-Zonen erforderlich sind, und zwar ein erster Schritt, z. B. ein Diffusionsschritt, zur Bildung der beiden Zonen niedrigen spezifischen Widerstands, die durch die Source- und Drain-Elektrodenschichten kontaktiert werden, und ein anschließen-ο der Implantationsschritt, um diese Zonen aufeinander 2u zu erweitern.

Bei dem schon eingangs erwähnten, aus »Proc. IEEE« 57 (1969), 5, 812-813, bekannten Verfahren umfaßt der erste Schritt die Bildung von Platinsilicidschichtteilen an der Oberfläche eines η-leitenden 5>iliciumkörpers und die Anbringung von Source- und Drain-Eiektrodenschichten, derart, daß sie einen Kontakt mit einem Teil der Platinsilicidschicht bilden und Teile dieser Schicht auf einander gegenüberliegenden Seiten der Gate-Elektrodenstruktur frei lassen. Dann werden ßorionen implantiert, wobei die Gate-Elektrodenstruktur als Maske dient, welche Implantation über die frei gelassenen Teile der Platinsilicidschichten stattfindet, während p-leitende Source- und Drain-Zonen in den Oberflächenteilen auf einander gegenüberliegenden Seiten des Oberflächenteiles, unterhalb der Gate-Elektrodenstruktur gebildet werden, wobei diese Source- und Drain-Zonen unterhalb der frei gelassenen Teile der Platinsilicidschichten liegen, die einen Weg niedrigen Widerstandes zwischen diesen implantierten Gebieten und den Source- und Drain-Elektrodenschichten bilden. Die Platinsilicidschichten bilden auch Schottky-Übergänge mit den nichtimplantierten η-leitenden Teilen des Halbleiterkörpers. Mit diesem Verfahren wird auch ein genau definierter Kanal erhalten, aber es hat den Nachteil, daß die Source- und Drain-Zonen in zwei Schritten gebildet werden, und zwar einem Schritt zur Bildung und Definierung der Platinsilicidschicht unc dem darauffolgenden Implantationsschritt, wobei sich schwer eine gute Kontaktierung von Metall mit Platinsilicidschichten über eine große Oberfläche einer Scheibe erhalten läßt, auf der eine Anzahl von Feldeffekttransistoren mit isolierter Gate-Elektrode gebildet werden. Weiter ergibt sich noch der Nachteil, daß dieses Verfahren sich schwer zur Herstellung einer n-Kanal-Anordnung anwenden läßt, wenn von einem p-leitenden Siliciumkörper ausgegangen wird, weil sich schwer ein Schottky-Übergang mit p-leitendem Silicium bilden läßt und weil ein solcher Schottky-Übergang mit Platinsilicid gar nicht gebildet werden kann. Auch in der erwähnten Anordnung, bei der Platinsilicid verwendet wird, besteht die Gefahr vor Kurzschluß der Source/ Substrat- und Drain/Substrat-pn-Übergänge durch die Source- und Drainkontaktschichten an den Stellen, wo diese Übergänge an die Oberfläche treten.

Aus der Zeitschrift »Solid-State-Electronics«, Vol. 7, 1964, Nr. 6, S. 487, ist es bekannt, eine Molybdävischicht als Maske bei der Ionenimplantation zu verwenden. Aus der Zeitschrift »Electronics«, Bd. 42, März 1969, Nr. 7, S.

117, 118₍ 120, ist ein Verfahren zur Herstellung von Halbleiteranordnungen mit einem Feldeffekttransistor bekannt, bei dem Source- und Drain-Elektrodenschichten auL \luminium angebracht werden.

Der Erfindung liegt die Aufgabe zugrunde, ein

<>s Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode der eingangs genannten Art zu schaffen, bei dem durch passende Einstellung Hp« lnnpnhpsr-hn«pt iin.H

passende Wahl der Elektrodenschichten die Source- und Drain-Zonen in dem Halbleiterkörper oder einem Teil desselben durch einen einzigen Implantationsschritt gebildet werden können.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Ionen durch die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten hindurch in den Halbleiterkörper implantiert werden.

Bei diesem Verfahren, bei den die Implantationsfläche |₀ auch die Oberflächenteile unterhalb der Source- und Drain-Elektrodenschichten in den öffnungen umfaßt, weil die Ionen durch diese Metallschichtteile hindurchdringen, sind auf diese Weise gebildete implantierte Source- und Drain-Zonen vom entgegengesetzten _!5 Leitungstyp bereits mit Elektroden, und zwar den Source- und Drain-Elektrodenschichten, versehen. Mit diesem Verfahren wird nicht nur ein genau definierter stromführender Kanal dank der Maskierung der Ionen durch die Gate-Elektrodenstruktur erhalten, sondern mit diesem Verfahren werden auch die Source- und Drain-Zonen im Halbleiterkörper oder einem Teil desselben durch einen einzigen Implantationsschritt gebildet, wobei es nicht mehr, wie beim oben beschriebenen bekannten Verfahren, erforderlich ist, daß zunächst Teile dieser Zonen gebildet werden, die durch die dann durchgeführte Ionenimplantation erweitert werden. Ferner werden durch dieses Verfahren gute Kontakte niedrigen Widerstandes mit den implantierten Source- und Drain-Zonen mit Hilfe der Elektrodenschichten gebildet, durch die die Ionen hindurchdringen.

Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist der, daß ein Transistor mit einer verhältnismäßig kleinen Oberfläche erhalten werden kann. Dies ist besonders wichtig, wenn der Transistor einen Teil einer integrierten Schaltung bildet. Das Verfahren kann zur Herstellung von Anordnungen mit p-Kanälen oder η-Kanälen verwendet werden.

Die Bedingungen des lonenbeschusses, die Gate-Elektrodenstruktur und die Source- und Drain-Elektrodenschichten können zum Erhalten der selektiven Implantation in die erwähnten angrenzenden Oberflächemeile auf verschiedene Weise gewählt werden. Unter »Gate-Elektrodenstruktur« soll hier die Struktur der Gate-Elektrodenschicht und des darunterliegenden Isoliermaterials verstanden werden. Die selektive Implantation kann mit Ionen eines geeigneten Elements erhalten werden, deren Energie ausreicht, um durch die Source- und Drain-Elektrodenschichten und in gewissen Fällen durch die Gate-Elektrodenschicht hindurchzudringen. Wenn z. B. die Gate-Elektrodenschicht aus Metall besteht und die gleiche Struktur wie die Source- und Drain-Elektrodenschichten aufweist, kann die Maskierung der Halbleiteroberfläche unterhalb der Gate-Elektrodenschicht durch eine Gate-Elektrodenstruktur definiert werden, in der das Isoliermaterial eine genügende Dicke aufweist, um die Ionen zurückzuhalten, die durch die obenliegende Gate-Elektrodenschicht hindurchdringen.

Gemäß einer weiteren Ausbildung der Erfindung wird eine Gate-Elektrodenschicht angebracht, deren Struktur von der der an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten verschieden ist

Dieser Unterschied in Struktur kann verschiedenartig sein. Bei einer Ausbildung wird eine Gate-Elektrodenschicht angebracht, die aus Metall besteht und deren Zusammensetzung von der der an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elek trodenschichten verschieden ist. Zur Herstellung de« Feldeffekttransistors mit isolierter Silicium-Gateelektrode nach der zuletzt beschriebenen Ausbildung de; erfindungsgemäßen Verfahrens werden die Source- und Drain-Elektrodenschichten vorteilhafterweise aus Aluminium angebracht und die Gate-Elektrodenschichi enthält vorteilhafterweise eine Molybdän- oder eine Nickelschicht, die auf dem Isoliermaterial liegt.

Source- und Drain-Elektrodenschichten aus Alumini um, die eine derartige Dicke haben, daß die bombardierenden Ionen bis zu der darunterliegenden Siliciumoberfläche durchdringen können, lassen sich leichi anbringen. Bei der Bildung der p-Kanal-Anordnung z. B. mit p-Ieitenden Ionen implantierten Source- und Drain-Zonen niedrigen spezifischen Widerstandes können Source- und Drain-Elektrodenschichten au« Aluminium verwendet werden, die z. B. eine Dicke vor 0,1— 0,3 μιη aufweisen, die entsprechend der Energie der bombardierenden Ionen gewählt wird, die ζ. Β Borionen mit einer Energie von 80—150 keV sein können. Ferner können bei Verwendung von Borioner diese nicht durch eine Gate-Elektrodenschicht au; Molybdän oder aus Nickel mit einer geeigneten Dicke z. B. mindestens 0,2 — 0,3 μιη für Molybdän und mindestens 0,3 — 0,4 μιη für Nickel, in Abhängigkeit von dei Energie der Borionen, bis zu der untenliegender Halbleiteroberfläche vordringen.

Es kann ferner vorteilhafterweise eine Gate-Elektrode angebracht werden, die außerdem eine Aluminiumschicht auf der Molybdän- oder Nickelschicht enthält wobei die Aluminiumschicht gleichzeitig mit der Source- und Drain-Elektrodenschichten angebrachl wird.

Bei einer anderen Ausbildung des erfindungsgemäßer Verfahrens, bei der eine Gate-Elektrodenschicht angebracht wird, die eine andere Struktur als die Source- und Drain-Elektrodenschichten aufweist, wird eine Gate-Elektrodenschicht aus Metall angebracht und werden die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten aus demselben Metall, aber mit einer geringeren Dicke als die Gate-Elektrodenschicht angebracht.

Bei der Herstellung eines Feldeffekttransistors mil isolierter Gate-Elektrode aus Silicium kann beispielsweise Aluminium für die Source-, Drain- und auch füi die Gate-Elektrodenschichten verwendet werden, wobei die Aluminium-Gate-Elektrodenschicht eine erheblich größere Dicke als die Source- und Drain-Elektrodenschichten aufweist, die mit der Halbleiteroberfläche in Kontakt stehen. Bei der ausschließlichen Verwendung von Aluminium bei der Herstellung einer p-Kanal-Anordnung, in der p-leitende Source- und Drain-Zoner niedrigen spezifischen Widerstandes durch Implantation von Borionen mit Energien im Bereich vor 80—150 keV gebildet werden, verhindert eine Aluminium-Gate-Elektrodenschicht mit einer minimalen Dicke von 0,5 bis 0,75 μιη in diesem Energiebereich, daß dit Borionen bis zu der untenliegenden Halbleiteroberfläche vordringen, während sie dagegen die Source- unc . Drain-Elektrodenschichten mit einer maximalen Dicke von 0,1 bis 03 μπι in dem genannten Energiebereicl völlig durchdringen.

Das isoliermaterial auf der Halbleiteroberfläche kanr auf verschiedene Weise angebracht werden. Bei einei Ausbildung der Erfindung wird auf der Oberfläche unterhalb der Gate-Elektrodenschicht und auf dei Oberfläche unterhalb der Source- und Drain-Elektrev

denschichten, die an die Öffnungen grenzen, das gleiche Isoliermaterial angebracht, das angebracht wird, bevor die Source-, Drain- und Gate-Elektrodenschichten angebracht werden.

Um das laterale Implantationsgebiet, das durch Eindringung in die Source- und Drain-Elektrodenschichten und in das darunterliegende Isoliermaterial außerhalb der Öffnungen in der Isolierschicht erhalten wird, zu beschränken, kann die Isolierschicht außerhalb dieser Öffnungen eine größere Dicke aufweisen. Dies läßt sich nach einer weiteren Ausbildung der Erfindung dadurch erreichen, daß eine erste dickere Isolierschicht auf der Halbleiteroberfläche angebracht, ein Gebiet der ersten dickeren Isolierschicht entfernt wird, wonach eine zweite dünnere Isolierschicht auf der Halbleiteroberfläche in diesem Gebiet gebildet wird, wobei die Öffnungen in der dünneren Isolierschicht vorgesehen werden und daß die Gate-Elektrodenschicht und die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten auf der dünneren Isolierschicht angebracht werden.

Die Source-, Drain- und Gate-Elektrodenschichten können nach einer weiteren Ausbildung teilweise auf der dickeren Isolierschicht angebracht werden, wobei die auf der dickeren Isolierschicht liegenden Teile der Elektrodenschichten eine derartige Dicke aufweisen, daß die bombardierenden Ionen nicht in die untenliegende dickere Isolierschicht und in die Halbleiteroberfläche eindringen können.

Die Source- und Drain-Elektrodenschichten können vorteilhafterweise derart angebracht werden, daß sie nicht das ganze Gebiet der Öffnungen im Isoliermaterial beanspruchen, so daß die Ionen hauptsächlich in die Oberflächenteile unterhalb der Öffnungen implantiert werden, die nicht von den Elektrodenschichten bedeckt sind.

Nach einer weiteren Ausbildung der Erfindung können die Bedingungen des Ionenbeschusses derart gewählt werden, daß wenigstens an der Stelle der Gebiete, wo die Source- und Drain-Elektrodenschichten die Halbleiteroberfläche kontaktieren, Atome des Metalls der Elektrodenschichten durch Energieübertragung von den bombardierenden Ionen in die untenliegenden Oberflächenteile eindringen.

Einige Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen

F i g. 1 — 5 schematisch senkrechte Querschnitte durch einen Teil einer Halbleiteranordnung in verschiedenen Stufen der Herstellung nach einem ersten Ausführungsbeispiel,

Fig. 6 —9 schematisch senkrechte Querschnitte durch einen Teil einer anderen Halbleiteranordnung in verschiedenen Stufen der Herstellung nach einem anderen Ausführungsbeispiel und

Fig. 10 und 11 schematisch senkrechte Querschnitte durch einen Teil einer Halbleiteranordnung in zwei verschiedenen Stufen der Herstellung nach einem weiteren AusführungsbeispieL

Ein Verfahren zur Herstellung einer Anordnung mit einem p-Kanal-Fekleffekttransistor mit isolierter Silicium-Gate-Elektrode wird nachstehend an Hand der Fig. 1 —5 beschrieben. Es wird von einer Scheibe aus η-leitendem Silicium mit einem Durchmesser von etwa Zß cm und einem spezifischen Widerstand von 3 Ω · cm ausgegangen. Bei den Bearbeitungen werden gleichzeitig eine Anzahl von Transistoren auf der Scheibe gebildet, die in einer späteren Stufe der Herstellung durch Unterteilung der Scheibe voneinander getrennt werden. Die bedeutendsten Schritte bei der Herstellung eines solchen Transistors auf der Scheibe werden nun beschrieben, wobei darauf hingewiesen wird, daß die verschiedenen Schritte vor der Unterteilung der Scheibe gleichzeitig an einer Anzahl von Stellen auf der Scheibe durchgeführt werden.

Die Orientierung der Scheibe ist (100). Fig. 1 zeigt einen Teil 1 der Scheibe mit einer Oberfläche 2, die auf übliche Weise durch Polieren und Ätzen optisch flach geschliffen ist. Auf der gesamten Oberfläche 2 wird aus Silan eine Siliciumoxydschicht 3 mit einer Dicke von etwa 10 000 A niedergeschlagen. Durch photolithographische Ätztechniken wird eine mittlere rechteckige

Öffnung von 28 χ 50 μπι in der Siliciumoxydschicht 3 gebildet, durch die die darunterliegende Siliciumoberfläche 2 freigelegt wird. Dann wird ein Oxydationsschritt durchgeführt, mit dessen Hilfe auf thermischen Wege eine dünnere Siliciumoxydschicht in der Öffnung angewachsen wird, wobei die Oxydation in feuchtem Sauerstoff während 5 Minuten bei 1100⁰C stattfindet und eine Oxydschicht 4 mit einer Dicke von etwa 1200 A liefert Während dieser Bearbeitung nimmt die Dicke des übrigen Teiles der Oxydschicht 3 etwas zu. F i g. 1 zeigt einen Teil des Körpers 1 mit dem übrigen Teil der dickeren Oxydschicht 3, wobei die dünnere Oxydschicht 4 in der Öffnung von 28 χ 50 μιη in der dickeren Oxydschicht 3 liegt

Anschließend wird auf der ganzen Oberfläche der Oxydschicht 3, 4 durch Verdampfen eine Molybdänschicht mit einer Dicke von 5000 A angebracht

Durch einen photolithographischen Ätzschritt wird die Molybdänschicht selektiv von zwei rechteckigen Gebieten entfernt, die je etwa Abmessungen von 13 χ 60 μπι aufweisen, so daß ein mittlerer Teil 5 mit Abmessungen von 6 χ 60 μιη verbleibt der sich in der Mitte auf der dünneren Oxydschicht 4 berindet während ferner auf der dickeren Oxydschicht 3 noch ein Außenteil 6 liegt der mit dem mittleren Teil 5 verbunden ist Durch einen weiteren photolithographischen Ätzschritt werden zwei rechteckige Öffnungen 7 und 8 von 5 χ 40 μπι in der dünneren Oxydschicht 4 gebildet, die sich parallel zu dem Teil 5 der Molybdänschicht und auf einander gegenüberliegenden Seiten dieses Teiles erstrecken. In dem Querschnitt nach F i g. 2 sind die Ränder der Öffnungen etwa 3 μιη von den nächstliegenden Rändern des Molybdänschichtteiles 5 entfernt Nach einer leichten reinigenden Ätzbehandlung der innerhalb der Öffnungen 7 und 8 freigelegten Siliciumoberfläche wird eine Aluminiumschicht 9 mit einer Dicke von 2000 A auf der ganzen Oberfläche — einschließlich der Öffnungen 6 und 7 und der Molybdänschichtteile 5 und 6 — angebracht

Fig.3 zeigt den Körper, nachdem Aluminium

SS niedergeschlagen worden ist

Durch einen weiteren photolithographischen Ätzschritt wird die Aluminiumschicht selektiv entfernt, so daß ein Teil 10 auf dem Molybdänschichtteil 5 und Teile 11 und 12 verbleiben, die mit der Siliciumoberfläche in den Öffnungen 7 bzw. 8 in Kontakt stehen. Die Teile 11 und 12 erstrecken sich weiter auf der dünneren Oxydschicht 4, auf der angrenzenden dickeren Oxyd schicht 3 und auf dem Molybdänschichtteil 6. Die Aluminiumschichtteile 10,11 und 12 gehen alle in

6s einen einzigen Aluminiumschichtteil über, der auf dem Molybdänschichtteil 6 auf der dickeren Oxydschicht 3 außerhalb des Randes der Öffnung in dieser Schicht liegt, die die dünnere Oxydschicht 4 enthält Die

Metallschichtteile 11 und 12 bilden Source- und Drain-Elektrodenschichten und der Molybdänschichtteil 5 mit dem darüberliegenden Aluminiumschichtteil

10 bildet die Gate-Elektrcdenschicht. Die Aluminiumschichtteile 11 und 12 beanspruchen nicht das ganze Gebiet der Öffnungen 7 und 8 auf einander gegenüberliegenden Seiten der Gate-Elektrodenstruktur 10, 5, 4 und die rechteckigen Teile 14 und 15 der Siliciumoberfläche von etwa 2 χ 40 μπι werden frei gelassen. F i g. 4 zeigt den Körper nach Maskierung und Ätzung der Aluminiumschicht, wobei Teile 10, 11 und 12 und freigelegte Oberflächenteile 14 und 15 in den öffnungen 7 bzw. 8 verbleiben.

Der Körper wird anschließend in die Auffangkammer eines lonenbeschußapparates mit einer aus Bortrichlo- is rid bestehenden Borionenquelle gesetzt Die Oberfläche wird dann bombardiert, wobei die Ebene der Oberfläche 2 zu der Richtung des Ionenstrahl praktisch senkrecht ist. Die Strahlenergie beträgt 100 keV und die Dosis 1 χ 10¹⁵ Borionen/cm². Unter diesen Beschußbedingungen dient die Gate-Elektrodenschicht 10 als Maske, weil Borionen dieser Energie, obgleich sie durch Aluminiumschichtteil 10 hindurchdringen können, praktisch nicht durch die Molybdänschicht 5 hindurchdringen können. Auch können Ionen, die durch die Teile der Aluminiumschichtteile U und 12, die sich auf dem Molybdänschichtteil 6 rings um den Rand befinden, nicht bis zu dem untenliegenden Molybdänschichtteil 6 vordringen. Unter den erwähnten Beschußbedingungen und bei der verwendeten Dicke der Aluminiumschichtteiie von 2000 A dringen die Ionen wohl in die Aluminiumschichtteile 11 und 12 in den öffnungen in der Isolierschicht 4 ein. Die Ionen dringen auch durch die unbedeckten Teile der dünneren Oxydschicht, die auf einander gegenüberliegenden Seiten der Torelektrodenstruktur liegen und unmittelbar an diese Struktur 10,5,4 grenzen.

Ferner dringt eine Anzahl von Ionen, die durch die Aluminiumschichtteile 11 und 12, die sich auf der dünneren Oxydschicht 4 befinden, hindurchdringen, auch in die untenliegenden Teile der dünneren Oxydschicht 4 ein. Ionen, die durch die sehr kleinen Teile der Aluminiumschichtteile 11 und 12 hindurchdringen, die sich auf dem Innenrand der dickeren Oxydschicht 3 befinden, werden aber in der darunterliegenden dickeren Oxydschicht zurückgehalten und erreichen die darunterliegende Halbleiteroberfläche praktisch nicht Dadurch wird eine selektive Implantation von Borionen in die Oberflächenteile auf einander gegenüberliegenden Seiten des Oberflächenteiles unterhalb der Gate-Elektrodenstruktur 10, 5, 4 — einschließlich der Oberflächenteile unterhalb der Aluminiumschichtteiie

11 und 12 in den öffnungen 7 bzw. 8 — erhalten. Implantierte p-leitende Gebiete 17 und 18 niedrigen spezifischen Widerstands werden erhalten, die Source- und Drain-Zonen bilden, die die ganze Oberfläche und die öffnungen 7 und 8 beanspruchen, wobei infolge des maskierenden Effekts der Gate-Elektrodenstruktur 10, 5,4 in dem η-leitenden Oberflächengebiet unterhalb der Gate-Elektrodenschicht 10, 5 ein stromführendes Kanalgebiet definiert wird, dessen Länge zwischen den Source- und Drain-Zonen 17 und 18 praktisch der Abmessung der Gate-Elektrodenschicht 10,5 in dieser Längsrichtung entspricht, die in dem Querschnitt nach F i g. 5 gleich 6 μπι ist

Durch das Vorhandensein der freigelegten Teile 14 und 15 in den ursprünglichen öffnungen 7 bzw. 8 in der dünneren Oxydschicht 4 tritt Implantation hauptsächlich unterhalb dieser Teile 14 und 15 auf. In den Teilen der implantierten Source- und Drain-Zonen 17 und 18, die unmittelbar unterhalb der Aluminiumschichtteiie 11 und 12 liegen, sind einige Aluminiumatome durch Energieübertragung der bombardierenden Borionen in die Siliciumoberflächenteile implantiert worden. Dadurch wird ein guter Kontakt niedrigen Widerstandes zwischen den Aluminiumschichtteilen 11, 12 und den implantierten Source- und Drain-Zonen 17,18 erhalten.

Nach Entfernung des Körpers aus dem Ionenbeschußapparat wird eine Ausglühbehandlung bei 500°C während 30 Minuten durchgeführt. Die in Fig. 5 dargestellte Struktur wird nach diesem Implantationsund Ausglühvorgang erhalten. Die maximale Tiefe der Übergänge zwischen den implantierten p-leitenden Source- und Drain-Zonen und dem η-leitenden Körper von der Oberfläche 2 her ist etwa 0,7 μίτ..

Schließlich wird ein photolithographischer Ätzschritt durchgeführt, durch den im Außenteil der gemeinsamen Aluminium- und Molybdänschichten, von denen aus sich die Aluminiumschichtteile 10, 11 und 12 erstrecken, voneinander getrennte äußere Source-, Drain- und Gate-Elektrodenschichten auf der dickeren Oxydschicht 3 gebildet werden, die aus je einem untenliegenden Violybdänschichtteil und einem obenliegenden Aluminiumschichtteil bestehen und die je einen zu kontaktierenden Teil aufweisen.

Es sei bemerkt, daß während der Implantation die Aluminiumschichtteile 10, 11 und 12, die sich auf den Molybdänschichtteilen 6, 5 befinden, alle über die gemeinsamen äußeren Aluminium- und Molybdänschichtteilen miteinander verbunden sind. Diese gemeinsamen Aluminium- und Molybdänschichtteile werden mit einem Massenpunkt auf dem Ionenbeschleuniger verbunden, damit ein Aufladen der Schicht und ein etwaiger dadurch herbeigeführter Durchschlag der Isolierschichtteile unterhalb der Gate-Elektrodenschicht 10,5 verhindert werden.

Die Verwendung einer Molybdänschicht in der Gate-Elektrode ergibt eine niedrigere Schwellwertspannung in der hergestellten Anordnung (z. B. 2,0 V) als üblicherweise bei Verwendung einer einzigen Aluminium-Gate-Elektrodenschicht erreicht werden kann. Ferner werden bei Verwendung von Aluminium für die Source- und Drain-Elektrodenschichten auch gute Kontakte niedrigen Widerstands mit implantierten Source- und Drain-Zonen erhalten, während ein Eindringen der bombardierenden Borionen in diese Schichten möglich bleibt.

Die Scheibe, auf der sich eine Anzahl Transistorstrukturen befindet von denen ein Teil in F i g. 5 dargestellt ist, wird dann längs Ritzbahnen unterteilt und jeder Teil wird auf übliche Weise montiert und in einer Umhüllung angebracht Der Reihenwiderstand eines derartigen p-Kanal-Transistors beträgt 100 Ω und sein Widerstand im leitenden Zustand 4 kil Der Reihenwiderstand ist also ein sehr geringer Bruchteil des Widerstandes im leitenden Zustand. Die Gate-Drain-Kapazität ist 10-^|4pF. Die Drain-Substrat-Durchschlagspannung ist etwa 35 V und der Drain-Substrat-Leckstrom beträgt etwa 15 pA V₀=IOV.

3ei einer Abwandlung des oben beschriebenen Verfahrens, bei der der Transistor einen Teil einer integrierten Halbleiterschaltung bildet, kann der photolithographische Ätzschritt zum Definieren gesonderter Source-, Drain- und Gate-Elektrodenschichten vor der Implantation durchgeführt werden, indem diese Teile gleichzeitig, d.h. unter Verwendung einer einzigen Maske, mit der Aluminiumschicht 9 zur Bildung der

Schichtteile 10, Il und 12 definiert werden. Das Problem der Verhinderung einer Aufladung der Gate-Elektrodenoxydschicht ergibt sich bei einer integrierten Schaltung nicht, weil in dem definierten Verbindungsmuster, das in dieser Stufe gebildet ist, die Gate- Elektro- de mit einem anderen Teil des Halbleiterkörpers, ζ. Β. der Fläche der zu bildenden Drain-Zone eines anderen ähnlichen Transistors, verbunden wird.

Ein anderes Verfahren zur Herstellung einer Anordnung mit einem p-Kanal-Feldeffekttransistor mit isolierter Silicium-Gate-Elektrode wird nunmehr an Hand der Fig.6—9 beschrieben. Es wird von einer Scheibe aus η-leitendem Silicium mit einem Durchmesser von etwa 2,5 cm und einem spezifischen Widerstand von 3 Ω · cm ausgegangen. Die Vorbearbeitung der Oberfläche und das Anwachsen von Oxydschichten erfolgen auf praktisch gleiche Weise wie im vorhergehenden Ausführungsbeispiel; entsprechende Teile und die dickeren und dünneren Oxydschichten sind mit den gleichen Bezugsziffern wie in F i g. 1 bezeichnet. Das Verfahren unterscheidet sich in den Schritten nach der Bildung der Oxydschichten dadurch, daß nicht eine Molybdänschicht, sondern eine verhältnismäßig dicke Aluminiumschicht 6 auf der ganzen Oberfläche niedergeschlagen wird, wobei diese Aluminiumschicht eine Dicke von etwa 6000 Ä aufweist Durch einen photolithographischen Ätzschritt werden öffnungen 7 und 8 in der dicken Aluminiumschicht 6 und in der darunterliegenden dünneren Oxydschicht 4 angebracht, wobei die Abmessungen und die Lagen der erwähnten öffnungen genau denen der öffnungen in Fig.2 des ersten Ausführungsbeispiels entsprechen, die mit den gleichen Bezugsziffern bezeichnet sind.

Durch einen photolithographischen Ätzschritt wird die Aluminiumschicht 6 weiter selektiv auf zwei rechteckigen Rächen von 5 μπι χ 60 μπι entfernt, deren Seiten sich parallel zu dem Außenrand der öffnungen 7 und 8 erstrecken, so daß ein Innenteil 20 auf der dünneren Oxydschicht 4 zwischen den öffnungen 7 und 8 mit einem Flächeninhalt von 12x60 μπι und auf der dickeren Oxydschicht 3 noch ein Außenteil !9 verbleibt Fig.7 zeigt den Körper nach der Definition dieser Aluminiumschicht

Dann wird eine dünnere Aluminiumschicht 21 mit einer Dicke von 2000 Ä auf der ganzen Oberfläche — einschließlich der verbleibenden Schichtteile 19 und 20 in den öffnungen 7 und 8 — niedergeschlagen.

Die zusammengesetzte Aluminiumschicht 21, 20 auf dem mittleren Teil der dünneren Oxydschicht 4 hat nun eine Dicke von 8000 A, ebenso wie die zusammenge- so setzte Schicht 21, 19 auf der dickeren Oxydschicht 3. Fig.8 zeigt den Körper nach der Ablagerung des Aluminiums.

Durch einen weiteren photolithographischen Ätzschritt werden die Aluminiumschicht 21 und der darunterliegende Aluminiumschichtteil 20 selektiv entfernt, so daß Aluminiumschichtteile 24 und 25 verbleiben, deren Oberflächen und Lagen genau denen der in Fig.4 des ersten Ausführungsbeispiels gezeigten Aluminiumschichtteile 11 und 12 entsprechen und die sich weiter zunächst auf der dickeren Oxydschicht 3 und dann auf dem dicken Aluminiiimschichtteil 19 und auf einer zusammengesetzten Aluminiumschicht 26, 20 erstrecken, die aus einem Teil 20 der zunächst angebrachten Schicht mit einer Dicke von 6000 A und aus einem darfiberliegenden Teil 26 der nachher angebrachten Schicht mit einer Dicke von 2000 A besteht. Die zusammengesetzte Schicht 26, 20 entspricht in Oberfläche und Lage genau der in F i g. 4 des ersten Ausführungsbeispiels gezeigten zusammengesetzten Gate-Elektrodenschicht 10, 5. Die Aluminiumschichtteile 24 und 25 bilden die Source- und Drain-Elektroder.schichten und die zusammengesetzte Aluminiumschicht 26, 20 bildet die Gate-Elektrodenschicht Bei der gleichzeitigen Definition der zusammengesetzten Gate-Elektrodenschicht und der Aluminiumschichtteile für die Source- und Drain-Elektroden während des photolithographischen Ätzschrittes wird eine enge Trennung zwischen der Gate-Elektrodenschicht und den Source- und Drain-Elektrodenschichten, in diesem Falle von 5 μπι auf jeder Seite, erhalten, was in der endgültig hergestellten Anordnung einen niedrigen Reihenwiderstand zur Folge hat.

Dann werden ein lonenbeschuß und eine Ausglühbehandlung unter den gleichen Bedingungen wie bei dem ersten Ausführungsbeispiel durchgeführt wobei implantierte p-leitende Source- und Drain-Zonen 27 und 28 niedrigen spezifischen Widerstands (Fig.9) durch den gleichen Mechanismus wie im vorhergehenden Ausführungsbeispiel gebildet werden. Der Unterschied besteht darin, daß in diesem Beispiel die Gate-Elektrodenmaskierung dadurch erhalten wird, daß für die zusammengesetzte Aluminiumschicht 26, 20 eine größere Dicke von 8000 A gewählt wird, die ausreicht um zu verhindern, daß Borionen mit einer Energie von 100 keV durchdringen, weil die Eindringtiefe derartiger Ionen in Aluminium etwa 5000 A beträgt Die darauffolgende Bearbeitung der Anordnung entspricht praktisch der im vorhergehenden Beispiel beschriebenen Bearbeitung und besteht in der Definition der dünnen und der dicken Aluminiumrandschicht zur Bildung der getrennten Source-, Drain- und Gate-Elektrodenschichten, dem Anbringen von Ritzbahnen und der Unterteilung der Scheibe, wonach die Anordnung montiert und in einer Umhüllung angebracht wird.

An Hand der Fig. 10 und 11 wird nachstehend ein drittes Ausführungsbeispiel eines Verfahrens zur Herstellung eines p-Kanal-Feldeffekttransistors mit isolierter Silicium-Gate-Elektrode beschrieben. Dieses Ausführungsbeispiel ist eine Abwandlung des zweiten Ausführungsbeispiels, das an Hand der Fig.6-9 beschrieben worden ist Bei diesem Verfahren wird gleichfalls von eine· Scheibe aus η-leitendem Silicium mit einem Durchmesser von 2,5 cm und einem spezifischen Widerstand von 3 Ω · cm ausgegangen. Dicke und dünne Oxydschichten 3 bzw. 4 werden auf die im vorhergehenden Beispiel beschriebene Weise gebildet mit dem Unterschied, daß die dünnere Oxydschicht 4 bei diesem Verfahren eine Oberfläche von 38 χ 50 μΐη hat Wie im vorhergehenden Beispiel wird eine verhältnismäßig dicke Aluminiumschicht mit einer Dicke von 6000 A auf der ganzen Oberfläche angebracht Diese Aluminiumschicht wird dann durch einen photolithographischen Ätzschritt selektiv entfernt so daß ein mittlerer Streifen 31 von 6 χ 60 μπι auf der dünneren Oxydschicht 4 und ein (nicht dargestellter) Außenteil auf der dickeren Oxydschicht 3 verbleibt Anschließend wird noch ein photolithographischer Ätzschritt durchgeführt, durch den öffnungen 32 und 33 in der Schicht 4 auf einander gegenüberliegenden Seiten der Aluminiumschicht 31 gebildet werden, welche öffnungen je einen Flächeninhalt von 5 χ 40 μπι haben. F i g. 10 zeigt einen Teil des Körpers in dieser Stufe der Herstellung.

Eine dünnere Aluminiumschicht mit einer Dicke von 2000 A — einschließlich des dicken Aluminiumschicht-

teiles 31, des dicken Aluminiumschichtrandteiles (nicht dargestellt) und in den Öffnungen 32 und 33 in der dünneren Oxydschicht 4 — wird dann niedergeschlagen. Ein photolithography-eher Ätzschritt wird zur selektiven Entfernung der dünneren Aluminiumschicht durchgeführt, so daß ein Teil 35 auf der dickeren Aiuminiumschicht 31 und Teile 36 und 37 auf einander gegenüberliegenden Seiten der zusammengesetzten Schicht 35,31 verbleiben, wobei die Teile 36 und 37 sich weiter auf der dünnen Oxydschicht 4 und auch auf der dickeren Oxydschicht 3 und anschließend auf der dicken Aluminiumrandschicht (nicht dargestellt) erstrecken. Die Aluminiumschichtteile 36 und 37 bilden Source- und Drain-Elektrodenschichten und beanspruchen die ganze Oberfläche der Öffnungen 32 bzw. 33 und erstrecken sich auf den Teilen der dünneren Oxydschicht 4 zwischen den Öffnungen 32, 33 und der zusammengesetzten Aluminiumschicht 35, 31. Dieses Ausführungsbeispiel unterscheidet sich also von den oben beschriebenen Ausführungsbeispielen dadurch, daß keine Teile der Halbleiteroberfläche in den Öffnungen in der dünneren Oxydschicht freigelegt werden, sondern diese Öffnungen völlig von den Source- und Drain-Elektrodenschichten ausgefüllt werden. Die Schichtteile 36 und 37 sind über einen Abstand von 5 μπι von den angrenzenden Rändern der zusammengesetzten Schicht 35,31 getrennt

Dann wird ein Implantationsschritt unter den gleichen Bedingungen wie im zweiten Beispiel durchgeführt, wodurch implantierte p-leitende Source- und Drain-Zonen 38 und 39 niedrigen spezifischen Widerstands erhalten werden. Es ist einleuchtend, daß durch das Vorhandensein der Source- und Drain-Elektrodenschichten 36 und 37 in dem ganzen Gebiet der öffnungen in der dünneren Isolierschicht die Implantation in die unterhalb dieser Öffnungen liegenden Oberflächenteile völlig mit Borionen durchgeführt wird, die durch die Aluminiumschichtteile hindurch in diese Teile eindringen, wobei eine Implantation von Aluminiumatomen durch Energieübertragung von den bombardierenden Borionen auftritt, wodurch ein guter Kontakt niedrigen Widerstandes mit den implantierten Zonen erhalten wird. Die laterale Erweiterung der in dieser Anordnung erhaltenen implantierten Source- und Drain-Zonen ist aber größer, was auf die verschiedenen Maskenabmessungen zurückzuführen ist, die zur Definierung der Elektrodenschichtstruktur dieser besonderen Form verwendet werden müssen. Dies kann eine Erhöhung des Reihen Widerstandes mit sich bringen.

In dem ersten an Hand der Fig. 1 —5 beschriebenen S Ausführungsbeispiel kann nach einer Abwandlung für die Gate-Elektrodenschicht auf der dünneren Isolierschicht 4 statt Molybdän Nickel verwendet werden. Ferner kann die Molybdänschicht, oder erwünschtenfalls die Nickelschicht, nach der Bildung der Aluminiumin schichtteile U und 12 dadurch angebracht werden, daß auf der Oberfläche — einschließlich der zuerst gebildeten Schichtteile 11 und 12 — eine Photomaskierungsschicht angebracht wird, wonach das Photomaskierungsmittel nur an der von der Molybdän- oder Nickelschicht der Torelektrode zu beanspruchenden Oberfläche entfernt, Molybdän oder Nickel auf der ganzen Oberfläche niedergeschlagen und dann von den unerwünschten Flächen entfernt wird, indem das darunterliegende Photomaskierungsmittel gelöst wird.

Auf diese Weise wird eine Elektrodenschicht erhalten, die nur aus einem einzigen Metall, und zwar Molybdän oder Nickel, besteht. Andere Metalle können entweder allein oder in Verbindung mit Siliciumoxyd verwendet werden. Zum Beispiel kann wenigstens unterhalb der Gate-Elektroden, jhicht das Isoliermaterial aus einer ersten aus Siliciumoxyd bestehenden Schicht auf der Halbleiteroberfläche und aus einer zweiten daraufliegenden und aus Siliciumnitrid bestehenden Schicht zusammengesetzt sein.

In gewissen Fällen kann die angebrachte Gate-Elektrodenschicht aus dem Halbleitermaterial bestehen, das anschließend durch den Ionenbeschuß genügend leitend gemacht wird und dennoch den gewünschten Maskierungseffekt liefert.

Das Verfahren kann bei der Herstellung einer integrierten Halbleiterschaltung mit mindestens einem Feldeffekttransistor mit isolierter Gate-Elektrode verwendet werden, während der lonenbeschuO zur gleichzeitigen Bildung von Zonen anderer Schaltungse lemente im Halbleiterkörper benutzt werden kann. Weiter kann das Verfahren auch zur Bildung von n-Kanal-Feldeffekttransistoren mit isolierter Silicium-Gate- Elektrode verwendet werden, wobei für die bombardierenden Ionen Phosphor oder Stickstoff gewählt wird.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode, bei dem zuerst Source-, Drain- und Gate-Elektrodenschichten an einer teilweise mit einer Isolierschicht bedeckten Oberfläche eines Halbleiterkörperteiles vom einen Leitfähigkeitstyp angebracht werden, wobei die Gate-Elektrodenschichl auf der Isolierschicht angebracht wird und die Source- und Drain-EIektrodenschicluen als ununterbrochene Schichten teilweise auf der Isolierschicht angebracht werden und in öffnungen in der Isolierschicht an die Halbleiteroberfläche anschließen, wonach durch Ionenimplantation die Source- und Drain-Zonen gebildet werden, wobei die Gate-F.lektrodenschicht und das darunterliegende Isoliermaterial den Halbleiteroberflächenteil unterhalb der Gate-Elektrodenschicht gegen die Ionen maskieren, dadurch gekennzeichnet, daß die Ionen durch die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten (11, 12; 24, 25; 36, 37) hindurch in den Halbleiterkörper implantiert werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Gate-Elektrodenschicht (5,10; 20, 26; 31, 35) angebracht wird, deren Struktur von der der an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten (11,12; 24,25; 36,37) verschieden ist

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine Gate-Elektrodenschicht (5, 10) angebracht wird, die aus Metall besteht und deren Zusammensetzung von der der an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten verschieden ist.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß Source- und Drain-Elektrodenschichten (11, 12; 24,25; 36,37) aus Aluminium angebracht werden und daß eine Gate-Elektrodenschicht angebracht wird, die eine Molybdänschicht (5) auf dem Isoliermaterial (4) enthält.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß Source- und Drain-Elektrodenschichten aus Aluminium angebracht werden und daß eine Gate-Elektrodenschicht angebracht wird, die eine Nickelschicht auf dem Isoliermaterial eiithält.

6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß eine Gateelektrode angebracht wird, die außerdem eine Aluminiumschicht (10) auf der Molybdän- (5) oder Nickelschicht enthält, wobei die Aluminiumschicht (10) gleichzeitig mit den Source- und Drain-Elektrodenschichten (11, 12) angebracht wird.

7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine Gate-Elektrodenschicht (20, 26) aus Metall angebracht wird, und daß die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten (24, 25; 31, 35) aus demselben Material, aber mit einer geringeren Dicke als die Gate-Elektrodenschicht (20, 26). angebracht werden.

8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß aut der Oberflache unterhalb der Gate-E!ektrodenschicht und auf der Oberfläche unterhalb der Source- und Drain-Elektrodenschichten, die an die öffnungen grenzen, das gleiche Isoliermaterial (4) angebracht wird, das angebracht wird, bevor die Source-, Drain- und Gate-Elektrodenschichten angebracht werden.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß eine erste dickere Isolierschicht (3) auf der Halbleiteroberfläche angebracht und ein Gebiet der ersten dickeren Isolierschicht (3) entfernt wird, wonach eine zweite dünnere Isolierschicht (4) auf der Halbleiteroberfläche in diesem Gebiet gebildet

ίο wird, wobei die öffnungen in der dünneren isolierschicht (4) vorgesehen werden, und daß die Gate-Elektrodenschicht und die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten auf der dünneren Isolierschicht angebracht werden.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Source-, Drain- und Gate-Elektrodenschichten teilweise auf der dickeren Isolierschicht (3) angebracht werden, wobei die auf der dickeren Isolierschicht (3) liegenden Teile der Elektrodenschichten eine derartige Dicke aufweisen, daß die bombardierenden Ionen nicht in die untenliegende dickere Isolierschicht (3) und in die HalbleUeroberfläche eindringen können.

11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Source- und Drain-Elektrodenschichten (11, 12; 24, 25; 31, 35) derart angebracht werden, daß sie nicht das ganze Gebiet der öffnungen im Isoliermaterial (4) beanspruchen, so daß die Ionen hauptsächlich in die Oberflächenteile unterhalb der öffnungen implantiert werden, die nicht mit den Elektrodenschichten bedeckt werden.

12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Bedingungen des lonenbeschusses derart gewählt werden, daß wenigstens an der Stelle der Gebiete, wo die Source- und Drain-Elektrodenschichten die Halbleiteroberfläche kontaktieren, Atome des Metails der Elektrodenschichten durch Energieübertragung von den bombardierenden Ionen in die untenliegenden Oberflächenteile eindringen.