DE2132560C3 - - Google Patents

Description

Die Erfindung betrifft eine binäre Halbleiter-Speicherzelle, deren beide Speicherzustände bei Informationsentnahme regenerierbar sind.

Die der Erfindung zugrundegelegte Aufgabe besteht darin, eine solche Speicherzellenanordnung so auszubilden, daß sie für monolithische Halbleiterbauweise geeignet ist.

Ein monolithisch aufgebautes Halbleiter-Schieberegister ist bereits in der am 2. Juli 1970 offengelegten DE-OS 19 64 956 beschrieben, doch ist dies eine Anordnung, bei der die der Erfindung zugrundeliegende Regenerierbarkeit bei Informationsentnahme aus einer Speicherzelle nicht zur Erörterung steht. Eine monolithische regenerierbare binäre Halbleiter-Speicherzelle gemäß der Erfindung charakterisiert sich durch die den kennzeichnenden Teil des Hauptanspruchs bildenden schaltungstechnischen Mittel.

Monolithische regenerierbare binäre Halbleiterzellen haben gegenüber derartigen nicht monolithisch ausgebildeten Halbleiterzellen den Vorteil der Raumökonomie und ökonomischen Herstellungsweise.

Die Erfindung hat ferner den Vorteil, daß sie monolithische parasitäre Kapazitäten ausnutzt, die wahlweise nur in Abhängigkeit von periodischen Nichtgleichspannungssignalen geladen werden. Auf diese Weise wird der digitale Zustand der Speicherzelle bestimmt. Zwischen dem ersten und dem zweiten Kondensator ist eine Halbleiter-Schalteinrichtung eingeschaltet, die auf periodische Signale anspricht und dazu dient, die Zelle im statischen Zustand zu regenerieren. Man kann auch eine Gleichstromschaltung vorsehen, die einen Verlust von Informationen aus der Zelle im statischen Zustand verhindert Mit Hilfe einer geeigneten Vorspannung kann man die Halbleiter-Schalteinrichtung aus der Schaltung effektiv entfernen, so daß die Zelle auch in einem dynamischen Schieberegister verwendet werden kann.

Die vorstehend angegebenen und weitere Vorteile der Erfindung gehen aus der nachstehenden ausführlichen Beschreibung von Ausführungsbeispielen hervor, die in den Zeichnungen dargestellt sind. In diesen zeigt

Fig. 1 schematisch eine bevorzugte Ausführungsform einer Speicherzelle, die nur mit periodischen Nichtgleichspannungssignalen betrieben wird.

Fig. IA erläutert in einem Zeitdiagramm die Arbeitsweise der Zelit nach Fig. 1.

Fig.2 zeigt eine andere Ausführungsform einer Speicherzelle, in der die gespeicherte Information mit Hilfe eines Gleichstromkreises aufrechterhalten wird.

Fig. 2a erläutert in einem Zeitdiagramm die Arbeitsweise der Zelle nach F i g. 2.

F i g. 3 zeigt die Speicherzellen gemäß F i g. 1 und 2 in einem Schieberregister, sowie die diesem zugeordnete Steuerschaltung. Dieses Schieberregister kann als statisches und als dynamisches Umlaufregister verwendet werden.

Die in Fig. 1 gezeigte Speicherzelle wird vorzugsweise in einem monolithischen Schieberegister verwendet. Die bipolare Speicherzelle benötig ι im statischen Zustand keine Gleichstromsignale, so daß sie sehr wenig Leistung verbraucht. Infolgedessen kann sie mit sehr hoher Bestandteildichte integriert werden.

An einen Dateneingangsanschluß 10 kann ein digitales Eingangssignal angelegt werden, beispielsweise das in Fig. IA dargestellte Signal 12, das einer Binär-Eins entspricht. An den Anschluß 14 wird ein erstes Regeneriersignal angelegt, das durch die Regeneriersignalimpulse 16 und 18 dargestellt ist. Mit einem ersten Speicherkondensator 28 ist ein erster Ladeweg verbunden, der aus der Leitung 20, dem Widerst-ind 22, der Diode 24 und der Leitung 26 besteht. Mit einem Anschluß 30 ist eine zweite Regenerationsquelle verbunden, die durch die Impulse 32 und 34 in F i g. IA dargestellt ist und zum wahlweisen Laden einen zweiten Speicherkondensator 33 dient, der mit einem zweiten Ladeweg verbunden ist. Dieser besteht aus der Leitung 35, dem Widerstand 36 und der Diode 38. Der zweite Kondensator 33 ist zwischen einem Ausgangsanschluß 40 und einem Knoten 42 eingeschaltet.

Zum wahlweisen Laden des Kondensators 28 werden die Eingangssignale an die Basis eines Eingangs-Schalttransistors 44 angelegt. Zum wahlweisen Laden des zweiten Kondensators 33 ist ein Schalttransistor 46 über seinen Basisanschluß mit dem Kondensator 28 und über seinen den Knoten 42 bildenden Kollektoranschluß mit dem Ausgangsanschluß 40 und dem Kondensator 33 verbunden.

Zum Regenerieren oder Aufrechterhalten der in der Zelle gespeicherten digitalen Information dient eine Halbleiter-Schalteinrichtung 48, die einen Transistor 50 aufweist, dessen Kollektoranschluß mit der Leitung 26 und dessen Basisanschluß mit dem Knoten 42 verbunden ist.

Zum wahlweisen Schalten der Transistoren kann man an den Anschlußteil 14 wahlweise Steuerimpulse 52 und 54 anlegen, die zu dem Emitter des Transistors 46 gelangen. Die Steuersignale 52 und 54 beeinflussen nicht

über die Leitung 20 den übrigen Teil der Schaltung, weil infolge ihrer relativ negativen Polarität dieser Signale an der Diode 24 eine Sperrvorspannung liegt. Man kann auch an den Anschluß 30 ein Steuerimpulssignal 56 anlegen, das bewirkt, daß an dem Emitteranschluß des Transistors 44 eine relativ negative Spannung liegt, so daß der Transistor 44 leitet, wenn das an den Anschluß 10 angelegte Signal gegenüber dieser Emitterspannung genügend positiv ist Schließlich kann man an einen mit dem Emitter des Transistors 50 verbundenen Anschlußteil 58 ein Steuerimpulssigiial 60 anlegen, so daß der Transistor 50 leitet, wenn das an seinen Basisanschluß angelegte Signal gegenüber seinem Emitter genügend positiv ist.

Bei der Verwendung der Zelle gemäß F i g. 1 in einer monolithischen Anordnung besitzt diese mehrere miteinander verbundene Zellen, die auf einem einzigen Substrat angeordnet sind und ein Schieberegister bilden. In dieser Ausführungsform sind die Kondensatoren 28 und 33 keine diskreten Elemente, sondern werden sie von parasitären Kapazitäten der monolithischen Schaltung gebildet Da diese Kapazitäten sehr klein sind, hat die Schaltung eine sehr geringe Trägheit Nach bekannten Grundsätzen der monolithischen Schaltungstechnik wird der Kondensator 28 von der Kollektor-Substrat-Kapazität des Transistors 44 und der Kondensator 33 von der parasitären Kollektor-Substrat-Kapazität des Transistors 46 gebildet.

Die in F i g. 1 gezeigte Schaltung eignet sich besonders gut zur Verwendung in einer monolithischen Anordnung, weil nur sehr wenige Verbindungsleitungen vorhanden sind. Dies ist darauf zurückzuführen, daß an einen einzigen Eingangsanschluß gemeinsame Punkte und Leitungen angeschlossen sind. Beispielspielsweise ist in einer integrierten monolithischen Schaltung über den Anschlußteil 30 beim Laden die Leitung 35 zugänglich und kann über diesen Anschlußteil ferner eine Steuerspannung an den Emitter des Schalttransistors 44 angelegt werden. Dies gilt auch für den Anschluß 14, über den der Transistor 46 und die Leitung 20 zugänglich sind. Die Herabsetzung der Anzahl der Eingangsanschlüsse und die Vereinfachung der metallischen Verbindungen sind angesichts der sehr kleinen Abmessungen, die in der modernen Technik verwendet werden, in integrierten Schaltungen von entscheidender Bedeutung.

Zur Erläuterung der Wirkungsweise der in F i g. 1 gezeigten Schaltung wird zunächst beschrieben, wie Informationen in die Zelle eingeschrieben werden, und dann, wie die Information im statischen Zustand der Zelle regeneriert oder aufrechterhalten wird.

Im Zeitpunkt 11 wird an den Eingangsanschluß 10 eine Binär-Eins angelegt. Gleichzeitig wird an den Anschluß 14 ein Regenerierimpuls angelegt, der den Kondensator 28 auf eine positive Spannung V + auflädt, die von d^·· Amplitude des Impulses 16 abhängig ist. Gleichzeitig liegt an dem Emitteranschluß des Transistors 44 eiⁿe Spannung Vrhi; die so gewählt ist, daß die Basis giijenüber dem Emitter nicht so stark positiv ist, daß oür Transisitor 44 leiten könnte. Er ist daher gesperrt. IM Zeitpur'· : 2 v. ird an den Emitter des Transistors 44 ein Steuerimpuls 56 mit einer Spannung V— angelegt, So daß die Emitterspannung weiter herabgesetzt wird und die an dem Basis-Emitler-Übergang liegende Vorspannung so stark positiv ist, daß der Transistor 44 leitet. Infolgedessen wird der Kondensator 28 über die Leitung 26 und den Transistor 44 entladen. Die Ladung, die der Kondensator 28 jetzt besitzt soll einer Binär-Null entsprechen. Das heißt, daß beim Anlegen einer Binär-Eins an den Anschluß 10 in dem Kondensator 28 eine Binär-Null gespeichert wird. Wenn in dieser Betriebsphase an den Eingangsanschluß 10 eine Binär-Null angelegt worden wäre, hätte an dem Basis-Emitter-Übergang des Transistors 44 keine genügend starke Durchlaßvorspannung zum Leitfähigmachen des Transistors auftreten können, so daß der Kondensator nicht entladen worden wäre und seine Ladung einer Binär-Eins entsprechen würde, d. h. dem an den Eingangsanschluß 10 angelegten Signal entgegengesetzt wäre. Der Transistor 44 steuert daher den Ladungszustand des Kondensators 28, indem er die von der Regenerationsquelle über den Anschluß 14 zugeführte Ladung entfernt, wenn der Transistor leitfähig ist Im Zeitpunkt <3 wird an den Anschluß 30 ein Regenerationssignalimpuls 32 angelegt, welcher den Kondensator 33 über die Leitung 35, den Widerstand 36 und die Diode 38 auf eine Spannung V + auflädt. Im Zeitpunkt /4 wird an den Anschluß 14 ein Steuerimpuls 52 angelegt, der die Emitterspannung des Transistors 46 auf einen relativ negativen Wert V — herabsetzt. Der Kondensator enthält jetzt jedoch keine oder nur eine kleine Ladung, so daß an dem Basis-Emitter-Übergang des Transistors 46 keine Durchlaßvorspannung liegt. Infolgedessen behält der Kondensator 33 seine positive Ladung und liegt an dem Ausgangsanschluß 40 eine relativ hohe Spannung, die eine Binär-Eins darstellt. Infolgedessen isl durch diesen Einschreibvorgang eine Binär-Eins in der Zelle gespeichert worden. Wenn an den Eingangsanschluß 10 eine Binär-Null angelegt wäre, hätte der Kondensator 28 jetzt eine solche Ladung, daß die Basis des Transistors 46 gegenüber dessen Emitter so stark positiv wäre, daß der Transistor 46 leiten und den Kondensator 33 entladen würde. In diesem Fall wäre in die Speicherzelle eine Binär-Null eingeschrieben worden.

Im statischen Zustand muß die Ladung des Kondensators 33 regeneriert werden, weil sonst die gespeicherte Information durch Ableitung verlorengeht. Zum Regenerieren der Information dient die Halbleiter-Schalteinrichtung 48. Im Zeitpunkt i5 wird zum Laden des Kondensators 28 an den Eingangsanschluß 14 ein Regenerierimpuls 18 angelegt Beispielsweise ist nach dem Einschreiben einer Binär-Eins in die Zelle der Kondensator 28 entladen, so daß er auf einen Wert V + geladen wird. Im Zeitpunkt t% wird die Emitterspannung des Transistors 50 durch das Anlegen des Steuersignals 60 an den Anschluß 58 auf einen relativ negativen Wert gesenkt. In diesem Zeitpunkt liegt an dem Knoten 42 infolge der in dem Kondensator 33 gespeicherten Ladung ein relativ positiver Wert, so daß auch die Basispannung des Transistors 50 relativ positiv ist. Infolge des Steuersignals 60 liegt an dem Basis-Emitter-Übergang des Transistors 50 eine Durchlaßvorspannung, so daß der Transistor 50 leitet und die in dem Kondensator 28 gespeicherte Ladung ableitet. Im Zeitpunkt Π wird über den Anschlußteil JO ein Regenerierimpuls 34 angelegt, so daß der Kondensator 33 eine relativ positive Spannung erhält. Beispielsweise wird zum Regenerieren einer Binär-Eins der durch Ableitung verursachte Ladungsverlust des Kondensators 33 durch den Regenerierimpuls 34 ersetzt. Ähnlich wie beim Einschreiben hat der Transistor 46 eine relativ negative Basisspannung, weil der Kondensator 28 entladen ist, so daß der Transistor 46 nicht leitet, wenn im Zeitpunkt /8 an den Anschluß 14 ein negativer Steuerimpuls 54 angelegt wird.

Wenn dagegen in der Zelle eine Binär-Null regeneriert werden soll, ist der Kondensator 28 auf eine relativ positive Spannung geladen, so daß beim Anlegen des Steuersignals 54 an dem Transistor 46 eine Durchlaßvorspannung liegt und die Ladung des Kondensators 33 ableiten kann. Der Ausgangsanschluß 40 befindet sich dann wieder auf dem Binär-Null-Pegel.

Im statischen Zustand ist die in Fig. 1 gezeigte Schallung besonders vorteilhaft, wenn der Leistungsbedarf niedrig sein soll, weil die Zelle im statischen Speicherzustand keine Gleichspannungssignale erfordert. Man kann diese Zelle jedoch umschalten, indem man über den Anschluß 58 an den Emitter des Transistors 50 eine solche Vorspannung anlegt, daß der Transistor 50 gesperrt bleibt. Man kann daher den Transistor 50 als Funktionselement praktisch aus der Schaltung entfernen. Bei aus der Schaltung entferntem Transistor 50 kann das mit der Zelle versehene Schieberregister als dynamisches bzw. Umlaufregister verwendet werden. Diese Arbeitsweise ist auch in der DE-PS 21 11 409 beschrieben.

Die in I" i g. 2 gezeigte Speicherzelle ähnelt in ihrem Aufbau und ihrer Wirkungseise der Zelle nach Fig. 1. Wenn jedoch die Zelle nach Fig. 2 einen Teil eines mehrstufigen statischen Schieberegisters bildet, muß nach dem Einschreiben der Information in die Zelle ständig ein Gleichspannungssignal angelegt werden, damit ein Informationsverlust verhindert wird. An einen Eingangsanschluß 80 kann ein binäres Eingangssignal 82 angelegt werden, das beispielsweise einer Binär-Eins entspricht. Über den Anschluß 84 und die Leitung 90, den Widerstand 92 und die Diode 94 kann wahlweise ein Regenerierimpuls 86 zum Laden des Kondensators 88 angelegt werden. Ferner kann über den Anschluß % und die Leitung 102, den Widerstand 104 und die Diode 106 ein Regenerierimpuls 98 zum Laden des Kondensators 100 angelegt werden. Mit dem Kondensator 100 und einem Knoten 110 ist ein Ausgangsanschluß 108 verbunden.

Ähnlich wie bei der Schaltung gemäß F i g. 1 wird an den Anschluß 84 ein Steuerimpuls 112 angelegt, so daß ein Ausgangs-Schalttransistor 114 wahlweise in einen leitenden Zustand gelangt, wenn die Spannung an dem Anschluß 80 gegenüber der Spannung an dem Anschluß 96 genügend positiv ist. Zum Aufrechterhalten der in die Speicherzelle nach F i g. 2 eingeschriebenen Information ist zwischen dem Knoten 110, einem Knoten 132 und einem Anschluß 134 eine Halbleiter-Schalteinrichtung 126 eingeschaltet, die zvei direkt überkreuz gekoppelte Transistoren 128 und 130 aufweist. An den Anschluß 134 wird beim Einschreiben ein Gleichspannungssignal V + und im Bereitschaftzustand ein Gleichspannungssignal V— angelegt.

Zum Einschreiben in die Speicherzelle nach Fig.2 wird an den Eingangsanschluß 80 ein Binär-Eins-Signal 82 angelegt Gleichzeitig wird an den Anschluß 84 ein Regeneriersignal 86 angelegt und dadurch der Kondensator 88 auf die Spannung V + geladen. Danach wird durch das Steuersignal 116 die Spannung an dem Anschluß 96 auf V— herabgesetzt so daß an dem Basis-Emitter-Obergang des Transistors 120 eine Durchlaßvorspannung liegt. Der jetzt leitende Transistor 120 entlädt den Kondensator 88 auf einen Wert, der einer Binär-Null entspricht Durch Anlegen eines Signals 98 an den Anschluß 96 wird der Kondensator 100 auf einen Spannungswert V + geladen. Wenn durch Anlegen eines Steuersignals 112. an den Anschluß 84 die Eminerspannung des Transistors 114 auf einen relativ negativen Wert von V — gebracht wird, ist die Basisspannung des Transistors nicht so stark positiv, daß der Transistor 114 leitet. Dies ist darauf zurückzuführen, daß an dem Knoten 132 die an dem Kondensator 88 liegende Spannung vorhanden ist und bewirkt, daß an der Basis des Transistors 114 keine Durchlaßvorspannung liegt. Infolge von in der Technik der integrierten Schaltungen bekannten Maßnahmen ist die an dem Knoten 132 liegende Spannung auch an der Basis des Transistors 130 und der Basis des Transistors 114 vorhanden. Dies ist beispielsweise darauf zurückzuführen, daß die Basisbereiche der Transistoren 130 und 114 aus einem einzigen Stück bestehen. Da die an dem Knoten 132 liegende Spannung nicht zum Anlegen einer Durchlaßvorspannung des Transistors 114 genügt, wird der Kondensator 100 nicht entladen und wird in die Zelle eine Binär-Eins eingeschrieben.

Ohne zusätzliche Schaltungselemente würde jedoch durch Ableitung die Ladung des Kondensators 100 und damit auch die in der Zelle gespeicherte Information verlorengehen. Zum Aufrechterhalten der in der Speicherzelle gespeicherten Information wird an den Anschluß 134 eine niedrigere Spannung V — angelegt. Infolge der in dem Kondensator 100 gespeicherten Ladung liegt an dem Knoten 110 eine positive Spannung und an dem Transistor 128 eine Durchlaßvorspannung. In diesem Ausführungsbeispiel wird daher in der Speicherzelle eine Binär-Eins aufrechterhalten, weil der Transistor 128 leitet.

Ähnlich führt das Anlegen einer Binär-Null an den Eingangsanschluß 80 dazu, daß in dem Kondensator 100 eine Binär-Null gespeichert und der Transistor 128 gesperrt wird. Nach dem Einschreiben einer Binär-Nuli wird jetzt jedoch der Kondensator 88 auf eine relativ positive Spannung geladen, so daß der Transistor 130 eine so stark positive Basisspannung hat, daß er nach dem Einschreibvorgang leitfähig wird, so daß im statischen Zustand die Leitfähigkeit des Transistors 130 eine Binär-Null darstellt. In diesem Ausführungsbeispiel muß an den Anschluß 134 ein Gleichspannungssignal angelegt werden, damit die Information in der Speicherzelle aufrechterhalten wird, wenn diese in einem Schieberegegister verwendet wird, das sich im statischen Zustand befindet

Zwar muß an dem Anschluß 134 während des größten Teils der Zeit eine Gleichspannung aufrechterhalten werden, doch kann man im Rahmen der Erfindung den Anschluß 134 auch mit Impulsen speisen. Bei dieser Impulsspeisung wird aber immer noch etwas mehr Leistung verbraucht als in der Speicherzelle nach Fig. 1. Eine derartige Impulsspeisung einer bistabilen Zelle mit direkt überkreuz gekoppelten Elementen ist in der DE-PS 19 10 7/7 beschrieben.

F i g. 3 zeigt die Verwendung der Speicherzelle nach • F i g. 1 oder F i g. 2 in einem statischen oder dynamischen Schieberegister. Beispielsweise kann man auf einen einzigen Mikrobaustein für eine integrierte Schaltung mehrere Schieberegister 150 ... π vorsehen. Das Fließen der Information in jede und aus jeder Reihe (· und aus einem Endausgangskreis, der durch die ODER-Schaltung 152 dargestellt ist wird durch geeignete Steuersignale gesteuert Fig.3 zeigt ein Ausführungsbeippiel einer Anordnung, die sich gut für den Aufbau eines zwei- oder dreidimensionierten s Schieberregisters in Form einer integrierten Schaltung eignet

Beispielsweise enthält der Block 150 ein monolithisches Schieberegister 154 mit mehreren Stufen 156 ...

m. Für jede Speicherzeile sind eigene Regenerationsquellen und Steuersignale erforderlich, die allgemein durch mehrere Steuersignale 158 dargestellt sind, die mit dem Schieberegister 154 verbunden sind. Diese Steuersignale und Regenerationsquellen wurden vorher beispielweise durch die Signale 52 und 16 dargestellt.

Die mit dem Schieberegister 154 verbundene Steueroder Hilfsschaltung ermöglicht die Verwendung des Registers als statisches oder Umlaufregister. Mit Hilfe einer Adressier- oder Decodierleitung 160 wird die gewünschte Reihe auf einem Mikrobaustein ausgewählt; diese Leitung ist mit mehreren Eingangs-UND-Gliedern 162,164,166 und mit einem Ausgangs-UND-Glied 168 verbunden.

Zum Einschreiben von Informationen in eine Reihe wird das UND-Glied 166 durch über die Adressierleitung 160 und eine Einschreibleitung angelegte Steuersignale aufgetastet. Die Information wird an die Datenieitung angelegt. Das Und-Glied 166 tastet über ein ODER-Glied 172 einen Haltekreis 170 in einen Binär-Eins- oder Binär-Null-Zustand. Der Ausgangszustand des Haltekreises 170 wird über die Leitung 174 als Eingangssignal an das UND-Glied 162 abgegeben. Im Zusammenwirken mit einem an die Eingangs-Übertragungsleitung 176 angelegten Steuersignal und dem an die Adressierleitung 160 angelegten Steuersignal wird der am Ausgang des Haltekreises 170 vorhandene Binärzustand über das UND-Gatter 162 und eine ODER-Schaltung 178 in die erste Stufe 156 des Schieberegisters eingeben. Auf diese Weise kann man in alle Stufen des Schieberegisters einschreiben. Im statischen Zustand läuft die Information nicht um und genügen die Regenerier- und Steuersignale 158 zum Aufrechterhalten der Information in dem Schieberegister.

Zum Ablesen von Informationen von der letzten Stufe des Schieberegisters wird die Adressierleitung 160 eingeschaltet und an die Ausgangs-Übertragungsleitung 180 ein Steuersignal angelegt. Infolgedessen wird die in der letzten Stufe m gespeicherte Binär-Information über das Und-Gatter 182, das ODER-Gatter 172, den Haltekreis 170 und schließlich das UND-Gatter 168 an die Ausgangs-ODER-Schaltung 152 abgegeben.
Im statischen Betriebszustand hält ein Negator 184 das UND-Gatter 186 geschlossen, so daß keine Information von dem Ausgang des Schieberegisters über die Umlaufleitung 188 zu der Eingangsstufe 156 umgewälzt wird.

Mehrere Speicherzellen gemäß F i g. 1 können zu

ίο einem Umlauf-Schieberegister verbunden werden, wie es bei 154 dargestellt ist. In diesem Fall ist jedoch für jedes Steuersignal 158 eine Steuerleitung erforderlich, die zu der entsprechenden Speicherzelle führt, damit an den Transistor 50 eine Sperrvorspannung gelegt werden

is kann, so daß das Register als dynamisches oder Umlaufregister arbeiten kann, wie dies vorstehend anhand der F i g. 1 und der vorstehend erwähnten USA-Patentanmeldung Serial No. 18 583 beschrieben worden ist.

Beim Umlaufbetrieb ist die Adressierleitung 160 nicht eingeschaltet, so daß das Schieberegister über das UND-Gatter 162 keinen Strom erhält. Ein am Ausgang des UND-Gatters 162 vorhandener, niedriger Pegel erfährt jedoch durch den Negator 184 eine Negation, so daß das UND-Gatter 186 aufgetastet wird. Wenn daher die Binärinformation umläuft, d. h. aufgrund der Steuersignale 158 dynamisch von einer Stufe zur anderen weitergegeben wird, wird der Binärzustand der Ausgangsstufe m über die Leitung 188, das UND-Gatter 186 und das ODER-Gatter 178 in die Eingangsstufe 156 zurückgeführt. Man kann daher die Speicherzellen nach F i g. 1 und 2 auf vorteilhafte, wirtschaftliche Weise in einem statischen oder einem Umlauf-Schieberegister verwenden.

Die vorstehend beschriebenen und in den Zeichnungen dargestellten Ausführungsbeispiele der Erfindung können im Rahmen des Erfindungsgedankens auf die vorstehend angegebene und auf andere Weise vom Fachmann abgeändert werden.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Monolithische regenerierbare binäre Halbleiter-Speicherzelle, dadurch gekennzeichnet,

daß die Speicherzelle aus einem Eingangstransistor (44) und einem Ausgangstransistor (46) besteht, deren je Parallelkapazitäten (28, 33) aufweisende Kollektoren je über eine Diode (24, 38) und einen Widerstand (36, 22) mit dem Emitter des anderen Transistors verbunden sind,

daß die Basis des Ausgangstransistors (46) mit dem Kollektor des Eingangstransistors (44) und dem Kollektor eines Zwischentransistors (50) verbunden ist, während der Kollektor des Ausgangstransistors (46) mit der Basis des Zwischentransistors (50) verbunden ist, und

daß Regenerierungs-SteueriiTipulse dem Emitter (14) des Ausgangstransistors (46) und dem Emitter (30) des Eingangstransistors (44) und dem Emitter (58) des Zwischentransistors (50) zugeführt werden.

2. Halbleiter-Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß dem Zwischentransistor (128) ein zweiter Transistor (130) nachgeschaltet ist, dessen Basis-Kollektor-Strecke zu der Basis-Kollektor-Strecke des Ausgangstransistors (114) parallelgeschaltet und dessen Emitter mit dem Emitter des Zwischentransistors (128) unmittelbar verbunden ist.

3. Halbleiter-Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dem Eingangstransistor (120) und dem Ausgangstransistor (114) zugeführten Regenerierungs-Steuerimpulse periodische, eine Gleichspannungskomponente nicht aufweisende Impulssignale sind.