DE1474388B2 - Schieberegisterspeicherstufe mit feldeffekttransistoren - Google Patents
Schieberegisterspeicherstufe mit feldeffekttransistorenInfo
- Publication number
- DE1474388B2 DE1474388B2 DE1965J0029160 DEJ0029160A DE1474388B2 DE 1474388 B2 DE1474388 B2 DE 1474388B2 DE 1965J0029160 DE1965J0029160 DE 1965J0029160 DE J0029160 A DEJ0029160 A DE J0029160A DE 1474388 B2 DE1474388 B2 DE 1474388B2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- shift register
- pulse
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
- H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shift Register Type Memory (AREA)
Description
Die Erfindung betrifft eine Schieberegisterspeicherstufe mit Feldeffekttransistoren für binär codierte
Daten.
Hierzu dienen bisher bistabile Kippstufen, die aus aktiven und passiven Schaltelementen aufgebaut sind
und z. B. nach Art eines bistabilen Multivibrators zusammengeschaltet sein können. Die Tendenz in der
Herstellung von Schaltungseinheiten geht nun mehr und mehr dahin, im Zuge einer Mikrominiaturisierung
kompakte Baugruppen bereitzustellen, die bei geringerer Leistungsaufnahme eine größere Packungsdichte
erlauben. Hierbei ist es von besonderem Vorteil, wenn eine solche Baugruppe lediglich aus aktiven Schaltelementen
besteht, da dann die Verlustleistung, die in Form von Wärme abgestrahlt wird, auf ein Minimum
beschränkt wird. Bei der üblichen Anwendung von einer Vielzahl von solchen Speicherelementen in einer
modernen Rechenanlage ist die Auswirkung der sich so vervielfältigenden Verlustleistung äußerst störend. Es
ist daher bereits eine bistabile Kippschaltung vorgeschlagen worden, die lediglich aus aktiven Schaltelementen
besteht, und zwar aus Feldeffekttransistoren (siehe Digest of Technical Papers for the Solid State
Circuits Conferenze, Februar 1963, Seite 33, F i g. 8).
Abgesehen davon, daß die bekannte Schaltung die bei bistabilen Multivibratoren auftretenden und bei den
heutzutage mehr und mehr angestrebten kurzen Impulszeiten verhältnismäßig langen Umschaltzeiten
aufweist, ist die eigentliche Schaltung auch relativ aufwendig und kompliziert
Zur Vermeidung der obengenannten Nachteile besteht die Aufgabe der Erfindung darin, eine
Schieberegisterspeicherstufe mit Feldeffekttransistoren zu schaffen, die nicht als bistabile Kippschaltung
aufgebaut ist, bei gegenüber bisher geringerem Aufwand und möglichst einfachem Schaltungsaufbau, so
daß eine Massenherstellung rationell durchgeführt werden kann.
Bei einer Schieberegisterspeicherstufe mit Feldeffekttransistoren wird demnach die Aufgabe gelöst durch
einen ersten Daten-Feldeffekttransistor, dessen Gatekapazität sowohl über den Kanal eines durch Ladesynchronisierimpulse
gesteuerten Lade-Feldeffekttransistor an einen Ladepfad als auch über einen durch
Entladesynchronisierimpulse gesteuerten Puffer-Feldeffekttransistor
an einen Entladepfad anschließbar ist, dessen Kanal in Serie zu einem Kanal eines durch
Datenimpulse gesteuerten zweiten Daten-Feldeffekt- ; transistors liegt, der mit dem Lade-Feldeffekttransistor
und dem Puffer-Feldeffekttransistor die erste Halbstufe einer Schieberegisterstufe bildet, wobei der erste
Daten-Feldeffekttransistor gleichzeitig den zweiten Daten-Feldeffekttransistor der zweiten Halbstufe dieser
Schieberegisterstufe darstellt.
Der jeweilige Schaltzustand läßt sich dann unter entsprechender Steuerung einer mit dem Daten-Feldeffekttransistor
in Verbindung stehenden Schaltvorrichtung abfragen.
Da bei der Schieberegisterspeicherstufe gemäß der Erfindung einmal gegenüber dem obengenannten
bekannten Stand der Technik eine geringere Anzahl von Bauelementen erforderlich ist und zum anderen der
Ladezustand der jeweiligen Gatekapazität für den entsprechenden Speicherzustand maßgeblich ist, ergibt
sich in vorteilhafter Weise ein äußerst geringer Leistungsbedarf, so daß die Schaltung gemäß der
Erfindung vorzüglich zur Verwendung als Grundbaustein in einer Rechenanlage Verwendung finden kann.
Außerdem ergibt sich noch der Vorteil, daß bei monolithisch integrierter Bauweise die erfindungsgemäße
Schaltungsanordnung eine äußerst einfache Struktur zuläßt, da sich überkreuzende Leitungszüge ohne
weiteres vermeiden lassen und so das Vorsehen von Leitungszügen in mehreren Ebenen erspart werden
kann.
Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung lassen sich den Unteransprüchen
entnehmen.
Es sind zwar bereits Schieberegister bekanntgeworden, bei denen die Stufen aus Kondensatoren bestehen,
jedoch besteht auch hier der Nachteil, daß sowohl aktive als auch passive Bauelemente verwendet werden
müssen. Die Art dieser Bauelemente läßt dabei ohne weiteres nicht die integrierte Schaltungstechnik zu ihrer
Herstellung zu, und außerdem ist ebenfalls bedingt durch den Schaltungsaufbau der zum Betrieb erforderliche
Leistungsbedarf relativ hoch, so daß eine Anwendung in vielfacher Ausfertigung ohne zusätzlichen
Aufwand nicht durchführbar ist
Weitere Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die anhand von
Ausführungsbeispielen mit Hilfe der Zeichnungen die Erfindung näher erläutert Es zeigt
Fig. I ein Prinzipschaltbild der erfindungsgemäßen Schieberegisterspeicherstufe,
F i g. 2 ein erstes Ausführungsbeispiel eines Schieberegisters,
das sich aus erfindungsgemäßen Schieberegisterspeicherstufen zusammensetzt,
Fig.3 Ipulsdiagramme zur Erläuterung der Wirkungsweise
der erfindungsgemäßen Schieberegisterspeicherstufe,
Fig.4 ein zweites Ausführungsbeispiel für ein
Schieberegister, in dem erfindungsgemäße Schieberegisterspeicherstufen verwendet werden.
Die Schieberegisterspeicherstufe gemäß der Erfindung besteht ganz allgemein aus einer Schaltung zum
Speichern elektrischer Signale, die drei kaskadenförmig in Serie geschaltete Feldeffekttransistoren aufweist. Ein
vierter Feldeffekttransistor ist mit seinem Gate direkt an die Verbindungsstelle D zwischen dem zweiten und
dem dritten Feldeffekttransistor angeschlossen. Durch eine weiterhin vorgesehene Schaltvorrichtung kann der
vierte Feldeffekttransistor wahlweise an eine geeignete Vorspannungsquelle angeschlossen werden, um seinen
Leitfähigkeitszustand feststellen zu können. Ein erster Taktimpulsgeber läßt den dritten Feldeffekttransistor
periodisch leitend werden, und darauf wird jeweils ein Datensignal dem Gate des ersten Feldeffekttransistors
zugeführt. Ein zweiter Taktimpulsgeber gibt einen mit dem Impuls des ersten Taktimpulsgebers nicht koinzidierenden
Impuls ab, so daß der zweite Feldeffekttransistor gleichzeitig mit Anlegen des Datensignals an das
Gate des ersten Feldeffekttransistors in den Leitfähigkeitszustand gebracht wird.
Bei der erfindungsgemäßen Schieberegisterspeicherstufe wird die Kapazität am Verbindungspunkt D zum
Speichern eines Signals während eines längeren Zeitabschnittes ausgenutzt. Diese Kapazität ergibt sich
in erster Linie aus der Kapazität zwischen Gate und Source des vierten Feldeffekttransistors. Der dritte
Feldeffekttransistor wird unter Steuerung eines Taktimpulses wirksam, um die Speicherschaltung in den
Anfangszustand zu versetzen, d. h, eine erste elektrische Ladung aus der Vorspannungsquelle der Schaltung wird
gespeichert während der erste Feldeffekttransistor zur Dateneingabe dient und je nach dem Zustand des
Eingangsdatensignals in den Leitfähigkeitszustand bzw. nichtleitenden Zustand gebracht wird. Der zweite
Feldeffekttransistor wirkt im Ansprechen auf den zweiten Taktimpuls im wesentlichen als Abtast- und
Trennschalter, der es ermöglicht, daß das unter Wirkung der Kapazität zwischen Gate und Source des vierten
Feldeffekttransistors gespeicherte Signal zur Erde abgeleitet werden kann, falls ein Datensignal den ersten
Feldeffekttransistor leitend gemacht hat Der zweite Feldeffekttransistor könnte dann natürlich fortfallen,
falls es nicht erforderlich wäre, das im vierten Feldeffekttransistor gespeicherte Signal unbeeinflußt zu
lassen. In dem in F i g. 2 gezeigten, als Schieberegister ausgebildeten Ausführungsbeispiel wird der zweite
Feldeffekttransistor deshalb benötigt damit Schiebeoperationen durchgeführt werden können, wie es
nachstehend im einzelnen noch beschrieben wird.
Der Feldeffekttransistor selbst und seine Herstellung fallen nicht in den Rahmen der Erfindung, da hierüber
bereits zahlreiche Veröffentlichungenn vorliegen. Siehe hier z. B. Digest of Technical Papers for the Solid State
Circuits Conference, Februar 1963, »Nanowatt Logic Using Field-Effect Metal-Oxide Semiconductor Triodes«
von Wanlas und Sah, Seiten 32 und 33. Allgemein kann gesagt werden, daß Source, Gate und
Drain des Feldeffekttransistors in der Wirkungsweise der Emitterelektrode, der Basiselektrode und der
Kollektorelektrode eines normalen Transistors entsprechen. Das Hauptmerkmal des Feldeffekttransistors,
welches zum Aufbau von Speicherschaltungen ohne Anwendung sekundärer Speichereinrichtungen anregt
ist die Kapazität zwischen Gate und Source, die einen Durchschnittswert von ca. 3 pF einnimmt. Aufgrund
dieser Tatsache in Verbindung mit der Möglichkeit, den Feldeffekttransistor in Planartechnik zu erstellen, also
als Massenfabrikat bzw. als Bestandteil integrierter Schaltungen, sind vorliegende, solche Transistoren
verwendende Schaltungen ganz besonders vorteilhaft.
Zum Aufbau der erfindungsgemäßen Schieberegisterspeicherstufe ist kein passives Schaltelement, wie z. B.
Widerstand, Kondensator, Induktionsspule usw. erforderlich, sondern es sind lediglich Feldeffekttransistoren
allein als aktive Schaltelemente und direkte Verbindungsleitungen zwischen Elektroden und Betriebsstromquellen nötig. Die Schieberegisterspeicherstufe
gemäß der Erfindung kann natürlich in einer Anzahl verschiedener Anwendungen benutzt werden, die zur
Speicherung binärer Signalinformation dienen soll.
Sie eignet sich aber ganz besonders zur Verwendung in der in F i g. 2 dargestellten Schieberegisteranordnung.
Ein solches Schieberegister besteht aus mehreren Schieberegisterspeicherstufen. Jede Kaskade aus drei in
Serie geschalteten Feldeffekttransistoren bildet dabei eine halbe Stufe des Schieberegisters. In diesem
Ausführungsbeispiel stellt aber der in der obenerwähnten Schieberegisterspeicherstufe beschriebene vierte
Feldeffekttransistor gleichzeitig den ersten Feldeffekttransistor der nachfolgenden halben Stufe bzw. Kaskade
dar. Der ersten Kaskade wird demnach ein Datensignal aus einer externen Signalquelle zugeführt, während alle
nachfolgenden Kaskaden ihr jeweiliges Eingangssignal vom Verbindungspunkt zwischen dem zweiten und dem
dritien Feldeffekttransistor der jeweils vorhergehenden
Kaskade erhalten.
Alle Kaskaden des Schieberegisters gemäß Fig.2 sind paarweise angeordnet, wobei ein Paar jeweils aus
einer geradzahlig und einer ungeradzahlig bezifferten Kaskade besteht. Für jede Bitstelle sind also zwei
Kaskaden vorgesehen, eine gerad- und eine ungeradzahlige. Wie noch im einzelnen erläutert wird, erhalten
die ungeradzahligen Kaskaden jeweils einen Rückstell- und Abtastimpuls aus einem ersten Taktgeber, während
allen geradzahligen Kaskaden ein Rückstell- und Abtastimpuls aus einem zweiten Taktgeber zugeführt
wird. Eine Stufe des Schieberegisters dient hierbei zur Speicherung oder zur Bildung einer einzelnen Registerbitstelle
und besteht aus zwei als Halbstufen wirksamen Kaskaden, denen jeweils besondere und unterschiedliche
Taktimpulse zugeführt werden.
Das Schieberegister weist, wie sich aus der Darstellung in F i g. 2 ergibt, keine passiven Schaltelemente und
nur ein Minimum an aktiven Schaltelementen zum Aufbau einer vollständigen Schieberegisterspeicherstufe
auf. Demgegenüber benötigen bekannte Schieberegisterspeicherstufen zur Durchführung derselben logischen
Funktionen wie im vorliegenden Fall bis zu sechzehn Transistoren. Daraus folgt, daß für den Aufbau
eines Schieberegisters gemäß der vorteilhaften Weiter-
bildung der Erfindung bei einer extrem großen Speicherkapazität der Raumbedarf gegenüber bisher
wesentlich verringert wird. Gleichzeitig wird damit der
Leistungsbedarf herabgesetzt Dies letztere trifft insbesondere angesichts der Tatsache zu, daß in einer
Schieberegisterspeicherstufe jeweils nur soviel Gleichstrom fließt, wie für das Auf- und Entladen der
Kapazität zwischen Gate und Source des Speicher-Feldeffekttransistors benötigt wird.
Vielleicht noch wichtiger ist aber die Tatsache, daß
der Feldeffekttransistor im wesentlichen eine Planarvorrichtung ist, die sich in idealer Weise sowohl für die
Miniaturisierung als auch für die Massenherstellung eignet, worunter natürlich in gewisser Weise auch die
integrierte Schaltungstechnologie fällt, bei der eine große Anzahl von Vorrichtungen in einem einzigen
Arbeitsgang hergestellt werden kann. Obwohl Einzelheiten betreffend die Herstellung eines Feldeffekttransistors
nicht zur Erfindung gehören, sei dennoch darauf hingewiesen, daß ein vollständiges, aus Schieberegisterspeicherstufen
gemäß der Erfindung aufgebautes Schieberegister auf einem einzigen Substrat sowohl
mittels verschiedener Markierungs- und Dotierungsarbeitsgänge als auch durch Aufbringen von Isolierschichten
und Bandleitungen hergestellt werden kann.
Die erfindungsgemäße Schieberegisterspeicherstufe ist nicht nur bei Schieberegistern verwendbar, sondern
ist auch mit Erfolg bereits als Ersatz für viel umfangreichere und aufwendige magnetostriktive Verzögerungsleitungen
zur Kurzzeitspeicherung eingesetzt worden. Die mit einer solchen Vorrichtung zu erzielende Verzögerung ist sehr groß, da, wie gesagt,
jede Stufe eine Ladung während eines längeren Zeitabschnitts speichern kann. Für die Praxis ist dabei zu
beachten, daß die Begrenzung im Betrag der Bitverzögerung zwischen einzelnen Schaltschritten hauptsächlich
durch die Signalfrequenz oder die Abtastfrequenz bedingt ist, was bedeutet, daß die Bits im Schieberegister
schrittweise weitergeschaltet werden müssen, damit neue Bits richtig zugeführt und entsprechend eingegeben
werden können.
Die ersten beiden Feldeffekttransistoren jeder Kaskade bilden gewissermaßen ein UND-Glied und
können aus einem Block bestehen, der eine geteilte Steuerelektrode besitzt wie es z. B. im IBM Technical
Disclosure Bulletin, Bd. 7, Nr. 1, Seite 7 beschrieben ist. Die logische Funktion der beiden ersten, also der jeweils
unteren Feldeffekttransistoren in F i g. 1 und 2 stellt insofern im wesentlichen eine UND-Verknüpfung dar,
als beide in den leitenden Zustand geschaltet werden müssen, um den am Verbindungspunkt zwischen
zweiten und dritten Feldeffekttransistoren herrschenden Ladungszustand zu ändern, wie es im einzelnen
noch ausführlich beschrieben wird.
Nach diesem allgemeinen Überblick folgt nun die nähere Erläuterung der Schaltungen anhand der
Zeichnungen.
F i g. 1 stellt eine Schieberegisterspeicherstufe dar, in der eine binäre »1« oder »0« durch das Vorhandensein
oder Fehlen einer Ladung an der Kapazität, gebildet aus Gate und Source des vierten Feldeffekttransistors,
angezeigt wird. Der jeweilige Ladungszustand wird dabei durch eine Prüfung des Leitfähigkeitszustandes
des vierten Feldeffekttransistors mit Hilfe einer geeigneten Schalteinrichtung festgestellt Dabei kann es
sich um eine beliebige, als Abtastschalter wirkende Schaltvorrichtung handeln, die die Aufgabe hat, den als
Speichertransistor wirkenden vierten Feldeffekttransistor periodisch an eine Vorspannungsquelle zu legen. In
F i g. 1 wird der Speichertransistor aus dem vierten Feldeffekttransistor 7b gebildet, der eine Gateelektrode
10, eine Sourceelektrode 12 und eine Drainelektrode 14
besitzt Der Abtastschalter 16 ist so angelegt, daß der Feldeffekttransistor Td an eine - 10-V-Spannungsquel-Ie
angeschlossen wird, wenn sein Leitfähigkeitszustand abgetastet werden solL Beim Anliegen eines negativen
Signals an der Gateelektrode 10 dieses PNP-Feldeffekttransistors Td ergibt sich beim Schließen des Abtastschalters
16 ein Stromfluß durch den Speichertransistor. Natürlich können viele verschiedene Arten von
Abtastschaltungen bzw. Schaltvorrichtungen zum Abtasten des Leitfähigkeitszustandes des Transistors Td
ohne Hervorrufen eines besonderen Stromflusses in der Vorspannungsschaltung verwendet werden. Eine solche
Möglichkeit ergibt sich aus dem in F i g. 2 dargestellten Schieberegister.
Die Ladungsspeicherung an der Gateelektrode 10 des Feldeffekttransistors Td geschieht im einzelnen wie
folgt: Die Gateelektrode ist am zwischen zweiten und dritten Feldeffekttransistor Tb und Tc liegenden Verbindungspunkt
D angeschlossen. Der erste und zweite Feldeffekttransistor TA und TB sind jeweils als PNP-Typ ,;■
dargestellt, während der dritte Feldeffekttransistor Tc
vom NPN-Typ ist Wird nun angenommen, daß im Anfangszustand der erste und der zweite Feldeffekttransistor
Ta und Tb jeweils in den Abschaltzustand
vorgespannt sind, dann wird durch Anlegen eines positiven Impulses über die Leitung S an die
Gateelektrode des dritten Feldeffekttransistors Tc dieser leitend gemacht Infolgedessen nimmt der
Verbindungspunkt D ein Potential von —10 Volt an. Nach Beendigung des positiven Impulses an der
Gateelektrode des Feldeffekttransistors Tc wird die der — 10-V-Spannung entsprechende Ladung am Verbindungspunkt
D gespeichert, und zwar, wie bereits gesagt, in erster Linie infolge der Wirkung der Gate/Source-Kapazität
des Feldeffekttransistors Td. Diese Ladung bleibt dank des sehr hohen äquivalenten Parallelwiderstandes
über einen sehr langen Zeitabschnitt an der am Verbindungspunkt D liegenden, entsprechenden Stelle
in der Schieberegisterspeicherstufe gespeichert
Nun sei angenommen, daß das Datensignal am Eingang Dd zur Gateelektrode des ersten Feldeffekttransistors Ta geprüft werden soll und daß ein negativer l Impuls an den Eingang X der Gateelektrode des zweiten Feldeffekttransistors Tb angelegt wird. Durch Anlegen eines solchen negativen Impulses an den PNP-Feldeffekttransistor Tb wird dieser leitend oder — genauer gesagt — zum Leitendwerden vorbereitet Ist zu diesem Zeitpunkt das Dateneingangssignal ebenfalls negativ, dann wird auch der erste Feldeffekttransistor Ta leitend, und die am Verbindungspunkt Dgespeicherte negative Ladung wird über die beiden Feldeffekttransistoren Ta und TB infolge des nun wirksamen Nebenschlusses direkt zur Erde abgeleitet Zu einem Zeitpunkt nach Beendigung des negativen Impulses an der Gateelektrode des zweiten Feldeffekttransistors TB zeigt daher eine Prüfung des Leitfähigkeitszustandes des vierten Feldeffekttransistors Tb an, ob ein negatives Potential oder Erdpotential am Verbindungspunkt D und damit an seiner Gateelektrode vorhanden ist Wie schon erwähnt, wird, wenn eine negative Ladung gespeichert ist, der vierte Feldeffekttransistor Td beim Anlegen einer Vorspannung zwischen Source- und Drainelektrode leitend. Liegt dagegen keine negative Ladung am Verbindungspunkt D vor, dann wird der
Nun sei angenommen, daß das Datensignal am Eingang Dd zur Gateelektrode des ersten Feldeffekttransistors Ta geprüft werden soll und daß ein negativer l Impuls an den Eingang X der Gateelektrode des zweiten Feldeffekttransistors Tb angelegt wird. Durch Anlegen eines solchen negativen Impulses an den PNP-Feldeffekttransistor Tb wird dieser leitend oder — genauer gesagt — zum Leitendwerden vorbereitet Ist zu diesem Zeitpunkt das Dateneingangssignal ebenfalls negativ, dann wird auch der erste Feldeffekttransistor Ta leitend, und die am Verbindungspunkt Dgespeicherte negative Ladung wird über die beiden Feldeffekttransistoren Ta und TB infolge des nun wirksamen Nebenschlusses direkt zur Erde abgeleitet Zu einem Zeitpunkt nach Beendigung des negativen Impulses an der Gateelektrode des zweiten Feldeffekttransistors TB zeigt daher eine Prüfung des Leitfähigkeitszustandes des vierten Feldeffekttransistors Tb an, ob ein negatives Potential oder Erdpotential am Verbindungspunkt D und damit an seiner Gateelektrode vorhanden ist Wie schon erwähnt, wird, wenn eine negative Ladung gespeichert ist, der vierte Feldeffekttransistor Td beim Anlegen einer Vorspannung zwischen Source- und Drainelektrode leitend. Liegt dagegen keine negative Ladung am Verbindungspunkt D vor, dann wird der
vierte Feldeffekttransistor To nicht leitend. Es ergibt
sich also ohne weiteres, daß nach Auftreten des an Leitung 5 des dritten Feldeffekttransistors Tc angelegten
Rückstellimpulses und des an den Eingang X der Gateelektrode des zweiten Feldeffekttransistors Tb
angelegten Abtastimpulses die Tatsache, daß der vierte Feldeffekttransistor Td leitend ist, bedeutet, daß kein
negativer Impuls an den Dateneingang Dd der Gateelektrode des ersten Feldeffekttransistors TA
angelegt worden ist. Umgekehrt zeigt der nichtleitende Zustand des vierten Feldeffekttransistors To an, daß ein
negativer Eingangsimpuls an den Dateneingang Do der
Gateelektrode des ersten Feldeffekttransistors Ta
angelegt worden ist.
Der zweite Feldeffekttransistor Tb könnte entfallen, wenn das Datensignal periodisch durch eine andere
Schaltvorrichtung abgetastet wird, bei der nur gewährleistet sein muß, daß der erste Feldeffekttransistor TA
beim Nichtanliegen einer Abtastperiode nichtleitend gehalten wird. Wird die letztgenannte Bedingung erfüllt,
dann ist also der Trenn-Abtast-Feldeffekttranssistor Tb nicht erforderlich. Ist hingegen eine kontinuierliche
Dateneingabe vorgesehen, wie im Ausführungsbeispiel nach F i g. 2, wo die Schieberegisterspeicherstufe in
einem Schieberegister verwendet wird, dann ist dieser Trenntransistor erforderlich, um das Signal während
verschiedener Schiebevorgänge abtrennen zu können.
Das in F i g. 2 als Schieberegister dargestellte Ausführungsbeispiel enthält vier Kaskaden, wobei jede
Kaskade aus drei hintereinandergeschalteten Feldeffekttransistoren besteht, die ebenso wie die Feldeffekttransistoren
Ta, Tb und Tc in F i g. 1 wirksam sind. Die
Feldeffekttransistoren Γι — T6 bilden dabei die erste
Bitstelle, während die Feldeffekttransistoren Ti-Tn
eine zweite Bitstelle darstellen. Es dürfte klar sein, daß für weitere Bitspeicherstellen jeweils weitere Stufen aus
je sechs Feldeffekttransistoren vorgesehen werden müssen. In jeder dieser zusätzlichen Stufen würden
natürlich jeweils der ersten Kaskade die Rückstell- und Abtastimpulse S\ und X\ und der zweiten Kaskade die
Rückstell- und Abtastimpulse S2 und Xi zugeführt
werden.
In bezug auf die Wirkungsweise jeder aus einer Kaskade gebildeten Halbstufe, arbeitet das Schieberegister
gemäß F i g. 2 ähnlich wie übliche Serienschieberegister. Die erste Halbstufe der ersten Bitstelle tastet die
Daten ab, während jeweils die erste Halbstufe nachfolgender Bitstellen die Daten aus der jeweils
unmittelbar vorhergehenden Bitstelle erhält. Die zweiten Halbstufen sind jeweils als Halte- bzw. Speicherschaltungen
für das zur ersten Halbstufe der betreffenden Bitstelle geschobene elektrische Signal wirksam.
Das Schieberegister gemäß dem Ausführungsbeispiel nach Fig.2 benötigt zum Betrieb grundsätzlich vier
besondere zeitlich gegeneinander versetzte Impulszüge. Die beiden ersten Impulszüge bestehen aus den den
Eingängen S\ und X\ zugeführten Signalen. Die Si-Impulse bilden, wie im Zusammenhang mit der
Speicher-Grundschaltung nach F i g. 1 ausgeführt, Rückstellimpulse für die eigentlichen Verbindungspunkte
D2 und D4. Der am Eingang Xi anliegende Impuls ist
ein Abtastimpuls, der dem Abtastimpuls X in der Anordnung nach F i g. 1 entspricht. Die den Gateelektroden
der Feldeffekttransistoren Te und Tn zugeführten
Abtastimpulse S2 sind gegenüber den Impulsen Si
und Xt verzögert. Ein Impuls S2 hat die Aufgabe, die
zweiten Kaskaden jeder Bitstelle jeweils vor dem Abtasten der ersten Kaskade rückzustellen, und zwar
wird dieses Signal an den Verbindungspunkten Dz, D4
usw. gespeichert. Durch Anlegen eines Srlmpulses werden die Verbindungspunkte D3 und Ds durch
Leitendwerden der Feldeffekttransistoren Tb und Tn
rückgestellt. Diese Aufgabe gleicht der Aufgabe eines Si-lmpulses.
Als nächstes wird der X2-Impuls den Gateelektroden der Feldeffekttransistoren Γ5, TIi usw. zugeführt. Dieser
Impuls tastet die Verbindungspunkte Di und D4 der
ersten Kaskaden ab, so daß dieses Signal in invertierter Form auf die Verbindungspunkte Dj und Ds gelangt.
Durch Anlegen der 52- und X2-Impulse an die
geradzahlig numerierten Kaskaden des Schieberegisters werden also die an den Verbindungspunkten Di,
D4 usw. der ungeradzahlig numerierten Kaskaden gespeicherten Signale nach vorn zu den zweiten
geradzahlig numerierten Kaskaden-Verbindungspunkten Dj, D5 usw. geschoben.
In den ersten vier Impulsdiagrammen nach Fig.3
sind typische Impulsformen für die Impulse Si, S2, Xi und
X2 dargestellt. Aus der Zeitachse der Impulsdiagramme geht hervor, daß alle vier Impulszüge gegeneinander
versetzt sind. Der Si-Impuls ist der erste, Xi der zweite,
Si der dritte und X2 der vierte Impuls. Weiterhin ist
ersichtlich, daß der X2-Impuls innerhalb des vorgegebenen
Zyklusses vor dem Auftreten des nächsten Si-lmpulses erscheint. Dies ist notwendig, da das in der
ersten Kaskade gespeicherte Signal zur zweiten Kaskade übertragen werden muß, bevor die erste
Kaskade rückgestellt werden kann. Andernfalls würde das Signal zerstört.
Wie sich ohne weiteres ergibt, ist ein gegebener Zykluszeitabschnitt, in dem alle vier Impulse Si, Xi, S2
und X2 auftreten, in vier Teile eingeteilt, die im Impulsdiagramm nach F i g. 3 zu den Zeitpunkten a, b, c,
d; a', ti, d, d' usw. erscheinen. Das Rückstellen und Abtasten der jeweils ersten oder ungeradzahligen
Halbstufe erfolgt also zu den Zeitpunkten a, b; si, ti; a",
ti' usw., während das Rückstellen und Abtasten der jeweils zweiten oder geradzahligen Halbstufen mit den
Impulsen S2 und X2 zu den Zeitpunkten c, d; d, d'\ c", d"
usw. stattfindet. Es sind im unteren Teil der F i g. 3 nur die an den Verbindungspunkten Di, D2 und Ds (F i g. 2)
auftretenden Impulse dargestellt, da die an D» und D5 erscheinenden Impulse denen an D2 und Di gleichen,
abgesehen davon natürlich, daß sie um eine Systemzykluszeit verzögert sind. Zur Kennzeichnung der an den
Verbindungspunkten Di bis Di gespeicherten Informationen
sind an entsprechenden Stellen des Impulsdiagramms binäre Nullen und Einsen angegeben. Aus dem
Impulsdiagramm ist weiterhin zu ersehen, daß beim Auftreten einer Spannung von —10 Volt auf der
Dateneingangsleitung (Di) eine binäre »0« und beim
Erscheinen einer Spannung von 0 Volt auf der Leitung eine binäre »1« vorliegt. Aus dem Diagramm D2 ergibt
sich, daß eine Inversion gegenüber Di vorliegt, die bei
Speicherung des Signals in einer Halbstufe stattfindet. Das Diagramm D3 läßt aber erkennen, daß das
invertierte Verbindungssignal in der zweiten Halbstufe erneut invertiert wird, so daß das Signal am
Verbindungspunkt Di mit dem Signal auf der Eingangsleitung Di die gleiche Polarität besitzt, aber demgegenüber
verzögert auftritt.
Aus allen Diagrammen geht hervor, daß die an verschiedenen Stellen in der Schaltung auftretenden Spannungspegel 0 Volt oder 10 Volt betragen. Bei den hier gezeigten PN P-Feldeffekttransistoren hat ein - 10-V-Impuls einen Stromfluß zur Folge, während ein
Aus allen Diagrammen geht hervor, daß die an verschiedenen Stellen in der Schaltung auftretenden Spannungspegel 0 Volt oder 10 Volt betragen. Bei den hier gezeigten PN P-Feldeffekttransistoren hat ein - 10-V-Impuls einen Stromfluß zur Folge, während ein
709 542/4
Impuls von 0 Volt ein Abschalten der Feldeffekttransistoren bewirkt. Bei NPN-Feldeffekttransistoren ist es
natürlich umgekehrt. Selbstverständlich können auch andere Vorspannungen und Impulsamplituden angelegt
werden, insbesondere dann, wenn ausschließlich NPN-, PNP-Feldeffekttransistoren oder irgendwelche Kombinationen
beider Arten verwendet werden sollen.
Nun sei die Wirkungsweise der Schaltung nach F i g. 2 anhand der Impulsdiagramme im einzelnen beschrieben.
Daraus ergibt sich, daß unmittelbar vor dem Zeitpunkt a ein Signal von - 10 Volt sowohl an der Dateneingangsleitung
D\ anliegt, als auch am Verbindungspunkt D2
auftritt und daß etwa 0 Volt am Verbindungspunkt D) vorhanden ist. Zum Zeitpunkt a macht der Si-Impuls
den Feldeffekttransistor T3 leitend, so daß der Verbindungspunkt
D2 direkt mit der -10-Volt-Vorspannungsquelle verbunden wird. Da jedoch am Verbindungspunkt Di bereits eine Spannung von —10 Volt
vorhanden ist, wird diese Spannung nicht geändert. Beim Auftreten des Zeitimpulses X\ zum Zeitpunkt b
wird der Feldeffekttransistor T2 leitend, und da dem
Verbindungspunkt 'D\ ein negatives Signal zugeführt wird, wird ebenfalls der Feldeffekttransistor 71 leitend,
so daß die am Verbindungspunkt D2 gespeicherte Ladung bei —10 Volt nun zur Erde abgeleitet wird.
Daher steigt zum Zeitpunkt b im Diagramm D2 die
Spannung auf 0 Volt an. Zum Zeitpunkt c wird der •Srlmpuls dem Feldeffekttransistor Tt, zugeführt, so daß
daher der Verbindungspunkt Dj auf eine Spannung von
— 10 Volt gebracht wird, und nach Beendigung des ^-Impulses ein - 10-V-Signal am Verbindungspunkt D3
aufgespeichert wird. Dies ist in F i g. 3 zum Zeitpunkt c dargestellt, wo das Diagramm D) auf —10 Volt abfällt.
Zum Zeitpunkt D wird der Arlmpuls dem Feldeffekttransistor
Ts zugeführt, so daß dieser leitend wird. Zu diesem Zeitpunkt beträgt aber die Spannung am
Verbindungspunkt Dt 0 Volt, so daß der Feldeffekttransistor T4 nicht leitend ist. Daher bleibt das -10-V-Signal,
das beim Auftreten des Srlmpulses zum Zeitpunkt c am Verbindungspunkt D) eingegeben worden ist, am
Verbindungspunkt D3 gespeichert. Beim Auftreten des
Si-Impulses zum Zeitpunkt ä gelangt der Verbindungspunkt Di wieder in seinen -10-V-Zustand, indem der
Feldeffekttransistor T3 leitend gemacht wird.
Zum Zeitpunkt ti hat das Auftreten des ΛΊ-Impulses
keine Wirkung auf den Verbindungspunkt D2, da auf der
Eingangsleitung D\ 0 Volt wirksam ist und daher der Feldeffekttransistor 71 nichtleitend ist.
Die Folge dieser Vorgänge kann beliebig fortgesetzt werden, wenn ein aus einer Serie binärer Einsen und
Nullen bestehendes Eingangssignal angenommen wird. So sind z. B. zum Zeitpunkt ti' beim Auftreten des
ΛΓι-Impulses die Feldeffekttransistoren T2 und 71 leitend,
so daß daher zum Zeitpunkt ti' das Diagramm D2
wieder auf den Spannungspegel 0 zurückfällt. Ebenso wird zum Zeitpunkt d'" der ^-Impuls mit dem Signal
am Verbindungspunkt D2 in einer UND-Funktion
verknüpft, und dadurch der Feldeffekttransistor 7*5
leitend, während der Feldeffekttransistor 7} nichtleitend
bleibt, so daß am Verbindungspunkt D3 die im Diagramm D3 dargestellte Spannung von —10 Volt
bestehenbleibt. Aus F i g. 3 und der vorstehenden Beschreibung geht also hervor, daß die Daten jeweils
um eine Zeitperiode des vierphasigen Taktgebers, der die Impulse Si, Xu S2 und X2 abgibt, von Stufe zu Stufe
des Schieberegisters verschoben werden. Weiterhin ergibt sich ohne weiteres, daß beliebig viele Schieberegisterspeicherstufen
verwendet werden können. Die Verwendung zusätzlicher Stufen wird lediglich durch
die Leistung des Taktgebers insofern beschränkt, als er genügend starke Impulse für die gleichzeitige Steuerung
aller Stufen des Schieberegisters zu liefern im Stande
ίο sein muß.
Weiter kann jeweils anstelle der geradzahligen Halbstufen irgendeine herkömmliche Gleichstrom-Halteschaltung
verwendet werden, wenn die Informationen unbegrenzt lange im Schieberegister gespeichert
werden sollen. Ein Prinzipschaltbild hierfür ist in F i g. 4 dargestellt. In dieser Darstellung sind einige Bezugsziffern
in Übereinstimmung mit der nach F i g. 2 verwendet, um so gleiche Schaltungselemente anzuzeigen.
Diese Halteschaltung weist eine Eingangsleitung m, eine Ausgangsleitung π und eine Taktimpulseingangsleitung
52 auf. Die Eingangsleitung m ist jeweils mit den
Verbindungspunkten D2, Da usw. und die Ausgangsleitung
η jeweils mit den Gateelektroden der Feldeffekt- transistoren Ti usw. anschließender, ungeradzahliger
Halbstufen verbunden.
Es kann eine beliebige, herkömmliche Halteschaltung Anwendung finden, wie z. B. eine Flip-Flop-Schaltung.
Obwohl es zwar von großem Vorteil wäre, eine aus ' Feldeffekttransistoren bestehende Halteschaltung zu
verwenden, wenn die erfindungsgemäße Anordnung in Massenfabrikation hergestellt werden soll, ist dies aber
nicht unbedingt erforderlich.
Zusammenfassend läßt sich sagen, daß das Schieberegister-Ausführungsbeispiel
gemäß F i g. 2 nur aus aktiven Bauelementen, d. h. Feldeffekttransistoren relativ
geringer Anzahl aufgebaut ist. Aufgrund der sehr kleinen Anzahl von Bauelementen pro Schieberegisterspeicherstufe
werden sowohl das Gesamtvolumen, als auch die Produktionskosten eines damit aufgebauten
Schieberegisters stark reduziert. Infolge der Speichereigenschaften kann das Schieberegister verhältnismäßig
langsam betrieben werden, ohne daß ein Verlust an Information droht, so daß eine sehr große Verzögerung
mit einer relativ kleinen und nicht aufwendigen Schaltungsanordnung erzielt werden kann. Verzögerungsleitungen,
die eine vergleichbare Verzögerung herbeiführen könnten, sind sehr viel größer und
außerdem aufwendiger. Wird berücksichtigt, daß kein nennenswerter Strom direkt von der Betriebsspannungsquelle
zur Erde abfließt, dann ist damit auch der Leistungsbedarf vorliegender Anordnung gering. Kosten
und Aufwand der für den Betrieb dieser Anordnung erforderlichen, peripheren Schaltungsanordnungen sind
damit aber ebenfalls auf ein Mindestmaß herabgesetzt.
Der letzte und vielleicht wichtigste Vorteil besteht aber darin, daß die vorliegende Anordnung in hervorragendem
Maße für eine Massenherstellung geeignet ist, da alle Bauelemente gleich sind und hohe Packungsdichten
zu erzielen sind. Dieser Vorteil ist insofern äußerst bedeutsam, als gegenwärtige Herstellungsverfahren für
Rechner mehr und mehr zum Aufbau in integrierter Schaltungsweise tendieren.
Hierzu 2 Dlatt Zciciuniimcn
Claims (4)
1. Schieberegisterspeicherstufe mit Feldeffekttransistoren, gekennzeichnet durch einen
einen ersten Daten-Feldeffekttransistor (T*), dessen Gatekapazität (10) sowohl über den Kanal eines
durch Ladesynchronisierimpulse (S) gesteuerten Lade-Feldeffekttransistor (T3) an einen Ladepfad als
auch über einen durch Entladesynchronisierimpulse (X) gesteuerten Puffer-Feldeffekttransistor (T2) an
einen Entladepfad anschließbar ist, dessen Kanal in Serie zu einem Kanal eines durch Datenimpulse
gesteuerten zweiten Daten-Feldeffekttransistors (Tt) liegt, der mit dem Lade-Feldeffekttransistor (Γ3)
und dem Puffer-Feldeffekttransistor (T2) die erste
Halbstufe einer Schieberegisterstufe (1. Bit) bildet, wobei der erste Daten-Feldeffekttransistor (T4)
gleichzeitig den zweiten Daten-Feldeffekttransistor der zweiten Halbstufe dieser Schieberegisterstufe (1.
Bit) darstellt
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Gate des Daten-Feldeffekttransistors
(T\) die Datenimpulse (D) und dem Gate des Puffer-Feldeffekttransistors (Ti) die Entladesynchronisierimpulse
(X) mit gegenüber den Ladesynchronisierimpulsen (S) jeweils geringfügiger zeitlicher
Verzögerung jedoch mindestens etwa gleicher Impulsdauer zuführbar sind.
3. Anordnung mindestens nach Anspruch 1, dadurch gekennzeichnet, daß der erste Daten-Feldeffekttransistor
(T4) vom gleichen Leitfähigkeitstyp wie der zweite Daten-Feldeffekttransistor (T\) ist.
4. Anordnung mindestens nach Anspruch 1, dadurch gekennzeichnet, daß ein zweiter Lade-Feldeffekttransistor
(Te) mit dem zweiten Puffer-Feldeffekttransistor ^T5) und dem ersten Daten-Feldeffekttransistor
(T4) in Kaskade geschaltet ist, wobei die Ausgangsspannung am Puffer-Feldeffekttransistor
(Ts) abgreifbar ist, und das Gate des zweiten Lade-Feldeffekttransistors (Te) zur Aufnahme
eines zweiten (S2) gegenüber dem ersten (S\)
geringfügig verzögerten Ladesynchronisierimpulses dient.
45
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US40348264A | 1964-10-13 | 1964-10-13 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1474388A1 DE1474388A1 (de) | 1969-12-11 |
DE1474388B2 true DE1474388B2 (de) | 1977-10-20 |
DE1474388C3 DE1474388C3 (de) | 1981-10-15 |
Family
ID=23595948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1474388A Expired DE1474388C3 (de) | 1964-10-13 | 1965-10-12 | Schieberegisterspeicherstufe mit Feldeffekttransistoren |
Country Status (6)
Country | Link |
---|---|
US (1) | US3461312A (de) |
CH (1) | CH442427A (de) |
DE (1) | DE1474388C3 (de) |
GB (1) | GB1122411A (de) |
NL (1) | NL145086B (de) |
SE (1) | SE329041B (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3526783A (en) * | 1966-01-28 | 1970-09-01 | North American Rockwell | Multiphase gate usable in multiple phase gating systems |
US3536936A (en) * | 1968-10-10 | 1970-10-27 | Gen Instrument Corp | Clock generator |
GB1296067A (de) * | 1969-03-21 | 1972-11-15 | ||
US3610951A (en) * | 1969-04-03 | 1971-10-05 | Sprague Electric Co | Dynamic shift register |
US3641360A (en) * | 1969-06-30 | 1972-02-08 | Ibm | Dynamic shift/store register |
SE360529B (de) * | 1969-09-16 | 1973-09-24 | Sharp Kk | |
JPS5033634B1 (de) * | 1969-11-01 | 1975-11-01 | ||
US3569732A (en) * | 1969-12-15 | 1971-03-09 | Shell Oil Co | Inductanceless igfet frequency doubler |
US3617767A (en) * | 1970-02-11 | 1971-11-02 | North American Rockwell | Field effect transistor logic gate with isolation device for reducing power dissipation |
US3676863A (en) * | 1970-03-11 | 1972-07-11 | Ibm | Monolithic bipolar dynamic shift register |
US3654623A (en) * | 1970-03-12 | 1972-04-04 | Signetics Corp | Binary memory circuit with coupled short term and long term storage means |
US3659118A (en) * | 1970-03-27 | 1972-04-25 | Rca Corp | Decoder circuit employing switches such as field-effect devices |
US3676705A (en) * | 1970-05-11 | 1972-07-11 | Rca Corp | Logic circuits employing switches such as field-effect devices |
US3601627A (en) * | 1970-07-13 | 1971-08-24 | North American Rockwell | Multiple phase logic gates for shift register stages |
US3702926A (en) * | 1970-09-30 | 1972-11-14 | Ibm | Fet decode circuit |
JPS5650448B2 (de) * | 1974-03-08 | 1981-11-28 | ||
US3935474A (en) * | 1974-03-13 | 1976-01-27 | Hycom Incorporated | Phase logic |
US4700086A (en) * | 1985-04-23 | 1987-10-13 | International Business Machines Corporation | Consistent precharge circuit for cascode voltage switch logic |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3215859A (en) * | 1962-11-20 | 1965-11-02 | Radiation Inc | Field effect transistor gate |
-
1964
- 1964-10-13 US US403482A patent/US3461312A/en not_active Expired - Lifetime
-
1965
- 1965-09-01 GB GB37317/65A patent/GB1122411A/en not_active Expired
- 1965-10-01 NL NL656512729A patent/NL145086B/xx not_active IP Right Cessation
- 1965-10-12 DE DE1474388A patent/DE1474388C3/de not_active Expired
- 1965-10-13 CH CH1414965A patent/CH442427A/de unknown
- 1965-10-13 SE SE13265/65A patent/SE329041B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
SE329041B (de) | 1970-09-28 |
NL145086B (nl) | 1975-02-17 |
US3461312A (en) | 1969-08-12 |
CH442427A (de) | 1967-08-31 |
DE1474388A1 (de) | 1969-12-11 |
DE1474388C3 (de) | 1981-10-15 |
GB1122411A (en) | 1968-08-07 |
NL6512729A (de) | 1966-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1474388C3 (de) | Schieberegisterspeicherstufe mit Feldeffekttransistoren | |
DE69205827T2 (de) | Shiftregister zum abtasten der ansteurungsleitungen zur verwendung bei einer flüssigkristallanzeige. | |
DE3050199C2 (de) | Logikschaltung | |
DE2620187C3 (de) | Monostabile Multivibratorschaltung | |
DE2556828B2 (de) | ||
DE1774708B2 (de) | ||
DE1265784B (de) | Flipflopschaltung zur Speicherung von binaeren Datensignalen | |
DE2165445C3 (de) | Logikschaltung | |
DE1959870B2 (de) | Kapazitive speicherschaltung | |
DE2422123A1 (de) | Schaltverzoegerungsfreie bistabile schaltung | |
DE2315201A1 (de) | Flip-flop-schaltung | |
DE2339289C2 (de) | Bistabile Kippstufe mit MNOS-Transistoren | |
DE2044418A1 (de) | Schieberegister | |
DE69600302T2 (de) | Phasengeneratorschaltung für eine negative Spannungsversorgungsschaltung des Ladungspumpen-Typs | |
DE2255210B2 (de) | Datenspeicherschaltung | |
DE2833211A1 (de) | Elektronischer zaehler fuer elektrische digitalimpulse | |
DE2437287A1 (de) | Schaltungsanordnung zur steuerung der ueberlappungszeit zweier sich ueberlappender, auf getrennten kanaelen zu uebertragender impulse | |
DE1774168A1 (de) | UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen | |
DE2618760B2 (de) | Halbleiter-Speichervorrichtung | |
DE2132560C3 (de) | ||
DE2045833C3 (de) | Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen | |
DE2442773A1 (de) | Integrierte master-slave-flipflopschaltung | |
DE1297150B (de) | Schieberegister mit gesteuerten Siliziumdioden als Speicherelement | |
DE4422784A1 (de) | Schaltungsanordnung mit einer mehrere taktgesteuerte Elementarspeicher enthaltenden Schaltungseinheit | |
DE2620188A1 (de) | Bistabile multivibratorschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |