DE2300187A1 - Integrierte mos-schreibschaltungsanordnung - Google Patents

Description

Dipl.-Ing. Heinz ßardehle

Patentanwalt
8000 München 22, Herrnstr.15

München, den 3. Januar 1973

Mein Zeichen: P 1534

Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham/Mass., V. St. A.

Integrierte MOS-Schreibschaltungsanordnung

Die Erfindung bezieht sich auf Metalloxidhalbleiter-(MOS)-Speichersysteme und insbesondere auf MOS-Schaltungen zum Einschreiben einer digitalen Information in die Zellen eines MOS-Speichers.

Bei bekannten Schaltungen, die zum Einschreiben von Datensignalen in die Speicherzellen eines MOS-Speichers verwendet worden sind, kann es generell in gewissen Fällen erforderlich sein, den Betrieb dieser Schaltungen auf Befehlssignale von einer Auswerteeinrichtung hin zu ändern. Systeme, die an diesen Betriebstyp angepaßt sind, stellen normalerweise gesonderte Dateneingangs- und Datenausgangs-Sammelleitungen bereit, wobei die jeder Sammelleitung zugehörigen Schaltungen hinsichtlich ihres Betriebs geändert werden, ohne daß der Betrieb der anderen Schaltungen beeinflußt wird. Ein bedeutender Nachteil dieser bisher bekannten Systeme besteht jedoch in der zunehmenden Kompliziertheit, die sich aus den Zwischenverbindungen

309830/1063

zwischen den Zellen des Speichersystems und den Datensammelleitungen ergibt.

Ein weiterer Nachteil der oben erwähnten bekannten Schaltungen besteht darin, daß derartige Schaltungen nicht imstande sind, direkt auf Eingangsdatensignale niedrigen Pegels anzusprechen, die von der Auswerte einrichtung geliefert werden. Demgemäß besteht bei der Auswerteeinrichtung die Forderung, derartige mit niedrigem Pegel auftretende Signale in Signale mit hohem Pegel umzuwandeln, der für den Betrieb derartiger Schaltungen geeignet ist. Diese Umsetzoperationen haben sich als sehr zeitraubend erwiesen, und zwar in den Fällen, in denen die Auswerteeinrichtung während eines Lese-Abänderungs-Schreibbetriebs erforderlich ist, um die aus einer Speicherzelle gelesenen Daten zu ändern. Dies trifft insbesondere für den Fall zu, daß die aus der Zelle ausgelesenen Daten in Übereinstimmung mit den Ergebnissen einer durch die betreffende Einrichtung ausgeführten Prüfoperation geändert und danach in die Speicherzelle durch die Schreibschaltung eingeschrieben werden.

Der Erfindung liegt demgemäß die Aufgabe zu Grunde, eine Schaltung zu schaffen, die auf mit niedrigem Pegel auftretende Eingangsdatensignale hin mit hohem Pegel auftretende Ausgangssignale zu erzeugen imstande ist, welche kennzeichnend sind für eine in eine MOS-Einrichtung einzuschreibende Information.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch eine integrierte MOS-Schreibschaltungsanordnung erfindungsgemäß dadurch, daß eine Logikgattereinrichtung mit einer Transistorschaltungseinrichtung für die Aufnahme eines ersten Taktsignals vorgesehen ist, welches die Logikgattereinrichtung veranlaßt,

309830/1063

ein für ein bestimmtes erwartetes Ergebnis kennzeichnendes Signal während einer ersten Zeitspanne zu speichern, daß eine Transistorlogikeinrichtung für die Aufnahme eines zweiten Taktsignals und zumindest erster und zweiter binäres Informationssignale vorgesehen ist, daß die Transistoreinrichtung derart betrieben ist, daß sie die ersten und zweiten Signale während eines Intervalls verknüpfungsmäßig kombiniert, welches auf das Ende eines zweiten Taktsignals folgt, und den Zustand des betreffenden gespeicherten Signals in Übereinstimmung mit den Ergebnissen der verknüpfungsmäßigen Zusammenfassung der betreffenden Signale zu ändern gestattet, daß eine Transistor-Treiber einrichtung mit einer Transistor-Eingangseinrichtung vorgesehen ist, welche an der genannten Logikgattereinrichtung für die Aufnahme des gespeicherten Signals angeschlossen ist, daß eine Transistor-Ausgangseinrichtung an der Transistor-Eingangseinrichtung und an ersten und zweiten Ausgangsanschlüssen angeschlossen ist, und daß diese Transistor-Eingangseinrichtung auf ein drittes Taktsignal hin die Transistor-Ausgangseinrichtung veranlaßt, umzuschalten sowie an die erste und zweite Ausgangsklemme komplementäre Ausgangssignale abzugeben, welche kennzeichnend sind für die mit dem Zustand der gespeicherten Signale übereinstimmenden binären Daten.

Die oben bezeichnete Aufgabe wird gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung durch eine Schreibschaltung mit einem Eingangs-Logikgatterschaltungsteil und einem Ausgangs-Treiberschaltungsteil gelöst. Die Logikgatterschaltungen sprechen auf ein erstes Taktsignal während eines ersten Intervalls eines Arbeitszyklus an, um eine für ein Ergebnis kennzeichnende Signaldarstellung zu speichern. Während eines auf ein Leseintervall des Zyklus folgenden, durch ein zweites Taktsignal festgelegten Intervalls führen die Logik-

3 09830/1063

gatterschaltungen eine Verknüpfungsoperation auf zugeführte Eingangs-Binärsignale hin aus, und zwar in Übereinstimmung mit der resultierenden Änderung des Zustande der während des ersten Intervalls gespeicherten Signaldarstellung. Während eines durch ein drittes Taktsignal festgelegten späteren Intervalls desselben Arbeitszyklus schalten die Ausgangs-Treiberschaltungen den Zustand in Übereinstimmung mit der gespeicherten Darstellung um und geben einen hohen Pegel besitzende Ausgangssignale, die kennzeichnend sind für eine binäre "1"- oder eine binäre ^wO"-Information, zum Einschreiben in eine MOS-Speichereinrichtung eines MOS-Speichersystems ab.

Die Schreibschaltung enthält Logikgatterschaltungen, die so ausgelegt sind, daß sie Befehlssignale von einer Auswerteeinrichtung aufnehmen und daß sie die Operation der Schaltung in Übereinstimmung mit dem Zustand dieser Signale zu ändern gestatten. Die Gatterschaltungen sprechen insbesondere auf eine Änderung des Zustands eines ersten Steuersignals an, welches vor einem Intervall eines durch das dritte Taktsignal festgelegten Zyklus auftritt und den Umstand anzeigt, daß die Auswerteeinrichtung eine Anforderung nach einer Schreiboperation in eine Leseoperation umgeändert hat. Dadurch wird die normale Operation der betreffenden Schaltung in einer solchen Weise geändert, daß die Ausgangs-Treiberschaltungen hinsichtlich des Umschaltens des Zustands gehindert werden und daß an eine Eingabe/Ausgabe- oder Ziffern/Lesesammelleitung ein für eine binäre "1ⁿ- oder eine binäre "O"-Information kennzeichnendes Ausgangssignal abgegeben wird.

Darüber hinaus sind die Logikgatterschaltungen der Schreibschaltung so ausgelegt bzw. angeordnet, daß sie eine Signal-

309830/1063

darstellung der Daten abtasten und speichern, die aus dem Speicher während eines durch ein weiteres Taktsignal festgelegten Intervalls gelesen worden sind. Die Gatterschaltungen bewirken eine verknüpfungsmäßige Zusammenfassung des gespeicherten Datensignals mit dem Eingangsdatensignal und dem Komplement des Eingangsdatensignals, und zwar in einer solchen Weise, daß der Schaltung ermöglicht ist, das gespeicherte Ergebnis in Übereinstimmung mit den Änderungen des Zustande der mit niedrigem Pegel auftretenden Eingangsdatensignale unmittelbar vor Auftreten des dritten Taktsignals zu ändern. Diese Anordnung ermöglicht der Schaltung, eine durch die mit niedrigem Pegel auftretenden Eingangssignale gesteuerte Lese-Abänderungs-Schreiboperation auszuführen.

Die Anordnung gemäß der Erfindung ermöglicht es ferner, die der Abänderung der Eingangdatensignale zugeteilte Zeitdauer soweit zu verlängern, wie dies erforderlich ist, und zwar einfach durch Verzögern des Zeitpunkts, zu dem das dritte Taktsignal und die Eingangda-censignale auftreten. Hierdurch ist eine hinreichend lange Zeitspanne zur Verfügung gestellt, während der die Schaltung das gespeicherte Ergebnis auf Änderungen hin abändert, die vor dem späteren Intervall des Zyklus auftreten.

Bei der bevorzugten Ausführungsform gibt die Schreibschaltung Ausgangssignale ab, welche kennzeichnend sind für die Ergebnisse eines Vergleichs der Eingangdatensignale von der Auswerteeinrichtung und eines Datensignals, das in dem Speichersystem erzeugt wird. Die Schaltung führt eine Vergleichsoperation auf die von den beiden verschiedenen Quellen aufgenommenen Datensignale hin aus, indem zuerst eine verknüpfungsmäßige Zusammenfassung der Datensignale und dann

309830/10 6 3

bedingt eine Abänderung eines vorgespeicherten Ergebnisses erfolgt, und zwar in Übereinstimmung mit der Vergleichsoperation, die auf die Datensignale hin vor dem späteren Intervall eines Speicherzyklus ausgeführt ist. Während des späteren Intervalls desselben Zyklus werden, da die Ausgangs-Treiberschaltungen in Übereinstimmung mit dem Komplement des gespeicherten Ergebnisses freigegeben sind, Ausgangssignale erzeugt, die kennzeichnend sind für eine Exklusiv-ODER-Operation.

An Hand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm einen Teil eines Speichersystems mit einer Schreibschaltung gemäß der Erfindung. Fig. 2 zeigt in näheren Einzelheiten bestimmte Blöcke der Anordnung gemäß Fig. 1.

Fig. 3 zeigt eine Reihe von Wellenzügen, die zur Erläuterung der Arbeitsweise der vorliegenden Erfindung herangezogen werden.

Fig. 1 zeigt in einem Blockdiagramm einen Teil des Speichersystems, welches auf einem einzigen integrierten Schaltungssubstrat oder -chip 100 gebildet ist, das die Schreibschaltung 400 gemäß der vorliegenden Erfindung und zugehörige Pufferspeicherschaltungen 404a aufweist. Aus Fig. 1 geht hervor, daß die Schreibschaltung 400 einen Logikgatterschaltungsteil 400a und einen damit verbundenen Ausgangstreiberschaltungsteil 400b aufweist. Der Logikgatterschaltungsteil 400a arbeitet in der Weise, daß er binäre Datensignale verarbeitet, die den mit einer Datensteuerung, Eingangsdaten und Eingangsdaten bezeichneten Leitungen zugeführten binären Datensignale verarbeitet, die von verschiedenen Quellen her zugeführt werden. Die der Datensteuerungsleitung zugeführten Datensignale werden insbesondere von einem als Datensteuerungsregister 120 bezeichneten Teil des Speichersystems erzeugt. Normalerweise

309830/1063

■ - 7 -

enthält das Datensteuerungsregister 120 eine Vielzahl von Speicherzellen, welche eine Information speichern, die mit Daten zu kombinieren ist, welche aus den in die Speicherzellen des Speichersystems eingeschriebenen Daten gewonnen bzw. gelesen werden. Da Einzelheiten des Speichersystems oder bezüglich der Art und Weise, in der das Speichersystem die in dem Datensteuerungsregister 120 gespeicherten Informationen ausnutzt, keinen Teil der vorliegenden Erfindung bildet, wird hierauf im folgenden auch nicht näher eingegangen werden. Das betreffende Speichersystem und seine Organisierung werden im übrigen an anderer Stelle näher beschrieben.

Die den mit Eingangsdaten und Eingangsdaten bezeichneten Leitungen zugeführten Datensignale werden von einer (nicht dargestellten) Auswerteeinrichtung erzeugt, die außerhalb des Speicherchips 100 angeordnet ist. Diese Einrichtung kann die Form einer Speichersteuereinrichtung oder einer ähnlichen bekannten Anordnung haben, die in der Weise arbeitet, daß sie Anforderungen nach einem Zugriff zu dem Speichersystem von einer oder mehreren Verarbeitungseinrichtungen verarbeitet. Darüber hinaus arbeitet die Auswerteeinrichtung in der Weise, daß sie Taktsignale 01, 02 und 03 an die Elemente 400a, 400b und 404a abgibt. Außerdem gibt die betreffende Auswerteeinrichtung zwei Steuersignale US* und R/W an die Elemente 400a und 400b ab.

Die Taktsignale 01, 02 und 03» die unter Verwendung herkömmlicher 3-Phasen-Taktschaltungen erzeugt werden können, bewirken eine zeltliche Steuerung der Lese- und Schreiboperationen, die in dem Chip ausgeführt werden. Die Steuereinrichtung verwendet ein Steuersignal US, um dem Speicherchip sowie der Schreibschaltung 400 zu signalisieren, daß das Chip für einen Zugriff "ausgewählt" ist. Wenn das Steueraus-

309830/1063

wahlsignal US mit einem Spannungspegel auftritt, der kennzeichnend ist für eine binäre ^M1" (das sind +3 Volt), dann ist ein Zugriff ermöglicht; tritt das Steuerauswahlsignal mit einem für eine binäre "0" kennzeichnenden Spannungspegel auf (das sind 0 Volt), so ist ein Zugriff verhindert.

Das Steuersignal R/W ist ein mit niedrigem Pegel auftretendes Befehlssignal, dessen Zustand den Typ der Operation festlegt, den die Schreibschaltung 400 auszuführen hat. Wenn die Steuereinrichtung z.B. das Signal R/W mit einem Spannungspegel auftreten läßt, der kennzeichnend ist für eine binäre "1" (das sind 3 Volt), dann führt die Schaltung 400 eine Schreiboperation aust und wenn die Steuereinrichtung das Signal R/W mit einem für eine binäre "0" kennzeichnenden Spannungspegel (das sind 0 Volt) auftreten läßt, führt die Schaltung 400 eine Leseoperation aus.

Die Schreibschaltung 400 arbeitet während einer Schreiboperation, um zwei komplementäre Ausgangssignale an Anschlüsse bzw. Anschlußklemmen A und B abzugeben. Diese Ausgangssignale veranlassen jeweils eine von η Pufferschaltungen 404a, eine Zustandsumschaltung vorzunehmen und für eine binäre "1^H- und eine binäre ¹¹O"-Information kennzeichnende Signalpegel an eine entsprechende Leitung der η Ziffern/Leseleitungen abzugeben. Jede der dargestellten Pufferschaltungen 404a kann jeweils einem Sektor einer Anzahl von Sektoren oder Abschnitten eines Speichersystems zugeordnet sein und in der Weise wirken, daß eine Trennung der Schreibschaltung 400 von dem Speichersektor erzielt ist.

Im folgenden seien die Schreibschaltung 400 und die Pufferschaltung 404a näher betrachtet. Aus Fig. 2 ergibt sich dabei,

309830/106 3

daß beide Schaltungen aktive Einrichtungen verwenden, die durch Metalloxidhalbleiter-(MOS)*Feldeffekttransistoren oder -Einrichtungen gebildet sind. Wie bekannt, werden die MOS-Einrichtungen auf einem einzigen SiIicium-Substrat vom p-Typ oder vom η-Typ hergestellt, wobei jede MOS-Einrichtung einen Gate- oder Steuerbereich, einen Senkebereich und einen Quellebereich aufweist. Diese Bereiche werden nachstehend als Gate-(Steuer)-Elektrode, als Senkeelektrode bzw. als Quelleelektrode bezeichnet. Für die Zwecke der vorliegenden Erfindung können die Quelle- und Senkeelektroden als einander austauschbar angesehen werden.

Bei der dargestellten Ausführungsform sind diese Einrichtungen durch p-Kanal-Feldeffekttransistören vom Anreicherungstyp mit isoliertem Gate-Bereich gebildet. Die MOS-Einrichtung vom Anreicherungstyp ist dabei hauptsächlich aus Gründen einer Herabsetzung der Leistung ausgewählt worden, da nämlich die Leitfähigkeit über den Leitungsweg der betreffenden Einrichtung in charakteristischer Weise gering ist, womit nur ein geringer Leckstrom zwischen dem Quellebereich und dem Senkebereich fließt, wenn an der Gateelektrode und an der Quelleelektrode diesselbe Spannung liegt. Gemäß der vorliegenden Erfindung entspricht in dem System ein für eine binäre ^W1" bzw. eine binäre "0" kennzeichnender Spannungspegel einer Senkespeisespannung Vdd von -15 Volt und einer Quellespeisespannung Vss von +5 Volt. Betrachtet man einmal kurz die Arbeitsweise des p-Kanal-MOS-Translstors, so zeigt sich, daß die Majoritätsträger oder Löcher von der Quelleelektrode zu der Senkeelektrode fließen (d.h. es liegt ein Leitungsweg hoher Leitfähigkeit vor), und zwar dann, wenn die der Gate-Elektrode der MOS-Einrichtung zugeführte Spannung negativ in bezug auf die der Quellelektrode zugeführte Spannung (das ist eine binäre ⁿ1ⁿ) ist. Ist demgegenüber die der Gateelektrode der p-Kanal-MOS-Einrichtung

309830/1063

zugeführte Spannung negativ in bezug auf die der Quelleelektrode zugeführte Spannung, und zwar um einen Betrag, der geringer ist als die Schwellwertspannung der betreffenden Einrichtung (das ist die Spannung zwischen der Gateelektrode und der Quelleelektrode), so ist die betreffende Einrichtung im nichtleitenden Zustand, und zwar wie im Falle der Zuführung einer binären "0". Wie für auf dem vorliegenden Gebiet Bewanderte bekannt, entspricht die Schwellwertspannung normalerweise einer Spannung zwischen 1,5 und 2,5 Volt. Es sei bemerkt, daß die obige Beschreibung ebenfalls für den Betrieb von n-Kanal-MOS-Einrichtungen bei Verwendung von Spannungen entgegengesetzter Polarität kennzeichnend ist.

Der Schreibschaltungs-Logikschaltungsteil 400a enthält, wie dargestellt, MOS-Einriehtungen 400-1, 400-8 und 400-9, deren jede an ihrer entsprechenden Gateelektrode Datensignale von den mit Datensteuerung, Eingangsdaten und Eingangsdaten bezeichneten Leitungen aufnimmt. Die Steuersignale CS und R/W werden den Steuerelektroden von Eingangs-MOS-Einrichtungen 400-12 und 400-13 zugeführt, deren Quelleelektroden gemeinsam an einer die Quellespeisespannung Vss führenden Leitung angeschlossen sind· Die Senkeelektroden dieser Einrichtungen sind gemeinsam unter Bildung eines Speicherknotens 400-14 miteinander verbunden. Mit diesem Speicherknoten sind außerdem die Senkeelektroden der MOS-Einrichtungen 400-8 und 400-9 verbunden, und zwar gemeinsam mit der Gatelektrode der MOS-Einrichtung 400-16 des Ausgangstreiberschaltungsteiles. Unter dem hier benutzten Ausdruck "Speicherknoten¹¹ wird die parasitäre Kapazität oder die Knotenkapazität verstanden, die zwischen dem gemeinsamen Schaltungspunkt und dem Substrat ei^er zugehörigen MOS-Einrichtung vorhanden ist. ..

309830/10 63

Eine zwischen der Speisespannung Vdd und dem Speicherknoten 400-14 geschaltete MOS-Einrichtung 400-15 spricht auf das Taktsignal 01 an, das der betreffenden Einrichtung an ihrer Gateelektrode zugeführt wird, die auf einen für eine binäre "1" kennzeichnenden Spannungspegel (das sind 15 Volt) gebracht wird, indem der Speicherknoten 400-14 auf die Speisespannung Vdd negativ aufgeladen wird. Die betreffende Aufladung erfolgt dabei über die Strecke zwischen der Senkeelektrode und der Quelleelektrode der betreffenden MOS-Einrichtung. Die MOS-Einrichtungen 400-12 und 400-13 sind auf das Auftreten von für eine binäre "0" kennzeichnenden niedrigen Spannungspegeln (das ist 0 Volt) so ausgelegt, daß der Speicherknoten 400-14 auf die Speisespannung Vss entladen wird.

Das Breite-zu-Länge-Verhältnis (das ist die Gate-zu-Guelle-Abmessung in bezug auf die Senke-zu-Quelle-Abmessung) der MOS-Einrichtung 400-13 ist so eingestellt, daß es größer ist als das der Einrichtung 400-12. Der Zwecke dieser Maßnahme besteht darin, die Zeitspanne zu verringern, die die Einrichtung benötigt, um den Knoten 400-14 zu entladen, wenn sie durch das Signal R/W in den leitenden Zustand geführt wird. Das Breite-zu-Länge-Verhältnis für die MOS-Einrichtung 400-13 kann z.B. 20/10 betragen, und das betreffende Verhältnis für die MOS-Einrichtung 400-12 kann größer sein als 10/10. Obwohl ein Verhältnis von 10/10 ein geeignetes Verhältnis ist, wenn die Einrichtung durch Signale hohen Pegels zu steuern ist, wird das Verhältnis jedoch so eingestellt, daß es größer ist als dieser Wert, jedoch kleiner als das Verhältnis für die Einrichtung 400-13, so daß die Einrichtung 400-12 durch Signale niedrigen Pegels gesteuert werden kann. In entsprechender Weise werden die Verhältnisse für die MOS-Einrichtungen 400-8 und 400-9 so eingestellt, daß die geeigneten

309830/106 3

230018?

Ansprechzeiten im Hinblick auf die den Gateelektroden der betreffenden Einrichtungen zugeführten Dateneingangssignale mit niedrigem Pegel erhalten werden.

Die MOS-Einrichtungen 400-8 und 400-9 sind mit den MOS-Einrichtungen 400-7 bzw. 400-6 in der dargestellten Weise in Reihe geschaltet. Auf diese Weise sind wechselweise zur Verfügung stehende Strecken für eine bedingte Entladung des Knotens 400-14 auf die Spannung bereitgestellt, die durch das Taktsignal 02 geliefert wird, und zwar in Übereinstimmung mit dem Zustand der den Gateelektroden zugeführten Datensignale. Darüber hinaus ist die Steuerelektrode der MOS-Einrichtung 400-7 mit der Senkeelektrode der Einrichtung 400-6 und der Quelleelektrode der Einrichtung 400-5 zur Bildung eines Knotens 400-4 verbunden. Die Einrichtung 400-5 _t die zwischen der Speisespannung Vdd und dem Knoten bzw. Speicherknoten 400-4 liegt, arbeitet in dem Fall, daß sie durch ein mit einem Spannungspegel, der kennzeichnend ist für eine binäre "1", auftretendes Taktsignal 01 in den leitenden Zustand geführt worden ist, in der Weise, daß sie den Knoten 400-4 negativ auf die Speisespannung Vdd auflädt. Während dieser Zeitspanne wird die Einrichtung 400-6 durch einen Knoten 400-2 im nichtleitenden Zustand gehalten.

Der durch die Verbindung der Quelleelektrode der MOS-Einii chtung 400-1 und der Gateelektrode der Einrichtung 400-6 gebildete Speicherknoten 400-2 wird in Übereinstimmung mit dem an die Datensteuerungsleitung abgegebenen Spannungspegel aufgeladen und entladen, und zwar auf die durch das Taktsignal 02 festgelegte Spannung. Das betreffende Taktsignal 02 wird der Senkeelektrode der betreffenden Einrichtung 400-1 zugeführt. Während des Taktsignals 01 ist der der Datensteuerungsleitung zugeführte

309830/106 3

Spannungspegel normalerweise durch eine binäre "1" gebildet,, und die Einrichtung 400-1 entlädt den Speicherknoten 400-2 auf eine binäre "0" (das ist die durch das Taktsignal 02 festgelegte Spannung). Dadurch wird die Einrichtung 400-6 in den nichtleitenden Zustand gebracht.

Während des durch, das Taktsignal 02 festgelegten Intervalls lädt die Einrichtung 400-1 den Speicherknoten 400-2 auf eine binäre "1" auf, und zwar mit Rücksicht darauf, daß das Taktsignal 02 als binäre "1" auftritt. Wenn das Taktsignal 02 in einen einer binären "0" entsprechenden Zustand zurückkehrt, bewirkt die Einrichtung 400-1 bedingt eine Entladung des Speicherknotens 400-2 auf eine "0", und zwar in Übereinstimmung mit dem Zustand der Datensteuerungsleitung. Damit dürfte ersichtlich sein, daß die Einrichtung 400-1 den Zustand der Datensteuerungsleitung im Anschluß an die Beendigung des Taktsignals 02 abtastet und den Speicherknoten 400-2 veranlaßt, ein Signal zu speichern, bei dem es sich um das Komplement des Zustande des abgetasteten Signals handelt. Demgemäß kann die Einrichtung 400-1 als eine Einrichtung angesehen werden, die die Funktion der Invertierung des der Datensteuerungsleitung zugeführten Datensignals ausführt.

Die Einrichtung 400-6 kann als Einrichtung angesehen werden, die in ähnlicher Weise arbeitet wie die Einrichtung 400-1. Insbesondere während des durch das Taktsignal 01 festgelegten Intervalls lädt die Einrichtung 400-5 den Knoten 400-4 negativ auf. Während des durch das Taktsignal 02 festgelegten Intervalls bleibt der Knoten 400-4 negativ geladen, da nämlich sowohl der Knoten als auch die Quelleelektrode der Einrichtung 400-6 eine binäre "1" führen. Tritt jedoch das Taktsignal 02 mit einem einer "0" entsprechenden Pegel auf, so

309830/1063

- .14 -

bewirkt die Einrichtung 400-6 bedingt eine Entladung des Knotens 400-4, und zwar in Übereinstimmung mit dem Zustand des Knotens 400-2. Damit wird der Knoten 400-4 veranlaßt, ein Signal zu speichern, bei dem es sich um das Komplement des durch den Knoten 400-2 gespeicherten Signals handelt. Demgemäß kann die MOS-Einrichtung 400-6 ebenfalls als Einrichtung angesehen werden, die die Funktion der Invertierung des ihrer Gateelektrode zugeführten Signals ausführt. Dies entspricht der Komplementierung des der Steuerdatenleitung zugeführten Signals.

Aus Vorstehendem ergibt sich, daß die Einrichtungen 400-1 und 400-6 so geschaltet sind, daß sie Ausgangssignale erzeugen, die dem Komplement und der Feststellung des der Datensteuerungsleitung zugeführten Signals entsprechen, und zwar im Anschluß an die Beendigung des Taktsignals 02. Die in Reihe geschalteten MOS-Einrichtungen 400-6 und 400-9 führen zusammen mit den in Reihe geschalteten MOS-Einrichtungen 400-7 und 400-8 in dem Fall, daß das Taktsignal 02 einen eine "0" entsprechenden Pegel annimmt, eine Vergleichsoperation bezüglich der mit niedrigem Pegel auftretenden Datensignale, die durch die Speichersteuereinrichtung abgegeben werden, und der mit hohem Pegel auftretenden Datensignale aus, die von dem Speicherchip 100 abgeleitet sind. Das Ergebnis wird dabei in dem Speicherknoten 400-14 gespeichert. Dies bedeutet, daß die Zustände der der Eingangsdatenleitung und der Datensteuerungsleitung zugeführten Signale (d.h. durch den Knoten 400-4 gespeichert) verglichen werden. Die Zustände der der Eingangsdaten-Leitung zugeführten Signale sowie die Negation oder das Komplement des der Datensteuerungsleitung zugeführten Signals (das ist durch den Knoten 400-2" gespeichert) werden verglichen. Gemäß den Ergebnissen des Vergleichs wird der Knoten 400-14 bedingt entladen. Wenn z.B„ das der Eingangs-

309830/1063

datenleitung zugeführte Signal und das der Datensteuerungsleitung zugeführte Signal jeweils durch eine "1" gebildet ist - zu diesem Zeitpunkt führt der Knoten 400-2 eine "0", und der Knoten 400-4 führt eine "1" - dann bleibt der Knoten 400-14 negativ geladen (d.h. bei einer "1"). Wenn jedoch das der Eingangsdatenleitung zugeführte Signal eine "0^w und das der Datensteuerungsleitung zugeführte Signal eine ⁿ1^M ist, wird der Knoten 400-14 über die MOS-Einrichtungen 400-8 und 400-7 zu Vss hin entladen (d.h. zu einer ⁿ0" geführt). Nachstehend ist eine Wertetabelle der durch den Logikgatterschaltungsteil ausgeführten Verknüpfungsoperation angegeben.

Eingangsdaten- Datensteuer- Speicherknoten 400-14 leitung leitung

0 0 1

0 1 0 10 0

1 1 1

Es dürfte selbstverständlich für auf dem vorliegenden Gebiet Bewanderte einzusehen sein, daß in dem Fall, daß das Datensteuerregister 120 so ausgelegt ist, daß es für das Komplement und die Feststellung des der Datensteuerleitung zugeführten Signals kennzeichnende Signale erzeugt, die die Einrichtungen 400-6, 400-7, 400-8 und 400-9 umfassende Bauanordnung derart abgeändert werden kann, daß der Speicherknoten 400-14 bedingt auf einen Zustand entladen wird, der kennzeichnend ist für das Ergebnis der Vergleichsoperation. Diese Vergleichsoperation wird auf die Datensignale hin ausgeführt, die der Schaltung 400 von der Auswerteeinrichtung und von dem Speicherchip zugeführt werden.

309830/1063

Im Hinblick auf die Schreibschaltung 400 sei bemerkt, daß aus Fig. 1 und 2 hervorgeht, daß die in bzw. auf dem Knoten 400-14 gespeicherten Signaldarstellungen der Gateelektrode der MOS-Einrichtung 400-16 zugeführt werden. Die MQS-Einrichtung 400-16, der an der Senkeelektrode das Taktsignal 03 zugeführt wird, ist mit ihrer Quelleelektrode gemeinsam mit der Gateelektrode der MOS-Einrichtung 400-17 verbunden, um einen Speicherknoten 400-22 zu bilden. Die Einrichtung 400-16 ist so ausgelegt, daß sie den Knoten 400-22 gemäß dem Zustand des Knotens 400-t4 lädt und entlädt, der seinerseits ein Ausgangssignal zu der Ausgangsklemme B hin liefert.

Die MOS-Einrichtungen 400-18 und 400-20 sind parallel mit der Einrichtung 400-17 an die Speisespannung Vss und an die Quelleelektrode einer MOS-Einrichtung 400-17 angeschlossen, wodurch ein Speicherknoten 400-21 gebildet ist. Wie aus Fig.2 hervorgeht, stimmt die bauliche Anordnung der MOS-Einrichtungen 400-19, 400-18 und 400-20 mit der der MOS-Einrichtungen 400-15, 400-12 und 400-13 überein. Die MOS-Einrichtung 400-19 bewirkt in dem Fall, daß sie durch das Taktsignal 02 in den leitenden Zustand gebracht worden ist, eine negative Aufladung des Knotens400-21. Sind im Unterschied dazu die Einrichtungen 400-17, 400-18 und 400-20 in den leitenden Zustand gebrächt worden, so erfolgt eine schnelle Entladung des Knotens 400-21 auf die Spannung Vss.

Der Knoten 400-21 ist mit der Ausgangsklemme A verbunden, die ihrerseits mit einer Gateelektrode einer oberen MOS-Einrichtung zweier in Reihe geschalteter Einrichtungen verbunden ist, die der Einrichtung 404a-2 innerhalb jeder der Pufferschaltungen 404a-1 bis 404a-n entspricht. Ferner ist die Klemme A mit einem Ende eines Bootstrap-Kpndensators in

309830/1063

der jeweiligen Pufferschaltung verbunden; dieser Kondensator entspricht dem dargestellten Element 4o4a-5. Die MOS-Einrichtung 400-19 arbeitet im übrigen in der Weise, daß sie den Kondensator 404a-5 lädt und die MOS-Einrichtung 404a-2 in den leitenden Zustand überführt, wenn sie durch das Taktsignal in den leitenden Zustand gebracht wird. Dadurch, daß die Einrichtung 404a-2 während dieses Intervalls leitend gemacht wird, wird die Ansprechzeit der Pufferschaltungen verbessert.

Die andere der Einrichtung 404a-4 innerhalb der jeweiligen Pufferschaltung entsprechende MOS-Einrichtung ist mit ihrer Gateelektrode an der Klemme B angeschlossen; sie wird gemäß dem Zustand des Knotens 400-22 in den leitenden Zustand gebracht. Die Quelleelektroden der Einrichtungen 4o4a-2 und 404a-4 sind unter Bildung eines Knotens 404-3 miteinander verbunden. Jede der Einrichtungen 404a-2 und 404a-4 gibt einen Strom zur Ladung oder Entladung der Kapazität ab, die durch den Kondensator 410 einer entsprechenden Leitung der Ziffern/Leseleitungen DS1_tbis D/Sn dargestellt ist* Die Ladung bzw. Entladung erfolgt dabei in Übereinstimmung mit dem Zustand der den Klemmen A und B zugeführten Signale.

Die Zeitspanne, während der der Kondensator 410 der Ziffern/ Leseleitung geladen oder entladen wird, wird durch eine dritte MOS-Einrichtung gesteuert, die in der jeweiligen Pufferschaltung enthalten ist und die der Einrichtung 404a-1 entspricht. Da die Einrichtung 404a-1 in Reihe zwischen der Ziffern/Leseleitung und dem Knoten 404a-/3 liegt, trennt sie die Pufferschaltung von der Leitung. Eine Ausnahme hiervon liegt jedoch dann vor, wenn die betreffende Einrichtung in den leitenden Zustand gebracht ist, und zwar während des durch das Taktsignal 03 festgelegten Intervalle.

309830/1063

Unter Bezugnahme auf die Fig. 1, 2 und 3 sei zunächst die Arbeitsweise der Schreibschaltung 400 im Zusammenhang mit der Ausführung einer Schreiboperation erläutert. Wie aus den Wellenzügen d und e gemäß Fig. 3 hervorgeht, werden die Steuersignale CS und R/W zunächst jeweils in einen einer "1^U entsprechenden Zustand (das sind +3 Volt) gebracht, und zwar durch die Speichersteuereinrichtung, die der Schreibschaltung 400 signalisiert, daß das Chip für den Zugriff Hausge- · wählt" worden ist und daß es eine Schreiboperation auszuführen hat.

Während des durch das Taktsignal 01 festgelegten Intervalls (d.h.- dann, wenn das Taktsignal 01 eine binäre "1" ist), wird die Datensteuerleitung, sofern sie nicht bereits geladen ist, auf eine "1" negativ geladen. Dadurch wird der Knoten 400-2 auf die Spannung entladen, die der Senkeelektrode zugeführt wird, wie dies durch das Taktsignal 02 festgelegt ist. Darüber hinaus werden die Ziffern/Leseleitungen D/S1 bis D/Sn jeweils durch (nicht dargestellte) Schaltungen negativ aufgeladen. Die gestrichelten Teile der Wellenzüge h und k veranschaulichen die zuvor erwähnte Aufladung der Datensteuerleitung und der Leitung D/S1 für den Fall, daß diese beiden Leitungen zunächst jeweils im Zustand einer binären "0" (d.h. bei +5 YoIt) waren. Ferner werden während dieses Intervalls durch die Einrichtungen 400-5 und 400-15,die durch das Taktsignal 01 leitend gemacht worden sind, die Knoten 400-4 und 400-14 negativ aufgeladen (d.h. auf eine binäre "1")· Da sich der Knoten 400-2 während desselben Intervalls entlädt, wird die Einrichtung 400-6 in den nichtleitenden Zustand übergeführt, wodurch die Ladung des Knotens 400-4 erleichtert wird.

309830/1063

Während, des durch das Taktsignal 02 festgelegten Intervalls (d.h. dann, wenn das Taktsignal 02 eine binäre "1ⁿ ist) wird die Datensteuerleitung bedingt entladen, und zwar in Übereinstimmung mit den in dem Datensteuerregister 120 gespeicherten Daten. In diesem Zusammenhang sei z.B. angenommen, daß die Datensteuerleitung auf eine binäre "0" entladen wird, wie dies durch den Wellenzug h in Fig. 3 veranschaulicht ist. Da diese Zustandsänderung jedoch nicht sofort auftritt, hat die Einrichtung 400-1 genügend Zeit, um den Knoten 400-2 im Anschluß an den Übergang des Taktsignals 02 zu einer binären ^W1ⁿ negativ aufzuladen (d.h. auf eine binäre "1"). Der Knoten 400-4 bleibt negativ geladen, wenn die Einrichtung 400-6 im leitenden Zustand ist, da nämlich das Taktsignal 02 während dieser Zeit eine binäre "1" ist. Darüber hinaus wird die Einrichtung 400-19 durch das Taktsignal 02 in den leitenden Zustand geführt, und der Knoten 400-21 und jeder der Bootstrap-Kondensatoren (das ist der Kondensator 404a-5) der Pufferschaltungen wird aufgeladen. Demgemäß geht das an der Klemme A auftretende Signal von einer binären "0" auf eine binäre "1" über, wie dies durch den stark ausgezogenen Teil des Wellenzuges i in Fig. 3 veranschaulicht ist. Dadurch wird die obere MOS-Einriehtung der jeweiligen Pufferschaltung (das ist die Einrichtung 404a-2) in den leitenden Zustand umgeschaltet. Da die mit den Ziffern/Leseleitungen 1 bis η verbundenen Ausgangseinrichtungen (das ist die Einrichtung 404a-1) im nichtleitenden Zustand sind, bis das Taktsignal 03 mit einem eine "1" entsprechenden Pegel auftritt, bleiben die Zustände sämtlicher Ziffern/Leseleitungen unbeeinflußt. Wie oben erwännt, wird dadurch, daß den Einrichtungen 404a-2 die Möglichkeit gegeben ist, zu diesem Zeitpunkt zu leiten, die Ansprechzeit der Pufferschaltung verbessert.

309830/1063

230018?

Es dürfte ferner aus dem stark ausgezogenen Teil des Wellenzuges j gemäß Fig. 3 ersichtlich sein, daß zu diesem Zeitpunkt die Klemme B einen Spannungspegel führt, der kennzeichnend ist für eine binäre "0". Die Klemme B führt einen einer"0" entsprechenden Pegel, wenn die Einrichtung 400-16 leitend gemacht worden ist, und zwar durch den negativ geladenen Knoten 400-14. Damit wird der Knoten 400-22 auf die seiner Senkeelektrode zugeführte positive Spannung durch das Taktsignal 03 entladen (d.h. dann, wenn 03 eine binäre "0" ist).

Am Ende des durch das Taktsignal 02 festgelegten Intervalls ist somit die Schreibschaltung 400 in den Stand versetzt, eine Schreiboperation auszuführen, bei der das Komplement der auf dem Knoten 400-14 gespeicherten binären "1" in eine Speicherzelle eingeschrieben wird, die mit der zugehörigen Ziffern/Leseleitung verbunden ist. Unter der Voraussetzung, daß das auf dem Knoten 400-14 gespeicherte Signal durch die Verknüpfungsoperation geändert wird, die auf die den Einrichtungen 400-8, 400-7, 400-9 und 400-6 zugeführten Eingangsdatensignale hin ausgeführt wird (z.B. dann wenn die Datensignale nicht gleich sind), wird die Einrichtung 400-16 insbesondere während eines durch das Taktsignal 03 festgelegten Intervalls durch den negativ geladenen Knoten 400-14 in den leitenden Zustand gebracht. Die Einrichtung 400-16 lädt daher den Knoten 400-22 negativ auf, wodurch die Klemme B einen einer binären "1^M entsprechenden Pegel führt, wie dies durch den gestrichelten Teil des Wellenzuges j veranschaulicht ist. Gleichzeitig wird durch den negativ geladenen Knoten 400-22 (was bedeutet, daß dieser Knoten eine binäre "1" führt) die Einrichtung 400-17 in den leitenden Zustand gebracht, wodurch der Knoten 400-21 und die Bootstrap-Kondensatoren schnell auf eine binäre "0" (das ist eine Spannung Vss) entladen werden. Dadurch nimmt die Klemme A

309830/106 3

einen einer binären ¹¹O" entsprechenden Pegel an, wie dies durch den gestrichelten Teil des Wellenzuges i veranschaulicht ist.

Die Zustände der KlemmenA und B bewirken, daß die obere Einrichtung der jeweiligen Pufferschaltung (das ist die Einrichtung 404a-2) von einem leitenden Zustand in einen nichtleitenden Zustand umgeschaltet wird und daß die untere Einrichtung der jeweiligen Pufferschaltung (das ist die Einrichtung 404a-4) von einem nichtleitenden Zustand in einen leitenden Zustand umgeschaltet wird. Gleichzeitig damit wird die Ausgangseinrichtung der jeweiligen Pufferschaltung durch das Taktsignal 03 in den leitenden Zustand gebracht, wodurch die jeweilige Ziffern/Leseleitung auf eine' binäre "0" (das ist die Spannung Vss) entladen wird.

In diesem Beispiel ist jedoch angenommen worden, daß die Datensteuerleitung eine binäre "0" führt und daß die Dateneingangsleitung eine binäre "1" (das sind +3 Volt) führt, wodurch die Dateneingangs-Leitung eine binäre "0" (das sind 0 Volt) führt, wie dies durch die stark ausgezogenen Linien der Wellenzüge h, g und f gemäß Fig. 3 veranschaulicht ist. Demgemäß wird die Einrichtung 400-8 durch eine binäre "1" im nichtleitenden Zustand gehalten, die ihrer Gateelektrode zugeführt wird, während die Einrichtung 400-9 in den leitenden Zustand umgeschaltet wird, wenn ihrer Elektrode ein einer binären "0" entsprechender Pegel zugeführt wird. Gleichzeitig bewirkt der Knoten 400-2, der negativ aufgeladen ist (das heißt auf eine binäre "1"), daß die Einrichtung 400-6 in den leitenden Zustand gebracht wird. Dadurch ist ein Weg für die Entladung des Knotens 400-14 auf die Spannung Vss (das ist eine binäre "0") geschaffen. Wird das Taktsignal 03 vom Zustand einer binären ¹¹O" in den Zustand einer binären "1ⁿ gebracht,

309830/106 3

so wird der Knoten 400-14 auf eine binäre "0" entladen werden. Die schraffierten Bereiche der Wellenzüge f und g zeigen die Zeitbereiche an, während der die der Eingangsdaten-Leitung und der Eingangsdaten-Leitung zugeführten Datensignale unverändert bleiben, um nämlich eine hinreichend lange Zeitspanne für die Entladung des Knotens 400-14 auf eine "0" vor dem Übergang des Taktsignals 03 auf eine "1" zur Verfügung zu haben.

Wenn das Taktsignal 03 einen einer "1" entsprechenden Zustand annimmt, hält der zuvor entladene Speicherknoten 400-14 die Einrichtung 400-16 im nichtleitenden Zustand. Dadurch werden der Knoten 400-22 und die Klemme B bei einer binären "0" festgehalten, wie dies durch die Fortführung der stark ausgezogenen Linie in dem Wellenzug j in Fig. 3 veranschaulicht ist. Der Knoten 400-22 hält die Einrichtung 400-17 im nichtleitenden Zustand, die ihrerseits den Knoten 400-21 und die Bootstrap-Kondensatoren der jeweiligen Puff er schaltung zusammen mit der. Klemme A bei einer binären "1" festhält. Dies ist durch die Fortführung der stark ausgezogenen Linie des Wellenzuges i in Fig. 3 veranschaulicht. Sind somit die Ausgangseinrichtungen (das ist die Einrichtung 404a-1) der Pufferschaltungen durch das Taktsignal 03 jeweils eingeschaltet, so gibt die zuvor leitende obere Einrichtung der jeweiligen Pufferschaltung einen Strom zur Aufladung der Kapazität der jeweiligen Ziffern/Leseleitung auf eine binäre "1" ab, wie dies durch die stark ausgezogene Linie in dem Wellenzug k gemäß Fig. 3 veranschaulicht ist. Selbstverständlich erfolgt die zuvor erwähnte Aufladung der Ziffern/Leseleitungen nur dann, wenn diese Leitungen während des Leseintervalls des Speicherzyklus , und zwar durch das Taktsignal 02 festgelegt, entladen "orden sind. Wie durch den stark ausgezogenen Bereich des Wellenzuges k veranschaulicht, ist bei diesem Beispiel angenommen, daß die Leitung D/S1 veranlaßt worden ist, sich von einer binären "1"

309 8 3 0/1063

auf eine binäre "O" zu entladen, und zwar durch eine der an ihr angeschlossenen Speicherzellen und während des Leseintervalls, welches dem Intervall entspricht, zu dem das Taktsignal 02 eine binäre "1" ist.

Aus der vorstehenden Beschreibung dürfte ersichtlich sein, daß die Schreibschaltung 400 in Übereinstimmung mit den Ergebnissen einer Vergleichsoperation den binären "1"-Zustand des Knotens 400-14 dadurch ändert, daß der Zustand ein eine binäre ^w0ⁿ umgeschaltet wird, wenn die Datensignale nicht in demselben Zustand sind. In Übereinstimmung mit dem auf dem Knoten 400-14 gespeicherten Komplement des Signals gibt die Schreibschaltung 400 geeignete Ausgangssignale an die jeweilige Pufferschaltung über die Klemmen A und B ab, und zwar zur Aufladung der Kapazitäten ihrer entsprechenden Ziffern/ Leseleitungen, wenn der Knoten 400-14 ein Signal speichert, welches kennzeichnend ist für den Umstand, daß die Datensignale nicht im selben Zustand waren.

Es sei darauf hingewiesen, daß in dem Fall, daß das Komplement oder die Inversion des von der Datensteuerleitung abgetasteten Signals den Zustand des Datensignals darstellt, das aus dem Datensteuerregister 120 ausgelesen worden ist, die auf die dem Logikgatterschaltungsteil zugeführten Datensignale hin ausgeführte Verknüpfungsoperation einer Exklusiv-ODER-Operation entspricht. Wenn das Komplement des gespeicherten Ergebnisses dazu herangezogen wird, den Ausgangstreiberschaltungsteil festzuliegen, kann demgemäß bezüglich der Schreibschaltung festgestellt werden, daß sie die Ziffern/Leseleitungskapazitäten in Übereinstimmung mit den Ergebnissen einer Vergleichsoperation auflädt bzw. entlädt.

309830/ 1063

230018?

Aus Fig. 3 kann ersehen werden, daß während eines Lese-Abänderungs-Schreiboperationszyklus die Schreibschaltung 400 in der gerade beschriebenen Weise arbeitet, jedoch mit der Ausnahme, daß die Datensignale, die während des durch das Taktsignal 02 festgelegten Leseintervalls ausgelesen worden sind, an die Eingangsdaten-Leitung und an die Eingangsdaten-Leitung durch die Steuereinrichtung abgegeben werden. Jene normalerweise abgegebenen Signale können jedoch einer Abänderung durch die Steuereinrichtung unterzogen werden, und zwar infolge einer Prüfoperation. Dabei wird eine derartige Abänderung im Anschluß an die Beendigung des Taktsignals 02 und vor dem Taktsignal 03 vorgenommen. Es sei selbstverständlich darauf hingewiesen, daß es während eines Lese-Abänderungs-Schreiboperationszyklus durch einfache Verzögerung der Abgabe der Datensignale, die der Eingangsdaten-Leitung und der Eingangsdaten-Leitung zusätzlich zu dem Taktsignal 03 zugeführt worden sind, möglich ist, die Zeitspanne zu vergrößer—n, die für die Abänderung der Signale zur Verfügung steht, welche während desselben Zyklus ausgelesen worden sind, und zwar vor ihrer Abgabe an dieselben Leitungen.

In bestimmten Fällen während einer Schreiboperation kann bezüglich der Steuereinrichtung die Forderung bestehen, das Stattfinden der Schreiboperation während eines Zyklus zu verhindern, nachdem der Zyklus einmal eingeleitet worden ist. In derartigen Fällen arbeitet die Steuereinrichtung in der Weise, daß sie das R/W-Steuersignal von einer "1" auf eine "0" bringt, wodurch der Schreibschaltung 400 die Operationsänderung signalisiert ist. Dadurch werden die Einrichtungen 400-13 und 400-20 in den leitenden Zustund gebracht, wodurch die Knoten 400-14 und 400-21 zusammen mit den Bootstrap-Kondensatoren der Pufferschaltungen auf eine binäre "0" entladen werden. Wenn das Taktsignal 03 in einen einer"1" entsprechenden Zustand übergeführt

309830/106 3

wird, führen demgemäß die Klemmen A und B jeweils eine ¹¹O", wodurch beide Einrichtungen der Pufferschaltungen (das sind die Einrichtungen 404a-2 und 404a-4) in den nichtleitenden Zustand gebracht werden. Da beide Einrichtungen 400-13 und 400-20, wie zuvor erwähnt, kurze Ansprechzeiten besitzen, ist ein erheblicher Teil des jeweiligen Arbeitszyklus für derartige Operationsänderungen bereitgestellt.

Wenn die obige Änderung des Zustands des Steuersignals R/K zu Beginn eines Zyklus auftritt, ist die Schreibschaltung so ausgelegt, daß sie in einem Lesebetrieb arbeitet; ihr Betrieb ist derselbe wie der gerade beschriebene Betrieb (d.h. beide Knoten 400-14 und 400-20 sind auf binäre "0"-Zustände entladen). Somit verbleibt die Schreibschaltung während eines Leseoperatipnszyklus im inaktiven Zustand, so daß sie die Operation anderer Schaltungen auf dem Chip nicht beeinflußt. In entsprechender Weise ist die Operation der Schreibschaltung 400 dieselbe (wie für einen Leseoperationszyklus), wenn das Steuersignal CS einen einer binären "O¹¹ entsprechenden Zustand annimmt; eine Ausnahme hiervon bildet jedoch der Umstand, daß die Knoten 400-14 und 400-20 über die Einrichtungen 400-12 und 400-18 entladen werden.

Zusammenfassend dürfte somit ersichtlich sein, daß durch die Erfindung eine Schreibschaltung geschaffen worden ist, welche die Verarbeitung von Anforderungen erleichtert, die von einer zugehörigen Steuereinrichtung abgegeben werden. Die Erleichterung der Verarbeitung der Anforderungen ergibt sich dabei dadurch, daß die betreffende Schreibschaltung imstande ist, direkt auf mit niedrigem Pegel auftretende Datensignale anzusprechen und auf diese Signale hin Verknüpfungsoperationen auszuführen. Ferner ist die Schreibschaltung in Übereinstimmung mit den Steuersignalen von der Steuereinrichtung her imstande,

309830/106 3

ihre Operation zu ändern, derart, daß sie imstande ist, auf eine Änderung einer Anforderung anzusprechen sowie eine Lese-Abänderungs-Schreiboperation auf mit niedrigem Pegel auftretende Datensignale hin auszuführen. Die Schaltung erreicht dies dadurch, daß sie nicht mehr als drei Phasen-Eingangstaktsignale benötigt.

Die Schreibschaltung gemäß der vorliegenden Erfindung ist ferner imstande, mit niedrigem Pegel auftretende Eingangsdatensignale mit Hilfe der Gatterschaltungen gemäß der Erfindung zu verarbeiten, und zwar durch Einstellung der Breite-zu-Länge-Verhältnisse der Eingangs-MOS-Einrichtungen. Darüber hinaus ist die betreffende Schaltung imstande, derart zu arbeiten, daß hohe Kapazitätslasten schnell geladen und entladen werden.

Ss dürfte für auf dem vorliegenden Gebiet Bewanderte ersichtlich sein, daß eine Vielzahl von Änderungen bei der dargestellten Ausführungsform ohne Abweichung vom Erfindungsgedanken vorgenommen werden kann. So ist die Erfindung z.B. nicht auf die dargestellte genaue Verknüpfungskonfiguration beschränkt. Obwohl p-Kanal-Einrichtungen mit isoliertem Gatebereich besenrieben und dargestellt worden sind, können im übrigen auch andere Schalteinrichtungen verwendet werden. Außerdemkann die Schaltungsanordnung so ausgelegt sein, daß sie auch andere Kombinationen von mit niedrigem Pegel auftretenden Steuer- und Datensignalen anspricht. Die Anordnung kann dabei so getroffen werden, daß die betreffende Schaltungsanordnung auf lediglich mit hohem Pegel auftretende Eingangssignale oder auf lediglich is.lt niedrigem Pegel auftretende·Signale anspricht.

Es sei ferner bemerkt, daß die Schaltungsanordnung gemäß der Erfindung auch in anderen Anwendungsfällen angewendet werden kann, in denen der Wunsch besteht, Informationssignale von verschiedenen Quellen her in unterschiedlichen Zeitintervallen während eines Operationszyklus zu verarbeiten.

3 0 9 8 3 0/1063

Claims (1)

1. Integrierte MOS-Schreibschaltungsanordnung, dadurch gekennzeichnet, daß eine Logikgattereinrichtung (400a) vorgesehen ist, daß diese Logikgattereinrichtung (440a) eine TransistorSchaltungseinrichtung (400-15) für die Aufnahme eines ersten Taktsignals enthält, durch das die betreffende Einrichtung (400-15) veranlaßt wird, ein Signal, das kennzeichnend ist für ein bestimmtes Vorwegnahme-Ergebnis, während eines ersten Zeitintervalls zu speichern, daß eine Transistorlogikeinrichtung (400-6, 400-7) für die Aufnahme eines zweiten Taktsignals (02) und zumindest erster und zweiter binärer Informationssignale vorgesehen ist, daß die Transistoreinrichtungen derart betrieben sind, daß sie die ersten und zweiten Signale während eines auf das Ende eines zweiten Taktsignals folgenden Intervalls verknüpfungsmäßig kombinieren und den Zustand des gespeicherten Signals in Übereinstimmung mit den Ergebnissen der verknüpfungsmäßig zusammengefaßten Signale zu ändern gestatten, daß eine Transistortreibereinrichtung (400b) vorgesehen ist, welche eine mit der Logikgattereinrichtung (440a) verbundene Transistoreingangseinrichtung (400-16) für die Aufnahme des gespeicherten Signals enthält, und daß eine Transistorausgangseinrichtung (400-17, 400-18, 400-20) vorgesehen ist, die an der Transistoreingangseinrichtung (400-16) und an zwei Ausgangsklemmen (A, B) angeschlossen ist, wobei die Transistoreingangseinrichtung (400-16) auf ein drittes Taktsignal (03) hin die Transistorausgangseinrichtung veranlaßt, derart umzuschalten, daß an den beiden Ausgangsklemmen (A, B) komplementäre Ausgangssignale auftreten, die kennzeichnend sind für binäre Daten gemäß dem Zustand des gespeicherten Signals.

   309830/1063

   . - 28 -

   230018?

   Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistorlogikeinrichtung (40Oa) so ausgelegt ist, daß sie die Zustände der binären Informationssignale vergleicht und den Zustand des gespeicherten Signals umschaltet, derart, daß die Transistorausgangseinrichtung veranlaßt wird, die komplementären Eingangssignale in Übereinstimmung mit dem Komplement des Ergebnisses des Vergleichs der Zustände der binären Signale abzugeben«

   Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Transistorschaltungseinrichtung eine MQS-Einrichtung mit einer Steuerelektrode, einer ersten Äusgangselektrode und einer zweiten Ausgangselektrode enthält, daß die Steuerelektrode so geschaltet ist, daß si© das erste Taktsignal (01) aufnimmt und daß die erste Elektrode eine erste Bezugsspannung (Vdd) aufnimmt, daß die Transistorlogikeinrichtung (4QOa) erste und zweite Paar© von in Reihe geschalteten ersten und zweiten MOS-Einriehtungen (400-7, 400-8; 400-6, 400-9) enthält, deren jeäe eine Steuerelektrode, eins erste Ausgangselektrode und eine zweite Ausgangselektrode aufweist, daß die Steuerelektroden der ersten MOS-Einrichtung des ersten und zweiten Paares von MOS-Einrichtungen so geschaltet sind, daß sie ein erstes binäres Informationssignal und dessen Komplement aufnehmen, daß die Steuerelektroden der zweiten MOS-linrichtung des ersten und zweiten Paares Ton MOS-Einrichtungen so geschaltet sind, daß sie ein zweites binäres Informationssignal bzw. dessen Komplement aufnehmen, daß die zweiten Elektroden der ersten MOS-Einrichtungen gemeinsam an der ersten Elektrode der MOS-Einriehtung der Transistorschaltungseinrichtung angeschlossen sind, daß die ersten Elektroden der zweiten MOS-Einrichtungen

   309830/1063

   an einem eine zweite Bezugsspannung führenden Schaltungspunkt angeschlossen sind, daß mit den Elektroden der ersten MOS-Einrichtungen eine Kondensatoreinrichtung (z.B. 400-14) verbunden ist, die auf die für ein bestimmtes Vorweg-Ergebnis kennzeichnende erste Bezugsspannung durch die MOS-Einrichtung der Transistorschaltungseinrichtung während des genannten ersten Intervalls aufladbar und während eines auf das Ende des zweiten Taktsignals (02) folgenden Intervalls bedingt auf die zweite Bezugsspannung entladbar ist, und daß die genannte Entladung der Kondensatoreinrichtung über das erste und zweite Paar der MOS-Einrichtungen in Übereinstimmung mit dem 'Ergebnis der verknüpfungsmäßig zusammengefaßten Zustände des während des zweiten Intervalls abgetasteten zweiten binären Informationssignals und des Komplements dieses Signals erfolgt.

   4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Logikgattereinrichtung (400a) eine Kondensatoreinrichtung (400-14) enthält, die mit. der Transistorschaltungseinrichtung und mit der Transistortreibereinrichtung (400b) verbunden ist und die so geschaltet ist, daß sie das für das genannte Ergebnis kennzeichnende Signal kurzzeitig zu speichern vermag.

   5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Transistortreibereinrichtung (400b) eine erste MOS-Transistor-Eingangsschaltungseinrichtung (400-16) mit einer Steuerelektrode , einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode enthält, daß die Steuerelektrode an der Kondensatoreinrichtung (400-14) der Logikgattereinrichtung (400a) angeschlossen ist, daß die erste Elektrode mit der zweiten

   3 0 9 8 3 0/1063

   Ausgangsklemme (B) verbunden ist, daß die zweite Elektrode so geschaltet ist, daß sie das dritte Taktsignal (03) aufnimmt, daß eine zweite MOS-Transistorschaltungseinrichtung (400-19) niit einer Steuerelektrode, einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode vorgesehen ist, daß diese Steuerelektro- ' de so geschaltet ist, daß sie das zweite Taktsignal(02) aufnimmt, daß die zweite Elektrode an einem eine erste Bezugsspannung (Vdd) führenden Schaltungspunkt angeschlossen ist, daß die erste Elektrode an der ersten Ausgangsklemme (A) angeschlossen ist, daß eine erste Kondensatoreinrichtung (400-21) mit der ersten Ausgangsklemme (A) verbunden ist und durch die zweite MOS-Transistorschal tungseinrichtung (440-19) auf die erste Bezugsspannung während des zweiten Intervalls aufladbar ist, daß eine dritte MOS-Transistorschaltungseinrichtung (400-17) ffiit einer Steuerelektrode, einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode vorgesehen ist, daß die Steuerelektrode dieser Transistorschaltungseinrichtung (400-17) mit der ersten Elektrode der ersten Transistorschaltungseinrichtung (400-16) verbunden ist, daß die erste Elektrode der dritten Transistorschaltungseinrichtung (400-17) an einem eine zweite Bezugsspannung (Vss) führenden Schaltungspunkt angeschlossen ist, daß die zweite Elektrode der dritten TransistorSchaltungseinrichtung (400-17) mit der ersten Elektrode der zweiten Transistorschaltungseinrichtung (400-19) verbunden ist, daß eine zweite Kondensatoreinrichtung (400-22) mit der Steuerelektrode der dritten MOS-TransistorSchaltungseinrichtung (400-17) verbunden und durch die zweite MOS-Transistorschaltungseinrichtung (400-19) auf die genannte zweite Bezugsspannung während des ersten Intervalls entladbar ist, und daß die erste Transistorschaltungseinrichtung (400-16) auf das

   309830/106 3

   dritte Taktsignal (03) hin durch das gespeicherte Signal den Zustand an den beiden Ausgangsklemmen (A₁ B) umzuschalten gestattet, und zwar durch selektives Entladen der ersten Kondensatoreinrichtung (400-21) auf die erste Bezugsspannung durch die dritte Transistörschaltungseinrichtung (400-17) und durch selektrives Aufladen der zweiten Kondensatoreinrichtung (400-22) auf die erste Bezugsspannung durch den ersten Transistor (400-16) gemäß dem Zustand des gespeicherten Signals.

   6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Kondensatoreinrichtung (400-14) der Logikgattereinrichtung (400a) die llgenkapazität der Steuerelektrode der ersten MOS-Transistorschaltungseinrichtung umfaßt und daß die erste Kondensatoreinrichtung (400-21) die Eigenkapazität der Steuerelektrode der dritten MOS-Transistorschaltungseinrichtung (400-17) umfaßt.

   7. Schaltungsanordnung nach Anspruch 5» dadurch gekennzeichnet, daß eine Piifferechaltungseinrichtung (404a) vorgesehen ist, die an der Transistorsehaltungstreibereinrichtung (400b) und an einer Eingangs/Ausgangs-Sammelleitung angeschlossen ist, daß die Pufferschaltungseinrichtung (404a) eine erste MOS-Transistoreinrichtung (404a-2) mit einer Steuerelektrode, einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode aufweist, daß die Steuerelektrode an der ersten Ausgangsklemme (A) angeschlossen ist, daß die zweite Elektrode so geschaltet ist, daß sie das dritte Taktsignal (03) aufnimmt, daß zwischen der Steuerelektrode und der ersten Elektrode der ersten MOS-Transistoreinrichtung (404a-2) eine Kondensatoreinrichtung (404a-5) geschaltet ist, daß eine zweite MOS-Transistoreinrichtung (404a-4) mit einer Steuerelektrode,

   30 9 8 30/1063

   einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode vorgesehen ist, daß die zweite Elektrode dieser Transistoreinrichtung mit der ersten Elektrode der ersten Transistoreinrichtung (404a-2) verbunden ist, daß die erste Elektrode der zweiten Transistoreinrichtung (404a-4) an einem die zweite Bezugsspannung (Vss) führenden Schaltungspunkt angeschlossen ist, daß die Steuerelektrode der zweiten Transistoreinrichtung (4O4a-4) an der zweiten Ausgangsklemme (B) angeschlossen ist, daß eine dritte MOS-Transistoreinrichtung (404a-1) mit einer Steuerelektrode, einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode vorgesehen ist, daß die erste Ausgangselektrode dieser Transistoreinrichtung (404a-1) mit der ersten Elektrode der ersten und der zweiten Elektrode der zweiten MOS-Transistoreinrichtung (4O4a-2; 404a-4) verbunden ist, daß die Steuerelektrode der dritten Transistoreinrichtung (4o4a-1) so geschaltet ist, daß sie das dritte Taktsignal (03) aufnimmt, daß die Kondensatoreinrichtung auf die erste Bezugsspannung zusammen mit der zweiten Kondensatoreinrichtung aufladbar ist, und zwar durch die zweite MOS-Transistorschaltungseinrichtung der Transistorausgangseinrichtung während des zweiten Intervalls, währenddessen die erste MOS-Transistorschaltungseinrichtung in den leitenden Zustand geschaltet ist, und daß die Pufferschaltungseinrichtung (404a) die erste und zweite MOS-Transistorschaltungseinrichtung in Übereinstimmung mit einer Reihe von Zuständen der komplementären Ausgangssignale veranlaßt, die Aufladung de-r Eingangs/Ausgangs-Sammelleitung auf die erste Bezugsspannung während des dritten Taktintervalls zu bewirken, während die Pufferschaltungseinrichtung (404a) die zweite und dritte MOS-Transistorschaltungseinrichtung in Übereinstimmung mit einer anderen Reihe von Zuständen der komplementären Ausgangssignale veranlaßt,

   3 0 9 03 0 /10 6 3

   die Entladung der Eingangs/Ausgangs-Sammelleitung auf die zweite Bezugsspannung zu bewirken, derart, daß der Zustand der Eingangs/Ausgangs-Sammelleitung am Ende des dritten Taktintervalls die zu speichernde binäre Information darstellt.

   8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die zweite Kondensatoreinrichtung die Eigenkapazität der Steuerelektrode der ersten MOS-Transistorschaltungseinrichtung umfaßt.

   9. Schreibschaltungsanordnung für die Verwendung in einem adressierbaren Halbleiterspeicher zum Einschreiben einer binären Information in eine adressierte Speicherzelle des Halbleiterspeichers, insbesondere nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß eine Logikgattereinrichtung (400a) mit einer Transistorschaltungseinrichtung (400-15) für die Aufnahme eines ersten Taktsignals (01) vorgesehen ist, daß mit der Transistorschaltungseinrichtung (400-15) eine Kondensatoreinrichtung (400-14) verbunden ist, die durch die Transistorschaltungseinrichtung (400-15) gesteuert, ein für ein bestimmtes Ergebnis kennzeichnendes Signal zu speichern imstande ist, daß an der Kondensatoreinrichtung (400-14) eine Transistorlogikeinrichtung (400-1 bis 400-13) angeschlossen ist, die Einrichtungen zur Aufnahme eines zweiten Taktsignals (02) und zumindest erster und zweiter binärer Eingangssignale enthält und die derart betrieben ist, daß sie die ersten und zweiten Verknüpfungssignale während einer auf das Ende des zweiten Taktsignals (02) folgenden Intervalls verknüpfungsmäßig kombiniert, daß die Transistorlogikeinrichtung ferner so betrieben ist, daß sie den Zustand des gespeicherten Signals in Über-

   3 0 9 8 < " ο 3

   230018?

   eins"t_immung mit dem Ergebnis der verknüpfung-smäßig zusammengefaßten Signale zu ändern gestattet, daß eine Transistortreibereinrichtung (4OQb) vorgesehen ist, die mit einer Transistoreingangseinrichtung (400-16) an der Logikgattereinrichtung für die Aufnahme des gespeicherten !Signals angeschlossen ist, und daß an der Transistoreingangseinrichtung (400-16) und an zwei Ausgangsklemmen (A,B) eine Transistorausgangseinrichtung (400-17, 400-18, 400-19, 400-20) angeschlossen ist, wobei die Transistoreingangseinrichtung (400-16) auf ein drittes Taktsignal (03) hin die Transistorausgangseinrichtung veranlaßt, umzuschalten und an den beiden Ausgangsklemmen (A, B) in Übereinstimmung mit dem Zustand des gespeicherten Signals für Binärdaten kennzeichnende komplementäre Ausgangssignale abzugeben.

   10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß zumindest eine Pufferschaltungseinrichtung (404a) vorgesehen ist, die eine erste MOS-Transistoreinrichtung (404a-2) mit einer Steuerelektrode, einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode enthält, daß diese Steuerelektrode an der ersten Ausgangsklemme (A) angeschlossen ist, daß die zweite Ausgangselektrode so geschaltet ist, daß sie das dritte Taktsignal (03) aufnimmt, daß zwischen der Steuerelektrode und der ersten Elektrode der ersten MOS-Transistoreinrichtung (404a-2) eine Kondensatoreinrichtung (404a-5) geschaltet ist, daß eine zweite MOS-Transistoreinrichtung (404a-4) mit einer Steuerelektrode, einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode vorgesehen ist, daß die zweite Elektrode dieser Transistoreinrichtung mit der ersten Elektrode der ersten Transistoreinrichtung (404a-2) verbunden ist, daß die erste Elektrode der zweiten Transistoreinrichtung eine

   3 Ü 9 8 3 ü / U S 3

   Bezugsspannung (Vss) führt, daß die Steuerelektrode der betreffenden zweiten Transistoreinrichtung an der zweiten Ausgangsklemme (B) angeschlossen ist, daß eine dritte MOS-Transistoreinrichtung (404a-1) mit einer Steuerelektrode, einer ersten Ausgangselektrode und einer zweiten Ausgangselektrode vorgesehen ist, daß die erste Ausgangselektrode dieser Transistoreinrichtung mit der ersten Elektrode der ersten Transistoreinrichtung (4O4a-2) und der zweiten Elektrode der zweiten Transistoreinrichtung (404a-4) verbunden ist, daß die Steuerelektrode der dritten Transistoreinrichtung (404a-1) so geschaltet ist, daß sie das dritte Taktsignal (03) aufnimmt, daß die Kondensatoreinrichtung zusammen mit der zweiten Kondensatoreinrichtung auf die erste Bezugsspannung aufladbar ist, und zwar durch die zweite MOS-Transistor schalteinrichtung der Transistorausgangseinrichtung während des zweiten Intervalls, derart, daß die erste MOS-Transistoreinrichtung in den leitenden Zustand gelangt, und daß die PufferSchaltungseinrichtung (404a) die erste und dritte MOS-Transistorschalteinrichtung in Übereinstimmung mit einer Reihe vonZuständen der komplementären Ausgangssignale veranlassen, die Aufladung der Eingangs/Ausgangs-Sammelleitung auf die erste Bezugsspamiung während des dritten Taktintervalls zu ermöglichen, während die PufferSchaltungseinrichtung die zweite und dritte MOS-Transistorschalteinrichtung in Übereinstimmung mit einer anderen Reihe von Zuständen der komplementären Ausgangssignale veranlaßt, die Entladung der Eingangs/Ausgangs-Sammelleitung auf die zweite Bezugsspannung zu ermöglichen, wobei der Zustand der Eingangs/Ausgangs-Sammelleitung am Ende des betreffenden dritten Taktintervalls die zu speichernde binäre Information darstellt.

   309830/10 6 3

   11. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl von Steuertransistorschalteinrichtungen vorgesehen ist, daß einer erste mit den Transistorschalteinrichtungen verbundene Steuertransistoreinrichtung so geschaltet ist, daß sie die Logikgattereinriohtung veranlaßt, während des fersten Taktintervalls das Signal zu speichern, daß an einer Äusgangsklemme der Transistorausgangseinrichtung eine zweite Steuertransistor-Schalteinrichtung angeschlossen ist und daß die Steuertransistorschalteinrichtungen jeweils so ausgelegt sind, daß sie ein erstes 2-Pegel-Betriebssteuersignal aufnehmen, wobei die erste Steuertranaistoreinrichtung und die zweite *St©u@rtransistoreinrichtung auf den einen Pegel und den. anderen Pegel des Steuersignals ansprechen und den Betrieb der Transistorlogikeinrichtung und der Transistorausgangseinrichtung sperren bzw, freigeben.

   Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß eine dritte Steuertransistöreinrichtung und' eine vierte Steuertransistoreinrichtung parallel zu der ersten, bzw. zu der zweiten Steuereinrichtung geschaltet sind,' daß die dritte Steuertransistoreinrichtung und die vierte Steuertransistoreinrichtung so geschaltet sind, daß sie ein zweites 2-Pegel-Auswahlsteuersignal aufnehmen, und daß die dritte Steuertransistoreinrichtung und die vierte Steuertransistoreinrichtung auf einen Pegel und den anderen Pegel des zweiten Steuersignals ansprechen und den Betrieb der Transistorlogikeinrichtung und der Transistorausgangseinrichtung sperren bzw. freigeben.

   13. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Steuertransistörschalteinrichtung zumindest einen MOS-Transistor mit einer Steuerelektrode,

   309830/106

   einer ersten Ausgangselektrode und einerfcweiten Ausgangselektrode enthält, daß die Steuerelektrode so geschaltet ist, daß sie das 2-Pegel-Steuersignal aufnimmt, daß die erste iülektrode so geschaltet ist, daß sie die zweite Bezugsspannung führt, daß die zweite Ausgangselektrode des MOS-Transistors der ersten Steuertransistorschalteinrichtung mit der Transistorschaltungseinrichtung verbunden ist, daß die zweite Ausgangselektrode des MOS-Transistors der zweiten Steuertransistorschalteinrichtung mit der einen Ausgangsklemme der Ausgangsklemmen verbunden ist und daß die MOS-Transistoren jeweils auf den einen Pegel des 2-Pegel-Signals hin in den leitenden Zustand umschalten und die Transistorlogikeinrichtung und die Transistorausgangseinrichtung veranlassen, das gespeicherte Signal, und den Pegel an der einen Ausgangsklemme auf den Wert der zweiten Bezugsspannung zu führen, derart, daß der Betrieb der Logikgattereinrichtung und der Transistortreibereinrichtung gesperrt ist.

   14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Verstärkung der MOS-Transistoren je- , weils so gewählt ist, daß diesen Transistoren ermöglicht ist, das gespeicherte Signal und den Pegel an der einen Ausgangsklemme auf den Wert der zweiten Bezugsspannung innerhalb einer bestimmten Zeitspanne nach Umschaltung des 2-Pegel-Steuersignals auf den genannten einen Pegel zu führen.

   15. Schaltungsanordnung nach Anspruch 13» dadurch gekennzeichnet, daß das 2-Pegel-Steuersignal ein mit niedrigem Pegel auftretendes Signal ist und daß die Verstärkung der MOS-Transistoren so gewählt ist, daß diesen Transistoren ermöglicht ist, das gespeicherte Signal und den Pegel an

   3 0 9 8 3 0 / i 0 B 3

   der einen Ausgangsklemme auf dem Wert der zweiten Bezugsspannung innerhalb einer bestimmten Zeitspanne nach Umschaltung des 2-Pegel-Steuersignals auf dem genannten einen Pegel zu führen.

   16. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Transistorlogikeinrichtung (400a) zwei Paare von in Reihe geschalteten ersten und zweiten MOS-Einrichtungen aufweist, deren MOS-Einrichtungen jeweils eine Steuerelektrode, eine erste Elektrode und eine zweite Ausgangselektrode aufweisen, daß die Steuerelektroden der ersten MOS-Einrichtung des ersten und zweiten Paares so geschaltet sind, daß ein erstes binäres Informationssignal und dessen Komplement aufnehmbar sind, daß die Steuerelektroden der zweiten MOS-Einrichtungen des ersten und zweiten Paares so geschaltet sind, daß sie ein zweites binäres Informationssignal und dessen Komplement aufzunehmen vermögen, daß die zweiten Elektroden der ersten MOS-Einrichtungen gemeinsam an der Kondensatoreinrichtung angeschlossen sind und daß die ersten und zweiten MOS-Einrichtungen in Übereinstimmung mit den Zuständen der binären Informationssignale derart betrieben sind, daß die Kondensatoreinrichtung auf die zweite Bezugsspannung am Ende des zweiten TaktIntervalls entladbar ist, derart, daß die Kondensatoreinrichtung ein Signal speichert, welches kennzeichnend ist für das Ergebnis der verknüpfungsmäßig zusammengefaßten binären Informationssignale.

   17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß die zweiten MOS-Einrichtungen jeweils eine Steuerelektroden-Eigenkapazität für die Kurzzeitspeiche rung zugeführter Signale enthalten, daß die TransistorIogikeinrichtung ferner Eingangseinrichtungen mit einer ersten

   309830/ 1063

   taktgesteuerten MOS-Einrichtung umfassen, die eine Steuerelektrode sowie erste und zweite Ausgangselektroden enthält, daß die Steuerelektrode so geschaltet ist, daß sie das zweite binäre Informationssignal aufnimmt, daß die zweite Ausgangselektrode so geschaltet ist, daß sie das zweite Taktsignal aufnimmt, daß eine zweite MOS-Einrichtung mit einer Steuerelektrode sowie mit ersten und zweiten Ausgangselektroden vorgesehen ist, daß die Steuerelektrode dieser Einrichtung so geschaltet ist, daß sie das erste Taktsignal aufnimmt, daß die erste Elektrode dieser MOS-Einrichtung mit der Steuerelektrode und der ersten Elektrode der zweiten bzw, ersten MOS-Einrichtung des ersten und zweiten Paares verbunden ist, daß eine Schaltungseinrichtung zur Abgabe des zweiten Taktsignals an die ersten Elektroden der zweiten MOS-Einrichtung des ersten und zweiten Paares vorgesehen sind, daß die zweite MOS-Einrichtung auf das erste Taktsignal hin die Eigenkapazität der zweiten MOS-Einrichtung des genannten ersten Paares auf die genannte erste Bezugsspannung auflädt, daß die erste MOS-Einrichtung <ter Eingangseinrichtung auf das zweite Taktsignal hin die Eigenkapazität der zweiten MOS-Einrichtung des genannten ersten Paares auf die genannte erste Bezugsspannung auflädt, wobei die erste taktge» steuerte MOS-Einrichtung mit Beendigung des zweiten Taktsignals derart betrieben ist, daß die Eigenkapazität der genannten zweiten MOS-Einrichtung des genannten ersten Paares auf die zweite Bezugsspannung selektiv entladen wird, und zwar in Übereinstimmung mit dem Zustand des zweiten binären Informationssignals, und daß die zweite MOS-Einrichtung des genannten zweiten Paares in Übereinstimmung mit dem Zustand der Eigenkapazität derart betrieben wird, daß die Eigenkapazität der zweiten MOS-Einrichtung des genannten ersten Paares entladen wird, derart, daß das zweite binäre Informationssignal und dessen Komplement auftreten.

   309830/1063

   230018?

   18. Schaltungsanordnung nach Anspruch 17» dadurch gekennzeichnet, . daß die Eingangsschaltungseinrichtung so ge-• schaltet ist, daß sie das zweite binäre Informationssignal aus dem Halbleiterspeicher aufnimmt, und daß die ersten MOS-Einrichtungen des ersten und zweiten Paares von MOS-Einrichtungen so geschaltet sind, daß sie das erste binäre Informationssignal und dessen. Komplement aufnehmen.

   19. Schaltungsanordnung nach Anspruch 17» dadurch gekennzeichnet, daß das erste Informationssignal und dessen Komplement mit niedrigem Pegel auftretende Signale sind und daß die Verstärkung der jeweiligen ersten MOS-Einrichtung des ersten und zweiten Paares von MQS-Einrichtung so gewählt ist, daß die betreffende MOS-Einrichtung auf Signale*innerhalb einer bestimmten Zeitspanne anspricht.

   20. Schaltungsanordnung nach Anspruch 17» dadurch gekennzeichnet, daß die MOS-Einrichtungen jeweils durch p-Kanal-Transistoren des Anreicherungstyps gebildet sind.

   21. Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, daß die ersten und zweiten Paare der MOS-Einrichtungen eine selektive Entladung der Kondensatoreinrichtung auf die zweite Bezugsspannung in dem Fall bewirken, daß das erste binäre Informationssignal und das zweite binäre Informationssignal mit gleichen Zuständen auftreten, derart, daß auf der Kondensatoreinrichtung ein gespeichertes Signal gebildet wird, welches kennzeichnend ist für das Ergebnis einer auf die binären Informationssignale hin ausgeführten Exklusiv-ODER-Operation.

   308830/106 3

   230018?

   22. Schaltungsanordnung nach Anspruch 21, dadurch gekennzeichnet, daß das zweite binäre Signal das Komplement des für die verknüpfungsmäßige Zusammenfassung vorgesehenen binären Informationssignals darstellt, und daß das erste und zweite Paar von MOS-Einrichtungen selektiv eine Entladung der Kondensatoreinrichtung auf die zweite Bezugsspannung in dem Fall bewirkt, daß das erste binäre Informationssignal und das zweite binäre Informationssignal mit demselben Zustand auftreten, derart, daß auf der Kondensatoreinrichtung ein gespeichertes Signal gebildet wird, welches kennzeichnend ist für das Ergebnis des Komplements der Exklusiv-ODER-Operation.

   23. Schaltungsanordnung für den Betrieb eines Operationszyklus zur Erzeugung auf Eingangsdatensignale hin Ausgangsdatensignale, die kennzeichnend sind für eine binäre "1"- und eine binäre "O"-Information, insbesondere bei einer Schaltungsanordnung nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, daß eine Eingangslogikgatterschaltungseinrichtung mit einer Einrichtung vorgesehen ist, die erste und zweite 2-Pegel-Datensignale sowie erste und zweite Taktsignale aufnimmt, daß eine kapazitive Speichereinrichtung vorgesehen ist, daß mit der Eingangslogikschaltungseinrichtung eine Transistortreiberschaltungseinrichtung verbunden ist, die Einrichtungen zur Aufnahme eines dritten Taktsignals enthalt, daß die Eingangsgattereinrichtung während eines ersten Intervalls des Zyklus auf das erste Taktsignal hin die kapazitive Speichereinrichtung veranlaßt, kurzzeitig eine Ladung zu speichern, die kennzeichnend ist für ein bestimmtes Ergebnis, daß die Eingangsgattereinrichtung während eines zweiten Intervalls des genannten Zyklus auf das zweite Taktsignal hin den Zustand eines der Eingangsdatensignale abtastet und am

   3 0 3 8 3 0/ i 0 63

   Ende des zweiten Taktsignals das betreffende abgetastete Signal mit dem anderen Datensignal verknüpfungsmäßig zusammenfaßt, und zwar zur Änderung des genannten Ergebnisses, und daß die Transistortreiberschaltung während eines dritten Intervalls des genannten Zyklus auf das dritte Taktsignal hin ein für das von der kapazitiven Speichereinrichtung gespeicherte Ergebnis kennzeichnendes Informationssignal an eine Ausgangsklemme abgibt.

   309830/1063

   Leerseite