DE1910777A1 - Impulsgespeister monolithischer Datenspeicher - Google Patents

Impulsgespeister monolithischer Datenspeicher

Info

Publication number
DE1910777A1
DE1910777A1 DE19691910777 DE1910777A DE1910777A1 DE 1910777 A1 DE1910777 A1 DE 1910777A1 DE 19691910777 DE19691910777 DE 19691910777 DE 1910777 A DE1910777 A DE 1910777A DE 1910777 A1 DE1910777 A1 DE 1910777A1
Authority
DE
Germany
Prior art keywords
pulse
transistors
fed
supply voltage
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691910777
Other languages
English (en)
Other versions
DE1910777B2 (de
Inventor
Henle Rob Rt Atnanasius
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1910777A1 publication Critical patent/DE1910777A1/de
Publication of DE1910777B2 publication Critical patent/DE1910777B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4026—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using bipolar transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Description

IBM Deutschland Internationale Büro-Matchinen Gesellschaft mbH
Böblingen, 26. Februar 1969 ru-hn
Anmelders International Business Machines
Corporation, Ar monk, N. Y. 10 504
Amtliches Aktenzeichen: Neuanmeldung
Aktenz. der Anmelderin: Docket FI 9-67-076
Impulsgespeister monolithischer Datenspeicher
Die Erfindung betrifft einen impulsgespeisten monolithischen Datenspeicher mit Speicherzellen aus mindestens zwei Transistoren, von denen zwei über Kreuz nach Art einer bistabilen Kippschaltung gekoppelt sind und deren interne Ladungsspeicher-Charakteristik in Verbindung mit einem Entladungsweg hoher Impedanz dafür sorgt, daß der Speicherzustand erhalten bleibt, wenn der Speicherzelle durch die gepulste Speisespannung kein Strom zugeführt wird.
Speicherzellen, die aus Feldeffekt-Transistoren des' komplementären Typs aufgebaut sind, sind z. B. in der österreichischen Patentschrift Nr. 245 832 bekannt geworden. Dabei sind die Ausgangs- und Steuerelektroden der Feldeffekt-Transistoren kreuzweise miteinander verbunden. Die Steuerelektroden dieser Transistoren sind über hohe Lastwiderstände mit den Klemmen einer Speisequelle verbunden, die die Steuerelektroden in der Sperr-Richtung polarisiert und die Zuführungselektroden sind an Spannungspunkten angelegt, deren Unterschied kleiner ist als die Spannung der Speisespannungsquelle. Das Aus gang s signal dieser Schaltung wird wenigstens einer der Uberkreuz-
909840/1419
verbindungen entnommen. Außerdem kann wenigstens einer der Feldeffekt-Transistoren nach dem genannten österreichischen Patent im Halbleiterkörper eine Zener diode aufweisen, die in Reihe mit der Zuführungselek-. trode dieses Transistors liegt.
Obwohl der relativ hochohmige Lastwiderstand sowohl im Ruhezustand der Speicherzelle als auch beim Lesen und beim Schreiben von Informationen einen kleinen Strom ermöglicht, ist diese Zelle jedoch noch nicht geeignet, um eine extrem hohe Speicherintegration zu erreichen, da die Verlustleistung doch noch in Größenordnungen liegt, die bei einem größeren Integrationsgrad die Speicherzelle so hoch erwärmt, daß ein einwandfreies Arbeiten nicht mehr gewährleistet ist. Aus diesem Grunde ist eine derartig aufgebaute Speicherzelle nicht für einen hohen Integrationsgrad monolithischer Datenspeicher geeignet.
Außerdem ist eine Speicherzelle mit vier Feldeffekt-Transistoren bereits durch den Artikel "Integrated Computer Memories" von J.A. Rajchmann, Scientific American, Juli 1967, insbesondere Seiten 18 bis 31, bekannt geworden. Obwohl durch die Einführung von zwei Feldeffekt-Transistoren als Lastwiderstände in dieser Schaltung auch die Lastwiderstände steuerbar sind und somit der Leckstrom relativ klein gehalten werden kann, hat diese Zelle auch den Nachteil, daß eine gespeicherte Information dadurch gelöscht wird, daß die Entladungsströme, die über die schädlichen Schaltkapazitäten auftreten, zu groß sind. Außerdem ist der Strom im Lese- bzw. Schreib-Zyklus noch zu groß, um diese Zelle für einen hochintegrierten Speicher verwenden zu können.
Außerdem ist eine Speicherzelle mit vier Transistoren vorgeschlagen wor*· den, deren beide als Lastwiderstände dienenden Steuertransistoren mit einer Bitleitung verbunden sind, die von einer Impulsspeisespannungsquelle gespeist werden und deren Steuer elektroden mit einer Wortleitung' verbunden sind, die über eine Oder-Schaltung entweder mit einer Impulsspeise-
909840/141·
t · t ♦
Spannungsquelle oder mit einer zweiten Spannungsquelle verbunden ist, die im Ruhezustand der Speicherzelle mit Hilfe eines Impulses den jeweiligen Zustand der Speicherzelle erhält.
Obwohl hieryaurch die gepulste Speisespannungsquelle die Verlustleistung der Speicherzelle stark herabgesetzt wird und dadurch der Integrationsgrad eines monolithischen Speichers erhöht werden kann, ist der Leckstrom der Speicherzelle doch noch so groß, daß eine Löschung des Speicherinhaltes eintritt, wenn die Impulspause relativ groß ist. Eine relativ große Impulspause wäre jedoch wünschenswert, da dadurch die Verlustleistung der Speicherzelle sinkt und der Integrationsgrad damit nochmals wesentlich erhöht werden könnte.
Ein weiterer Nachteil dieser Speicherzelle ist, daß unbedingt Transistoren vom Feldeffekt-Typ verwendet werden müssen, um die Größe des Leckstroms und der Verlustleistung in tragbaren Grenzen zu halten.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung für eine Speicherzelle mit bipolaren Transistoren oder Feldeffekt-Transistoren zu schaffen, die ihre Information über einen relativ großen Zeitraum ohne anliegende Speisespannung hält, so daß die Speisespannungsimpulse in relativ großen Abständen zugeführt werden können und die Verlustleistung der Speicherzelle aus bipolaren Transistoren sehr klein wird.
Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß der Entladungsweg in der Speicherzelle ein nichtlineares Element enthält, dessen Durchgangswiderstand, gesteuert durch die pulsierende Speisespannung und/oder den Speisestrom, hoch ist, wenn der Ladungsspeicher eines Kippschaltungselements entladen und gering ist, wenn er geladen wird.
Der Vorteil der Einführung einer um schaltbar en Impedanz besteht darin, daß die gespeicherte Information in der Speicherzelle sehr lange gehalten
9 0 9.8407U18- -
BAD ORIGINAL
werden kann, ohne daß eine Speisespannung an der Speicherzelle anliegt. Daraus ergibt sich für Speicherzellen mit bipolaren Transistoren eine extrem kleine Verlustleistung. Bedingt durch die kleine Verlustleistung ist die Erwärmung einer derartig aufgebauten Speicherzelle mit bipolaren Transistoren sehr klein und sie eignet sich für einen sehr hohen Integrationsgrad für monolithische Datenspeicher, wie er bisher bei Datenspeichern mit bipolaren Transistoren nicht erreicht wurde. Außerdem kann eine derartige Schaltung auch aus Feldeffekt-Transistoren aufgebaut werden, wobei sich die gleichen Vorteile ergeben.
W Die Erfindung wird im folgenden anhand von Ausführungsbeispielen und zugehörigen Zeichnungen näher erklärt. Es zeigen:
Fig. 1: eine impulsbetriebene Speicherzelle,
Fig. 2: die schematische Darstellung der effektiven Ladungsspeicher
schaltung der in Fig. 1 gezeigten Speicherzelle bei abgeschalteter Stromquelle und des gewählten Entladungsweges mit gesteuerter hoher Impedanz,
Fig. 3: eine Schaltung zur Ausführung von Lese- und Schreiboperatio
' nen, mit der in Fig. 1 gezeigten Speicherzelle,
Fig. 4: eine Stromversorgungs- oder Treiberschaltung für die Lese-
und Schreiboperationen und
Fig. 5: ein anderes Ausführungsbeispiel der in Fig. 1 gezeigten Grund
zelle mit MOS-Elementen des Types mit stromerhöhender S teuer spannung.
In Fig. 1 ist eine z.B. monolithisch ausgeführte Grundspeicherzelle 1 gezeigt. Eine Stromimpulsquelle V liefert Betriebsspannungen auf zwei di-
909840/ 1 41 9
rekt über Kreuz gekoppelte Transistoren T1 und T,, die eine, bistabile
J. Lt
Kippschaltung bilden» Die Betriebsspannung für den Transistor T1 mit dem Kollektoranschluß 2, dem Basisanschluß 6 und dem Emitteranschluß 10, wird über einen Lastwiderstand R und eine Diode D, zum Erdanschluß 7 geführt. Ähnlich wird die Spannung für den Transistor T9 mit dem KoI-lektoranschluß 4, dem Basisanschluß 8 und dem Emitteranschluß H über einen Lastwiderstand R und eine Diode D9 und schließlich über den Emit-
Ct
teranschluß 12 zur Erde geführt. Die Transistoren T1 und T9 haben direkt über Kreuz gekoppelte Basisanschlüsse.
Bei den in Fig. 1 und 2 gezeigten Schaltungen wird angenommen, daß T, leitend und T9 abgeschaltet ist. Bei einer Spannung V von 2 Volt zieht
£* C
die Zelle einen Strom von ungefähr 1,8 Milliampere bei einer kontinuierlichen Leistungsaufnahme von 3, 6 Milliwatt. In diesem stabilen 'Zustand liegt die Spannung am Kollektoranschluß 4 bei ungefähr + 0, 75 Volt und die am anderen Kollektoranschluß 2 bei ungefähr + 0, 05 Volt. Wenn jetzt V gleich 0 gesetzt wird, zeigen beide Kollektoren am Anfang einen schnellen. Abfall der Spannung, aufgrund der kapazitiven Kopplung über die Kollektorlasten, Die Sperrschichten im Transistor oder die V entsprechenden Dioden D1 und D9 werden in Sperr-Richtung vorgespannt, d.h. D9 ist in Sperr-Richtung vorgespannt und D1 kann leicht in Durchlaßrichtung vorgespannt sein. Wenn der Strom abgeschaltet und die Dioden D1 und D_ in Sperr-Richtung gepolt sind, entspricht die in Fig. 1 gezeigte Speicherzelle wirkungsmäßig der in Fig. 2 gezeigten Ersatzschaltung.
Die Dioden D. und D9 trennen die beiden Lastwiderstände R während des Strom-Abs chaltzyklus von den übrigen Schaltelementen. Eine Diode 12 und ein Kondensator 13 liegen zwischen dem-Anschluß 2 und dem Basisanschluß 6. Außerdem liegen eine Diode 14 und eine Kapazität 15 zwischen dem Punkt 6 und dem Erdanschluß 7. Die in durchgehenden Linien ausgezogene Schaltung stellt den leitenden Weg mit hoher Impedanz für die Ladungsspeicherschaltung dar, während die gestrichelten Linien den Teil der
909840/1419
Schaltung bezeichnen, der nicht wirksam wird, wenn die Dioden D und
D_ rückwärts vorgespannt werden, d.h. wenn die Spannung V abgeschal-ώ c
tet ist. Die Elemente 12 - 15 sind im wesentlichen äquivalent zur Kollektor-Basisdiode und zur Basis-Emitter diode sowie zu den Schalt-Kapazitäten, wenn der Kollektorstrom I von T1 durch Abschalten des Stromes
c 1
ungefähr gleich 0 wird. Während dieser Zeit liegt der Transistor T_ natürlich außerhalb der Betrachtung, da er abgeschaltet ist.
Daraus geht hervor, daß im Ersatzschaltbild der Hauptentladungsweg vom Punkt 4 aus über die Diode 14 verläuft, wenn der Transistor T_ im abgeschalteten Zustand ist und die in Sperr-Richtung vorgespannten Dioden D, und D_ den Rest der Schaltung abgetrennt haben, wie es durch die gestrichelten Linien dargestellt ist. Wenn die Versorgungsspannung zu einem entsprechenden Zeitpunkt während des Absinkens der Spannung vom Punkt 4 wieder angelegt wird, nimmt die bistabile Kippschaltung durch die gespeicherte Restladung, wie in der gleichwertigen Schaltung der Fig. 2 erklärt, wieder ihren vorherigen Zustand ein, d.h. T1 wird eingeschaltet
und T abgeschaltet. Wenn die Dioden D und D nicht im Stromkreis vor- L· 1 2
handen wären, würde sich die Spannung am Punkt 4 während der Abschaltung der Stromquelle sehr schnell entladen und infolgedessen nicht in der Lage sein, die bistabile Schaltung in denselben vorbestimmten Zustand zurückzuführen, den sie vor Abschaltung der Stromquelle hatte. Die Dioden D1 und D_ bilden somit einen Entladungsweg mit einer gesteuerten hohen Impedanz.
Die Begrenzung des Entladungsweges gemäß der Darstellung in Fig. 2 hat außerdem den wichtigen Vorteil, daß bei einem Spannungsabfall am Punkt 4 und Entladung zur Erde die Diode 14 zwischen den Punkten 6 und IO eine nichtlineare oder ansteigende Impedanz im Entladungsweg darstellt und so dazu beiträgt, die vorhandenen Spannungen zu halten. Dieser Entladungsweg mit hoher Impedanz stellt außerdem sicher, daß die bistabile Schaltung ihre vorherige Schaltstellung annimmt, wenn die Stromquelle
9098A0/U18
wieder angeschlossen wird. Obwohl die bistabile Schaltung in Wirklichkeit nicht nur die Transistoren T1 und T enthält, wurden diese in der Erklärung als bistabile Schaltung bezeichnet, um sie von der ganzen Speicherzelle zu unterscheiden, die als Element 1 bezeichnet wurde und außerdem noch. Lastwiderstände usw. enthält.
Der zusätzliche Einbau der beiden Dioden D- und D- in der Speicherzelle gestattet eine bessere Ausnutzung der Ladungsspeicher-Charakteristik der Transistoren insofern, als sie einen Entladungsweg mit hoher Impedanz während des Abschaltzyklus der Stromquelle wählen. Dieses Konzept gestattet große Ersparnisse infolge der geringen Verlustleistung, da die Betriebsspannung V nicht dauernd, sondern nur in Impulsform angelegt zu werden braucht. Die Erfindung kann außerdem mit einem Minimum an Herstellungskosten und -Schwierigkeiten an vorhandene monolithische Speicherzellen angepaßt werden, da nur kleinere strukturelle Änderungen bei herkömmlichen monolithischen Speicherzellen erforderlich sind.
In Fig. 3 ist dargestellt, wie die Grund-Speicherzelle" 1 nach Fig. 1 mit den für die Lese- und Schreiboperationen erforderlichen Elementen verbunden werden kann.
Um die Speicherzelle abzufragen oder zu lesen, werden zwei Transistoren
T und T. als Differentialverstärker mit der Zelle 1 verbunden und lie-3 4
fern Aus gangs signale an den Klemmen 16 und 18. Zum Lesen oder Abfragen werden die gemeinsam gekoppelten Emitter der Transistoren T, und T4 mit einem negativen Abfrageimpuls über die Abfrageklemme 20, den Widerstand 22 und einen Transistor T beaufschlagt. Während dieser Operation sind die Kollektoren der Transistoren T3 und. T4 über die Widerstände 24 und 26 sowie die Dioden 28 bzw. 30 mit einer positiven Spannungsquelle verbunden.
9098AO/1419 '
Um eine Information in die Speicherzelle einzuschreiben, wird ein Impuls auf die Abfrageklemme 20 gegeben und gleichzeitig werden die Kollektoren der Transistoren T oder T. über zwei Klemmen 32 bzw. 34 mit Erde verbunden. · · "
Beim Lese- oder Abfragebetrieb kann die Stellung der Speicherzelle 1 leicht durch Anlegen eines negativen Impulses an die Abfrageklemme 20 oder durch das Zusammentreffen eines positiven Impulses an der Basis von T_ und eines negativen Impulses am Emitter 20 abgefühlt werden, "Wenn die Kollektoren der Transistoren T und T . auf herkömmliche Art mit einer positiven Vorspannungsquelle verbunden sind, liefern die Ausgangsklemmen 16 und 18 ein Aus gangs signal, welches die Stellung der durch die Transistoren T1 und T gebildeten bistabilen Kippschaltung anzeigt. Unter bestimmten Bedingungen kann der Inhalt der Speicherzelle auch ausgelesen werden, wenn V 0 Volt ist, d.h. ohne einen Regenerationsimpuls während des Strom-Abschaltzyklus. Um jedoch zuverlässige Ergebnisse zu erzielen, werden V und die Klemme"20 gleichzeitig mit entsprechenden Spannungen beaufschlagt.
Während der Schreiboperation muß der Kollektoranschluß eines der Transistoren T„ oder T . mit den Schreibklemfnen 32 und 34 verbunden werden. 3 4
Wenn z.B. der Transistor T als ausgeschaltet angenommen wird, beträgt seine Kollektorspannung und dementsprechend die Basis spannung des Transistors T . ungefähr 0, 75 Volt, d.h. sie ist positiv, bezogen auf den anderen Transistor T im Differentialverstärker. Unter diesen Bedingungen wird durch Anlegen eines negativen Impulses an die Klemme 20 der Transistor T leitend, wodurch wiederum Basis strom vom gesättigten Transistor T1 und dann durch T . und T gezogen wird.' Dadurch schaltet schließlich der gesättigte Transistor T1 ab und der Transistor T- wird leitend. Die Schreiboperation ist beendet. '
9098VO/Uli
Es wurde festgestellt, daß die La dungs abnähme in der Speicherzelle der Fig. 1 in Beziehung steht zur Dauer der Stromunterbrechung und zum Temperatur effekt. Die Ladungsabnahme in der Spei eher zeit aufgrund der Temperatur ist offensichtlich auf die Auswirkungen des Kollektor-Emitter stromes bei unterbrochener Basis verbindung zurückzuführen.
In einem spezifischen Beispiel wurde festgestellt, daß ein V -Impuls von wenigstens 35 Nanosekunden Dauer für die in Fig. 1 gezeigte Speicherzelle unter normalen Bedingungen ausreicht, wenn V jeweils höchstens 27 Millisekunden unterbrochen war, um die bistabile Kippschaltung in ihre vorherige Speicherstellung zurückzuholen. In diesem speziellen Beispiel reduzierte sich die durchschnittliche Verlustleistung in der Speicherzelle
-3 -Q
von 3,6 χ 10 auf 4, 7 χ 10 Watt. Dieses Be: stration und begrenzt die Erfindung keineswegs.
-3 -9
von 3,6 χ 10 auf 4,7 χ 10 Watt. Dieses Beispiel dient nur der IHu-
Wie bereits gesagt, sollten Lese- oder Schreiboperationen möglichst bei angelegter Spannung erfolgen, d.h. wenn V groß ist. Wie in Fig. 4 gezeigt ist, kann V über ein aus mehreren Transistoren 36, 38 und 40 bestehendes ODER-Glied geliefert werden, die von einer positiven Spannungsquelle gespeist werden, die über Klemme 42 und zwei Widerstände Rl angeschlossen ist. Eingangsklemme 44 des ODER-Gliedes kann für Taktimpulse benutzt werden, deren Dauer und Zyklus z.B. durch die zulässige Betriebstemperatur der Speicherzelle bestimmt werden. Die andere Eingangsklemme 46 ist mit der nicht dargestellten Decodier schaltung verbunden und gibt Spannung auf eine Anordnung von vielen Zellen, z. B. der in den Fig, 1 oder 3 gezeigten Art, so daß die Zelle ausgewählt wird, die die gewünschte Adresse hat. Unter diesen Umständen wird nur dann die volle Spannung V auf eine Zellenanordnung gegeben, wenn eine darin befindliche Zelle gelesen oder beschrieben wird sowie während der normalen Regeneration, die ohne Rücksicht auf Lese- oder Schreiboperationen erfolgt. Anstelle der in Fig. 4 gezeigten Treiberschaltung, die außerdem dazu verwendet werden kann, bei Bedarf sequentiell zu schalten, können
9 09840/141*
. auch andere allgemein bekannte Treiberschaltungen benutzt werden.
Fig. 5 zeigt ein anderes Ausführungsbeispiel der in Fig. 1 gezeigten Grundzelle. Diese Zelle besteht aus Metalloxyd-Halbleiter (MOS) Feldeffekt-Transistoren des ρ-Kanal Typs mit stromerhöhender Steuerspannung. Diese Halbleiter weisen drei Anschlüsse mit den Bezeichnungen Steuerelektrode (G), Senke (D) und Quelle (S) auf. In der in Fig. 5 gezeigten Speicherzelle bilden die beiden Feldeffekt-Transistoren 48 und .50 eine direkt gekoppelte bistabile Kippschaltung, die ein gleichwertiges Gegenstück zu der in der Fig. 1 gezeigten bistabilen Kippschaltung mit den Transistoren P T1 und T ist. Zwei Feldeffekt-Transistoren 52 und 54 arbeiten ähnlich
wie die Dioden D1 und D in Fig. 1 und bilden einen Entladungsweg mit hoher Impedanz, wenn die Versorgungsspannung V auf Null geht. Mit anderen Worten, das Ausführungsbeispiel der Fig. 5 arbeitet im wesentlichen genauso wie das im Zusammenhang mit Fig. 1 beschriebene.
Die Transistoren T1 und T0 der in Fig. 1 gezeigten Speicherzelle können
JL Ca
auch durch Transistoren mit mehreren Emittern ersetzt werden, die entweder im gesättigten oder im begrenzt gesättigten Zustand arbeiten, ohne die grundlegende Arbeitsweise, wie sie im Zusammenhang mit Fig. 1 beschrieben wurde, zu beeinflussen.
909840/1419

Claims (1)

  1. - 11 PATENTANSPRÜCHE
    Impulsgespeister monolithischer Datenspeicher mit Speicherzellen aus mindestens zwei Transistoren, von denen zwei über Kreuz nach Art einer bistabilen Kippschaltung gekoppelt sind und deren interne La dungs Speicher-Charakteristik in Verbindung mit einem Entladungsweg hoher Impedanz dafür sorgt, daß der Sp eicher zustand erhalten bleibt, wenn der Speicherzelle kein Strom zugeführt wird, dadurch gekennzeichnet, daß der Entladungsweg in der Speicherzelle ein nichtlineares Element (D1 bzw. O0) enthält, dessen Durchgangswiderstand, gesteuert durch die pulsierende Speisespannung und/oder den Speisestrom, hoch ist, wenn der Ladungsspeicher eines Kippschaltungselements (T1 und T_) entladen und gering ist, wenn er geladen wird.
    Impulsgespeister monolithischer Datenspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Arbeitswiderstand (R) eines Kippschaltungselements (T. und T9) in Reihe mit einem umschaltbaren nichtlinearen Element (D1, D9) liegt, das während der Impulspausen der pulsierenden Speisespannung im wesentlichen nichtleitend und während der Impulse der Speisespannung leitend ist.
    Impulsgespeister monolithischer Datenspeicher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß als umschaltbares nichtlineares Element Dioden oder Transistoren angeordnet sind, deren Durchgangswiderstand in den Impulspausen der Speisespannung hoch ist und während der Impulse der Speisespannung klein ist.
    909840/1418
    4. Impulsgespeister monolithischer Datenspeicher nach den Ansprüchen 1 bis 3, gekennzeichnet durch eine Differentialschaltung pro Speicherzelle (T,, T .), die bei Auftreten eines Impulses der Speisespannung (V ) zum Auslesen des Informationsinhaltes der Speicherzelle (T1 - T_) dient und daß über diese Differentialschaltung auch das Einschreiben einer Information geschieht, indem nur die anliegenden Vorspannungen an der Differentialschaltung umgeschaltet werden.
    5. Impulsgespeister monolithischer Datenspeicher nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Schaltungsanordnung zur Erzeugung der pulsierenden Speisespannung (V ) aus drei miteinander gekoppelten Transistoren (36j 38 und 40) besteht, die einen ersten Eingang (44) für die Taktimpulse,, die die Impulspause jeweils beenden, bevor die Ladungsspeicherung zur Erhaltung des Informationsspeicherzustands unwirksam wird ':, sowie einen zweiten Eingang (46) für ein Signal, das die Impulspause jeweils beendet, wenn eine Lese- oder Schreiboperation gewünscht wird, aufweist.
    6. Impulsgespeieter monolithischer-Datenspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß sowohl die " über Kreuz gekoppelten Transistoren (T1 und T_) der Speicherzelle (1) als auch die Ansteuerelemente (T_ und T.) bipolare Transistoren sind.
    7. Impuls gespeister monolithischer Datenspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß als umschaltbares nichtlineares Element Feldeffekt-Transistoren in Reihe mit je einem der kreuzgekoppelten, das bistabile Speicherelement bildenden Feldeffekt-Transistoren (48 und 50) geschaltet
    9098A0/H19
    sind, wobei die Speisespannung gepulst über zwei Elektroden (S und G) der zwei genannten in Reihe liegenden Transistoren (52 und 54) zugeführt wird.
    9098A0/U19
    Leerseite
DE19691910777 1968-03-06 1969-03-03 Impulsgespeister Datenspeicher mit bipolaren Transistoren Withdrawn DE1910777B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US71094768A 1968-03-06 1968-03-06

Publications (2)

Publication Number Publication Date
DE1910777A1 true DE1910777A1 (de) 1969-10-02
DE1910777B2 DE1910777B2 (de) 1970-09-17

Family

ID=24856164

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691910777 Withdrawn DE1910777B2 (de) 1968-03-06 1969-03-03 Impulsgespeister Datenspeicher mit bipolaren Transistoren

Country Status (7)

Country Link
US (1) US3564300A (de)
CA (1) CA925170A (de)
CH (1) CH485293A (de)
DE (1) DE1910777B2 (de)
FR (1) FR1603698A (de)
GB (1) GB1207084A (de)
NL (1) NL163893C (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065679A (en) * 1969-05-07 1977-12-27 Teletype Corporation Dynamic logic system
US3671772A (en) * 1969-10-01 1972-06-20 Ibm Difference amplifier
US3626390A (en) * 1969-11-13 1971-12-07 Ibm Minimemory cell with epitaxial layer resistors and diode isolation
JPS5016623B1 (de) * 1970-05-19 1975-06-14
CH519251A (de) * 1970-07-01 1972-02-15 Ibm Integrierte Halbleiterschaltung zur Speicherung von Daten
US3764833A (en) * 1970-09-22 1973-10-09 Ibm Monolithic memory system with bi-level powering for reduced power consumption
US3789240A (en) * 1970-10-26 1974-01-29 Rca Corp Bucket brigade scanning of sensor array
US3849675A (en) * 1973-01-05 1974-11-19 Bell Telephone Labor Inc Low power flip-flop circuits
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell
US4042841A (en) * 1974-09-20 1977-08-16 Rca Corporation Selectively powered flip-flop
US4091461A (en) * 1976-02-09 1978-05-23 Rockwell International Corporation High-speed memory cell with dual purpose data bus
US4150392A (en) * 1976-07-31 1979-04-17 Nippon Gakki Seizo Kabushiki Kaisha Semiconductor integrated flip-flop circuit device including merged bipolar and field effect transistors
DE2739283A1 (de) * 1977-08-31 1979-03-15 Siemens Ag Integrierbare halbleiterspeicherzelle
US4618922A (en) * 1980-04-18 1986-10-21 Honeywell Inc. Isolated control signal source
US4601016A (en) * 1983-06-24 1986-07-15 Honeywell Inc. Semiconductor memory cell
US4845674A (en) * 1984-01-11 1989-07-04 Honeywell, Inc. Semiconductor memory cell including cross-coupled bipolar transistors and Schottky diodes
JPH0645633A (ja) * 1992-07-22 1994-02-18 Nec Corp 半導体光スイッチとその駆動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2982870A (en) * 1961-05-02 Transistor
US2920215A (en) * 1956-10-31 1960-01-05 Rca Corp Switching circuit
US3226574A (en) * 1963-09-20 1965-12-28 Martin Marietta Corp Power saving storage circuit employing controllable power source
US3309534A (en) * 1964-07-22 1967-03-14 Edwin K C Yu Bistable flip-flop employing insulated gate field effect transistors
US3423737A (en) * 1965-06-21 1969-01-21 Ibm Nondestructive read transistor memory cell

Also Published As

Publication number Publication date
CA925170A (en) 1973-04-24
US3564300A (en) 1971-02-16
NL163893C (nl) 1980-10-15
NL163893B (nl) 1980-05-16
CH485293A (de) 1970-01-31
NL6903432A (de) 1969-09-09
GB1207084A (en) 1970-09-30
DE1910777B2 (de) 1970-09-17
FR1603698A (de) 1971-05-10

Similar Documents

Publication Publication Date Title
DE1817510C3 (de) Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren
DE2303409C2 (de) Monolithisch integrierbare Speicheranordnung
DE1910777A1 (de) Impulsgespeister monolithischer Datenspeicher
DE2414917A1 (de) Leseverstaerker
DE1499843B2 (de) Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren
DE2610881C2 (de) Schneller Assoziativ-Speicher
DE1774708B2 (de)
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2413804A1 (de) Schaltungsanordnung fuer eine wortorganisierte halbleiterspeichermatrix
DE2302137A1 (de) Leseschaltung zum zerstoerungsfreien auslesen dynamischer ladungs-speicherzellen
DE2855866C3 (de) Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers
DE2513165A1 (de) Transistorspeicherelement und damit gebildeter integrierter speicher
DE2633879A1 (de) Halbleiterspeicherzelle
DE2424858A1 (de) Integrierte treiberschaltung
DE2031038B2 (de)
DE2049076A1 (de) Kreuzpunkt Matnxgedachtnis
DE2128792A1 (de) Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE2704796C3 (de) Dynamische Halbleiter-Speicherzelle
DE2101180B2 (de)
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE2246756C3 (de) Elektronischer Datenspeicher
DE1935318C3 (de) Zerstörungsfrei auslesbare Speicherzelle mit vier Feldeffekttransistoren
DE2132560C3 (de)
DE2348065C3 (de) Bipolarer Transistorspeicher mit kapazitiver Speicherung
DE2636377A1 (de) Monostabile speicherzelle fuer einen datenspeicher mit direktem zugriff

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee