DE102018123837B4 - Halbleiterpackage und Halbleitermodul mit demselben - Google Patents

Halbleiterpackage und Halbleitermodul mit demselben Download PDF

Info

Publication number
DE102018123837B4
DE102018123837B4 DE102018123837.1A DE102018123837A DE102018123837B4 DE 102018123837 B4 DE102018123837 B4 DE 102018123837B4 DE 102018123837 A DE102018123837 A DE 102018123837A DE 102018123837 B4 DE102018123837 B4 DE 102018123837B4
Authority
DE
Germany
Prior art keywords
metal
structure layer
structures
metal structure
metal structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018123837.1A
Other languages
English (en)
Other versions
DE102018123837A1 (de
Inventor
Jeong-kyu Ha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102018123837A1 publication Critical patent/DE102018123837A1/de
Application granted granted Critical
Publication of DE102018123837B4 publication Critical patent/DE102018123837B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32111—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterpackage (1,11), das Folgendes aufweist:einen Halbleiterchip (400);ein Packagesubstrat (10), welches eine obere Oberfläche hat, auf welcher der Halbleiterchip (400) angebracht ist, und eine untere Oberfläche entgegengesetzt zu der oberen Oberfläche;eine obere Metallstrukturschicht (M1) auf der oberen Oberfläche des Packagesubstrats (10), wobei die obere Metallstrukturschicht (M1) einen oberen Verbindungsbereich (1a) hat, welcher sich entlang einer Sektion der oberen Oberfläche des Packagessubstrats (10) erstreckt und bestimmt ist zum elektrischen Verbinden einer externen elektrischen Vorrichtung mit dem Halbleiterpackage (1, 11), und wobei die obere Metallstrukturschicht (M1) einen Chipverbindungsbereich (1c) hat, an welchem der Halbleiterchip (400) elektrisch mit der oberen Metallstrukturschicht (M1) verbunden ist;eine untere Metallstrukturschicht (M3) auf der unteren Oberfläche des Packagesubstrats (10), wobei die untere Metallstrukturschicht (M3) einen unteren Verbindungsbereich (1b) hat, welcher sich entlang einer Sektion der unteren Oberfläche des Packagesubstrats (10) erstreckt und bestimmt ist zum elektrischen Verbinden einer anderen externen elektrischen Vorrichtung mit dem Halbleiterpackage (1,11); undeine Zwischenmetallstrukturschicht (M2) in dem Packagesubstrat (10) und elektrisch die obere Metallstrukturschicht (M1) und die untere Metallstrukturschicht (M3) verbindend,wobei die obere Metallstrukturschicht (M1) eine Mehrzahl von ersten Metallstrukturen (M1a-M1d) aufweist, welche Leitungen aufweisen, welche sich in einer longitudinalen Richtung (X) auf der oberen Oberfläche des Packagesubstrats (10) erstrecken,wobei die ersten Metallstrukturen (M1a-M1d) in einer Mehrzahl von Gruppen auf den Chipverbindungsbereichen angeordnet sind,wobei in jeder der Gruppen der ersten Metallstrukturen (M1a-M1d) die ersten Metallstrukturen (M1a-M1d) relativ zueinander in einer Richtung (Y) beabstandet sind, welche die longitudinale Richtung (X) schneidet, in welcher sich die Leitungen der oberen Metallstrukturschicht (M1) erstrecken, wohingegen die Gruppen der ersten Metallstrukturen (M1a-M1d) voneinander in der longitudinalen Richtung (X) versetzt sind, in welcher sich die Leitungen der oberen Metallstrukturschicht (M1) erstrecken,wobei die Zwischenmetallstrukturschicht (M2) eine Mehrzahl von zweiten Metallstrukturen (M2a-M2c) aufweist;wobei die untere Metallstrukturschicht (M3) eine Mehrzahl von dritten Metallstrukturen (M3a-M3c) aufweist, welche Leitungen aufweisen, welche sich longitudinal auf der unteren Oberfläche des Packagesubstrats (10) erstrecken, undwobei in jeder der Gruppen der dritten Metallstrukturen (M3a-M3c) die dritten Metallstrukturen (M3a-M3c) relativ zueinander beabstandet sind in einer Richtung (Y), welche die longitudinale Richtung (X) schneidet, in welcher die Leitungen der unteren Metallstrukturschicht (M3) sich erstrecken, wohingegen die Gruppen der dritten Metallstrukturen (M3a-M3c) voneinander in der longitudinalen Richtung (X) versetzt sind, in welcher sich die Leitungen der unteren Metallstrukturschicht (M3) erstrecken.

Description

  • HINTERGRUND
  • Die erfinderischen Konzepte beziehen sich auf Halbleitervorrichtungen und genauer auf ein Halbleiterpackage und auf ein Halbleitermodul mit demselben.
  • Ein Halbleiterpackage wird weit verbreitet in elektronischen Produkten hoher Leistungsfähigkeit wie beispielsweise Anzeigevorrichtungen verwendet. Die Leistungsfähigkeit des Halbleiterpackages ist ein Schlüsselfaktor in der Auflösung, welche durch die Anzeigevorrichtung angeboten wird. Demzufolge gibt es eine Notwendigkeit für Halbleiterpackages, welche ein Leistungsfähigkeitsniveau zeigen, welches durch Anzeigevorrichtungen hoher Auflösung erfordert wird.
  • Die US 2007/0 029 658 A1 offenbart ein Verbinderlayout zum Anordnen mehrerer paralleler elektrischer Verbinder zwischen zwei elektronischen Geräten. Bei einem Gerät hat jeder Verbinder einen Streifen, der mit einem Höckerpad verbunden ist. Das Bump-Pad wird überlagert und elektrisch mit einem Bump-Pad auf der anderen Vorrichtung verbunden. Jeder Streifen hat eine bestimmte erforderliche Streifenbreite und jedes Höckerpad hat eine bestimmte erforderliche Padbreite. Die Anschlüsse sind in einer Gruppe von drei oder mehr gruppiert. Innerhalb jeder Gruppe ist ein Streifen mit einem Höckerpad entlang einer Seitenkante davon verbunden, und die Höckerpads sind in zwei Richtungen versetzt, so dass nach dem Übereinanderlegen der Höckerpads das Muster der verbundenen Verbinder in jeder Gruppe von Verbindern einer Vielzahl ähnelt von Zickzackpfaden, die versetzt sind, um einen konstanten Abstand zwischen zwei Streifen aufrechtzuerhalten. Dadurch kann die Lücke zwischen zwei Verbindern minimiert werden.
  • Die US 2007/0 120 245 A1 offenbart die gegenseitige Induktivität von einem externen Ausgangssignalsystem zu einem externen Eingangssignalsystem, in dem ein paralleler Eingabe-/Ausgabebetrieb ermöglicht ist, wird reduziert. Eine integrierte Halbleiterschaltung hat eine Vielzahl von externen Verbindungsanschlüssen, die einem Gehäusesubstrat zugewandt sind, und hat einen externen Eingangsanschluss und einen externen Ausgangsanschluss, in denen ein paralleler Eingangs-/Ausgangsbetrieb als Teil der externen Verbindungsanschlüsse ermöglicht ist. Das Gehäusesubstrat hat eine Vielzahl von Verdrahtungsschichten zum elektrischen Verbinden zwischen den externen Verbindungsanschlüssen und den einander entsprechenden Modulanschlüssen. Eine der integrierten Halbleiterschaltung zugewandte erste Verdrahtungsschicht hat eine Hauptverdrahtung zum Verbinden zwischen dem externen Eingangsanschluss und einem einander entsprechenden Modulanschluss, und eine zweite Verdrahtungsschicht, in der die Modulanschlüsse gebildet sind, hat eine Hauptverdrahtung zum Verbinden zwischen einem äußeren Ausgangsanschluss und einem einander entsprechenden Modulanschluss. Eine Hauptsignalverdrahtung eines externen Ausgangssystems, das mit dem externen Ausgangsanschluss verbunden ist, der eine Rauschquelle sein kann, wird so hergestellt, dass sie sich in einer Verdrahtungsschicht befindet, die von der integrierten Halbleiterschaltung entfernt ist.
  • KURZFASSUNG
  • Gemäß den erfinderischen Konzepten ist ein Halbleiterpackage vorgesehen, welches einen Halbleiterchip, ein Packagesubstrat, welches eine obere Oberfläche, auf welcher der Halbleiterchip angebracht ist, und eine untere Oberfläche entgegengesetzt der oberen Oberfläche hat, eine obere Metallstrukturschicht auf der oberen Oberfläche des Packagesubstrats, wobei die obere Metallstrukturschicht einen oberen Verbindungsbereich hat, welcher sich entlang einer Sektion der oberen Oberfläche des Packagesubstrats erstreckt und für eine elektrische Verbindung einer externen Vorrichtung mit dem Halbleiterpackage dediziert ist, und wobei die obere Metallstrukturschicht einen Chipverbindungsbereich hat, an welchem der Halbleiterchip elektrisch mit der oberen Metallstrukturschicht verbunden ist, eine untere Metallstrukturschicht auf der unteren Oberfläche des Packagesubstrats, wobei die untere Metallstrukturschicht einen unteren Verbindungsbereich hat, welcher sich entlang einer Sektion der unteren Oberfläche des Packagesubstrats erstreckt und für eine elektrische Verbindung einer anderen externen Vorrichtung mit dem Halbleiterpackage dediziert ist, und eine Zwischenmetallstrukturschicht in dem Packagesubstrat und elektrisch die obere Metallstrukturschicht und die untere Metallstrukturschicht verbindend aufweist. Die obere Metallstrukturschicht weist eine Mehrzahl von ersten Metallstrukturen auf, welche Leitungen aufweisen, welche sich in einer longitudinalen Richtung auf der oberen Oberfläche des Packagesubstrats erstrecken. Die ersten Metallstrukturen sind in eine Mehrzahl von Gruppen auf dem Chipverbindungsbereich angeordnet. In jeder der Gruppen der ersten Metallstrukturen sind die ersten Metallstrukturen relativ zueinander in einer Richtung beabstandet, welche die longitudinale Richtung schneidet, in welcher die Leitungen der oberen Metallstrukturschicht sich erstrecken, wohingegen die Gruppen der ersten Metallstrukturen voneinander in der longitudinalen Richtung versetzt sind, in welcher die Leitungen der oberen Metallstrukturschicht sich erstrecken. Die Zwischenmetallstrukturschicht weist eine Mehrzahl von zweiten Metallstrukturen auf. Die untere Metallstrukturschicht weist eine Mehrzahl von dritten Metallstrukturen auf, welche Leitungen aufweisen, welche sich longitudinal auf der unteren Oberfläche des Packagesubstrats erstrecken. Ferner sind in jeder der Gruppen der dritten Metallstrukturen die dritten Metallstrukturen relativ zueinander in einer Richtung beabstandet, welche die longitudinale Richtung schneidet, in welcher sich die Leitungen der unteren Metallstrukturschicht erstrecken, wohingegen die Gruppen der dritten Metallstrukturen voneinander in der longitudinalen Richtung versetzt sind, in welcher sich die Leitungen der unteren Metallstrukturschicht erstrecken.
  • Gemäß den erfinderischen Konzepten ist ein Halbleiterpackage vorgesehen, welches einen Halbleiterchip aufweist, ein erstes Substrat, welches eine erste obere Oberfläche hat, auf welcher der Halbleiterchip angebracht ist, und eine erste untere Oberfläche entgegengesetzt zu der ersten oberen Oberfläche, ein zweites Substrat, welches eine zweite obere Oberfläche hat, welche der ersten unteren Oberfläche zugewandt ist und eine zweite untere Oberfläche entgegengesetzt zu der zweiten oberen Oberfläche, eine erste Metallstrukturschicht auf der ersten oberen Oberfläche, wobei die erste Metallstrukturschicht einen Chipverbindungsbereich aufweist, an welchem der Halbleiterchip elektrisch mit der ersten Metallstrukturschicht verbunden ist, und einen oberen Verbindungsbereich, welcher für eine elektrische Verbindung des Halbleiterpackages mit einer externen elektrischen Vorrichtung dediziert ist, wobei der obere Verbindungsbereich entlang einer Sektion der ersten oberen Oberfläche platziert ist, eine zweite Metallstrukturschicht auf der ersten unteren Oberfläche und elektrisch mit der ersten Metallstrukturschicht verbunden, und eine dritte Metallstrukturschicht auf der zweiten unteren Oberfläche und elektrisch mit der zweiten Metallstrukturschicht verbunden, wobei die dritte Metallstrukturschicht einen unteren Verbindungsbereich auf einer Sektion der zweiten unteren Oberfläche hat, wobei der untere Verbindungsbereich für eine elektrische Verbinden einer anderen externen elektrischen Vorrichtung mit dem Halbleiterpackage dediziert ist. Die erste Metallstrukturschicht weist eine Mehrzahl von ersten Metallstrukturen auf, welche Leitungen aufweisen, welche sich in einer longitudinalen Richtung auf der ersten oberen Oberfläche erstrecken. Die ersten Metallstrukturen sind in einer Mehrzahl von Gruppen auf dem Chipverbindungsbereich angeordnet. In jeder der Gruppen der ersten Metallstrukturen sind die ersten Metallstrukturen relativ zueinander in einer Richtung beabstandet, welche die longitudinale Richtung schneidet, in welcher die Leitungen der ersten Metallstrukturschicht sich erstrecken, wohingegen die Gruppen der ersten Metallstrukturen voneinander in der longitudinalen Richtung versetzt sind, in welcher sich die Leitungen der ersten Metallstrukturschicht erstrecken. Die zweite Metallstrukturschicht weist eine Mehrzahl von zweiten Metallstrukturen auf der ersten unteren Oberfläche auf. Die dritte Metallstrukturschicht weist eine Mehrzahl von dritten Metallstrukturen auf, welche Leitungen aufweisen, welche sich longitudinal auf der zweiten unteren Oberfläche erstrecken. Ferner sind in jeder der Gruppen der dritten Metallstrukturen die dritten Metallstrukturen relativ zueinander in einer Richtung beabstandet, welche die longitudinale Richtung schneidet, in welcher sich die Leitungen der dritten Metallstrukturen erstrecken, wohingegen die Gruppen der dritten Metallstrukturen in der longitudinalen Richtung voneinander versetzt sind, in welcher die Leitungen der dritten Metallstrukturschicht sich erstrecken.
  • Gemäß erfinderischen Konzepten ist ein Halbleitermodul vorgesehen, welches ein Halbleiterpackage aufweist, und eine erste elektrische Vorrichtung und eine zweite elektrische Vorrichtung, welche elektrisch mit dem Halbleiterpackage verbunden sind.
  • Das Halbleiterpackage kann ein Packagesubstrat aufweisen, welches eine obere Oberfläche aufweist, auf welcher ein Halbleiterchip angebracht ist, und eine untere Oberfläche entgegengesetzt zu der oberen Oberfläche; eine erste Metallstruktur, welche einen inneren Leitungsbondingbereich aufweist, welcher elektrisch mit dem Halbleiterchip verbunden ist, und einen ersten äußeren Leitungsbondingbereich, welcher elektrisch mit der ersten elektrischen Vorrichtung verbunden ist, wobei der innere Leitungsbondingbereich auf der oberen Oberfläche des Packagesubstrats ist, der erste äußere Leitungsbondingbereich teilweise auf der oberen Oberfläche des Packagesubstrats freiliegend ist; eine zweite Metallstruktur in dem Packagesubstrat und elektrisch mit der ersten Metallstruktur verbunden; und eine dritte Metallstruktur auf der unteren Oberfläche des Packagesubstrats und elektrisch verbunden mit der zweiten Metallstruktur, wobei die dritte Metallstruktur einen zweiten äußeren Leitungsbondingbereich aufweist, welcher teilweise auf der unteren Oberfläche des Packagesubstrats freiliegend ist und elektrisch mit der zweiten elektrischen Vorrichtung verbunden ist. Auf dem inneren Leitungsbondingbereich kann die erste Metallstruktur als eine Mehrzahl von inneren Leitungen dienen, welche in einer Mehrzahl von Zeilen angeordnet sind. Die dritte Metallstruktur kann als eine Mehrzahl von äußeren Leitungen dienen, welche auf dem zweiten äußeren Leitungsbondingbereich freiliegend sind und in einer Mehrzahl von Zeilen angeordnet sind.
  • Figurenliste
    • 1A zeigt eine Querschnittsansicht von Beispielen eines Halbleiterpackages gemäß den erfinderischen Konzepten.
    • 1B ist eine Draufsicht auf eine Sektion A eines der Beispiele der Halbleiterpackages, welche durch 1A gezeigt werden.
    • 1C und 1D sind perspektivische Ansichten von jeweiligen Teilen der Sektion B eines Beispiels der Halbleiterpackages, welche durch 1A gezeigt sind.
    • 1E ist eine Draufsicht auf Sektion A eines anderen einen der Beispiele der Halbleiterpackages, welche durch 1A gezeigt werden.
    • 1F ist eine Bodenansicht von Sektion C eines der Beispiele der Halbleiterpackages, welche durch 1A gezeigt werden.
    • 1G ist eine Draufsicht der Sektion A eines anderen einen der Beispiele der Halbleiterpackages, welche durch 1A gezeigt werden.
    • 1H ist eine perspektivische Ansicht der Sektion B eines anderen der Beispiele der Halbleiterpackages, welche durch 1A gezeigt werden.
    • 1I ist eine Querschnittsansicht eines anderen Beispiels eines Halbleiterpackage gemäß den erfinderischen Konzepten.
    • 2A bis 2C veranschaulichen ein Beispiel eines Halbleitermoduls gemäß den erfinderischen Konzepten, in welchen 2A eine Querschnittsansicht eines Halbleiterpackage des Moduls ist, welches mit einem Panel und einer flexiblen gedruckten beziehungsweise bedruckten Leiterplatte (FPCB) des Moduls gekoppelt ist, 2B eine schematische Querschnittsansicht einer Form des Moduls ist, und 2C eine schematische Querschnittsansicht einer anderen Form des Moduls ist.
    • 3A, 3B, 3C, 3D, 3E, 3F, 3G, 3H und 3I sind Querschnittsansichten eines Halbleiterpackages während des Verlaufs seiner Herstellung und zeigen zusammen ein Beispiel eines Verfahrens zum Herstellen eines Halbleiterpackages gemäß den erfinderischen Konzepten.
  • DETAILLIERTE BESCHREIBUNG
  • Beispiele von Halbleiterpackages und Halbleitermodulen, welche dieselben gemäß den erfinderischen Konzepten aufweisen, werden hierin nachstehend im Detail in Verbindung mit den beigefügten Zeichnungen beschrieben werden.
  • Die 1A bis 1I veranschaulichen Beispiele eines Halbleiterpackages gemäß den erfinderischen Konzepten.
  • Bezug nehmend auf 1A können Halbleiterpackages 1 gemäß den erfinderischen Konzepten einen Halbleiterchip 400 aufweisen, welcher auf einem Packagesubstrat 10 angebracht ist. Der Halbleiterchip 400 kann ein Logikchip, ein Speicherchip oder ein Kombinationslogik- und Speicherchip sein. Beispielsweise kann der Halbleiterchip 400 eine Anzeige-Treiber-IC oder DDI aufweisen. Das Packagesubstrat 10 kann eine flexible gedruckte beziehungsweise bedruckte Leiterplatte aufweisen. Das Packagesubstrat 10 kann ein erstes Substrat 101 aufweisen, welches eine obere Oberfläche 101a hat, auf welcher der Halbleiterchip 400 angebracht ist, und eine untere Oberfläche 101b entgegengesetzt zu der oberen Oberfläche 101a, und ein zweites Substrat 103, welches auf der unteren Oberfläche 101b des ersten Substrats 101 vorgesehen ist. Die untere Oberfläche 101b des ersten Substrats 101 kann eine obere Oberfläche 103a des zweiten Substrats 103 berühren beziehungsweise kontaktieren. Alternativ kann die untere Oberfläche 101b des ersten Substrats 101 durch einen Kleber auf der oberen Oberfläche 103a des zweiten Substrats 103 angebracht sein.
  • Das erste und das zweite Substrat 101 und 103 können flexible Substrate aus einem ähnlichen flexiblen Material wie beispielsweise Polyimid (PI) sein. Alternativ können eines oder alle des ersten und zweiten Substrats 101 und 103 steife Substrate sein. Das erste und das zweite Substrat 101 und 103 können dieselben oder unterschiedliche physikalische Charakteristiken haben wie beispielsweise thermischen Ausdehnungskoeffizienten oder dielektrische Konstante. Beispielsweise können das erste und zweite Substrat 101 und 103 denselben oder einen ähnlichen thermischen Ausdehnungskoeffizienten und/oder dielektrische Konstante haben. Alternativ kann das zweite Substrat 103 einen thermischen Ausdehnungskoeffizienten und/oder eine dielektrische Konstante geringer als diejenigen des ersten Substrats 101 haben. In einigen Beispielen kann wenigstens ein zusätzliches Substrat ferner zwischen dem ersten und dem zweiten Substrat 101 und 103 enthalten sein. Das zusätzliche Substrat kann ein flexibles Substrat oder ein starres beziehungsweise steifes Substrat sein. Das erste und zweite Substrat 101 und 103 können dieselbe oder eine unterschiedliche Dicke (eine Abmessung in einer Z-Richtung) haben. Beispielsweise kann das zweite Substrat 103 eine Dicke geringer als diejenige des ersten Substrats 101 haben.
  • Das Packagesubstrat 10 kann eine erste Metallstrukturschicht M1 aufweisen, welche elektrisch mit dem Halbleiterchip 400 verbunden ist, und das Halbleiterpackage 1 mit einer externen elektrischen Vorrichtung (beispielsweise einer flexiblen bedruckten beziehungsweise gedruckten Leiterplatte (FPCB)) verbindet, eine dritte Metallstrukturschicht M3, welche das Halbleiterpackage 1 mit einer externen elektrischen Vorrichtung (beispielsweise einem Anzeige-Panel beziehungsweise Anzeigefeld) verbindet, und eine zweite Metallstrukturschicht M2, welche die erste Metallstrukturschicht M1 und die dritte Metallstrukturschicht M3 elektrisch miteinander verbindet. Alternativ kann, wenn wenigstens ein zusätzliches Substrat ferner zwischen dem ersten und zweiten Substrat 101 und 103 enthalten ist, wenigstens eine zusätzliche Metallstrukturschicht vorgesehen sein.
  • Die erste Metallstrukturschicht M1 kann einen Teil haben, welcher als ein oberer (externer) Verbindungsbereich 1a dient, welcher an der Außenseite des Halbleiterpackages 1 freiliegend ist und elektrisch mit einer externen elektrischen Vorrichtung (beispielsweise einer flexiblen bedruckten beziehungsweise gedruckten Leiterplatte) verbunden ist. Die dritte Metallstrukturschicht M3 kann einen Teil haben, welcher als ein unterer (externer) Verbindungsbereich 1b dient, welcher an der Außenseite des Halbleiterpackages 3 freiliegend ist und mit einer externen elektrischen Vorrichtung (beispielsweise einem Anzeigefeld) elektrisch verbunden ist. Die erste Metallstrukturschicht M1 kann einen anderen Teil haben, welcher als ein Chipverbindungsbereich 1c dient, welcher elektrisch mit dem Halbleiterchip 400 verbunden ist. Beispielsweise können der obere und untere Verbindungsbereich 1a und 1b äußere Leitungsbonding (OBB)-Bereiche sein, und der Chipverbindungsbereich 1c kann ein innerer Leitungsbonding (ILB)-Bereich sein.
  • Der obere und der unteren Verbindungsbereich 1a und 1b können nicht vertikal miteinander ausgerichtet sein (das heißt können außer Ausrichtung in der Z-Richtung sein). Beispielsweise kann der obere Verbindungsbereich 1a auf einer rechtsseitigen oberen Oberfläche des Halbleiterpackages 1 vorgesehen sein, wohingegen der untere Verbindungsbereich 1b auf einer linksseitigen unteren Oberfläche des Halbleiterpackages 1 vorgesehen sein kann. Alternativ können der obere und der untere Verbindungsbereich 1a und 1b vertikal miteinander ausgerichtet sein (das heißt ausgerichtet in der Z-Richtung). Der obere Verbindungsbereich 1a und der Chipverbindungsbereich 1c können horizontal voneinander entlang einer X-Richtung beabstandet sein.
  • Die erste bis dritte Metallstrukturschicht M1 bis M3 können nacheinander folgend gestapelt sein, das heißt eine über einer anderen entlang der Z-Richtung angeordnet sein. Beispielsweise kann die erste Metallstrukturschicht M1 auf der oberen Oberfläche 101a des ersten Substrats 101 vorgesehen sein, die zweite Metallstrukturschicht M2 kann auf der unteren Oberfläche 101b des ersten Substrats 101 vorgesehen sein, und die dritte Metallstrukturschicht M3 kann auf einer unteren Oberfläche 103b des zweiten Substrats 103 vorgesehen sein. Die erste Metallstrukturschicht M1 kann vertikal (ausgerichtet in der Z-Richtung) mit der dritten Metallstrukturschicht M3 ausgerichtet sein, jedoch nicht mit der zweiten Metallstrukturschicht M2.
  • Eine obere Passivierschicht 301 kann auf der oberen Oberfläche 101a des ersten Substrats 101 die erste Metallstrukturschicht M1 bedeckend vorgesehen sein. Eine untere Passivierschicht 303 kann auf der unteren Oberfläche 103b des zweiten Substrats 103 die dritte Metallstrukturschicht M3 bedeckend vorgesehen sein. Die obere und die untere Passivierschicht 301 und 303 können ein isolierendes Material wie beispielsweise Lötstopplack aufweisen. Die obere Passivierschicht 301 kann teilweise die erste Metallstrukturschicht M1 freilegen, um dadurch den oberen Verbindungsbereich 1a und den Chipverbindungsbereich 1c zu begrenzen. Die untere Passivierschicht 303 kann teilweise die dritte Metallstrukturschicht M3 freilegen, um dadurch den unteren Verbindungsbereich 1b zu begrenzen.
  • Bezugnehmend auf die 1A und 1B können der Halbleiterchip 400 und das Packagesubstrat 10 elektrisch miteinander über eine Mehrzahl von Verbindungsanschlüssen 401, 402, 403 und 404 verbunden sein. Die Verbindungsanschlüsse 401 bis 404 können eine Mehrzahl von ersten Ausgangsanschlüssen 401 aufweisen, welche in einer geraden Linie entlang einer Y-Richtung angeordnet sind, eine Mehrzahl von zweiten Ausgangsanschlüssen 402, welche beabstandet in der X-Richtung von den ersten Ausgangsanschlüssen 401 beabstandet sind und in einer geraden Linie entlang der Y-Richtung angeordnet sind, eine Mehrzahl von dritten Ausgangsanschlüssen 403, welche in der X-Richtung von den zweiten Ausgangsanschlüssen 402 beabstandet sind und in einer geraden Linie entlang der Y-Richtung angeordnet sind, und eine Mehrzahl von Eingangsanschlüssen 404, welche in der X-Richtung von den dritten Ausgangsanschlüssen 403 beabstandet sind und in einer geraden Linie entlang der Y-Richtung angeordnet sind. Alternativ kann eine Mehrzahl von zusätzlichen Ausgangsanschlüssen ferner zwischen den dritten Ausgangsanschlüssen 403 und den Eingangsanschlüssen 404 zwischenliegend angeordnet sein. Die X- und Y-Richtung können einander schneiden, beispielsweise können sie rechtwinklig zueinander sein. Die Z-Richtung ist rechtwinklig zu der X- und Y-Richtung. Die Y-Richtung kann eine Zeilenrichtung sein, das heißt eine Richtung, in welcher gleiche Merkmale relativ zueinander beabstandet sind, um eine Zeile oder diskrete Gruppe dieser Merkmale zu bilden. Die X-Richtung kann parallel zu „Erstreckungs“-Richtungen der ersten bis dritten Metallstruktur M1 bis M3 sein, wie detaillierter untenstehend beschrieben werden wird.
  • Der Halbleiterchip 400 und das Packagesubstrat 10 können dazwischen mit einer Unter-Füll-Schicht 407 vorgesehen sein, welche die Verbindungsanschlüsse 401 bis 404 von der Außenseite schützt und/oder einen Kontakt zwischen den Verbindungsanschlüssen 401 bis 404 verhindert. Die Unter-Füll-Schicht 407 kann den Halbleiterchip 400 teilweise bedecken. Alternativ kann die Unter-Füll-Schicht 407 den Halbleiterchip 400 vollständig bedecken.
  • Die erste Metallstrukturschicht M1 kann mit den Verbindungsanschlüssen 401 bis 404 auf dem Chipverbindungsbereich 1c gekoppelt sein. Die erste Metallstrukturschicht M1 kann eine Mehrzahl von ersten äußeren Metallstrukturen M1a aufweisen, welche mit den ersten Ausgangsanschlüssen 401 gekoppelt sind, eine Mehrzahl von ersten Zwischenmetallstrukturen M1b, welche mit den zweiten Ausgangsanschlüssen 402 gekoppelt sind, eine Mehrzahl von ersten inneren Metallstrukturen M1c, welche mit den dritten Ausgangsanschlüssen 403 gekoppelt sind, und eine Mehrzahl von Eingangsmetallstrukturen M1d, welche mit den Eingangsanschlüssen 404 gekoppelt sind. Demnach können die Metallstrukturen M1a, M1b, M1c und M1d elektrisch mit dem Halbleiterchip 400 verbunden sein. Die Eingangsmetallstrukturen M1d können nicht vollständig mit der oberen Passivierschicht 301 bedeckt sein, sondern teilweise durch den oberen Verbindungsbereich 1a freiliegend sein. Die Mehrzahl von Eingangsmetallstrukturen M1d kann ein freiliegendes Ende haben, welches den oberen Verbindungsbereich 1a bildet, der als ein Eingang für das Package dient. In dem Beispiel, welches in 1B veranschaulicht ist, weist jede der Metallstrukturen M1a, M1C und M1d eine Leitung auf, welche sich longitudinal in der X-Richtung erstreckt, wobei die X-Richtung die „Erstreckungs“-Richtung der ersten Metallstrukturschicht M1 ist. Ebenso weist in dem Beispiel, welches in 1B veranschaulicht ist, jede der Metallstrukturen M1a, M1C M1d eine Metallkontaktstelle auf, welche als ein Verbindungspunkt für die Leitung dient. Demnach kann eine Metall-„Struktur“, wie hierin auf sie Bezug genommen wird, ein Element beschreiben, wie in den Figuren gezeigt ist, welches eine Leitung und/oder eine Kontaktstelle hat.
  • Die ersten äußeren Metallstrukturen M1a können in einer geraden Linie entlang der X-Richtung angeordnet sein. Ähnlich können die ersten Zwischenmetallstrukturen M1b, die ersten inneren Metallstrukturen M1c und die Eingangsmetallstrukturen M1d ebenso in einer geraden Linie entlang der Y-Richtung angeordnet sein.
  • Die zweite Metallstrukturschicht M2 kann elektrisch mit der ersten Metallstrukturschicht M1 verbunden sein. Die zweite Metallstrukturschicht M2 kann eine Mehrzahl von zweiten äußeren Metallstrukturen M2a aufweisen, welche elektrisch mit den ersten äußeren Metallstrukturen M1a über eine Mehrzahl von ersten äußeren Metalldurchgangskontaktierungen V1a verbunden sind, eine Mehrzahl von zweiten Zwischenmetallstrukturen M2b, welche elektrisch mit den ersten Zwischenmetallstrukturen M1b über eine Mehrzahl von ersten Zwischenmetalldurchgangskontaktierungen V1b verbunden sind, und wie in 1C veranschaulicht ist, eine Mehrzahl von zweiten inneren Metallstrukturen M2c, welche elektrisch mit den ersten inneren Metallstrukturen M1c über eine Mehrzahl von ersten inneren Metalldurchkontaktierungen V1c verbunden sind. Die ersten äußeren Metalldurchgangskontaktierungen V1a, die ersten Zwischenmetalldurchkontaktierungen V1b und die ersten inneren Metalldurchkontaktierungen V1c können sich durch das erste Substrat 101 erstrecken.
  • Die erste äußere und innere Metallstruktur M1a und M1c, welche zueinander in der X-Richtung benachbart sind, können in einer geraden Linie angeordnet sein, und die erste Zwischenmetallstruktur M1b kann in der Y-Richtung relativ zu den ersten äußeren Metallstrukturen M1a versetzt sein, und ähnlich in der Y-Richtung relativ zu den ersten inneren Metallstrukturen M1c, welche benachbart sind, entlang der Y-Richtung versetzt sein. Insbesondere kann, wenn in der X-Richtung betrachtet, jede erste Zwischenmetallstruktur M1b zwischen benachbarten einen eines jeweiligen Paars der ersten äußeren Metallstrukturen M1a platziert sein. Ähnlich kann, wenn in der X-Richtung betrachtet, jede erste Zwischenmetallstruktur M1b zwischen benachbarten einen eines jeweiligen Paares der inneren Metallstrukturen M1c platziert sein. Ebenso können die ersten Zwischenmetalldurchkontaktierungen V1b in einer geraden Linie entlang der Y-Richtung angeordnet sein, die ersten inneren Metalldurchkontaktierungen V1c können in einer geraden Linie entlang der Y-Richtung angeordnet sein, und die ersten Zwischenmetalldurchkontaktierungen V1b können in der X-Richtung mit den ersten inneren Metalldurchkontaktierungen V1c versetzt sein.
  • Wenigstens eine der zweiten Zwischenmetallstrukturen M2b kann verwendet werden, wenn der Halbleiterchip 400 oder das Halbleiterpackage 1 unter einem elektrischen Test ist, und andere der zweiten Zwischenmetallstrukturen M2b können verwendet werden, wenn der Halbleiterchip 400 oder das Halbleiterpackage 1 unter einem aktuellen elektrischen Betrieb ist.
  • Beispielsweise können unter Bezugnahme auf 1C einige der zweiten Zwischenmetallstrukturen M2b sich entlang einer Richtung entgegengesetzt zu der X-Richtung von unter der ersten Zwischenmetalldurchkontaktierungen V1b in Richtung Positionen unterhalb der ersten äußeren Metallstrukturen M1a erstrecken. Diese zweiten Zwischenmetallstrukturen M2b, welche sich in der Richtung entgegengesetzt zu der X-Richtung erstrecken, können verwendet werden, wenn das Halbleiterpackage 1 unter aktuellem elektrischen Betrieb ist.
  • Im Gegensatz dazu können unter Bezugnahme auf 1D andere (die verbleibenden) der zweiten Zwischenmetallstrukturen M2b sich entlang der X-Richtung von unter der ersten Zwischenmetalldurchkontaktierungen V1b in Richtung Positionen unter den ersten inneren Metallstrukturen M1c erstrecken. Die zweiten Zwischenmetallstrukturen M2b, welche sich in der X-Richtung erstrecken, können verwendet werden, wenn das Halbleiterpackage 1 unter einem elektrischen Test ist.
  • Zur Erleichterung der Veranschaulichung zeigt 1A, dass die zweite Zwischenmetallstruktur M2b sich kontinuierlich in sowohl der X-Richtung als auch ihrer entgegengesetzten Richtung von einer Position unterhalb der ersten Metalldurchkontaktierung V1b erstreckt. Jede zweite Zwischenmetallstruktur M2b kann sich jedoch aktuell entweder in einer Richtung entgegengesetzt zu der X-Richtung, wie in 1C veranschaulicht, oder in der X-Richtung, wie in 1D veranschaulicht, erstrecken.
  • Die dritte Metallstrukturschicht M3 kann elektrisch mit der zweiten Metallstrukturschicht M2 verbunden sein. Die dritte Metallstrukturschicht M3 kann eine Mehrzahl von dritten äußeren Metallstrukturen M3a aufweisen, welche elektrisch mit den zweiten äußeren Metallstrukturen M2a über eine Mehrzahl von zweiten äußeren Metalldurchkontaktierungen V2a verbunden ist, eine Mehrzahl von dritten Zwischenmetallstrukturen M3b, welche elektrisch mit den zweiten Zwischenmetallstrukturen M2b über eine Mehrzahl von zweiten Zwischenmetalldurchkontaktierungen V2b verbunden ist, und eine Mehrzahl von dritten inneren Metallstrukturen M3c, welche elektrisch mit den zweiten inneren Metallstrukturen M2c wie in 1C veranschaulicht über eine Mehrzahl von zweiten inneren Metalldurchkontaktierungen V2c verbunden sind. Die zweiten äußeren Metalldurchkontaktierungen V2a, die zweiten Zwischenmetalldurchkontaktierungen V2b und die zweiten inneren Metalldurchkontaktierungen V2c können sich durch das zweite Substrat 103 erstrecken.
  • Die ersten äußeren Metalldurchkontaktierungen V1a können vertikal ausgerichtet (das heißt in der Z-Richtung ausgerichtet) sein mit den zweiten äußeren Metalldurchkontaktierungen V2a. Die ersten inneren Metalldurchkontaktierungen V1c können vertikal ausgerichtet sein (das heißt in der Z-Richtung ausgerichtet) mit den zweiten inneren Metalldurchkontaktierungen V2c.
  • Wenigstens eine der dritten inneren Metallstrukturen M3c kann verwendet werden, wenn das Halbleiterpackage 1 unter einem elektrischen Test ist, und andere der dritten inneren Metallstrukturen M3c können verwendet werden, wenn das Halbleiterpackage 1 unter einem aktuellen elektrischen Betrieb ist.
  • Beispielsweise können, wie in 1C veranschaulicht ist, einige der dritten inneren Metallstrukturen M3c sich entlang der Richtung entgegengesetzt zu der X-Richtung von unterhalb der zweiten inneren Metalldurchkontaktierungen V2c erstrecken. Die dritten inneren Metallstrukturen M3c, welche sich in der Richtung entgegengesetzt zu der X-Richtung erstrecken, können verwendet werden, wenn das Halbleiterpackage 1 unter einem aktuellen elektrischen Betrieb ist.
  • Im Gegensatz dazu kann sich, Bezug nehmend auf 1D, der Rest der dritten inneren Metallstrukturen M3c entlang der X-Richtung von unter der zweiten inneren Metalldurchkontaktierungen V2c erstrecken. Die dritten inneren Metallstrukturen M3c, welche sich in der X-Richtung erstrecken, können verwendet werden, wenn das Halbleiterpackage 1 unter einem elektrischen Test ist.
  • Zur Erleichterung der Veranschaulichung zeigt 1A, dass die dritte innere Metallstruktur M3c sich kontinuierlich in sowohl der X-Richtung als auch ihrer entgegengesetzten Richtung von einer Position unter der zweiten inneren Metalldurchkontaktierungen V2c erstreckt. Jede dritte innere Metallstruktur M3c kann sich jedoch aktuell entweder in der Richtung entgegengesetzt zu der X-Richtung, wie in 1C veranschaulicht, oder in der X-Richtung wie in 1D veranschaulicht erstrecken.
  • In einigen Beispielen können, wie in 1B veranschaulicht ist, die ersten äußeren Metallstrukturen M1a Redistributionsleitungen sein, welche Kontaktstellen haben, oder Enden, die mit den ersten Ausgangsanschlüssen 401 gekoppelt sind. Die Kontaktstellen der ersten äußeren Metallstrukturen M1a können in einer geraden Linie entlang der Y-Richtung angeordnet sein. Die ersten inneren Metallstrukturen M1c und die Eingangsmetallstrukturen M1d können erneut verteilt werden, und können Kontaktstellen aufweisen, welche in einer geraden Linie entlang der Y-Richtung angeordnet sind. Die ersten Zwischenmetallstrukturen M1b können eine nicht verteilte Kontaktstellenform haben, und die zweiten Ausgangsanschlüsse 402 können mit den ersten Zwischenmetallstrukturen M1b gekoppelt sein. Die ersten Zwischenmetalldurchkontaktierungen V1b können direkt unter den ersten Zwischenmetallstrukturen M1b vorgesehen sein und vertikal mit den zweiten Ausgangsanschlüssen 402 ausgerichtet sein (das heißt ausgerichtet in der Z-Richtung). Die zweiten inneren Metallstrukturen M2c können eine Kontaktstellenform haben, wie in 1C oder 1D veranschaulicht ist.
  • In anderen Beispielen sind, wie in 1E veranschaulicht ist, die Kontaktstellen der ersten äußeren Metallstrukturen M1a nicht in einer geraden Linie angeordnet. In diesem Fall können die ersten äußeren Metallstrukturen M1a einen minimalen Abstand haben, während die Anzahl von ersten äußeren Metallstrukturen M1a pro Einheitsfläche maximiert ist. Die ersten Zwischenmetallstrukturen M1b, die ersten inneren Metallstrukturen M1c und die Eingangsmetallstrukturen M1d können ähnlich angeordnet sein, um ebenso solche räumlichen Vorteile hinsichtlich ihrer Dichte vorzusehen.
  • Bezug nehmend auf das Beispiel, welches in 1F veranschaulicht ist, können die dritten äußeren Metallstrukturen M3a und die dritten Zwischenmetallstrukturen M3b nicht mit der unteren Passivierschicht 303 bedeckt sein, und können Kontaktstellen aufweisen, welche auf dem unteren Verbindungsbereich 1b freiliegend sind. Die dritten äußeren Metallstrukturen M3a und die dritten Zwischenmetallstrukturen M3b, welche auf dem unteren Verbindungsbereich 1b freiliegend sind, können als Ausgangsanschlüsse dienen und können elektrisch mit einer externen elektrischen Vorrichtung (beispielsweise einem Anzeigefeld) verbunden sein. Beispielsweise können die dritten äußeren Metallstrukturen M3a und die dritten Zwischenmetallstrukturen M3b, welche auf dem unteren Verbindungsbereich 1b freiliegend sind, als äußere Leitungen agieren.
  • Die dritten inneren Metallstrukturen M3c, welche sich entlang der Richtung entgegengesetzt zu der X-Richtung erstrecken, können, wie obenstehend unter Bezugnahme auf 1C diskutiert ist, Kontaktstellen aufweisen, welche auf dem unteren Verbindungsbereich 1b freiliegend sind. Die dritten inneren Metallstrukturen M3c, welche auf dem unteren Verbindungsbereich 1b freiliegend sind, können als Ausgangsanschlüsse dienen, und können elektrisch mit einer externen elektrischen Vorrichtung (beispielsweise einem Anzeigefeld) verbunden sein. Beispielsweise können die dritten inneren Metallstrukturen M3c, welche auf dem unteren Verbindungsbereich 1b freiliegend sind, als äußere Leitungen agieren.
  • Die dritten äußeren Metallstrukturen M3a, die dritten Zwischenmetallstrukturen M3b und die dritten inneren Metallstrukturen M3c können entweder in einer geraden Linie entlang der Y-Richtung oder als abgestuft beziehungsweise versetzt relativ zueinander, wenn entlang der Y-Richtung betrachtet, wie in 1E veranschaulicht ist, angeordnet sein.
  • Bezug nehmend auf das Beispiel, welches in 1G und 1H gezeigt ist, können, wie die ersten Zwischenmetallstrukturen M1b, die ersten inneren Metallstrukturen M1c eine nicht verteilte Kontaktstellenform haben, und die dritten Ausgangsanschlüsse 403 können mit den ersten inneren Metallstrukturen M1c gekoppelt sein. Die ersten inneren Metalldurchkontaktierungen V1c können direkt unter den ersten inneren Metallstrukturen M1c vorgesehen sein und vertikal in der Z-Richtung mit den dritten Ausgangsanschlüssen 403 und den zweiten inneren Metalldurchkontaktierungen V2c ausgerichtet sein.
  • Gemäß den erfinderischen Konzepten können die Ausgangsanschlüsse 401 bis 403 in wenigstens drei Reihen beziehungsweise Zeilen oder anderen reihenähnlichen beziehungsweise zeilenähnlichen Anordnungen (Gruppen) versetzt in der X-Richtung angeordnet sein. Zusätzlich können Kontaktstellen, welche mit den Ausgangsanschlüssen 401 bis 403 jeweils gekoppelt sind, demnach ebenso in wenigstens drei Reihen oder Gruppen versetzt in der X-Richtung angeordnet sein. Wie obenstehend erwähnt ist, kann das Packagesubstrat 10 darauf mit der ersten bis dritten Metallstrukturschicht M1 bis M3 mit den Ausgangsanschlüssen 401 bis 403 gekoppelt so angeordnet vorgesehen sein. In jeder der ersten und dritten Metallstrukturschicht M1 und M3 können die Metallstrukturen in wenigstens drei Reihen oder Gruppen versetzt voneinander in der X-Richtung, das heißt in der Richtung, in welcher die Leitungen der Metallstrukturschicht sich erstrecken, angeordnet sein. Demzufolge kann das Halbleiterpackage 1 ohne Fehlanordnung von und/oder einem elektrischen Kurzschluss zwischen den Leitungen, welche durch die erste bis dritte Metallstrukturschicht M1 bis M3 vorgesehen sind, hergestellt werden, insbesondere, wenn das Halbleiterpackage 1 in einer Anzeige mit hoher Auflösung eingesetzt wird, welche eine relativ große Anzahl von Kanälen (beispielsweise 4000 Kanäle oder mehr) und einen kleinen Kanalabstand (beispielsweise 7 bis 9µm oder weniger) hat.
  • 11 veranschaulicht ein anderes Beispiel eines Halbleiterpackage gemäß den erfinderischen Konzepten.
  • Bezug nehmend auf 11 kann das Halbleiterpackage 11 ähnlich zu dem Halbleiterpackage 1 sein. Das Halbleiterpackage 11 kann ferner eine elektrische Teststruktur auf einem Ende 10a und einem entgegengesetzten Ende 10b davon aufweisen. Beispielsweise kann wenigstens eine der dritten äußeren Metallstrukturen M3a verwendet werden, wenn das Halbleiterpackage 11 unter einem elektrischen Test ist, und andere der dritten äußeren Metallstrukturen M3a können verwendet werden, wenn das Halbleiterpackage 11 unter einem aktuellen elektrischen Betrieb ist.
  • Beispielsweise können einige der dritten äußeren Metallstrukturen M3a sich entlang der Richtung entgegengesetzt zu der X-Richtung von unter der zweiten äußeren Metalldurchkontaktierungen V2a erstrecken. Die dritten äußeren Metallstrukturen M3a, welche sich entlang der Richtung entgegengesetzt zu der X-Richtung erstrecken, können auf dem einen Ende 10a des Halbleiterpackages 11 freiliegend sein, und können als Ausgangsanschlüsse von Testsignalen dienen, welche von den ersten Ausgangsanschlüssen 401 vorgesehen sind.
  • Im Gegensatz dazu kann sich der Rest der dritten äußeren Metallstrukturen M3a entlang der X-Richtung von unter den zweiten äußeren Metalldurchkontaktierungen V2a erstrecken. Die dritten äußeren Metallstrukturen M3a, welche sich entlang der X-Richtung erstrecken, können auf dem unteren Verbindungsbereich 1b freiliegend sein und verwendet werden, wenn das Halbleiterpackage 11 unter einem aktuellen elektrischen Betrieb ist.
  • Jede der zweiten Zwischenmetallstrukturen M2b, welche sich entlang der X-Richtung von unter den ersten Zwischenmetalldurchkontaktierungen V1b wie obenstehend unter Bezugnahme auf 1D diskutiert, erstrecken, können elektrisch über eine Testdurchkontaktierung V2d, welches sich durch das zweite Substrat 103 erstreckt, mit einer Testmetallstruktur M3d verbunden sein, welche auf der unteren Oberfläche 103b des zweiten Substrats 103 vorgesehen ist. Die Testmetallstruktur M3d kann ein Teil der dritten Metallstrukturschicht M3 sein und kann als ein Ausgangsanschluss eines Testsignals dienen, welches von dem zweiten Ausgangsanschluss 402 vorgesehen ist.
  • Wenn das Halbleiterpackage 11 unter einem elektrischen Test ist, kann das Halbleiterpackage 11 die dritten inneren Metallstrukturen M3c, welche sich entlang der X-Richtung von unter den zweiten inneren Metalldurchkontaktierungen V2c wie obenstehend unter Bezugnahme auf 1D diskutiert erstrecken, verwenden. Jede der dritten inneren Metallstrukturen M3c, welche sich entlang der X-Richtung erstreckt, kann auf dem entgegengesetzten Ende 10a des Halbleiterpackages 11 freiliegend sein und kann als ein Ausgangsanschluss eines Testsignals dienen, welches von dem dritten Ausgangsanschluss 403 vorgesehen ist.
  • Eine oder alle der Eingangsmetallstrukturen M1d können elektrisch mit einer Testdurchkontaktierung V1d verbunden sein, welche sich durch das erste Substrat 101 hindurch erstreckt, zu einer Testmetallkontaktstelle M2d, welche auf der unteren Oberfläche 101b des ersten Substrats 101 vorgesehen ist und ein Teil der zweiten Metallstrukturschicht M2 ist, und mit einer Testmetallstruktur M3e, welche auf der unteren Oberfläche 103b des zweiten Substrats 103 vorgesehen ist und ein Teil der dritten Metallstrukturschicht M3 ist. Die Testmetalldurchkontaktierung V1d kann vertikal mit der Testmetalldurchkontaktierung V2c ausgerichtet sein (das heißt in der Z-Richtung ausgerichtet). Wenn die Eingangsmetallstruktur M1d ein Testsignal über die Testmetallstruktur M3e empfängt, kann das Halbleiterpackage 11 unter einem elektrischen Test sein. Eine oder alle der Eingangsmetallstrukturen M1d können verwendet werden, wenn der elektrische Test durchgeführt wird.
  • Die 2A bis 2C sind Konzeptdiagramme, welche Halbleitermodule gemäß den erfinderischen Konzepten zeigen.
  • Bezug nehmend auf 2A kann das Halbleitermodul 1000 das Halbleiterpackage und eine erste und zweite externe elektrische Vorrichtung 510 und 520 aufweisen, welche elektrisch mit dem Halbleiterpackage 1 verbunden sind. Die erste externe elektrische Vorrichtung 510 kann elektrisch mit den Eingangsmetallstrukturen M1d verbunden sein, welche auf dem oberen Verbindungsbereich 1a freiliegend sind, und die zweite externe elektrische Vorrichtung 520 kann elektrisch mit den dritten äußeren Metallstrukturen M3a, den dritten Zwischenmetallstrukturen M3b und den dritten inneren Metallstrukturen M3c, welche auf dem unteren Verbindungsbereich 1b freiliegend sind, verbunden sein. Die erste externe elektrische Vorrichtung 510 kann eine flexible bedruckte beziehungsweise gedruckte Leiterplatte (FPCB) sein, und die zweite externe elektrische Vorrichtung 520 kann ein Anzeigefeld (Panel) sein. Das Anzeigefeld kann ein Nicht-Touch- oder Touch-Anzeigefeld einer mobilen Vorrichtung sein, ein Nicht-Touch- oder Touch-Anzeigefeld eines Computers oder TV oder dergleichen.
  • Die gestrichelten Linien in 2A und zeigen direkte oder indirekte elektrische Verbindungen an. Das Halbleiterpackage 1 kann elektrische Signale über den oberen Verbindungsbereich 1a von der ersten externen elektrischen Vorrichtung 510 empfangen, und die empfangenen elektrischen Signale können über den unteren Verbindungsbereich 1b zu der zweiten externen elektrischen Vorrichtung 520 ausgegeben werden.
  • Die erste und die zweite externe elektrische Vorrichtung 510 und 520 können über das Halbleiterpackage 1 hinüber in einem geraden Zustand wie in 2B veranschaulicht oder in einem gebogenen Zustand wie in 2C veranschaulicht, elektrisch verbunden sein. Das Halbleitermodul kann das Halbleiterpackage 11 der 11 anstelle des Halbleiterpackages 1 aufweisen.
  • Die 3A bis 3I veranschaulichen ein Verfahren zum Herstellen eines Halbleiterpackage gemäß den erfinderischen Konzepten.
  • Bezug nehmend auf 3A kann ein erstes Substrat 101 vorgesehen sein, um eine erste Keimschicht 201 auf jeder einer oberen Oberfläche 101a und einer unteren Oberfläche 101b davon zu haben, und um eine Mehrzahl von ersten Durchgangslöchern 105 a bis 105d zu haben, welche sich dort hindurch erstrecken. Das erste Substrat 101 kann ein flexibles oder ein starres Substrat sein. Beispielsweise kann das erste Substrat 101 ein flexibles Substrat aus Polyimid (PI) sein. Die erste Keimschicht 201 kann Nickel (Ni), Chrom (Cr), Kupfer (Cu) oder eine Kombination davon aufweisen. Nachdem die erste Keimschicht 201 auf jeder der oberen Oberfläche 101a und der unteren Oberfläche 101b des ersten Substrats 101 gebildet ist, kann ein Laser verwendet werden, um durch die ersten Keimschichten 201 und das Substrat 101 zu bohren, um die ersten Durchgangslöcher 105a bis 105d zu bilden. Wenn in einer Draufsicht betrachtet, kann eines 105c der ersten Durchgangslöcher 105a bis 105d in positionaler Fehlausrichtung mit anderen Durchgangslöchern 105a, 105b und 105d sein, welche auf der gleichen Linie angeordnet sind. Nachdem die ersten Durchgangslöcher 105a bis 105d gebildet sind, kann das erste Substrat 101 einem Plattierungsprozess unterworfen werden, um leitfähige Durchkontaktierungen in den ersten Durchgangslöchern 105a bis 105d zu bilden.
  • Beispielsweise kann unter Bezugnahme auf 3B eine erste fotoempfindliche beziehungsweise lichtempfindliche Schicht 21 gebildet werden und eine erste Plattierungsschicht 203 kann gebildet werden. Die erste lichtempfindliche Schicht 21 kann auf der oberen und unteren Oberfläche 101a und 101b des ersten Substrats 101 durch ein nacheinander folgendes Durchführen eines Trockenfilmfotolack-Laminierprozesses, eines Belichtungsprozesses und eines Entwicklungsprozesses gebildet werden. Die erste Plattierungsschicht 203 kann gebildet werden durch ein Plattieren der resultierenden Struktur mit Kupfer. Die erste Plattierungsschicht 203 kann auf der oberen und unteren Oberfläche 101a und 101b des ersten Substrats 101 und innerhalb der ersten Durchgangslöcher 105a bis 105d gebildet werden.
  • Bezug nehmend auf 3C kann die erste lichtempfindliche Schicht 21 entfernt werden und ein Entfernungsprozess kann auf der ersten Keimschicht 201, welche durch die Entfernung der ersten lichtempfindlichen Schicht 21 freiliegend ist, durchgeführt werden. Die Entfernung der ersten Keimschicht 201 kann teilweise die obere und untere Oberfläche 101a und 101b des ersten Substrats 101 freilegen. Die erste Plattierungsschicht 203 auf der unteren Oberfläche 101b des ersten Substrats 101 kann mit der ersten Plattierungsschicht 203 verbunden sein, welche das Durchgangsloch 105b inmitten der ersten Durchgangslöcher 105a bis 105d füllt, jedoch nicht mit der ersten Plattierungsschicht 203, welche andere Durchgangslöcher 105a, 105c und 105d füllt.
  • Bezug nehmend auf 3D kann ein zweites Substrat 103 auf der unteren Oberfläche 101b des ersten Substrats 101 vorgesehen sein und ein Laserbohrprozess kann durchgeführt werden, um zweite Durchgangslöcher 107a bis 107e in dem zweiten Substrat 103 zu bilden. Das zweite Substrat 103 kann ein flexibles oder starres Substrat sein. Beispielsweise kann das zweite Substrat 103 ein flexibles Substrat aus Polyimid (PI) sein. Bevor der Laserbohrprozess durchgeführt wird, kann eine zweite Keimschicht 205 auf einer unteren Oberfläche 103b des zweiten Substrats 103 gebildet werden. Die zweite Keimschicht 205 kann Nickel (Ni), Chrom (Cr), Kupfer (Cu) oder eine Kombination davon aufweisen. Eine obere Oberfläche 103a des zweiten Substrats 103 kann entweder die untere Oberfläche 101b des ersten Substrats 101 berühren oder ein Klebstoff kann zwischen der oberen Oberfläche 103a des zweiten Substrats 103 und der unteren Oberfläche 101b des ersten Substrats 101 vorgesehen sein. Nachdem die zweiten Durchgangslöcher 107a bis 107e gebildet sind, kann das zweite Substrat 103 einem Plattierungsprozess unterzogen werden, um Durchgangskontaktierungen in den zweiten Durchgangslöchern 107a bis 107e zu bilden, um leitfähig zu werden.
  • Beispielsweise kann unter Bezugnahme auf 3E eine zweite lichtempfindliche Schicht 23 gebildet werden und eine zweite Plattierungsschicht 207 kann gebildet werden. Die zweite lichtempfindliche Schicht 23 kann auf der oberen Oberfläche 101a des ersten Substrats 101 und der unteren Oberfläche 103b des zweiten Substrats 103 durch ein nacheinander folgendes Durchführen eines Trockenfilmfotolack-Laminierprozesses, eines Belichtungsprozesses und eines Entwicklungsprozesses gebildet werden. Die zweite lichtempfindliche Schicht 23 auf der oberen Oberfläche 101a des ersten Substrats 101 kann die erste Plattierungsschicht 203 auf der oberen Oberfläche 101a des ersten Substrats 101 bedecken. Die zweite Plattierungsschicht 207 kann auf der unteren Oberfläche 103b des zweiten Substrats 103 und innerhalb der zweiten Durchgangslöcher 107a bis 107e gebildet werden.
  • Bezug nehmend auf 3F kann die zweite lichtempfindliche Schicht 23 entfernt werden und ein Entfernungsprozess kann auf der zweiten Keimschicht 205, welche durch die Entfernung der zweiten lichtempfindlichen Schicht 23 freiliegend ist, durchgeführt werden. Die Entfernung der zweiten Keimschicht 205 kann die untere Oberfläche 103b des zweiten Substrats 103 teilweise freilegen. Die erste Keimschicht 201 und die erste Plattierungsschicht 203 können eine Metallschicht 202 bilden, welche eine erste Metallstrukturschicht M1 auf der oberen Oberfläche 101a des ersten Substrats 101 aufweist und eine zweite Metallstrukturschicht M2 auf der unteren Oberfläche 101b des ersten Substrats 101 aufweist. Die zweite Keimschicht 205 und die zweite Plattierungsschicht 207 können eine Metallschicht 206 bilden, welche eine dritte Metallstrukturschicht M3 auf der unteren Oberfläche 103b des zweiten Substrats 103 aufweist. Die erste bis dritte Metallstruktur M1 bis M3 können der ersten bis dritten Metallstruktur M1 bis M3 des Halbleiterpackages 11, welches obenstehend unter Bezugnahme auf 1I diskutiert ist, entsprechen.
  • Die Metallschicht 202 kann ferner erste Metalldurchkontaktierungen V1a bis V1d aufweisen, welche sich durch das erste Substrat 101 erstrecken. Die Metallschicht 206 kann ferner zweite Metalldurchkontaktierungen V2a bis V2c aufweisen, welche sich durch das zweite Substrat 103 hindurch erstrecken. Die ersten Metalldurchkontaktierungen V1a bis V1d können den Metalldurchkontaktierungen V1a bis V1d des Halbleiterpackages 11 entsprechen. Die zweiten Metalldurchkontaktierungen V2a bis V2c können den Metalldurchkontaktierungen V2a bis V2c des Halbleiterpackages 11 entsprechen.
  • Bezug nehmend auf 3G kann ein Lötstopplackdruckprozess durchgeführt werden, um Passivierschichten 301 und 303 zu bilden, wobei der Prozess im Wesentlichen die Herstellung eines Packagesubstrats 10 vollenden kann. Die Passivierschichten 301 und 303 können eine obere Passivierschicht 301, welche auf der oberen Oberfläche 101a des ersten Substrats 101 vorgesehen ist und teilweise die erste Metallstrukturschicht M1 bedeckt, und eine untere Passivierschicht 303, welche auf der unteren Oberfläche 103b des zweiten Substrats 103 vorgesehen ist und teilweise die dritte Metallstrukturschicht M3 bedeckt, aufweisen. Die erste Metallstrukturschicht M1 kann einen Abschnitt haben, welcher nicht mit der oberen Passivierschicht 301 bedeckt ist, und eine Plattierungsschicht, beispielsweise eine dünne Plattierungsschicht 209 kann ferner auf dem nicht bedeckten Abschnitt der ersten Metallstrukturschicht M1 gebildet werden. Die dritte Metallstrukturschicht M3 kann einen Abschnitt haben, welche nicht mit der unteren Passivierschicht 303 bedeckt ist, und eine Plattierungsschicht, beispielsweise eine dünne Plattierungsschicht 209 kann ferner auf dem nicht bedeckten Abschnitt der dritten Metallstrukturschicht M3 gebildet werden. Zur Klarheit ist die dünne Plattierungsschicht 209 in den 3H und 31, welche untenstehend beschrieben sind, nicht veranschaulicht.
  • Bezug nehmend auf 3H kann ein Halbleiterchip 400 auf dem Packagesubstrat 10 angebracht werden, welcher Schritt im Wesentlichen die Herstellung eines Halbleiterpackage 11 vollenden kann. Das Halbleiterpackage 11 kann dem Halbleiterpackage 11 entsprechen, welches obenstehend unter Bezugnahme auf 1I beschrieben ist. Beispielsweise kann der Halbleiterchip 400 einen Anzeigetreiber-IC oder DDI aufweisen. Der Halbleiterchip 400 und die erste Metallstrukturschicht M1 können elektrisch über eine Mehrzahl von Verbindungsanschlüssen 401, 402, 403 und 404 verbunden sein. Ein erster bis dritter Verbindungsanschluss 401, 402 und 403 inmitten der Verbindungsanschlüsse 401 bis 404 können als Ausgangsanschlüsse dienen, und vierte Verbindungsanschlüsse 404 können als Eingangsanschlüsse dienen. Eine Unter-Füll-Schicht 407 kann zwischen dem Packagesubstrat 10 und dem Halbleiterchip 400 gebildet werden, die Verbindungsanschlüsse 401 bis 404 von außerhalb schützend und einen Kontakt zwischen den Verbindungsanschlüssen 401 bis 404 verhindernd. Das Halbleiterpackage 11 kann an einem Ende 10A und einem entgegengesetzten Ende 10b davon eine elektrische Teststruktur ähnlich zu derjenigen, welche obenstehend unter Bezugnahme 1I diskutiert ist, aufweisen.
  • Bezug nehmend auf 31 können das eine Ende 10a und das entgegengesetzte Ende 10b des Halbleiterpackages 11 abgeschnitten werden, um ein Halbleiterpackage 1 herzustellen, welches einen oberen Verbindungsbereich 1a und einen unteren Verbindungsbereich 1b aufweist. Das Halbleiterpackage 1 kann dem Halbleiterpackage 1 der 1A entsprechen. Die erste Metallstrukturschicht M1 kann einen Teil haben, welcher auf der oberen Oberfläche 101a des ersten Substrats 101 freiliegend ist, und der freiliegende Teil der ersten Metallstrukturschicht M1 kann den oberen Verbindungsbereich 1a bilden, welcher in der Lage ist, als ein Eingangsanschluss zu dienen. Die dritte Metallstrukturschicht M3 kann einen Teil haben, welcher auf der unteren Oberfläche 103b des zweiten Substrats 103 freiliegend ist, und der freiliegende Teil der dritten Metallstrukturschicht M3 kann den unteren Verbindungsbereich 1b bilden, welcher in der Lage ist, als ein Ausgangsanschluss zu dienen. Die erste Metallstrukturschicht M1 kann einen anderen Teil unter dem Halbleiterchip 400 haben, und der andere Teil der ersten Metallstrukturschicht M1 kann einen Chipverbindungsbereich 1c bilden, welcher elektrisch mit dem Halbleiterchip 400 verbunden ist.
  • Gemäß erfinderischen Konzepten kann ein Packagesubstrat mit einer Mehrzahl von gestapelten ersten bis dritten Metallstrukturen vorgesehen sein derart, dass eine Mehrzahl von Kontaktstellen, welche einen minimalen Abstand haben, für eine elektrische Verbindung verwendet werden kann. Ein Halbleiterpackage kann durch ein elektronisches Produkt wie beispielsweise ein Anzeigefeld einer hohen Auflösung oder ein Mehrkanalanzeigefeld, ohne eine Kontaktstellen-Fehlanordnung und/oder einen elektrischen Kurzschluss eingesetzt werden.

Claims (20)

  1. Halbleiterpackage (1,11), das Folgendes aufweist: einen Halbleiterchip (400); ein Packagesubstrat (10), welches eine obere Oberfläche hat, auf welcher der Halbleiterchip (400) angebracht ist, und eine untere Oberfläche entgegengesetzt zu der oberen Oberfläche; eine obere Metallstrukturschicht (M1) auf der oberen Oberfläche des Packagesubstrats (10), wobei die obere Metallstrukturschicht (M1) einen oberen Verbindungsbereich (1a) hat, welcher sich entlang einer Sektion der oberen Oberfläche des Packagessubstrats (10) erstreckt und bestimmt ist zum elektrischen Verbinden einer externen elektrischen Vorrichtung mit dem Halbleiterpackage (1, 11), und wobei die obere Metallstrukturschicht (M1) einen Chipverbindungsbereich (1c) hat, an welchem der Halbleiterchip (400) elektrisch mit der oberen Metallstrukturschicht (M1) verbunden ist; eine untere Metallstrukturschicht (M3) auf der unteren Oberfläche des Packagesubstrats (10), wobei die untere Metallstrukturschicht (M3) einen unteren Verbindungsbereich (1b) hat, welcher sich entlang einer Sektion der unteren Oberfläche des Packagesubstrats (10) erstreckt und bestimmt ist zum elektrischen Verbinden einer anderen externen elektrischen Vorrichtung mit dem Halbleiterpackage (1,11); und eine Zwischenmetallstrukturschicht (M2) in dem Packagesubstrat (10) und elektrisch die obere Metallstrukturschicht (M1) und die untere Metallstrukturschicht (M3) verbindend, wobei die obere Metallstrukturschicht (M1) eine Mehrzahl von ersten Metallstrukturen (M1a-M1d) aufweist, welche Leitungen aufweisen, welche sich in einer longitudinalen Richtung (X) auf der oberen Oberfläche des Packagesubstrats (10) erstrecken, wobei die ersten Metallstrukturen (M1a-M1d) in einer Mehrzahl von Gruppen auf den Chipverbindungsbereichen angeordnet sind, wobei in jeder der Gruppen der ersten Metallstrukturen (M1a-M1d) die ersten Metallstrukturen (M1a-M1d) relativ zueinander in einer Richtung (Y) beabstandet sind, welche die longitudinale Richtung (X) schneidet, in welcher sich die Leitungen der oberen Metallstrukturschicht (M1) erstrecken, wohingegen die Gruppen der ersten Metallstrukturen (M1a-M1d) voneinander in der longitudinalen Richtung (X) versetzt sind, in welcher sich die Leitungen der oberen Metallstrukturschicht (M1) erstrecken, wobei die Zwischenmetallstrukturschicht (M2) eine Mehrzahl von zweiten Metallstrukturen (M2a-M2c) aufweist; wobei die untere Metallstrukturschicht (M3) eine Mehrzahl von dritten Metallstrukturen (M3a-M3c) aufweist, welche Leitungen aufweisen, welche sich longitudinal auf der unteren Oberfläche des Packagesubstrats (10) erstrecken, und wobei in jeder der Gruppen der dritten Metallstrukturen (M3a-M3c) die dritten Metallstrukturen (M3a-M3c) relativ zueinander beabstandet sind in einer Richtung (Y), welche die longitudinale Richtung (X) schneidet, in welcher die Leitungen der unteren Metallstrukturschicht (M3) sich erstrecken, wohingegen die Gruppen der dritten Metallstrukturen (M3a-M3c) voneinander in der longitudinalen Richtung (X) versetzt sind, in welcher sich die Leitungen der unteren Metallstrukturschicht (M3) erstrecken.
  2. Halbleiterpackage (1,11) nach Anspruch 1, wobei das Packagesubstrat (10) Folgendes aufweist: ein erstes flexibles Substrat (101), welches eine obere Oberfläche (101a) aufweist, auf welcher die obere Metallstrukturschicht (M1) vorgesehen ist, und eine untere Oberfläche (101b), auf welcher die Zwischenmetallstrukturschicht (M2) vorgesehen ist; und ein zweites flexibles Substrat (103), welches eine obere Oberfläche (103a) aufweist, welche der unteren Oberfläche (101b) des ersten flexiblen Substrats (101) zugewandt ist, und eine untere Oberfläche (103b), auf welcher die untere Metallstrukturschicht (M3) vorgesehen ist.
  3. Halbleiterpackage (1,11) nach Anspruch 1, ferner aufweisend eine Mehrzahl von Verbindungsanschlüssen (401 - 404), welche zwischen dem Halbleiterchip (400) und dem Packagesubstrat (10) zwischenliegend angeordnet sind; wobei die Verbindungsanschlüsse (401 - 404) Folgendes aufweisen: eine Mehrzahl von ersten Ausgangsanschlüssen (401), welche in einer ersten Richtung angeordnet sind; eine Mehrzahl von zweiten Ausgangsanschlüssen (402), welche in der ersten Richtung angeordnet sind, wobei die Mehrzahl von zweiten Ausgangsanschlüssen (402) in einer zweiten Richtung relativ zu der Mehrzahl von ersten Ausgangsanschlüssen versetzt ist, wobei die zweite Richtung die erste Richtung schneidet; eine Mehrzahl von dritten Ausgangsanschlüssen (403), welche in der ersten Richtung angeordnet sind, wobei die Mehrzahl von dritten Ausgangsanschlüssen (403) in der zweiten Richtung relativ zu der Mehrzahl von zweiten Ausgangsanschlüssen (402) versetzt ist; und eine Mehrzahl von Eingangsanschlüssen (404), welche in der ersten Richtung angeordnet sind, wobei die Mehrzahl von Eingangsanschlüssen (404) in der zweiten Richtung relativ zu der Mehrzahl von dritten Ausgangsanschlüssen (403) versetzt ist.
  4. Halbleiterpackage (1,11) nach Anspruch 3, wobei die ersten Metallstrukturen (M1a-M1d) der oberen Metallstrukturschicht (M1) Folgendes aufweisen: eine Mehrzahl von ersten äußeren Metallstrukturen (M1a), welche elektrisch mit den ersten Ausgangsanschlüssen (401) verbunden sind und eine erste der Gruppen der ersten Metallstrukturen (M1a-M1d) bilden; eine Mehrzahl von ersten Zwischenmetallstrukturen (M1b), welche elektrisch mit den zweiten Ausgangsanschlüssen (402) verbunden sind und eine zweite der Gruppen der ersten Metallstrukturen (M1a-M1d) bilden. eine Mehrzahl von ersten inneren Metallstrukturen (M1c), welche elektrisch mit den dritten Ausgangsanschlüssen (403) verbunden sind und eine dritte der Gruppen der dritten Metallstrukturen bilden; und eine Mehrzahl von Eingangsmetallstrukturen (M1d), welche elektrisch mit den Eingangsanschlüssen (404) verbunden sind und eine vierte der Gruppen der dritten Metallstrukturen bilden.
  5. Halbleiterpackage (1,11) nach Anspruch 4, wobei die Eingangsmetallstrukturen (M1d) äußere Leitungen aufweisen, welche den oberen Verbindungsbereich bilden.
  6. Halbleiterpackage (1,11) nach Anspruch 4, wobei die ersten äußeren Metallstrukturen (M1a) Leitungen aufweisen, welche sich longitudinal von unter den ersten Ausgangsanschlüssen (401) in einer Richtung weg von dem oberen Verbindungsbereich erstrecken, wobei die ersten Zwischenmetallstrukturen (M1b) Metallkontaktstellen aufweisen, welche direkt unter den zweiten Ausgangsanschlüssen (402) jeweils angeordnet sind, und wobei die ersten inneren Metallstrukturen (M1c) Leitungen aufweisen, welche sich longitudinal in einer Richtung von unter den dritten Ausgangsanschlüssen (403) in Richtung des oberen Verbindungsbereichs erstrecken, und/oder die ersten inneren Metallstrukturen (M1c) Metallkontaktstellen aufweisen, welche direkt unter den dritten Ausgangsanschlüssen (403) angeordnet sind.
  7. Halbleiterpackage (1,11) nach Anspruch 3, wobei die Mehrzahl von zweiten Metallstrukturen der (M2a-M2c) Zwischenmetallstrukturschicht (M2) Folgendes aufweist: eine Mehrzahl von zweiten äußeren Metallstrukturen (M2a), welche elektrisch mit den ersten Ausgangsanschlüssen (401) verbunden sind; eine Mehrzahl von zweiten Zwischenmetallstrukturen (M2b), welche elektrisch mit den zweiten Ausgangsanschlüssen (402) verbunden sind; und eine Mehrzahl von zweiten inneren Metallstrukturen (M2c), welche elektrisch mit den dritten Ausgangsanschlüssen (403) verbunden sind, wobei die zweiten Zwischenmetallstrukturen (M2b) sich von unter den zweiten Ausgangsanschlüssen (402) zu Orten in Richtung eines Bereichs erstrecken, welcher vertikal mit dem unteren Verbindungsbereich ausgerichtet ist.
  8. Halbleiterpackage (1,11) nach Anspruch 3, wobei die Mehrzahl von dritten Metallstrukturen (M3a-M3c) der unteren Metallstrukturschicht (M3) Folgendes aufweist: eine Mehrzahl von dritten äußeren Metallstrukturen (M3a), welche elektrisch mit den ersten Ausgangsanschlüssen (401) verbunden sind und eine erste der Gruppen der dritten Metallstrukturen (M3a-M3c) bilden; eine Mehrzahl von dritten Zwischenmetallstrukturen (M3b), welche elektrisch mit den zweiten Ausgangsanschlüssen (402) verbunden sind und eine zweite der Gruppen der dritten Metallstrukturen (M3a-M3c) bilden; und eine Mehrzahl von dritten inneren Metallstrukturen (M3c), welche elektrisch mit den dritten Ausgangsanschlüssen (403) verbunden sind und eine dritte der Gruppen der dritten Metallstrukturen (M3a-M3c) bilden, wobei die dritten inneren Metallstrukturen (M3c) sich von unter den dritten Ausgangsanschlüssen (403) erstrecken und den unteren Verbindungsbereich der unteren Metallstrukturschicht (M3) bilden.
  9. Halbleiterpackage (1,11) nach Anspruch 8, wobei die dritten äußeren Metallstrukturen (M3a) Metallkontaktstellen aufweisen, welche den unteren Verbindungsbereich bilden, wobei die dritten Zwischenmetallstrukturen (M3b) Metallkontaktstellen aufweisen, welche den unteren Verbindungsbereich bilden, und wobei die dritten inneren Metallstrukturen (M3c) Metallkontaktstellen aufweisen, welche den unteren Verbindungsbereich bilden, wobei die Metallkontaktstellen der dritten äußeren Metallstrukturen (M3a) in einer Reihe voneinander beabstandet angeordnet sind, wobei die Metallkontaktstellen der dritten Zwischenmetallstrukturen (M3b) in einer Reihe voneinander beabstandet angeordnet sind, und wobei die Metallkontaktstellen der dritten inneren Metallstrukturen (M3c) in einer Reihe voneinander beabstandet angeordnet sind, und in jeder der Reihen der Metallkontaktstellen die Metallkontaktstellen der Reihe voneinander in einer Richtung beabstandet sind, welche die longitudinale Richtung schneidet, in welcher die Leitungen der unteren Metallstrukturschicht (M3) sich erstrecken, wohingegen die Zeilen der Metallkontaktstellen voneinander in der longitudinalen Richtung beabstandet sind, in welcher sich die Leitungen der unteren Metallstrukturschicht (M3) erstrecken.
  10. Halbleiterpackage (1,11) nach Anspruch 8, wobei die dritten äußeren Metallstrukturen (M3a) eine Mehrzahl von Metallkontaktstellen aufweisen, welche elektrisch mit den ersten Ausgangsanschlüssen (401) verbunden sind und den unteren Verbindungsbereich der unteren Metallstrukturschicht (M3) bilden, wobei die dritten Zwischenmetallstrukturen (M3b) eine Mehrzahl von Metallkontaktstellen aufweisen, welche elektrisch mit den zweiten Ausgangsanschlüssen (402) verbunden sind und den unteren Verbindungsbereich der unteren Metallstrukturschicht (M3) bilden, und die dritten inneren Metallstrukturen (M3c) eine Mehrzahl von Metallkontaktstellen aufweisen, welche elektrisch mit den dritten Ausgangsanschlüssen (403) verbunden sind und den unteren Verbindungsbereich der unteren Metallstrukturschicht (M3) bilden.
  11. Halbleiterpackage (1,11) nach Anspruch 1, ferner aufweisend: eine obere Metalldurchkontaktierung (V1a-V1d), welche sich vertikal erstreckt und elektrisch die obere Metallstrukturschicht (M1) und die Zwischenmetallstrukturschicht (M2) verbindet; und eine untere Metalldurchkontaktierung (V2a-V2d), sich welche sich vertikal erstreckt zwischen der Zwischenmetallstrukturschicht (M2) und der unteren Metallstrukturschicht (M3) und diese elektrisch verbindet.
  12. Halbleiterpackage (1,11) nach Anspruch 1, ferner aufweisend eine Mehrzahl von zusätzlichen elektrischen Strukturen an entgegengesetzten Enden des Packagesubstrats (10).
  13. Halbleiterpackage (1,11) nach Anspruch 12, wobei die obere Metallstrukturschicht (M1), die untere Metallstrukturschicht (M3) und die Zwischenmetallstrukturschicht (M2) sich kollektiv in Richtung der entgegengesetzten Enden des Packagesubstrats (10) erstrecken, und wobei jede der zusätzlichen elektrischen Strukturen integral mit einer der oberen Metallstrukturschicht (M1), der unteren Metallstrukturschicht (M3) und der Zwischenmetallstrukturschicht (M2) ist.
  14. Halbleiterpackage (1,11), das Folgendes aufweist: einen Halbleiterchip (400); ein erstes Substrat (101), welches eine erste obere Oberfläche (101a) hat, auf welcher der Halbleiterchip (400) angebracht ist, und eine erste untere Oberfläche (101b), entgegengesetzt zu der ersten oberen Oberfläche (101a); ein zweites Substrat (103), welches eine zweite obere Oberfläche (103a) hat, welche der ersten unteren Oberfläche (101b) zugewandt ist und eine zweite untere Oberfläche (103b) entgegengesetzt zu der zweiten oberen Oberfläche (103a); eine erste Metallstrukturschicht (M1) auf der ersten oberen Oberfläche (101a), wobei die erste Metallstrukturschicht (M1) einen Chipverbindungsbereich (1c) aufweist, an welchem der Halbleiterchip (400) elektrisch mit der ersten Metallstrukturschicht (M1) verbunden ist, und einen oberen Verbindungsbereich (1a), welcher bestimmt ist für ein elektrisches Verbinden des Halbleiterpackages (1,11) mit einer externen elektrischen Vorrichtung, wobei der obere Verbindungsbereich (1a) entlang einer Sektion der ersten oberen Oberfläche (101a) angeordnet ist; eine zweite Metallstrukturschicht (M2) auf der ersten unteren Oberfläche (101b) und elektrisch mit der ersten Metallstrukturschicht (M1) verbunden; und eine dritte Metallstrukturschicht (M3) auf der zweiten unteren Oberfläche (103b) und elektrisch mit der zweiten Metallstrukturschicht (M2) verbunden, wobei die dritte Metallstrukturschicht (M3) einen unteren Verbindungsbereich (1b) auf einer Sektion der zweiten unteren Oberfläche (103b) hat, wobei der untere Verbindungsbereich (1b) bestimmt ist für ein elektrisches Verbinden einer anderen externen elektrischen Vorrichtung mit dem Halbleiterpackage (1,11), wobei die erste Metallstrukturschicht (M1) eine Mehrzahl von ersten Metallstrukturen (M1a-M1d) aufweist, welche Leitungen aufweisen, welche sich in einer longitudinalen Richtung auf der ersten oberen Oberfläche (101a) erstrecken, wobei die ersten Metallstrukturen (M1a-M1d) in einer Mehrzahl von Gruppen auf dem Chipverbindungsbereich (1c) angeordnet sind, wobei in jeder der Gruppen der ersten Metallstrukturen (M1a-M1d) die ersten Metallstrukturen (M1a-M1d) relativ zueinander in einer Richtung beabstandet sind, welche die longitudinale Richtung schneidet, in welcher die Leitungen der ersten Metallstrukturschicht (M1) sich erstrecken, wohingegen die Gruppen der ersten Metallstrukturen (M1a-M1d) voneinander in der longitudinalen Richtung versetzt sind, in welcher die Leitungen der ersten Metallstrukturschicht (M1) sich erstrecken, wobei die zweite Metallstrukturschicht (M2) eine Mehrzahl von zweiten Metallstrukturen (M2a-M2c) auf der ersten unteren Oberfläche (101b) aufweist, wobei die dritte Metallstrukturschicht (M3) eine Mehrzahl von dritten Metallstrukturen (M3a-M3c) aufweist, welche Leitungen aufweisen, welche sich longitudinal auf der zweiten unteren Oberfläche (103b) erstrecken, und wobei in jeder der Gruppen der dritten Metallstrukturen die dritten Metallstrukturen (M3a-M3c) relativ zueinander in einer Richtung beabstandet sind, welche die longitudinale Richtung schneidet, in welcher die Leitungen der dritten Metallstrukturschicht (M3) sich erstrecken, wohingegen die Gruppen der dritten Metallstrukturen (M3a-M3c) voneinander in der longitudinalen Richtung versetzt sind, in welcher die Leitungen der dritten Metallstrukturschicht (M3) sich erstrecken.
  15. Halbleiterpackage (1,11) nach Anspruch 14, ferner aufweisend: eine Mehrzahl von Verbindungsanschlüssen (401 - 404), welche zwischenliegend zwischen dem Halbleiterchip (400) und dem ersten Substrat (101) angeordnet sind; eine Mehrzahl von ersten Metalldurchkontaktierungen (V1a-V1d), welche sich durch das erste Substrat (101) erstrecken und elektrisch die ersten Metallstrukturen (M1a-M1d) mit den zweiten Metallstrukturen (M2a-M2c) verbinden; und eine Mehrzahl von zweiten Metalldurchkontaktierungen (V2a-V2e), welche sich durch das zweite Substrat (103) erstrecken und elektrisch die zweiten Metallstrukturen (M2a-M2c) mit den dritten Metallstrukturen (M3a-M3c) verbinden.
  16. Halbleiterpackage (1,11) nach Anspruch 15, wobei die Verbindungsanschlüsse (401 - 404) Folgendes aufweisen: eine Mehrzahl von ersten Ausgangsanschlüssen (401), wobei die ersten Ausgangsanschlüsse (401) relativ zueinander entlang einer ersten Richtung beabstandet sind; eine Mehrzahl von zweiten Ausgangsanschlüssen (402), wobei die zweiten Ausgangsanschlüsse (402) relativ zueinander entlang der ersten Richtung beabstandet sind, und wobei die Mehrzahl von zweiten Ausgangsanschlüssen (402) in einer zweiten Richtung von der Mehrzahl von ersten Ausgangsanschlüssen (401) versetzt sind, wobei die zweite Richtung die erste Richtung schneidet; eine Mehrzahl von dritten Ausgangsanschlüssen (403), wobei die dritten Ausgangsanschlüsse (403) relativ zueinander entlang der ersten Richtung beabstandet sind, und wobei die Mehrzahl von dritten Ausgangsanschlüssen (403) in der zweiten Richtung von der Mehrzahl von zweiten Ausgangsanschlüssen (402) versetzt sind; und eine Mehrzahl von Eingangsanschlüssen (404), wobei die Eingangsanschlüsse (404) relativ zueinander entlang der ersten Richtung beabstandet sind, und wobei die Mehrzahl von Eingangsanschlüssen (404) in der zweiten Richtung von der Mehrzahl von dritten Ausgangsanschlüssen (403) versetzt sind, wobei die erste Richtung parallel zu der Richtung ist, welche die longitudinale Richtung schneidet, in welcher sich die Leitungen der dritten Metallstrukturschicht (M3) erstrecken, und wobei die zweite Richtung parallel zu der longitudinalen Richtung ist, in welcher sich die Leitungen der dritten Metallstrukturschicht (M3) erstrecken.
  17. Halbleiterpackage (1,11) nach Anspruch 16, wobei die erste Metallstrukturschicht (M1) Folgendes aufweist: eine Mehrzahl von ersten äußeren Metallstrukturen (M1a), welche elektrisch mit den ersten Ausgangsanschlüssen (401) verbunden sind und eine erste der Gruppen der ersten Metallstrukturen (M1a-M1d) bilden; eine Mehrzahl von ersten Zwischenmetallstrukturen (M1b), welche elektrisch mit den zweiten Ausgangsanschlüssen (402) verbunden sind, und eine zweite der Gruppen der ersten Metallstrukturen (M1a-M1d) bilden; eine Mehrzahl von ersten inneren Metallstrukturen (M1c), welche elektrisch mit den dritten Ausgangsanschlüssen (403) verbunden sind und eine dritte der Gruppen der ersten Metallstrukturen (M1a-M1d) bilden; und eine Mehrzahl von Eingangsmetallstrukturen (M1d), welche elektrisch mit den Eingangsanschlüssen (404) verbunden sind und teilweise auf der ersten oberen Oberfläche (101a) freiliegend sind, um den oberen Verbindungsbereich zu bilden, wobei jede der ersten äußeren Metallstrukturen (M1a) und der Eingangsmetallstrukturen (M1d) jeweils eine der Leitungen der ersten Metallstrukturschicht (M1) aufweist, und jede der ersten Zwischenmetallstrukturen (M1b) und der ersten inneren Metallstrukturen (M1c) jeweils eine der Leitungen der ersten Metallstrukturschicht (M1) aufweist und/oder jede der ersten äußeren Metallstrukturen (M1a) und der Eingangsmetallstrukturen (M1d) eine Metallkontaktstelle aufweist.
  18. Halbleiterpackage (1,11) nach Anspruch 16, wobei die zweite Metallstrukturschicht (M2) Folgendes aufweist: eine Mehrzahl von zweiten äußeren Metallstrukturen (M2a), welche elektrisch mit den ersten Ausgangsanschlüssen (401) verbunden sind; eine Mehrzahl von zweiten Zwischenmetallstrukturen (M2b), welche elektrisch mit den zweiten Ausgangsanschlüssen (402) verbunden sind; und eine Mehrzahl von zweiten inneren Metallstrukturen (M2c), welche elektrisch mit den dritten Ausgangsanschlüssen (403) verbunden sind, wobei einige der zweiten Zwischenmetallstrukturen (M2b) sich entlang der zweiten Richtung von unter den zweiten Ausgangsanschlüssen (402) in Richtung eines Bereichs vertikal ausgerichtet mit dem unteren Verbindungsbereich erstrecken, und wobei andere der zweiten Zwischenmetallstrukturen (M2b) sich entlang der zweiten Richtung von unter den zweiten Ausgangsanschlüssen (402) in Richtung eines Bereichs erstrecken, welcher vertikal mit dem oberen Verbindungsbereich ausgerichtet ist.
  19. Halbleiterpackage (1,11) nach Anspruch 16, wobei die dritte Metallstrukturschicht (M3) Folgendes aufweist: eine Mehrzahl von dritten äußeren Metallstrukturen (M3a), welche elektrisch mit den ersten Ausgangsanschlüssen (401) verbunden sind und eine erste der Gruppen der dritten Metallstrukturen (M3a-M3c) bilden; eine Mehrzahl von dritten Zwischenmetallstrukturen (M3b), welche elektrisch mit den zweiten Ausgangsanschlüssen (402) verbunden sind und eine zweite der Gruppen der dritten Metallstrukturen (M3a-M3c) bilden; und eine Mehrzahl von dritten inneren Metallstrukturen (M3c), welche elektrisch mit den dritten Ausgangsanschlüssen (403) verbunden sind und eine dritte der Gruppen der dritten Metallstrukturen (M3a-M3c) bilden, wobei einige der dritten inneren Metallstrukturen (M3c) sich entlang der zweiten Richtung von unter den dritten Ausgangsanschlüssen (403) erstrecken und den unteren Verbindungsbereich bilden, und wobei andere der dritten inneren Metallstrukturen (M3c) sich entlang der zweiten Richtung von unter den dritten Ausgangsanschlüssen (403) in Richtung eines Bereichs erstrecken, welcher vertikal mit dem oberen Verbindungsbereich ausgerichtet ist.
  20. Halbleiterpackage (1,11) nach Anspruch 14, wobei das erste und das zweite Substrat (101, 103) flexible Substrate aufweisen, welche aus isolierenden Materialien gefertigt sind.
DE102018123837.1A 2017-12-14 2018-09-27 Halbleiterpackage und Halbleitermodul mit demselben Active DE102018123837B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0172576 2017-12-14
KR1020170172576A KR102449619B1 (ko) 2017-12-14 2017-12-14 반도체 패키지 및 이를 포함하는 반도체 모듈

Publications (2)

Publication Number Publication Date
DE102018123837A1 DE102018123837A1 (de) 2019-06-19
DE102018123837B4 true DE102018123837B4 (de) 2022-09-15

Family

ID=66674949

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018123837.1A Active DE102018123837B4 (de) 2017-12-14 2018-09-27 Halbleiterpackage und Halbleitermodul mit demselben

Country Status (6)

Country Link
US (1) US10504829B2 (de)
JP (1) JP7299691B2 (de)
KR (1) KR102449619B1 (de)
CN (1) CN109962046B (de)
DE (1) DE102018123837B4 (de)
TW (1) TWI756468B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102354514B1 (ko) * 2017-05-11 2022-01-21 엘지디스플레이 주식회사 표시 장치
US11259406B2 (en) * 2018-11-21 2022-02-22 Synaptics Incorporated Flexible connector for a display device
KR20230021204A (ko) * 2021-08-04 2023-02-14 삼성전자주식회사 칩 온 필름 패키지
KR20230026903A (ko) * 2021-08-18 2023-02-27 에스케이하이닉스 주식회사 반도체 패키지
CN117219613A (zh) * 2022-05-30 2023-12-12 长鑫存储技术有限公司 一种半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029658A1 (en) 2005-08-04 2007-02-08 Au Optronics Corporation Electrical connection pattern in an electronic panel
US20070120245A1 (en) 2005-11-28 2007-05-31 Yasuhiro Yoshikawa Semiconductor device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590344A (ja) 1991-09-25 1993-04-09 Hitachi Cable Ltd Ｔａｂ用テープキヤリア
JP2000259091A (ja) 1999-03-04 2000-09-22 Casio Comput Co Ltd 表示パネル、フレキシブル配線基板及びそれらを備えた表示装置
JP3227444B2 (ja) 1999-11-10 2001-11-12 ソニーケミカル株式会社 多層構造のフレキシブル配線板とその製造方法
JP3891766B2 (ja) 2000-07-27 2007-03-14 凸版印刷株式会社 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板
JP2003209366A (ja) 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP3816038B2 (ja) 2002-07-23 2006-08-30 山一電機株式会社 多層形フレキシブル配線板およびその製造方法
US7132756B2 (en) * 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP4429760B2 (ja) * 2004-02-20 2010-03-10 新光電気工業株式会社 多層配線基板
KR100723492B1 (ko) 2005-07-18 2007-06-04 삼성전자주식회사 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
KR20070078591A (ko) 2006-01-27 2007-08-01 삼성전자주식회사 다층 배선기판을 갖는 테이프 패키지
KR101319592B1 (ko) 2006-07-31 2013-10-16 삼성디스플레이 주식회사 다층 연성필름 패키지 및 이를 포함하는 액정 표시 장치
JP5091469B2 (ja) * 2006-12-05 2012-12-05 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
KR101480356B1 (ko) * 2008-06-09 2015-01-09 삼성디스플레이 주식회사 연성 인쇄 회로 기판 및 이를 포함하는 액정 표시 장치
TWI418002B (zh) * 2009-12-01 2013-12-01 Xintec Inc 晶片封裝體及其製造方法
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
JP2012164837A (ja) * 2011-02-08 2012-08-30 Teramikros Inc 配線パターン及びその製造方法並びに半導体装置
KR101944795B1 (ko) 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법
KR101942918B1 (ko) 2012-05-03 2019-01-28 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
JP6218481B2 (ja) 2012-09-27 2017-10-25 三菱電機株式会社 フレキシブル基板、基板接続構造及び光モジュール
KR102017158B1 (ko) 2013-03-04 2019-09-02 삼성전자주식회사 칩 온 필름 패키지 및 이를 갖는 표시 장치
KR102052898B1 (ko) 2013-05-06 2019-12-06 삼성전자주식회사 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
TWI553818B (zh) * 2014-08-08 2016-10-11 日月光半導體製造股份有限公司 電子封裝模組之製造方法以及電子封裝模組結構
KR102258746B1 (ko) 2014-08-13 2021-06-01 삼성전자주식회사 벤딩부를 갖는 칩 온 필름 패키지
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
KR101726262B1 (ko) 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR102420125B1 (ko) * 2015-12-10 2022-07-13 삼성전자주식회사 반도체 패키지 및 이의 제조방법
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
JP6454384B2 (ja) * 2017-08-01 2019-01-16 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
KR102430863B1 (ko) * 2017-09-28 2022-08-09 엘지이노텍 주식회사 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070029658A1 (en) 2005-08-04 2007-02-08 Au Optronics Corporation Electrical connection pattern in an electronic panel
US20070120245A1 (en) 2005-11-28 2007-05-31 Yasuhiro Yoshikawa Semiconductor device

Also Published As

Publication number Publication date
US10504829B2 (en) 2019-12-10
JP2019106537A (ja) 2019-06-27
CN109962046B (zh) 2024-03-29
KR102449619B1 (ko) 2022-09-30
TWI756468B (zh) 2022-03-01
KR20190071488A (ko) 2019-06-24
US20190189551A1 (en) 2019-06-20
JP7299691B2 (ja) 2023-06-28
TW201937681A (zh) 2019-09-16
CN109962046A (zh) 2019-07-02
DE102018123837A1 (de) 2019-06-19

Similar Documents

Publication Publication Date Title
DE102018123837B4 (de) Halbleiterpackage und Halbleitermodul mit demselben
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE112009005519B4 (de) Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE102009030524B4 (de) Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE60207572T2 (de) Verfahren zum herstellen einer nadelkarte
EP0022176B1 (de) Modul für Schaltungschips
DE112010004254B4 (de) Mikroelektronische Baugruppe
DE102018104633B4 (de) Die-Verbindungssubstrate, ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Die-Verbindungssubstrats
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE102006009561A1 (de) Stapel aus Chips mit einer flexiblen Verbindung
DE112009004069T5 (de) Integrierte-Schaltung-Befestigungsstruktur mitLötkugeln und Anschlussstiften
DE102010036678A1 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE10138958B4 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE112015007233T5 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene
DE102008050063B4 (de) Chipinduktionsspule und verfahren zum herstellen einer halbleiterchipinduktionsspule
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE102014118228A1 (de) Chip, chipbaugruppe und die
DE102014115655A1 (de) Umverteilungsschicht und Verfahren zur Bildung einer Umverteilungsschicht
DE102018112828A1 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE102010036812A1 (de) Mehrchipmodul und Verfahren zu seiner Herstellung
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102016113093B4 (de) Halbleiterchip mit einer dichten anordnung von kontaktanschlüssen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final