TWI553818B - 電子封裝模組之製造方法以及電子封裝模組結構 - Google Patents

Description

電子封裝模組之製造方法以及電子封裝模組結構

本發明係關於一種電子封裝模組之製造方法及其結構，特別係指一種利用兩階段模封以及利用兩階段屏蔽的電子封裝模組製造方法及其結構。

目前電子封裝模組通常包括一電路板與多個裝設在電路板上的電子元件(electronic component)。這些電子元件例如是晶片封裝體(chip package)或被動元件(passive component)等。此外，大多數的電子封裝模組通常更包括模封塊(molding compound)，其用以包覆(encapsulating)上述電子元件，以保護電子元件。

電子元件日益複雜，而使用者對於加快處理速度(processing speed)與縮小元件尺寸的需求也日益增加。現今的電子產品講求輕薄短小，使得電子元件與線路的分布密度過高，這增加了一些問題，例如電磁干擾(Electromagnetic interference,EMI)。尤其，如何在電子元件與線路分布密集的電路板上形成多區塊的電磁屏蔽結構，亦即，形成多個電磁屏蔽隔間，成為現有通訊產品的需求。

一種習知技術是先在電路板上大面積地形成模封塊，然後在模封塊上挖槽，再於槽內填入金屬材料以形成隔間。然而，此等製程容易因挖槽的深寬比造成填入槽內的金屬材料無法均勻地分布於槽內，例如，填入槽內的金屬材料無法接觸挖槽底部的線路基板，或者具有孔隙、空氣間隔等。因此，以此所形成的金屬 隔間容易有導電不良或導電不均的問題，並且，金屬隔間的尺寸受限於挖槽的深寬比，難以縮小。

此外，美國專利公開文件US2008/0055878號，揭露了一種具有電磁屏蔽結構的電子元件，其不具有金屬隔間的屏蔽結構，且該電子元件的厚度受限於模封材料的厚度而難以降低。

本發明提供一種電子封裝模組之製造方法，能兩階段模封以及兩階段鍍覆以形成屏蔽，而無需受限於屏蔽層的深寬比，可完整防護電子元件間的電磁干擾。

一種電子封裝模組之製造方法，包括以下步驟：提供一線路基板，線路基板具有組裝平面與至少一接地墊，多個電子元件設置於組裝平面上；形成至少一第一模封體包覆部份電子元件；形成第一屏蔽層，覆蓋第一模封體並接觸該線路基板；形成第二模封體覆蓋第一模封體、電子元件、組裝平面；移除部分第一模封體以及部分第二模封體，以暴露部分第一屏蔽層；以及形成第二屏蔽層，覆蓋該第一模封體、該第二模封體，並電性連接該第一屏蔽層。

一種電子封裝模組結構，包括：線路基板，該線路基板具有組裝平面與接地墊；電子元件設置於組裝平面上；第一模封體以及一第二模封體分別包覆一部份電子元件；第一屏蔽層順形覆蓋第一模封體並電性連接接地墊，而第一模封體與第二模封體以第一屏蔽層相隔離；以及第二屏蔽層，覆蓋第一模封體並電性連接第一屏蔽層；其中，第一屏蔽層在形成該第二模封體之前先製作完成。

為了能更進一步瞭解本發明所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明的特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。

1‧‧‧電子封裝模組結構

11‧‧‧線路基板

111‧‧‧組裝平面

12‧‧‧接地墊

131‧‧‧第一電子元件

132、132’‧‧‧第二電子元件

141’‧‧‧第一初始模封體

141‧‧‧第一模封體

151‧‧‧第一屏蔽層

161’‧‧‧第二初始模封體

161‧‧‧第二模封體

171‧‧‧第二屏蔽層

181‧‧‧犧牲層

191‧‧‧底部填充膠

2‧‧‧遮罩

S1~S6‧‧‧步驟

圖1是本發明一實施例之電子封裝模組結構的剖面示意圖。

圖2至圖8顯示圖1中電子封裝模組結構在製造過程中的剖面示意圖。

圖9是本發明一實施例之電子封裝模組之製造方法之流程圖。

本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。

請參考圖1，圖1是本發明一實施例之電子封裝模組結構的剖面示意圖。本發明實施例提供了一種電子封裝模組結構1，電子封裝模組結構1包括線路基板11、多個電子元件(例如第一電子元件131、第二電子元件132、132’)、第一屏蔽層151、第二屏蔽層171、第一模封體141以及相鄰於第一模封體141的第二模封體161。線路基板11具有組裝平面111，組裝平面111包括第一區域(圖未繪示)以及第二區域(圖未繪示)。線路基板11還包括多個接地墊12，其中部份接地墊12裸露於線路基板11的組裝平面111，部份接地墊12可依設計需求選擇性設置並裸露於線路基板11的側邊。

第一電子元件131是位於組裝平面111的第一區域，第二電子元件132、132’位於組裝平面111的第二區域。第一模封體141是位於第一區域並包覆第一電子元件131；第二模封體161是位於模封體141之外的組裝平面111上。第一屏蔽層151電性連接線路基板11的接地墊12，而第一模封體141與第二模封體161是以第一屏蔽層151相隔離。第二屏蔽層171全面性地形成於線路基板11的上方，以覆蓋第一模封體141、第二模封體161、組裝平面111以及部份第二電子元件，並直接接觸於第一屏蔽層 151。第二屏蔽層171還可直接電性連接至接地墊12，甚至包含裸露於線路基板11側邊的接地墊12。在其它實施例中，第一電子元件也可能自第一模封體141裸露出來而直接接觸第二屏蔽層171。

上述以對應形成第一模封體所在區域為第一區域、對應形成第二模封體所在區域為第二區域，以方便說明與理解，並非用以限定第一區域以及第二區域的解釋，例如第一模封體也可以是積體電路封裝(IC package)的封裝材。因此若第二電子元件132’為積體電路封裝(IC package)的電子元件，或者是半導體晶片堆疊並以覆晶接合的方式裝設於線路基板11上，未被第二模封體所覆蓋，則其所在區域也可稱為第一區域。

以下將透過實施例來解釋本發明之一種電子封裝模組之製造方法。請參考圖2至圖8，圖2至圖8顯示圖1中電子封裝模組結構在製造過程中的剖面示意圖。

如圖1所示，首先，提供一線路基板11，線路基板11具有一組裝平面111(例如線路基板11的上表面)。組裝平面111包括第一區域以及第二區域(圖未繪示)。

線路基板11並具有多個預先設置的接地墊12與線路層(未繪示)。接地墊12是導電材料所製成，以電性連接至導電線路(未繪示)或是接地面(未繪示)。其中，接地墊12與線路層皆位於組裝平面111上或埋入基板，接地墊12進一步裸露於線路基板11的側邊。

接著，將電子元件裝設於線路基板11上，其組裝方式可利用表面粘著技術(Surface Mount Technology,SMT)進行，但不以此為限。

請參圖3，接著，於第一區域提供第一初始模封體141’，以包覆第一電子元件131。第一初始模封體141’例如是以模封材料(molding material)對第一區域進行一封膠製程所形成，且第 一初始模封體141’是包覆第一電子元件131以及第一電子元件131周圍的一部分組裝平面111。需要注意的是，本實施例中，在所述提供第一初始模封體141’的步驟完成之後，鄰近第一電子元件131的至少一個接地墊12有至少一部分是裸露於組裝平面111，而沒有被第一初始模封體141’所覆蓋。本案封膠製程例如採用壓注成型、模穴注膠成形(mold chase)、覆蓋成形製程(over-molding process)、轉移成形方式(transfer molding)、頂模塑封製程(top-gate molding)、點膠機(dispenser)。而所用於形成模封體的材質例如為環氧樹脂、塑封材(molding compound)、環氧模封化合物(Epoxy Molding Compound，EMC)、聚醯亞胺(Polyimide，PI)、酚醛樹脂(Phenolics)、矽膠或是矽樹脂(Silicones)等。

此外，於上述封膠製程的步驟中，可同時提供底部填充膠191包覆第二電子元件132’的外露導電接腳，以保護這些導電接腳並使這些導電接腳與後續形成的第一屏蔽層151(圖5)電性隔絕。

接著，如圖4所示，提供犧牲層181包覆部份第二電子元件132。舉例而言，可透過具有圖案設計的遮罩2對線路基板11進行犧牲層181塗佈製程，依遮罩2的圖案提供犧牲層181包覆部份第二電子元件132以及部分組裝平面111。犧牲層181是用以移除後續製程形成於犧牲層181上方的物質，並保護犧牲層181所包覆的部份第二電子元件132。犧牲層181的材料可1包含壓克力(acrylic)膠或矽膠。於另一實施例中，犧牲層181的材料可包含感光固化性樹酯或熱固化性樹酯組成的油墨，例如液態感光型油墨，且可藉由使用有機溶劑被簡單移除，但不以此為限。

然後，形成第一屏蔽層151。第一屏蔽層151可作為不同電子元件間在垂直方向上的金屬屏蔽，意即隔絕相鄰電子元件間的電磁干擾。如圖5所示，整面且順形地(conformal)形成第一屏蔽層151，以覆蓋第一初始模封體141’、犧牲層181、第二電子元 件132’、底部填充膠191，以及部分組裝平面111，並接觸線路基板11的接地墊12以電性連接至接地墊12。形成第一屏蔽層151的方法例如噴鍍(spray coating)、電鍍(electroplating)、無電鍍(electrolessplating)、蒸鍍或濺鍍(sputtering)等。本技術領域具有通常知識者可知，順形(conformal)是指其所形成之物與其所覆蓋者的外輪廓具有大致相同的形狀，以圖5實施例而言，即第一屏蔽層151的外輪廓與第一初始模封體141’、犧牲層181、第二電子元件132’的外輪廓相同。

接著，如圖6所示，將犧牲層181移除，以移除犧牲層181上方所覆之第一屏蔽層151，並使第二電子元件132暴露出來。如此，可以隔絕電子封裝模組結構1內電子元件131、132、132’之間的電磁干擾。

上述圖4-6搭配圖案化的犧牲層181以形成第一屏蔽層151的方法，也可以改用圖案化的遮罩(mask)遮蓋整個組裝平面，再進行金屬噴塗(spray coating)並加以固化而形成第一屏蔽層151。

接著，如圖7所示，於組裝平面111提供第二初始模封體161’，以包覆第一初始模封體141’、第二電子元件132、132’、第一屏蔽層151以及部份組裝平面111。其中第一初始模封體141’與第二初始模封體161’之間是以第一屏蔽層151相互隔離，也就是說，第一屏蔽層151是埋設於模封材料中。第二初始模封體161’例如是以模封材料對整個組裝平面111進行一封膠製程所形成，所述封膠製程例如採用覆蓋成型、一般轉注成型、壓注成型或是模穴注膠成形(mold chase)的方式，而第二初始模封體161’的材質可以與第一初始模封體141’的材質相同，例如為環氧樹脂或矽膠。

接著，如圖8所示，移除部分第一初始模封體141’以及部分第二初始模封體161’，以暴露一部分的第一屏蔽層151，同時形成如圖1的第一模封體141以及第二模封體161。例如利用 研磨(grinding)或是雷射加工處理(Laser trimming)等方式，削除部份第一初始模封體141’與部份第二初始模封體161’，藉此降低電子封裝模組結構1整體的高度。第一模封體141的高度可小於第一初始模封體141’的高度，且第二模封體161的高度可小於第二初始模封體161’的高度，第一模封體141的上表面可切齊於第二模封體161的上表面。同時，一部分的第一屏蔽層151也一併被移除，未被移除的第一屏蔽層151在電子元件131、132之間形成具有一定高度的屏蔽結構。

接著，形成第二屏蔽層171，如圖1所示，本實施例中，可整面性地形成第二屏蔽層171，以覆蓋第一模封體141、第二模封體161以及第二電子元件132’上表面。第二屏蔽層171並可完整包覆線路基板11的側邊並電性連接側邊的接地墊12。形成第二遮蔽層的製程可採用例如金屬噴塗(Spray coating)、無電鍍製程(electroless plating)或濺鍍製程(Sputtering)等常見的金屬塗佈製程，也可採用黏貼導電膠帶等方式，但不以此為限。

上述實施例可歸納出本發明一實施例之電子封裝模組之製造方法，請參照圖9。步驟S1，提供線路基板，線路基板具有組裝平面與接地墊，多個電子元件設置於該組裝平面上；步驟S2，形成第一模封體包覆部份電子元件；步驟S3，形成第一屏蔽層，覆蓋第一模封體並接觸組裝平面上的接地墊；步驟S4，形成第二模封體覆蓋第一模封體及組裝平面上未被模封體覆蓋的電子元件；步驟S5，移除部分模封體並暴露部分第一屏蔽層；步驟S6，形成第二屏蔽層，覆蓋整個模封體外表面並電性連接第一屏蔽層。

在另一實施例中，上述形成形成第二屏蔽層171之前，在移除部分第一初始模封體141’以及部分第二初始模封體161’的步驟時，利用模封體不同高度的落差所產生的區域提供其它電子元件或電子模組做立體堆疊與電性連接。詳細而言，可以預先將 較高度較低的元件設計在一個區域而較高的元件設計在另一區域，如此後續形成的模封體，其頂部距離較低電子元件的距離較另一距離較高電子元件的距離為大，因此高度較低的元件區域上方的模封體可削除得較多，以形成模封體具有不同高度的區域。可先在高度較低的元件區域的模封體中依設計形成導電結構以連接電子元件、線路基板11的接地墊12或線路層，或在模封體上方形成線路佈局，再電性連接堆疊置放其上的電子元件或電子模組，最後再形成第二屏蔽層171電性連接接地墊12。實際作法例如：形成多個孔洞於模封體中，其中各孔洞暴露出接地墊或是電子元件的電性連接端；形成多個金屬柱於孔洞中，並且形成第一金屬圖案層於模封體以及金屬柱上方，其中各金屬柱電性連接接地墊或是電子元件之電性連接端。接著，再堆疊電子元件或電子模組於模封體上方，並電性連接於第一金屬圖案層或金屬柱。之後，形成模封體全面覆蓋組裝平面上方，包括堆疊後的電子元件或電子模組、已形成的模封體。

本發明利用兩階段分別形成第一屏蔽層、第二屏蔽層，以及利用兩階段模封，在個別電子元件間選擇性形成垂直方向上的金屬屏蔽，此方法所形成的金屬屏蔽隔間不會有習知金屬屏蔽隔間深寬比所產生的導電不良或不均的問題，繼之搭配模封體頂部的第二屏蔽層後，可完整地保護電子元件免於受到電磁干擾。並且，透過削除部份模封體，可以同時降低電子封裝模組結構整體高度。再者，電子封裝模組結構1可有效利用電子元件間的高度差，而提供可供立體堆疊的結構。因而本發明可提供具有較小厚度的構形因子(form factor)。

以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。

S1~S6‧‧‧步驟

Claims (10)

1. 一種電子封裝模組之製造方法，包括以下步驟：提供一線路基板，該線路基板具有一組裝平面與至少一接地墊，多個電子元件設置於該組裝平面上；形成至少一第一模封體包覆部份該些電子元件；形成一第一屏蔽層，覆蓋該第一模封體並接觸該線路基板；形成一第二模封體覆蓋該第一模封體、該些電子元件、該組裝平面；移除部分該第一模封體、部分該第二模封體以及部分該第一屏蔽層；以及形成一第二屏蔽層，覆蓋該第一模封體、該第二模封體，並電性連接該第一屏蔽層。
2. 如請求項1所述之電子封裝模組之製造方法，其中形成該第一屏蔽層的方法包括：使用一圖案化的遮罩遮蓋整個該組裝平面，再進行一金屬噴塗以及固化。
3. 如請求項1所述之電子封裝模組之製造方法，其中形成該第一屏蔽層的方法包括：提供一犧性層包覆部份該些電子元件；順形地形成該第一屏蔽層覆蓋該第一模封體、該犧牲層，並電性連接該些接地墊其中之一；以及移除該犧牲層。
4. 如請求項3所述之電子封裝模組之製造方法，其中該犧牲層的材料包含壓克力(acrylic)膠或矽膠。
5. 如請求項1所述之電子封裝模組之製造方法，其中該方法更包括： 形成多個孔洞於該第一模封體中，其中各該孔洞暴露出該些接地墊其中之一或是至少一該些電子元件之電性連接端；形成多個金屬柱於該些孔洞中，並且形成一第一金屬圖案層於該第一模封體以及該些金屬柱上，其中各該金屬柱電性連接該些接地墊其中之一或是至少一該些電子元件之電性連接端。
6. 如請求項5所述之電子封裝模組之製造方法，其中該方法更包括堆疊至少一電子元件於該第一模封體上方，並電性連接於該第一金屬圖案層或該些金屬柱。
7. 如請求項6所述之電子封裝模組之製造方法，其中該方法更包括形成一第三模封體覆蓋該些堆疊電子元件、該第一模封體。
8. 如請求項1所述之電子封裝模組之製造方法，其中移除的方法為研磨或是雷射加工處理。
9. 如請求項1所述之電子封裝模組之製造方法，其中形成該第一模封體或該第二模封體的方法為壓注成型、模穴注膠成形(mold chase)、覆蓋成形製程(over-molding process)、轉移成形方式(transfer molding)、頂模塑封製程(top-gate molding)或是點膠機(dispenser)。
10. 一種實施請求項1所述之製造方法的電子封裝模組結構，包括：一線路基板，該線路基板具有一組裝平面與至少一接地墊；至少一電子元件，設置於該組裝平面上；一第一模封體以及一第二模封體分別包覆部份該電子元件；一第一屏蔽層順形覆蓋該第一模封體並電性連接該些接 地墊其中之一，而該第一模封體與該第二模封體以該第一屏蔽層相隔離；以及一第二屏蔽層，覆蓋該第一模封體並電性連接於該第一屏蔽層；其中，該第一屏蔽層在形成該第二模封體之前先製作完成。