JP4429760B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP4429760B2
JP4429760B2 JP2004044306A JP2004044306A JP4429760B2 JP 4429760 B2 JP4429760 B2 JP 4429760B2 JP 2004044306 A JP2004044306 A JP 2004044306A JP 2004044306 A JP2004044306 A JP 2004044306A JP 4429760 B2 JP4429760 B2 JP 4429760B2
Authority
JP
Japan
Prior art keywords
wiring
pads
layer
pad
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004044306A
Other languages
English (en)
Other versions
JP2005236091A (ja
Inventor
英一 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004044306A priority Critical patent/JP4429760B2/ja
Priority to US11/057,212 priority patent/US7394026B2/en
Priority to TW094104445A priority patent/TWI362088B/zh
Priority to KR1020050013004A priority patent/KR101033169B1/ko
Publication of JP2005236091A publication Critical patent/JP2005236091A/ja
Application granted granted Critical
Publication of JP4429760B2 publication Critical patent/JP4429760B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

本発明は、多層配線基板に関し、特に、各配線層毎に配線パターンの引き出し（ファンアウト）を有効に行えるように適応された多層配線基板に関する。
最近の半導体装置では、ロジックデバイスの高機能化及び高密度化が進み、入出力数が増大している。このため、半導体素子（チップ）の電極形成面に多数の電極を配置することによって、入出力数の増大による電極形成スペースの不足を補う製品が提供されるようになってきている。例えば、フリップチップ接続により半導体チップを配線基板に搭載するタイプの製品では、半導体チップの電極形成面の周縁部分にのみ電極が配列されている場合には、配線基板に配線パターンを１層設けるだけで全ての電極を当該配線パターンに接続することができる。つまり、配線基板上でチップの各電極に対応する位置に形成された各パッドからそれぞれ配線パターンを引き出すことができる。しかしながら、半導体チップの電極形成面に格子状もしくはエリアアレイ状に多数の電極が配列されている場合には、配線基板上に形成されるパッドの数やパッドの配置間隔にも依るが、一つの配線層内で全てのパッドから配線パターンを引き出すことができなくなるといった不都合が起こり得る。
このような不都合を解消するための手法として、半導体チップを搭載する配線基板を多層に形成し、積層する各配線層で配線パターンを適宜配置することによって半導体チップの全ての電極を各配線パターンに接続する方法がある。その一例を図４に示す。図４に示す構成例では、配線層が４層に積層された多層配線基板１に、搭載面側に格子状に多数の電極６が配列された半導体チップ５が搭載されている。このような多層配線基板１を用いることで、半導体チップ５の全ての電極６を、配線パターン２に電気的に接続し、またビアホール３を介して内層の配線パターン２ａに電気的に接続し、さらにビアホール３を介して外部接続端子４に電気的に接続することができる。
このように半導体チップを配線基板に搭載する場合、電極の数がそれほど多くない場合には図４に例示したような４層程度の多層配線基板で済むが、例えば、３０×３０ピン、４０×４０ピンなどの極めて多くの電極を配列した半導体チップを搭載する場合には、１つの配線層からファンアウト（配線パターンの引き出し）を行える列数に限りがあるために、配線層の層数を更に増やす必要がある。この場合、高密度に配線パターンが形成された配線層を積層して多層配線基板を構成するには、ビルドアップ法等の高密度配線方法が用いられる。
図５は、ビルドアップ法を用いて構成された従来技術の一例に係る多層配線基板の構成を模式的に示したものであり、その一部分の断面構造を示している。図示の多層配線基板（ビルドアップ配線板）２０では、コア基板２１を挟んでその上下にそれぞれ４層の配線層２２が層間絶縁層２３を介して積層されている。各配線層２２は、便宜上、上から順に「第１層目」、「第２層目」、……、「第８層目」の配線層と呼ぶことにする。各配線層２２には、それぞれ所定の配列形態で配置された複数のパッドＰと、それぞれ一端が複数のパッドのうちいずれか１つのパッドＰに接続され、他端が外側（図示の例では左側）に引き出されて形成された複数の配線パターンＷＰが含まれている。但し、各配線層２２に含まれるパッドＰの中には、配線パターンＷＰが接続されていないパッドＰも存在する。また、上下に隣り合う配線層２２（パッドＰ）は、層間絶縁層２３に形成されたビアホールＶＨ（に充填された導体）を介して電気的に接続されている。なお、第１層目の配線層２２に設けられるパッドＰには、図中破線で示すように半導体チップがフリップチップ接続により搭載される。
図６は、上記の多層配線基板２０を構成する第１層目の配線層（一部分）及び第２層目の配線層（一部分）におけるパッドの配置と配線パターンの引き出し例を模式的に示したものである。ここに、第１層目の配線層２２に設けられる各パッドＰ１，Ｐ２の配置は、多層配線基板２０に搭載されるべき半導体チップの搭載面側に格子状に配列された電極の配置と一致している。また、第１層目の配線層（図６（ａ））で配線パターンＷＰが引き出されたパッドＰ１，Ｐ２については、第２層目の配線層（図６（ｂ））にそのパッドを配置する必要がない。従って、第２層目に設けられるパッドは、第１層目で配線パターンＷＰが引き出されていないパッドであり、両パッドは、ビアホールＶＨ（図５参照）を介して層間で電気的に接続されている。
図６に示すように、従来の配線パターンＷＰの引き出し方法では、パッドが配置されている矩形状の領域ＰＲ１，ＰＲ２（以下、「パッド配置領域」ともいう。）の外周から順に２列ずつ配線パターンＷＰを引き出すようにしている。この場合、パッド配置領域ＰＲ１，ＰＲ２の内側（外周から２列目）に位置するパッドＰ２については、図示のように最外周の隣接するパッドＰ１の間を通してパッド配置領域ＰＲ１，ＰＲ２の外側まで直線的に配線パターンＷＰを引き出している。これによって、パッド配置領域ＰＲ１，ＰＲ２の外側での配線パターンＷＰの配置は、当該パッド配置領域の最外周に配置されたパッドＰ１から引き出される配線パターンＷＰと、当該パッド配置領域の内側のパッドＰ２から引き出される配線パターンＷＰとが交互に配置されるようになる。
上記の従来技術に関連する技術としては、例えば、特許文献１に記載されるように、回路基板が積層された多層回路基板において、電子部品を搭載する第１層目の回路基板について、ランドが配列された領域で最外周に配置された全てのランドと、前記領域の対角線上に配置されたランド及び対角線近傍に配置されたランドから回路パターンを引き出し、第２層目以降の回路基板について、ランドが配列された領域で最外周に配置された全てのランドと、上層で回路パターンが引き出されて対角線方向に形成された空きスペースの側縁上に配置されたランドから回路パターンを引き出すようにしたものがある。
特開平１１−２９７８８５号公報
上述したように従来の技術では、３０×３０ピン、４０×４０ピンといった極めて多くの電極を配列した半導体チップを配線基板に搭載する場合、１つの配線層からファンアウト（配線パターンの引き出し）を行える列数に限りがあるために配線層の層数が増える傾向にあった。
しかしながら、配線層の層数を増やすことは、製品の歩留り、信頼性、コストの点で大きな問題がある。すなわち、配線基板を多層に形成する場合には、各層毎に配線パターンを形成すると共にビアホールを介して層間で配線パターンを電気的に接続して順次積層するため、その製造プロセスには極めて高い精度が要求され、現在でも製品の信頼性は必ずしも高くない。そして、多層に積層する場合は全ての層で不良が無いことが必要であるため、技術的な困難さが伴う。従って、多層配線基板を歩留り良く製造するためには配線層の層数を減らすことが有効である。
また、各配線層毎に配線パターンの引き出し（ファンアウト）を行うにあたり、その引き出し方法の如何によっては、上側の配線層から順に配線パターンの引き出しを行っていったときに下側の配線層まで達することができない（つまり、途中の配線層で配線パターンの引き出しを行わざるを得ず、その下層の配線層にビアホールもしくはスルーホールを介して接続することができない）といった不都合が起こり得る。
例えば、図５、図６に例示したようなビルドアップ法を用いた多層配線基板の場合、第１層目、第２層目においてそれぞれパッド配置領域ＰＲ１，ＰＲ２の外周から順に２列ずつ配線パターンＷＰを引き出すようにしているため、この引き出し方法を第３層目に適用すると、図７に示すように不都合が生じる。すなわち、この第３層目に設けられるパッドＰ１は、第２層目（図６（ｂ））で配線パターンＷＰが引き出されていない５個のパッドであり、この第３層目と第２層目の間は、５個のパッドＰ１上に形成されるビアホールＶＨ（図５参照）を介して電気的に接続することができるが、この第３層目とその下層（図５の例では、コア基板２１上の第４層目及び第５層目）の間は、コア基板２１に形成すべきスルーホールＴＨ（図７（ａ）参照）の領域が互いに重なり合ってスペース的にスルーホールを配置することができないため、接続することができない。このため、図７（ｂ）に示すように第３層目で配線パターンＷＰのファンアウトを行わざるを得なくなり、結果として、ビルドアップ配線板２０（図５）の第４層目以降の配線層２２が有効利用されないといった不都合があった。
かかる不都合に対処するには、コア基板２１に形成すべきスルーホールＴＨの直径を小さくすることが考えられるが、このようなスルーホールはドリル加工によって形成されることが多いため、スルーホールの直径は大きくなり易いのが現状である（現状技術において２５０〜３００μｍ程度）。よって、スルーホールの直径を小さくするにも技術的な限界があり、有効な方法とはいえない。また、上記の不都合が発生する原因として、スルーホールのサイズ以外にも、隣接するパッド間を通す配線パターンの線幅等の要因が考えられるが、同様に配線パターンの線幅を細くするにも技術的な限界がある。
本発明は、かかる従来技術における課題に鑑み創作されたもので、搭載面側に格子状に電極が配列された半導体素子や半導体装置等の電子部品を搭載する多層配線基板を提供するにあたり、有効にその積層数を減らし、ひいては製品としての歩留りの向上及びコストの低減化に寄与できるようにすることを目的とする。
上記の従来技術の課題を解決するため、本発明に係る多層配線基板は、搭載する電子部品の電極の配置に対応させて格子状に配列された複数のパッドと、それぞれ一端が前記複数のパッドのうちいずれか１つのパッドに接続され、他端が前記パッドが配置された領域内から外側に引き出されて形成された複数の配線パターンとを有する配線層が、コア基板の両方の面側にそれぞれ層間絶縁層を介して積層された多層配線基板であって、前記電子部品が搭載される第１層目の配線層において、前記パッドが配置された領域で最外周に配置された全てのパッドと、当該領域の隅部の近傍で対角線上に配置されたパッドと、当該領域の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドとからそれぞれ配線パターンが引き出され、第２層目の配線層において、前記第１層目の配線層で配線パターンが引き出されていないパッドにビアホールを介して電気的に接続されたパッドのうち、当該パッドが配置された領域で最外周に配置された全てのパッドと、当該領域の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドとからそれぞれ配線パターンが引き出され、前記コア基板を挟んで前記第１層目、第２層目の配線層と反対側の配線層において、前記第２層目の配線層で配線パターンが引き出されていないパッドにビアホール及び前記コア基板に形成されたスルーホールを介して電気的に接続されたパッドのうち、当該パッドが配置された領域で最外周に配置された全てのパッドと、当該領域の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドと、隣り合う列間で横方向に、前記スルーホールの直径以上の値に選定された距離だけ離れて位置する各パッドとからそれぞれ配線パターンが引き出されていることを特徴とする。
以下、本発明に係る多層配線基板の実施の形態について、図１〜図３を参照しながら説明する。
図１は本発明の一実施形態に係る多層配線基板の構成を模式的に示したものであり、その一部分の断面構造を示している。本実施形態に係る多層配線基板１０は、コア基板１１の両面にそれぞれ所要の数（図示の例では３層）の配線層１２が層間絶縁層１３を介して積層されたビルドアップ配線板である。図５の例示と同様に、各配線層１２は上から順に「第１層目」、「第２層目」、……、「第６層目」の配線層と呼ぶことにする。各配線層１２には、それぞれ所定の配列形態で配置された複数のパッドＰと、それぞれ一端が複数のパッドのうちいずれか１つのパッドＰに接続され、他端が外側（図示の例では左側）に引き出されて形成された複数の配線パターンＷＰが含まれている。但し、各配線層１２に含まれるパッドＰの中には、配線パターンＷＰが接続されていないパッドＰも存在する。また、第１層目の配線層１２（パッドＰ）と第２層目の配線層１２（パッドＰ）は、層間絶縁層１３に形成されたビアホールＶＨ（に充填された導体）を介して電気的に接続されており、第２層目の配線層１２（パッドＰ）と第５層目の配線層１２（パッドＰ）は、各々の側の層間絶縁層１３に形成されたビアホールＶＨ（に充填された導体）、コア基板１１上の第３層目及び第４層目に形成されたパッドＰ０及び該パッドＰ０上に形成されたスルーホールＴＨ（に充填された導体）を介して電気的に接続されている。また、第１層目の配線層１２に設けられるパッドＰには、図中破線で示すように半導体チップがフリップチップ接続により搭載される。
本実施形態に係る多層配線基板（ビルドアップ配線板）１０は、各層を構成する配線層１２においてパッドＰが配置された領域内から配線パターンＷＰを引き出す際に、隣接するパッドＰ間を通して配線パターンＷＰを引き出すようにする。隣接するパッドＰ間に少なくとも１本の配線パターンＷＰを通すことができる条件は、パッドＰのピッチ（中心間距離）をｐ、配線パターンＷＰの線幅をｗ、配線パターンＷＰの間隔をｓ、パッドＰの径をｃとすると、ｐ＞ｗ＋２ｓ＋ｃの関係を満たすことである。従って、本実施形態に係るビルドアップ配線板１０は、各層を構成する配線層１２におけるパッドＰのピッチ、配線パターンＷＰの線幅等がこの条件を満たすものであることが前提である。
図２（ａ）は、本実施形態のビルドアップ配線板１０を構成する第１層目の配線層（一部分）におけるパッドの配置と配線パターンの引き出し例を模式的に示したものである。ここに、第１層目の配線層１２に設けられる各パッドＰ１，Ｐ２，Ｐ３の配置は、ビルドアップ配線板１０に搭載されるべき半導体チップの搭載面側に格子状に配列された電極の配置と一致している。
この第１層目における配線パターンＷＰの引き出し例において特徴的な構成は、パッド配置領域ＰＲ１で最外周に配置された全てのパッドＰ１から配線パターンＷＰを引き出すと共に、パッド配置領域ＰＲ１の隅部の近傍で対角線上に配置されたパッドＰ２と、パッド配置領域ＰＲ１の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドＰ３から優先的に配線パターンＷＰを引き出すことにある。
配線パターンＷＰが引き出されるパッドのうちパッド配置領域ＰＲ１の内側に位置するパッドＰ２，Ｐ３については、図示のように隣接するパッドの間を通してパッド配置領域ＰＲ１の外側まで直線的に配線パターンＷＰが引き出される。これによって、パッド配置領域ＰＲ１の外側での配線パターンＷＰの配置は、パッド配置領域ＰＲ１の最外周に配置されたパッドＰ１から引き出される配線パターンＷＰと、パッド配置領域ＰＲ１の内側から引き出される配線パターンＷＰとが交互に配置されるようになる。
図２（ｂ）は、第２層目の配線層（一部分）におけるパッドの配置と配線パターンの引き出し例を模式的に示したものである。ここに、第１層目の配線層（図２（ａ））で配線パターンＷＰが引き出されたパッドについては、第２層目の配線層にそのパッドを配置する必要がない。従って、第２層目に設けられるパッドは、第１層目で配線パターンＷＰが引き出されていないパッドであり、両パッドは、ビアホールＶＨ（図１参照）を介して層間で電気的に接続されている。
この第２層目における配線パターンＷＰの引き出し例において特徴的な構成は、第１層目の配線層で配線パターンＷＰが引き出されていないパッドにビアホールＶＨを介して電気的に接続されたパッドのうち、パッド配置領域ＰＲ２で最外周に配置された全てのパッドＰ１と、パッド配置領域ＰＲ２の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドＰ３とから優先的に配線パターンＷＰを引き出すことにある。
第１層目の配線層における配線パターンＷＰの引き出し例と同様に、配線パターンＷＰが引き出されるパッドのうちパッド配置領域ＰＲ２の内側に位置するパッドＰ３については、図示のように最外周のパッドＰ１の間を通過するように直線的に配線パターンＷＰが引き出される。これによって、パッド配置領域ＰＲ２の外側での配線パターンＷＰの配置は、パッド配置領域ＰＲ２の最外周のパッドＰ１から引き出される配線パターンＷＰと、パッド配置領域ＰＲ２の内側のパッドＰ３から引き出される配線パターンＷＰとが交互に配置されるようになる。
図３は、第３層目の配線層（一部分）におけるパッドの配置と第５層目の配線層（一部分）における配線パターンの引き出し例を模式的に示したものである。ここに、第２層目の配線層（図２（ｂ））で配線パターンＷＰが引き出されたパッドについては、第３層目の配線層にそのパッドを配置する必要がない。従って、第３層目に設けられるパッドは、第２層目で配線パターンＷＰが引き出されていない６個のパッドである。
この第３層目と第２層目の間は、６個のパッド上に形成されるビアホールＶＨ（図１参照）を介して電気的に接続することができ、また、この第３層目とその下層（図１の例では、コア基板１１を挟んで反対側の第５層目）の間も、コア基板１１に形成すべきスルーホールＴＨ（図３（ａ）参照）の領域が互いに重なり合わずにスペース的にスルーホールＴＨを配置することができるため、相互に接続することができる。つまり、図３（ａ）に破線で示すようにこの第３層目で配線パターンＷＰのファンアウトを行うことも可能であるが、スルーホールＴＨを介して第５層目に電気的に接続することができるので、この第５層目において配線パターンＷＰのファンアウトを行うことも可能である。図３（ｂ）はその一例を示したものである。
すなわち、この第５層目の配線層（コア基板１１を挟んで第１層目、第２層目の配線層と反対側の配線層）における配線パターンＷＰの引き出し方法は、第２層目の配線層で配線パターンＷＰが引き出されていないパッド（図示の例では６個のパッド）にビアホールＶＨ及びコア基板１１に形成されたスルーホールＴＨを介して電気的に接続されたパッドのうち、パッド配置領域ＰＲ３で最外周に配置された全てのパッドＰ１と、パッド配置領域ＰＲ３の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドＰ３と、隣り合う列間で横方向に所定の距離Ｍだけ離れて位置する各パッドＰ４とからそれぞれ配線パターンＷＰを引き出している。
ここに、所定の距離Ｍは、図３（ａ）に示すように、コア基板１１に形成すべきスルーホールＴＨの直径ｄ以上の値に選定されている。言い換えると、配置領域ＰＲ３の内側で各列上に配置されたパッドのうち隣り合う列間で横方向に距離Ｍだけ離れていないパッドについては、図７（ａ）に示したようにスルーホールＴＨの領域が互いに重なり合って当該スルーホールを配置することができないため、図３（ａ）に破線で示したように第３層目で配線パターンＷＰのファンアウトを行うことになる。
以上説明したように、本実施形態に係る多層配線基板（ビルドアップ配線板）１０によれば、各配線層１２においてパッドＰ（Ｐ１〜Ｐ４）が配置された領域（パッド配置領域ＰＲ１〜ＰＲ３）から配線パターンＷＰを引き出す際に、従来のようにパッド配置領域の外周から順に２列ずつ配線パターンを引き出すのではなく、最外周に位置するパッドＰ１に加えてパッド配置領域の内側のパッドＰ２〜Ｐ４からも互い違いに配線パターンＷＰを引き出すようにしている。その結果、図３に例示したようにスルーホールＴＨを配置できるエリアを確保することができ、コア基板１１を挟んで反対側の第５層目に配線パターンを引き出すことが可能となる。つまり、従来技術に見られたような不都合（上側の配線層から順に配線パターンの引き出しを行っていったときに、途中の配線層で配線パターンの引き出しを行わざるを得ず、その下層の配線層にビアホールもしくはスルーホールを介して接続することができず、結果として、下層側の配線層が有効利用されない）を解消することができる。
ちなみに、従来技術に係るビルドアップ配線板２０の構成では（図５参照）、積層する配線層の数は８層分必要であったのに対し、本実施形態に係るビルドアップ配線板１０の構成では（図１参照）、６層分で済み、配線層の層数を有効に減らすことができる。これによって、製品（多層配線基板）としての歩留りの向上及びコストの低減化を図ることが可能となる。また、スルーホールＴＨの直径を小さくしたり、あるいは配線パターンＷＰの線幅を細くしたりする必要がないので、製造コストの更なる低減化に寄与する。
なお、上述した実施形態では、多層配線基板の形態としてビルドアップ配線板を例にとって説明したが、本発明の要旨からも明らかなように、多層配線基板の形態がこれに限定されないことはもちろんである。
本発明の一実施形態に係る多層配線基板の構成（一部分）を模式的に示す断面図である。 図１の多層配線基板を構成する第１層目の配線層（一部分）及び第２層目の配線層（一部分）におけるパッドの配置と配線パターンの引き出し例を模式的に示す平面図である。 図１の多層配線基板を構成する第３層目の配線層（一部分）におけるパッドの配置と第５層目の配線層（一部分）における配線パターンの引き出し例を模式的に示す平面図である。 多層配線基板に半導体チップを搭載したときの状態を模式的に示す断面図である。 従来技術の一例に係る多層配線基板の構成（一部分）を模式的に示す断面図である。 図５の多層配線基板を構成する第１層目の配線層（一部分）及び第２層目の配線層（一部分）におけるパッドの配置と配線パターンの引き出し例を模式的に示す平面図である。 図５の多層配線基板を構成する第３層目の配線層（一部分）におけるパッドの配置と配線パターンの引き出し例を模式的に示す平面図である。
符号の説明
１０…多層配線基板（ビルドアップ配線板）、
１１…コア基板、
１２…配線層、
１３…層間絶縁層、
Ｐ，Ｐ０，Ｐ１〜Ｐ４…パッド、
ＰＲ１，ＰＲ２，ＰＲ３…パッド配置領域、
ＴＨ…スルーホール、
ＶＨ…ビアホール、
ＷＰ…配線パターン。

Claims (1)

  1. 搭載する電子部品の電極の配置に対応させて格子状に配列された複数のパッドと、それぞれ一端が前記複数のパッドのうちいずれか１つのパッドに接続され、他端が前記パッドが配置された領域内から外側に引き出されて形成された複数の配線パターンとを有する配線層が、コア基板の両方の面側にそれぞれ層間絶縁層を介して積層された多層配線基板であって、
    前記電子部品が搭載される第１層目の配線層において、前記パッドが配置された領域で最外周に配置された全てのパッドと、当該領域の隅部の近傍で対角線上に配置されたパッドと、当該領域の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドとからそれぞれ配線パターンが引き出され、
    第２層目の配線層において、前記第１層目の配線層で配線パターンが引き出されていないパッドにビアホールを介して電気的に接続されたパッドのうち、当該パッドが配置された領域で最外周に配置された全てのパッドと、当該領域の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドとからそれぞれ配線パターンが引き出され、
    前記コア基板を挟んで前記第１層目、第２層目の配線層と反対側の配線層において、前記第２層目の配線層で配線パターンが引き出されていないパッドにビアホール及び前記コア基板に形成されたスルーホールを介して電気的に接続されたパッドのうち、当該パッドが配置された領域で最外周に配置された全てのパッドと、当該領域の内側で各列上に配置されたパッドのうち隣り合う列間で斜め方向に位置する各パッドと、隣り合う列間で横方向に、前記スルーホールの直径以上の値に選定された距離だけ離れて位置する各パッドとからそれぞれ配線パターンが引き出されていることを特徴とする多層配線基板。
JP2004044306A 2004-02-20 2004-02-20 多層配線基板 Expired - Lifetime JP4429760B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004044306A JP4429760B2 (ja) 2004-02-20 2004-02-20 多層配線基板
US11/057,212 US7394026B2 (en) 2004-02-20 2005-02-15 Multilayer wiring board
TW094104445A TWI362088B (en) 2004-02-20 2005-02-16 Multilayer wiring board
KR1020050013004A KR101033169B1 (ko) 2004-02-20 2005-02-17 다층 배선 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004044306A JP4429760B2 (ja) 2004-02-20 2004-02-20 多層配線基板

Publications (2)

Publication Number Publication Date
JP2005236091A JP2005236091A (ja) 2005-09-02
JP4429760B2 true JP4429760B2 (ja) 2010-03-10

Family

ID=34858051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004044306A Expired - Lifetime JP4429760B2 (ja) 2004-02-20 2004-02-20 多層配線基板

Country Status (4)

Country Link
US (1) US7394026B2 (ja)
JP (1) JP4429760B2 (ja)
KR (1) KR101033169B1 (ja)
TW (1) TWI362088B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468100B2 (en) 2012-01-27 2016-10-11 Murata Manufacturing Co., Ltd. Multilayer wiring substrate

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101639618B1 (ko) * 2009-02-03 2016-07-15 삼성전자주식회사 전자 소자 모듈
KR102449619B1 (ko) * 2017-12-14 2022-09-30 삼성전자주식회사 반도체 패키지 및 이를 포함하는 반도체 모듈
EP3629682A1 (en) * 2018-09-25 2020-04-01 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component having pads connected in different wiring layers
CN113241336B (zh) * 2021-04-27 2023-12-01 上海华虹宏力半导体制造有限公司 半导体器件结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3386977B2 (ja) * 1997-06-05 2003-03-17 新光電気工業株式会社 多層回路基板
JPH11260955A (ja) 1998-03-11 1999-09-24 Shinko Electric Ind Co Ltd 多層回路基板
JPH11297885A (ja) 1998-04-14 1999-10-29 Shinko Electric Ind Co Ltd 多層回路基板
US7345245B2 (en) * 2003-10-08 2008-03-18 Lsi Logic Corporation Robust high density substrate design for thermal cycling reliability

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468100B2 (en) 2012-01-27 2016-10-11 Murata Manufacturing Co., Ltd. Multilayer wiring substrate

Also Published As

Publication number Publication date
KR20060042023A (ko) 2006-05-12
KR101033169B1 (ko) 2011-05-11
US20050184393A1 (en) 2005-08-25
TWI362088B (en) 2012-04-11
US7394026B2 (en) 2008-07-01
TW200534439A (en) 2005-10-16
JP2005236091A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
JP3386977B2 (ja) 多層回路基板
JP3380151B2 (ja) 多層回路基板
JP3466443B2 (ja) 多層回路基板
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JP6272173B2 (ja) 配線基板
KR101033169B1 (ko) 다층 배선 기판
JP2001053437A (ja) 多層回路基板
JP2000174153A (ja) 多層配線基板
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
JP5085296B2 (ja) 多層配線基板および半導体装置
JP3610262B2 (ja) 多層回路基板及び半導体装置
JP2010192767A (ja) 配線基板及び半導体装置
JPH11297885A (ja) 多層回路基板
JP2009260195A (ja) 半導体装置及びその製造方法
JP2013073951A (ja) 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
JP2008034755A (ja) ビルドアッププリント配線板
JP3462385B2 (ja) 多層回路基板
JPH11260955A (ja) 多層回路基板
JP5955216B2 (ja) プローブカード用配線基板
US20110074042A1 (en) Electronic device
JP2009164294A (ja) 多層回路基板および半導体装置
JP4578220B2 (ja) 半導体装置
TWI301656B (en) Circuit board and process thereof
JP2003218540A (ja) 多層プリント配線板
JP2017163011A (ja) プリント配線板、プリント回路板及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090812

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4429760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4