DE102009028360B3 - Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung - Google Patents

Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung Download PDF

Info

Publication number
DE102009028360B3
DE102009028360B3 DE102009028360A DE102009028360A DE102009028360B3 DE 102009028360 B3 DE102009028360 B3 DE 102009028360B3 DE 102009028360 A DE102009028360 A DE 102009028360A DE 102009028360 A DE102009028360 A DE 102009028360A DE 102009028360 B3 DE102009028360 B3 DE 102009028360B3
Authority
DE
Germany
Prior art keywords
anchoring structure
lower metallization
metallization layer
metal surface
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009028360A
Other languages
English (en)
Inventor
Olaf Hohlfeld
Jens Goerlich
Reinhold Bayerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102009028360A priority Critical patent/DE102009028360B3/de
Priority to US12/850,374 priority patent/US8298867B2/en
Priority to CN2010102853797A priority patent/CN101996897B/zh
Application granted granted Critical
Publication of DE102009028360B3 publication Critical patent/DE102009028360B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8584—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Schaltungsträgeranordnung (100). Dabei werden ein Träger (1) mit einer Metalloberfläche (1t) bereitgestellt, sowie ein Substrat (2), das einen Isolationsträger (20) umfasst, der eine mit einer unteren Metallisierungsschicht (21) versehene Unterseite (20b) aufweist. Außerdem wird eine Verankerungsstruktur (3) bereitgestellt, die eine Vielzahl länglicher Säulen (31) umfasst, die auf ihrer dem Isolationsträger (20) abgewandten Seite jeweils ein erstes Ende (311) aufweisen. Dabei ist wenigstens eine Teilmenge dieser länglichen Säulen (31) über die gesamte Verankerungsstruktur (3) verteilt. Außerdem gilt für jede der Säulen (31) der Teilmenge, dass von deren Seitenwänden (313) jeweils kein oder höchstens drei längliche Verbindungsstege (32) ausgehen, die sich jeweils zu einer Seitenwand (313) einer anderen länglichen Säule (31) erstrecken und dort mit dieser verbunden sind. Die Verankerungsstruktur (3) wird zwischen dem Isolationsträger (20) und der Metalloberfläche (1t) positioniert. Dann wird die Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) und der Verankerungsstruktur (3) verlötet, wobei sämtliche Freiräume (5) zwischen der Metalloberfläche (1t) und der unteren Metallisierungsschicht (21) mit Lot (4) verfüllt werden. Mit diesem Verfahren kann z.B. ein Leistungshalbleitermodul (100) hergestellt werden. Hierbei umfasst das Substrat (2) eine obere Metallisierungsschicht (22), die auf der der ...

Description

  • Die Erfindung betrifft Schaltungsträgeranordnungen, wie sie zum Beispiel in Leistungselektronikmodulen Verwendung finden Leistungselektronikmodule sind Halbleiterbaugruppen, die in leistungselektronischen Schaltkreisen verwendet werden. Leistungselektronikmodule werden typischerweise im Fahrzeugbereich, Bahn- und in industriellen Anwendungen, beispielsweise bei Umrichtern oder Gleichrichtern, eingesetzt. Sie finden ebenso Einsatz im Bereich der Energieerzeugung und Übertragung. Bei den in den Leistungselektronikmodulen enthaltenen Halbleiterkomponenten kann es sich z. B. um Halbleiterchips mit einem Bipolartransistor, der ein isoliertes Gate aufweist (IGBT), oder um Halbleiterchips mit einem Metalloxid-Feldeffekttransistor (MOSFET) handeln. Die IGBT- und MOSFET-Halbleiterchips besitzen unterschiedliche Spannungs- und Strombelastbarkeiten. Einige Leistungselektronikmodule weisen in der Halbleiterbaugruppe auch zusätzliche Halbleiterdioden (d. h. Freilaufdioden) als Überspannungsschutz auf. Ebenso können solche Halbleiterchips auch Thyristoren, Dioden oder beliebige andere Leistungsbauelemente umfassen.
  • Zur Montage und Verschaltung der Halbleiterchips werden häufig flache Substrate auf Keramikbasis eingesetzt, die ein- oder doppelseitig metallisiert sind. Im Vergleich zu einer Montage der Halbleiterchips auf einer überwiegend metallischen, mehrere Millimeter dicken Trägerplatte hat die Montage des Halbleiterchips auf einem solchen Substrat den Vorteil einer vergleichsweise guten Temperaturwechselstabilität, da sich der thermische Ausdehnungskoeffizient einer Keramik weniger stark vom thermischen Ausdehnungskoeffizienten eines Halbleiterchips (ca. 2 ppm) unterscheidet als der von Metall.
  • Ein weiterer Vorteil besteht in der elektrischen Isolationsfestigkeit der Keramik bei gleichzeitig guter Wärmeleitfähigkeit.
  • Allerdings ist die Wärmeleitfähigkeit von Keramiken geringer als die von Metallen. Es werden daher relativ dünne keramikbasierte Substrate angestrebt, die jedoch nur eine geringe mechanische Biegebelastbarkeit aufweisen. Deshalb werden solche keramik-basierten Substrate häufig auf stabilen Grundplatten, beispielsweise auf Metallplatten auf Kupfer- oder Aluminiumbasis, montiert. Deren linearer thermischer Ausdehnungskoeffizient liegt jedoch deutlich über dem thermischen Ausdehnungskoeffizienten üblicher Keramiken. Beispielsweise liegt der lineare thermische Ausdehnungskoeffizient von Aluminum bei etwa 23 ppm, der von Kupfer bei etwa 16,5 ppm, und der von Aluminiumoxid, welches häufig als Keramikmaterial verwendet wird, je nach Temperatur bei etwa 5 ppm bis 8 ppm. Es werden auch MMC-Materialien wie z. B. AlSiC als Grundplatte eingesetzt, wodurch der Ausdehnungskoeffizient der Grundplatte besser an den Ausdehnungskoeffizienten des Substrats angepasst ist. Die Verbindungsschicht zwischen der Grundplatte und dem Keramiksubstrat, beispielsweise eine durchgehende Lotschicht, besitzt dann immer noch einen nicht angepassten hohen Ausdehnungskoeffizienten von ca. 18 ppm. Somit unterliegt die Verbindungsschicht zwischen der Grundplatte und dem Keramiksubstrat in jedem Fall einer erheblichen Temperaturwechselbelastung. Die höchsten auf die Verbindungsschicht wirkenden mechanischen Spannungen treten dabei vor allem in den Eckbereichen des Keramiksubstrates auf. Bei MMC-Materialien als Grundplatte können die maximalen Spannungen in dieser Verbindungsschicht auch unter den Leistungshalbleitern auftreten.
  • Aus der DE 10 2009 002 065 A1 ist es bekannt, eine Seite einer Substratmetallisierung mit Vertiefungen zu versehen, und diese Seite unter Verwendung eines Lotes mit einer Bodenplatte ei nes Leistungshalbleitermoduls zu verbinden. Der Zweck der Vertiefungen besteht in einer Oberflächenvergrößerung der Metallisierung, so dass beim Lötprozess die Menge des Metalls, welches aus der Substratmetallisierung in das aufgeschmolzene Lot eindiffundiert und mit diesem hochfeste intermetallische Phasen ausbildet, im Vergleich zu einer vertiefungsfreien Substratmetallisierung erhöht. Aus der DE 10 2009 002 065 ist es ergänzend bekannt, bereits dem Lot Teilchen aus intermetallischen Phasen beizufügen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung einer Schaltungsträgeranordnung bereitzustellen, bei dem eine metallische Grundplatte und ein Keramiksubstrat temperaturwechselstabil verbunden werden. Eine weitere Aufgabe besteht darin, ein Verfahren zur Herstellung eines Leistungshalbleitermoduls mit einer solchen Schaltungsträgeranordnung bereitzustellen.
  • Diese Aufgaben werden durch ein Verfahren zur Herstellung einer Schaltungsträgeranordnung gemäß Patentanspruch 1 bzw. durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls gemäß Patentanspruch 43 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Bei dem Verfahren zur Herstellung einer Schaltungsträgeranordnung gemäß der vorliegenden Erfindung werden ein Träger mit einer Metalloberfläche, ein Substrat und eine Verankerungsstruktur bereitgestellt. Das Substrat umfasst einen Isolationsträger, der eine mit einer Metallisierungsschicht versehene Unterseite aufweist. Die Verankerungsstruktur umfasst eine Vielzahl länglicher Säulen umfasst, die auf ihrer dem Isolationsträger abgewandten Seite jeweils ein erstes Ende aufweisen. Dabei ist wenigstens eine Teilmenge dieser länglichen Säulen über die gesamte Verankerungsstruktur verteilt ist. Außerdem gilt für jede der Säulen der Teilmenge, dass von deren Seitenwänden jeweils kein oder höchstens drei läng liche Verbindungsstege ausgehen, die sich jeweils zu einer Seitenwand einer anderen länglichen Säule erstrecken und dort mit dieser verbunden sind. Nach dem Bereitstellen wird die Verankerungsstruktur zwischen dem Isolationsträger und der Metalloberfläche positioniert. Nachfolgend werden die Metalloberfläche mit der unteren Metallisierungsschicht und der Verankerungsstruktur mittels eines Lotes verlötet. Dabei werden sämtliche Freiräume zwischen der Metalloberfläche und der unteren Metallisierungsschicht mit dem Lot verfüllt.
  • Im Gegensatz zu DE 10 2009 002 065 A1 , bei denen durch Phasenbildung an der Grenzschicht zwischen unterer Metallisierungsschicht des Substrates und Lot eine Rauhigkeit und Verankerung im Lot erreicht werden sollte, weist die bei der vorliegenden Erfindung eingesetzte Verankerungsstruktur eine wesentlich höhere mechanische Flexibilität in seitlicher Richtung auf. Die Verankerungsstruktur gemäß der vorliegenden Erfindung umfasst eine Vielzahl von schmalen hohen Säulen in regelmäßigem oder unregelmäßigem Abstand, die über die Verankerungsstruktur verteilt sind. Die Verankerungsstruktur wird in die bisher üblichen Weichlotschichten zwischen Substrat und Grundplatte integriert, beispielsweise zwischen dem Isolationsträger und der Metalloberfläche des Trägers positioniert. Nachfolgend wird die Metalloberfläche mit der Metallisierungsschicht sowie mit der Verankerungsstruktur mittels eines Lotes verlötet.
  • Die Funktion der Verankerungsstruktur besteht in der Verteilung der mechanischen Spannungen über die gesamte Dicke der Lotschicht. Die Geometrie der Verankerungsstruktur wird für die jeweilige Modulgeometrie (Halbleiteranordnung, Substratgrößen, Grundplattenform und -material etc.) so optimiert, dass die mechanischen Spannungen entsprechend verteilt und reduziert werden. Zur Lötung werden bevorzugt Vakuumlötverfahren eingesetzt, um Lunker in den Zwischenräumen der Verankerungsstruktur zu vermeiden. Bevorzugt werden die Substrate auf ihrer oberen Metallisierung mit den Leistungshalbleitern bestückt und dann mit der Grundplatte verlötet. Die Verankerungsstruktur kann Bestandteil oder aber unabhängig von der Metallisierungsschicht sein. Die Verankerungsstruktur kann dabei einstückig mit der Metallisierungsschicht ausgebildet sein, oder aber ein von der Metallisierungsschicht unabhängiges Element, das mit der Metallisierungsschicht verbunden wird.
  • Durch die Verwendung einer Vielzahl von schmalen, hohen Säulen, die zwischen ihren Seitenflächen durch keine oder nur maximal drei Verbindungsstege zu den Seitenflächen mit benachbarten Säulen verbunden sind, besitzt die bei der vorliegenden Erfindung eingesetzte Verankerungsstruktur im Vergleich zu der aus DE 10 2009 002 065 A1 bekannten Muldenstruktur eine wesentlich höhere Flexibilität in seitlicher Richtung, d. h. die Säulen sind beim Auftreten thermomechanischer Spannungen seitlich zur Säulenlängsrichtung sehr flexibel. Dies gilt insbesondere auch nach dem Verlöten der unteren Substratmetallisierung mit der Metalloberfläche des Trägers.
  • Da die mechanischen Spannungen in der Verbindungsschicht zwischen dem Substrat und dem Träger (z. B. einer Grundplatte) in der Grenzschicht zwischen der unteren Metallisierungsschicht und dem Lot, d. h. im Bereich der größten thermomechanischen Spannungen, auftreten, ist es vorteilhaft, wenn die Verankerungsstruktur mit einer Festigkeit mit dem Isolationsträger des Substrates verbunden ist, die höher ist als die Festigkeit eines herkömmlichen Weichlotes. Eine solche hochfeste Anbindung der Verankerungsstruktur an den Isolationsträger, lässt sich beispielsweise dadurch erreichen, dass eine von der unteren Substratmetallisierung zunächst unabhängige Verankerungsstruktur mittels einer dünnen Lotschicht, welche die Ausbildung intermetallischer Phasen zulässt, an die untere Substratmetallisierung gelötet wird. Eine andere Möglichkeit besteht darin, die von der unteren Substratmetallisierung zunächst unabhängige Verankerungsstruktur mittels einer Nieder temperatur-Sinterverbindung (”NTV”; engl.: ”LTJT”) mit der unteren Substratmetallisierung zu verbinden.
  • Eine andere Möglichkeit, eine Verankerungsstruktur hochfest mit dem Isolationsträger eines Substrates zu verbinden besteht darin, die Verankerungsstruktur und die untere Substratmetallisierung, beispielsweise durch Prägen oder Ätzen, einstückig aus demselben Material zu erzeugen.
  • An der Grenze zwischen der Verankerungsstruktur und der Metalloberfläche des Trägers muss die Verankerungsstruktur nicht hochfest angebunden werden, weil dort keine allzu großen thermisch bedingten Ausdehnungsunterschiede bestehen.
  • Bei dem Verfahren zur Herstellung eines Leistungshalbleitermoduls wird eine solche Schaltungsträgeranordnung hergestellt. Dabei weist das Substrat auf seiner der Unterseite abgewandten Oberseite eine Oberseitenmetallisierung auf, auf der zumindest ein Leistungshalbleiterchip angeordnet wird. Außerdem wird ein den Leistungshalbleiterchip und das Substrat umgebendes Modulgehäuse hergestellt, wobei der Träger eine Bodenplatte des Leistungshalbleitermoduls bildet.
  • 1 zeigt einen Vertikalschnitt durch eine Anordnung mit einer Metallplatte, auf der ein Keramiksubstrat mittels einer eine Vielzahl länglicher Säulen aufweisenden Verankerungsstruktur befestigt ist;
  • 2 zeigt einen Vertikalschnitt durch die untere Metallisierungsschicht des in 1 gezeigten Keramiksubstrats und der an dieser befestigten Verankerungsstruktur vor dem Verlöten des Keramiksubstrats mit der Metallplatte;
  • 3 zeigt die Anordnung gemäß 2 bei einer auf die Verankerungsstruktur wirkenden Querbelastung;
  • 4 zeigt einen Vertikalschnitt durch eine Anordnung, die sich von der Anordnung gemäß 2 dadurch unterscheidet, dass die untere Metallisierung des Keramiksubstrats einstückig mit der Verankerungsstruktur ausgebildet ist;
  • 5 zeigt einen Vertikalschnitt durch eine Anordnung, die sich von der Anordnung gemäß 4 dadurch unterscheidet, dass sich die Säulen in Richtung ihres freien Endes verjüngen;
  • 6 zeigt einen Vertikalschnitt durch eine Anordnung, die sich von der Anordnung gemäß 5 dadurch unterscheidet, dass die untere Metallisierung des Keramiksubstrats einstückig mit der Verankerungsstruktur ausgebildet ist;
  • 7 veranschaulicht einen Schritt bei der Herstellung der in 1 gezeigten Anordnung, bei dem die Verankerungsstruktur vor dem Verlöten zwischen dem metallisierten Keramiksubstrat und der Metallplatte, sowie ein vorgefertigtes Lotplättchen zwischen der Verankerungsstruktur und der Metallplatte angeordnet werden;
  • 8 zeigt einen Vertikalschnitt der in 7 gezeigten Anordnung nach dem Verlöten des Keramiksubstrats mit der Verankerungsstruktur und der Metallplatte;
  • 9 zeigt einen vergrößerten Abschnitt aus dem Randbereich der in 8 dargestellten Anordnung;
  • 10 zeigt einen Horizontalschnitt durch eine mit einem Isolationsträger verbundene Verankerungsstruktur;
  • 11 zeigt einen vergrößerten Abschnitt der in 10 gezeigten Anordnung;
  • 12 zeigt einen Horizontalschnitt durch eine andere mit einem Isolationsträger verbundene Verankerungsstruktur;
  • 13 zeigt einen vergrößerten Abschnitt der in 12 gezeigten Anordnung;
  • 14 zeigt einen Horizontalschnitt durch eine weitere mit einem Isolationsträger verbundene Verankerungsstruktur;
  • 15 zeigt eine Draufsicht auf die mit einer Verankerungsstruktur gemäß 4 versehene Unterseite eines Keramiksubstrats;
  • 16 zeigt eine Draufsicht auf die mit einer Verankerungsstruktur gemäß 2 versehene Unterseite eines weiteren Keramiksubstrats, welches abgeschrägte Ecken aufweist;
  • 17 zeigt eine Draufsicht auf die mit einer Verankerungsstruktur gemäß 2 versehene Unterseite noch eines anderen Keramiksubstrats, bei dem die Verankerungsstruktur nur entlang eines Randabschnittes des Keramiksubstrates verläuft;
  • 18 zeigt eine Draufsicht auf die mit Längsstegen versehene Unterseite eines Keramiksubstrats;
  • 19 zeigt eine perspektivische Ansicht eines Keramiksubstrats, das eine Metallisierung aufweist, oft die zur Ausbildung einer Verankerungsstruktur Bonddrahtabschnitte gebondet sind;
  • 20 zeigt einen Vertikalschnitt durch einen Abschnitt des in 19 gezeigten Keramiksubstrats;
  • 21 zeigt einen Vertikalschnitt einer alternativen Ausgestaltung einer mittels einer Bondtechnik hergestellten Verankerungsstruktur;
  • 22 zeigt eine perspektivische Ansicht einer Metallplatte, mit der mehrere voneinander beabstandete Keramiksubstrate mittels einer gemeinsamen Front Führungsstruktur verbunden sind;
  • 23 zeigt einen Vertikalschnitt durch einen Abschnitt einer Anordnung, bei der die Verankerungsstruktur stabartige Säulen mit freien Enden aufweist, die in korrespondierende, im Träger ausgebildete Vertiefungen angeordnet sind;
  • 24 zeigt eine perspektivische Ansicht eines Abschnitts eines mit einer Verankerungsstruktur versehenen Substrats, bei dem zwei benachbarte Säulen mit quadratischem Querschnitt mittels eines Steges verbunden sind;
  • 25 zeigt eine Anordnung entsprechend der Anordnung gemäß 24 mit dem Unterschied, dass die Säulen anstelle eines quadratischen Querschnitts einen kreisförmigen Querschnitt aufweisen;
  • 26 zeigt eine Anordnung entsprechend der Anordnung gemäß 24 mit dem Unterschied, dass die Stege von beiden Enden der Säulen beabstandet sind;
  • 27 zeigt eine Anordnung entsprechend der Anordnung gemäß den 24 und 26 mit dem Unterschied, dass die Stege bündig mit den dem Substrat abgewandten Seiten der Säulen angeordnet sind;
  • 28 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul mit einem Substrat mit einem Isolationsträger, dessen untere Metallisierung mit einer metallischen. Bodenplatte verbunden ist, wobei zwischen dem Isolationsträger und der Bodenplatte eine Verankerungsstruktur angeordnet ist; und
  • 29 zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul, das sich von dem in 26 gezeigten Leistungshalbleitermodul dadurch unterscheidet, dass die Verankerungsstruktur nur lokal unterhalb der Leistungshalbleiterchips des Moduls angeordnet ist.
  • Die nachfolgende detaillierte Beschreibung bezieht sich auf die begleiteten Zeichnungen, welche einen Teil der Beschreibung bilden, und in denen anhand konkreter Ausgestaltungen erläutert wird, auf welche Weise die Erfindung realisiert werden kann. Diesbezügliche Richtungsangaben wie z. B. ”oben”, ”unten” ”vorne” ”hinten”, ”vordere” ”hintere” etc. wird in Bezug auf die Ausrichtung der erläuterten Figuren verwendet. Da die Elemente in den Ausgestaltungen in einer Vielzahl von verschiedenen Ausrichtungen angeordnet werden können, dient die richtungsgebundene Terminologie lediglich zur anschaulichen Erläuterung und ist in keiner Weise als beschränkend zu verstehen. Es wird darauf hingewiesen, dass die vorliegende Erfindung auch andere Ausgestaltungen umfassen kann.
  • 1 zeigt einen Vertikalschnitt durch eine Anordnung mit einem Substrat 2, welches mittels einer Verankerungsstruktur 3 mit einem metallischen Träger 1, beispielsweise einer Metallplatte oder einem Kühlkörper, verlötet ist. Der metallische Träger 1 kann hierzu eine ebene oder leicht nach unten konvex gekrümmte Seite 1t aufweisen. Bei einem als metallische Grundplatte für ein Leistungshalbleitermodul ausgebildeten Träger sorgt eine sehr geringe konvexe Krümmung der Grundplatte bei deren Montage an einem Kühlkörper unter Verwendung einer dazwischen eingebrachten Wärmeleitpaste dazu, den Anpressdruck an den Kühlkörper gleichmäßiger zu verteilen und dadurch den Wärmeübergangswiderstand gering zu halten. Anstelle eines rein metallischen Trägers 1 kann auch ein beliebiger anderer Träger eingesetzt werden, der zumindest auf der Seite, die mit dem Substrat 2 verbunden wird, eine lötbare Oberflächenmetallisierung aufweist. Im Falle eines als Kühlkörper ausgebildeten Trägers kann dieser Kühlrippen aufweisen, und/oder Kühlkanäle zur Aufnahme einer Kühlflüssigkeit. Als Kühlmethoden kommen Fluidkühlung, beispielsweise mit Luft oder einem flüssigen Kühlmittel, oder Verdampfungskühlung in Betracht. Der Träger 1 kann aus einem thermisch gut leitenden Material, beispielsweise aus Kupfer oder Aluminium, oder aus einer Legierung mit zumindest einem dieser Metalle bestehen oder ein solches Metall bzw. eine solche Legierung aufweisen.
  • Das Substrat 2 umfasst einen als flaches Plättchen ausgebildeten Isolationsträger 20, der auf seiner nachfolgend als Oberseite 20t bezeichneten oberen Hauptfläche mit einer oberen Metallisierung 22 und auf seiner nachfolgend als Unterseite 20b bezeichneten unteren Hauptfläche mit einer unteren Metallisierung 21 versehen ist. Die obere Metallisierung 22 ist zu voneinander beabstandeten Leiterbahnen und/oder Leiterflächen strukturiert. Mit den Leiterbahnen bzw. Leiterflächen werden ein oder mehrere elektronische Bauelemente wie z. B. Leistungshalbleiterchips auf dem Substrat befestigt und bei Bedarf miteinander verschaltet. Die untere Metallisierung 21 ist als unstrukturierte Metallisierungsschicht ausgebil det. Sie kann allerdings bei Bedarf ebenfalls strukturiert sein.
  • Die Metallisierungen 21 und 22 sind fest mit der Unterseite 20b bzw. mit der Oberseite 20t des Isolationsträgers 20 verbunden. Bei dem Isolationsträger 20 kann es sich z. B. um eine Keramik handeln. Als Keramikmaterialien hierfür eignen sich beispielsweise Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC), oder Berylliumoxid (BeO). Die Metallisierungen 21 und 22 bestehen aus Kupfer. Bei dem Substrat 2 kann es sich beispielsweise um ein DCB-Substrat (DCB = Direct Copper Bonding) oder um ein AMB-Substrat (AMB = Active Metal Brazing) handeln.
  • Optional können die Metallisierungen 21 und/oder 22, und/oder die Verankerungsstruktur 3 noch mit den Materialien Silber, NiAu, NiPd, NiPdAu beschichtet werden, um lötfähige Oberflächen herzustellen oder die Verbindung der Chips mit NTV auf der Oberseite zu erleichtern. Die Kontaktfläche 1t des Trägers 1 noch mit zumindest einem der Materialien Nickel, Silber, Gold, Palladium oder Kupfer und Kombinationen daraus beschichtet werden, um lötfähige Oberflächen herzustellen. Solche Beschichtungen können z. B. galvanisch, durch Sputtern oder durch Aufdampfen erzeugt werden. Für den Fall, dass die Verankerungsstruktur 3 als separates Teil in die Lötschicht 4 eingebracht wird, muss die untere Metallisierung 21 an ihrer dem Isolationsträger 20 abgewandten Seite und/oder die dem Isolationsträger 20 zugewandte Seite der Verankerungsstruktur 3 eine blanke Cu-Oberfläche haben, damit sich während des Lötprozesses zwischen der Verankerungsstruktur 3 und der unteren Metallisierung 21 eine Legierung aus Sn und Cu ausbilden kann, welche die Verankerungsstruktur 3 und die untere Metallisierung 21 mit erhöhter Festigkeit verbindet. Diese Legierung muss zumindest in Teilbereichen vertikal durchgehend zwischen der Verankerungsstruktur 3 und der unteren Metallisierung 21 ausgebildet sein. Optional oder alternativ kann anstelle von zwei miteinander zu verlötenden, blanken Cu-Oberflächen eine der Oberflächen auch versilbert sein, so dass sich dann Sn-Cu-, Sn-Cu-Ag-, und/oder SnAg-Legierungen mit der gleichen Wirkung bilden können.
  • Die Verankerungsstruktur 3 weist eine Vielzahl von Zwischenräumen 5 auf, die zwischen einer Vielzahl länglicher Säulen 31 ausgebildet sind, und die bevorzugt vor dem Verlöten der Verankerungsstruktur 3 mit dem Träger 1 frei von Festkörpermaterial sind. Die länglichen Säulen 31 und die Zwischenräume 5 sind über die Verankerungsstruktur 3 verteilt.
  • Zum Verlöten des Substrates 2 und der Verankerungsstruktur 3 mit dem Träger 1 wird ein Lot 4 eingesetzt, das während des Lötprozesses aufgeschmolzen wird und dann in die Zwischenräume 5 eindringt und diese verfüllt. Um eine weitestgehend lunkerfreie Verfüllung zu erreichen, wird ein Vakuumlötprozess angewendet. Die lunkerfreie Lötung ist wie bei der Lötung ohne Verankerungsstruktur notwendig um den lückenlosen Wärmewiderstand zu gewährleisten. Die Löttemperatur, auf die das Lot 4 erwärmt wird, kann beispielsweise im Bereich von 240°C bis 400°C, z. B. bei 260°C, 330°C, oder 350°C, liegen.
  • Dabei wird die Menge des verwendeten Lotes etwas größer bemessen als das Volumen, das erforderlich ist, um alle Zwischenräume 5 vollständig zu füllen. Hierdurch kann erreicht werden, dass der Abstand zwischen der Verankerungsstruktur 3 und der Oberseite 1t des Trägers 1 nicht unnötig groß wird, dass aber die Toleranzen in den Dicken und Ebenheiten der zu verlötenden Komponenten ausgeglichen werden. Mit dem anhand von 7 erläuterten Verfahren und der erläuterten Oberflächenbeschaffenheit wird beim Lötprozess im Fall einer separat eingebrachten Verankerungsstruktur dringt das flüssige Lot durch Kapillarwirkung in den Spalt zwischen der der Verankerungsstruktur 3 zugewandten Unterseite der unteren Metallisierung 21 und der dem Isolationsträger 20 zugewandten Oberseite der Verankerungsstruktur 3 ein und wird im Bereich des Spaltes in eine dünne Legierungsschicht umgewandelt.
  • Die Verankerungsstruktur 3 dient unter anderem dazu, thermomechanische Spannungen in der Lotschicht 4 aufzunehmen und vertikal im Lot zu verteilen und so ein Ablösen der Lotschicht 4 insbesondere an der Grenzfläche zwischen der Unterseite der unteren Metallisierung 21 und dem Lot zu verhindern. Die Kräfte konzentrieren sich dadurch insbesondere in den Eckbereichen der Lotschicht nicht mehr so stark auf diese Grenzfläche wie dies bei einer herkömmlichen Lötverbindung der Fall ist.
  • 2 zeigt vergrößert einen Vertikalschnitt durch die untere Metallisierungsschicht 21 aus dem Eckbereich des in 1 gezeigten Keramiksubstrats 2 und der an dieser unteren Metallisierungsschicht 21 befestigten Verankerungsstruktur 3, und zwar vor dem Verlöten des in 1 gezeigten Keramiksubstrats 2 mit dem Träger 1. Jeder der länglichen Säulen 31 erstreckt sich in einer zur Unterseite 20b des Isolationsträgers 20 (siehe 1) senkrechten Längsrichtung v. Die Säulen 31 weisen in ihrer Längsrichtung v eine Länge l31 von beispielsweise 200 μm bis 5 mm auf, die identisch ist mit der Höhe h3 der Verankerungsstruktur 3, sowie senkrecht zu ihrer Längsrichtung v, d. h. parallel zur Unterseite 20b des Isolationsträgers 20, eine Breite oder Durchmesser b31 von beispielsweise 3500 μm bis 1 mm. Die Säulen 31 können außerdem in zumindest einer zur Unterseite 20b des Isolationsträgers 20 parallelen Richtung einen Wiederholabstand (Periodizität) dp aufweisen Dieser kann z. B. 200 μm bis 10 mm betragen. Dabei wird eine maximale Höhe bei minimalem Durchmesser der Säulen 31 angestrebt, weil dadurch die beste Verteilung der mechanischen Spannungen im Lot erreicht wird. Der Abstand der Säulen 31 ist davon unabhängig und unterliegt nur Beschränkungen der Herstellbarkeit bezüglich des Aspektverhältnisses. Wichtig ist, dass die Verankerungsstruktur 3 bei allen zumindest im Eckenbereich der unteren Metallisierungsschicht 21 oder auch entlang deren seitlichen Randes Säulen 31 vorhanden sind.
  • Wie in 3 schematisch gezeigt ist, können sich die Säulen 31 bei Einwirkung einer senkrecht zur Längsrichtung v wirkenden Kraft F seitlich verbiegen.
  • Jede der Säulen 31 weist zwei in der Längsrichtung v voneinander beabstandete Enden 311 und 312 auf. Während die Enden 311 frei sind, sind die Enden 312 fest mit der unteren Metallisierung 21 verbunden. Als Verbindungstechnik zur Herstellung der Verbindung zwischen der Verankerungsstruktur 3 eignen sich beispielsweise Löten bei einer Temperatur von maximal 400°C, oder Drucksintern bei maximal 230°C, bei dem eine silberhaltige Paste auf die untere Metallisierung 21 und/oder die Verankerungsstruktur 3 aufgebracht und diese mit einem Temperatur-Druck-Prozess verbunden werden. Im Falle einer Lötverbindung kann die fertige Lotschicht überwiegend aus wenigstens einer intermetallischen Phase bestehen und Abschnitte aufweisen, die sich durchgehend zwischen der Verankerungsstruktur 3 und der unteren Metallisierungsschicht 21 erstrecken, und die vollständig aus wenigstens einer intermetallischen Phase bestehen. Die so erzeugte Lotschicht kann zwischen der unteren Metallisierung 21 und der Verankerungsstruktur 3 einen vollständig durchlegierten Abschnitt mit einer Dicke von beispielsweise 2 μm bis 30 μm aufweisen.
  • Dann werden die untere Metallisierung 21 und die Verankerungsstruktur 3 unter Druck aneinander gepresst. Das mit der Verankerungsstruktur 3 verbundene Substrat 2 kann dann mit dem Träger 1 verlötet werden. Die Verankerungsstruktur 3 wird also zunächst unabhängig von der unteren Metallisierung 21 hergestellt. Um die vor dem Verbinden von der unteren Metallisierung 21 unabhängige Verankerungsstruktur 3 einfacher handhaben zu können, ist es zweckmäßig, die einzelnen länglichen Säulen 31 durch (bei den Anordnungen gemäß den 1 bis 3 vorhandene aber nicht dargestellte) quer zur Längsrichtung v verlaufende Verbindungsstege miteinander zu verbinden. Die Verbindungsstege weisen bevorzugt eine geringere Höhe auf als die Säulen 31 und sind möglichst schmal ausgebildet, um keine zu große mechanische Kopplung zwischen benachbarten Säulen 31 zu erreichen.
  • Gemäß einer alternativen, anhand von 4 erläuterten Ausgestaltung kann eine Verankerungsstruktur 3 auch einstückig mit der unteren Metallisierung 21 eines Substrates ausgebildet sein. Hierbei kann die Verankerungsstruktur 3 dadurch erzeugt werden, dass eine bereits mit der Unterseite 20t eines Isolationsträgers 20 (siehe 1) verbundene untere Metallisierung 21 auf ihrer dem Isolationsträger 20 abgewandten Seite strukturiert wird. Hierzu eignet sich beispielsweise maskiertes Ätzen der dem Isolationsträger 20 abgewandten Seite der unteren Metallisierung 21.
  • Eine ätztechnische Herstellung einer Verankerungsstruktur 3 kann beispielsweise so erfolgen, dass eine auf die ebene Unterseite 20b eines Isolationsträgers 20 eine Metallschicht mit konstanter Dicke, z. B. 400 μm bis 1 mm, aufgebracht und danach eine Verankerungsstruktur 3 durch maskiertes Ätzen von Vertiefungen erzeugt wird. Die Ätztiefe kann dabei z. B. 200 μm bis 700 μm betragen. Sofern dabei eine Verankerungsstruktur 3 mit länglichen Säulen 31 erzeugt wird, ist deren Länge l31 identisch mit der Ätztiefe. Gemäß einem Beispiel kann die Metallschicht vor dem Ätzen eine konstante Dicke von 600 μm aufweisen, während die Länge l31 der durch das Ätzen erzeugten Säulen 31 300 μm beträgt. Bei einer durch Ätzen hergestellten Ankerstruktur kann der Abstand der Säulen 31 größer als die 2-fache Länge der Säulen 31 (Ätztiefe) sein. Dies ist durch die gleichzeitige Ätzwirkung in vertikaler und lateraler Richtung bedingt.
  • Alternativ kann ein Substrat, dessen untere Metallisierung 21 einstückig mit einer Verankerungsstruktur 3 ausgebildet ist, auch dadurch hergestellt werden, dass eine der beiden ebenen Hauptflächen einer Metallfolie zur Ausbildung einer Verankerungsstruktur 3 strukturiert und die Metallfolie dann mit der unstrukturierten Hauptfläche mit der Unterseite 20b eines Isolationsträgers 20 verbunden wird. Die Metallfolie bildet dann die untere Metallisierung 21 und umfasst die Verankerungsstruktur 3. Das Strukturieren der zunächst von dem Isolationsträger 20 unabhängigen Metallfolie kann beispielsweise durch maskiertes Ätzen und/oder Prägen und/oder Stanzen erfolgen.
  • Wie in 5 gezeigt ist, können sich die länglichen Säulen 31 einer Verankerungsstruktur 3 abweichend von den in 4 gezeigten zylindrischen Säulen 31 in Richtung ihrer freien Enden 311 auch verjüngen, d. h. die Querschnittsfläche durch die Säulen 31 in einer zur Längsrichtung v senkrechten Schnittebene nimmt von den Enden 312 in Richtung der freien Enden 311 monoton oder streng monoton zu. Während die Verankerungsstruktur 3 bei der Anordnung gemäß 5 einstückig mit der unteren Metallisierung 21 ausgebildet ist, wurde sie bei der Anordnung gemäß 6 nach ihrer Herstellung mit der unteren Metallisierung 21 verbunden, wie dies bereits anhand der 1 bis 3 erläutert wurde.
  • 7 zeigt ein Verfahren zur Herstellung einer Lötverbindung zwischen einem Keramiksubstrat 2 und einem Träger 1, beispielsweise einer metallischen Bodenplatte für ein Leistungshalbleitermodul, unter Verwendung einer von dem Substrat 2 zunächst unabhängigen Verankerungsstruktur 3. Die Verankerungsstruktur 3 wird dabei zwischen der unteren Metallisierung 21 des Substrates 2 und der Oberseite 1t des Trägers 1 positioniert. Zuvor wird zwischen der Verankerungsstruktur 3 und der Oberseite 1t ein Lot 4 angeordnet. Das Lot kann, beispielsweise mit einer Gesamtdicke von 50 μm bis 300 μm, als Lotpaste auf die Oberseite 1t und/oder auf die der Oberseite 1t zugewandte Unterseite der Verankerungsstruktur 3 aufgetragen oder als vorgefertigtes Lotplättchen auf die Oberseite 1t aufgelegt werden. Generell richtet sich die Dicke nach dem benötigten Lotvolumen, das zur Verfüllung der Hohlräume in der Verankerungsstruktur 3 benötigt wird. Beim Verlöten des Substrates 2 und der Verankerungsstruktur 3 kann mit der Oberfläche 1t des Trägers 1 kann der Kapillareffekt ausgenutzt werden, durch den das aufgeschmolzene Lot in der die Verankerungsstruktur 3 eindringt und diese vollständig verfüllt. Allgemein wird die Dicke des aufgetragenen Lotes bzw. des aufgelegten Lotplättchens so bemessen, dass die Hohlräume komplett ausgefüllt werden und ein gewisser Überschuss besteht, der während des Lötprozesses verdrängt wird. Das Substrat 2, die Verankerungsstruktur 3, das Lot 4 und der Träger 1 werden also beim Lötprozess aneinander gedrückt, während das Lot 4 aufgeschmolzen wird. Hierbei dringt das flüssige Lot 4 außerdem von unten in die Zwischenräume 5 und den dünnen Spalt zwischen der Oberseite der Verankerungsstruktur 3 und der Unterseite der unteren Metallisierung 21 des Substrates 2 ein (sofern ein solcher Spalt überhaupt besteht) und verfüllt diesen. Nach dem Erstarren des Lotes 4 bildet dieses zusammen mit dem Substrat 2, der Verankerungsstruktur 3 und dem Träger 1 einen festen und temperaturwechselstabilen Verbund. Das Eindringen des Lotes in die Zwischenräume 5 kann dadurch begünstigt werden, dass die Breite der Zwischenräume 5 so klein gewählt wird, dass das flüssige Lot 4 durch Kapillarkräfte in die Zwischenräume 5 kriecht. Hierzu kann z. B. ein jeder der Zwischenräume 5 zumindest in einer zur Unterseite 20b des Isolationsträgers 20 parallelen Richtung eine Breite von weniger als 500 μm aufweisen.
  • Die Kapillarwirkung besteht, sofern die Verankerungsstruktur 3 nicht bereits einstückig mit der unteren Metallisierung 21 des Substrates 2 ausgebildet ist, auf jeden Fall für den Spalt zwischen der dem Isolationsträger 20 zugewandten Oberseite der Verankerungsstruktur 3 und der der Verankerungsstruktur zugewandten Unterseite der unteren Metallisierungsschicht 21, weil dieser Spalt durch das Aneinanderdrücken des Substrates 2, der Verankerungsstruktur 3 und des Trägers 1 sehr dünn ist. Beim Lötprozess ermöglicht dieser sehr dünne Spalt im Spaltbereich die Ausbildung hochfester intermetallischer Phasen, und damit einhergehend eine sehr feste Verbin dung zwischen der Verankerungsstruktur 3 und der unteren Metallisierung 21.
  • Optional kann die Verankerungsstruktur 3 vor der Herstellung der Lötverbindung zwischen dem Substrat 2 und dem Träger 1 oberflächlich, beispielsweise galvanisch, mit einem Lot versehen werden. Die Schichtdicke des Lotes kann dabei z. B. 5 μm bis 500 μm betragen.
  • Auf die gleiche Weise kann eine Anordnung hergestellt werden, bei der die Verankerurgsstruktur 3 bereits vor dem Verlöten des Substrates 2 mit dem Träger 1 fest mit der unteren Metallisierung 21 verbunden wurde oder einstückig mit der unteren Metallisierung 21 ausgebildet ist.
  • Unabhängig von ihrer Ausgestaltung kann eine Verankerungsstruktur 3 vor dem Verlöten des Trägers 1 mit der unteren Metallisierungsschicht 21 bei einer Temperatur von mehr als 350°C getempert werden, um eine Deformation der Verankerungsstruktur 3 durch mechanische Spannungen in der fertigen Verbindungsschicht zwischen der unteren Metallisierungsschicht 21 und dem Träger 1 zu erleichtern.
  • 8 zeigt die Anordnung nach dem Verlöten des Substrates 2 mit dem Träger 1. Ein vergrößerter Ausschnitt aus dem Randbereich der Anordnung ist in 9 dargestellt.
  • Gemäß einer Ausgestaltung der Erfindung sind die Dichte, die Verteilung und die Geometrie der Verankerungsstruktur 3 so eingestellt, dass die Verankerungsstruktur 3 in einer zur Unterseite 20b des Isolationsträgers 20 parallelen Schnittebene E-E' (siehe 9) Gesamtquerschnittsfläche aufweist, die wenigstens 10% und/oder höchstens 70% der Fläche der mit dem Isolationsträger 20 verbundenen Oberseite der unteren Metallisierung 21 beträgt.
  • 10 zeigt einen Horizontalschnitt durch eine mit einem Isolationsträger 20 verbundene Verankerungsstruktur 3 in einer der Schnittebene E-E gemäß 9 entsprechenden Schnittebene mit Blick auf die Unterseite 20b des Isolationsträgers 20, 11 einen vergrößerten Abschnitt dieser Anordnung. Wie anhand von 10 zu erkennen ist, kann sich die Verankerungsstruktur 3 über die gesamte untere Metallisierung 21 erstrecken.
  • In den 10 und 11 sind auch die bereits erläuterten Stege 32 dargestellt, welche zwischen den länglichen Säulen 31 ausgebildet sind. Die Säulen 31 weisen eine Breite b31. auf, die Stege 32 eine Breite b32 und eine Länge l32. Hierbei können verschiedene Säulen 31 gleiche oder unterschiedliche Breiten b31 besitzen. Entsprechend können verschiedene Stege 32 gleiche oder unterschiedliche Breiten b32 und/oder gleiche oder unterschiedliche Längen l32 aufweisen. Dabei kann optional die Breite b32 eines jeden der mit einer Säule 21 verbundenen Stege 32 kleiner sein als die Breite b31 der betreffenden Säule 31.
  • Optional können alle oder zumindest eine Vielzahl der länglichen Säulen 31 mit jeweils nur genau vier Stegen 32 oder mit jeweils nur genau drei Stegen 32 oder mit jeweils nur genau zwei Stegen 32 oder mit jeweils nur genau einem Steg 32 mit einem oder mehreren benachbarten der länglichen Säulen 31 verbunden sein. Durch den Verbund aus Säulen 31 und Stegen 32 bildet die Verankerungsstruktur 3 eine einteilige und damit einfach handhabbare Einheit. Die ist vor allem dann von Vorteil, wenn die Verankerungsstruktur 3 erst nach ihrer Herstellung mit der unteren Metallisierungsschicht 21 eines Substrates 2 verbunden wird. Bei der in den 10 und 11 gezeigten Verankerungsstruktur 3 weisen die länglichen Säulen 31 quadratische Querschnitte auf. Wie beispielhaft gezeigt können die Säulen 31 in Reihen und/oder in Spalten angeordnet sein, wobei die benachbarte Reihen und/oder benachbarte Spal ten gegeneinander versetzt sein können. Außerdem können die Stege 32 als gerade Stege ausgebildet sein.
  • Bei einer anderen, in 12 sowie anhand eines vergrößerten Ausschnitts in 13 gezeigten Ausgestaltung können die Säulen 31 beispielsweise auch rechteckige Querschnittsflächen aufweisen. Wie anhand von diesem Beispiel ersichtlich ist, können die Stege 32 jeweils auch zwei oder mehr gerade Abschnitte aufweisen, die in einem Winkel ungleich 0° und ungleich 180° zueinander parallel zur Unterseite 20b des Isolationsträgers 20 verlaufen.
  • Gemäß einer weiteren, in 14 gezeigten Ausgestaltung können die Säulen 31 zylindrisch geformt sein und kreisförmige Querschnittsflächen aufweisen. Die Verankerungsstruktur 3 kann dabei Unterstrukturen aufweisen, in denen Säulen 31 zusammen mit dazwischen liegenden Stegen 32 Bänder bilden. Die Verankerungsstruktur 3 entsteht dabei durch die Verbindung mehrerer derartiger Bänder mittels weiterer Stege 32.
  • Abweichend von den gezeigten Ausgestaltungen können die Säulen 31 auch andere als quadratische, rechteckige oder kreisförmige, beispielsweise sechseckige, ovale oder dreieckige, Querschnittsflächen aufweisen. Grundsätzlich können die Querschnittsflächen jedoch beliebig geformt sein. Außerdem können in einer Verankerungsstruktur 3 verschieden geformte Säulen 31 in Kombination miteinander eingesetzt werden.
  • 15 zeigt eine Draufsicht auf die mit einer Verankerungsstruktur 3 gemäß 4 versehene Unterseite 20b eines Substrats 2. Die Säulen 31 sind beispielhaft in seitlichen, d. h. in die zur Längsachse der Säulen 31 senkrechten Richtungen über die gesamte untere Metallisierungsschicht 21 verteilt. Dasselbe gilt auch für die Anordnung gemäß 16, bei der jedoch die Ecken des Substrats 2 abgeschrägt sind. Hierdurch können die thermomechanischen Spannungen, die übli cherweise in den Eckbereichen eines Substrates 2 auftreten, reduziert werden.
  • Auch das in 17 gezeigte Substrat 2 weist abgeschrägte Ecken auf. Es unterscheidet sich vom den in den 10, 12, 15 und 16 gezeigten Substraten 2 unter anderem dadurch, dass sich die Verankerungsstruktur 3 nicht über die gesamte untere Hauptfläche der unteren Metallisierung 21 erstreckt, sondern nur entlang der seitlichen Außenkante der unteren Metallisierung 21 verlaufenden, ringförmigen Randstreifens. Innerhalb des ringförmigen Randstreifens weist das Substrat 2 eine ebene Oberfläche auf, die durch den innerhalb des Randstreifens befindlichen Oberflächenabschnitt der unteren Metallisierung 21 gebildet ist.
  • 18 zeigt ebenfalls eine Draufsicht auf die untere Metallisierung 21 eines Substrates 2. Die Verankerungsstruktur 3 umfasst eine Anzahl von Längsstegen 33, die ebenso mit der unteren Metallisierung 21 ausgebildet oder verbunden werden können, wie dies vorangehend für die Säulen 31 erläutert wurde. Solche Längsstege 33 können beispielsweise parallel entlang des seitlichen Randes der unteren Metallisierung 21 verlaufen. Die Längsstege 33 können z. B. Längen l33 im Bereich von 300 um bis 2 mm aufweisen, und/oder Höhen (entsprechend den Längen l31) von 200 μm bis 500 μm. Grundsätzlich können Säulen 31 auch in Kombination mit derartigen Längsstegen 33 vorgesehen werden.
  • 19 zeigt eine perspektivische Ansicht eines Keramiksubstrats 2, dessen untere Metallisierung 21 nach oben gerichtet ist. Auf die untere Metallisierung 21 ist eine Verankerungsstruktur 3 aufgebracht, bei der die Säulen 31 durch Bonddrahtabschnitte gebildet sind. Jeder der Bonddrahtabschnitte 31 ist an einem Ende 312 an die untere Metallisierung 21 gebondet, während das andere Ende 311 frei und von der unteren Metallisierung 21 beabstandet ist. Bei der Herstellung dieser Struktur wird zunächst das Ende 312 des Bond drahtes an die untere Metallisierung 21 gebondet und dann mit dem Schneidwerkzeug des Bonders abgeschnitten oder mit dem Schneidwerkzeug des Bonders geritzt und dann abgerissen. Die Bonddrahtabschnitte 31 sind beispielhaft innerhalb eines entlang des seitlichen Randes der unteren Metallisierung 21 verlaufenden Randstreifens angeordnet, wie er bereits anhand von 17 erläutert wurde. 20 zeigt vergrößert einen Vertikalschnitt durch zwei benachbarte solcher Säulen 31. Diese weisen eine Höhe h31 auf, die als Länge l31 der Säule 31 im Sinne der anhand der 2, 4, 5, 6 erläuterten Länge l31 angesehen wird. Als Breite b31 wird der Durchmesser des Bonddrahtes außerhalb der Bondstellen angesehen.
  • Gemäß einer alternativen, in 21 gezeigten Ausgestaltung kann derselbe Bonddrahtabschnitt 31 auch an zwei benachbarten, in einem Abstand d31 voneinander beabstandeten Stellen. auf die untere Metallisierung 21 gebondet sein. Hierbei kann der Mittenabstand d31 zweier benachbarter Bondstellen, an denen ein Bonddrahtabschnitt 31 auf die untere Metallisierungsschicht 21 gebondet ist, kleiner sein als die Höhe h31 einer zwischen diesen Stellen ausgebildeten Schleife dieses Bonddrahtabschnittes. Weiterhin kann der Bonddrahtabschnitt 31 außerhalb von Bondstellen einen Durchmesser von beispielsweise 100 μm bis 1 mm aufweisen.
  • Bei den bisher erläuterten Beispielen war jede Verankerungsstruktur 3 genau einem Substrat 2 zugeordnet. Davon abweichend zeigt 22 beispielhaft eine perspektivische Ansicht eines Trägers 1, auf dem zwischen mehreren voneinander beabstandeten Substraten 2 einerseits und dem Träger 1 andererseits eine allen Substraten 2 gemeinsame Verankerungsstruktur 3 vorgesehen ist. Eine solche Verankerungsstruktur 3 kann beispielsweise netzartig mit Säulen 31 und Stegen 32 aufgebaut sein, wie z. B. die in den 10, 11, 12, 13, 14 gezeigten Netze, oder wie z. B. ein gewobenes Netz. Ebenso können die unteren Metallisierungen 21 der Substrate 2 durch Abschnitte einer durchgehenden Metallfolie gebildet sein, die zunächst auf einer ihrer Hauptflächen, beispielsweise durch Prägen, mit einer Verankerungsstruktur 3 versehen wurde, und mit deren anderer Hauptfläche dann die optional bereits mit ihren oberen Metallisierungen 22 versehenen und mit einem oder mehreren Halbleiterchips bestückten Isolationsträger 20 verbunden werden. Bevorzugt wird in diesem Beispiel das anhand von 7 erläuterte Verfahren angewendet, wobei das Lot zwischen der Verankerungsstruktur 3 und dem Träger 1 positioniert wird und beim Lötprozess von unten in die Hohlräume fließt und dabei – sofern die Verankerungsstruktur 3 nicht bereits mit der unteren Metallisierung 21 verbunden oder einstückig mit dieser ausgebildet ist – bis in den Spalt zwischen der unteren Metallisierung und der Verankerungsstruktur 3 gelangen, so dass in dem Spalt wie bereits erläutert eine. hochfeste Legierung entsteht.
  • Unabhängig von der Ausgestaltung der Verankerungsstruktur 3 kann diese eine Höhe h3 von beispielsweise mehr als 100 μm, z. B. im Bereich von 300 μm bis 5 mm, aufweisen.
  • Weiterhin kann eine Verankerungsstruktur 3, unabhängig von ihrer Ausgestaltung, z. B. aus Kupfer gebildet sein. Optional kann eine Verankerungsstruktur 3 eine Beschichtung aus Ag, Ni/Au, Ni/Pd, Ni/Pd/Au aufweisen. Die Dicke einer solchen Beschichtung kann z. B. 2 μm bis 10 μm betragen.
  • Als Lot 4 zur Herstellung der Verbindung zwischen einem Träger 1 und einem Substrat 2 eignen sich z. B. alle Lote mit einem signifikanten Zinnanteil. Beispielhaft seien folgende Lote genannt: SnSb5; SnAg3,5; SnAg3,5Cu0,5; SnAg3,5Cu0,7; SnAg20, J-, K-, oder L-Legierungen, oder allgemein SnxAgy, SnxAgyCuz, SnxCuy.
  • Wie aus 22 ersichtlich ist, kann sich die Verankerungsstruktur 3 auch umlaufend über die seitliche Begrenzung des Substrates 2 bzw. über die der Kontaktfläche 1t des Trägers 1 zugewandte Unterseite der unteren Metallisierung 21 hinaus erstrecken. Diese Maßnahme ist optional auch für Verankerungsstrukturen 3 möglich, auf denen jeweils nur genau ein Substrat angeordnet ist. Durch dieses seitlich umlaufende Überragen der Substrat- bzw. Metallisierungsbegrenzungen sind die mechanischen Spannungen an Rändern und Ecken der Substrate 2 zusätzlich optimierbar.
  • 23 zeigt eine Weiterentwicklung der vorgenannten Verbindungstechnik, wobei der Träger 1 Vertiefungen 11 aufweist, welche mit den freien Enden 311 der Säulen 31 korrespondieren und in die die freien Enden 311 hinein greifen, wo sie mit dem Träger 1 verlötet sind. Die Vertiefungen 11 können eine Tiefe t11 von beispielsweise 200 μm bis 3 mm aufweisen, und/oder eine Breite b11, die um wenigstens 0,1 μm größer ist als die Breite bzw. der Durchmesser b31 der Säulen 31. Die Säulen 31 können wie vorangehend erläutert mittels Verbindungsstegen 32, die eine Länge l32 aufweisen und sich zwischen den Seitenwänden zweier benachbarter Säulen 31 erstrecken, verbunden sein.
  • Die 24 zeigt eine perspektivische Ansicht eines Abschnitts eines mit einer Verankerungsstruktur 3 versehenen Substrats 2, bei dem zwei benachbarte Säulen 31 mit quadratischem Querschnitt mittels eines Steges 32 verbunden sind. In dieser Ansicht ist deutlich zu erkennen, dass die Stege 32 zwischen den Seitenwänden 313 zweier benachbarter Säulen 31 verlaufen. Durch gestrichelte Linien wird angedeutet, dass von einer Säule 31 auch zwei oder mehr Verbindungsstege 32 ausgehen bzw. dort enden können. Ebenso ist es möglich, dass eine Säule 31 nicht mit Verbindungsstegen 32 versehen ist und nur an ihrem dem freien Ende 311 abgewandten Ende 312 fixiert ist.
  • 25 zeigt eine Anordnung entsprechend der Anordnung gemäß 24 mit dem Unterschied, dass die Säulen 31 anstelle eines quadratischen Querschnitts einen kreisförmigen Querschnitt aufweisen.
  • Bei den in den 24 und 25 gezeigten Verankerungsstrukturen 3 sind die Verbindungsstege 3 bündig mit den dem Substrat 2 zugewandten Enden 312 der Säulen 31 angeordnet. Abweichend davon können die Verbindungsstege 32 jedoch auch sowohl von den dem Substrat 2 abgewandten Enden 311 als auch von den dem Substrat 2 zugewandten Enden 312 der Säulen 31 beabstandet sein, was in 27 beispielhaft anhand von Säulen 31 mit rechteckigem Querschnitt veranschaulicht ist. Ebenso können die Verbindungsstege 32 auch bündig mit den dem Substrat 3 abgewandten Enden 311 der Säulen 31 angeordnet sein, was in 28 beispielhaft anhand von Säulen 31 mit rechteckigem Querschnitt veranschaulicht ist.
  • 28 zeigt eine vertikale Querschnittsansicht eines Leistungshalbleitermoduls 100, welches wie vorangehend beschrieben ein Substrat 2 aufweist, dessen untere Metallisierung 21 mittels einer Verankerungsstruktur 3 mit einem Träger 1 unter Verwendung eines Lotes 4 verlötet ist. Das Modul 100 umfasst ein Gehäuse 6 mit einem umlaufenden, elektrisch isolierenden Gehäuserahmen 61, sowie einem Gehäusedeckel 62. Der Träger 1 ist als metallische Bodenplatte ausgebildet und stellt die untere Gehäusewand des Moduls 100 dar. Die Bodenplatte 1 kann beispielsweise eine Dicke von 0,1 mm bis 20 mm aufweisen.
  • Auf der oberen Metallisierung 22 des Substrats 2 sind mehrere Leistungshalbleiterchips 8 angeordnet und mittels einer Verbindungsschicht 81, beispielsweise eines Lotes, eines elektrisch leitenden Klebers oder einer Silberdrucksinterverbindung, mit dieser verbunden. Die Leistungshalbleiterchips können beispielsweise ein steuerbarer Leistungshalbleiter sein wie etwa zum Beispiel MOSFETs, IGBTs, Thyristoren, JFETs oder Leistungsdioden. Die Leistungshalbleiterchips 8 sind Halbleiterchips mit hohen Nennströmen und/oder hohen Nennspannungen. Beispielsweise können die Nennströme größer als 50 A oder größer als 75 A sein, die Nennspannungen größer als zum Beispiel 400 V. Zudem können die Leistungshalbleiterchips Grund flächen von beispielsweise mehr als 5,5 mm × 5,5 mm oder mehr als 7 mm × 7 mm aufweisen.
  • Oberseitig erfolgt die elektrische Verschaltung der Leistungshalbleiterchips 8 mit Abschnitten der oberen Metallisierung 22 mittels Bonddrähten 82. Anstelle von Bonddrähten 82 können auch beispielsweise Metallclips vorgesehen sein, mit der Chipoberseite und/oder der oberen Metallisierung 22 durch Löten, elektrisch leitendes Kleben oder Silberdrucksintern elektrisch leitend verbunden sind.
  • Um das Leistungshalbleitermodul 100 extern zum Beispiel an eine Stromversorgung, eine Last, eine Steuereinheit usw. anzuschließen, sind Anschlüsse 91, 92, 93, 94 vorgesehen. Die Anschlüsse 91, 92 können zum Beispiel als Stromversorgungsanschlüsse ausgebildet sein und elektrisch und/oder mechanisch mit Abschnitten 221, 222, 223, 224, 225, 226 der oberen Metallisierung 22 verbunden sein. Stromversorgungsanschlüsse können auch im Rahmen des Gehäuses positioniert und mit Bondrähten mit der oberen Substratmetallisierung 22 verbunden sein. Die Anschlüsse 93, 94 können zum Beispiel Steueranschlüsse für einen oder mehrere der Leistungshalbleiterchips 8, oder Ausgangsanschlüsse, an denen Signale ausgegeben werden können, die Informationen betreffend den Status des Moduls 100 bereitstellen.
  • Über den Leistungshalbleiterchips 8 ist eine optionale gedruckte Leiterplatte (PCB) 95 zum Verschalten interner Treiberanschlüsse vorgesehen. Die gedruckte Leiterplatte 95 kann auch mit Steuerelektronik zum Ansteuern der steuerbaren der Leistungshalbleiterchips 8 ausgestattet sein. Leistungshalbleitermodule, die eine Steuerelektronik enthalten, werden auch als intelligente Leistungsmodule (IPM – Intelligent Power Modules) bezeichnet.
  • Zur Erhöhung der Isolationsfestigkeit ist der untere Teil des Leistungshalbleitermoduls 1 ist mit einer optionalen Weich vergussmasse 51, zum Beispiel einem Silikongel, vergossen. Die Weichvergussmasse 51 kann sich in der vertikalen Richtung v von dem Substrat 2 mindestens über die Leistungshalbleiterchips 8 oder die Bonddrähte 82 hinaus, beispielsweise bis zu der gedruckten Leiterplatte 95, erstrecken. Über der Weichvergussmasse 51 ist eine optionale Hartvergussmasse 52, zum Beispiel aus einem Epoxidharz, angeordnet, um die Anschlüsse 91, 92, 93, 94 und die gedruckte Leiterplatte 95 elektrisch zu isolieren und mechanisch zu stabilisieren.
  • Wie in 28 gezeigt ist, kann sich die Verankerungsstruktur 3 über die gesamte untere Metallisierung 21 des Substrates 2 erstrecken. Grundsätzlich kommt jedoch für die Geometrie der Verankerungsstruktur 3 jede beliebige andere Anordnung, beispielsweise eine der anhand der 10, 12, 15, 16, 17, 18, 19 Anordnungen, in Betracht.
  • Bei der Herstellung des Leistungshalbleitermoduls 100 können die Leistungshalbleiterchips 8 fest mit der oberen Metallisierungsschicht 22 verbunden werden, bevor die Metalloberfläche 1t mit der unteren Metallisierungsschicht 21 und mit der Verankerungsstruktur 3 verlötet wird. Der durch das Verlöten der Metalloberfläche 1t mit der unteren Metallisierungsschicht 21 und mit der Verankerungsstruktur 3 gebildete Verbund kann dann mit den elektrischen Anschlüssen 91, 92, 93, 94 versehen und die elektrische Funktionsfähigkeit der dadurch gebildeten Schaltgruppe getestet werden. Nach erfolgreicher Testung kann die Schaltgruppe in den Rahmen 61 oder in das gesamte Modulgehäuse 6 eingesetzt und mit den Vergussmassen 51 und 52 vergossen werden. Vorteilhaft ist es, wenn dies Schaltgruppe vor dem Einsetzen in den Gehäuserahmen 61 oder das Modulgehäuse 6 mit elektrischen Anschlusskontakten versehen und die elektrische Funktionsfähigkeit der dadurch gebildeten Schaltgruppe getestet wird. Hierdurch kann eine schadhafte Schaltgruppe durch eine funktionierende Schaltgruppe ersetzt werden, bevor sie in dem Gehäuse 6 verbaut wird. Weiterhin ist es vorteilhaft, wenn die Schaltgruppe nach ihrer Herstellung keinen Temperaturen von mehr als 400°C ausgesetzt wird.
  • Ein weiteres Beispiel für eine mögliche Anordnung der Verankerungsstruktur 3 bei einem Leistungshalbleitermodul 100 zeigt 29. Bei diesem Modul 100 ist die Verankerungsstruktur nur lokal unterhalb der Leistungshalbleiterchips 8 angeordnet, d. h. unterhalb der Stellen, an denen die höchsten Temperaturen auftreten. Dies ist dann von Vorteil, wenn die Leistungshalbleiterchips 8 einen größeren Abstand von den Substraträndern haben, wo beim Betrieb der Anordnung Temperaturwechsel mit geringeren Temperaturhüben stattfinden als im Bereich der Leistungshalbleiterchips 8. Außerdem ist diese Struktur von Vorteil, wenn der Träger 1 aus einem MMC-Material wie z. B. AlSiC besteht. Dann können die thermischen Ausdehnungskoeffizienten des Trägers 1 und des Isolationsträgers 20 annähernd aneinander angepasst sein, während sich der thermische Ausdehnungskoeffizient des Lotes 4 deutlich von diesen Ausdehnungskoeffizienten unterscheidet, was ohne Verankerungsstruktur 3 zu einer signifikant höheren Ermüdung des Lotes führen würde als mit der vorgesehenen Verankerungsstruktur 3.

Claims (47)

  1. Verfahren zur Herstellung einer Schaltungsträgeranordnung mit folgenden Schritten: – Bereitstellen eines eine Metalloberfläche (1t) aufweisenden Trägers (1); – Bereitstellen eines Substrates (2), das einen Isolationsträger (20) umfasst, der eine mit einer unteren Metallisierungsschicht (21) versehene Unterseite (20b) aufweist; – Bereitstellen einer Verankerungsstruktur (3), die eine Vielzahl länglicher Säulen (31) umfasst, die auf ihrer dem Isolationsträger (20) abgewandten Seite jeweils ein erstes Ende (311) aufweisen, wobei wenigstens eine Teilmenge dieser länglichen Säulen (31) über die gesamte Verankerungsstruktur (3) verteilt ist, und wobei für jede der Säulen (31) der Teilmenge gilt, dass von deren Seitenwänden (313) jeweils kein oder höchstens drei längliche Verbindungsstege (32) ausgehen, die sich jeweils zu einer Seitenwand (313) einer anderen länglichen Säule (31) erstrecken und dort mit dieser verbunden sind; – Positionieren der Verankerungsstruktur (3) zwischen dem Isolationsträger (20) und der Metalloberfläche (1t); – nachfolgendes Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) und der Verankerungsstruktur (3) mittels eines Lotes (4), wobei sämtliche Freiräume (5) zwischen der Metalloberfläche (1t) und der unteren Metallisierungsschicht (21) mit dem Lot (4) verfüllt werden.
  2. Verfahren nach Anspruch 1, bei dem jeder der Verbindungsstege (32) eine kleinste Breite (b32) aufweist, die kleiner ist als die kleinste Breite (b31), die jede mit dem betreffenden Verbindungssteg (32) verbundene Säule (31) im Höhenbereich des Verbindungsstegs (32) aufweist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Verankerungsstruktur (3) vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) als von der unteren Metallisierungsschicht (21) unabhängiges Element ausgebildet ist.
  4. Verfahren nach Anspruch 3, bei dem die Verankerungsstruktur (3) vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) mit der unteren Metallisierungsschicht (21) verbunden wird.
  5. Verfahren nach Anspruch 4, bei dem die Verbindung zwischen der Verankerungsstruktur (3) und der unteren Metallisierungsschicht (21) durch Löten bei einer Temperatur von maximal 400°C erzeugt wird, und/oder durch Herstellen einer Lotschicht (4), die überwiegend aus wenigstens einer intermetallischen Phase besteht, wobei die Lotschicht (4) Abschnitte aufweist, die sich durchgehend zwischen der Verankerungsstruktur (3) und der unteren Metallisierungsschicht (21) erstrecken und die vollständig aus wenigstens einer intermetallischen Phase bestehen.
  6. Verfahren nach einem der Ansprüche 3 bis 5, bei dem die Verankerungsstruktur (3) durch das Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) mit der unteren Metallisierungsschicht (21) unter Ausbildung intermetallischer Phasen verbunden wird.
  7. Verfahren nach einem der Ansprüche 3 bis 5, bei dem die Verankerungsstruktur (3) vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) als ha ches Netz oder als perforierte Folie oder als geprägte Folie oder als gestanzte Folie ausgebildet ist.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei für jede der Säulen (31) der Teilmenge gilt, dass von deren Seitenwänden (313) jeweils: – kein oder höchstens zwei längliche Verbindungsstege (32) ausgehen; oder – kein oder höchstens ein länglicher Verbindungssteg (32) ausgehen; oder – kein länglicher Verbindungssteg (32) ausgeht.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) eine Vielzahl von Bonddrahtabschnitten umfasst, die jeweils an wenigstens zwei Bondstellen auf die untere Metallisierungsschicht (21) gebondet sind, wobei der Bonddrahtabschnitt jeweils zwischen zwei benachbarten Bondstellen eine Schleife ausbildet.
  10. Verfahren nach Anspruch 9, bei der Mittenabstand (d31) zwischen den zwei benachbarten Bondstellen kleiner ist als die Höhe (h31) der zwischen diesen Bondstellen ausgebildeten Schleife.
  11. Verfahren nach einem der Ansprüche 9 oder 10, bei dem die Bonddrahtabschnitte (31) außerhalb von Bondstellen einen Durchmesser von 100 um bis 1 mm aufweisen.
  12. Verfahren nach Anspruch 1 oder 2, bei dem die Verankerungsstruktur (3) vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) einstückig mit der unteren Metallisierungsschicht (21) ausgebildet ist und aus demselben Material besteht.
  13. Verfahren nach Anspruch 12, bei dem die Verankerungsstruktur (3) dadurch hergestellt wird, dass die untere Metallisierungsschicht (21), bevor oder nachdem diese mit dem Isolationsträger (20) verbunden wird, als Metallfolie mit einer vorgegebenen Foliendicke bereitgestellt wird, und dass die Säulen (31) durch strukturiertes Ätzen der Metallfolie bis zu einer vorgegebenen Ätztiefe hergestellt werden, wobei die vorgegebene Ätztiefe kleiner ist als die vorgegebene Foliendicke.
  14. Verfahren nach Anspruch 13, bei dem die vorgegebene Foliendicke 400 μm bis 1 mm beträgt.
  15. Verfahren nach Anspruch 13 oder 14, bei dem die vorgegebene Ätztiefe 200 μm bis 700 μm beträgt.
  16. Verfahren nach einem der Ansprüche 12 bis 15, bei dem – die Verankerungsstruktur (3) vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) eine Vielzahl länglicher Säulen (31) umfasst, bei denen das erste Ende (311), abgesehen von eventuellen Verbindungsstegen (32), als freies Ende (311) ausgebildet ist; – die untere Metallisierungsschicht (21) einen Abschnitt aufweist, der als flache, ununterbrochene Schicht (211) ausgebildet ist, und der einstückig mit den länglichen Säulen (31) ausgebildet ist und diese an ihren den ersten Enden (311) abgewandten zweiten Enden (312) miteinander verbindet.
  17. Verfahren nach einem der vorangehenden Ansprüche, bei dem sich die länglichen Säulen (31) jeweils in einer Längsachse (v) erstrecken, die nach dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) senkrecht zur Unterseite (20b) des Isolationsträgers (20) verläuft.
  18. Verfahren nach einem der vorangehenden Ansprüche, bei dem sich die länglichen Säulen (31) nach dem Positionieren der Verankerungsstruktur (3) zwischen dem Isolationsträger (20) und der Metalloberfläche (1t) zu der Metalloberfläche (1t) hin verjüngen.
  19. Verfahren nach einem der Ansprüche 1 bis 17, bei dem die länglichen Säulen (31) über ihre gesamte Länge eine konstante Breite (b31) aufweisen.
  20. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) einen oder mehrere Längsstege (33) umfasst, die – parallel zur Unterseite (20b) des Isolationsträgers (20) verlaufen; – bezogen auf die dem Isolationsträger (20) abgewandte Seite der unteren Metallisierungsschicht (21) eine Höhe im Bereich von 200 μm bis 500 μm aufweisen; und – eine Länge (l33) von 300 μm bis 2 mm aufweisen.
  21. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) in einer zur Unterseite (20b) des Isolationsträgers (20) parallelen Schnittebene (E-E') eine Gesamtquerschnittsfläche aufweist, die wenigstens 10% der Fläche der mit dem Isolationsträger (20) verbundenen Oberseite der unteren Metallisierung (21) beträgt.
  22. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) in einer zur Unterseite (20b) des Isolationsträgers (20) parallelen Schnittebene (E-E') eine Gesamtquerschnittsfläche aufweist, die höchstens 70% der Fläche der mit dem Isolationsträger (20) verbundenen Oberseite der unteren Metallisierung (21) beträgt.
  23. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Abstand zwischen den Säulen (31) und ggf. den Verbindungsstegen (32) so dimensioniert ist, dass das Lot (4) während des Verlötens der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) durch Kapillarkräfte in Zwischenräume (5) eindringt, die in der Verankerungsstruktur (3) zwischen den Säulen (31) und gegebenenfalls den Verbindungsstegen (32) ausgebildet sind, und diese Zwischenräume (5) verfüllt.
  24. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) in einem Löttemperaturbereich von 240°C bis 400°C erfolgt.
  25. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) in einem Löttemperaturbereich von wenigstens 330°C erfolgt.
  26. Verfahren nach einem der vorangehenden Ansprüche, bei dem als Lot (4) zum Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) ein vorgeformtes Lotplättchen verwendet wird, das vor dem Verlöten zwischen der Verankerungsstruktur (3) und der Metalloberfläche (1t) positioniert wird.
  27. Verfahren nach Anspruch 26, bei das vorgeformte Lotplättchen eine Dicke von 50 μm bis 300 μm aufweist.
  28. Verfahren nach einem der Ansprüche 1 bis 25, bei dem als Lot zum Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) eine Lotpaste verwendet wird.
  29. Verfahren nach Anspruch 28, bei dem eine Lotpaste vor dem Verlöten als Schicht auf die Metalloberfläche (1t) aufgebracht wird.
  30. Verfahren nach einem der vorangehenden Ansprüche, bei dem die durch das Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) und der Verankerungsstruktur (3) gebildete Lotverbindung (4) zumindest teilweise aus einer oder mehreren intermetallischen Phasen besteht.
  31. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) aus Kupfer gebildet ist.
  32. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) eine Beschichtung aus Ag oder Ni/Au oder Ni/Pd oder Ni/Pd/Au aufweist.
  33. Verfahren nach Anspruch 32, bei dem die Beschichtung eine Dicke von 2 μm bis 10 μm aufweist.
  34. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) eine Höhe (h3) von mehr als 100 um aufweist.
  35. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) senkrecht zur Unterseite (20b) des Isolationsträgers (20) eine Höhe (h31) im Bereich von 200 μm bis 5 mm aufweist.
  36. Verfahren nach Anspruch 35, bei dem die Verankerungsstruktur (3) senkrecht zur Unterseite (20b) des Isolationsträgers (20) eine Höhe (h31) im Bereich von 300 μm bis 1 mm aufweist.
  37. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Isolationsträger (20) aus einer elektrisch isolierenden Keramik gebildet ist.
  38. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) bei einer Temperatur von mehr als 350°C getempert wird.
  39. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verankerungsstruktur (3) eine Vielzahl länglicher Säulen (31) umfasst, die in zumindest einer zur Unterseite (20b) des Isolationsträgers (20) parallelen Richtung einen vorgegebenen Wiederholabstand (dp) aufweisen, der 500 μm bis 1 mm beträgt.
  40. Verfahren nach einem der vorangehenden Ansprüche, bei dem das der Metalloberfläche (1t) zugewandte Ende der Verankerungsstruktur (3) vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) und der Verankerungsstruktur (3) in eine oder mehrere korrespondierende Vertiefungen (11) des Trägers (1) eingesetzt wird.
  41. Verfahren nach einem der vorangehenden Ansprüche, bei dem die ersten Enden (311) der Säulen (31) als freie Enden ausgebildet sind, welche vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) und der Verankerungsstruktur (3) in korrespondierende Vertiefungen (11) des Trägers (1) eingesetzt werden.
  42. Verfahren nach einem der vorangehenden Ansprüche, bei dem die korrespondierende Vertiefungen (11) eine Tiefe (t11) von 200 μm bis 3 mm aufweisen.
  43. Verfahren zur Herstellung eines Leistungshalbleiterrnoduls (100) mit folgenden Schritten: – Herstellen einer Schaltungsträgeranordnung gemäß einem der vorangehenden Ansprüche, wobei das Substrat (2) eine obere Metallisierungsschicht (22) umfasst, die auf der der unteren Metallisierungsschicht (21) abgewandten Oberseite (20t) des Isolationsträgers (20) angeordnet ist, und auf der zumindest ein Leistungshalbleiterchip (8) angeordnet wird; – Erzeugen eines den zumindest einen Leistungshalbleiterchip (8) und das Substrat (2) umgebenden Modulgehäuses (6), wobei der Träger (1) eine Bodenplatte des Leistungshalbleitermoduls (100) bildet.
  44. Verfahren nach Anspruch 43, bei dem der zumindest eine Leistungshalbleiterchip (8) vor dem Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) und mit der Verankerungsstruktur (3) fest mit der oberen Metallisierungsschicht (22) verbunden wird.
  45. Verfahren nach Anspruch 43 oder 44, bei dem der durch das Verlöten der Metalloberfläche (1t) mit der unteren Metallisierungsschicht (21) und mit der Verankerungsstruktur (3) gebildete Verbund in das Modulgehäuse (6) eingesetzt wird.
  46. Verfahren nach Anspruch 45, bei dem der Verbund vor dem Einsetzen in das Modulgehäuse (6) mit elektrischen Anschlusskontakten versehen und die elektrische Funktionsfähigkeit der dadurch gebildeten Schaltgruppe getestet wird.
  47. Verfahren nach Anspruch 46, bei dem die Schaltgruppe nach ihrer Herstellung keinen Temperaturen von mehr als 400°C ausgesetzt wird.
DE102009028360A 2009-08-07 2009-08-07 Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung Expired - Fee Related DE102009028360B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009028360A DE102009028360B3 (de) 2009-08-07 2009-08-07 Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
US12/850,374 US8298867B2 (en) 2009-08-07 2010-08-04 Method for fabricating a circuit substrate assembly and a power electronics module comprising an anchoring structure for producing a changing temperature-stable solder bond
CN2010102853797A CN101996897B (zh) 2009-08-07 2010-08-06 用于制造电路基板组件以及功率电子模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009028360A DE102009028360B3 (de) 2009-08-07 2009-08-07 Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung

Publications (1)

Publication Number Publication Date
DE102009028360B3 true DE102009028360B3 (de) 2010-12-09

Family

ID=43049533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009028360A Expired - Fee Related DE102009028360B3 (de) 2009-08-07 2009-08-07 Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung

Country Status (3)

Country Link
US (1) US8298867B2 (de)
CN (1) CN101996897B (de)
DE (1) DE102009028360B3 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011089886A1 (de) * 2011-12-23 2013-02-07 Continental Automotive Gmbh Schaltungsträger und Verfahren zur Herstellung von einem Schaltungsträger
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
DE102010003533B4 (de) * 2010-03-31 2013-12-24 Infineon Technologies Ag Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
WO2016135184A1 (de) * 2015-02-26 2016-09-01 Heraeus Deutschland GmbH & Co. KG Leistungselektronik-modul mit einem träger mit palladium-sauerstoffdiffusionsbarrierenschicht und einem durch sintern damit verbundenen halbleiterelement und verfahren zu dessen herstellung
WO2020114671A1 (de) * 2018-12-06 2020-06-11 Siemens Aktiengesellschaft Isolierkeramik für elektrische schaltungen und zugehörige anwendungen
US10879148B2 (en) 2018-09-24 2020-12-29 Infineon Technologies Ag Power semiconductor module arrangement
DE102022113641A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520389B2 (en) * 2009-12-02 2013-08-27 Hamilton Sundstrand Corporation Power semiconductor module for wide temperature applications
US8963321B2 (en) * 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
US8519532B2 (en) * 2011-09-12 2013-08-27 Infineon Technologies Ag Semiconductor device including cladded base plate
US8563364B2 (en) * 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
CN102437731B (zh) * 2011-09-30 2014-06-25 安徽华东光电技术研究所 基于氧化铍散热结构的电源模块及其制作方法
US8637964B2 (en) * 2011-10-26 2014-01-28 Infineon Technologies Ag Low stray inductance power module
JP2013201255A (ja) * 2012-03-23 2013-10-03 Toshiba Lighting & Technology Corp 配線基板装置、発光モジュール、照明装置および配線基板装置の製造方法
CN104335472A (zh) * 2012-05-28 2015-02-04 三菱电机株式会社 半导体装置
JP6139331B2 (ja) * 2013-08-26 2017-05-31 三菱電機株式会社 パワーモジュール
JP2015050303A (ja) * 2013-08-30 2015-03-16 東芝ライテック株式会社 発光装置
US9585241B2 (en) * 2013-09-24 2017-02-28 Infineon Technologies Ag Substrate, chip arrangement, and method for manufacturing the same
US10276472B2 (en) * 2017-04-01 2019-04-30 Ixys, Llc Heat transfer plate having small cavities for taking up a thermal transfer material
EP3522212A1 (de) * 2018-01-31 2019-08-07 ABB Schweiz AG Leistungselektronikmodul und verfahren zur herstellung eines leistungselektronikmoduls
US11462501B2 (en) * 2019-10-25 2022-10-04 Shinko Electric Industries Co., Ltd. Interconnect substrate and method of making the same
JP2022029328A (ja) * 2020-08-04 2022-02-17 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
CN113345809B (zh) * 2021-08-05 2021-11-19 度亘激光技术（苏州）有限公司 一种半导体器件和热沉键合的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002065A1 (de) * 2008-03-31 2009-10-15 Infineon Technologies Ag Modul mit stabiler Lötverbindung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406636B1 (en) * 1999-06-02 2002-06-18 Megasense, Inc. Methods for wafer to wafer bonding using microstructures
US7200006B2 (en) * 2004-06-03 2007-04-03 International Business Machines Corporation Compliant thermal interface for electronic equipment
JP2005353740A (ja) * 2004-06-09 2005-12-22 Toshiba Corp 半導体素子及び半導体装置
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
US7928563B2 (en) * 2008-05-28 2011-04-19 Georgia Tech Research Corporation 3-D ICs with microfluidic interconnects and methods of constructing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002065A1 (de) * 2008-03-31 2009-10-15 Infineon Technologies Ag Modul mit stabiler Lötverbindung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010003533B4 (de) * 2010-03-31 2013-12-24 Infineon Technologies Ag Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
US8587116B2 (en) 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
DE102011083218B4 (de) * 2010-09-30 2016-07-07 Infineon Technologies Ag Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102011089886A1 (de) * 2011-12-23 2013-02-07 Continental Automotive Gmbh Schaltungsträger und Verfahren zur Herstellung von einem Schaltungsträger
WO2016135184A1 (de) * 2015-02-26 2016-09-01 Heraeus Deutschland GmbH & Co. KG Leistungselektronik-modul mit einem träger mit palladium-sauerstoffdiffusionsbarrierenschicht und einem durch sintern damit verbundenen halbleiterelement und verfahren zu dessen herstellung
US10879148B2 (en) 2018-09-24 2020-12-29 Infineon Technologies Ag Power semiconductor module arrangement
WO2020114671A1 (de) * 2018-12-06 2020-06-11 Siemens Aktiengesellschaft Isolierkeramik für elektrische schaltungen und zugehörige anwendungen
DE102022113641A1 (de) 2022-05-31 2023-11-30 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung

Also Published As

Publication number Publication date
US8298867B2 (en) 2012-10-30
CN101996897B (zh) 2013-05-08
CN101996897A (zh) 2011-03-30
US20110053319A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102011083218B4 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102009046858B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE202012100090U1 (de) Halbleiteranordnung mit plattierter Basisplatte
EP2436032A1 (de) Gekühlte elektrische baueinheit
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102008027703A1 (de) Halbleiterbauelement
DE102014105727A1 (de) Direkt gekühlte substrate für halbleitermodule und entsprechende herstellungsverfahren
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102010041714A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102015118664A1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102007036841A1 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE102009022877B4 (de) Gekühlte elektrische Baueinheit
DE102012207470B3 (de) Verfahren zur herstellung einer halbleitermodulanordnung
DE102015115132A1 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110309

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee