DE102015115132A1 - Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur - Google Patents

Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur Download PDF

Info

Publication number
DE102015115132A1
DE102015115132A1 DE102015115132.4A DE102015115132A DE102015115132A1 DE 102015115132 A1 DE102015115132 A1 DE 102015115132A1 DE 102015115132 A DE102015115132 A DE 102015115132A DE 102015115132 A1 DE102015115132 A1 DE 102015115132A1
Authority
DE
Germany
Prior art keywords
substrate
carrier
semiconductor
semiconductor module
encapsulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015115132.4A
Other languages
English (en)
Other versions
DE102015115132B4 (de
Inventor
Olaf Hohlfeld
Guido Boenig
Alexander Herbrandt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015115132.4A priority Critical patent/DE102015115132B4/de
Publication of DE102015115132A1 publication Critical patent/DE102015115132A1/de
Application granted granted Critical
Publication of DE102015115132B4 publication Critical patent/DE102015115132B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3675Cooling facilitated by shape of device characterised by the shape of the housing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleitermodul (1) aufweisend: ein Substrat (3); wenigstens ein auf einer ersten Hauptoberfläche des Substrats (3) aufgebrachtes Halbleiterbauelement (4); ein Träger (2) mit einer Stift- oder Rippenkühlstruktur (7), wobei das Substrat (3) mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an den Träger (2) angeordnet ist; mit einer das Substrat (3) und das wenigstens eine Halbleiterbauelement (4) bedeckenden Verkapselungsschicht (5) auf dem Träger (2); mit mehreren elektrisch leitenden Zuleitungen (6) zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements (4), die die Verkapselungsschicht (5) durchgreifend angeordnet sind.

Description

  • Die vorliegende Anmeldung bezieht sich auf Halbleitermodule und insbesondere auf direkt gekühlte Substrate für Halbleitermodule und ein Verfahren zur Herstellung solcher Substrate und Module.
  • Die Wärmeableitung ist eine wichtige Erwägung bei der Konstruktion von Leistungselektronik und muss sorgfältig gesteuert werden. Um Halbleitervorrichtungen vor einer Überhitzung zu schützen, sollte das Kühlsystem eines Leistungsmoduls sehr effizient sein. Die Kühlmethode basiert typischerweise auf dem Typ des Leistungsmoduls. Leistungsmodule können beispielsweise direkt oder indirekt gekühlt werden. Ferner können Module eine Basisplatte aufweisen oder nicht, wobei die Basisplatte flach oder strukturiert sein kann. Herkömmliche Leistungsmodul-Basisplatten bestehen normalerweise aus Kupfer aufgrund der ausgezeichneten Wärmeleitfähigkeit. Andere Materialien wie AlSiC, Aluminium oder Mantelmaterialien sind geeignete Ersatzstoffe mit dem Vorteil niedrigerer Kosten.
  • Leistungsmodule mit und ohne Basisplatte können indirekt durch einen Kühler auf Luft- oder Fluidbasis gekühlt werden. Typischerweise strömt die in den aller Regel nach gehäuselosen Halbleiterbauelementen erzeugte Wärme durch ein Keramiksubstrat mit metallisierten Seiten wie z. B. ein DCB (direkt kupfergebondet), die verschiedenen Lötschichten (Chiplöten, Systemlöten usw.) und die Basisplatte. Der Wärmekontakt für die Wärmeleitung wird durch eine Wärmeleitpaste zwischen der Basisplatte (oder DCB im Fall ohne Basisplatte) und dem Kühler verwirklicht. Das Kühlen von Halbleiterchips in dieser Weise ist weniger als optimal, da die Wärmeleitpaste eine niedrige Wärmeleitfähigkeit von etwa 1 W/mK aufweist.
  • Direkt gekühlte Leistungsmodule mit strukturierten Basisplatten schaffen eine effizientere Kühlung von Leistungsvorrichtungen. Solche Basisplatten weisen Stift- oder Rippenkühlstrukturen an der Unterseite der Basisplatte in direktem Kontakt mit Luft oder einer Kühlflüssigkeit (z. B. Wasser oder einem Wasser-Glycol-Gemisch) auf, so dass hohe Wärmeübertragungskoeffizienten erreicht werden. Verschiedene Technologien für die Herstellung von strukturierten Basisplatten stehen zur Verfügung, wie z. B. ein Metallspritzgießprozess (MIM) oder die Schmiedetechnologie, die gewöhnlich hohe Produktions- und Materialkosten aufweisen.
  • Ferner ist es beispielsweise aus der DE 10 2014 116 383 A1 sowie der DE 10 2008 058 835 A1 bekannt, Halbleitergehäuse (sogenannte Halbleiterpackages) in einem ein- oder mehrstufigen Formgebungsverfahren herzustellen, wobei die gehäuselosen Halbleiterbauelemente in einem elektrisch isolierenden Verkapselungsmaterial eingebettet werden. Die thermische Verbindung mit einer als Kühlkörper fungierenden Basisplatte erfolgte bisher in einem nachfolgenden Schritt nach Aushärtung des Verkapselungsmaterials, was nicht nur ebenfalls die oben beschriebenen Problematiken hinsichtlich der Wärmeleitfähigkeit aufwirft sondern auch aufgrund der mehreren in der Regel händisch vorzunehmenden Bearbeitungsschritte die Herstellung kompliziert.
  • Es besteht somit Bedarf nach einem Halbleitermodul, das vereinfacht hergestellt werden kann und bei dem gleichzeitig eine effiziente Wärmeabfuhr sichergestellt ist, sowie nach einem entsprechenden Herstellungsverfahren. Diese Aufgabe wird erfindungsgemäß durch ein Halbleitermodul mit den Merkmalen nach Anspruch 1 sowie durch ein Herstellungsverfahren des nebengeordneten Anspruchs gelöst. Weitere, besonders vorteilhafte Ausgestaltungen der Erfindung offenbaren die Unteransprüche. Es ist darauf hinzuweisen, dass die in den Patentansprüchen einzeln aufgeführten Merkmale in beliebiger, technisch sinnvoller Weise miteinander kombiniert werden können und weitere Ausgestaltungen der Erfindung aufzeigen. Die Beschreibung charakterisiert und spezifiziert die Erfindung insbesondere im Zusammenhang mit den Figuren zusätzlich.
  • Die Erfindung betrifft ein Halbleitermodul, nachfolgend auch kurz Modul genannt. Das Halbleitermodul weist ein Substrat auf. Das erfindungsgemäße Substrat ist im Allgemeinen ein Flächengebilde und trägt auf einer ersten Hauptoberfläche wenigstens ein Halbleiterbauelement. Das Substrat weist beispielsweise eine Isolations-, dielektrische oder Keramikschicht und eine erste Metallschicht auf seiner ersten Hauptoberfläche und eine zweite Metallschicht, auch Kaschierung genannt, auf seiner zweiten, der ersten gegenüberliegenden Hauptoberfläche auf. Beispielsweise handelt es sich um ein direkt kupfergebondetes (DCB-)Substrate, ein direkt aluminiumgebondetes (DAB-)Substrat oder ein aktives Metalllötsubstrat. Die erste Metallschicht bildet beispielsweise Schaltungsstrukturen aus, die beispielsweise in IMS(insulated metall subtrat)-Technik aufgebracht sind. Das Substrat weist bevorzugt wenigstens eine Keramikschicht, insbesondere eine oder mehrere Schichten ausgewählt aus AlN, Al2O3, oder eine dielektrische Schicht, insbesondere Si3N4. auf. Gemäß einem Beispiel handelt es sich um ein anorganisches oder ein organisches Substrat. Der Kern des Substrats, insbesondere des organischen Substrats, kann eine Wärmeleitfähigkeit von mehr als 1 W/mK aufweisen.
  • Beispielsweise weist das Substrat eine Dicke im Bereich von 0,25 mm bis 1,00 mm, bevorzugt im Bereich 0,38 mm bis 0,63 mm auf.
  • Der Begriff Halbleiterbauelement ist weit auszulegen. Hinsichtlich des Halbleiterbauelements und deren Anzahl ist die Erfindung nicht beschränkt. Bevorzugt ist es ein siliziumgesteuerter Gleichrichter (SCR), Leistungsregler, Leistungstransistor, Bipolartransistor mit isoliertem Gate (IGBT), Metalloxidhalbleiter-Feldeffekttransistor (MOSFET), Leistungsgleichrichter, eine Diode, beispielsweise eine Schottky-Diode, ein J-FET, ein Thyristor, beispielsweise ein Gate-Turn-Off-Thyristor, ein Gate-Communicated-Thyristor, ein TRIAC, ein DIAC oder ein Fotothyristor ist. Bei mehreren Leistungshalbleiterbauelementen ist jede Kombination daraus erfindungsgemäß umfasst. Bevorzugt sind die mehreren Halbleiterbauelemente zu einem Umrichter verschaltet.
  • Das Halbleiterbauelement ist bevorzugt ein gehäuseloses Halbleiterbauelement, wie ein Halbleiterdie (auch als Halbleiternacktchips bezeichnet) oder Halbleiterchip, ausgeführt, wobei die Halbleiternacktchips oder Halbleiterchips in Form eines Halbleitermaterialblocks bereitgestellt sein können, der aus einem Halbleiter-Wafer hergestellt und aus diesem ausgeschnitten ist, oder in einer anderen Form, die weiteren Verarbeitungsschritten unterzogen wurden.
  • Erfindungsgemäß ist ferner ein Träger mit einer Stift- oder Rippenkühlstruktur vorgesehen, wobei das Substrat mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an den Träger angeordnet ist.
  • Der Begriff Stift- oder Rippenkühlstruktur ist weit auszulegen, meint eine jegliche strukturelle Maßnahme zur Vergrößerung einer wärmeabgebenden Fläche, damit der Träger als „Kühler” fungiert und damit der Wärmeabgabe an ein die Stifte oder Rippen umgebendes Medium, wie Luft, dient. Folglich kann diese Struktur regelmäßig und unregelmäßig sein. Beispielsweise handelt es sich um eine Struktur aus parallelen, gleichmäßig beabstandeten Rippen. Der Träger ist beispielsweise aus Kupfer, bevorzugt aus Aluminium. Somit fungiert der Träger unmittelbar als Kühler.
  • Erfindungsgemäß ist ferner eine das Substrat und das wenigstens eine Halbleiterbauelement bedeckenden Verkapselungsschicht auf dem Träger aufgebracht. Als Verkapselungsschicht wird beispielsweise eine Schicht aus einem oder mehreren der folgenden Materialien, bevorzugt Kunststoffmaterial, verstanden: Polymermaterial, Formverbindungsmaterial, Harzmaterial, Epoxyharzmaterial, Acrylatmaterial, Polyimidmaterial und Material auf Silikonbasis. Eine erfindungsgemäße Verkapselung ist beispielsweise aus der DE 10 2008 058 835 A1 bekannt. Gemäß einem Beispiel kann ein Schichtaufbau aus mehreren Verkapselungsschichten, wobei die Schichten unterschiedliche Materialzusammensetzungen aufweisen vorgesehen sein. Ein Beispiel eines mehrschichtigen Schichtaufbaus ist beispielsweise aus der DE 10 2014 116 383 A1 bekannt. Die Verkapselung wird beispielsweise in einem formgebenden Verfahren, wie in einem Spritzpressverfahren unter Verwendung eines formgebenden Werkzeugs auf den Träger aufgebracht. Die Verkapselungsschicht weist in einer Ausgestaltung neben dem Kunststoffmaterial einen hohen Anteil, beispielsweise von mehr als 85 Gewichtsprozent, eines Füllstoffs, wie eines metallischen und/oder keramischen Füllstoffs, wie Al2O3 oder Si2O aufweisen.
  • Die durch die Verkapselung bewirkte Bedeckung meint beispielsweise dass das Substrat einschließlich seiner darauf angeordneten Halbleiterbauelemente an fünf Seiten (den vier Seitenflächen und der ersten Hauptoberfläche) durch die Verkapselungsschicht umschlossen ist. Es wäre aber auch eine Ausführungsform denkbar bei dem die Bedeckung nicht und/oder teilweise durch den Träger erfolgt, beispielsweise an zwei oder vier Seitenflächen des Substrats.
  • Erfindungsgemäß sind mehrere elektrisch leitende Zuleitungen zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements vorgesehen, die die Verkapselungsschicht durchgreifend angeordnet sind. Bevorzugt sind dieser Zuleitungen im Wesentlichen parallel zueinander und im Wesentlichen senkrecht zur ersten Hauptoberfläche des Substrats in einer Matrix angeordnet. Die Zuleitungen sind in einer Ausgestaltung über in der Verkapselungsschicht eingebrachte Durchkontaktierungen, beispielsweise in Form von Hülsen, geführt.
  • Durch die erfindungsgemäße Ausgestaltung wird eine unmittelbare und effektive Wärmeabfuhr erreicht, während die Verkapselung eine effiziente Weise zur Bereitstellung eines Gehäuses für das wenigstens eine Halbleiterbauelement darstellt, welches in vergleichsweise wenig Arbeitsschritten herzustellen ist und für eine bauraumsparende Ausführung des Moduls sorgt, welche aufgrund der sich daraus ergebenden kurzen Verbindungen zwischen den Halbleiterbauelementen Schaltverluste und parasitäre Induktivitäten reduziert. Ferner lässt sich ein derartiges Modul leicht in einem automatisierten Herstellungsprozess herstellen. Auf die nachteilige Verwendung von Wärmeleitpaste kann verzichtet werden.
  • Bevorzugt ist das Substrat stoffschlüssig mit dem Träger verbunden. Beispielsweise ist eine Lot- und/oder Sinter- und/oder eine Klebeverbindung zwischen dem Substrat, bzw. der zweiten Metallschicht vorgesehen. Gemäß einer weiteren Ausgestaltung ist die keramische Schicht des Substrats durch Einbringen in die Form des Trägers und Umgießen mit dem Material des Trägers mit diesem stoffschlüssig verbunden.
  • Gemäß einer bevorzugten Ausführungsform weist der Träger auf seiner für die angrenzende Anordnung mit dem Substrat vorgesehenen Seite eine Ausnehmung auf, wobei das Substrat, das wenigstens eine Halbleiterbauelement und die wenigstens eine Verkapselungsschicht in der Ausnehmung angeordnet sind. Dadurch kann unter Einsparung von formgebendem Werkzeug das Modul hergestellt werden, während die Ausnehmung einer mechanischen Fixierung der Verkapselungsschicht dient. Bevorzugt schließt die Verkapselungsschicht bündig mit einem die Ausnehmung umgebenden Rand des Trägers ab, um beispielsweise eine Montagefläche für eine Anordnung auf einer Leiterplatte zu definieren.
  • Bevorzugt ist der Träger ein Strangprofil, d. h. ein Träger mit einer Längserstreckung und entlang dieser Längserstreckung im Wesentlichen gleichbleibendem Querschnitt, um so durch Ablängen den Träger oder den Träger samt einer Mehrzahl befestigter Substrate einfach, beispielsweise durch sägende Bearbeitung, segmentieren zu können. Im Wesentlichen gleichbleibender Querschnitt meint beispielsweise, dass der Träger beispielsweise als Ausnahme von dem gleichbleibenden Querschnitt über seine Erstreckungsrichtung gleichmäßig verteilte Durchbrüche zur Befestigung mit einer Leiterplatte aufweisen kann und/oder quer zu seiner Erstreckungsrichtung aufweisende, in der Ausnehmung vorgesehene Zwischenwände oder Stege aufweisen kann, um ein mechanisches Ablösen der Verkapselungsschicht durch Durchbiegen oder Delamination zu vermeiden.
  • Bevorzugt ist die Verkapselungsschicht formschlüssig in der Ausnehmung aufgenommen, um die Verkapselung am Träger festzulegen. Zu diesem Zweck weist bevorzugt eine Wandung der Ausnehmung eine Haltestruktur, wie eine oder mehrere Hinterschneidungen, auf, um das Entformen der Verkapselungsschicht zu verhindern. Als Haltestruktur wird beispielsweise ferner eine Mikrostruktur, wie eine Rauigkeit mit gemittelter Rautiefe RZ im Bereich von 5 bis 25, oder eine oder mehrere von der seitlichen Wandung, d. h. den Seitenflächen des Substrats zugewandte Wand der Ausnehmung vorstehende Nasen oder Rippen verstanden.
  • Die Verkapselungsschicht füllt in einer Ausgestaltung die Ausnehmung des Trägers vollständig aus und bildet mit diesem eine gemeinsame Oberfläche zur angrenzenden Anordnung an eine Leiterplatte aus. In einer anderen Ausgestaltung ist keine vollständige Ausfüllung der Ausnehmung durch die Verkapselungsschicht vorgesehen, so dass die Ausnehmung ein verbleibendes Resthohlvolumen zur angrenzenden Anordnung an eine Leiterplatte definiert. Dieses Resthohlvolumen dient in einer Ausgestaltung zur Aufnahme von auf der Leiterplatte aufgebrachten elektronischen Bauelementen.
  • Die Erfindung betrifft ferner eine Anordnung aus einem Modul in einer seiner zuvor beschriebenen und jeweils vorteilhaften Ausgestaltungen und einer Leiterplatte, wobei letztere nächstbenachbart, bevorzugt angrenzend, an die Verkapselungsschicht des Moduls angeordnet ist, und die elektrischen Zuleitungen mittels Durchgangslöcher in der Leiterplatte kontaktiert sind. Beispielsweise ist jeweils eine Lotverbindung oder ein Pressnietverbindung zwischen der Leiterplatte und den elektrischen Zuleitungen vorgesehen. Bevorzugt sind mehrere erfindungsgemäße Module auf einer gemeinsamen Leiterplatte angeordnet.
  • Bevorzugt ist der Träger an der Leiterplatte befestigt. Beispielsweise weist der Träger seitlich herausragende Ausleger auf, an denen die Leiterplatte anliegt und wo Befestigungsmittel zwischen Träger und Leiterplatte, wie Schraubverbindungsmittel oder Pressnietverbindungsmittel angeordnet sind.
  • Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines Halbleitermoduls mit den folgenden Schritten: Bereitstellen eines Substrats mit wenigstens einem auf einer ersten Hauptoberfläche des Substrats aufgebrachten Halbleiterbauelement und mit mehreren elektrisch leitenden Zuleitungen zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements; Bereitstellen eines Trägers mit einer Stift- oder Rippenkühlstruktur. In einem nachfolgenden Aufbringschritt wird das Substrat mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an den Träger aufgebracht oder wird in einem Einbringschritt während der Bereitstellung des Trägers in einem formgebenden Verfahren in diesen so eingebracht, dass die zweite Hauptoberfläche an den Träger angrenzt und die erste Hauptoberfläche zugänglich ist.
  • Bevorzugt ist ferner ein Schritt zur stoffschlüssigen Verbindung zwischen dem Träger und dem Substrat vorgesehen. Beispielsweise eine Löt-, Klebe- und/oder Sinterschritt.
  • In einem nachfolgenden Schritt erfolgt das Bedecken des Substrats und des wenigstens einen Halbleiterbauelements mit einem Verkapselungsmaterial in einem formgebenden Verfahren, wie einem Gussverfahren oder einem Spritzpressverfahren. Bei einer bevorzugten Variante, wird der Träger vor oder während des formgebenden Verfahrens beheizt und nach Abschluss des formgebenden Verfahrens aktiv gekühlt oder wenigstens nicht mehr beheizt, um die der thermischen Längenausdehnung folgende Verkürzung des Trägers bei der Herstellung der formschlüssigen Verbindung zwischen dem Träger und der Verkapselungsschicht auszunutzen, um dadurch eine kraftschlüssige Einspannung der Verkapselungsschicht und dem Träger zu bewirken. Diese Vorgehensweise hat sich besonders vorteilhaft bei einem Epoxydharz mit einem Füllstoffanteil von mehr als 85 Gewichtsprozent aus Al2O3 und/oder Si2O als Verkapselungsmaterial erwiesen.
  • In einem nachfolgende Schritt erfolgt ein Härten, wie Aushärten, des Verkapselungsmaterials zu einer das Substrat und das wenigstens eine Halbleiterbauelement bedeckenden Verkapselungsschicht auf dem Träger, wobei die elektrisch leitenden Zuleitungen die Verkapselungsschicht durchgreifend angeordnet sind.
  • Durch das erfindungsgemäße Verfahren wird ein Modul mit unmittelbarer und effektiver Wärmeabfuhr erreicht, während die Verkapselung eine effiziente Weise zur Bereitstellung eines Gehäuses für das wenigstens eine Halbleiterbauelement darstellt. Das erfindungsgemäße Verfahren sorgt für eine Herstellung eines Moduls in vergleichsweise wenigen Arbeitsschritten. Durch das Verfahren wird eine bauraumsparende Anordnung betreffend das Modul erreicht, welche aufgrund der sich daraus ergebenden kurzen Verbindungen zwischen den Halbleiterbauelementen Schaltverluste und parasitäre Induktivitäten reduziert. Ferner lässt sich ein derartiges Verfahren leicht automatisieren.
  • Gemäß einer bevorzugten Variante des Verfahrens ist der Träger ein beispielsweise im Strangguss- oder im Kaltfließpressverfahren hergestelltes Strangprofil, beispielsweise aus Aluminium, ist und im Aufbringungsschritt werden mehrere Substrate entlang der Längserstreckung des Strangprofils aufgebracht und in einem oder mehreren nachfolgenden Segmentierschritten wird der Träger, beispielsweise durch Sägeschnitte, quer zur Längserstreckung segmentiert. Dabei können Module hergestellt werden, die jeweils genau ein Substrat mehr als ein Substrat beinhalten.
  • Gemäß einer weiteren Ausgestaltung des Verfahrens wird in einem dem Härten und dem gegebenenfalls vorgesehenen Segmentierschritt bzw. -schritten nachfolgenden Schritt eine Leiterplatte auf die Verkapselungsschicht aufgebracht und die elektrisch leitenden Zuleitungen an der Leiterplatte befestigt und optional der Träger an der Leiterplatte befestigt.
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Ansprüchen sowie der folgenden Beschreibung von nicht einschränkend zu verstehenden Ausführungsbeispielen der Erfindung, die im Folgenden unter Bezugnahme auf die Zeichnungen näher erläutert werden. In diesen Zeichnungen zeigen schematisch:
  • 1 eine Schnittansicht durch eine Ausführungsform des erfindungsgemäßen Halbleitermoduls;
  • 2 eine Schnittansicht durch eine weitere Ausführungsform des erfindungsgemäßen Halbleitermoduls;
  • 3 eine Schnittansicht durch noch eine weitere Ausführungsform des erfindungsgemäßen Halbleitermoduls mit Detailansichten unterschiedlicher Ausgestaltungen betreffend die seitliche Wandung;
  • 4 eine Schnittansicht zweier auf eine gemeinsame Leiterplatte montierte Halbleitermodule 1 gemäß der Ausführungsform aus 2;
  • 5 eine perspektivische Ansicht eines erfindungsgemäßen Moduls 1, bei dem der Träger 2 aus einem Strangprofil erzeugt ist;
  • 6 eine perspektivische Ansicht eines Zwischenprodukts zur Erzeugung mehrerer erfindungsgemäßer Module 1, bei dem der Träger 2 aus einem Strangprofil erzeugt ist und zugeschnitten wird.
  • 1 zeigt in einer Schnittdarstellung eine erste Ausführungsform des erfindungsgemäßen Halbleitermoduls 1. Das Halbleitermodul 1 weist ein keramisches Substrat 3 und mehrere auf einer ersten Hauptoberfläche des Substrats 3 angeordnete und gefestigte Halbleiterbauelemente 4 auf. Die Halbleiterbauelemente 4 sind mit einer ersten, in Form einer Verschaltungsstruktur aufgebrachten Metallschicht verlötet. Das Modul weist ferner einen Träger 2 aus Aluminium auf. Das Substrat 3 ist mit seiner zweiten der ersten Hauptoberfläche gegenüberliegenden Hauptoberfläche angrenzend an den Träger 2 angeordnet und mit diesem gegebenenfalls über eine auf der zweiten Hauptoberfläche des Substrats 3 aufgebrachten zweite Metallschicht stoffschlüssig verbunden, beispielsweise verklebt, um einen effizienten Wärmeübergang in den Träger 2 zu ermöglichen. Der Träger 2 weist auf seiner dem Substrat 3 abgewandten Seite eine Rippenkühlstruktur 7 aus mehreren gleichmäßig beabstandeten, parallel verlaufenden Rippen zur Wärmeabfuhr auf. Das Modul 1 weist ferner eine Verkapselungsschicht 5 aus einem Kunststoffmaterial, wie Thermoplast, auf, die das Substrat 4 samt der darauf angeordneten Halbleiterbauelemente 4 bedeckt und somit an die erste Hauptoberfläche und an die vier Seitenflächen des Substrats 3 angrenzt. Die Verkapselungsschicht 5 wurde mithilfe eines nicht dargestellten formgebenden Werkzeugs in einem Spritzpressverfahren auf den Träger 2 aufgebracht, wobei die Verkapselungsschicht 5 mit den seitlichen Flanken des Trägers 2 abschließt und die elektrischen, parallel verlaufenden und in einer Matrix angeordneten Zuleitungen 6 für die elektrische Kontaktierung der mehreren Halbleiterbauelemente 4 die Verkapselungsschicht 5 durchdringend und über diese vorstehend angeordnet sind, um mit einer nicht dargestellten Leiterplatte verbunden zu werden.
  • 2 zeigt eine weitere Ausführungsform des erfindungsgemäßen Halbleitermoduls 1, die gewisse Übereinstimmungen mit der in 1 gezeigten Ausführungsform aufweist, insoweit wird auf die vorhergehende Beschreibung Bezug genommen. Im Unterschied zu der aus 1 gezeigten Ausführungsform weist der Träger 2 auf einer für die Anordnung des Substrats 3 bestimmten Seite eine Ausnehmung 8, die der mit einer Rippenkühlstruktur 7 versehenen Seite abgewandt ist. In der Ausnehmung 8, die seitlich durch eine Wandung 10 begrenzt ist, ist das Substrat 3 in angrenzender Anordnung und stoffschlüssiger Verbindung mit dem Träger 2 eingebracht. Darüber ist die Verkapselungsschicht 5 so eingebracht, dass sie bündig mit seitlichen Auslegern 11 des Trägers 2 abschließt und somit mit diesen eine gemeinsame Oberfläche ausbildet, die eine Montagefläche definiert, wie später noch erläutert wird. Zur Befestigung sind die Ausleger 11 mit Durchbrüchen 9 versehen.
  • Die in 3 gezeigten weiteren Ausführungsformen sind der in 2 gezeigten Ausführungsform ähnlich. Anhand der Detailansichten zur Wandung 10, 10' der Ausnehmung 8 werden unterschiedliche Ausgestaltungen der Wandung 10, 10' erläutert, die jeweils eine unterschiedliche Haltestruktur aufweisen, um die Verkapselungsschicht 5 in der Ausnehmung 8 festzulegen, und so ein Entformen der Verkapselungsschicht 5 zu verhindern. So ist die Haltestruktur der Wandung 10 in Form eines Hinterschnitts ausgebildet, während die Haltestruktur der Wandung 10' durch eine Mikrorauigkeit geprägt ist. Es können auch Kombinationen daraus vorgesehen sein.
  • Anhand der 4 wird die Montage mehrerer erfindungsgemäßer Halbleitermodule 1, wie sie in der 2 gezeigt sind, erläutert. Die seitlichen Ausleger 11 und die jeweils in der Ausnehmung des Trägers 2 aufgenommene Verkapselungsschicht 5 definieren eine gemeinsame Oberfläche, mit der die Module 1 an eine gemeinsame Leiterplatte 13 angrenzend angeordnet sind. In einer nicht dargestellten anderen Ausgestaltung bilden die Verkapselungsschicht 5 und der Träger 2 keine gemeinsame Oberfläche aus, weil nicht vollständig ausfüllend mit dem Verkapselungsmaterial verfüllt wurde. Das so verbleibende Hohlvolumen dient beispielsweise der Aufnahme von weiteren Halbleiterbauelementen, wie in SMD-Bauweise ausgeführten Bauelementen, die beispielsweise auf der Leiterplatte 13 auf der dem Träger 2 zugewandten Seite angeordnet sind.
  • Zu deren Befestigung sind Pressnieten 12 oder eine Schraubbefestigung als alternatives, nicht dargestelltes Befestigungsmittel vorgesehen, die die Durchbrüche der Ausleger 11 und korrespondierende Durchbrüche der Leiterplatte durchgreifen. Die elektrischen, die Verkapselungsschicht 5 durchgreifenden Zuleitungen 6 durchgreifen Bohrungen der Leiterplatte 13 und sind mit dieser elektrisch leitend verlötet.
  • Anhand 5 wird eine Ausführungsform gezeigt, bei der der Träger 2 als Strangprofil ausgebildet ist. Ein solches Strangprofil weist einen im Wesentlichen entlang der Erstreckungsrichtung R übereinstimmenden Querschnitt auf, wenn von den Durchbrüchen 9 abgesehen wird. In der Ausnehmung 8 sind beispielsweise ein Substrat 3 mit mehreren auf dem Substrat 3 angeordneten Halbleiterbauelementen 4 angeordnet oder es sind entlang der Erstreckungsrichtung verteilt und zueinander beabstandet angeordnet mehrere Substrate 3 mit zugehörigen Halbleiterbauelementen 4 vorgesehen.
  • Anhand 6 wird eine weitere Ausführungsform gezeigt, insbesondere ein Zwischenprodukt einer Variante des erfindungsgemäßen Herstellungsverfahrens erläutert. Bei dem Zwischenprodukt handelt es sich um einen Träger 2, der ebenfalls als Strangprofil ausgebildet ist. Ein solches Strangprofil weist einen im Wesentlichen entlang der Erstreckungsrichtung R übereinstimmenden Querschnitt auf, wenn von den Durchbrüchen 9 abgesehen wird. In der Ausnehmung 8 sind mehrere entlang der Erstreckungsrichtung verteilt und zueinander beabstandet angeordnete Substrate 3 mit zugehörigen Halbleiterbauelementen 4 vorgesehen. Diese Substrate 3 stehen nicht in elektrischer Verbindung. In einem vorhergehenden Schritt erfolgte ein Bedecken der mehreren Substrate 3 und der Halbleiterbauelemente 4 mit einem Verkapselungsmaterial mittels eines Formgebungsverfahrens, wie einem Spritzpressverfahren. Nach einem Härten des Verkapselungsmaterials zu einer die Substrate 2 und die Halbleiterbauelemente bedeckenden Verkapselungsschicht 5 auf dem Träger 2, wobei die elektrisch leitenden Zuleitungen 6 die Verkapselungsschicht 2 durchgreifend angeordnet sind, erfolgen mehrere in 6 angedeutete Segmentierschritte, wobei der Träger 2 jeweils entlang der gestrichelten Linie 14 samt der Verkapselungsschicht 5 zwischen den Subtraten 3 durch sägende Bearbeitung in einzelne erfindungsgemäße Module 1 segmentiert wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102014116383 A1 [0005, 0013]
    • DE 102008058835 A1 [0005, 0013]

Claims (12)

  1. Halbleitermodul (1) aufweisend: ein Substrat (3); wenigstens ein auf einer ersten Hauptoberfläche des Substrats (3) aufgebrachtes Halbleiterbauelement (4); ein Träger (2) mit einer Stift- oder Rippenkühlstruktur (7), wobei das Substrat (3) mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an den Träger (2) angeordnet ist; mit einer das Substrat (3) und das wenigstens eine Halbleiterbauelement (4) bedeckenden Verkapselungsschicht (5) auf dem Träger (2); mit mehreren elektrisch leitenden Zuleitungen (6) zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements (4), die die Verkapselungsschicht (5) durchgreifend angeordnet sind.
  2. Halbleitermodul (1) nach Anspruch 1, wobei das Substrat (3) stoffschlüssig mit dem Träger (2) verbunden ist.
  3. Halbleitermodul (1) nach einem der vorhergehenden Ansprüche, wobei das Substrat (3) wenigsten eine Keramikschicht, wie AlO, AlN, Al2O3 oder eine dielektrische Schicht, wie Si3N4 aufweist.
  4. Halbleitermodul (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) auf seiner für die angrenzende Anordnung mit dem Substrat (3) vorgesehenen Seite eine Ausnehmung (8) aufweist und das Substrat (3), das wenigstens eine Halbleiterbauelement (4) und die wenigstens eine Verkapselungsschicht (5) in der Ausnehmung (8) angeordnet ist.
  5. Halbleitermodul (1) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) ein Strangprofil ist.
  6. Halbleitermodul (1) nach dem vorhergehenden Anspruch, wobei die Verkapselungsschicht (5) formschlüssig in der Ausnehmung (8) aufgenommen ist.
  7. Halbleitermodul (1) nach einem der beiden vorhergehenden Ansprüche, wobei eine Wandung (10, 10') der Ausnehmung (8) eine Haltestruktur, wie eine oder mehrere Hinterschneidungen, aufweist, um das Entformen der Verkapselungsschicht (5) zu verhindern.
  8. Anordnung aus einem Halbleitermodul (1) nach einem der vorhergehenden Ansprüche und einer Leiterplatte (13) die nächstbenachbart, bevorzugt angrenzend, an die Verkapselungsschicht (5) des Halbleitermoduls (1) angeordnet ist, und die elektrischen Zuleitungen (6) mittels Durchgangslöcher in der Leiterplatte (13) kontaktiert sind.
  9. Anordnung nach dem vorhergehenden Anspruch, wobei der Träger (2) an der Leiterplatte (13), beispielsweise über seitliche Ausleger (11), befestigt ist.
  10. Verfahren zur Herstellung eines Halbleitermoduls (1) aufweisend: Bereitstellen eines Substrats (3) mit wenigstens einem auf einer ersten Hauptoberfläche des Substrats (3) aufgebrachten Halbleiterbauelement (4) und mit mehreren elektrisch leitenden Zuleitungen (6) zur elektrisch leitenden Kontaktierung des wenigstens einen Halbleiterbauelements (4); Bereitstellen eines Trägers (2) mit einer Stift- oder Rippenkühlstruktur (7), Aufbringendes oder Einbringen des Substrats (3) mit seiner der ersten Hauptoberfläche abgewandten zweiten Hauptoberfläche angrenzend an oder in den Träger (2); Bedecken des Substrats (3) und des wenigstens einen Halbleiterbauelements (4) mit einem Verkapselungsmaterial (5) mittels eines Formgebungsverfahren, wie einem Spritzpressverfahren; Härten des Verkapselungsmaterials (5) zu einer das Substrat (3) und das wenigstens eine Halbleiterbauelement (4) bedeckenden Verkapselungsschicht (5) auf dem Träger (2), wobei die elektrisch leitenden Zuleitungen (6) die Verkapselungsschicht (5) durchgreifend angeordnet sind.
  11. Verfahren nach dem vorhergehenden Anspruch, wobei der Träger (2) ein Strangprofil ist und im Aufbringungsschritt mehrere Substrate (3) entlang der Längserstreckung R des Strangprofils aufgebracht werden und in einem oder mehreren nachfolgenden Segmentierschritten der Träger (2), beispielsweise durch Sägeschnitte quer zur Längserstreckung R, in mehrere Module (1) segmentiert wird.
  12. Verfahren nach einem der beiden vorhergehenden Ansprüche, wobei in einem dem Härten nachfolgenden Schritt eine Leiterplatte (13) auf die Verkapselungsschicht (5) aufgebracht wird und die elektrisch leitenden Zuleitungen (6) an der Leiterplatte (13) befestigt werden und optional der Träger (2) an der Leiterplatte befestigt wird.
DE102015115132.4A 2015-09-09 2015-09-09 Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung Active DE102015115132B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015115132.4A DE102015115132B4 (de) 2015-09-09 2015-09-09 Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015115132.4A DE102015115132B4 (de) 2015-09-09 2015-09-09 Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102015115132A1 true DE102015115132A1 (de) 2017-03-09
DE102015115132B4 DE102015115132B4 (de) 2020-09-10

Family

ID=58054814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015115132.4A Active DE102015115132B4 (de) 2015-09-09 2015-09-09 Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE102015115132B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3627570A1 (de) 2018-09-18 2020-03-25 Heraeus Additive Manufacturing GmbH Wärmetauscher für halbleiterbauelemente
DE102018222748A1 (de) * 2018-12-21 2020-06-25 Conti Temic Microelectronic Gmbh Kühlvorrichtung
EP4250889A1 (de) * 2022-03-26 2023-09-27 Huawei Digital Power Technologies Co., Ltd. Leistungsmodul und herstellungsverfahren dafür, stromwandler und stromversorgungsvorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614868A1 (de) * 1967-09-30 1970-12-23 Telefunken Patent Halbleiteranordnung
DE7913126U1 (de) * 1979-05-07 1979-08-23 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Kuehlkoerper aus stranggepresstem aluminium fuer leistungshalbleiter
DE102008058835A1 (de) 2007-12-10 2009-06-25 Infineon Technologies Ag Elektronikbauelement
DE102009045063A1 (de) * 2009-09-28 2011-03-31 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102014116383A1 (de) 2013-11-12 2015-05-13 Infineon Technologies Ag Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60178655A (ja) * 1984-02-24 1985-09-12 Sumitomo Electric Ind Ltd リ−ドフレ−ム
JP4075684B2 (ja) * 2003-05-15 2008-04-16 国産電機株式会社 樹脂モールド型電子ユニット
KR101463075B1 (ko) * 2008-02-04 2014-11-20 페어차일드코리아반도체 주식회사 히트 싱크 패키지
JP2013004912A (ja) * 2011-06-21 2013-01-07 Sanken Electric Co Ltd 半導体モジュール
DE102014107217A1 (de) * 2014-05-19 2015-11-19 Ceram Tec Gmbh Leistungshalbleitermodul

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614868A1 (de) * 1967-09-30 1970-12-23 Telefunken Patent Halbleiteranordnung
DE7913126U1 (de) * 1979-05-07 1979-08-23 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Kuehlkoerper aus stranggepresstem aluminium fuer leistungshalbleiter
DE102008058835A1 (de) 2007-12-10 2009-06-25 Infineon Technologies Ag Elektronikbauelement
DE102009045063A1 (de) * 2009-09-28 2011-03-31 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102014116383A1 (de) 2013-11-12 2015-05-13 Infineon Technologies Ag Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3627570A1 (de) 2018-09-18 2020-03-25 Heraeus Additive Manufacturing GmbH Wärmetauscher für halbleiterbauelemente
WO2020058165A1 (de) 2018-09-18 2020-03-26 Heraeus Additive Manufacturing Gmbh Wärmetauscher für halbleiterbauelemente
DE102018222748A1 (de) * 2018-12-21 2020-06-25 Conti Temic Microelectronic Gmbh Kühlvorrichtung
DE102018222748B4 (de) 2018-12-21 2023-05-17 Vitesco Technologies Germany Gmbh Kühlvorrichtung
EP4250889A1 (de) * 2022-03-26 2023-09-27 Huawei Digital Power Technologies Co., Ltd. Leistungsmodul und herstellungsverfahren dafür, stromwandler und stromversorgungsvorrichtung

Also Published As

Publication number Publication date
DE102015115132B4 (de) 2020-09-10

Similar Documents

Publication Publication Date Title
DE102014113238B4 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
EP3008753B1 (de) Leistungsmodul
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014116383B4 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102009045063B4 (de) Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102016120778A1 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102015118633A1 (de) Ein Leistungshalbleitermodul mit einem Direct Copper Bonded Substrat und einem integrierten passiven Bauelement und ein integriertes Leistungsmodul
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102014114520B4 (de) Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
DE102009001722B4 (de) Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
DE102015101146B4 (de) Halbleitervorrichtung mit mehreren Kontaktclips, Multiclip-Verbindungselement und Verfahren zum Herstellen derselben
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung
DE112018001769B4 (de) Leistungsmodul und Herstellungsverfahren des Leistungsmoduls
DE102013103920B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
DE102017203132A1 (de) Leistungsmodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023420000

Ipc: H01L0023360000

R082 Change of representative

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

Representative=s name: LOHMANNS, BERNARD, DIPL.-PHYS., DE

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R082 Change of representative
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative