DE102007036841A1 - Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007036841A1
DE102007036841A1 DE102007036841A DE102007036841A DE102007036841A1 DE 102007036841 A1 DE102007036841 A1 DE 102007036841A1 DE 102007036841 A DE102007036841 A DE 102007036841A DE 102007036841 A DE102007036841 A DE 102007036841A DE 102007036841 A1 DE102007036841 A1 DE 102007036841A1
Authority
DE
Germany
Prior art keywords
semiconductor
contact
structural element
semiconductor chip
external contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007036841A
Other languages
English (en)
Other versions
DE102007036841B4 (de
Inventor
Joachim Dr. Mahler
Angela Dr. Kessler
Alfred Dr. Haimerl
Michael Dipl.-Ing. Bauer (Fh)
Wolfgang Dr. Schober
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007036841.2A priority Critical patent/DE102007036841B4/de
Publication of DE102007036841A1 publication Critical patent/DE102007036841A1/de
Application granted granted Critical
Publication of DE102007036841B4 publication Critical patent/DE102007036841B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/021Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607Thermal properties, e.g. thermal expansion coefficient
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/343Alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/36Non-oxidic
    • C04B2237/366Aluminium nitride
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/402Aluminium
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/405Iron metal group, e.g. Co or Ni
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/407Copper
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • C04B2237/408Noble metals, e.g. palladium, platina or silver
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/706Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the metallic layers or articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32505Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • H01L2224/376Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005Shape
    • H01L2224/4009Loop shape
    • H01L2224/40095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247Connecting the strap to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8381Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8485Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit einem Halbleiterchip (3) und Außenkontakten (14 bis 18, 30 bis 33) und einem Strukturelement (25) sowie ein Verfahren zu dessen Herstellung. Der Halbleiterchip (3) weist wenigstens einen ersten Kontakt (5) und einen zweiten Kontakt (7) auf seiner Oberseite (8) auf. Ferner weist das Halbleiterbauteil (1) Verbindungselemente (24) auf, die gemeinsam auf dem Strukturelement (25) angeordnet sind und welche den ersten Kontakt (5) und den zweiten Kontakt (7) der Oberseite (8) des Halbleiterchips (3) mit den Außenkontakten (14 bis 18, 30 bis 33) verbinden.

Description

  • Erfindungshintergrund
  • Die Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterchip und ein Verfahren zu dessen Herstellung.
  • Ein Halbleiterchip wird typischerweise als Komponente eines Halbleiterbauteils vorgesehen, das Außenkontaktflächen und ein Gehäuse aufweist. Der Halbleiterchip wird innerhalb des Gehäuses angeordnet, so dass das Gehäuse den Halbleiterchip schützt.
  • Die Außenkontaktflächen des Halbleiterbauteils ermöglichen einen funktionellen Zugriff auf den Halbleiterchip außerhalb des Gehäuses. Folglich weist das Halbleiterbauteil eine elektrisch leitende Umverdrahtung auf, die innerhalb des Gehäuses angeordnet ist und die Kontaktfläche auf dem Halbleiterchip mit den Außenkontaktflächen des Halbeiterbauteils elektrisch verbindet.
  • Das Halbleiterbauteil weist auch typischerweise einen Schaltungsträger auf, der die Außenkontaktfläche vorsieht und auf dem der Halbleiterchip montiert ist. Der Schaltungsträger kann einen Flachleiterrahmen oder ein Verdrahtungssubstrat sein. Die Kontaktflächen des Halbleiterchips sind über innere Verbindungselemente mit Innenkontaktflächen des Schaltungsträgers elektrisch verbunden. Diese inneren Verbindungselemente können Bonddrähte oder Flipchipkontakte in Form von Lotkugeln sein. Der Schaltungsträger und die inneren Verbin dungselemente sehen die innere Umverdrahtung des Halbleiterbauteils vor.
  • Zusammenfassung der Erfindung
  • Eine Ausführungsform der Erfindung weist ein Halbleiterbauteil mit einem Halbleiterchip auf. Der Halbleiterchip weist wenigstens einen ersten Kontakt und einen zweiten Kontakt auf seiner Oberseite auf. Das Halbleiterbauteil weist ein Strukturelement mit Verbindungselementen auf, die gemeinsam auf dem Strukturelement angeordnet sind. Die Verbindungselemente verbinden den ersten Kontakt und den zweiten Kontakt der Oberseite des Halbleiterchips mit den Außenkontakten des Halbleiterbauteils.
  • Die Erfindung wird nun mit Bezug auf die anliegenden Figuren näher erläutert.
  • Kurze Beschreibung der Figuren
  • 1 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils gemäß einer Ausführungsform der Erfindung;
  • 2 bis 7 zeigen schematische Ansichten von Komponenten zur Herstellung eines Halbleiterbauteils gemäß 1;
  • 2 zeigt eine schematische perspektivische Ansicht einer Halbleiterbauteilposition eines Flachleiterrahmens;
  • 3 zeigt eine schematische perspektivische Ansicht der Halbleiterbauteilposition nach Aufbringen eines Halbleiterchips;
  • 4 zeigt eine schematische Seitenansicht eines Verbindungsbügels;
  • 5 zeigt eine schematische Untersicht auf den Verbindungsbügel der 4;
  • 6 zeigt eine schematische perspektivische Ansicht des Verbindungsbügels gemäß 4;
  • 7 zeigt eine schematische perspektivische Ansicht der Halbleiterbauteilposition nach Aufbringen des Verbindungsbügels gemäß 6.
  • 1 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils 1 gemäß einer Ausführungsform der Erfindung. Bei dieser perspektivischen Darstellung wurde das Gehäuse weggelassen, um die Komponenten des Halbleiterbauteils 1 zu zeigen. Das Halbleiterbauteil 1 ist auf ebenen Flachleitern 11, 12 und 13 aufgebaut. Dazu weist der Flachleiter 12 eine Kontaktanschlussfläche 10 auf seiner Oberseite 45 auf, die in ihrer flächigen Erstreckung einer Leistungselektrode 6 auf der Rückseite 9 eines Halbleiterchips 3 entspricht. Außerdem weist der Flachleiter 12 die Außenkontakte 14, 15, 16, 17 und 18 auf, die auf der Unterseite 36 des Halbleiterbauteils 1 frei zugänglich sind und zusätzlich auf den hier nicht gezeigten Randseiten des Halbleiterbauteils 1 kontaktiert werden können.
  • Ein weiterer Flachleiter 11 weist ebenfalls eine großflächige Kontaktanschlussfläche 29 zum Verbinden mit einer Leistungselektrode 5 auf, wobei die Außenkontakte 31, 32 und 33 sowohl von der Unterseite 36, als auch von einer Randseite des Halbleiterbauelements 1 zugänglich sind. Der dritte Flachleiter 13 ist für den Anschluss einer Steuerelektrode 7 vorgesehen und weist eine Kontaktanschlussfläche 28 auf. Auch dieser Flachleiter 13 verfügt über einen Außenkontakt 30, der sowohl von der Unterseite 36, als auch von der Randseite des Halbleiterbauteils 1 auf eine übergeordnete Schaltungsplatine oberflächenmontierbar ist. Auf der Kontaktanschlussfläche 10 des Flachleiters 12 ist mit seiner Rückseite 9 ein Halbleiterchip 3 angeordnet, wobei die Rückseite 9 eine Leistungselektrode 6 aufweist, die entweder über einen Leitkleber oder über Diffusionslotschichten oder über eine einfache Lotschicht oder über eine Niedertemperaturverbindung insbesondere über Sinterprozesse von Nanopartikeln mit dem Flachleiter 12 elektrisch in Verbindung steht.
  • Auf der Oberseite 8 weist der Halbleiterchip 3 eine großflächige Leistungselektrode 5 und eine Steuerelektrode 7 auf. Beide Elektroden 5 und 7 stehen mit einer strukturierten Beschichtung 27 einer Dicke d eines Strukturelements bzw. eines Verbindungsbügels 25, der ein isolierendes Basisteil 23 aufweist, elektrisch in Verbindung, wobei die strukturierte Beschichtung 27 des Strukturelements vier Kontaktflächen 19, 20, 21 und 22 aufweist, die über Leiterbahnen 26 der strukturierten Beschichtung 27 verbunden sind. Das isolierende Basisteil 23 des Verbindungsbügels 25 ist selbsttragend und formstabil und weist beispielsweise eine Stufe 34 auf, die mit ihrem stumpfwinkligen Absatz 35 die Höhendifferenz zwischen den Elektroden 5 und 7 der Oberseite 8 des Halbleiter chips 3 und den Flachleitern 11 und 13 überwindet. Dazu entspricht die Stufenhöhe h der Dicke D des Halbleiterchips 3.
  • Beim Anlegen einer Steuerspannung an den Außenkontakt 30, wird über die Steuerelektrode 7 der Halbleiterchip 3 durchgeschaltet, so dass ein vertikaler Strompfad 4 von der Leistungselektrode 5 auf der Oberseite des Halbleiterchips 3 zu der Leistungselektrode 6 gebildet wird, über den ein Strom von den Außenkontakten 31 bis 33 des Flachleiters 11 zu den Außenkontakten 14 bis 18 des Flachleiters 12 fließt.
  • Der Aufbau dieses Halbleiterbauteils 1 besteht neben den Flachleitern 11, 12 und 13 nur noch aus zwei weiteren Komponenten, nämlich dem Halbleiterchip 3 und dem Verbindungsbügel bzw. Strukturelement 25, die beim Zusammenbau des Halbleiterbauteils 1 zusammengefügt werden müssen. Einzelmontagen von Bonddrähten, Bondbändern oder anderen Verbindungselementen können entfallen, so dass nur zwei Fügeschritte, nämlich dem Aufsetzen des Halbleiterchips 3 auf den Flachleiter 12 und dem Aufbringen des Verbindungsbügels 25 auf den Halbleiterchip 3 und auf die Flachleiter 11 und 13, durchzuführen sind. Dieses zeigen im einzelnen die nachfolgenden 2 bis 7.
  • Das Halbleiterbauteil weist somit das Strukturelement 25 auf, auf dem zumindest ein Teil der inneren Umverdrahtung des ersten Kontakts sowie des zweiten Kontakts angeordnet ist. Zumindest zwei unterschiedliche und elektrisch voneinander getrennte innere Umverdrahtungen sind auf einem Strukturelement 25 vorgesehen. Dies hat den Vorteil, dass zumindest zwei Verbindungen durch das Aufbringen eines einzigen Strukturelements 25 erzeugt werden können. Der erste Kontakt sowie der zweite Kontakt können in einem Verfahrensschritt mit den Außenkontakten des Halbleiterbauteils elektrisch verbunden wer den. Gegenüber einem seriellen Bonddrahtverfahren wird die Fertigung vereinfacht.
  • Die elektrisch leitende Umverdrahtung der zwei Kontakte kann auf einer Seite eines elektrisch isolierenden Strukturelements 25 angeordnet sein. Die Verbindungselemente 24 können in Form von Kontaktflächen und Leiterbahnen vorgesehen werden. In einer der Ausführungsformen ist das Strukturelement 25 einstückig.
  • Das Strukturelement 25 kann aus einem DCB-(direct copper bonded)-Material hergestellt sein. Ein derartiges DCB-Material weist eine einseitig oder beidseitig kupferbeschichtete Keramikplatte auf, die aus Aluminiumoxid und/oder Aluminiumnitrid besteht. Um die Verbindungselemente zu realisieren, weist das DCB-Material eine strukturierte Kupferschicht mit einer Dicke d in Mikrometern zwischen 100 μm ≤ d ≤ 600 μm auf. Diese Keramikplatte sorgt dafür, dass das Strukturelement potentialfrei ist und eine hohe elektrische Isolierung ermöglicht. Die strukturierte Kupferbeschichtung hat wiederum den Vorteil, dass auf Gold- oder Aluminiumdrahtbondverbindungen für ein Leistungshalbleiterbauelement verzichtet werden kann.
  • Ferner hat das DCB-Material auf Aluminiumoxidbasis einen Wärmeausdehnungskoeffizienten 7,1 ppm/K und auf Basis von Aluminiumnitrid einen Wärmeausdehnungskoeffizienten 4,1 ppm/K, sodass bei geeigneter Mischung der Keramiken des DCB-Materials der Wärmeausdehnungskoeffizient des Strukturelements an den Wärmeausdehnungskoeffizienten von Silizium angepasst werden kann. Die Struktur der Kupferschicht auf dem Strukturelement aus DCB-Material ist dabei an die Struktur von Elektroden auf der Oberseite eines Leistungshalbleiterchips angepasst und weist somit Signalleiterbahnen zum Anschluss einer Gateelektrode und Leistungsleiterbahnen zum Anschluss einer Leistungselektrode auf. Außerdem kann die Oberseite derartiger Leiterbahnen der strukturierten Kuperschicht eine veredelnde Beschichtung aus Nickel und/oder Nickel/Gold aufweisen.
  • Die auf der Unterseite des Strukturelements 25 angeordneten Kontaktflächen können zu einer Umverdrahtungsstruktur mit Kontaktflächen verdichtet werden, wobei an einem Ende der Leiterbahnen der Verdrahtungsstruktur Kontaktflächen zu den Elektroden auf der Oberseite des Halbleiterchips vorhanden sind und auf dem anderen Ende der Leiterbahnen Kontaktflächen zu den Flachleitern mit Außenkontakten angeordnet sind.
  • In einer Ausführungsform erstreckt sich das Strukturelement 25 zwischen der Oberseite des Halbleiterchips und mindestens zwei Außenkontakten. Die Außenkontakte können miteinander elektrisch verbunden werden, so dass der Zugriff zu einem Kontakt des Halbleiterchips über zwei Außenkontakte möglich wird. Dies ist bei Leistungshalbleitebauteilen von Vorteil, da die Lastkontakte hohe Ströme tragen.
  • In einer weiteren Ausführungsform erstreckt sich das Strukturelement 25 zwischen der Oberseite des Halbleiterchips und mindestens zwei separate Außenkontakten. Unter separate Außenkontakte versteht man Außenkontakte, die nicht miteinander elektrisch verbunden sind. Das Strukturelement erstreckt sich zwischen dem Außenkontakt des ersten Kontakts und dem Außenkontakt des zweiten Kontakts sowie zwischen den Außenkontakten und dem Halbleiterchip.
  • In einer Ausführungsform weist das Strukturelement 25 einen thermischen Ausdehnungskoeffizient von weniger als 10 ppm/K auf, vorzugsweise weniger als 6 ppm/K. Der Unterschied zwischen den thermischen Ausdehnungskoeffizienten des Strukturelements und des Halbleiterchips ist im Vergleich zu einem metallischen Strukturelement reduziert. Dies erhöht die Zuverlässigkeit des Halbleiterbauteils, da die Scherspannungen auf die Verbindung zwischen den Kontaktflächen des Strukturelements und den Kontakten auf der Oberseite des Halbleiterchips reduziert werden.
  • Vorzugsweise weist das Strukturelement 25 ein vorgeformtes Basisteil aus Kunststoff auf, das isolierende Füllstoffe aufweist und dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips angepasst ist. Durch dieses isolierte Basisteil ist es möglich, eine Vielzahl von Kontaktflächen und Leiterbahnen auf der Unterseite dieses Basisteils in Form einer leitenden strukturierten Beschichtung anzuordnen, so dass lediglich ein einzelner Fügeschritt zur stoffschlüssigen Verbindung der Kontaktflächen mit den Elektroden der Oberseite des Halbleiterchips bzw. den Kontaktanschlussflächen der Außenkontakte notwendig ist.
  • In einer weiteren Ausführungsform der Erfindung weist das Strukturelement 25 ein vorgeformtes Basisteil aus Sinterkeramik auf, dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips angepasst ist. Auch bei einem derartigen Basisteil aus Keramikmaterial kann eine Vielzahl von Kontaktflächen und Leiterbahnen auf der Unterseite des Verbindungsbügels angeordnet sein, um in einem einzigen Fügeschritt die Verbindung zu der Oberseite des Halbleiterchips und zu den entsprechenden Außenkontakten des Halbleiterbauteils herzustellen. Die in beiden Fällen angestrebte Anpassung des ther mischen Ausdehnungskoeffizienten des Basisteils an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips erhöht in vorteilhafter Weise die Zuverlässigkeit des Halbleiterbauteils, da Scherspannungen auf die stoffschlüssige Verbindung zwischen Kontaktflächen des Strukturelements und den Kontakten auf der Oberseite des Halbleiterchips minimiert werden.
  • Vorzugsweise ist der Querschnitt der Leiterbahnen an die Stromdichte, die über die Kontakte, insbesondere über Leistungselektroden fließt, angepasst. Dabei wird eine zulässige Stromdichte und eine zulässige Erwärmung der Leiterbahnen nicht überschritten, um eine Zerstörung der Leiterbahnverbindungen zu vermeiden. Dabei richtet sich der Querschnitt auch nach dem spezifischen Widerstand des verwendeten Beschichtungsmaterials. Vorzugsweise weist die Beschichtung des Basisteils ein Metall oder eine Legierung aus der Gruppe Cu, Al, Ag, Au, Pd, Pt oder Ni auf. Diese Materialien erfordern zur Stromführung zwischen Kontakten auf der Oberseite des Halbleiterchips und den Kontaktanschlussflächen auf den Außenkontakten unterschiedliche Beschichtungsdicken und Beschichtungsverfahren, insbesondere dann, wenn diese Metalle und Metalllegierungen zur Bildung von Oxid- oder Sulfidschichten bei der Lagerung an Luft neigen.
  • Die Außenkontakte bilden vorzugsweise oberflächenmontierbare, flache Außenkontakte auf der Unterseite des Halbleiterbauteils, während die Oberseiten der Außenkontakte Kontaktanschlussflächen, welche mit dem Verbindungsbügel stoffschlüssig verbunden sind, aufweisen. Dabei kann auf die Außenkontakte sowohl von der Unterseite des Halbleiterbauelements, als auch von den Randseiten des Halbleiterbauelements aus zugegriffen werden.
  • Um das Strukturelement 25 lediglich mit einem Fertigungsschritt sowohl mit den Kontakten der Oberseite des Halbleiterchips als auch mit den Kontaktanschlussflächen auf den Außenkontakten stoffschlüssig zu verbinden, weist das Strukturelement zwei Kontaktanschlussebenen auf, die einerseits auf dem Niveau der Kontaktanschlussflächen der Außenkontakte und anderseits in Halbleiterchiphöhe, für den Anschluss an Oberseitenkontakte des Halbleiterchips angeordnet sind. Die Höhendifferenz zwischen der Kontaktanschlussebene der Außenkontakte und der Oberseite des Halbleiterchips kann durch eine Stufe in dem Strukturelement überwunden werden. Diese Stufe kann einen rechtwinkligen oder auch stumpfwinkligen Absatz aufweisen, wobei die Höhe des Absatzes an die Dicke des Halbleiterchips angepasst ist. Ferner ist es auch möglich als Strukturelement 25 eine planare Verbindungsplatte einzusetzen und die Außenkontakte zum Dickenausgleich in dem Halbleiterbauelement vorzuformen.
  • In einer weiteren Ausführungsform der Erfindung weisen die Kontakte der Oberseite des Halbleiterchips und/oder die Kontaktflächen des Strukturelements Beschichtungen mit Diffusionslotkomponenten zum Ausbilden intermetallischer Phasen auf. Wenn der Halbleiterchip einen dritten Kontakt auf seiner Rückseite aufweist, kann das Halbleiterbauteil mindestens eine Diffusionslotschicht zwischen dem dritten Kontakts des Halbleiterchips und einem zugehörigen Chipträger oder Flachleiter mit Außenkontakten aufweist.
  • Eine derartige Diffusionslotverbindung hat den Vorteil, dass der Schmelzpunkt des Diffusionslotmaterials niedriger ist, als der Schmelzpunkt der sich beim Diffusionslöten ausbildenden intermetallischen Phasen in der Diffusionslotschicht.
  • Derartige intermetallische Phasen gehören vorzugsweise zu der Gruppe AuSn, AgSn, CuSn und/oder AgIn.
  • In einem Ausführungsbeispiel wird ein Halbleiterbauteil mit einem vertikalen Halbleiterchip, wie zum Beispiel einem vertikalen Transistor angegeben, wobei das Strukturelement nach einem der oben beschriebenen Ausführungsformen in Form eines Verbindungsbügels und die Außenkontakte in Form von Flachleiter vorgesehen werden. Ein dritter Kontakt ist auf der Rückseite des Halbleiterchips angeordnet.
  • Der Halbleiterchip weist wenigstens einen vertikalen Strompfad zwischen Leistungselektroden auf, der von einer Steuerelektrode geschaltet wird. Die Steuerelektrode und eine erste Leistungselektrode sind auf der Oberseite des Halbleiterchips angeordnet. Eine zweite Leistungselektrode bedeckt die Rückseite des Halbleiterchips. Der Halbleiterchip ist mit der zweiten Leistungselektrode auf einer Kontaktanschlussfläche eines einzelnen Flachleiters, der Außenkontakte aufweist, angeordnet. Die Steuerelektrode und die erste Leistungselektrode stehen über Kontaktflächen von Verbindungselementen mit getrennten Flachleitern, die innere Kontaktanschlussflächen und äußere Außenkontakte aufweisen, elektrisch in Verbindung. Ein gemeinsamer einstückiger Verbindungsbügel, der unterschiedliche Kontaktflächen aufweist, verbindet elektrisch die Elektroden der Oberseite des Halbleiterchips mit den Kontaktanschlussflächen der getrennten Flachleiter.
  • Dieses Halbleiterbauteil hat den Vorteil, dass ebene Flachleiter verwendet werden können und dass die Anzahl der Verbindungselemente mit ihrem hohen Montagerisiko auf ein einziges Verbindungselement in Form eines Verbindungsbügels reduziert ist und dennoch eine Mehrzahl von Oberseitenelektroden des Halbleiterchips mit entsprechenden Flachleitern zuverlässig verbunden ist. Die Stromleitfähigkeit wird nicht durch den Querschnitt von Bonddrähten oder Bondbändern limitiert und auch nicht durch den Querschnitt eines Verbindungselements begrenzt, sondern kann vielmehr durch eine in ihrer Dicke der Strombelastbarkeit anpassbare Beschichtung des Verbindungsbügels optimiert werden, wobei sich die elektrisch leitende Beschichtung von den Oberseitenelektroden zu den Flachleitern erstreckt und aufgrund hoher Stromleitfähigkeit die Stromleitfähigkeit des formstabilen Verbindungsbügels insgesamt erhöht.
  • In einer Ausführungsform der Erfindung weist der Verbindungsbügel weitere Kontaktflächen für Signal- und/oder Versorgungselektroden der Oberseite des Halbleiterchips auf, wobei diese Signal- und/oder Versorgungselektroden mit monolithisch integrierten Steuer- oder Logikschaltungen des Halbleiterchips zusammenwirken. Besonders bei dieser Ausführungsform der Erfindung zeigen sich die Voreile des einstückigen Verbindungsbügels. Die auf der Unterseite des Verbindungsbügels angeordneten Kontaktflächen können zu einer Umverdrahtungsstruktur mit Kontaktflächen verdichtet werden, wobei an einem Ende der Leiterbahnen der Verdrahtungsstruktur Kontaktflächen zu den Elektroden auf der Oberseite des Halbleiterchips vorhanden sind und auf dem anderen Ende der Leiterbahnen Kontaktflächen zu den Flachleitern mit Außenkontakten angeordnet sind.
  • In einer weiteren Ausführungsform der Erfindung weisen die Elektroden der Oberseite des Halbleiterchips und/oder die Kontaktflächen des Verbindungsbügels Beschichtungen mit Diffusionslotkomponenten zum Ausbilden intermetallischer Phasen auf. Dazu weist das Halbleiterbauteil mindestens eine Diffu sionslotschicht zwischen der zweiten Leistungselektrode des Halbleiterchips und dem zugehörigen Flachleiter mit Außenkontakten auf.
  • Eine derartige Diffusionslotverbindung hat den Vorteil, dass der Schmelzpunkt des Diffusionslotmaterials niedriger ist, als der Schmelzpunkt der sich beim Diffusionslöten ausbildenden intermetallischen Phasen in der Diffusionslotschicht. Derartige intermetallische Phasen gehören vorzugsweise zu der Gruppe AuSn, AgSn, CuSn und/oder AgIn.
  • Die Steuerelektrode ist vorzugsweise eine isolierte Gateelektrode. Die Gateelektrode ist zwar kleinflächiger als die Leistungselektroden, wird aber dennoch mit der gleichen Beschichtung wie die Leistungselektrode angeschlossen, um die gemeinsamen Kontaktanschlussebenen sowohl auf dem Oberflächenniveau des Halbleiterchips als auch auf dem Oberseitenniveau der Flachleiter zu gewährleisten. Der Leistungs-MOSFET kann seinerseits einen monolithisch integrierten Gatetreiber aufweisen, wodurch sich die Zahl der Signale- und Versorgungselektroden auf der Oberseite des Halbleiterchips und damit auch die Komplexität des Verbindungsbügels deutlich erhöht.
  • In einer weiteren Ausführungsform der Erfindung ist die erste Leistungselektrode eine Emitterelektrode und die zweite Leistungselektrode eine Kollektorelektrode eines vertikalen IGBT's (insulated gate bipolar transistors), und die Steuerelektrode ist wiederum eine isolierte Gateelektrode. Diese Gateelektrode kann auch als vertikale Tenchgateelektrode ausgebildet sein. Die einzelnen Komponenten des Halbleiterbauteils, wie Halbleiterchip, Flachleiter und Verbindungsbügel können in einem Hohlraumgehäuse angeordnet sein, wobei Außen kontakte der Flachleiter auf der Unterseite und/oder den Randseiten des Halbleiterbauteils frei zugänglich sind. Ferner ist es möglich für diese Komponenten auch ein Kunststoffgehäuse unter Freilassung von Außenkontakten der Flachleiter auf der Unterseite und/oder auf den Randseiten des Halbleiterbauelements und/oder unter Freilassen einer Oberseite des Strukturelements 25 auf der Oberseite des Halbleiterbauelements in einer Kunststoffgehäusemasse vorzusehen.
  • In einer Ausführungsform weist das Halbleiterbauteil einen Chipträger mit einer Oberseite und einer Rückseite auf, wobei der Halbleiterchip auf der Oberseite des Chipträgers angeordnet ist. Der Chipträger kann als Teil eines Flachleiterrahmens vorgesehen werden. Wenn das Halbleiterbauteil ein Kunststoffgehäuse aufweist, kann die Rückseite des Chipträgers von der Kunststoffgehäusemasse frei zugänglich sein. Die Rückseite des Chipträgers kann einen Außenkontakt des Halbleiterbauteils bilden, der in der gleichen Ebene der anderen Außenkontakte liegt.
  • 2 bis 7 zeigen schematische Ansichten von Komponenten zur Herstellung eines Halbleiterbauteils gemäß 1.
  • 2 zeigt eine schematische perspektivische Ansicht einer Halbleiterbauteilposition 43 eines Flachleiterrahmens 42. In dieser Halbleiterbauteilposition 43 sind die Flachleiter 11, 12 und 13 voneinander beabstandet angeordnet und weisen auf ihren Oberseiten 45 die Kontaktanschlussflächen 10, 28 und 29 auf, wobei die Kontaktanschlussflächen 10 und 29 zur Aufnahme großflächiger Anschlüsse vorbereitet sind. Gleichzeitig sind die Flachleiter 11, 12 und 13 mit Außenkontakten auf der Unterseite 36 und den Randseiten versehen, wobei der Flachleiter 12 die Außenkontakte 14 bis 18 und der Flachleiter 11 die Außenkontakte 31 bis 33 und der Flachleiter 13 den Außenkontakt 30 aufweisen.
  • 3 zeigt eine schematische perspektivische Ansicht der Halbleiterbauteilposition 43 nach Aufbringen eines Halbleiterchips 3 mit der auf seiner Rückseite 9 angeordneten Leistungselektrode 6 auf die Kontaktanschlussfläche 10 des Flachleiters 12. Der Halbleiterchip 3 weist eine Dicke D auf, sodass die Leistungselektrode 5 und die Steuerelektrode 7 auf der Oberseite 8 des Halbleiterchips und die zugehörigen Kontaktanschlussflächen 28 und 29 auf den Flachleitern 13 bzw. 11 über entsprechend gekröpfte Verbindungsbahnen mit den höher gelegenen Elektroden 5 und 7 der Oberseite 8 des Halbleiterchips 3 zu verbinden sind. Anstelle von mehreren Verbindungselementen zeigen die 4 bis 6 einen einzelnen Verbindungsbügel 25, der es ermöglicht, mit einem einzigen Fügeschritt die Elektroden 5 und 7 der Oberseite 8 des Halbleiterchips mit den Kontaktanschlussflächen 28 und 29 der Flachleiter 11 und 13 zu verbinden.
  • Dazu zeigt 4 eine schematische Seitenansicht eines Verbindungsbügels 25. Der Verbindungsbügel 25 besteht aus einem isolierenden Basisteil 23, das aus einem gefüllten Kunststoff oder einer Sinterkeramik besteht und beispielsweise eine Stufe 34 mit einer Stufenhöhe h aufweist, welche die in 3 gezeigte Höhendifferenz zwischen den Elektroden 5 und 7 der Oberseite 8 des Halbleiterchips 3 und den Kontaktanschlussflächen 28 und 29 der Flachleiter 11 und 13 überwinden kann. In dieser Ausführungsform des Verbindungsbügels 25 weist die Stufe 34 einen stumpfwinkligen Absatz 35 auf. Auf der Unterseite 44 des Basisteils 23 ist eine strukturierte Beschichtung 27 mit einer Dicke d angeordnet. Die Beschichtung 27 weist zwei Leiterbahnen 26 auf, an deren Enden Kontaktflächen, beispielsweise 19 und 21 angeordnet sind.
  • 5 zeigt eine schematische Untersicht auf den Verbindungsbügel 25 der 4, mit zwei Leiterbahnen 26, wobei eine schmale Leiterbahn 26 die Kontaktflächen 19 und 21 für eine Steuerelektrode miteinander verbindet und eine breitere Leiterbahn 26 die Kontaktflächen 20 und 22 verbindet, und wobei die Leiterbahnen 26 durch das Basisteil 23 gestützt und zusammengehalten werden.
  • 6 zeigt eine schematische perspektivische Ansicht des Verbindungsbügels 25 gemäß 4, so dass die Anordnung der vier Kontaktflächen 19 bis 22 sichtbar wird. Dieser Verbindungsbügel 25 wird anschließend auf den in 3 gezeigten Zusammenbau in einer Halbleiterbauteilposition 43 aufgebracht.
  • 7 zeigt eine schematische perspektivische Ansicht der Halbleiterbauteilposition 43 nach Aufbringen des Verbindungsbügels 25 gemäß 6, so dass die Komponenten des Halbleiterbauteils nun vollständig zusammengefügt sind. Dieses Zusammenfügen erfolgt über eine Oberflächenmontage des Verbindungsbügels 25 auf dem Halbleiterchip 3 und auf den Flachleitern 11 und 13 in einem einzigen Fügeschritt, wobei zum Fügen ein Leitkleber oder ein Lotmaterial eingesetzt werden kann. Mit der strichpunktierten Linie 46 werden die Umrisse eines Kunststoffgehäuses 40 aus einer Kunststoffgehäusemasse 41 gezeigt, in welche die Komponenten des Halbleiterbauteils 1 unter Freilassen der Außenkontakte 14 bis 18 und 30 bis 33 auf der Unterseite 36 und den Randseiten 38 und 39 des Halbleiterbauelements 1 eingebettet werden. Dabei deckt die Obersei te 37 des Halbleiterbauteils 1 die Oberseite 47 des Basisteils des Verbindungsbügels 25 ab.
  • Das Verfahren zur Herstellung eines Bauteils weist demnach folgende Verfahrensschritte auf. Zunächst werden mindestens ein Halbleiterchip mit wenigstens einem ersten Kontakt und einem zweiten Kontakt auf einer Oberseite sowie Außenkontakte und ein Strukturelement, das Verbindungselemente aufweist, bereitgestellt. Das Strukturelement wird auf den Halbleiterchip und auf die Außenkontakte aufgebracht und dadurch wird der erste Kontakt und der zweite Kontakt mit den Außenkontakten verbunden.
  • Im einzelnen erfolgt das Herstellen des Strukturelements dadurch, dass zunächst ein freitragendes isolierendes Basisteil hergestellt wird, das beispielsweise einen gefüllten Kunststoff oder eine Sinterkeramik aufweist, und das anschließend auf seiner Unterseite mit einer elektrisch leitenden Beschichtung versehen wird. Die Dicke dieser Beschichtung wird dabei an die Strombelastung des Halbleiterbauelements angepasst und anschließend zu Kontaktflächen mit dazwischen angeordneten Leiterbahnen strukturiert. Dazu können für die Beschichtung Metalle der Gruppe Cu, Al, Ag, Au, Pd, Pt oder Ni chemisch oder galvanisch auf einer Unterseite des Basisteils abgeschieden werden. Die Strukturierung kann dann nach Aufbringen einer strukturierten Schutzschicht mittels Siebdruck, Schablonendruck oder Strahldruck durch anschließendes Ätzen der nicht geschützten Metallbeschichtung erfolgen.
  • Um ein Strukturelement aus Sinterkeramikmaterial herzustellen, wird zunächst ein Grünkörper geformt und anschließend zu einem isolierenden Sinterkeramikteil gebrannt. Dabei wird darauf geachtet, dass der Ausdehnungskoeffizient des Basis teils an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips angepasst wird. Bei der Verwendung von Gießharz, um ein derartiges Basisteil herzustellen, wird das Gießharz mit Partikeln gefüllt, die den thermischen Ausdehnungskoeffizienten des Halbleitermaterials aufweisen, sodass Belastungen durch Scherspannungen minimiert werden.
  • Das Aufbringen des Strukturelements erfolgt gleichzeitig in zwei Kontaktanschlussebenen, nämlich einmal zwischen Kontaktflächen und den Kontakten der Oberseite des Halbleiterchips und zum anderen zwischen Kontaktflächen und den Kontaktanschlussflächen der Außenkontakte. Dabei können die Kontaktflächen des Strukturelements mittels Löten oder Kleben oberflächenmontiert werden. Bei dem Aufbringen des Strukturelements kann auch vorbereitend ein Diffusionslotmaterial auf die Kontaktflächen des Strukturelements aufgebracht werden und anschließend bei den entsprechenden Diffusionslöttemperaturen unter Anpressdruck des Verbindungsbügels auf die Außenkontakte bzw. die Kontakte der Oberseite des Halbleiterchips ein Diffusionslöten durchgeführt werden.
  • Zum Verpacken der Halbleiterchips mit Strukturelement wird eine Spritzgusstechnik oder eine Spritzpresstechnik eingesetzt, wobei das Strukturelement und der Halbleiterchip und Oberseiten der Flachleiter in einer Kunststoffgehäusemasse eingebettet werden und lediglich die Außenkontakte auf den Unterseiten und den Randseiten des Halbleiterbauteils von Kunststoffmasse freigehalten werden. Andererseits ist es auch möglich, die Komponenten eines derartigen Halbleiterbauteils nach dem Aufbringen des Strukturelements in ein Hohlraumgehäuse einzubringen.
  • Dieses kann mehrfach in jeder der Halbleiterbauteilpositionen eines Flachleiterrahmens durchgeführt werden, wobei anschließend der Flachleiterrahmen in einzelne Halbleiterbauteile mittels Lasertrenntechnik oder eines Ätzverfahrens oder mittels Sägetechnik oder Stanztechnik aufgetrennt wird. Der Flachleiterrahmen sieht die Außenkontakte des Halbleiterbauteils vor, die in Form eines Chipträgers und/oder Flachleiter sein können. Die Unterseite des Flachleiterrahmens sieht die Außenkontaktfläche des Bauteils vor, während die Oberseite des Flachleiterrahmens der inneren Kontaktfläche der Außenkontakte vorsieht.
  • In einer Ausführungsform wird das Verfahren verwendet um mehrere Halbleiterbauteile in Flachleitertechnik mit wenigstens einem vertikalen Strompfad durch einen Halbleiterchip herzustellen. Dieses Verfahren weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterchip mit einer ersten Leistungselektrode und einer Steuerelektrode auf der Oberseite und einer zweiten Leistungselektrode auf der Rückseite des Halbleiterchips hergestellt. Parallel dazu kann ein Flachleiterrahmen mit Flachleitern hergestellt werden, der innere Kontaktanschlussflächen und äußere Außenkontakte in mehreren Halbleiterbauteilpositionen aufweist. Ebenfalls parallel dazu kann ein Herstellen eines Strukturelements bzw. eines Verbindungsbügels nach einem der oben beschriebenen Ausführungsformen erfolgen, der unterschiedliche Kontaktflächen aufweist, die kongruent zu den Elektroden der Oberseite und zu den Kontaktanschlussflächen der getrennten Flachleiter sind.
  • Nach diesen Vorbereitungen des Herstellens der Halbleiterchips, des Flachleiterrahmens und der Verbindungsbügel, werden einzelne Halbleiterchips in den Halbleiterbauteilpositio nen unter stoffschlüssigem Verbinden der Rückseiten der Halbleiterchips mit einer Kontaktanschlussfläche eines zentralen Flachleiters des Flachleiterrahmens fixiert. Anschließend erfolgt ein stoffschlüssiges Verbinden des Verbindungsbügels mit den Elektroden der Oberseite des Halbleiterchips und den Kontaktanschlussflächen auf den getrennten Flachleitern. Danach werden die Halbleiterchips mit dem Verbindungsbügel in einem Gehäuse in den Halbleiterbauteilpositionen verpackt und zum Abschluss wird dann der Flachleiterrahmen in einzelne Halbleiterbauteile aufgetrennt.
  • Ein derartiges Verfahren hat die nachfolgendenden Vorteile:
    • 1. Durch das vorbereitend strukturierte Beschichten mit einem elektrisch leitenden Material auf der Unterseite des isolierenden Basisteils des Verbindungsbügels bzw. des Strukturelements wird ein "Clip" geschaffen, der durch einen einzigen Oberflächenmontageschritt mehrere Oberflächenelektroden mit entsprechenden Kontaktflächen von Flachleitern verbinden kann.
    • 2. Durch das Verfahren wird eine bessere Prozesssicherheit erreicht, zumal im Vergleich zum Bonden die Verbindung über den Verbindungsbügel stabiler ist und ein derartiger Verbindungsbügel optimal positioniert werden kann.
    • 3. Ein weiterer Vorteil liegt in einer niedrigen Prozesstemperatur, wenn die Kontaktflächen des Verbindungsbügels mittels eines Leitklebers mit den entsprechenden Elektroden des Halbleiterchips bzw. den Kontaktanschlussflächen der Flachleiter verbunden werden.
    • 4. Die Verunreinigungsgefahr, wie sie beispielsweise bei Lotpasten auftreten kann, ist bei dem erfindungsgemäßen Verbindungsprozess insbesondere bei einer Diffusionslotverbindung vermindert.
    • 5. Ferner wird eine verbesserte Haftung zwischen dem Oberseitenkontakt und dem Verbindungsbügel über die elektrisch leitende strukturierte Beschichtung erreicht und die Zuverlässigkeit erhöht, wenn der thermische Ausdehnungskoeffizient des Verbindungsbügels an den thermischen Ausdehnungskoeffizienten des Halbleiterchips angepasst wird.
    • 6. Durch Strukturieren der elektrisch leitenden Beschichtung kann beispielsweise die "Leitfähigkeit der Leiterbahnen der Beschichtung des Verbindungsbügels gezielt mit Hilfe der Abstimmung zwischen Länge und Breite der Leiterbahnen und entsprechender Dicke der Beschichtung an die Strombelastbarkeit angepasst werden. Auch eine Umverdrahtung für die oben erwähnten Elektroden kann geschaffen werden, so dass auf einen Drahtbondprozess bei einem Halbleiterbauteil vollständig verzichtet werden kann. Dazu kann der Halbleiterchip auf seiner Oberseite mit mehreren Signal- und Steuerelektroden sowie Leistungselektroden ausgestattet sein.
  • Zum Herstellen eines Flachleiterrahmens mit Flachleitern, die innere Kontaktanschlussflächen und äußere Außenkontakte in mehreren Halbleiterbauteilpositionen aufweisen, wird eine Metallplatte, vorzugsweise eine ebene Kupferplatte strukturiert. Dieses ist dadurch möglich, dass mit Hilfe des Verbindungsbügels die Elektroden der Oberseite des Halbleiterchips mit derartigen Flachleitern aus einer ebenen Metallplatte verbunden werden können. Zum Strukturieren der ebenen Metallplatte wird vorzugsweise ein Stanzprozess oder ein trockener bzw. nasser Ätzprozess eingesetzt. Auch kann die Strukturierung über Laserabtrag erfolgen.
  • Ein alternatives Verfahren zum Herstellen eines Flachleiterrahmens besteht darin, die Flachleiterstruktur galvanisch oder chemisch auf einem Hilfsträger abzuscheiden und anschließend den Hilfsträger zu entfernen.
  • Das Aufbringen des Halbleiterchips mit seiner Rückseite auf einen Flachleiter in einer der Halbleiterbauteilpositionen des Flachleiterrahmens kann mittels Löten oder mittels Kleben erfolgen, wobei zur elektrischen Verbindung ein Leitkleber eingesetzt werden kann. Andererseits ist es auch von Vorteil, auf die zweite Leistungselektrode auf der Rückseite des Halbleiterchips und auf die Kontaktanschlussfläche des zugehörigen Flachleiters Diffusionslotschichten aus einem Diffusionslotmaterial aufzubringen, die mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweisen. Anschließend wird bei einer Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450°C ein Diffusionslöten der aufeinanderliegenden und aufeinandergepressten Schichten durchgeführt.
  • Als Halbleiterchips werden vorzugsweise MOSFETs eingesetzt, in denen eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Sourceelektrode als erste Leistungselektrode auf der Oberseite des Halbleiterchips angeordnet sind, wobei die zweite Elektrode von der Drainelektrode auf der Rückseite des Halbleiterchips gebildet wird, und der Halbleiterchip mit dieser Rückseite auf eine Kontaktanschlussfläche eines Flachleiters aufgebracht wird. Anstelle von MOSFETs können auch IGBT-Halbleiterchips (Insulated-Gate- Bipolar-Transistor), die ebenfalls eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Emitterelektrode als erste Leistungselektrode auf der Oberseite aufweisen, mit einer Kollektorelektrode auf der Rückseite des Halbleiterchips auf eine Kontaktanschlussfläche eines Flachleiters aufgebracht werden.
  • Beim Herstellen eines Verbindungsbügels werden Kontaktflächen zum Verbinden mit mindestens einer Leistungselektrode und einer Steuerelektrode in einer Kontaktflächenebene des Verbindungsbügels vorgesehen. Darüber hinaus können auf dieser Kontaktebene des Verbindungsbügels Kontaktflächen für Signal- und/oder Versorgungselektroden von monolithisch integrierten Steuer- und Logikschaltungen vorgesehen werden.
  • 1
    Halbleiterbauteil (1. Ausführungsform)
    3
    Halbleiterchip
    4
    Strompfad
    5
    erste Leistungselektrode
    6
    zweite Leistungselektrode
    7
    Steuerelektrode
    8
    Oberseite des Halbleiterchips
    9
    Rückseite des Halbleiterchips
    10
    Kontaktanschlussfläche eines Flachleiters für die zweite Leistungselektrode
    11
    Flachleiter für erste Leistungselektrode
    12
    Flachleiter für zweite Leistungselektrode
    13
    Flachleiter für Steuerelektrode
    14
    Außenkontakte für zweite Leistungselektrode
    15
    Außenkontakte für zweite Leistungselektrode
    16
    Außenkontakte für zweite Leistungselektrode
    17
    Außenkontakte für zweite Leistungselektrode
    18
    Außenkontakte für zweite Leistungselektrode
    19
    Kontaktfläche für Steuerelektrode
    20
    Kontaktfläche für erste Leistungselektrode
    21
    Kontaktfläche für Flachleiter der Steuerelektrode
    22
    Kontaktfläche für Flachleiter der ersten Leistungselektrode
    23
    Basisteil
    24
    Verbindungselement
    25
    Strukturelement bzw. Verbindungsbügel
    26
    Leiterbahn
    27
    Beschichtung
    28
    Kontaktanschlussfläche des Flachleiters für die Steuerelektrode
    29
    Kontaktanschlussfläche des Flachleiter für die erste Leistungselektrode
    30
    Außenkontakt für Steuerelektrode
    31
    Außenkontakt für erste Leistungselektrode
    32
    Außenkontakt für erste Leistungselektrode
    33
    Außenkontakt für erste Leistungselektrode
    34
    Stufe
    35
    stumpfwinkliger Absatz
    36
    Unterseite des Halbleiterbauteils
    37
    Oberseite des Halbleiterbauteils
    38
    Randseite des Halbleiterbauteils
    39
    Randseite des Halbleiterbauteils
    40
    Kunststoffgehäuse
    41
    Kunststoffgehäusemasse
    42
    Flachleiterrahmen
    43
    Halbleiterbauteilposition
    44
    Unterseite des Basisteils
    45
    Oberseite der Flachleiter
    46
    strichpunktierte Linie
    47
    Oberseite des Basisteils
    D
    Dicke des Halbleiterchips
    d
    Dicke der Beschichtung
    h
    Stufenhöhe

Claims (66)

  1. Halbleiterbauteil aufweisend: – einen Halbleiterchip (3) mit wenigstens einem ersten Kontakt (5) und einem zweiten Kontakt (7) auf seiner Oberseite (8), – Außenkontakte (14 bis 18, 30 bis 33), – Verbindungselemente (24), die gemeinsam auf einem Strukturelement (25) angeordnet sind und welche den ersten Kontakt (5) und den zweiten Kontakt (7) der Oberseite (8) des Halbleiterchips (3) mit den Außenkontakten (14 bis 18, 30 bis 33) verbinden.
  2. Halbleiterbauteil nach Anpruch 1, wobei jedes Verbindungselement zwei Kontaktflächen (19, 21; 20, 22) und eine Leiterbahn (26) aufweist.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, wobei der Halbleiterchip (3) eine Rückseite (9) aufweist, auf der ein dritter Kontakt (6) angeordnet ist.
  4. Halbleiterbauteil nach einem der Anprüche 1 bis 3, wobei das Strukturelement einstückig ist.
  5. Halbleiterbauelement nach einem der vorherergehenden Ansprüche, wobei das Strukturelement (25) ein DCB-(direct copper bonded)-Material aufweist.
  6. Halbleiterbauelement nach Anspruch 5, wobei das DCB-Material eine mindestens einseitig kupferbeschichtete Keramikplatte auf Aluminiumoxid oder Aluminiumnitridbasis aufweist.
  7. Halbleiterbauelement nach Anspruch 5 oder Anspruch 6, wobei das DCB-Material eine strukturierte Kupferschicht mit einer Dicke d in Mikrometern zwischen 100 μm ≤ d ≤ 600 μm aufweist.
  8. Halbleiterbauelement nach einem der Ansprüche 5 bis 7, wobei der Wärmeausdehnungskoeffizient des DCB-Materials mit 7,1 ppm/K bei Al2O3 und 4,1 ppm/K bei AlN bei geeigneter Mischung der Keramiken an den Wärmeausdehnungskoeffizienten von Silizum angepasst ist.
  9. Halbleiterbauelement nach Anspruch 7 oder Anspruch 8, wobei die Struktur der Kupferschicht an die Elektroden auf der Oberseite eines Leistungshalbleiterchips angepasst ist und eine Signalleitbahn zum Anschluss einer Gateelektrode und einer Leistungshalbleiterbahn zum Anschluss einer Leistungselektrode aufweist.
  10. Halbleiterbauelement nach einem der Ansprüche 7 bis 9, wobei die Oberseite der strukturierten Kupferschicht eine Nickel-, Palladium/Gold-, Nickel/Palladium/Gold- oder Nickel/Gold-Beschichtung aufweist.
  11. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei sich das Strukturelement (25) zwischen der Oberseite (8) des Halbleiterchips (3) und mindestens zwei Außenkontakten (31 bis 33) erstreckt.
  12. Halbleiterbauteil nach Anspruch 1U1, wobei sich das Strukturelement (25) zwischen der Oberseite (8) des Halbleiterchips (3) und mindestens zwei separaten Außenkontakten (30 bis 33) erstreckt.
  13. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei der erste Kontakt (5) des Halbleiterchips (3) über eine Leiterbahn (26) eines Verbindungselements (24) mit zumindest zwei Außenkontakten (31 bis 33) elektrisch verbunden ist.
  14. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (25) einen thermischen Ausdehnungskoeffizienten von weniger als 10 ppm/K aufweist.
  15. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, das Strukturelement (25) ein vorgeformtes Basisteil (23) aus Kunststoff aufweist, das isolierende Füllstoffe aufweist und dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips (3) angepasst ist.
  16. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (25) ein vorgeformtes Basisteil (23) aus Sinterkeramik aufweist, dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips (3) angepasst ist.
  17. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (25) Leiterbahnen (26) und Kontaktflächen (19 bis 23) aufweist, und wobei der Querschnitt der Leiterbahnen (26) an die Stromdichte, die über die Kontakten (5, 7) fließt, angepasst ist.
  18. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (25) eine zu Leiterbahnen (26) und Kontaktflächen (19 bis 23) strukturierte Beschichtung (27) mit einem Metall oder einer Legierung von Metallen der Gruppe Cu, Al, Ag, Au, Pd, Pt oder Ni aufweist.
  19. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei Flachleiter (11, 12, 13) die Außenkontakte bilden, die oberflächenmontierbare flache Außenkontakte (19 bis 18 und 30 bis 33) des Halbleiterbauteils bilden.
  20. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei der erste Kontakt (5) und der zweite Kontakt (7) der Oberseite (8) des Halbleiterchips (3) mit den zugehörigen Kontaktflächen (19, 20) des Strukturelements (25) eine gemeinsame Kontaktanschlussebene bilden und oberflächenmontierbar sind.
  21. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei die Kontkate (5, 7) der Oberseite (8) des Halbleiterchips (3) und die Kontaktflächen (19, 20) des Struk turelements (25) Beschichtungen (27) mit Diffusionslotkomponenten zum Ausbilden intermetallischer Phasen aufweisen.
  22. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (25) eine Stufe (34) aufweist, wobei die Stufenhöhe (hS) an die Dicke (D) des Halbleiterchips (3) angepasst ist.
  23. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (25) einen stumpfwinkligen Absatz (35) aufweist und die Höhe des Absatzes (hS) an die Dicke (D) des Halbleiterchips (3) angepasst ist.
  24. Halbleiterbauteil nach einem der Ansprüche 2 bis 28, wobei das Strukturelement (25) eine planare Verbindungsplatte aufweist, wobei Außenkontakte, die den Halbleiterchip (3) tragen, zum Dickenausgleich vorgeformt sind.
  25. Halbleiterbauteil nach einem der Ansprüche 2 bis 25, wobei der dritte Kontakt (6) die Rückseite (9) als einzige Rückseitenelektrode nahezu bedeckt.
  26. Halbleiterbauteil nach Anspruch 24 oder Anspruch 25, wobei das Halbleiterbauteil (1) mindestens eine Diffusionslotschicht zwischen dem dritten Kontakt (6) des Halbleiterchips (3) und einem zugeordneten Chipträger aufweist.
  27. Halbleiterbauteil nach Anspruch 26, wobei das Diffusionslotmaterial eine intermetallische Phase aus der Gruppe AuSn, AgSn, CuSn oder AgIn aufweist.
  28. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei der erste Kontakt (5) eine zweite Leistungselektrode und der zweite Kontakt (7) eine Steuerelektrode ist.
  29. Halbleiterbauteil nach Anspruch 28, wobei die zweite Leistungselektrode (5) eine Sourceelektrode und die erste Leistungsausgangselektrode (6) eine Drainelektrode eines vertikalen Leistungs-MOSFETs und die Steuerelektrode (7) eine isolierte Gateelektrode ist.
  30. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (25) weitere Kontaktflächen für Signal- und/oder Versorgungselektroden der Oberseite (8) des Halbleiterchips (3) aufweist, der mit monolitisch integrierten Steuer- oder Logikschaltungen versehen ist.
  31. Halbleiterbauteil nach Anspruch 29 oder Anspruch 30, wobei der Leistungs-MOSFET einen monolitisch integrierten Gate-Treiber aufweist.
  32. Halbleiterbauteil nach Anspruch 28, wobei der erste Kontakt (5) eine Emitterelektrode und der dritte Kontakt (6) eine Kollektorelektrode eines vertikalen IGBT's (insulated gate bipolar transistors) ist, und der zweite Kontakt (7) eine isolierte Gateelektrode ist.
  33. Halbleiterbauteil nach einem der Ansprüche 28 bis 32, wobei die Steuerelektrode (7) des Halbleiterchips (3) eine vertikale Trenchgateelektrode aufweist.
  34. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauteil (1) ein Hohlraumgehäuse aufweist, in dem der Halbleiterchip (3), das Strukturelement (25) und Oberseiten der Außenkontakte (10, 11, 12) angeordnet sind, und wobei Unterseiten (36) der Außenkontakte (10, 11, 12) auf der Unterseite (36) und/oder den Randseiten (38, 39) des Halbleiterbauteils (1) frei zugänglich sind.
  35. Halbleiterbauteil nach einem der Ansprüche 1 bis 33, wobei das Halbleiterbauteil (1) ein Kunststoffgehäuse (40) aufweist, in dessen Kunststoffgehäusemasse (41) der Halbleiterchip (3), das Strukturelement (25) und Oberflächen der Außenkontakte (11, 12, 13) eingebettet sind, und wobei Unterseiten der Außenkontakte (14 bis 18 und 30 bis 33) der Flachleiter auf der Unterseite (36) des Halbleiterbauteils (1) und/oder eine Oberseite des Strukturelements (25) auf der Oberseite des Halbleiterbauelements (1) von Kunststoffgehäusemasse (41) freigehalten sind.
  36. Halbleiterbauteil nach einem der vorher Ansprüche, wobei das Halbleiterbauteil einen Chipträger mit einer Oberseite und einer Rückseite aufweist, wobei der Halbleiterchip auf dem Chipträger angeordnet ist.
  37. Halbleiterbauteil nach Anspruch 35 oder Anspruch 36, wobei die Rückseite des Chipträgers von der Kunststoffgehäusemasse frei zugänglich ist.
  38. Halbleiterbauteil nach Anspruch 37, wobei die Rückseite des Chipträgers einen Außenkontakt des Halbleiterbauteils vorsieht.
  39. Verfahren zur Herstellung eines Bauteils, das folgende Verfahrensschritte aufweist: – Bereitstellen mindestens eines Halbleiterchips (3) mit wenigstens einem ersten Kontakt (5) und einem zweiten Kontakt (7) auf einer Oberseite (8), – Bereitstellen von Außenkontakten (14 bis 18, 30 bis 33); – Bereitstellen eines Strukturelements (25), das Verbindungselemente (24) aufweist, und – Aufbringen des Strukturelements (25) auf den Halbleiterchip (3) und auf die Außenkontakte (14 bis 18, 30 bis 33) unter Verbindung des ersten Kontakts (5) und des zweiten Kontakts (7) mit den Außenkontakten (14 bis 18, 30 bis 33).
  40. Verfahren nach Anspruch 39, wobei das Strukturelement (25) unterschiedliche Kontaktflächen (19 bis 22) aufweist, welche kongruent zu den jeweiligen Elektroden (5, 7) der Oberseiten (8) und zu Kontaktanschlussflächen (28, 29) der Außenkontakte (11, 13) sind.
  41. Verfahren nach Anspruch 39 oder Anspruch 40, wobei das Strukturelement (25) mit den Kontakten (5, 7) der Ober seiten (8) und den Kontaktanschlussflächen (28, 29) auf den separaten Außenkontakten (11, 13) stoffschlüssig verbunden wird.
  42. Verfahren nach einem der Ansprüche 39 bis 41, wobei der erste Kontakt (5) über ein Verbindungselement (24) mit mindestens zwei Außenkontakte (31 bis 33) elektrisch verbunden wird.
  43. Verfahren nach Anspruch einem der Ansprüche 39 bis 42, wobei zum Herstellen der Außenkontakte ein Flachleiterrahmen (42) mit Flachleitern (11, 12, 13) vorgesehen wird, der innere Kontaktanschlussflächen (10, 28, 29) und äußere Außenkontakte (14 bis 18 und 30 bis 33) in mehreren Halbleiterbauteilpositionen (43) aufweist, eine Metallplatte vorzugsweise eine ebene Kupferplatte strukturiert wird.
  44. Verfahren nach Anspruch 43, wobei zum Strukturieren die ebene Metallplatte gestanzt wird.
  45. Verfahren nach Anspruch 43, wobei zum Strukturieren die ebene Metallplatte nass oder trocken geätzt wird.
  46. Verfahren nach Anspruch 43, wobei zum Herstellen eines Flachleiterrahmens (42) die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend von dem Hilfsträger abgenommen wird.
  47. Verfahren nach einem der Ansprüche 43 bis 47, wobei zum Aufbringen des Halbleiterchips (3) mit seiner Rückseite (9) auf einen Flachleiter (12) in einer Halbleiterbauteilposition (43) des Flachleiterrahmens (42) der Halbleiterchip (3) gelötet oder geklebt wird.
  48. Verfahren nach einem der Ansprüche 43 bis 47, wobei die Rückseite (9) des Halbleiterchips (3) einen dritten Kontakt (6) aufweist und auf den dritten Kontakt (6) der Halbleiterchips (3) und auf die Kontaktanschlussfläche (10) des zugehörigen Flachleiters (12) Diffusionslotschichten aus einem Diffusionslotmaterial aufgebracht werden, die mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweisen und intermetallische Phasen bei einem Diffusionslöten bilden, deren Schmelzpunkte höher sind als eine Diffusionslöttemperatur.
  49. Verfahren nach Anspruch 48, wobei beim Diffusionslöten eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450°C eingesetzt wird.
  50. Verfahren nach Anspruch 48 oder Anspruch 49, wobei als Halbleiterchip (3) ein MOSFET, der eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Sourceelektrode als erste Leistungselektrode (5) auf der Oberseite (8) aufweist, mit seiner Drainelektrode auf seiner Rückseite (9) auf eine Kontaktanschlussfläche (10) eines Flachleiters (12) aufgebracht wird.
  51. Verfahren nach Anspruch 48 oder Anspruch 49, wobei als Halbleiterchip (3) ein IGBT (Insulated-Gate-Bipolar-Transistor-Typ), der eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Emitterelektrode als erste Leistungselektrode (5) auf der Oberseite (8) aufweist, mit seiner Kollektorelektrode (7) auf eine Kontaktanschlussfläche (10) eines Flachleiters (12) aufgebracht wird.
  52. Verfahren nach Anspruch 50 oder Anspruch 51, wobei beim Herstellen eines Strukturelements (25) Kontaktflächen (19, 20) zum Verbinden mit mindestens einer Leistungselektrode (5) und einer Steuerelektrode (7) vorgesehen werden.
  53. Verfahren nach einem der Ansprüche 50 bis 52, wobei beim Herstellen eines Strukturelements (25) Kontaktflächen (19) für Signal- und/oder Versorgungselektroden von monolithisch integrierten Steuer- oder Logikschaltungen vorgesehen werden.
  54. Verfahren nach einem der Ansprüche 39 bis 53, wobei zum Herstellen des Strukturelements (25) zunächst ein freitragendes isolierendes Basisteil (23) hergestellt wird, das anschließend auf seiner Unterseite (44) mit einer elektrisch leitenden Beschichtung (27) versehen wird, deren Dicke (d) an die Strombelastung des Halbleiterbauelements (1) angepasst wird, und die anschließend zu Kontaktflächen (19 bis 22) mit dazwischen angeordneten Leiterbahnen (26) strukturiert wird.
  55. Verfahren nach einem der Ansprüche 39 bis 54, wobei zum Herstellen des Strukturelements (25) auf ein freitragendes isolierendes Basisteil (23) eine leitende Beschichtung (27) elektrolytisch abgeschieden wird und mittels Siebdruck, Schablonendruck oder Strahldruck eine Schutzschicht strukturiert aufgebracht wird und anschließend die nicht geschützten Bereiche der Metallschicht weggeätzt werden.
  56. Verfahren nach einem der Ansprüche 39 bis 55, wobei zum Herstellen des Strukturelements (25) eine zu Leiterbahnen (26) und Kontaktflächen (19 bis 22) strukturierte Beschichtung (27) aus einem Metall oder aus einer Legierung von Metallen der Gruppe Cu, Al, Ag, Au, Pd, Pt oder Ni mittels chemischer oder galvanischer Abscheidung aufgebracht wird.
  57. Verfahren nach einem der Ansprüche 39 bis 56, wobei beim Herstellen des Strukturelements (25) eine rechtwinklige oder eine stumpfwinklige Stufe (34) in das freitragende isolierende Basisteil (23) vor dem Aufbringen der Beschichtung (27) eingeprägt wird, wobei die Stufenhöhe (h) an die Dicke (D) des Halbleiterchips (3) angepasst wird.
  58. Verfahren nach einem der Ansprüche 39 bis 57, wobei zum Herstellen des Strukturelements (25) ein Grünkörper aus Sinterkeramikmaterial geformt und anschließend zu einem isolierenden Sinterkeramikteil gebrannt wird, dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips (3) angepasst wird.
  59. Verfahren nach einem der Ansprüche 39 bis 59, wobei zum Herstellen des Strukturelements ein Gießharz mit Füllstoff in eine Gießform zu einem isolierenden Basisteil (23) gepresst oder extrudiert wird.
  60. Verfahren nach einem der Ansprüche 39 bis 59, wobei das Strukturelement (25) mit den Kontaktflächen (19 bis 22) gleichzeitig auf den Kontakten (5, 7) der Oberseite (8) des Halbleiterchips (3) und auf den Außenkontakten (11, 13) mittels Löten oder Kleben oberflächenmontiert wird.
  61. Verfahren nach einem der Ansprüche 39 bis 60, wobei auf die Kontakte (5, 7) der Oberseite (8) des Halbleiterchips (3) und auf die Kontaktanschlussflächen (28, 29) der Außenkontakte (11, 13), sowie auf die Kontaktflächen (19 bis 22) des Strukturelements (25) Beschichtungen (27) mit Diffusionslotkomponenten zum Ausbilden intermetallischer Phasen aufgebracht werden und anschließend bei einer Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450°C unter Anpressdruck die aufeinanderliegenden Beschichtungen (27) diffusionsgelötet werden.
  62. Verfahren nach einem der Ansprüche 39 bis 61, wobei zum Verpacken der Halbleiterchips (3) mit angebrachtem Strukturelement in einer Kunststoffgehäusemasse (41) unter Freilassen von Unterseiten der Außenkontakten (31 bis 33) auf den Unterseiten (36) der Halbleiterbauteile (1) und/oder unter Freilassen einer Oberseite des Strukturelements (25) auf der Oberseite des Halbleiterbauelements (1) eine Spritzgusstechnik oder eine Spritzpresstechnik eingesetzt werden.
  63. Verfahren nach einem der Ansprüche 39 bis 61, wobei zum Herstellen eines Halbleiterbauteils (1) ein Flachleiterrahmen mit mehreren Halbleiterbauteilpositionen eingesetzt wird.
  64. Verfahren nach Anspruch 63, wobei zum Auftrennen des Flachleiterrahmens (42) in einzelne Halbleiterbauteile (1) eine Lasertrenntechnik eingesetzt wird.
  65. Verfahren nach Anspruch 63, wobei zum Auftrennen des Flachleiterrahmens (42) in einzelne Halbleiterbauteile (1) ein Ätzverfahren eingesetzt wird.
  66. Verfahren nach Anspruch 63, wobei das Auftrennen des Flachleiterrahmens (42) in einzelne Halbleiterbauteile mittels Sägetechnik oder Stanztechnik erfolgt.
DE102007036841.2A 2007-08-06 2007-08-06 Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung Expired - Fee Related DE102007036841B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007036841.2A DE102007036841B4 (de) 2007-08-06 2007-08-06 Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007036841.2A DE102007036841B4 (de) 2007-08-06 2007-08-06 Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102007036841A1 true DE102007036841A1 (de) 2009-02-12
DE102007036841B4 DE102007036841B4 (de) 2018-05-09

Family

ID=40226867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007036841.2A Expired - Fee Related DE102007036841B4 (de) 2007-08-06 2007-08-06 Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE102007036841B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2282336A3 (de) * 2009-06-11 2013-04-03 Hsing-Chung Lee Grundplatte mit maßgeschneiderter Schnittstelle
CN104979321A (zh) * 2014-04-01 2015-10-14 英飞凌科技股份有限公司 具有多个安装配置的半导体裸片封装
EP2833393A4 (de) * 2012-03-29 2015-12-09 Tanaka Precious Metal Ind Leitfähige paste zur chipbefestigung und chipbefestigungsverfahren unter verwendung der leitfähigen paste zur chipbefestigung
DE102015100868A1 (de) * 2015-01-21 2016-07-21 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
CN107078116A (zh) * 2014-11-06 2017-08-18 德克萨斯仪器股份有限公司 用于嵌入式半导体芯片和功率转换器的硅封装
DE102019207714A1 (de) * 2019-05-27 2020-12-03 Würth Elektronik eiSos Gmbh & Co. KG SMD-Bauelement, Verfahren zur Herstellung einer Verbindung und Anordnung
DE102019207713A1 (de) * 2019-05-27 2020-12-03 Würth Elektronik eiSos Gmbh & Co. KG LED-Bauelement, Verfahren zum Herstellen einer Verbindung und Anordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US5139972A (en) * 1991-02-28 1992-08-18 General Electric Company Batch assembly of high density hermetic packages for power semiconductor chips
DE102004031592A1 (de) * 2004-06-30 2006-02-09 Robert Bosch Gmbh Elektronikmodulanordnung und entsprechendes Herstellungsverfahren
US20070096274A1 (en) * 2005-11-02 2007-05-03 International Rectifier Corporation IMS formed as can for semiconductor housing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578869A (en) 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US5139972A (en) * 1991-02-28 1992-08-18 General Electric Company Batch assembly of high density hermetic packages for power semiconductor chips
DE102004031592A1 (de) * 2004-06-30 2006-02-09 Robert Bosch Gmbh Elektronikmodulanordnung und entsprechendes Herstellungsverfahren
US20070096274A1 (en) * 2005-11-02 2007-05-03 International Rectifier Corporation IMS formed as can for semiconductor housing

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2282336A3 (de) * 2009-06-11 2013-04-03 Hsing-Chung Lee Grundplatte mit maßgeschneiderter Schnittstelle
EP2833393A4 (de) * 2012-03-29 2015-12-09 Tanaka Precious Metal Ind Leitfähige paste zur chipbefestigung und chipbefestigungsverfahren unter verwendung der leitfähigen paste zur chipbefestigung
CN104979321A (zh) * 2014-04-01 2015-10-14 英飞凌科技股份有限公司 具有多个安装配置的半导体裸片封装
CN104979321B (zh) * 2014-04-01 2018-04-20 英飞凌科技股份有限公司 具有多个安装配置的半导体裸片封装
US10121716B2 (en) 2014-11-06 2018-11-06 Texas Instruments Incorporated Silicon package for embedded semiconductor chip and power converter
CN107078116B (zh) * 2014-11-06 2021-01-01 德克萨斯仪器股份有限公司 用于嵌入式半导体芯片和功率转换器的硅封装
CN107078116A (zh) * 2014-11-06 2017-08-18 德克萨斯仪器股份有限公司 用于嵌入式半导体芯片和功率转换器的硅封装
EP3216053A4 (de) * 2014-11-06 2018-07-11 Texas Instruments Incorporated Siliciumpaket eingebetteten halbleiterchip und leistungswandler
DE102015100868A1 (de) * 2015-01-21 2016-07-21 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
US9496228B2 (en) 2015-01-21 2016-11-15 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
DE102015100868B4 (de) * 2015-01-21 2021-06-17 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102019207714A1 (de) * 2019-05-27 2020-12-03 Würth Elektronik eiSos Gmbh & Co. KG SMD-Bauelement, Verfahren zur Herstellung einer Verbindung und Anordnung
DE102019207713A1 (de) * 2019-05-27 2020-12-03 Würth Elektronik eiSos Gmbh & Co. KG LED-Bauelement, Verfahren zum Herstellen einer Verbindung und Anordnung

Also Published As

Publication number Publication date
DE102007036841B4 (de) 2018-05-09

Similar Documents

Publication Publication Date Title
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102013103085B4 (de) Mehrfachchip-Leistungshalbleiterbauteil
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102007046021B4 (de) Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102009046858B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102006031405B4 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102015115999B4 (de) Elektronische Komponente
DE102009006152A1 (de) Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements
DE102012100429A1 (de) Verfahren zur Montage eines Halbleiterchips auf einem Träger
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE102015118664B4 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee