DE102007036841A1 - Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung - Google Patents
Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE102007036841A1 DE102007036841A1 DE102007036841A DE102007036841A DE102007036841A1 DE 102007036841 A1 DE102007036841 A1 DE 102007036841A1 DE 102007036841 A DE102007036841 A DE 102007036841A DE 102007036841 A DE102007036841 A DE 102007036841A DE 102007036841 A1 DE102007036841 A1 DE 102007036841A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- contact
- structural element
- semiconductor chip
- external contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
- C04B37/021—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles in a direct manner, e.g. direct copper bonding [DCB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
- C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
- C04B2235/9607—Thermal properties, e.g. thermal expansion coefficient
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/343—Alumina or aluminates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/36—Non-oxidic
- C04B2237/366—Aluminium nitride
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/402—Aluminium
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/405—Iron metal group, e.g. Co or Ni
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/407—Copper
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/40—Metallic
- C04B2237/408—Noble metals, e.g. palladium, platina or silver
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
- C04B2237/706—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the metallic layers or articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/325—Material
- H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
- H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/37124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/40247—Connecting the strap to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Structural Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Die Erfindung betrifft ein Halbleiterbauteil (1) mit einem Halbleiterchip (3) und Außenkontakten (14 bis 18, 30 bis 33) und einem Strukturelement (25) sowie ein Verfahren zu dessen Herstellung. Der Halbleiterchip (3) weist wenigstens einen ersten Kontakt (5) und einen zweiten Kontakt (7) auf seiner Oberseite (8) auf. Ferner weist das Halbleiterbauteil (1) Verbindungselemente (24) auf, die gemeinsam auf dem Strukturelement (25) angeordnet sind und welche den ersten Kontakt (5) und den zweiten Kontakt (7) der Oberseite (8) des Halbleiterchips (3) mit den Außenkontakten (14 bis 18, 30 bis 33) verbinden.
Description
- Erfindungshintergrund
- Die Erfindung betrifft ein Halbleiterbauteil mit einem Halbleiterchip und ein Verfahren zu dessen Herstellung.
- Ein Halbleiterchip wird typischerweise als Komponente eines Halbleiterbauteils vorgesehen, das Außenkontaktflächen und ein Gehäuse aufweist. Der Halbleiterchip wird innerhalb des Gehäuses angeordnet, so dass das Gehäuse den Halbleiterchip schützt.
- Die Außenkontaktflächen des Halbleiterbauteils ermöglichen einen funktionellen Zugriff auf den Halbleiterchip außerhalb des Gehäuses. Folglich weist das Halbleiterbauteil eine elektrisch leitende Umverdrahtung auf, die innerhalb des Gehäuses angeordnet ist und die Kontaktfläche auf dem Halbleiterchip mit den Außenkontaktflächen des Halbeiterbauteils elektrisch verbindet.
- Das Halbleiterbauteil weist auch typischerweise einen Schaltungsträger auf, der die Außenkontaktfläche vorsieht und auf dem der Halbleiterchip montiert ist. Der Schaltungsträger kann einen Flachleiterrahmen oder ein Verdrahtungssubstrat sein. Die Kontaktflächen des Halbleiterchips sind über innere Verbindungselemente mit Innenkontaktflächen des Schaltungsträgers elektrisch verbunden. Diese inneren Verbindungselemente können Bonddrähte oder Flipchipkontakte in Form von Lotkugeln sein. Der Schaltungsträger und die inneren Verbin dungselemente sehen die innere Umverdrahtung des Halbleiterbauteils vor.
- Zusammenfassung der Erfindung
- Eine Ausführungsform der Erfindung weist ein Halbleiterbauteil mit einem Halbleiterchip auf. Der Halbleiterchip weist wenigstens einen ersten Kontakt und einen zweiten Kontakt auf seiner Oberseite auf. Das Halbleiterbauteil weist ein Strukturelement mit Verbindungselementen auf, die gemeinsam auf dem Strukturelement angeordnet sind. Die Verbindungselemente verbinden den ersten Kontakt und den zweiten Kontakt der Oberseite des Halbleiterchips mit den Außenkontakten des Halbleiterbauteils.
- Die Erfindung wird nun mit Bezug auf die anliegenden Figuren näher erläutert.
- Kurze Beschreibung der Figuren
-
1 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils gemäß einer Ausführungsform der Erfindung; -
2 bis7 zeigen schematische Ansichten von Komponenten zur Herstellung eines Halbleiterbauteils gemäß1 ; -
2 zeigt eine schematische perspektivische Ansicht einer Halbleiterbauteilposition eines Flachleiterrahmens; -
3 zeigt eine schematische perspektivische Ansicht der Halbleiterbauteilposition nach Aufbringen eines Halbleiterchips; -
4 zeigt eine schematische Seitenansicht eines Verbindungsbügels; -
5 zeigt eine schematische Untersicht auf den Verbindungsbügel der4 ; -
6 zeigt eine schematische perspektivische Ansicht des Verbindungsbügels gemäß4 ; -
7 zeigt eine schematische perspektivische Ansicht der Halbleiterbauteilposition nach Aufbringen des Verbindungsbügels gemäß6 . -
1 zeigt eine schematische perspektivische Ansicht eines Halbleiterbauteils1 gemäß einer Ausführungsform der Erfindung. Bei dieser perspektivischen Darstellung wurde das Gehäuse weggelassen, um die Komponenten des Halbleiterbauteils1 zu zeigen. Das Halbleiterbauteil1 ist auf ebenen Flachleitern11 ,12 und13 aufgebaut. Dazu weist der Flachleiter12 eine Kontaktanschlussfläche10 auf seiner Oberseite45 auf, die in ihrer flächigen Erstreckung einer Leistungselektrode6 auf der Rückseite9 eines Halbleiterchips3 entspricht. Außerdem weist der Flachleiter12 die Außenkontakte14 ,15 ,16 ,17 und18 auf, die auf der Unterseite36 des Halbleiterbauteils1 frei zugänglich sind und zusätzlich auf den hier nicht gezeigten Randseiten des Halbleiterbauteils1 kontaktiert werden können. - Ein weiterer Flachleiter
11 weist ebenfalls eine großflächige Kontaktanschlussfläche29 zum Verbinden mit einer Leistungselektrode5 auf, wobei die Außenkontakte31 ,32 und33 sowohl von der Unterseite36 , als auch von einer Randseite des Halbleiterbauelements1 zugänglich sind. Der dritte Flachleiter13 ist für den Anschluss einer Steuerelektrode7 vorgesehen und weist eine Kontaktanschlussfläche28 auf. Auch dieser Flachleiter13 verfügt über einen Außenkontakt30 , der sowohl von der Unterseite36 , als auch von der Randseite des Halbleiterbauteils1 auf eine übergeordnete Schaltungsplatine oberflächenmontierbar ist. Auf der Kontaktanschlussfläche10 des Flachleiters12 ist mit seiner Rückseite9 ein Halbleiterchip3 angeordnet, wobei die Rückseite9 eine Leistungselektrode6 aufweist, die entweder über einen Leitkleber oder über Diffusionslotschichten oder über eine einfache Lotschicht oder über eine Niedertemperaturverbindung insbesondere über Sinterprozesse von Nanopartikeln mit dem Flachleiter12 elektrisch in Verbindung steht. - Auf der Oberseite
8 weist der Halbleiterchip3 eine großflächige Leistungselektrode5 und eine Steuerelektrode7 auf. Beide Elektroden5 und7 stehen mit einer strukturierten Beschichtung27 einer Dicke d eines Strukturelements bzw. eines Verbindungsbügels25 , der ein isolierendes Basisteil23 aufweist, elektrisch in Verbindung, wobei die strukturierte Beschichtung27 des Strukturelements vier Kontaktflächen19 ,20 ,21 und22 aufweist, die über Leiterbahnen26 der strukturierten Beschichtung27 verbunden sind. Das isolierende Basisteil23 des Verbindungsbügels25 ist selbsttragend und formstabil und weist beispielsweise eine Stufe34 auf, die mit ihrem stumpfwinkligen Absatz35 die Höhendifferenz zwischen den Elektroden5 und7 der Oberseite8 des Halbleiter chips3 und den Flachleitern11 und13 überwindet. Dazu entspricht die Stufenhöhe h der Dicke D des Halbleiterchips3 . - Beim Anlegen einer Steuerspannung an den Außenkontakt
30 , wird über die Steuerelektrode7 der Halbleiterchip3 durchgeschaltet, so dass ein vertikaler Strompfad4 von der Leistungselektrode5 auf der Oberseite des Halbleiterchips3 zu der Leistungselektrode6 gebildet wird, über den ein Strom von den Außenkontakten31 bis33 des Flachleiters11 zu den Außenkontakten14 bis18 des Flachleiters12 fließt. - Der Aufbau dieses Halbleiterbauteils
1 besteht neben den Flachleitern11 ,12 und13 nur noch aus zwei weiteren Komponenten, nämlich dem Halbleiterchip3 und dem Verbindungsbügel bzw. Strukturelement25 , die beim Zusammenbau des Halbleiterbauteils1 zusammengefügt werden müssen. Einzelmontagen von Bonddrähten, Bondbändern oder anderen Verbindungselementen können entfallen, so dass nur zwei Fügeschritte, nämlich dem Aufsetzen des Halbleiterchips3 auf den Flachleiter12 und dem Aufbringen des Verbindungsbügels25 auf den Halbleiterchip3 und auf die Flachleiter11 und13 , durchzuführen sind. Dieses zeigen im einzelnen die nachfolgenden2 bis7 . - Das Halbleiterbauteil weist somit das Strukturelement
25 auf, auf dem zumindest ein Teil der inneren Umverdrahtung des ersten Kontakts sowie des zweiten Kontakts angeordnet ist. Zumindest zwei unterschiedliche und elektrisch voneinander getrennte innere Umverdrahtungen sind auf einem Strukturelement25 vorgesehen. Dies hat den Vorteil, dass zumindest zwei Verbindungen durch das Aufbringen eines einzigen Strukturelements25 erzeugt werden können. Der erste Kontakt sowie der zweite Kontakt können in einem Verfahrensschritt mit den Außenkontakten des Halbleiterbauteils elektrisch verbunden wer den. Gegenüber einem seriellen Bonddrahtverfahren wird die Fertigung vereinfacht. - Die elektrisch leitende Umverdrahtung der zwei Kontakte kann auf einer Seite eines elektrisch isolierenden Strukturelements
25 angeordnet sein. Die Verbindungselemente24 können in Form von Kontaktflächen und Leiterbahnen vorgesehen werden. In einer der Ausführungsformen ist das Strukturelement25 einstückig. - Das Strukturelement
25 kann aus einem DCB-(direct copper bonded)-Material hergestellt sein. Ein derartiges DCB-Material weist eine einseitig oder beidseitig kupferbeschichtete Keramikplatte auf, die aus Aluminiumoxid und/oder Aluminiumnitrid besteht. Um die Verbindungselemente zu realisieren, weist das DCB-Material eine strukturierte Kupferschicht mit einer Dicke d in Mikrometern zwischen 100 μm ≤ d ≤ 600 μm auf. Diese Keramikplatte sorgt dafür, dass das Strukturelement potentialfrei ist und eine hohe elektrische Isolierung ermöglicht. Die strukturierte Kupferbeschichtung hat wiederum den Vorteil, dass auf Gold- oder Aluminiumdrahtbondverbindungen für ein Leistungshalbleiterbauelement verzichtet werden kann. - Ferner hat das DCB-Material auf Aluminiumoxidbasis einen Wärmeausdehnungskoeffizienten 7,1 ppm/K und auf Basis von Aluminiumnitrid einen Wärmeausdehnungskoeffizienten 4,1 ppm/K, sodass bei geeigneter Mischung der Keramiken des DCB-Materials der Wärmeausdehnungskoeffizient des Strukturelements an den Wärmeausdehnungskoeffizienten von Silizium angepasst werden kann. Die Struktur der Kupferschicht auf dem Strukturelement aus DCB-Material ist dabei an die Struktur von Elektroden auf der Oberseite eines Leistungshalbleiterchips angepasst und weist somit Signalleiterbahnen zum Anschluss einer Gateelektrode und Leistungsleiterbahnen zum Anschluss einer Leistungselektrode auf. Außerdem kann die Oberseite derartiger Leiterbahnen der strukturierten Kuperschicht eine veredelnde Beschichtung aus Nickel und/oder Nickel/Gold aufweisen.
- Die auf der Unterseite des Strukturelements
25 angeordneten Kontaktflächen können zu einer Umverdrahtungsstruktur mit Kontaktflächen verdichtet werden, wobei an einem Ende der Leiterbahnen der Verdrahtungsstruktur Kontaktflächen zu den Elektroden auf der Oberseite des Halbleiterchips vorhanden sind und auf dem anderen Ende der Leiterbahnen Kontaktflächen zu den Flachleitern mit Außenkontakten angeordnet sind. - In einer Ausführungsform erstreckt sich das Strukturelement
25 zwischen der Oberseite des Halbleiterchips und mindestens zwei Außenkontakten. Die Außenkontakte können miteinander elektrisch verbunden werden, so dass der Zugriff zu einem Kontakt des Halbleiterchips über zwei Außenkontakte möglich wird. Dies ist bei Leistungshalbleitebauteilen von Vorteil, da die Lastkontakte hohe Ströme tragen. - In einer weiteren Ausführungsform erstreckt sich das Strukturelement
25 zwischen der Oberseite des Halbleiterchips und mindestens zwei separate Außenkontakten. Unter separate Außenkontakte versteht man Außenkontakte, die nicht miteinander elektrisch verbunden sind. Das Strukturelement erstreckt sich zwischen dem Außenkontakt des ersten Kontakts und dem Außenkontakt des zweiten Kontakts sowie zwischen den Außenkontakten und dem Halbleiterchip. - In einer Ausführungsform weist das Strukturelement
25 einen thermischen Ausdehnungskoeffizient von weniger als 10 ppm/K auf, vorzugsweise weniger als 6 ppm/K. Der Unterschied zwischen den thermischen Ausdehnungskoeffizienten des Strukturelements und des Halbleiterchips ist im Vergleich zu einem metallischen Strukturelement reduziert. Dies erhöht die Zuverlässigkeit des Halbleiterbauteils, da die Scherspannungen auf die Verbindung zwischen den Kontaktflächen des Strukturelements und den Kontakten auf der Oberseite des Halbleiterchips reduziert werden. - Vorzugsweise weist das Strukturelement
25 ein vorgeformtes Basisteil aus Kunststoff auf, das isolierende Füllstoffe aufweist und dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips angepasst ist. Durch dieses isolierte Basisteil ist es möglich, eine Vielzahl von Kontaktflächen und Leiterbahnen auf der Unterseite dieses Basisteils in Form einer leitenden strukturierten Beschichtung anzuordnen, so dass lediglich ein einzelner Fügeschritt zur stoffschlüssigen Verbindung der Kontaktflächen mit den Elektroden der Oberseite des Halbleiterchips bzw. den Kontaktanschlussflächen der Außenkontakte notwendig ist. - In einer weiteren Ausführungsform der Erfindung weist das Strukturelement
25 ein vorgeformtes Basisteil aus Sinterkeramik auf, dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips angepasst ist. Auch bei einem derartigen Basisteil aus Keramikmaterial kann eine Vielzahl von Kontaktflächen und Leiterbahnen auf der Unterseite des Verbindungsbügels angeordnet sein, um in einem einzigen Fügeschritt die Verbindung zu der Oberseite des Halbleiterchips und zu den entsprechenden Außenkontakten des Halbleiterbauteils herzustellen. Die in beiden Fällen angestrebte Anpassung des ther mischen Ausdehnungskoeffizienten des Basisteils an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips erhöht in vorteilhafter Weise die Zuverlässigkeit des Halbleiterbauteils, da Scherspannungen auf die stoffschlüssige Verbindung zwischen Kontaktflächen des Strukturelements und den Kontakten auf der Oberseite des Halbleiterchips minimiert werden. - Vorzugsweise ist der Querschnitt der Leiterbahnen an die Stromdichte, die über die Kontakte, insbesondere über Leistungselektroden fließt, angepasst. Dabei wird eine zulässige Stromdichte und eine zulässige Erwärmung der Leiterbahnen nicht überschritten, um eine Zerstörung der Leiterbahnverbindungen zu vermeiden. Dabei richtet sich der Querschnitt auch nach dem spezifischen Widerstand des verwendeten Beschichtungsmaterials. Vorzugsweise weist die Beschichtung des Basisteils ein Metall oder eine Legierung aus der Gruppe Cu, Al, Ag, Au, Pd, Pt oder Ni auf. Diese Materialien erfordern zur Stromführung zwischen Kontakten auf der Oberseite des Halbleiterchips und den Kontaktanschlussflächen auf den Außenkontakten unterschiedliche Beschichtungsdicken und Beschichtungsverfahren, insbesondere dann, wenn diese Metalle und Metalllegierungen zur Bildung von Oxid- oder Sulfidschichten bei der Lagerung an Luft neigen.
- Die Außenkontakte bilden vorzugsweise oberflächenmontierbare, flache Außenkontakte auf der Unterseite des Halbleiterbauteils, während die Oberseiten der Außenkontakte Kontaktanschlussflächen, welche mit dem Verbindungsbügel stoffschlüssig verbunden sind, aufweisen. Dabei kann auf die Außenkontakte sowohl von der Unterseite des Halbleiterbauelements, als auch von den Randseiten des Halbleiterbauelements aus zugegriffen werden.
- Um das Strukturelement
25 lediglich mit einem Fertigungsschritt sowohl mit den Kontakten der Oberseite des Halbleiterchips als auch mit den Kontaktanschlussflächen auf den Außenkontakten stoffschlüssig zu verbinden, weist das Strukturelement zwei Kontaktanschlussebenen auf, die einerseits auf dem Niveau der Kontaktanschlussflächen der Außenkontakte und anderseits in Halbleiterchiphöhe, für den Anschluss an Oberseitenkontakte des Halbleiterchips angeordnet sind. Die Höhendifferenz zwischen der Kontaktanschlussebene der Außenkontakte und der Oberseite des Halbleiterchips kann durch eine Stufe in dem Strukturelement überwunden werden. Diese Stufe kann einen rechtwinkligen oder auch stumpfwinkligen Absatz aufweisen, wobei die Höhe des Absatzes an die Dicke des Halbleiterchips angepasst ist. Ferner ist es auch möglich als Strukturelement25 eine planare Verbindungsplatte einzusetzen und die Außenkontakte zum Dickenausgleich in dem Halbleiterbauelement vorzuformen. - In einer weiteren Ausführungsform der Erfindung weisen die Kontakte der Oberseite des Halbleiterchips und/oder die Kontaktflächen des Strukturelements Beschichtungen mit Diffusionslotkomponenten zum Ausbilden intermetallischer Phasen auf. Wenn der Halbleiterchip einen dritten Kontakt auf seiner Rückseite aufweist, kann das Halbleiterbauteil mindestens eine Diffusionslotschicht zwischen dem dritten Kontakts des Halbleiterchips und einem zugehörigen Chipträger oder Flachleiter mit Außenkontakten aufweist.
- Eine derartige Diffusionslotverbindung hat den Vorteil, dass der Schmelzpunkt des Diffusionslotmaterials niedriger ist, als der Schmelzpunkt der sich beim Diffusionslöten ausbildenden intermetallischen Phasen in der Diffusionslotschicht.
- Derartige intermetallische Phasen gehören vorzugsweise zu der Gruppe AuSn, AgSn, CuSn und/oder AgIn.
- In einem Ausführungsbeispiel wird ein Halbleiterbauteil mit einem vertikalen Halbleiterchip, wie zum Beispiel einem vertikalen Transistor angegeben, wobei das Strukturelement nach einem der oben beschriebenen Ausführungsformen in Form eines Verbindungsbügels und die Außenkontakte in Form von Flachleiter vorgesehen werden. Ein dritter Kontakt ist auf der Rückseite des Halbleiterchips angeordnet.
- Der Halbleiterchip weist wenigstens einen vertikalen Strompfad zwischen Leistungselektroden auf, der von einer Steuerelektrode geschaltet wird. Die Steuerelektrode und eine erste Leistungselektrode sind auf der Oberseite des Halbleiterchips angeordnet. Eine zweite Leistungselektrode bedeckt die Rückseite des Halbleiterchips. Der Halbleiterchip ist mit der zweiten Leistungselektrode auf einer Kontaktanschlussfläche eines einzelnen Flachleiters, der Außenkontakte aufweist, angeordnet. Die Steuerelektrode und die erste Leistungselektrode stehen über Kontaktflächen von Verbindungselementen mit getrennten Flachleitern, die innere Kontaktanschlussflächen und äußere Außenkontakte aufweisen, elektrisch in Verbindung. Ein gemeinsamer einstückiger Verbindungsbügel, der unterschiedliche Kontaktflächen aufweist, verbindet elektrisch die Elektroden der Oberseite des Halbleiterchips mit den Kontaktanschlussflächen der getrennten Flachleiter.
- Dieses Halbleiterbauteil hat den Vorteil, dass ebene Flachleiter verwendet werden können und dass die Anzahl der Verbindungselemente mit ihrem hohen Montagerisiko auf ein einziges Verbindungselement in Form eines Verbindungsbügels reduziert ist und dennoch eine Mehrzahl von Oberseitenelektroden des Halbleiterchips mit entsprechenden Flachleitern zuverlässig verbunden ist. Die Stromleitfähigkeit wird nicht durch den Querschnitt von Bonddrähten oder Bondbändern limitiert und auch nicht durch den Querschnitt eines Verbindungselements begrenzt, sondern kann vielmehr durch eine in ihrer Dicke der Strombelastbarkeit anpassbare Beschichtung des Verbindungsbügels optimiert werden, wobei sich die elektrisch leitende Beschichtung von den Oberseitenelektroden zu den Flachleitern erstreckt und aufgrund hoher Stromleitfähigkeit die Stromleitfähigkeit des formstabilen Verbindungsbügels insgesamt erhöht.
- In einer Ausführungsform der Erfindung weist der Verbindungsbügel weitere Kontaktflächen für Signal- und/oder Versorgungselektroden der Oberseite des Halbleiterchips auf, wobei diese Signal- und/oder Versorgungselektroden mit monolithisch integrierten Steuer- oder Logikschaltungen des Halbleiterchips zusammenwirken. Besonders bei dieser Ausführungsform der Erfindung zeigen sich die Voreile des einstückigen Verbindungsbügels. Die auf der Unterseite des Verbindungsbügels angeordneten Kontaktflächen können zu einer Umverdrahtungsstruktur mit Kontaktflächen verdichtet werden, wobei an einem Ende der Leiterbahnen der Verdrahtungsstruktur Kontaktflächen zu den Elektroden auf der Oberseite des Halbleiterchips vorhanden sind und auf dem anderen Ende der Leiterbahnen Kontaktflächen zu den Flachleitern mit Außenkontakten angeordnet sind.
- In einer weiteren Ausführungsform der Erfindung weisen die Elektroden der Oberseite des Halbleiterchips und/oder die Kontaktflächen des Verbindungsbügels Beschichtungen mit Diffusionslotkomponenten zum Ausbilden intermetallischer Phasen auf. Dazu weist das Halbleiterbauteil mindestens eine Diffu sionslotschicht zwischen der zweiten Leistungselektrode des Halbleiterchips und dem zugehörigen Flachleiter mit Außenkontakten auf.
- Eine derartige Diffusionslotverbindung hat den Vorteil, dass der Schmelzpunkt des Diffusionslotmaterials niedriger ist, als der Schmelzpunkt der sich beim Diffusionslöten ausbildenden intermetallischen Phasen in der Diffusionslotschicht. Derartige intermetallische Phasen gehören vorzugsweise zu der Gruppe AuSn, AgSn, CuSn und/oder AgIn.
- Die Steuerelektrode ist vorzugsweise eine isolierte Gateelektrode. Die Gateelektrode ist zwar kleinflächiger als die Leistungselektroden, wird aber dennoch mit der gleichen Beschichtung wie die Leistungselektrode angeschlossen, um die gemeinsamen Kontaktanschlussebenen sowohl auf dem Oberflächenniveau des Halbleiterchips als auch auf dem Oberseitenniveau der Flachleiter zu gewährleisten. Der Leistungs-MOSFET kann seinerseits einen monolithisch integrierten Gatetreiber aufweisen, wodurch sich die Zahl der Signale- und Versorgungselektroden auf der Oberseite des Halbleiterchips und damit auch die Komplexität des Verbindungsbügels deutlich erhöht.
- In einer weiteren Ausführungsform der Erfindung ist die erste Leistungselektrode eine Emitterelektrode und die zweite Leistungselektrode eine Kollektorelektrode eines vertikalen IGBT's (insulated gate bipolar transistors), und die Steuerelektrode ist wiederum eine isolierte Gateelektrode. Diese Gateelektrode kann auch als vertikale Tenchgateelektrode ausgebildet sein. Die einzelnen Komponenten des Halbleiterbauteils, wie Halbleiterchip, Flachleiter und Verbindungsbügel können in einem Hohlraumgehäuse angeordnet sein, wobei Außen kontakte der Flachleiter auf der Unterseite und/oder den Randseiten des Halbleiterbauteils frei zugänglich sind. Ferner ist es möglich für diese Komponenten auch ein Kunststoffgehäuse unter Freilassung von Außenkontakten der Flachleiter auf der Unterseite und/oder auf den Randseiten des Halbleiterbauelements und/oder unter Freilassen einer Oberseite des Strukturelements
25 auf der Oberseite des Halbleiterbauelements in einer Kunststoffgehäusemasse vorzusehen. - In einer Ausführungsform weist das Halbleiterbauteil einen Chipträger mit einer Oberseite und einer Rückseite auf, wobei der Halbleiterchip auf der Oberseite des Chipträgers angeordnet ist. Der Chipträger kann als Teil eines Flachleiterrahmens vorgesehen werden. Wenn das Halbleiterbauteil ein Kunststoffgehäuse aufweist, kann die Rückseite des Chipträgers von der Kunststoffgehäusemasse frei zugänglich sein. Die Rückseite des Chipträgers kann einen Außenkontakt des Halbleiterbauteils bilden, der in der gleichen Ebene der anderen Außenkontakte liegt.
-
2 bis7 zeigen schematische Ansichten von Komponenten zur Herstellung eines Halbleiterbauteils gemäß1 . -
2 zeigt eine schematische perspektivische Ansicht einer Halbleiterbauteilposition43 eines Flachleiterrahmens42 . In dieser Halbleiterbauteilposition43 sind die Flachleiter11 ,12 und13 voneinander beabstandet angeordnet und weisen auf ihren Oberseiten45 die Kontaktanschlussflächen10 ,28 und29 auf, wobei die Kontaktanschlussflächen10 und29 zur Aufnahme großflächiger Anschlüsse vorbereitet sind. Gleichzeitig sind die Flachleiter11 ,12 und13 mit Außenkontakten auf der Unterseite36 und den Randseiten versehen, wobei der Flachleiter12 die Außenkontakte14 bis18 und der Flachleiter11 die Außenkontakte31 bis33 und der Flachleiter13 den Außenkontakt30 aufweisen. -
3 zeigt eine schematische perspektivische Ansicht der Halbleiterbauteilposition43 nach Aufbringen eines Halbleiterchips3 mit der auf seiner Rückseite9 angeordneten Leistungselektrode6 auf die Kontaktanschlussfläche10 des Flachleiters12 . Der Halbleiterchip3 weist eine Dicke D auf, sodass die Leistungselektrode5 und die Steuerelektrode7 auf der Oberseite8 des Halbleiterchips und die zugehörigen Kontaktanschlussflächen28 und29 auf den Flachleitern13 bzw.11 über entsprechend gekröpfte Verbindungsbahnen mit den höher gelegenen Elektroden5 und7 der Oberseite8 des Halbleiterchips3 zu verbinden sind. Anstelle von mehreren Verbindungselementen zeigen die4 bis6 einen einzelnen Verbindungsbügel25 , der es ermöglicht, mit einem einzigen Fügeschritt die Elektroden5 und7 der Oberseite8 des Halbleiterchips mit den Kontaktanschlussflächen28 und29 der Flachleiter11 und13 zu verbinden. - Dazu zeigt
4 eine schematische Seitenansicht eines Verbindungsbügels25 . Der Verbindungsbügel25 besteht aus einem isolierenden Basisteil23 , das aus einem gefüllten Kunststoff oder einer Sinterkeramik besteht und beispielsweise eine Stufe34 mit einer Stufenhöhe h aufweist, welche die in3 gezeigte Höhendifferenz zwischen den Elektroden5 und7 der Oberseite8 des Halbleiterchips3 und den Kontaktanschlussflächen28 und29 der Flachleiter11 und13 überwinden kann. In dieser Ausführungsform des Verbindungsbügels25 weist die Stufe34 einen stumpfwinkligen Absatz35 auf. Auf der Unterseite44 des Basisteils23 ist eine strukturierte Beschichtung27 mit einer Dicke d angeordnet. Die Beschichtung27 weist zwei Leiterbahnen26 auf, an deren Enden Kontaktflächen, beispielsweise19 und21 angeordnet sind. -
5 zeigt eine schematische Untersicht auf den Verbindungsbügel25 der4 , mit zwei Leiterbahnen26 , wobei eine schmale Leiterbahn26 die Kontaktflächen19 und21 für eine Steuerelektrode miteinander verbindet und eine breitere Leiterbahn26 die Kontaktflächen20 und22 verbindet, und wobei die Leiterbahnen26 durch das Basisteil23 gestützt und zusammengehalten werden. -
6 zeigt eine schematische perspektivische Ansicht des Verbindungsbügels25 gemäß4 , so dass die Anordnung der vier Kontaktflächen19 bis22 sichtbar wird. Dieser Verbindungsbügel25 wird anschließend auf den in3 gezeigten Zusammenbau in einer Halbleiterbauteilposition43 aufgebracht. -
7 zeigt eine schematische perspektivische Ansicht der Halbleiterbauteilposition43 nach Aufbringen des Verbindungsbügels25 gemäß6 , so dass die Komponenten des Halbleiterbauteils nun vollständig zusammengefügt sind. Dieses Zusammenfügen erfolgt über eine Oberflächenmontage des Verbindungsbügels25 auf dem Halbleiterchip3 und auf den Flachleitern11 und13 in einem einzigen Fügeschritt, wobei zum Fügen ein Leitkleber oder ein Lotmaterial eingesetzt werden kann. Mit der strichpunktierten Linie46 werden die Umrisse eines Kunststoffgehäuses40 aus einer Kunststoffgehäusemasse41 gezeigt, in welche die Komponenten des Halbleiterbauteils1 unter Freilassen der Außenkontakte14 bis18 und30 bis33 auf der Unterseite36 und den Randseiten38 und39 des Halbleiterbauelements1 eingebettet werden. Dabei deckt die Obersei te37 des Halbleiterbauteils1 die Oberseite47 des Basisteils des Verbindungsbügels25 ab. - Das Verfahren zur Herstellung eines Bauteils weist demnach folgende Verfahrensschritte auf. Zunächst werden mindestens ein Halbleiterchip mit wenigstens einem ersten Kontakt und einem zweiten Kontakt auf einer Oberseite sowie Außenkontakte und ein Strukturelement, das Verbindungselemente aufweist, bereitgestellt. Das Strukturelement wird auf den Halbleiterchip und auf die Außenkontakte aufgebracht und dadurch wird der erste Kontakt und der zweite Kontakt mit den Außenkontakten verbunden.
- Im einzelnen erfolgt das Herstellen des Strukturelements dadurch, dass zunächst ein freitragendes isolierendes Basisteil hergestellt wird, das beispielsweise einen gefüllten Kunststoff oder eine Sinterkeramik aufweist, und das anschließend auf seiner Unterseite mit einer elektrisch leitenden Beschichtung versehen wird. Die Dicke dieser Beschichtung wird dabei an die Strombelastung des Halbleiterbauelements angepasst und anschließend zu Kontaktflächen mit dazwischen angeordneten Leiterbahnen strukturiert. Dazu können für die Beschichtung Metalle der Gruppe Cu, Al, Ag, Au, Pd, Pt oder Ni chemisch oder galvanisch auf einer Unterseite des Basisteils abgeschieden werden. Die Strukturierung kann dann nach Aufbringen einer strukturierten Schutzschicht mittels Siebdruck, Schablonendruck oder Strahldruck durch anschließendes Ätzen der nicht geschützten Metallbeschichtung erfolgen.
- Um ein Strukturelement aus Sinterkeramikmaterial herzustellen, wird zunächst ein Grünkörper geformt und anschließend zu einem isolierenden Sinterkeramikteil gebrannt. Dabei wird darauf geachtet, dass der Ausdehnungskoeffizient des Basis teils an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips angepasst wird. Bei der Verwendung von Gießharz, um ein derartiges Basisteil herzustellen, wird das Gießharz mit Partikeln gefüllt, die den thermischen Ausdehnungskoeffizienten des Halbleitermaterials aufweisen, sodass Belastungen durch Scherspannungen minimiert werden.
- Das Aufbringen des Strukturelements erfolgt gleichzeitig in zwei Kontaktanschlussebenen, nämlich einmal zwischen Kontaktflächen und den Kontakten der Oberseite des Halbleiterchips und zum anderen zwischen Kontaktflächen und den Kontaktanschlussflächen der Außenkontakte. Dabei können die Kontaktflächen des Strukturelements mittels Löten oder Kleben oberflächenmontiert werden. Bei dem Aufbringen des Strukturelements kann auch vorbereitend ein Diffusionslotmaterial auf die Kontaktflächen des Strukturelements aufgebracht werden und anschließend bei den entsprechenden Diffusionslöttemperaturen unter Anpressdruck des Verbindungsbügels auf die Außenkontakte bzw. die Kontakte der Oberseite des Halbleiterchips ein Diffusionslöten durchgeführt werden.
- Zum Verpacken der Halbleiterchips mit Strukturelement wird eine Spritzgusstechnik oder eine Spritzpresstechnik eingesetzt, wobei das Strukturelement und der Halbleiterchip und Oberseiten der Flachleiter in einer Kunststoffgehäusemasse eingebettet werden und lediglich die Außenkontakte auf den Unterseiten und den Randseiten des Halbleiterbauteils von Kunststoffmasse freigehalten werden. Andererseits ist es auch möglich, die Komponenten eines derartigen Halbleiterbauteils nach dem Aufbringen des Strukturelements in ein Hohlraumgehäuse einzubringen.
- Dieses kann mehrfach in jeder der Halbleiterbauteilpositionen eines Flachleiterrahmens durchgeführt werden, wobei anschließend der Flachleiterrahmen in einzelne Halbleiterbauteile mittels Lasertrenntechnik oder eines Ätzverfahrens oder mittels Sägetechnik oder Stanztechnik aufgetrennt wird. Der Flachleiterrahmen sieht die Außenkontakte des Halbleiterbauteils vor, die in Form eines Chipträgers und/oder Flachleiter sein können. Die Unterseite des Flachleiterrahmens sieht die Außenkontaktfläche des Bauteils vor, während die Oberseite des Flachleiterrahmens der inneren Kontaktfläche der Außenkontakte vorsieht.
- In einer Ausführungsform wird das Verfahren verwendet um mehrere Halbleiterbauteile in Flachleitertechnik mit wenigstens einem vertikalen Strompfad durch einen Halbleiterchip herzustellen. Dieses Verfahren weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterchip mit einer ersten Leistungselektrode und einer Steuerelektrode auf der Oberseite und einer zweiten Leistungselektrode auf der Rückseite des Halbleiterchips hergestellt. Parallel dazu kann ein Flachleiterrahmen mit Flachleitern hergestellt werden, der innere Kontaktanschlussflächen und äußere Außenkontakte in mehreren Halbleiterbauteilpositionen aufweist. Ebenfalls parallel dazu kann ein Herstellen eines Strukturelements bzw. eines Verbindungsbügels nach einem der oben beschriebenen Ausführungsformen erfolgen, der unterschiedliche Kontaktflächen aufweist, die kongruent zu den Elektroden der Oberseite und zu den Kontaktanschlussflächen der getrennten Flachleiter sind.
- Nach diesen Vorbereitungen des Herstellens der Halbleiterchips, des Flachleiterrahmens und der Verbindungsbügel, werden einzelne Halbleiterchips in den Halbleiterbauteilpositio nen unter stoffschlüssigem Verbinden der Rückseiten der Halbleiterchips mit einer Kontaktanschlussfläche eines zentralen Flachleiters des Flachleiterrahmens fixiert. Anschließend erfolgt ein stoffschlüssiges Verbinden des Verbindungsbügels mit den Elektroden der Oberseite des Halbleiterchips und den Kontaktanschlussflächen auf den getrennten Flachleitern. Danach werden die Halbleiterchips mit dem Verbindungsbügel in einem Gehäuse in den Halbleiterbauteilpositionen verpackt und zum Abschluss wird dann der Flachleiterrahmen in einzelne Halbleiterbauteile aufgetrennt.
- Ein derartiges Verfahren hat die nachfolgendenden Vorteile:
- 1. Durch das vorbereitend strukturierte Beschichten mit einem elektrisch leitenden Material auf der Unterseite des isolierenden Basisteils des Verbindungsbügels bzw. des Strukturelements wird ein "Clip" geschaffen, der durch einen einzigen Oberflächenmontageschritt mehrere Oberflächenelektroden mit entsprechenden Kontaktflächen von Flachleitern verbinden kann.
- 2. Durch das Verfahren wird eine bessere Prozesssicherheit erreicht, zumal im Vergleich zum Bonden die Verbindung über den Verbindungsbügel stabiler ist und ein derartiger Verbindungsbügel optimal positioniert werden kann.
- 3. Ein weiterer Vorteil liegt in einer niedrigen Prozesstemperatur, wenn die Kontaktflächen des Verbindungsbügels mittels eines Leitklebers mit den entsprechenden Elektroden des Halbleiterchips bzw. den Kontaktanschlussflächen der Flachleiter verbunden werden.
- 4. Die Verunreinigungsgefahr, wie sie beispielsweise bei Lotpasten auftreten kann, ist bei dem erfindungsgemäßen Verbindungsprozess insbesondere bei einer Diffusionslotverbindung vermindert.
- 5. Ferner wird eine verbesserte Haftung zwischen dem Oberseitenkontakt und dem Verbindungsbügel über die elektrisch leitende strukturierte Beschichtung erreicht und die Zuverlässigkeit erhöht, wenn der thermische Ausdehnungskoeffizient des Verbindungsbügels an den thermischen Ausdehnungskoeffizienten des Halbleiterchips angepasst wird.
- 6. Durch Strukturieren der elektrisch leitenden Beschichtung kann beispielsweise die "Leitfähigkeit der Leiterbahnen der Beschichtung des Verbindungsbügels gezielt mit Hilfe der Abstimmung zwischen Länge und Breite der Leiterbahnen und entsprechender Dicke der Beschichtung an die Strombelastbarkeit angepasst werden. Auch eine Umverdrahtung für die oben erwähnten Elektroden kann geschaffen werden, so dass auf einen Drahtbondprozess bei einem Halbleiterbauteil vollständig verzichtet werden kann. Dazu kann der Halbleiterchip auf seiner Oberseite mit mehreren Signal- und Steuerelektroden sowie Leistungselektroden ausgestattet sein.
- Zum Herstellen eines Flachleiterrahmens mit Flachleitern, die innere Kontaktanschlussflächen und äußere Außenkontakte in mehreren Halbleiterbauteilpositionen aufweisen, wird eine Metallplatte, vorzugsweise eine ebene Kupferplatte strukturiert. Dieses ist dadurch möglich, dass mit Hilfe des Verbindungsbügels die Elektroden der Oberseite des Halbleiterchips mit derartigen Flachleitern aus einer ebenen Metallplatte verbunden werden können. Zum Strukturieren der ebenen Metallplatte wird vorzugsweise ein Stanzprozess oder ein trockener bzw. nasser Ätzprozess eingesetzt. Auch kann die Strukturierung über Laserabtrag erfolgen.
- Ein alternatives Verfahren zum Herstellen eines Flachleiterrahmens besteht darin, die Flachleiterstruktur galvanisch oder chemisch auf einem Hilfsträger abzuscheiden und anschließend den Hilfsträger zu entfernen.
- Das Aufbringen des Halbleiterchips mit seiner Rückseite auf einen Flachleiter in einer der Halbleiterbauteilpositionen des Flachleiterrahmens kann mittels Löten oder mittels Kleben erfolgen, wobei zur elektrischen Verbindung ein Leitkleber eingesetzt werden kann. Andererseits ist es auch von Vorteil, auf die zweite Leistungselektrode auf der Rückseite des Halbleiterchips und auf die Kontaktanschlussfläche des zugehörigen Flachleiters Diffusionslotschichten aus einem Diffusionslotmaterial aufzubringen, die mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweisen. Anschließend wird bei einer Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450°C ein Diffusionslöten der aufeinanderliegenden und aufeinandergepressten Schichten durchgeführt.
- Als Halbleiterchips werden vorzugsweise MOSFETs eingesetzt, in denen eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Sourceelektrode als erste Leistungselektrode auf der Oberseite des Halbleiterchips angeordnet sind, wobei die zweite Elektrode von der Drainelektrode auf der Rückseite des Halbleiterchips gebildet wird, und der Halbleiterchip mit dieser Rückseite auf eine Kontaktanschlussfläche eines Flachleiters aufgebracht wird. Anstelle von MOSFETs können auch IGBT-Halbleiterchips (Insulated-Gate- Bipolar-Transistor), die ebenfalls eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Emitterelektrode als erste Leistungselektrode auf der Oberseite aufweisen, mit einer Kollektorelektrode auf der Rückseite des Halbleiterchips auf eine Kontaktanschlussfläche eines Flachleiters aufgebracht werden.
- Beim Herstellen eines Verbindungsbügels werden Kontaktflächen zum Verbinden mit mindestens einer Leistungselektrode und einer Steuerelektrode in einer Kontaktflächenebene des Verbindungsbügels vorgesehen. Darüber hinaus können auf dieser Kontaktebene des Verbindungsbügels Kontaktflächen für Signal- und/oder Versorgungselektroden von monolithisch integrierten Steuer- und Logikschaltungen vorgesehen werden.
-
- 1
- Halbleiterbauteil (1. Ausführungsform)
- 3
- Halbleiterchip
- 4
- Strompfad
- 5
- erste Leistungselektrode
- 6
- zweite Leistungselektrode
- 7
- Steuerelektrode
- 8
- Oberseite des Halbleiterchips
- 9
- Rückseite des Halbleiterchips
- 10
- Kontaktanschlussfläche eines Flachleiters für die zweite Leistungselektrode
- 11
- Flachleiter für erste Leistungselektrode
- 12
- Flachleiter für zweite Leistungselektrode
- 13
- Flachleiter für Steuerelektrode
- 14
- Außenkontakte für zweite Leistungselektrode
- 15
- Außenkontakte für zweite Leistungselektrode
- 16
- Außenkontakte für zweite Leistungselektrode
- 17
- Außenkontakte für zweite Leistungselektrode
- 18
- Außenkontakte für zweite Leistungselektrode
- 19
- Kontaktfläche für Steuerelektrode
- 20
- Kontaktfläche für erste Leistungselektrode
- 21
- Kontaktfläche für Flachleiter der Steuerelektrode
- 22
- Kontaktfläche für Flachleiter der ersten Leistungselektrode
- 23
- Basisteil
- 24
- Verbindungselement
- 25
- Strukturelement bzw. Verbindungsbügel
- 26
- Leiterbahn
- 27
- Beschichtung
- 28
- Kontaktanschlussfläche des Flachleiters für die Steuerelektrode
- 29
- Kontaktanschlussfläche des Flachleiter für die erste Leistungselektrode
- 30
- Außenkontakt für Steuerelektrode
- 31
- Außenkontakt für erste Leistungselektrode
- 32
- Außenkontakt für erste Leistungselektrode
- 33
- Außenkontakt für erste Leistungselektrode
- 34
- Stufe
- 35
- stumpfwinkliger Absatz
- 36
- Unterseite des Halbleiterbauteils
- 37
- Oberseite des Halbleiterbauteils
- 38
- Randseite des Halbleiterbauteils
- 39
- Randseite des Halbleiterbauteils
- 40
- Kunststoffgehäuse
- 41
- Kunststoffgehäusemasse
- 42
- Flachleiterrahmen
- 43
- Halbleiterbauteilposition
- 44
- Unterseite des Basisteils
- 45
- Oberseite der Flachleiter
- 46
- strichpunktierte Linie
- 47
- Oberseite des Basisteils
- D
- Dicke des Halbleiterchips
- d
- Dicke der Beschichtung
- h
- Stufenhöhe
Claims (66)
- Halbleiterbauteil aufweisend: – einen Halbleiterchip (
3 ) mit wenigstens einem ersten Kontakt (5 ) und einem zweiten Kontakt (7 ) auf seiner Oberseite (8 ), – Außenkontakte (14 bis18 ,30 bis33 ), – Verbindungselemente (24 ), die gemeinsam auf einem Strukturelement (25 ) angeordnet sind und welche den ersten Kontakt (5 ) und den zweiten Kontakt (7 ) der Oberseite (8 ) des Halbleiterchips (3 ) mit den Außenkontakten (14 bis18 ,30 bis33 ) verbinden. - Halbleiterbauteil nach Anpruch 1, wobei jedes Verbindungselement zwei Kontaktflächen (
19 ,21 ;20 ,22 ) und eine Leiterbahn (26 ) aufweist. - Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, wobei der Halbleiterchip (
3 ) eine Rückseite (9 ) aufweist, auf der ein dritter Kontakt (6 ) angeordnet ist. - Halbleiterbauteil nach einem der Anprüche 1 bis 3, wobei das Strukturelement einstückig ist.
- Halbleiterbauelement nach einem der vorherergehenden Ansprüche, wobei das Strukturelement (
25 ) ein DCB-(direct copper bonded)-Material aufweist. - Halbleiterbauelement nach Anspruch 5, wobei das DCB-Material eine mindestens einseitig kupferbeschichtete Keramikplatte auf Aluminiumoxid oder Aluminiumnitridbasis aufweist.
- Halbleiterbauelement nach Anspruch 5 oder Anspruch 6, wobei das DCB-Material eine strukturierte Kupferschicht mit einer Dicke d in Mikrometern zwischen 100 μm ≤ d ≤ 600 μm aufweist.
- Halbleiterbauelement nach einem der Ansprüche 5 bis 7, wobei der Wärmeausdehnungskoeffizient des DCB-Materials mit 7,1 ppm/K bei Al2O3 und 4,1 ppm/K bei AlN bei geeigneter Mischung der Keramiken an den Wärmeausdehnungskoeffizienten von Silizum angepasst ist.
- Halbleiterbauelement nach Anspruch 7 oder Anspruch 8, wobei die Struktur der Kupferschicht an die Elektroden auf der Oberseite eines Leistungshalbleiterchips angepasst ist und eine Signalleitbahn zum Anschluss einer Gateelektrode und einer Leistungshalbleiterbahn zum Anschluss einer Leistungselektrode aufweist.
- Halbleiterbauelement nach einem der Ansprüche 7 bis 9, wobei die Oberseite der strukturierten Kupferschicht eine Nickel-, Palladium/Gold-, Nickel/Palladium/Gold- oder Nickel/Gold-Beschichtung aufweist.
- Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei sich das Strukturelement (
25 ) zwischen der Oberseite (8 ) des Halbleiterchips (3 ) und mindestens zwei Außenkontakten (31 bis33 ) erstreckt. - Halbleiterbauteil nach Anspruch 1U1, wobei sich das Strukturelement (
25 ) zwischen der Oberseite (8 ) des Halbleiterchips (3 ) und mindestens zwei separaten Außenkontakten (30 bis33 ) erstreckt. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei der erste Kontakt (
5 ) des Halbleiterchips (3 ) über eine Leiterbahn (26 ) eines Verbindungselements (24 ) mit zumindest zwei Außenkontakten (31 bis33 ) elektrisch verbunden ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (
25 ) einen thermischen Ausdehnungskoeffizienten von weniger als 10 ppm/K aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, das Strukturelement (
25 ) ein vorgeformtes Basisteil (23 ) aus Kunststoff aufweist, das isolierende Füllstoffe aufweist und dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips (3 ) angepasst ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (
25 ) ein vorgeformtes Basisteil (23 ) aus Sinterkeramik aufweist, dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips (3 ) angepasst ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (
25 ) Leiterbahnen (26 ) und Kontaktflächen (19 bis23 ) aufweist, und wobei der Querschnitt der Leiterbahnen (26 ) an die Stromdichte, die über die Kontakten (5 ,7 ) fließt, angepasst ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (
25 ) eine zu Leiterbahnen (26 ) und Kontaktflächen (19 bis23 ) strukturierte Beschichtung (27 ) mit einem Metall oder einer Legierung von Metallen der Gruppe Cu, Al, Ag, Au, Pd, Pt oder Ni aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei Flachleiter (
11 ,12 ,13 ) die Außenkontakte bilden, die oberflächenmontierbare flache Außenkontakte (19 bis18 und30 bis33 ) des Halbleiterbauteils bilden. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei der erste Kontakt (
5 ) und der zweite Kontakt (7 ) der Oberseite (8 ) des Halbleiterchips (3 ) mit den zugehörigen Kontaktflächen (19 ,20 ) des Strukturelements (25 ) eine gemeinsame Kontaktanschlussebene bilden und oberflächenmontierbar sind. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei die Kontkate (
5 ,7 ) der Oberseite (8 ) des Halbleiterchips (3 ) und die Kontaktflächen (19 ,20 ) des Struk turelements (25 ) Beschichtungen (27 ) mit Diffusionslotkomponenten zum Ausbilden intermetallischer Phasen aufweisen. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (
25 ) eine Stufe (34 ) aufweist, wobei die Stufenhöhe (hS) an die Dicke (D) des Halbleiterchips (3 ) angepasst ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (
25 ) einen stumpfwinkligen Absatz (35 ) aufweist und die Höhe des Absatzes (hS) an die Dicke (D) des Halbleiterchips (3 ) angepasst ist. - Halbleiterbauteil nach einem der Ansprüche 2 bis 28, wobei das Strukturelement (
25 ) eine planare Verbindungsplatte aufweist, wobei Außenkontakte, die den Halbleiterchip (3 ) tragen, zum Dickenausgleich vorgeformt sind. - Halbleiterbauteil nach einem der Ansprüche 2 bis 25, wobei der dritte Kontakt (
6 ) die Rückseite (9 ) als einzige Rückseitenelektrode nahezu bedeckt. - Halbleiterbauteil nach Anspruch 24 oder Anspruch 25, wobei das Halbleiterbauteil (
1 ) mindestens eine Diffusionslotschicht zwischen dem dritten Kontakt (6 ) des Halbleiterchips (3 ) und einem zugeordneten Chipträger aufweist. - Halbleiterbauteil nach Anspruch 26, wobei das Diffusionslotmaterial eine intermetallische Phase aus der Gruppe AuSn, AgSn, CuSn oder AgIn aufweist.
- Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei der erste Kontakt (
5 ) eine zweite Leistungselektrode und der zweite Kontakt (7 ) eine Steuerelektrode ist. - Halbleiterbauteil nach Anspruch 28, wobei die zweite Leistungselektrode (
5 ) eine Sourceelektrode und die erste Leistungsausgangselektrode (6 ) eine Drainelektrode eines vertikalen Leistungs-MOSFETs und die Steuerelektrode (7 ) eine isolierte Gateelektrode ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Strukturelement (
25 ) weitere Kontaktflächen für Signal- und/oder Versorgungselektroden der Oberseite (8 ) des Halbleiterchips (3 ) aufweist, der mit monolitisch integrierten Steuer- oder Logikschaltungen versehen ist. - Halbleiterbauteil nach Anspruch 29 oder Anspruch 30, wobei der Leistungs-MOSFET einen monolitisch integrierten Gate-Treiber aufweist.
- Halbleiterbauteil nach Anspruch 28, wobei der erste Kontakt (
5 ) eine Emitterelektrode und der dritte Kontakt (6 ) eine Kollektorelektrode eines vertikalen IGBT's (insulated gate bipolar transistors) ist, und der zweite Kontakt (7 ) eine isolierte Gateelektrode ist. - Halbleiterbauteil nach einem der Ansprüche 28 bis 32, wobei die Steuerelektrode (
7 ) des Halbleiterchips (3 ) eine vertikale Trenchgateelektrode aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauteil (
1 ) ein Hohlraumgehäuse aufweist, in dem der Halbleiterchip (3 ), das Strukturelement (25 ) und Oberseiten der Außenkontakte (10 ,11 ,12 ) angeordnet sind, und wobei Unterseiten (36 ) der Außenkontakte (10 ,11 ,12 ) auf der Unterseite (36 ) und/oder den Randseiten (38 ,39 ) des Halbleiterbauteils (1 ) frei zugänglich sind. - Halbleiterbauteil nach einem der Ansprüche 1 bis 33, wobei das Halbleiterbauteil (
1 ) ein Kunststoffgehäuse (40 ) aufweist, in dessen Kunststoffgehäusemasse (41 ) der Halbleiterchip (3 ), das Strukturelement (25 ) und Oberflächen der Außenkontakte (11 ,12 ,13 ) eingebettet sind, und wobei Unterseiten der Außenkontakte (14 bis18 und30 bis33 ) der Flachleiter auf der Unterseite (36 ) des Halbleiterbauteils (1 ) und/oder eine Oberseite des Strukturelements (25 ) auf der Oberseite des Halbleiterbauelements (1 ) von Kunststoffgehäusemasse (41 ) freigehalten sind. - Halbleiterbauteil nach einem der vorher Ansprüche, wobei das Halbleiterbauteil einen Chipträger mit einer Oberseite und einer Rückseite aufweist, wobei der Halbleiterchip auf dem Chipträger angeordnet ist.
- Halbleiterbauteil nach Anspruch 35 oder Anspruch 36, wobei die Rückseite des Chipträgers von der Kunststoffgehäusemasse frei zugänglich ist.
- Halbleiterbauteil nach Anspruch 37, wobei die Rückseite des Chipträgers einen Außenkontakt des Halbleiterbauteils vorsieht.
- Verfahren zur Herstellung eines Bauteils, das folgende Verfahrensschritte aufweist: – Bereitstellen mindestens eines Halbleiterchips (
3 ) mit wenigstens einem ersten Kontakt (5 ) und einem zweiten Kontakt (7 ) auf einer Oberseite (8 ), – Bereitstellen von Außenkontakten (14 bis18 ,30 bis33 ); – Bereitstellen eines Strukturelements (25 ), das Verbindungselemente (24 ) aufweist, und – Aufbringen des Strukturelements (25 ) auf den Halbleiterchip (3 ) und auf die Außenkontakte (14 bis18 ,30 bis33 ) unter Verbindung des ersten Kontakts (5 ) und des zweiten Kontakts (7 ) mit den Außenkontakten (14 bis18 ,30 bis33 ). - Verfahren nach Anspruch 39, wobei das Strukturelement (
25 ) unterschiedliche Kontaktflächen (19 bis22 ) aufweist, welche kongruent zu den jeweiligen Elektroden (5 ,7 ) der Oberseiten (8 ) und zu Kontaktanschlussflächen (28 ,29 ) der Außenkontakte (11 ,13 ) sind. - Verfahren nach Anspruch 39 oder Anspruch 40, wobei das Strukturelement (
25 ) mit den Kontakten (5 ,7 ) der Ober seiten (8 ) und den Kontaktanschlussflächen (28 ,29 ) auf den separaten Außenkontakten (11 ,13 ) stoffschlüssig verbunden wird. - Verfahren nach einem der Ansprüche 39 bis 41, wobei der erste Kontakt (
5 ) über ein Verbindungselement (24 ) mit mindestens zwei Außenkontakte (31 bis33 ) elektrisch verbunden wird. - Verfahren nach Anspruch einem der Ansprüche 39 bis 42, wobei zum Herstellen der Außenkontakte ein Flachleiterrahmen (
42 ) mit Flachleitern (11 ,12 ,13 ) vorgesehen wird, der innere Kontaktanschlussflächen (10 ,28 ,29 ) und äußere Außenkontakte (14 bis18 und30 bis33 ) in mehreren Halbleiterbauteilpositionen (43 ) aufweist, eine Metallplatte vorzugsweise eine ebene Kupferplatte strukturiert wird. - Verfahren nach Anspruch 43, wobei zum Strukturieren die ebene Metallplatte gestanzt wird.
- Verfahren nach Anspruch 43, wobei zum Strukturieren die ebene Metallplatte nass oder trocken geätzt wird.
- Verfahren nach Anspruch 43, wobei zum Herstellen eines Flachleiterrahmens (
42 ) die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend von dem Hilfsträger abgenommen wird. - Verfahren nach einem der Ansprüche 43 bis 47, wobei zum Aufbringen des Halbleiterchips (
3 ) mit seiner Rückseite (9 ) auf einen Flachleiter (12 ) in einer Halbleiterbauteilposition (43 ) des Flachleiterrahmens (42 ) der Halbleiterchip (3 ) gelötet oder geklebt wird. - Verfahren nach einem der Ansprüche 43 bis 47, wobei die Rückseite (
9 ) des Halbleiterchips (3 ) einen dritten Kontakt (6 ) aufweist und auf den dritten Kontakt (6 ) der Halbleiterchips (3 ) und auf die Kontaktanschlussfläche (10 ) des zugehörigen Flachleiters (12 ) Diffusionslotschichten aus einem Diffusionslotmaterial aufgebracht werden, die mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweisen und intermetallische Phasen bei einem Diffusionslöten bilden, deren Schmelzpunkte höher sind als eine Diffusionslöttemperatur. - Verfahren nach Anspruch 48, wobei beim Diffusionslöten eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450°C eingesetzt wird.
- Verfahren nach Anspruch 48 oder Anspruch 49, wobei als Halbleiterchip (
3 ) ein MOSFET, der eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Sourceelektrode als erste Leistungselektrode (5 ) auf der Oberseite (8 ) aufweist, mit seiner Drainelektrode auf seiner Rückseite (9 ) auf eine Kontaktanschlussfläche (10 ) eines Flachleiters (12 ) aufgebracht wird. - Verfahren nach Anspruch 48 oder Anspruch 49, wobei als Halbleiterchip (
3 ) ein IGBT (Insulated-Gate-Bipolar-Transistor-Typ), der eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Emitterelektrode als erste Leistungselektrode (5 ) auf der Oberseite (8 ) aufweist, mit seiner Kollektorelektrode (7 ) auf eine Kontaktanschlussfläche (10 ) eines Flachleiters (12 ) aufgebracht wird. - Verfahren nach Anspruch 50 oder Anspruch 51, wobei beim Herstellen eines Strukturelements (
25 ) Kontaktflächen (19 ,20 ) zum Verbinden mit mindestens einer Leistungselektrode (5 ) und einer Steuerelektrode (7 ) vorgesehen werden. - Verfahren nach einem der Ansprüche 50 bis 52, wobei beim Herstellen eines Strukturelements (
25 ) Kontaktflächen (19 ) für Signal- und/oder Versorgungselektroden von monolithisch integrierten Steuer- oder Logikschaltungen vorgesehen werden. - Verfahren nach einem der Ansprüche 39 bis 53, wobei zum Herstellen des Strukturelements (
25 ) zunächst ein freitragendes isolierendes Basisteil (23 ) hergestellt wird, das anschließend auf seiner Unterseite (44 ) mit einer elektrisch leitenden Beschichtung (27 ) versehen wird, deren Dicke (d) an die Strombelastung des Halbleiterbauelements (1 ) angepasst wird, und die anschließend zu Kontaktflächen (19 bis22 ) mit dazwischen angeordneten Leiterbahnen (26 ) strukturiert wird. - Verfahren nach einem der Ansprüche 39 bis 54, wobei zum Herstellen des Strukturelements (
25 ) auf ein freitragendes isolierendes Basisteil (23 ) eine leitende Beschichtung (27 ) elektrolytisch abgeschieden wird und mittels Siebdruck, Schablonendruck oder Strahldruck eine Schutzschicht strukturiert aufgebracht wird und anschließend die nicht geschützten Bereiche der Metallschicht weggeätzt werden. - Verfahren nach einem der Ansprüche 39 bis 55, wobei zum Herstellen des Strukturelements (
25 ) eine zu Leiterbahnen (26 ) und Kontaktflächen (19 bis22 ) strukturierte Beschichtung (27 ) aus einem Metall oder aus einer Legierung von Metallen der Gruppe Cu, Al, Ag, Au, Pd, Pt oder Ni mittels chemischer oder galvanischer Abscheidung aufgebracht wird. - Verfahren nach einem der Ansprüche 39 bis 56, wobei beim Herstellen des Strukturelements (
25 ) eine rechtwinklige oder eine stumpfwinklige Stufe (34 ) in das freitragende isolierende Basisteil (23 ) vor dem Aufbringen der Beschichtung (27 ) eingeprägt wird, wobei die Stufenhöhe (h) an die Dicke (D) des Halbleiterchips (3 ) angepasst wird. - Verfahren nach einem der Ansprüche 39 bis 57, wobei zum Herstellen des Strukturelements (
25 ) ein Grünkörper aus Sinterkeramikmaterial geformt und anschließend zu einem isolierenden Sinterkeramikteil gebrannt wird, dessen thermischer Ausdehnungskoeffizient an den thermischen Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips (3 ) angepasst wird. - Verfahren nach einem der Ansprüche 39 bis 59, wobei zum Herstellen des Strukturelements ein Gießharz mit Füllstoff in eine Gießform zu einem isolierenden Basisteil (
23 ) gepresst oder extrudiert wird. - Verfahren nach einem der Ansprüche 39 bis 59, wobei das Strukturelement (
25 ) mit den Kontaktflächen (19 bis22 ) gleichzeitig auf den Kontakten (5 ,7 ) der Oberseite (8 ) des Halbleiterchips (3 ) und auf den Außenkontakten (11 ,13 ) mittels Löten oder Kleben oberflächenmontiert wird. - Verfahren nach einem der Ansprüche 39 bis 60, wobei auf die Kontakte (
5 ,7 ) der Oberseite (8 ) des Halbleiterchips (3 ) und auf die Kontaktanschlussflächen (28 ,29 ) der Außenkontakte (11 ,13 ), sowie auf die Kontaktflächen (19 bis22 ) des Strukturelements (25 ) Beschichtungen (27 ) mit Diffusionslotkomponenten zum Ausbilden intermetallischer Phasen aufgebracht werden und anschließend bei einer Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450°C unter Anpressdruck die aufeinanderliegenden Beschichtungen (27 ) diffusionsgelötet werden. - Verfahren nach einem der Ansprüche 39 bis 61, wobei zum Verpacken der Halbleiterchips (
3 ) mit angebrachtem Strukturelement in einer Kunststoffgehäusemasse (41 ) unter Freilassen von Unterseiten der Außenkontakten (31 bis33 ) auf den Unterseiten (36 ) der Halbleiterbauteile (1 ) und/oder unter Freilassen einer Oberseite des Strukturelements (25 ) auf der Oberseite des Halbleiterbauelements (1 ) eine Spritzgusstechnik oder eine Spritzpresstechnik eingesetzt werden. - Verfahren nach einem der Ansprüche 39 bis 61, wobei zum Herstellen eines Halbleiterbauteils (
1 ) ein Flachleiterrahmen mit mehreren Halbleiterbauteilpositionen eingesetzt wird. - Verfahren nach Anspruch 63, wobei zum Auftrennen des Flachleiterrahmens (
42 ) in einzelne Halbleiterbauteile (1 ) eine Lasertrenntechnik eingesetzt wird. - Verfahren nach Anspruch 63, wobei zum Auftrennen des Flachleiterrahmens (
42 ) in einzelne Halbleiterbauteile (1 ) ein Ätzverfahren eingesetzt wird. - Verfahren nach Anspruch 63, wobei das Auftrennen des Flachleiterrahmens (
42 ) in einzelne Halbleiterbauteile mittels Sägetechnik oder Stanztechnik erfolgt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007036841.2A DE102007036841B4 (de) | 2007-08-06 | 2007-08-06 | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007036841.2A DE102007036841B4 (de) | 2007-08-06 | 2007-08-06 | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007036841A1 true DE102007036841A1 (de) | 2009-02-12 |
DE102007036841B4 DE102007036841B4 (de) | 2018-05-09 |
Family
ID=40226867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007036841.2A Expired - Fee Related DE102007036841B4 (de) | 2007-08-06 | 2007-08-06 | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102007036841B4 (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2282336A3 (de) * | 2009-06-11 | 2013-04-03 | Hsing-Chung Lee | Grundplatte mit maßgeschneiderter Schnittstelle |
CN104979321A (zh) * | 2014-04-01 | 2015-10-14 | 英飞凌科技股份有限公司 | 具有多个安装配置的半导体裸片封装 |
EP2833393A4 (de) * | 2012-03-29 | 2015-12-09 | Tanaka Precious Metal Ind | Leitfähige paste zur chipbefestigung und chipbefestigungsverfahren unter verwendung der leitfähigen paste zur chipbefestigung |
DE102015100868A1 (de) * | 2015-01-21 | 2016-07-21 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung |
CN107078116A (zh) * | 2014-11-06 | 2017-08-18 | 德克萨斯仪器股份有限公司 | 用于嵌入式半导体芯片和功率转换器的硅封装 |
DE102019207714A1 (de) * | 2019-05-27 | 2020-12-03 | Würth Elektronik eiSos Gmbh & Co. KG | SMD-Bauelement, Verfahren zur Herstellung einer Verbindung und Anordnung |
DE102019207713A1 (de) * | 2019-05-27 | 2020-12-03 | Würth Elektronik eiSos Gmbh & Co. KG | LED-Bauelement, Verfahren zum Herstellen einer Verbindung und Anordnung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646129A (en) * | 1983-09-06 | 1987-02-24 | General Electric Company | Hermetic power chip packages |
US5139972A (en) * | 1991-02-28 | 1992-08-18 | General Electric Company | Batch assembly of high density hermetic packages for power semiconductor chips |
DE102004031592A1 (de) * | 2004-06-30 | 2006-02-09 | Robert Bosch Gmbh | Elektronikmodulanordnung und entsprechendes Herstellungsverfahren |
US20070096274A1 (en) * | 2005-11-02 | 2007-05-03 | International Rectifier Corporation | IMS formed as can for semiconductor housing |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5578869A (en) | 1994-03-29 | 1996-11-26 | Olin Corporation | Components for housing an integrated circuit device |
-
2007
- 2007-08-06 DE DE102007036841.2A patent/DE102007036841B4/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4646129A (en) * | 1983-09-06 | 1987-02-24 | General Electric Company | Hermetic power chip packages |
US5139972A (en) * | 1991-02-28 | 1992-08-18 | General Electric Company | Batch assembly of high density hermetic packages for power semiconductor chips |
DE102004031592A1 (de) * | 2004-06-30 | 2006-02-09 | Robert Bosch Gmbh | Elektronikmodulanordnung und entsprechendes Herstellungsverfahren |
US20070096274A1 (en) * | 2005-11-02 | 2007-05-03 | International Rectifier Corporation | IMS formed as can for semiconductor housing |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2282336A3 (de) * | 2009-06-11 | 2013-04-03 | Hsing-Chung Lee | Grundplatte mit maßgeschneiderter Schnittstelle |
EP2833393A4 (de) * | 2012-03-29 | 2015-12-09 | Tanaka Precious Metal Ind | Leitfähige paste zur chipbefestigung und chipbefestigungsverfahren unter verwendung der leitfähigen paste zur chipbefestigung |
CN104979321A (zh) * | 2014-04-01 | 2015-10-14 | 英飞凌科技股份有限公司 | 具有多个安装配置的半导体裸片封装 |
CN104979321B (zh) * | 2014-04-01 | 2018-04-20 | 英飞凌科技股份有限公司 | 具有多个安装配置的半导体裸片封装 |
US10121716B2 (en) | 2014-11-06 | 2018-11-06 | Texas Instruments Incorporated | Silicon package for embedded semiconductor chip and power converter |
CN107078116B (zh) * | 2014-11-06 | 2021-01-01 | 德克萨斯仪器股份有限公司 | 用于嵌入式半导体芯片和功率转换器的硅封装 |
CN107078116A (zh) * | 2014-11-06 | 2017-08-18 | 德克萨斯仪器股份有限公司 | 用于嵌入式半导体芯片和功率转换器的硅封装 |
EP3216053A4 (de) * | 2014-11-06 | 2018-07-11 | Texas Instruments Incorporated | Siliciumpaket eingebetteten halbleiterchip und leistungswandler |
DE102015100868A1 (de) * | 2015-01-21 | 2016-07-21 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung |
US9496228B2 (en) | 2015-01-21 | 2016-11-15 | Infineon Technologies Ag | Integrated circuit and method of manufacturing an integrated circuit |
DE102015100868B4 (de) * | 2015-01-21 | 2021-06-17 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung |
DE102019207714A1 (de) * | 2019-05-27 | 2020-12-03 | Würth Elektronik eiSos Gmbh & Co. KG | SMD-Bauelement, Verfahren zur Herstellung einer Verbindung und Anordnung |
DE102019207713A1 (de) * | 2019-05-27 | 2020-12-03 | Würth Elektronik eiSos Gmbh & Co. KG | LED-Bauelement, Verfahren zum Herstellen einer Verbindung und Anordnung |
Also Published As
Publication number | Publication date |
---|---|
DE102007036841B4 (de) | 2018-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012214901B4 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung | |
DE102013103085B4 (de) | Mehrfachchip-Leistungshalbleiterbauteil | |
DE102008023127B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
DE102007046021B4 (de) | Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102009046858B3 (de) | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls | |
DE102009025570B4 (de) | Elektronische Anordnung und Verfahren zu ihrer Herstellung | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE102005054872B4 (de) | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE102006031405B4 (de) | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben | |
DE102008029644B4 (de) | Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung | |
DE102008039389B4 (de) | Bauelement und Verfahren zur Herstellung | |
DE102006049949B3 (de) | Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102007036841B4 (de) | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung | |
DE102006034679A1 (de) | Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102009006152A1 (de) | Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements | |
DE102012100429A1 (de) | Verfahren zur Montage eines Halbleiterchips auf einem Träger | |
WO2006021191A1 (de) | Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip | |
DE102015118664B4 (de) | Verfahren zur herstellung eines leistungshalbleitermoduls | |
DE112019005011T5 (de) | Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils | |
DE102009026480A1 (de) | Modul mit einer gesinterten Fügestelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R082 | Change of representative |
Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE |
|
R082 | Change of representative | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |