DE102010003533B4 - Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung - Google Patents

Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung Download PDF

Info

Publication number
DE102010003533B4
DE102010003533B4 DE102010003533A DE102010003533A DE102010003533B4 DE 102010003533 B4 DE102010003533 B4 DE 102010003533B4 DE 102010003533 A DE102010003533 A DE 102010003533A DE 102010003533 A DE102010003533 A DE 102010003533A DE 102010003533 B4 DE102010003533 B4 DE 102010003533B4
Authority
DE
Germany
Prior art keywords
substrate
metallization layer
layer
sub
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010003533A
Other languages
English (en)
Other versions
DE102010003533A1 (de
Inventor
Dr. Hohlfeld Olaf
Dr. Siepe Dirk
Alexander Herbrandt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102010003533A priority Critical patent/DE102010003533B4/de
Priority to CN201110079967XA priority patent/CN102208380A/zh
Publication of DE102010003533A1 publication Critical patent/DE102010003533A1/de
Application granted granted Critical
Publication of DE102010003533B4 publication Critical patent/DE102010003533B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Substratanordnung (1) mit einem flachen Substrat (2), das eine zu Leiterbahnen und/oder Leiterflächen strukturierte oberste Metallisierungsschicht (11) aufweist, eine unterste Metallisierungsschicht (12), die auf einer der obersten Metallisierungsschicht (11) abgewandten Seite des Substrats (2) angeordnet ist, sowie eine als flaches dielektrisches Plättchen ausgebildete Isolationsschicht (21), die zwischen der obersten Metallisierungsschicht (11) und der untersten Metallisierungsschicht (12) angeordnet ist, wobei – die oberste Metallisierungsschicht (11) vollständig unbestückt ist; – die unterste Metallisierungsschicht (12) nicht mit einem oder mehreren aktiven elektrischen Bauelementen bestückt ist; – eine Drahtstruktur, die an die unterste Metallisierungsschicht (12) gebondet ist, wenigstens einen zusammenhängenden Bonddrahtabschnitt (3) umfasst; und – die Isolationsschicht (21) als Keramikschicht (21, 22) ausgebildet ist.

Description

  • Die Erfindung betrifft Kühlstrukturen, mittels denen die in einer oder mehreren zu kühlenden Komponenten anfallende Wärme effizient abgeleitet und die Komponenten hierdurch entwärmt werden können. Bei solchen Komponenten kann es sich z. B. um elektronische Komponenten wie beispielsweise einen Leistungshalbleiterchip eines Leistungshalbleitermoduls, handeln. Hierbei kann der Leistungshalbleiterchip auf einem Substrat angeordnet sein, über welches die im Leistungshalbleiterchip anfallende Abwärme abgeleitet werden muss.
  • Aus der JP 2004-103 936 A ist es bekannt, ein zweiseitig metallisiertes Substrat zuerst an seiner Oberseite mit einem Chip zu bestücken und dann einen Bonddraht an die Unterseite des Substrates zu bonden.
  • Aus der nach dem Anmeldetag der vorliegenden Anmeldung veröffentlichten DE 10 2009 028 360 B3 ist ein Substrat mit einem keramischen Isolationsträger bekannt, auf den eine untere und eine obere Metallisierungsschicht aufgebracht ist. Die untere Metallisierungsschicht ist mit einer Verankerungsstruktur versehen, die dazu dient, das Substrat durch Löten temperaturwechselstabil mit einer metallischen Grundplatte zu verbinden, in dem die Verankerungsstruktur in das verwendete Lote eingebettet wird.
  • Weiterhin ist aus der DE 10 2009 028 360 B3 sowie aus der DE 103 33 315 A1 und der US 6 013 877 A jeweils eine Anordnung mit einem Substrat bekannt, das eine obere und eine untere Metallisierung aufweist. Dabei ist auf eine der Metallisierungen, die mit einem Halbleiterchip bestückt ist, ein Bonddraht gebondet.
  • Die JP 2004-119 939 A zeigt eine Anordnung mit einer isolierenden Grundplatte aus Diamant, die mit Gold beschichteten Stellen aufweist, an die ein Draht gebondet ist. Die Grundplatte bildet zusammen mit einem Deckelteil einen Flüssigkeitskühler, bei dem der Draht in die Kühlflüssigkeit eintaucht.
  • Aus der US 2002/0066953 A1 ist es bekannt, zwei isolierende keramische Schichten, von denen eine jede auf zwei entgegengesetzten Seiten mit Kupferschichten versehen ist, miteinander zu verbinden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Substratanordnung bereitzustellen, auf der ein Leistungshalbleiterchip angeordnet werden kann, sowie eine Substratanordnung, ein Leistungshalbleitermodul und eine Leistungshalbleitermodulanordnung bereitzustellen, die jeweils einen Leistungshalbleiterchip aufweisen und der durch eine Kühlstruktur gekühlt wird. Ziel ist es dabei jeweils, dass die Kühlstruktur effizient wirksam ist und dass sie einfach und kostengünstig zu fertigen ist. Weitere Aufgaben der Erfindung bestehen darin, Verfahren zur Herstellung einer Substratanordnung, eines Leistungshalbleitermoduls und einer Leistungshalbleitermodulanordnung mit einer effizienten, einfach und kostengünstig herstellbaren Kühlstruktur bereitzustellen.
  • Diese Aufgaben werden durch eine Substratanordnung gemäß Patentanspruch 1, durch ein Verfahren zur Herstellung einer Substratanordnung gemäß Patentanspruch 14, durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls gemäß Patentanspruch 15, durch ein Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung gemäß Patentanspruch 16 bzw. durch ein Verfahren zur Herstellung einer Substratanordnung gemäß Patentanspruch 20 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Gemäß der vorliegenden Erfindung ist es vorgesehen, eine Kühlstruktur unmittelbar auf eine Metallisierung eines Substrats zu bonden. Die Kühlstruktur kann beispielsweise durch einen oder mehrere Bonddrahtabschnitte realisiert sein, die jeweils an einer oder mehreren Stellen auf die Metallisierung gebondet sind. Dabei kann der Bonddraht zwischen benachbarten Bondstellen schleifenförmig ausgebildet sein, um die Wärmeaustauschfläche gegenüber einem die Kühlstruktur umgebenden Kühlfluid, beispielsweise eine Kühlflüssigkeit oder ein kühlendes Gas, zu erhöhen. Als Bonddraht im Sinne der vorliegenden Erfindung werden dabei nicht nur Bonddrähte mit kreisförmigem Querschnitt vorgesehen, sondern auch Bonddrähte mit beliebigem Querschnitt, insbesondere auch flache Bändchen, die bei Bedarf auch vorgebogen sein können. Bei der Verwendung von Bonddrähten mit kreisförmigem Querschnitt kann der Querschnitt beliebig gewählt werden, eine besonders gute thermische Ankopplung zwischen der Drahtstruktur und der Metallisierungsschicht, auf die die Drahtstruktur gebondet ist, lässt sich jedoch mit dicken Bonddrähten erreichen, deren Durchmesser größer oder gleich 300 μm ist, und der beispielsweise im Bereich von 300 μm bis 600 μm liegt, da sich mit dicken Bonddrähten an den einzelnen Bondstellen besonders große thermische Kontaktflächen zwischen Bonddraht und Metallisierung ausbilden.
  • Die Herstellung der Verbindung zwischen der Metallisierung und der Kühlstruktur erfolgt mittels eines Bonders, beispielsweise durch Ultraschallbonden. Der Bonddraht kontaktiert dabei die Substratmetallisierung, auf die er gebondet ist, unmittelbar, d. h. auf die Verwendung eines Lots, eines Klebers oder eines anderen separat zugeführten Verbindungsmittels kann dabei verzichtet werden. Durch den Einsatz eines Bondverfahrens lässt sich die Kühlstruktur aus einem quasi-Endlosmaterial und damit sehr effizient fertigen, so dass die Kühlstruktur einen oder mehrere zusammenhängende Bonddrahtabschnitte aufweist, von denen jeder an wenigstens zwei Bondstellen an die unterste Metallisierungsschicht gebondet ist. Grundsätzlich kann die gesamte Kühlstruktur auch nur genau einen einzigen zusammenhängende Bonddrahtabschnitt aufweisen. Dies hat den Vorteil, dass der Bonddraht nur einmal, und zwar nach Herstellung der letzten Bondverbindung, abgeschnitten werden muss, was die Prozesszeit verkürzt.
  • Zu dem Zeitpunkt, zu dem die Kühlstruktur auf die Metallisierung des Substrates gebondet wird, kann die Metallisierung fest mit einem Isolationsträger des Substrates verbunden sein.
  • Eine Substratanordnung gemäß der vorliegenden Erfindung umfasst ein flaches Substrat, das eine zu Leiterbahnen und/oder zu Leiterflächen strukturierte oberste Metallisierungsschicht aufweist, eine unterste Metallisierungsschicht, die auf der der obersten Metallisierungsschicht abgewandten Seite des Substrats angeordnet ist, sowie eine als Keramikschicht ausgebildete Isolationsschicht, die zwischen der obersten Metallisierungsschicht und der untersten Metallisierungsschicht angeordnet ist. Das Substrat umfasst außerdem zumindest einen Isolationsträger, der zwischen der obersten und der untersten Metallisierungsschicht angeordnet ist und auf den jede der obersten und der untersten Metallisierungsschichten, unabhängig voneinander, unmittelbar oder mittelbar aufgebracht sein kann. Es können also die oberste und die unterste Metallisierungsschicht, nur die oberste nicht aber die unterste, nur die unterste nicht aber die oberste, oder aber weder die oberste noch die unterste Metallisierungsschicht unmittelbar auf einen zwischen der obersten und der untersten Metallisierungsschicht des Substrats angeordneten Isolationsträger aufgebracht sein.
  • Als Metallisierungsschicht wird eine im Verhältnis zu ihrem seitlichen Erstreckungsbereich sehr dünne Metallisierung angesehen. Die Metallisierungsschicht kann dabei als im wesentlichen ebene Schicht ausgebildet sein. Der Isolationsträger ist als dünnes Plättchen aus einem Dielektrikum, nämlich als Keramikschicht, ausgebildet. Auch der Isolationsträger kann als ebene Schicht ausgebildet sein. Die auf einen Isolationsträger aufgebrachte oberste und/oder unterste Metallisierungsschicht kann auf eine der Hauptflächen des Isolationsträgers aufgebracht sein und sich über einen Großteil der Hauptfläche des Isolationsträgers erstrecken. Chipmetallisierungen eines auf der Metallisierungsschicht eines Substrates aufgebrachten Halbleiterchips, also beispielsweise Drain-, Source-, Emitter-, Kollektor-, Anoden-, Kathoden-, Gate- oder Basismetallisierungen, mittels denen der Halbleiterchip an einer Metallisierungsschicht eines Substrats befestigt ist, werden nicht als Metallisierungsschicht des Substrats angesehen.
  • Somit ist bei einer Substratanordnung gemäß der vorliegenden Erfindung eine zur Kühlung verwendbare Drahtstruktur an die unterste Metallisierungsschicht eines Substrates gebondet. Im einfachsten Fall ist bei einer solchen Substratanordnung die oberste Metallisierungsschicht zumindest nicht mit einem aktiven Halbleiterbauelement bestückt. Alternativ dazu kann die oberste Metallisierungsschicht des Substrats jedoch auch mit einem oder mehreren Bauelementen, beispielsweise mit einem oder mehreren Leistungshalbleiterchips, bestückt sein.
  • Mit Hilfe einer solchen Substratanordnung kann die Verlustwärme, welche in einer oder mehreren Komponenten anfällt, mit denen die oberste Metallisierungsschicht des Substrates bestückt ist, durch das Substrat hindurch an die Drahtstruktur weiter geleitet und über diese an ein die Drahtstruktur umgebendes Kühlfluid abgeführt werden. Als Kühlfluide im Sinne der vorliegenden Erfindung werden Kühlflüssigkeiten angesehen, oder Gase wie z. B. Luft. Um den Wärmeaustausch zwischen der Drahtstruktur und dem Kühlfluid zu erhöhen, kann das Kühlfluid in Form einer Strömung auf die Drahtstruktur geleitet werden, beispielsweise indem dem Kühlfluid mittels einer Pumpe oder einem Ventilator eine Strömung eingeprägt wird. Das Kühlfluid kann sich dabei in einem offenen System wie z. B. Umgebungsluft befinden, oder in einem geschlossenen System, z. B. einem geschlossenen Kühlkreislauf. Alternativ ist es jedoch auch möglich, dass das Kühlfluid die Drahtstruktur nur quasi-statisch umgibt, d. h. dass dem Kühlfluid keine äußere Strömung aufgeprägt wird.
  • Falls die oberste Metallisierungsschicht mit einem Leistungshalbleiterchip und gegebenenfalls mit weiteren Komponenten bestückt ist, kann diese Substratanordnung zur Ausbildung eines Leistungshalbleitermoduls mit einem Gehäuse versehen werden, sodass die oberste Metallisierungsschicht dem Inneren des Gehäuses zugewandt ist und sich die Drahtstruktur an der Außenseite des Leistungshalbleitermoduls befindet. Bei dem Gehäuse kann es sich im einfachsten Fall um einen Gehäuserahmen oder um einen Gehäusedeckel handeln, an dessen offener Unterseite sich die Substratanordnung befindet. Ebenso kann ein Gehäuse dadurch gebildet sein, dass die Substratanordnung einschließlich des Leistungshalbleiterchips auf ihrer mit dem Leistungshalbleiterchip bestückten Seite mit einer Gehäusevergussmasse so umspritzt oder vergossen ist, dass die Drahtstruktur frei liegt, d. h. dass die Drahtstruktur außerhalb des Gehäuses angeordnet und so einem Kühlfluid zugänglich ist.
  • Eine vorangehend beschriebene Substratanordnung mit einer gebondeten Kühlstruktur oder ein Leistungshalbleitermodul mit einer solchen Substratanordnung kann zur Ausbildung einer Leistungshalbleitermodulanordnung mit einem Fluidkühlkörper verbunden werden. Hierzu ist ein Fluidkühlkörper vorgesehen, der zur Aufnahme und optional auch zur Zuführung eines Kühlfluids dient, und der eine mit einer Aussparung versehene Kammer aufweist. Hierbei kann das Substrat so montiert werden, dass es die Aussparung unter Verwendung eines Dichtmittels hermetisch dicht abschließt, und dass die Drahtstruktur vollständig oder zumindest teilweise in der Kammer angeordnet ist.
  • Im einfachsten Fall weist ein Substrat genau einen einzigen Isolationsträger auf, welcher zwischen der obersten und der untersten Metallisierungsschicht angeordnet ist, und welcher die oberste und die unterste Metallisierungsschicht elektrisch von einander isolieren kann. Optional kann ein Substrat jedoch auch zwei oder mehr flache Isolationsträger sowie ergänzend zu der obersten und der untersten Metallisierungsschicht auch noch eine oder mehrere weitere Metallisierungsschichten umfassen. Die Isolationsträger sowie die weiteren Metallisierungsschichten sind dabei zwischen der obersten und der untersten Metallisierungsschicht des Substrats angeordnet. Außerdem können jeweils zwei benachbarte Metallisierungsschichten mittels eines dazwischen liegenden Isolationsträgers beabstandet und bei Bedarf auch elektrisch gegeneinander isoliert sein. Sofern eine elektrische Verbindung zwischen verschiedenen Metallisierungsschichten erforderlich sein sollte, können hierzu Durchkontaktierungen vorgesehen sein, welche den oder die zwischen den miteinander zu verbindenden Metallisierungsschichten angeordneten Isolationsträger durchdringen.
  • Gemäß einer Ausgestaltung eines Substrats kann dieses zwei flächig miteinander verbundene Teilsubstrate aufweisen, von denen jedes einen Isolationsträger umfasst, von denen ein jeder auf seinen beiden Hauptflächen jeweils mit einer Metallisierungsschicht versehen ist. Zur Herstellung des fertigen Substrates werden die beiden Teilsubstrate jeweils an einer ihrer Metallisierungsschichten flächig miteinander verbunden. Die beiden anderen Metallisierungen der Teilsubstrate bilden dann die oberste bzw. die unterste Metallisierungsschicht des fertigen Substrates. Die Bestückung der obersten Metallisierungsschicht mit einem Leistungshalbleiterchip kann dabei vor oder nach der Herstellung der Verbindung zwischen den beiden Teilsubstraten erfolgen. Die Bondung einer Drahtstruktur an die unterste Metallisierungsschicht erfolgt vor der Herstellung der Verbindung zwischen den beiden Teilsubstraten.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren beispielhaft erläutern. Es zeigen:
  • 1 einen Vertikalschnitt durch eine Substratanordnung mit einem Substrat, an dessen untere Metallisierung eine Drahtstruktur gebondet ist;
  • 2 eine Draufsicht auf die unterste Metallisierung des Substrats der in 1 gezeigten Substratanordnung, sowie die auf die unterste Metallisierung gebondete Drahtstruktur;
  • 3 einen vergrößerten Abschnitt der Substratanordnung gemäß den 1 und 2 in einer in 2 dargestellten Schnittebene E1;
  • 4 eine Draufsicht auf die unterste Metallisierung eines Substrats, auf die eine Drahtstruktur mit mehreren parallel verlaufenden Bonddrähten gebondet ist, wobei die Bondstellen benachbarter Bonddrähte gegeneinander versetzt angeordnet sind;
  • 5 einen Vertikalschnitt durch einen vergrößerten Abschnitt der in 4 gezeigten Substratanordnung in einer Schnittebene E2;
  • 6 einen Vertikalschnitt durch einen vergrößerten Abschnitt einer Substratanordnung mit einem Substrat, auf dessen unterste Metallisierungsschicht ein Bonddraht gebondet ist;
  • 7 einen Vertikalschnitt durch einen vergrößerten Abschnitt einer Substratanordnung mit einem Substrat, auf dessen unterste Metallisierung eine Drahtstruktur gebondet ist, welche gestapelte Bonddrähte mit übereinander liegenden Bondstellen aufweist;
  • 8 eine Leistungshalbleitermodulanordnung mit einem Leistungshalbleitermodul, das an einem Fluidkühlkörper montiert ist und dessen unterste Metallisierung mittels eines als Dichtring ausgebildeten Dichtmittels hermetisch dicht mit dem Fluidkühlkörper verbunden ist;
  • 9 einen Vertikalschnitt durch eine Leistungshalbleitermodulanordnung, die sich von der Leistungshalbleitermodulanordnung gemäß 8 dadurch unterscheidet, dass die Abdichtung zwischen Leistungshalbleitermodul und Fluidkühlkörper nicht an der untersten Metallisierung des Substrats sondern an einem Isolationsträger des Substrats erfolgt;
  • 10 einen Vertikalschnitt durch eine Leistungshalbleitermodulanordnung, die sich von der Leistungshalbleitermodulanordnung gemäß 8 dadurch unterscheidet, das als Dichtmittel ein Klebstoff verwendet wird;
  • 11 ein Vertikalschnitt durch eine Leistungshalbleitermodulanordnung, die sich von der Leistungshalbleitermodulanordnung gemäß 9 dadurch unterscheidet, dass als Dichtmittel ein Klebstoff verwendet wird;
  • 12 einen Vertikalschnitt durch eine Leistungshalbleitermodulanordnung, bei der das Leistungshalbleitermodul sowohl an der untersten Metallisierung als auch an dem Isolationsträger des Substrats mit dem Fluidkühlkörper verklebt ist;
  • 13 einen Vertikalschnitt durch eine Leistungshalbleitermodulanordnung, bei der das Leistungshalbleitermodul nur an einem Isolationsträger des Substrats mit dem Fluidkühlkörper verklebt ist;
  • 14 zwei zu einer Substratanordnung miteinander zu verbindende Teilsubstrate, von denen eines mit einem Leistungshalbleiterchip bestückt und das andere mit einer gebondeten Kühlstruktur versehen ist;
  • 15 einen Vertikalschnitt durch ein Leistungshalbleitermodul mit einem zwei miteinander verbundene Teilsubstrate umfassenden Substrat;
  • 16 eine Leistungshalbleitermodulanordnung mit einem an einem Fluidkühlkörper montierten, gemäß 15 ausgebildeten Leistungshalbleitermodul;
  • 17 einen Vertikalschnitt durch eine Leistungshalbleitermodulanordnung mit einem aus zwei Teilsubstraten zusammengesetzten Substrat, bei dem das Teilsubstrat, auf das die zur Kühlung verwendete Drahtstruktur gebondet ist, lokal nur unterhalb eines auf der obersten Metallisierungsschicht des Substrats befindlichen Leistungshalbleiterchips angeordnet ist;
  • 18 eine perspektivische Ansicht eines Abschnitts einer Substrats, auf dessen unterste Metallisierungsschicht eine Drahtstruktur aus Bonddrähten mit kreisförmigem Querschnitt gebondet ist;
  • 19 eine perspektivische Ansicht eines Substrats, auf dessen unterste Metallisierungsschicht eine Drahtstruktur gebondet ist, welche mehrere flache Bändchen umfasst;
  • 20 einen Horizontalschnitt durch den Fluidkühlkörper der in 8 gezeigten Leistungshalbleitermodulanordnung in einer Schnittebenen E3;
  • 21 eine Draufsicht auf den Fluidkühlkörper der in 8 gezeigten Leistungshalbleitermodulanordnung bei entferntem Leistungshalbleitermodul und entferntem Dichtmittel;
  • 22 die Ansicht des in 21 gezeigten Fluidkühlkörpers bei eingelegtem Dichtmittel;
  • 23 eine Draufsicht auf die unterste Metallisierungsschicht eines Substrats, auf dessen unterste Metallisierungsschicht eine Kühlstruktur mit mehreren parallel zueinander verlaufenden Bonddrahtabschnitten gebondet ist, wobei die Richtung der Bonddrahtabschnitte schräg zur Durchflussrichtung des Kühlmittels verläuft;
  • 24 eine Draufsicht auf die unterste Metallisierungsschicht eines Substrats, auf dessen unterste Metallisierungsschicht eine Kühlstruktur mit mehreren parallel zueinander verlaufenden Bonddrahtabschnitten gebondet ist, wobei die Richtung der Bonddrahtabschnitte parallel zur Durchflussrichtung des Kühlmittels verläuft;
  • 25 eine Draufsicht auf die unterste Metallisierungsschicht eines Substrats, auf dessen unterste Metallisierungsschicht eine Kühlstruktur mit mehreren parallel zueinander verlaufenden Bonddrahtabschnitten gebondet ist, wobei die Richtung der Bonddrahtabschnitte senkrecht zur Durchflussrichtung des Kühlmittels verläuft.
  • Die gezeigten Figuren sind, sofern nichts anders erwähnt ist, nicht maßstäblich. Die in der nachfolgenden Figurenbeschreibung verwendete, richtungsgebundene Terminologie (z. B. Begriffe wie ”oben”, ”unten”, ”links”, ”rechts”, ”vorne”, ”hinten”, ”seitlich”, ”auf”, ”unter” usw.) bezieht sich auf die jeweilige Figur. Sie wird lediglich dazu verwendet, das Verständnis der Figuren zu erleichtern. Grundsätzlich können die gezeigten Elemente räumlich beliebig angeordnet werden, sofern sich aus der Beschreibung nichts anders ergibt. Im Übrigen bezeichnen, sofern nicht ausdrücklich anders erwähnt, in den verschiedenen Figuren gleiche Bezugszeichen gleiche oder einander entsprechende Elemente mit gleicher oder einander entsprechender Funktion.
  • 1 zeigt einen Vertikalschnitt durch eine Substratanordnung 1 mit einem Substrat 2 und einer als Kühlstruktur verwendeten Drahtstruktur, die eine Anzahl von Bonddrahtabschnitten 3 aufweist. Das Substrat 2 umfasst eine Isolationsschicht 21, die als flaches, dielektrisches Plättchen ausgebildet ist und die zwei Hauptseiten aufweist. Als Hauptseiten werden im folgenden die beiden flächenmäßig größten Seiten eines flachen Plättchens bezeichnet.
  • Das Substrat 2 umfasst eine oberste Metallisierungsschicht 11, sowie eine unterste Metallisierungsschicht 12, die an der der obersten Metallisierungsschicht 11 abgewandten Seite des Substrats 2 angeordnet ist. Optional könnte ein Substrat 2 zwischen seiner obersten Metallisierungsschicht 11 und seiner untersten Metallisierungsschicht 12 auch noch weitere Metallisierungsschichten aufweisen, die durch weitere optionale Isolationsschichten von den jeweils anderen Metallisierungsschichten des Substrats 2 beabstandet sind. Außerdem sind die oberste Metallisierungsschicht 11 und die unterste Metallisierungsschicht 12 des Substrats 2 durch die dazwischen liegende Isolationsschicht 21 elektrisch voneinander isoliert.
  • Die oberste Metallisierungsschicht 11 ist außerdem zu Leiterbahnen und/oder zu Leiterflächen strukturiert und weist dadurch zwei oder mehr durch Zwischenräume 10 voneinander beabstandete, zusammenhängende Abschnitte auf. Das Substrat 2 kann dadurch als Schaltungsträger eingesetzt werden, bei dem die oberste Metallisierungsschicht 11 mit einer oder mehreren elektronischen Komponenten bestückt ist, welche bei Bedarf mit Hilfe der strukturierten obersten Metallisierungsschicht 11 verschaltet sein können. Beispielsweise kann die oberste Metallisierungsschicht 11 mit einem oder mehreren Leistungshalbleiterchips sowie optional mit weiteren Komponenten bestückt werden.
  • Auf die unterste Metallisierungsschicht 12 ist eine Drahtstruktur gebondet, welche mehrere Bonddrahtabschnitte 3 umfasst. Jeder der Bonddrahtabschnitte 3 weist hierzu eine oder mehrere Bondstellen 31 auf, an denen er lokal an die unterste Metallisierungsschicht 12 gebondet ist.
  • 2 zeigt eine Draufsicht auf die Unterseite der Substratanordnung 1 gemäß 1. In dieser Ansicht ist zu erkennen, das die unterste Metallisierungsschicht 12 unstrukturiert und von den seitlichen Rändern der Unterseite des Isolationsträgers 21 beabstandet sein kann. Die einzelnen Bonddrahtabschnitte 3 sind jeweils an mehreren Bondstellen 31 an die unterste Metallisierungsschicht 12 gebondet. Gemäß der in 2 gezeigten Ausgestaltung sind bei einem jeden der Bonddrahtabschnitte 3 die betreffenden Bondstellen 31 entlang einer Geraden hintereinander angeordnet. Hierdurch verlaufen die einzelnen Bonddrahtabschnitte 3 im Wesentlichen parallel zueinander, wobei benachbarte Bonddrahtabschnitte 3 einen Abstand a3 aufweisen. Bei der gezeigten Anordnung sind die Bonddrahtabschnitte 3 aus separaten Bonddrähten gebildet. Alternativ dazu können zwei, mehr oder alle Bonddrahtabschnitte 3 einer Drahtstruktur miteinander verbunden sein. Zum Beispiel könnte die gezeigte Drahtstruktur in der Draufsicht gemäß 2 auch aus einem einzigen, mäanderförmig verlaufenden Bonddraht bestehen. Grundsätzlich kann die Anzahl der separaten Bonddrahtabschnitte 3 sowie die Geometrie der Drahtstruktur beliebig gewählt werden.
  • Der Abstand a3 kann, wenn zur Herstellung der betreffenden Bonddrahtabschnitte ein Bondraht verwendet wird, der außerhalb von Bondstellen 31 einen kreisförmigen Querschnitt aufweist, beispielsweise kleiner oder gleich dem Dreifachen oder kleiner oder gleich dem Doppelten des Bonddrahtdurchmessers gewählt werden. Entsprechend kann der Abstand a3 im Fall eines Bändchens (siehe auch 19) beispielsweise kleiner oder gleich dem Dreifachen oder kleiner oder gleich dem Doppelten der Dicke D3 des Bändchens gewählt werden.
  • Der Abstand benachbarter Bondstellen 31 desselben Bonddrahtabschnittes 3, welcher in 2 mit d3 bezeichnet ist, kann z. B. im Bereich von 2 mm bis 5 mm liegen.
  • Die Gesamtheit der Bonddrähte 3 bildet eine Drahtstruktur, die nachfolgend auch als Kühlstruktur bezeichnet wird. Für eine möglichst effiziente Kühlung ist es auf der einen Seite vorteilhaft, möglichst viele Bondstellen 31 vorzusehen, da der Wärmeübergangswiderstand zwischen einem auf der obersten Metallisierungsschicht 11 (siehe 1) und der Kühlstruktur aus den Bonddrähten 3 mit zunehmender Gesamtzahl der Bondstellen 31 sinkt. Allerdings ist auch ein gegenläufiger Effekt zu berücksichtigen, da die mittlere Kühlwirkung einer einzelnen Bondstelle 31 mit zunehmender Dichte der Bondstellen aufgrund einer Vorwärmung des Kühlfluids durch die hohe Anzahl benachbarter Bondstellen 31 sinkt, und da es außerdem im Fall eines strömenden Kühlfluids zu ”Abschattungseffekten” kommen kann, bei denen die Bonddrahtschleifen, welche von mehreren in geringem Abstand voneinander befindlichen Bondstellen 31 ausgehen, die Strömung des Kühlfluids stark abbremsen, so dass im Bereich von anderen, benachbarten Bonddrahtschleifen die Strömungsgeschwindigkeit des Kühlfluids und damit einhergehend die Kühlwirkung lokal signifikant reduziert ist.
  • Die mittlere Flächendichte der Bondstellen 31, d. h. das Verhältnis der Gesamtzahl der Bondstellen 31, mit denen die Drahtstruktur an die unterste Metallisierungsschicht 12 gebondet ist, zu der Gesamtfläche der untersten Metallisierungsschicht 12, kann beispielsweise größer oder gleich 10 Bondstellen/cm2 gewählt werden und/oder im Bereich von 10 Bondstellen/cm2 bis 170 Bondstellen/cm2 liegen.
  • 3 zeigt einen Vertikalschnitt durch einen vergrößerten Abschnitt der in den 1 und 2 gezeigten Substratanordnung in einer in 2 dargestellten Schnittebene E1. In dieser Ansicht sind die einzelnen Bondstellen 31, an denen der Bonddraht 3 an die unterste Metallisierungsschicht 12 gebondet ist, ebenso deutlich zu erkennen, wie der Abstand d3 zweier benachbarter Bondstellen 31 desselben Bonddrahtes 3. Außerdem ist zu erkennen, dass der Bonddraht 3 zwischen benachbarten Bondstellen 31 jeweils eine Schleife mit einer Höhe h3 bezogen auf die unterste Metallisierungsschicht 12 ausbilden kann. Je größer die Höhe h3 gewählt wird, desto größer wird die Oberfläche der betreffenden Bonddrahtschleife und damit einhergehend auch die Wärmeaustauschfläche zu einem den Bonddrahtabschnitt 3 umgebenden Kühlfluid. Die Höhe h3 ist grundsätzlich beliebig, sinnvoll sind auf jeden Fall Werte von größer oder gleich 2 mm. Da die Differenztemperatur zwischen dem Bonddraht 3 und einem den Bonddraht 3 umgebenden Kühlfluid an weit von der untersten Metallisierungsschicht 12 beabstandeten Stellen des Bonddrahtes 3 sehr gering ist, tritt an diesen Stellen kein signifikanter zusätzlicher Kühlungseffekt des Bonddrahtes 3 mehr auf, so dass große Werte für die Höhe h3 zwar den Gesamtkühlungseffekt nicht verschlechtern, allerdings auch keinen spürbaren Vorteil mehr bieten. In diesem Sinne wurden beispielsweise bei Bonddrähten 3 mit einem Durchmesser von bis zu 500 μm (außerhalb von Bondstellen 31) Höhen h3 von kleiner oder gleich 6 mm als zweckmäßig ermittelt.
  • Gemäß einer in 4 gezeigten alternativen Ausgestaltung sind die Bondstellen 31 benachbarter Bonddrahtabschnitte 3 in Richtung der Geraden, entlang denen die Bondstellen 31 der einzelnen Bonddrahtabschnitt 3 angeordnet sind, um einen Abstand d33 gegeneinander versetzt. Der Abstand d33 kann beispielsweise größer 0 und kleiner oder gleich 0,5·d3 sein. Mit einer solchen Anordnung, bei der die Bondstellen 31 benachbarter Bonddrahtabschnitte 3 auf Lücke gesetzt sind, können zum Einen die vorangehend beschriebenen Abschattungseffekte verringert werden, zum Anderen lässt sich damit der Abstand a3 benachbarter Bonddrahtabschnitte 3 verringern, da der zur Herstellung der Bondstellen 31 eingesetzte Bondmeißel weniger stark durch die Bondstellen 31 benachbarter, bereits gebondeter Bonddrahtabschnitte 3 behindert wird.
  • 5 zeigt einen Vertikalschnitt durch einen vergrößerten Abschnitt der in 4 gezeigten Substratanordnung in einer Schnittebene E2. In dieser Darstellung ist der Versatz d33 der Bondstellen 31 benachbarter Bonddrahtabschnitte 3 nochmals verdeutlicht. Für die Größen d3, d33 und h3 sowie a3 gelten die in Bezug auf die 1 bis 4 angegebenen Werte bzw. Wertebereiche.
  • Gemäß einer alternativen, in 6 gezeigten Ausgestaltung können die zwischen benachbarten Bondstellen 31 ausgebildeten Bonddrahtschleifen auch flach ausgeführt sein und z. B. eine Höhe h3 aufweisen, die geringer ist als der Abstand d3 benachbarter Bondstellen 31 desselben Bonddrahtabschnittes 3. Dies ermöglicht es, wie in 7 gezeigt ist, mehrere Bonddrahtabschnitte 3a, 3b, 3c, 3d, 3e stapelartig übereinander anzuordnen, sodass der unterste Bonddrahtabschnitt 3a an Bondstellen 31 unmittelbar an die unterste Metallisierungsschicht 12 gebondet ist, und die weiteren Bonddrahtabschnitte 3b, 3c, 3d, 3e an Bondstellen 32 an die jeweils darunter liegende Bondstelle 32 bzw. 31 des unmittelbar darunterliegenden Bonddrahtabschnittes 3a, 3b, 3c bzw. 3d gebondet sein. Die Gesamtzahl N der Bonddrahtabschnitte 3a, 3b, 3c, 3d, 3e eines Bonddrahtstapels 30 ist grundsätzlich beliebig. Bei Versuchen haben sich Bonddrahtstapel 30 mit einer Gesamtzahl von zwei bis vier aufeinander gestapelten Bonddrahtabschnitten 3a, 3b, 3c, 3d, 3e bewährt. Die Höhe h30 des Bonddrahtstapels 30, d. h. seine Höhe bezogen auf die untere Oberfläche der untersten Metallisierungsschicht 12, ist größer als der N-fache Bonddrahtdurchmesser. Sie kann beispielsweise 0,6 mm bis 8 mm betragen. Der Abstand d3 benachbarter Bondstellen 31 kann ebenso gewählt werden wie bei den vorangehenden Beispielen.
  • 8 zeigt einen Vertikalschnitt durch eine Leistungshalbleitermodulanordnung mit einem Leistungshalbleitermodul, das eine vorangehend erläuterte Substratanordnung umfasst, sowie einen oder mehrere Leistungshalbleiterchips 4, die auf die oberste Metallisierungsschicht 11 des Schaltungsträgers 2 aufgebracht sind. Bei den Leistungshalbleiterchips 4 kann es sich z. B. um IGBTs, MOSFETs, JFETs, Dioden, Thyristoren oder beliebige andere Leistungshalbleiterchips handeln.
  • Außerdem weist das Leistungshalbleitermodul ein Gehäuse 7 auf, welches nur schematisch angedeutet ist. Die bestückte Schaltungsanordnung kann dabei starr oder elastisch mit dem Gehäuse 7 verbunden sein. Der Leistungshalbleiterchip 4 weist einen Halbleiterkörper 40 mit einer oberen Metallisierung 41 und einer unteren Metallisierung 42 auf. Mit seiner unteren Metallisierung 42 ist der Leistungshalbleiterchip 4 thermisch und optional auch elektrisch leitend über eine flächige Verbindungsschicht 61 mit der obersten Metallisierungsschicht 11 des Substrats 2 verbunden. Bei der Verbindungsschicht 61 kann es sich beispielsweise um eine Lotschicht handeln, um eine Klebeschicht, z. B. mit einem elektrisch leitenden Kleber, oder um eine Niedertemperaturdrucksinterverbindung.
  • Die obere Chipmetallisierung 41 kann außerdem an weitere Abschnitte der obersten Metallisierungsschicht 11 angeschlossen sein. Bei der Anordnung gemäß 8 wird hierzu beispielhaft ein Bonddraht 5 verwendet. Grundsätzlich können jedoch auch beliebige andere Verbindungsmittel, beispielsweise gelötete oder gebondete Kontaktbügel, eine auflaminierte Folienstruktur mit integrierten Leiterbahnen, oder eine flexible Leiterplatte verwendet werden.
  • Als Drahtstruktur ist, wie auch in den nachfolgenden 9 bis 17, lediglich beispielhaft die anhand der 4 und 5 erläuterte Drahtstruktur gezeigt. Grundsätzlich kann jedoch jede beliebige andere Drahtstruktur in gleicher Weise eingesetzt werden.
  • Die in 8 gezeigte Leistungshalbleitermodulanordnung weist außerdem einen Fluidkühlkörper 9 auf, der mit einer Kammer 91 versehen ist, die zur Aufnahme eines Kühlfluids dient und welche eine Aussparung aufweist, die durch das Substrat 2 unter Verwendung eines Dichtmittels 95 hermetisch abgedichtet ist. Nach der Montage des Leistungshalbleitermoduls 100 an dem Fluidkühlkörper 9 ist die Drahtstruktur mit ihren Bonddrahtabschnitten 3 vollständig oder zumindest teilweise in der Kammer 91 angeordnet.
  • Bei der in 8 gezeigten Ausgestaltung ist das Dichtmittel 95 als Dichtschnur ausgebildet, die in eine Nut eingelegt ist und die die Aussparung der Kammer 91 ringförmig umschließt. Bei der Anordnung gemäß 8 wirkt die Dichtschnur gegen die unterste Metallisierungsschicht 12 des Substrats 2. Um bei Verwendung einer Dichtschnur als Abdichtmittel 95 eine wirksame Abdichtung zu erreichen, muss das Substrat 2 bzw. das gesamte Leistungshalbleitermodul mittels einer Anpresskraft F in Richtung des Fluidkühlkörpers 9 gepresst werden. Die Anpresskraft auf das Substrat 2 kann dabei durch das Gehäuse 7 selbst erzeugt werden, beispielsweise wenn dieses gegen den Fluidkühlkörper 9 gepresst wird, oder durch ein Anpresselement wie beispielsweise einen mit dem Gehäuse gekoppelten Rahmen, der eine Anpresskraft, mit der das Gehäuse gegen den Fluidkühlkörper 9 gepresst wird, auf das Substrat 2 überträgt. Das Anpressen des Gehäuses 7 an den Fluidkühlkörper 9 kann z. B. durch Verschrauben, Verklammern oder Verrasten des Gehäuses mit dem Fluidkühlkörper 9 erfolgen. Eine Befestigungsmöglichkeit ist bei den Anordnungen gemäß 8 und den folgenden Figuren zwar vorhanden, aber nicht dargestellt.
  • Um eine möglichst gute Kühlwirkung zu erreichen, insbesondere, wenn der Fluidkühlkörper 9 von einem Kühlfluid durchströmt wird, ist es vorteilhaft, wenn der Abstand d39 zwischen der Kühlstruktur mit den Bonddrahtabschnitten 3 und der der Aussparung 91 gegenüberliegenden Kammerwand 96 nicht zu groß gewählt wird, so dass ein signifikanter Teil des Kühlfluids gezwungen ist, zwischen den Bonddrahtschleifen hindurch zu strömen und dabei ständig im Bereich der Bonddrahtschleifen durch nachfließendes Kühlfluid ersetzt zu werden. In Versuchen hat sich für d39 ein Abstand von zwei Bonddrahtdurchmessern oder weniger als praktikabel erwiesen. Insbesondere kann der Abstand d39 auch gleich Null gewählt werden, so dass zumindest einige der Bonddrahtschleifen die Kammerwand 96 berühren.
  • 9 zeigt eine andere Ausgestaltung einer Leistungshalbleitermodulanordnung, die sich von der Leistungshalbleitermodulanordnung gemäß 8 dadurch unterscheidet, dass die Abdichtung des Dichtrings 95 nicht gegen die unterste Metallisierungsschicht 12 des Substrats 2 sondern gegen einen Isolationsträger 21 des Substrats 2 erfolgt.
  • Die Leistungshalbleitermodulanordnungen gemäß den 10 und 11 entsprechen den Leistungshalbleitermodulanordnungen gemäß den 8 bzw. 9 mit dem Unterschied, dass als Dichtmittel 95 eine klebrige Dichtraupe verwendet wird, die, bevor die Substratanordnung auf dem Fluidkühlkörper 9 montiert wird, um die Aussparung des Kammer 91 herum auf die Oberseite des Fluidkühlkörpers 9 aufgebracht und soweit ausgehärtet wird, dass sie Ihre Klebrigkeit verliert. Erst danach erfolgt die Montage der Substratanordnung auf dem Fluidkühlkörper 9. Als Material für die Dichtraupe eignet sich beispielsweise Silikon, oder PU und Epoxidharz, die von der Härte so eingestellt sind, das sie im ausgehärteten Zustand flexibel sind. Bei der Anordnung gemäß 10 erfolgt die Abdichtung gegen die unterste Metallisierungsschicht 12, bei der Anordnung gemäß 11 gegen einen Isolationsträger 21 des Substrats 2.
  • Bei den Leistungshalbleitermodulanordnungen gemäß den 12 und 13 wird als Dichtmittel 95 ein Kleber eingesetzt, der sich, wie in 12 gezeigt ist, von der obersten Metallisierungsschicht 11 um die Seitenfläche des Substrats 2 herum bis zur untersten Metallisierungsschicht 12 erstrecken kann, oder, wie in 13 gezeigt ist, nur um die Kante eines Isolationsträgers 21 des Substrats 2 herum.
  • Die Herstellung einer Substratanordnung umfassend ein Substrat 2, eine Drahtstruktur 3 sowie einen auf der obersten Metallisierungsschicht 11 angeordneten Halbleiterchip 4 erfolgt so, dass zunächst ein unbestücktes Substrat 2 bereitgestellt wird, auf dessen unterste Metallisierungsschicht 12 die Kühlstruktur mit einem oder mehreren separaten Bonddrahtabschnitten 3 gebondet wird. Erst danach wird die bislang unbestückte oberste Metallisierungsschicht 11 des Substrats 2 mit einem oder mehreren Leistungshalbleiterchips 4 bestückt und dann, falls dies zur Realisierung der gewünschten Schaltung erforderlich ist, elektrisch verschaltet.
  • Gemäß einer weiteren Ausgestaltung kann eine Substratanordnung auch durch Verbinden zweier Teilsubstrate 2a, 2b hergestellt werden. 14 zeigt oben ein erstes Teilsubstrat 2a mit einem Isolationsträger 21, dessen Hauptflächen mit Metallisierungsschichten 11 und 13 versehen sind. Die Metallisierungsschicht 11 ist zu Leiterbahnen und/oder Leiterflächen strukturiert. Ein zweites Teilsubstrat 2b weist ebenfalls einen flachen Isolationsträger 22 auf, dessen Hauptflächen mit Metallisierungsschichten 14 bzw. 12 versehen sind. Die Metallisierungsschichten 13, 14 und 12 können, unabhängig voneinander, beliebig strukturiert oder unstrukturiert sein. Die strukturierte Metallisierungsschicht 11 des ersten Teilsubstrats 2a ist mit einem Leistungshalbleiterchip 4 bestückt. Die Verbindung zwischen dem Leistungshalbleiterchip 4 und der Metallisierungsschicht 11 sowie eine optionale elektrische Verschaltung der oberen Chipmetallisierung 41 kann so erfolgen, wie dies anhand von 8 erläutert wurde.
  • Auf die Metallisierungsschicht 12 des zweiten Teilsubstrats 2b ist eine als Kühlstruktur dienende Drahtstruktur mit einem oder mehreren Bonddrahtabschnitten 3 gebondet. Nach der Bestückung des ersten Teilsubstrats 2a mit dem Leistungshalbleiterchip 4 und nach dem Bonden der Bonddrahtabschnitte 3 auf die Metallisierungsschicht 12 des zweiten Teilsubstrats 2b werden die Teilsubstrate 2a und 2b an ihren unbestückten Metallisierungsschichten 13 und 14 mittels einer Verbindungsschicht 62 flächig miteinander verbunden, so dass zwischen dem Leistungshalbleiterchip 4 und der Drahtstruktur ein geringer Wärmeübergangswiderstand besteht. Bei dem Verbindungsmittel 62 kann es sich beispielsweise um ein Lot, um einen thermisch leitenden Kleber oder um eine silberhaltige, mit einem Lösemittel versehene Paste zur Herstellung einer Niedertemperaturverbindung handeln. Im Falle eines Lotes kann die Verbindung durch Weichlöten, Diffusionslöten oder Reaktivlöten hergestellt werden.
  • Wie in 15 gezeigt ist, entsteht nach der Verbindung der bestückten Teilsubstrate 2a und 2b eine Schaltungsanordnung mit einem Substrat 2, welches die Teilsubstrate 2a, 2b sowie das Verbindungsmittel 62 umfasst. Die Metallisierungsschichten 11 und 12 bilden dann die oberste Metallisierungsschicht bzw. die unterste Metallisierungsschicht des Substrates 2. Ein Vorteil eines Substrates 2 mit insgesamt zwei oder mehr keramischen Isolationsträgerschichten 21, 22 gegenüber einem Substrat 2 mit nur einer keramischen Isolationsträgerschicht 21 besteht in der je nach Dicke und Material der Isolationsträgerschichten 21, 22 in einer etwa 5- bis 10-fach höheren Steifigkeit. Dadurch gibt der Substrataufbau beim Anlegen eines Betriebsdruckes an das Kühlfluid wesentlich weniger nach.
  • Optional kann die Schaltungsanordnung mit einem Gehäuse 7 versehen werden, wie dies bereits unter Bezugnahme auf 8 erläutert wurde. Ein solches Leistungshalbleitermodul, dessen Substrat zwei miteinander verbundene Teilsubstrate 2a, 2b umfasst, kann ebenso in eine Aussparung 91 eines Fluidkühlkörpers 9 unter hermetischer Abdichtung der Aussparung eingesetzt werden, wie dies beispielhaft anhand der 8 bis 13 bereits erläutert wurde. In 16 ist hierzu lediglich beispielhaft ein als Dichtschnur ausgebildetes, in eine Nut des Fluidkühlkörpers 9 eingesetztes Dichtmittel 95 entsprechend der Anordnung gemäß 8 gezeigt. Alternativ oder ergänzend kann eine Abdichtung auch mit anderen Varianten, wie sie z. B. anhand der 9 bis 13 erläutert wurden, realisiert werden.
  • Gemäß einer weiteren Ausgestaltung eines Leistungshalbleitermoduls mit einem aus zwei Teilsubstraten 2a, 2b zusammengesetzten Substrat 2 kann das zweite Teilsubstrat 2b auch nur lokal unterhalb eines zu entwärmenden Leistungshalbleiterchips 4 angeordnet sein. Im Falle mehrerer auf der obersten Metallisierungsschicht 11 des ersten Teilsubstrats 2a angeordneter Leistungshalbleiterchips 4 können auch mehrere zweite Teilsubstrate 2b nebeneinander und jeweils lokal unterhalb eines zu kühlenden Leistungshalbleiterchips 4 angeordnet werden. Ebenso ist es jedoch auch möglich, dass sich ein zweites Teilsubstrat 2b über zwei, mehrere oder alle auf der obersten Substratmetallisierung 11 angeordneten Leistungshalbleiterchips 4 erstreckt. Das zweite Teilsubstrat 2b kann somit nicht nur dieselbe Größe aufweisen wie das erste Teilsubstrat 2a, sondern auch kleiner oder größer als das erste Teilsubstrat 2a. Als Größe wird hierbei die Länge der längsten Kante des jeweiligen Teilsubstrats 2a bzw. 2b angesehen.
  • 18 zeigt eine perspektivische Ansicht einer untersten Substratmetallisierung 12, auf die eine Drahtstruktur mit Bonddrahtabschnitten 3 gebondet ist, wie sie anhand der 4 und 5 erläutert wurde.
  • Gemäß einer weiteren Ausgestaltung kann zur Bildung einer Drahtstruktur mit Bonddrahtabschnitten 3 ein als flaches Bändchen ausgebildeter und bei Bedarf vorgebogener Bonddraht 3 verwendet werden. Bei sämtlichen vorangehenden erläuterten Ausgestaltungen können für die jeweils gezeigten Bonddrahtabschnitte 3 vollständig oder zumindest teilweise anstelle von Bonddrähten mit kreisförmigem Querschnitt auch Bonddrähte verwendet werden, die als flache Bändchen ausgebildet sind. Die Breite b3 derartiger Bändchen kann z. B. 1 mm bis 3 mm betragen.
  • An den Stellen, an denen vorangehend Angaben in Abhängigkeit vom Bonddrahtdurchmesser gemacht wurden, ist bei bändchenförmigen Drahtstrukturen stattdessen die Dicke D3 des Bändchens 3 zu verwenden.
  • 20 zeigt einen Horizontalschnitt durch den in 8 dargestellten Fluidkühlkörper 9 bei entferntem Leistungshalbleitermodul in einer Schnittebene E3. In dieser Schnittansicht ist erkennbar, dass die Kammer 91 mit einer Einlassöffnung 93 und einer Auslassöffnung 94 versehen sein kann, um ein Kühlfluid in die Kammer 91 einzuleiten bzw. aus dieser abzuführen. Als Flussrichtung des Kühlfluids wird nachfolgend eine Richtung von der Einlassöffnung 93 zur Auslassöffnung 94 verstanden. Sie ist in den 20 bis 22 durch einen Pfeil dargestellt. Um die Verbindung des Fluidkühlkörpers 9 z. B. zu einem Schlauchanschluss, zu erleichtern, können die Einlassöffnung 93 und die Auslassöffnung 94 beispielsweise mit Gewinden 93a bzw. 94a versehen sein. Grundsätzlich können jedoch auch beliebige andere Anschlusstechniken wie z. B. Schlaunippel oder dergleichen verwendet werden.
  • 21 zeigt eine Draufsicht auf den in 8 dargestellten Fluidkühlkörper 9 bei entferntem Leistungshalbleitermodul und bei entfernten Abdichtmittel 95. Diese Ansicht zeigt somit die bei der Anordnung gemäß 8 durch das Substrat 2 hermetisch abgedichtete Aussparung der Kammer 91, um die herum eine ringförmig geschlossene Nut 92 zur Aufnahme einer Dichtschnur verläuft.
  • 22 zeigt dieselbe Ansicht nach dem Einsetzen einer Dichtschnur 95 in die Nut 92.
  • Die Durchflussrichtung des Kühlfluids kann in Bezug auf die Ausrichtung der Bonddrahtabschnitte 3 zueinander, wie dies in den 23, 24 und 25 gezeigt ist, in einem beliebigen Winkel schräg, parallel oder senkrecht zum Verlauf der Bonddrahtabschnitte 3 gewählt werden.
  • Um bei einer Leistungshalbleitermodulanordnung, die, wie in den 8 bis 13, 16 und 17 beispielhaft gezeigt ist, eine an einem Fluidkühlkörper 9 montierte Substratanordnung umfasst, die Ausbildung eines galvanischen Elements des damit verbundenen Abbaus des unedelsten der beteiligten Metalle zu vermeiden, können die unterste Metallisierungsschicht 12 des Substrats 2, der Fluidkühlkörper 9 und die Drahtstruktur Oberflächen aus demselben Metall aufweisen und optional aus demselben Metall gebildet sein. Grundsätzlich können beliebige Metalle eingesetzt werden, aufgrund des geringen Gewichtes bei zugleich guter Wärmeleitfähigkeit eignen sich jedoch besonders Aluminium oder eine Aluminiumlegierung.
  • Die oberste Metallisierungsschicht 11 kann wegen der damit verbundenen guten elektrischen und thermischen Leitfähigkeit aus Kupfer oder einer Kupferlegierung gebildet sein, oder aus Aluminium oder einer Aluminiumlegierung. Um die Lötbarkeit der obersten Metallisierungsschicht 11 zu gewährleisten, kann diese optional mit einer Oxidationsschutzschicht versehen werden, die beispielsweise bei einer Metallisierungsschicht 12 aus Kupfer oder aus einer Kupferlegierung die Ausbildung von Kupferoxid an der später zu lötenden Oberfläche verhindert. Ebenso ist es möglich, dass die oberste Metallisierungsschicht, falls diese beispielsweise aus Aluminium oder einer Aluminiumlegierung besteht, mit einer optionalen, dünnen Schicht beispielsweise aus Nickel und/oder Silber und/oder Gold versehen ist, um die Lötbarkeit zu verbessern.
  • Als Materialien für die vorangehend erläuterten Dielektrikumsschichten 21, 22 eignen sich wegen ihrer guten Wärmeleitfähigkeit unter anderem Keramiken wie z. B. Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN), Siliziumnitrid (Si3N4), oder Berylliumoxid (BeO). Die Metallisierungsschichten 11, 12, 13, 14 eines Substrats 2 können, unabhängig voneinander und in beliebigen Kombinationen miteinander, beispielsweise mit einem der folgenden Verfahren mit einer Isolationsschicht 21, 22 verbunden werden:
    Bei einer Metallisierungsschicht 11, 12, 13, 14 aus Kupfer oder einer Kupferlegierung: Das DCB-Verfahren (DCB = direct copper bonding), bei dem die betreffende Metallisierungsschicht 11, 12, 13, 14 unmittelbar mit der Isolationsschicht 21, 22 aus Aluminiumoxid (Al2O3) oder Aluminiumnitrid (AlN) mit einer Aluminiumoxid aufweisenden Oberfläche verbunden wird.
  • Bei einer Metallisierungsschicht 11, 12, 13, 14 aus Aluminium oder einer Aluminiumlegierung: Das DAB-Verfahren (DAB = direct aluminum bonding), bei dem die betreffende Metallisierungsschicht 11, 12, 13, 14 unmittelbar mit der Isolationsschicht 21, 22 verbunden wird.
  • Bei einer Metallisierungsschicht 11, 12, 13, 14 aus Aluminium oder einer Aluminiumlegierung: Das TLP-Verfahren (TLP = transient liquid phase), wie es in Y. Kuromitsu et. al: ”Direct bonded aluminum an aluminum nitride substrates via a transient liquid and its application”, CIPS 2010, 16. bis 18. März 2010, Nürnberg, VDE Verlag GmbH Berlin, Offenbach, ISBN 978-3-8007-3212-8, Seiten 357–362, beschrieben ist.
  • Bei einer Metallisierungsschicht 11, 12, 13, 14 aus Cu oder Al: Das AMB-Verfahren (AMB = active metal brazing), bei dem die betreffende Metallisierungsschicht 11, 12, 13, 1 unmittelbar mit der Isolationsschicht 21, 22 aus Al2O3, AlN, Si3N4 oder BeO verbunden wird.
  • Beispielsweise kann bei einem Substrat 2 die oberste Metallisierungsschicht 11 aus Kupfer oder einer Kupferlegierung bestehen und die unterste Metallisierungsschicht 12 aus Aluminium oder einer Aluminiumlegierung. Ein solches Substrat 2 lässt sich mit nur einer einzigen zwischen der obersten Metallisierungsschicht 11 und der untersten Metallisierungsschicht 12 angeordneten Isolationsschicht 21 realisieren, oder aber mit zwei oder mehr zwischen der obersten Metallisierungsschicht 11 und der untersten Metallisierungsschicht 12 angeordneten Isolationsschichten 21, 22. Im zuletzt genannten Fall kann ein Substrat 2 z. B. ein erstes Teilsubstrat 2a und ein mit diesem verbundenes zweites Teilsubstrat 2b umfassen (siehe z. B. die 14 bis 17), von denen das erste Teilsubstrat 2a als DCB-Substrat mit Metallisierungsschichten 11 und 13 aus Kupfer oder einer Kupferlegierung ausgebildet ist, und von denen das zweite Teilsubstrat 2b Metallisierungsschichten 12 und 14 aus Aluminium oder einer Aluminiumlegierung aufweist.
  • Bei einer weiteren erfolgreich erprobten Variante eines Substrates 2 mit nur einer einzigen Isolationsschicht 21 sind die oberste Metallisierungsschicht 11 und die unterste Metallisierungsschicht 12 aus Kupfer gebildet, wobei die unterste Metallisierungsschicht 12 zusätzlich mit einer Beschichtung aus Nickel oder Aluminium versehen ist, die eine Schichtdicke im Bereich von 10 μm bis 100 μm aufweist und z. B. durch Kaltgasspritzen hergestellt werden kann, oder die eine Schichtdicke im Bereich von 1 μm bis 20 μm aufweist und z. B. durch Sputtern oder Aufdampfen hergestellt werden kann.
  • Die Dicken der einzelnen Metallisierungsschichten 11, 12, 13, 14 eines Substrats 2 können z. B., unabhängig voneinander und in beliebigen Kombinationen miteinander, jeweils im Bereich von 0,2 mm bis 0,6 mm, liegen. Die Dicken der Isolationsschichten 21, 22 können z. B., unabhängig voneinander und in beliebigen Kombinationen miteinander, jeweils im Bereich von 0,2 mm bis 1,2 mm, liegen.
  • Als Material für die Drahtstruktur eignet sich vor allem das Material oder eine Legierung mit dem Material der untersten Metallisierungsschicht 12, z. B. Al, AlMg oder Cu. Außerdem kann beispielsweise ein Aluminiumummantelter Kupferdraht verwendet werden.

Claims (22)

  1. Substratanordnung (1) mit einem flachen Substrat (2), das eine zu Leiterbahnen und/oder Leiterflächen strukturierte oberste Metallisierungsschicht (11) aufweist, eine unterste Metallisierungsschicht (12), die auf einer der obersten Metallisierungsschicht (11) abgewandten Seite des Substrats (2) angeordnet ist, sowie eine als flaches dielektrisches Plättchen ausgebildete Isolationsschicht (21), die zwischen der obersten Metallisierungsschicht (11) und der untersten Metallisierungsschicht (12) angeordnet ist, wobei – die oberste Metallisierungsschicht (11) vollständig unbestückt ist; – die unterste Metallisierungsschicht (12) nicht mit einem oder mehreren aktiven elektrischen Bauelementen bestückt ist; – eine Drahtstruktur, die an die unterste Metallisierungsschicht (12) gebondet ist, wenigstens einen zusammenhängenden Bonddrahtabschnitt (3) umfasst; und – die Isolationsschicht (21) als Keramikschicht (21, 22) ausgebildet ist.
  2. Substratanordnung (1) nach Anspruch 1, bei der die unterste Metallisierungsschicht (12) zusammenhängend ausgebildet ist.
  3. Substratanordnung (1) nach einem der vorangehenden Ansprüche, bei der die unterste Metallisierungsschicht (12) eine Gesamtfläche aufweist und bei der die Drahtstruktur an einer Vielzahl von Bondstellen (31) an die unterste Metallisierungsschicht (12) gebondet ist, wobei eine mittlere Flächendichte dieser Bondstellen (31) bezogen auf die Gesamtfläche der untersten Metallisierungsschicht (12) größer ist als 10 Bondstellen/cm2.
  4. Substratanordnung (1) nach einem der vorangehenden Ansprüche, bei der die Drahtstruktur bezogen auf die unterste Metallisierungsschicht (12) eine Höhe (h3) von wenigstens 2 mm aufweist.
  5. Substratanordnung (1) nach einem der vorangehenden Ansprüche, bei der von dem wenigstens einen zusammenhängenden Bonddrahtabschnitt (3) der Drahtstruktur zumindest einer an mehreren voneinander beabstandeten Bondstellen (31) an die unterste Metallisierungsschicht (12) gebondet ist; benachbarte dieser Bondstellen (31) jeweils einen Abstand (d3) von wenigstens 2 mm aufweisen; zwischen benachbarten dieser Bondstellen (31) jeweils eine Bonddrahtschleife ausgebildet ist.
  6. Substratanordnung (1) nach einem der vorangehenden Ansprüche, bei der die Drahtstruktur wenigstens zwei der Bonddrahtabschnitte (3) umfasst, die an jeweils mehreren Bondstellen (31) unmittelbar an die unterste Metallisierungsschicht (12) gebondet sind, wobei die mehreren Bondstellen (31) des einen der zwei Bonddrahtabschnitte (3) entlang einer ersten Geraden hintereinander angeordnet sind; die mehreren Bondstellen (31) des anderen der zwei Bonddrahtabschnitte (3) entlang einer zweiten Geraden hintereinander angeordnet sind, die parallel zur ersten Geraden verläuft.
  7. Substratanordnung (1) nach Anspruch 6, bei der die mehreren Bondstellen des anderen der Bonddrahtabschnitte (3) in Richtung der zweiten Geraden versetzt zu den mehreren Bondstellen (31) des einen der Bonddrahtabschnitte (3) angeordnet sind.
  8. Substratanordnung (1) nach einem der vorangehenden Ansprüche, bei der die Drahtstruktur einen Bonddrahtstapel (30) mit mehreren in einer Richtung senkrecht zur untersten Metallisierungsschicht (12) aufeinanderfolgend angeordnete, aufeinander gestapelte Bonddrahtabschnitte (3a, 3b, 3c, 3d, 3e) aufweist; ein erster (3a) der Bonddrahtabschnitte des Bonddrahtstapels (30) an mehreren Bondstellen (31) unmittelbar an die unterste Metallisierungsschicht (12) gebondet ist; jeder weitere (3b, 3c, 3d, 3e) der Bonddrahtabschnitte des Bonddrahtstapels (30) mittels weiterer Bondstellen (32) an die Bondstellen (31, 32) des dem jeweiligen Bonddrahtabschnittes (3b, 3c, 3d, 3e) in Richtung der untersten Metallisierungsschicht (12) nächstgelegenen Bonddrahtabschnittes (3a, 3b, 3c, 3d) gebondet ist.
  9. Substratanordnung nach einem der vorangehenden Ansprüche, bei der die Drahtstruktur und die unterste Metallisierungsschicht (12) jeweils eine Oberfläche aufweisen, die vollständig aus Aluminium oder einer Aluminiumlegierung oder aus Kupfer oder einer Kupferlegierung bestehen.
  10. Substratanordnung nach einem der vorangehenden Ansprüche, bei der die oberste Metallisierungsschicht (11) aus Kupfer oder einer Kupferlegierung besteht.
  11. Substratanordnung nach einem der vorangehenden Ansprüche, bei der die unterste Metallisierungsschicht (12) aus Aluminium oder aus Kupfer oder aus einer Aluminiumlegierung oder aus einer Kupferlegierung besteht.
  12. Substratanordnung (1) nach einem der vorangehenden Ansprüche, bei der das Substrat (2) ein erstes Teilsubstrat (2a) und ein zweites Teilsubstrat (2b) umfasst, wobei das erste Teilsubstrat (2a) eine erste Keramikschicht (21) aufweist, sowie eine erste Metallisierungsschicht (11) und eine zweite Metallisierungsschicht (13), die auf einander gegenüberliegenden Seiten der ersten Keramikschicht (21) angeordnet sind, und wobei die erste Metallisierungsschicht (11) durch die oberste Metallisierungsschicht (11) gegeben ist; das zweite Teilsubstrat (2b) eine zweite Keramikschicht (22) aufweist, sowie eine erste Metallisierungsschicht (14) und eine zweite Metallisierungsschicht (12), die auf einander gegenüberliegenden Seiten der zweiten Keramikschicht (22) angeordnet sind, und wobei die zweite Metallisierungsschicht (12) durch die unterste Metallisierungsschicht (12) gegeben ist; die Isolationsschicht (12) durch die erste Keramikschicht (21) oder durch die zweite Keramikschicht (22) gegeben ist.
  13. Substratanordnung nach Anspruch 12, bei der die zweite Metallisierungsschicht (13) des ersten Teilsubstrates (2a) und die erste Metallisierungsschicht (14) des zweiten Teilsubstrates (2b) durch eine flächige Lotschicht (62) oder eine Niedertemperaturdrucksinterverbindungsschicht miteinander verbunden sind.
  14. Verfahren zur Herstellung einer Substratanordnung mit folgenden Schritten: Bereitstellen einer nach einem der vorangehenden Ansprüche ausgebildeten Substratanordnung; Bestücken der obersten Metallisierungsschicht (11) der bereitgestellten Substratanordnung mit einem Halbleiterchip (4).
  15. Verfahren zur Herstellung eines Leistungshalbleitermoduls mit folgenden Schritten: Bereitstellen eines Gehäuses (7) und einer mit dem Gehäuse (7) verbundenen Substratanordnung (1), wobei die Substratanordnung (1) gemäß dem Verfahren nach Anspruch 14 hergestellt wird und wobei die oberste Metallisierungsschicht (11) einem Inneren des Gehäuses (7) zugewandt ist; so dass die Drahtstruktur (3) an einer Außenseite des Leistungshalbleitermoduls angeordnet ist.
  16. Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung umfassend ein Leistungshalbleitermodul, das gemäß dem Verfahren nach Anspruch 15 hergestellt wird, sowie einen mit dem Leistungshalbleitermodul verbundenen Fluidkühlkörper (9), der eine mit einer Aussparung versehene Kammer (91) aufweist, wobei die Drahtstruktur vollständig oder zumindest teilweise in der Kammer (91) angeordnet ist; und das Substrat (2) die Aussparung mittels eines Dichtmittels (95) hermetisch dicht abschließt.
  17. Verfahren gemäß Anspruch 16, bei dem die Kammer (91) eine dem Substrat (2) gegenüberliegende Kammerwand (96) aufweist, deren Abstand (d39) von der Drahtstruktur kleiner oder gleich dem Doppelten der Dicke (D3) eines Bonddrahtabschnittes (3) der Drahtstruktur ist.
  18. Verfahren gemäß Anspruch 16 oder 17, bei dem die Kammer (91) eine Einlassöffnung (93) aufweist, über die ein Kühlfluid in die Kammer (91) geleitet werden kann; die Kammer (91) eine Auslassöffnung (94) aufweist, über die ein in der Kammer (91) befindliches Kühlfluid aus der Kammer (91) abgeleitet werden kann; eine Vielzahl der Bonddrahtabschnitte (3) der Drahtstruktur umfasst, die jeweils an mehreren in Reihe linear hintereinander angeordneten Bondstellen (31) an die unterste Metallisierungsschicht (12) gebondet sind; die verschiedenen Reihen parallel zueinander angeordnet sind; die verschiedenen Reihen parallel oder senkrecht oder diagonal zu einer Kühlfluidflussrichtung verlaufen, die durch eine Richtung von der Einlassöffnung (93) zur Auslassöffnung (94) gegeben ist.
  19. Verfahren gemäß einem der Ansprüche 16 bis 18, bei dem die unterste Metallisierungsschicht (12), die Drahtstruktur und der Fluidkühlkörper (9) metallische Oberflächen aus demselben Metall aufweisen.
  20. Verfahren zur Herstellung einer Substratanordnung mit einem flachen Substrat (2), das eine zu Leiterbahnen und/oder Leiterflächen strukturierte oberste Metallisierungsschicht (11) aufweist, eine unterste Metallisierungsschicht (12), die auf der der obersten Metallisierungsschicht (11) abgewandten Seite des Substrats (2) angeordnet ist, sowie eine Isolationsschicht (21), die zwischen der obersten Metallisierungsschicht (11) und der untersten Metallisierungsschicht (12) angeordnet ist, wobei die oberste Metallisierungsschicht (11) mit einem Halbleiterchip (4) bestückt ist; an die unterste Metallisierungsschicht (12) eine Drahtstruktur gebondet ist, die wenigstens einen zusammenhängenden Bonddrahtabschnitt (3) umfasst; das Substrat (2) mit folgenden Schritten hergestellt wird: Bereitstellen eines ersten Teilsubstrats (2a), das eine erste Keramikschicht (21) aufweist, sowie eine erste Metallisierungsschicht (11) und eine zweite Metallisierungsschicht (13), die auf einander gegenüberliegenden Seiten der ersten Keramikschicht (21) angeordnet sind; Bereitstellen eines zweiten Teilsubstrats (2b), das eine zweite Keramikschicht (22) aufweist, sowie eine erste Metallisierungsschicht (14) und eine zweite Metallisierungsschicht (12), die auf einander gegenüberliegenden Seiten der zweiten Keramikschicht (22) angeordnet sind; Verbinden des ersten Teilsubstrates (2a) und des zweiten Teilsubstrates (2b) durch Herstellen einer flächigen Verbindung zwischen der zweiten Metallisierungsschicht (13) des ersten Teilsubstrates (2a) und der ersten Metallisierungsschicht (14) des zweiten Teilsubstrates (2b), wobei die erste Metallisierungsschicht (11) des ersten Teilsubstrats (2a) die oberste Metallisierungsschicht (11) bildet; die zweite Metallisierungsschicht (12) des zweiten Teilsubstrats (2b) die unterste Metallisierungsschicht (12) bildet; und die erste Keramikschicht (21) die Isolationsschicht (21) bildet, wobei die Drahtstruktur vor dem Verbinden des ersten Teilsubstrates (2a) und des zweiten Teilsubstrates (2b) an die zweite Metallisierungsschicht (12) des zweiten Teilsubstrates (2b) gebondet wird.
  21. Verfahren gemäß Anspruch 20, bei dem die zweite Metallisierungsschicht (13) des ersten Teilsubstrates (2a) und die erste Metallisierungsschicht (14) des zweiten Teilsubstrates (2b) mittels eines als Lot oder als Kleber ausgebildeten Verbindungsmittels (62) flächig miteinander verbunden werden.
  22. Verfahren gemäß Anspruch 20 oder 21, bei dem die erste Metallisierungsschicht (11) vor, zusammen mit, oder nach dem Verbinden des ersten Teilsubstrates (2a) und des zweiten Teilsubstrates (2b) mit einem Halbleiterchip (4) bestückt wird.
DE102010003533A 2010-03-31 2010-03-31 Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung Active DE102010003533B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010003533A DE102010003533B4 (de) 2010-03-31 2010-03-31 Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
CN201110079967XA CN102208380A (zh) 2010-03-31 2011-03-31 冷却结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010003533A DE102010003533B4 (de) 2010-03-31 2010-03-31 Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung

Publications (2)

Publication Number Publication Date
DE102010003533A1 DE102010003533A1 (de) 2011-10-06
DE102010003533B4 true DE102010003533B4 (de) 2013-12-24

Family

ID=44649916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010003533A Active DE102010003533B4 (de) 2010-03-31 2010-03-31 Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung

Country Status (2)

Country Link
CN (1) CN102208380A (de)
DE (1) DE102010003533B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872332B2 (en) 2012-04-30 2014-10-28 Infineon Technologies Ag Power module with directly attached thermally conductive structures
FR2990795B1 (fr) * 2012-05-16 2015-12-11 Sagem Defense Securite Agencement de module electronique de puissance
DE102012211952B4 (de) * 2012-07-09 2019-04-25 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
US9731370B2 (en) * 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
US9275926B2 (en) 2013-05-03 2016-03-01 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
EP3276657B1 (de) * 2016-07-27 2022-09-07 Infineon Technologies AG Kühler, leistungshalbleitermodulanordnung mit kühler und verfahren zur herstellung davon
DE102016117843A1 (de) 2016-09-21 2018-03-22 Infineon Technologies Ag Mit Kühlfluid gekühlte und eine Abschirmschicht umfassende Packung
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
CN109175366B (zh) * 2018-10-12 2019-10-08 华中科技大学 一种用于高温激光选区烧结的光学热力防护及冷却***
US11705387B2 (en) 2020-09-02 2023-07-18 Infineon Technologies Ag Multi-layer interconnection ribbon

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514906A (en) * 1993-11-10 1996-05-07 Fujitsu Limited Apparatus for cooling semiconductor chips in multichip modules
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
US20020066953A1 (en) * 1998-12-10 2002-06-06 Yutaka Ishiwata Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer
JP2004103936A (ja) * 2002-09-11 2004-04-02 Mitsubishi Electric Corp 電力半導体装置およびその製造方法
JP2004119939A (ja) * 2002-09-30 2004-04-15 Mitsubishi Electric Corp 冷却装置
DE10333315A1 (de) * 2003-07-22 2005-03-10 Eupec Gmbh & Co Kg Leistungshalbleitermodul
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514906A (en) * 1993-11-10 1996-05-07 Fujitsu Limited Apparatus for cooling semiconductor chips in multichip modules
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
US20020066953A1 (en) * 1998-12-10 2002-06-06 Yutaka Ishiwata Insulating substrate including multilevel insulative ceramic layers joined with an intermediate layer
JP2004103936A (ja) * 2002-09-11 2004-04-02 Mitsubishi Electric Corp 電力半導体装置およびその製造方法
JP2004119939A (ja) * 2002-09-30 2004-04-15 Mitsubishi Electric Corp 冷却装置
DE10333315A1 (de) * 2003-07-22 2005-03-10 Eupec Gmbh & Co Kg Leistungshalbleitermodul
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung

Also Published As

Publication number Publication date
CN102208380A (zh) 2011-10-05
DE102010003533A1 (de) 2011-10-06

Similar Documents

Publication Publication Date Title
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102011083218B4 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
EP2397754B1 (de) Trägerkörper für Bauelemente oder Schaltungen
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE10009678C1 (de) Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
DE202012100090U1 (de) Halbleiteranordnung mit plattierter Basisplatte
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
WO2010136017A1 (de) Gekühlte elektrische baueinheit
DE102012208146A1 (de) Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102010041714A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102009001722A1 (de) Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE10229712B4 (de) Halbleitermodul
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE102009022877B4 (de) Gekühlte elektrische Baueinheit
WO2017064270A1 (de) Laserstrahlungsquelle und verfahren zur herstellung einer laserstrahlungsquelle und verwendung eines lötprozesses
WO2009052814A2 (de) Kühlvorrichtung für halbleiterbauelemente, halbleiter-kühlanordnung und verfahren zu deren herstellung
DE102018115509A1 (de) Wärmedissipationsvorrichtung, Halbleiterpackagingsystem und Verfahren zum Herstellen derselben
DE102012207470B3 (de) Verfahren zur herstellung einer halbleitermodulanordnung

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20140325