DE102015118664A1 - Verfahren zur herstellung eines leistungshalbleitermoduls - Google Patents

Verfahren zur herstellung eines leistungshalbleitermoduls Download PDF

Info

Publication number
DE102015118664A1
DE102015118664A1 DE102015118664.0A DE102015118664A DE102015118664A1 DE 102015118664 A1 DE102015118664 A1 DE 102015118664A1 DE 102015118664 A DE102015118664 A DE 102015118664A DE 102015118664 A1 DE102015118664 A1 DE 102015118664A1
Authority
DE
Germany
Prior art keywords
layer
contact element
metal foil
base layer
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015118664.0A
Other languages
English (en)
Other versions
DE102015118664B4 (de
Inventor
Olaf Hohlfeld
Guido Boenig
Edward Fuergut
Martin Gruber
Irmgard Escher-Pöppel
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015118664.0A priority Critical patent/DE102015118664B4/de
Priority to CN201610966185.0A priority patent/CN106653619B/zh
Priority to US15/337,733 priority patent/US10096584B2/en
Publication of DE102015118664A1 publication Critical patent/DE102015118664A1/de
Application granted granted Critical
Publication of DE102015118664B4 publication Critical patent/DE102015118664B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Zur Herstellung eines Leistungshalbleitermoduls wird ein Schaltungsträger (2) mit einem Halbleiterchip (1) und mit einem elektrisch leitenden Kontaktelement (3) bestückt. Nach dem Bestücken werden der Halbleiterchip (1) und das Kontaktelement (3) in eine dielektrische Einbettmasse (4) eingebettet, und das Kontaktelement (3) wird freigelegt. Außerdem wird eine elektrisch leitende Basisschicht (5) erzeugt, die das freigelegte Kontaktelement (3) elektrisch kontaktiert und die auf der Einbettmasse (4) und dem freigelegten Kontaktelement (3) aufliegt. Auf die Basisschicht (5) wird mittels einer elektrisch leitenden Verbindungsschicht (6) eine vorgefertigte Metallfolie (7) aufgebracht.

Description

  • Die vorliegende Erfindung betrifft Leistungshalbleitermodule. Die elektrische Kontaktierung von Leistungshalbleitermodulen gestaltet sich wegen der erforderlichen Stromtragfähigkeit der Modulanschlüsse als sehr aufwändig.
  • Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines Leistungshalbleitermoduls bereitzustellen, das elektrische Anschlusskontakte aufweist, die eine hohe Stromtragfähigkeit aufweisen und die einfach herzustellen sind. Diese Aufgabe wird durch ein Verfahren zur Herstellung eines Leistungshalbleitermoduls gemäß Anspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Zur Herstellung eines Leistungshalbleitermoduls wird ein Schaltungsträger mit einem Halbleiterchip und mit einem elektrisch leitenden Kontaktelement bestückt. Nach dem Bestücken werden der Halbleiterchip und das Kontaktelement in eine dielektrische Einbettmasse eingebettet, und das Kontaktelement wird freigelegt. Außerdem wird eine elektrisch leitende Basisschicht erzeugt, die das freigelegte Kontaktelement elektrisch kontaktiert und die auf der Einbettmasse und dem freigelegten Kontaktelement aufliegt. Auf die Basisschicht wird mittels einer elektrisch leitenden Verbindungsschicht eine vorgefertigte Metallfolie aufgebracht.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Die Darstellung in den Figuren ist nicht maßstäblich. Es zeigen:
  • 1 bis 5 verschiedene Schritte eines Verfahrens zur Herstellung eines Leistungshalbleitermoduls, das eine vorgefertigte Metallfolie mit hoher Stromtragfähigkeit aufweist.
  • 6 eine Verfahren, bei dem die vorgefertigte Metallfolie und darunter liegende Leiterschichten gemeinsam strukturiert werden.
  • 7 und 8 verschiedene Schritte eines Verfahrens, bei dem die vorgefertigte Metallfolie strukturiert ist und als Maske zur Strukturierung darunter liegender Leiterschichten verwendet wird.
  • 9 eine Verfahren, bei dem ein Kontaktelement als Bonddraht ausgebildet ist, der beim Freilegen unterbrochen wird.
  • 10 eine Verfahren, bei dem ein Kontaktelement als Säule oder als Klötzchen ausgebildet ist.
  • 11 ein Beispiel eines Halbleitermoduls mit einem als Leiterrahmen ausgebildeten Schaltungsträger.
  • 1 zeigt einen Querschnitt durch einen Schaltungsträger 2, der mit einem oder mehreren Halbleiterchips 1 sowie mit einem oder mehreren elektrisch leitenden Kontaktelementen 3 bestückt ist. Die Kontaktelemente 3 sind lediglich beispielhaft als Bonddrähte dargestellt.
  • Der Schaltungsträger 2 weist einen dielektrischen Isolationsträger 20 auf, der als flaches Plättchen ausgebildet ist und der eine obere Hauptfläche sowie eine dieser entgegengesetzte untere Hauptfläche aufweist. Auf die obere Hauptfläche des Isolationsträgers 20 ist eine obere Metallisierungsschicht 21 aufgebracht, die optional zu Leiterbahnen und/oder Leiterflächen strukturiert sein kann. Außerdem ist auf die untere Hauptfläche des Isolationsträgers 20 eine optionale untere Metallisierungsschicht 22 aufgebracht, die unstrukturiert ist, alternativ aber auch strukturiert sein kann. Die dem Isolationsträger 20 abgewandte Seite der oberen Metallisierungsschicht 21 bildet die Oberseite 2t des Schaltungsträgers 2. Sofern eine untere Metallisierungsschicht 22 vorhanden ist, bildet deren dem Isolationsträger 20 abgewandte Seite die Unterseite 2b des Schaltungsträgers 2.
  • Die Metallisierungsschichten 21 und 22 sind mit dem Isolationsträger 20 fest und stoffschlüssig verbunden. Insbesondere kann die obere Metallisierungsschicht 21 über ihre gesamte, dem Isolationsträger 20 zugewandte Seite fest und stoffschlüssig mit dem Isolationsträger 20 verbunden sein. Entsprechend kann auch die untere Metallisierungsschicht 22 über ihre gesamte, dem Isolationsträger 20 zugewandte Seite fest und stoffschlüssig mit dem Isolationsträger 20 verbunden sein.
  • Der Isolationsträger 20 ist elektrisch isolierend. Er kann beispielsweise Keramik aufweisen oder aus Keramik bestehen. Geeignete Keramiken sind z.B. Aluminiumnitrid (AlN), Aluminiumoxid (Al2O3), Siliziumnitrid (Si3N4), Siliziumkarbid (SiC) oder Berylliumoxid (BeO) oder andere dielektrische Keramiken. Die obere Metallisierungsschicht 21 und die untere Metallisierungsschicht 22 können beispielsweise aus Kupfer, einer Kupferlegierung, Aluminium oder einer Aluminiumlegierung bestehen. Andere elektrisch gut leitende Metalle einschließlich Legierungen können jedoch ebenso eingesetzt werden.
  • Gemäß einem Beispiel kann es sich bei dem Schaltungsträger 2 um ein DCB-Substrat (DCB = direct copper bonded) handeln, bei dem die obere Metallisierungsschicht 21 und – sofern vorhanden – die untere Metallisierungsschicht 22 hergestellt werden, indem vorgefertigte Kupferfolien, die oberflächlich oxidiert sind, durch den DCB-Prozess mit einem keramischen Isolationsträger 20, beispielsweise aus Aluminiumoxid, verbunden werden.
  • Bei einem Halbleiterchip 1 kann es sich beispielsweise um eine Diode handeln, oder um einen steuerbaren Halbleiterschalter wie z.B. einen IGBT (Insulated Gate Bipolar Transistor), einen MOSFET (Metal Oxide Semiconductor Field Effect Transitor), einen JFET (Junction Field Effect Transitor), einen Thyristor, oder einen HEMT (High Electron Mobility Transistor). Bei einen solchen Halbleiterchip 1 kann es sich um ein so genanntes vertikales Bauelement handeln, das an seiner dem Schaltungsträger 2 zugewandten Unterseite eine untere Chipmetallisierung 12 aufweist, das an seiner dem Schaltungsträger 2 abgewandten Oberseite eine obere Chipmetallisierung 11 aufweist, und das an seiner unteren Chipmetallisierung 12, z.B. mittels einer beispielsweise durch Löten, Sintern oder elektrisch leitendes oder elektrisch isolierendes Kleben erzeugten Verbindungsschicht, elektrisch leitend mit der oberen Metallisierungsschicht 21 verbunden ist. Somit kann ein elektrischer Laststrom, der zwischen der oberen Chipmetallisierung 11 und der unteren Chipmetallisierung 12 fließt, auch über die obere Metallisierungsschicht 21 fließen. Im Fall von Löten wird ein Lot verwendet, im Fall von Sintern ein Metallpulver (z.B. ein Edelmetallpulver, beispielsweise ein Silberpulver), oder im Fall von Kleben ein Klebstoff. Im Sinne der vorliegenden Erfindung handelt es sich bei einer Chipmetallisierung wie z.B. der oberen und unteren Chipmetallisierung 11, 12 um einen Bestandteil eines vorgefertigten Halbleiterchips 1. Das bedeutet, dass die Chipmetallisierung bereits einen Bestandteil des Halbleiterchips 1 darstellt, bevor der Schaltungsträger 2 mit diesem Halbleiterchip 1 bestückt wird. Eine solche Chipmetallisierung kann auf einen Halbleiterkörper 10 des Halbleiterchips 1 aufgebracht werden, während sich der Halbleiterchip 1 noch im Waferverbund mit zum Halbleiterchip 1 identischen Halbleiterchips befindet, also während der Waferprozessierung.
  • Der Halbleiterkörper 10 des Halbleiterchips 1 weist ein beliebiges Halbleitergrundmaterial (z.B. Silizium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumnitrid oder beliebige andere in der Elektronik eingesetzte Halbleitermaterialien) auf, das ein oder mehrere p-dotierte und/oder n-dotierte Halbleiterzonen enthält. Die obere Chipmetallisierung 11 und die untere Chipmetallisierung 12 sind auf einander entgegengesetzte Seiten des Halbleiterkörpers 10 aufgebracht.
  • Bei der oberen Chipmetallisierung 11 und der unteren Chipmetallisierung 12 kann es sich je nach Art des betreffenden Halbleiterchips 1 um Drain und Source, um Source und Drain, um Emitter und Kollektor, um Kollektor und Emitter, um Anode und Kathode, oder um Kathode und Anode handeln. Sofern es sich bei dem Halbleiterchip 1 um ein steuerbares Halbleiterbauelement handelt, kann es noch einen in den Figuren nicht dargestellten Steueranschluss (d.h. einen Gate- oder Basisanschluss) aufweisen.
  • Wie in 1 gezeigt ist, kann jedes Kontaktelement 3 einen Abschnitt 31 aufweisen, der nach dem Bestücken des Schaltungsträgers 2 mit dem Kontaktelement 3 und vor dem nachfolgend beschriebenen Einbetten des Halbleiterchips 1 und des Kontaktelements 3 in eine Einbettmasse 4 einen Abstand d31 von mehr als 1 mm vom Schaltungsträger 2 aufweisen.
  • Im Sinne der vorliegenden Erfindung ist ein Schaltungsträger 2 mit einem Kontaktelement 3 bestückt, wenn das Kontaktelement 3 fest und stoffschlüssig mit dem Schaltungsträger 2 verbunden ist. Ein Schaltungsträger 2 ist beispielsweise auch dann mit einem mit einem Kontaktelement 3 bestückt, wenn zunächst ein Halbleiterchip 1 z.B. an seiner oberen Chipmetallisierung 11, mit einem Kontaktelement 3 versehen wird, und der Schaltungsträger 2 erst danach mit dem Verbund aus Halbleiterchip 1 und Kontaktelement 3 fest und stoffschlüssig verbunden wird. Ein Schaltungsträger 2 ist also auch dann mit einem Kontaktelement 3 bestückt, wenn die Verbindung zwischen Schaltungsträger 2 und Kontaktelement 3 nur mittelbar (in dem genannten Beispiel über den Halbleiterchip 1) erfolgt. Selbstverständlich kann ein Kontaktelement 3 auch mit dem Schaltungsträger 2 (z.B. mit dessen oberer Metallisierungsschicht 21, oder, wenn der Schaltungsträger 2 als Leiterrahmen ausgebildet ist, mit dem Leiterrahmen) dauerhaft elektrisch leitend verbunden werden, ohne dass sich die Verbindung mittelbar über einen Halbleiterchip 1 erfolgt.
  • Wie weiterhin im Ergebnis in 2 dargestellt ist, können das oder die Halbleiterchips 1 und das oder die Kontaktelemente 3 nachdem der Schaltungsträger 2 mit ihnen bestückt wurde, in eine Einbettmasse 4 eingebettet werden. Zum Einbetten kann die Einbettmasse 4 zunächst ganz oder teilweise in flüssiger oder pastöser Form vorliegen und dann ausgehärtet werden.
  • Als Einbettmasse 4 kann ein Polymer verwendet werden, oder sie kann ein Polymer aufweisen. Beispielsweise kann die Einbettmasse 4 eine Matrix (z.B. ein Polymer) aufweisen, in das ein (vorzugsweise dielektrischer) Füllstoff eingebettet ist, der thermisch gut leitend ist und der einen linearen thermischen Ausdehnungskoeffizienten aufweist, der deutlich geringer ist, als der lineare thermische Ausdehnungskoeffizient der Matrix. Hierdurch kann erreicht werden, dass sich der lineare thermische Ausdehnungskoeffizient, den die ausgehärtete Einbettmasse 4 aufweist, nicht so stark vom linearen thermischen Ausdehnungskoeffizienten des Halbleiterchips 1 unterscheidet, dass eine Bruchgefahr des Halbleiterchips 1 besteht, wenn das Halbleitermodul größeren Temperaturschwankungen ausgesetzt wird. Beispielsweise kann die ausgehärtete Einbettmasse 4 einen linearen thermischen Ausdehnungskoeffizienten von weniger als 9 ppm/K aufweisen. Als Polymer eignet sich beispielsweise ein Epoxidharz.
  • Soweit die Einbettmasse 4 einen Füllstoff aufweist, kann dieser z.B. durch ein pulverartiges und/oder ein körniges und/oder ein faseriges Material gebildet sein. Als pulverartiges oder körniges Material eignen sich beispielsweise Keramiken wie z.B. Aluminiumoxid, Aluminiumnitrid, Cordierit, und/oder Glas. Als faserartiges Material eignen sich beispielsweise Glasfasern.
  • Nach dem Einbetten können eines, mehrere oder alle Kontaktelemente 3 vollständig von der Einbettmasse 4 überdeckt sein, oder es können eines, mehrere oder alle Kontaktelement 3 nur teilweise von der Einbettmasse 4 überdeckt sein. Soweit ein Kontaktelement 3 nur teilweise von der Einbettmasse 4 überdeckt ist, kann ein Abschnitt 30 dieses Kontaktelements 3 an der dem Schaltungsträger 2 abgewandten Seite der Einbettmasse 4 geringfügig aus dieser heraus ragen. Ein derartiges geringfügiges Herausragen lässt sich beispielsweise durch ein so genanntes Film-Assisted Molding Verfahren erreichen. Hierbei wird die Innenseite der Gussform mit einer Folie belegt, in die sich die Abschnitte 30 eindrücken, so dass die Abschitte 30 beim nachfolgenden Vergießen oder Umspritzen mit der Einbettmasse 4 frei bleiben. Falls sich ein solcher Abschnitt 30 im Bereich einer Schleife (engl.: Loop) eines als Bonddraht ausgebildeten Kontaktelements 3 befindet, kann das Verfahren so eingestellt werden, dass der betreffende Abschnitt 30 um maximal der Hälfte des Durchmessers des betreffenden Bonddrahts aus der Einbettmasse 4 herausragt.
  • Als Verfahren zum Einbetten des oder der Halbleiterchips 1 und des oder der Kontaktelemente 3 in die Einbettmasse 4 eigenen sich beispielsweise Spritzgießen (engl.: Injection Molding), Umpressen (engl.: Compression Molding), Liquidmolding, Vergießen, Vakuumvergießen oder Laminieren. Beim Liquidmolding, wird die Moldmasse in flüssiger Form auf das zu vergießende Bauteil appliziert. Danach wird die Form geschlossen. Dabei wird die ganze Form von Moldmasse ausgefüllt und die Masse härtet unter Temperatur aus. Die Masse wird also nicht in die geschlossene Form eingespritzt, sondern in die offene Form vor dem Schließen dispenst. Allerdings eignet sich Laminieren nicht in Verbindung mit Kontaktelementen 3, die als Bonddraht ausgebildet sind.
  • Bei allen Ausgestaltungen der Erfindung kann die Einbettmasse 4 optional nach dem Einbetten des oder der Halbleiterchips 1 und des oder der Kontaktelemente 3 und gegebenenfalls nach dem Aushärten der Einbettmasse 4 bis an den Schaltungsträger 2 und/oder bis an den oder die Halbleiterchips 1 und/oder bis an das oder die Kontaktelemente 3 heranreichen.
  • Wie weiterhin im Ergebnis in 3 gezeigt ist, werden das oder die eingebetteten Kontaktelemente 3, beispielsweise an der dem Schaltungsträger 2 abgewandten Seite der Einbettmasse 4, frei gelegt. Das Freilegen kann prinzipiell durch beliebige Techniken, beispielsweise Fräsen, Schleifen, Laserbehandlung, erfolgen. Dabei können auch verschiedene Techniken beliebig kombiniert werden. Nach dem Freilegen kann der Verbund mit der Einbettmasse 4 und dem oder den in diese eingebetteten Kontaktelementen 3 an seiner dem Schaltungsträger 2 abgewandten Seite eine ebene Oberfläche 40 aufweisen.
  • Durch das Freilegen können die Kontaktelemente 3 und die Einbettmasse 4 jeweils einen ebenen Oberflächenabschnitt 3e bzw. 4e aufweisen, die in einer Ebene E-E angeordnet sind.
  • Optional kann das Freilegen so erfolgen, dass bei einem Kontaktelement 3, das als Bonddraht ausgebildet ist, der eine Bondschleife bildet, maximal die Hälfte des Durchmessers des Bonddrahts entfernt wird, so dass der Bonddraht nicht durchtrennt wird. Alternativ kann ein solcher Bonddraht aber auch durchtrennt werden, was nachfolgend unter Bezugnahme auf 9 erläutert wird.
  • Nach dem Freilegen wird, wie im Ergebnis in 4 dargestellt ist, eine elektrisch leitende Basisschicht 5 erzeugt, die das oder die freigelegten Kontaktelement 3 elektrisch kontaktiert und die auf der Einbettmasse 4 und dem oder den freigelegten Kontaktelementen 3 aufliegt.
  • Optional kann die Einbettmasse 4 nach dem Freilegen des oder der Kontaktelemente 3 und vor dem Erzeugen der Basisschicht 5 dort, wo die Basisschicht 5 später auf der Einbettmasse 4 aufliegt (beispielsweise auf der Oberfläche 40), einer Plasmabehandlung unterzogen werden, um die Anhaftung der Basisschicht 5 an der Einbettmasse 4 zu verbessern.
  • Das Erzeugen der Basisschicht 5 umfasst das Erzeugen einer elektrisch leitenden Saatschicht 51 (auch als Keimschicht bezeichnet), die unmittelbar auf der Einbettmasse 4 aufliegt. Das Erzeugen der Saatschicht 51 kann beispielsweise durch stromloses Abscheiden und/oder Sputtern erfolgen. Die Saatschicht 51 kann aus genau einem oder aus zwei oder mehr der folgenden Materialien bestehen: Titan (Ti), Titanwolfram (TiW), Kupfer (Cu), Palladium (Pd), Nickel (Ni).
  • Die Schichtdicke D51 der fertigen Saatschicht 51 kann prinzipiell beliebig gewählt werden. Beispielsweise kann die Schichtdicke D51 kleiner oder gleich 5 µm gewählt werden.
  • Optional kann das Erzeugen der Basisschicht 5 das Erzeugen einer elektrisch leitenden Verstärkungsschicht 52 auf der zuvor erzeugten Saatschicht 51 umfassen. Beispielsweise kann die Verstärkungsschicht 52 durch galvanisches Abscheiden hergestellt werden. Dabei kann die zuvor erzeugte Saatschicht 51 als Elektrode für den galvanischen Abscheideprozess verwendet werden. Die Schichtdicke D52 der fertigen Verstärkungsschicht 52 kann prinzipiell beliebig gewählt werden. Um eine wirtschaftliche Fertigung zu erreichen, kann es vorteilhaft sein, wenn die Schichtdicke D52 nicht zu groß gewählt wird, beispielsweise nicht größer als 100 µm. Um außerdem eine ausreichende mechanische Verstärkung der Saatschicht 51 zu erreichen, kann es vorteilhaft sein, wenn die Schichtdicke D52 nicht zu klein gewählt wird. Beispielsweise kann die Schichtdicke D52 so gewählt werden, dass die Schichtdicke D5 der Basisschicht 5 im Bereich von 5 µm bis 50 µm liegt. Die Schichtdicke D52 der Verstärkungsschicht 52 kann beispielsweise im Bereich von 15 µm bis 100 µm gewählt werden.
  • Als Materialien für die erzeugte Verstärkungsschicht 52 eignen sich elektrisch gut leitende Materialien wie zum Beispiel Kupfer, d.h. die fertige Verstärkungsschicht 52 kann Kupfer aufweisen oder aus Kupfer bestehen.
  • Wie gezeigt kann die Basisschicht 5 optional aus der Saatschicht 51 und der Verstärkungsschicht 52 bestehen. Das bedeutet, dass die Verstärkungsschicht 52 unmittelbar an die Saatschicht 51 angrenzt.
  • Die Saatschicht 51 kann optional aus genau einem Material oder aus einer homogenen Materialmischung bestehen. Unabhängig davon kann eine Verstärkungsschicht 52, soweit vorgesehen, optional aus genau einem Material oder aus einer homogenen Materialmischung bestehen.
  • Wie weiterhin im Ergebnis in 5 gezeigt ist, wird auf die Basisschicht 5 eine vorgefertigte Metallfolie 7 aufgebracht, die mittels einer elektrisch leitenden Verbindungsschicht 6 stoffschlüssig mit der Basisschicht 5 verbunden wird. Die Metallfolie 7 weist eine hohe Stromtragfähigkeit auf und kann daher dazu eingesetzt werden, hohe Ströme des Halbleitermoduls zu führen. Hierzu kann die Metallfolie 7 – vor und nach dem Aufbringen – eine Schichtdicke D7 von wenigstens 100 µm aufweisen. Beispielsweise kann die Schichtdicke D7 im Bereich von 100 µm bis 400 µm liegen.
  • Als Material für die Metallfolie 7 eignen sich zum Beispiel Kupfer oder Aluminium, d.h. die Metallfolie 7 kann aus Kupfer oder aus Aluminium bestehen, oder sie kann Kupfer und/oder Aluminium aufweisen.
  • Die Verbindungsschicht 6 kann beispielsweise als Lotschicht, insbesondere als Diffusionslotschicht, oder als Sinterschicht oder als Klebeschicht ausgebildet sein. Nach dem Aufbringen der Metallfolie 7 grenzt die Verbindungsschicht 6 sowohl an die Basisschicht 5 als auch an die Metallfolie 7 unmittelbar an.
  • Die Basisschicht 5 (mit der Saatschicht 51 und optional mit der Verstärkungsschicht 52), die Verbindungsschicht 6 und die Metallfolie 7 bilden zusammen eine Metallisierung 9 des Halbleitermoduls, die bei Bedarf zu Leiterbahnen und/oder elektrischen Kontakten strukturiert werden kann. Wie in 5 dargestellt ist, können die Saatschicht 51, die Verstärkungsschicht 52 (soweit vorhanden), die Verbindungsschicht 6 und die Metallfolie 7 (d.h. die Modulmetallisierung 9 insgesamt) als unstrukturierte Schichten ausgebildet sein und anschließend gemeinsam strukturiert werden.
  • Das gemeinsame Strukturieren kann zum Beispiel mittels einer maskierten Ätzung der Saatschicht 51, der Verstärkungsschicht 52 (soweit vorhanden), der Verbindungsschicht 6 und der Metallfolie 7 unter Verwendung einer (z.B. fotolithografisch) strukturierten Ätzmaske 8 erfolgen, wie sie in 6 nach Abschluss des Ätzprozesses gezeigt ist. Danach kann die Ätzmaske 8 wieder von der strukturierten Metallfolie 7 entfernt werden.
  • Gemäß einer in 7 dargestellten Alternative zu der Anordnung gemäß 5 kann die Metallfolie 7 als strukturierte Metallfolie 7 vorgefertigt sei und in strukturierter Form mit der Verstärkungsschicht 5 verbunden werden. Der einzige Unterschied zu dem anhand der 1 bis 5 erläuterten Verfahren besteht darin, dass die vorgefertigte Metallfolie 7 in bereits strukturierter Form mit der Verstärkungsschicht 5 verbunden wird.
  • Die vorgefertigte strukturierte und mit der Verstärkungsschicht 5 verbundene Metallfolie 7 kann dann als Ätzmaske 8 bei einem Ätzverfahren eingesetzt werden, bei dem die Basisschicht 5 und optional auch die Verbindungsschicht 6 strukturiert werden. Dabei wird in Kauf genommen, dass die Metallfolie 7 etwas abgetragen wird.
  • Wie vorangehend bereits erwähnt wurde, ist die Verstärkungsschicht 52 optional und kann demgemäß auch weggelassen werden. Ein Beispiel hierfür zeigt 9. Hier besteht die Basisschicht 5 ausschließlich aus der Saatschicht 51. Die Verbindungsschicht 6 grenzt hier sowohl an die Saatschicht 51 als auch an die Metallfolie 7 unmittelbar an.
  • Wie ebenfalls in 9 gezeigt ist, kann ein Kontaktelement 3, beispielsweise wenn es als Bonddraht ausgebildet ist, beim Freilegen in zwei voneinander getrennte Abschnitte 3a, 3b aufgeteilt werden, von denen jeder mit einem anderen Abschnitt 9a bzw. 9b der Modulmetallisierung 9 elektrisch verbunden ist. Dadurch kann z.B. ein einziger Bondloop dazu verwendet werden, verschiedene, elektrisch getrennte Abschnitte 9a, 9b der Modulmetallisierung 9 elektrisch anzuschließen. Das Aufteilen des Kontaktelements 3 in voneinander getrennte Abschnitte 3a und 3b kann dadurch erfolgen, dass das Freileigen (z.B. das Abtragen der Einbettmasse 4 und der darin eingebetteten Kontaktelemente 3) ausreichend weit erfolgt (d.h. weiter, als in 3 dargestellt).
  • Bei den bisherigen Beispielen waren die Kontaktelemente 3 beispielhaft als Bonddrähte dargestellt. Grundsätzlich können Kontaktelemente 3 als beliebige andere elektrisch leitende Elemente 32 ausgebildet sein, beispielsweise als Säulen oder als Klötzchen oder als Lotbumps, was in 10 schematisch gezeigt ist.
  • Alternativ zu Bonden oder Schweißen kann ein Kontaktelement 3 auch mittels einer stoffschlüssigen Verbindung, beispielsweise mittels einer Löt-, Sinter- oder Klebeverbindung, elektrisch leitend mit der oberen Metallisierungsschicht 21 oder einer oberen Chipmetallisierung 11 verbunden sein,
  • Weiterhin können als Bonddrähte ausgebildete Kontaktelemente 3 als Bondloops ausgebildet sein, oder als so genannte „Stud-Bonds“, bei denen der Bonddraht an einer Stelle an die obere Metallisierungsschicht 21 oder eine obere Chipmetallisierung gebondet und dann in einer Richtung vom Schaltungsträger 2 weg nach oben gezogen und dort abgetrennt wird. Als Beispiel hierfür ist in den gezeigten Figuren ein als Stud-Bond 35 ausgebildetes Kontaktelement 3 gezeigt. Es wird darauf hingewiesen, dass bei einem Halbleitermodul beliebige Kombinationen verschiedener Arten von Kontaktelementen 3 eingesetzt werden können. Optional kann ein Kontaktelement 3 auch an mehreren Stellen (z.B. Bondstellen) mit derselben oberen Chipmetallisierung 11 verbunden sein, und/oder es kann bei dem fertigen Halbleitermodul die Steueranschlüsse mehrere Halbleiterchips 1 elektrisch miteinander verbinden, wenn diese Steueranschlüsse mit demselben Ansteuersignal angesteuert werden. Bei einem solchen Steueranschluss eines Halbleiterchips 1 kann es sich zum Beispiel um eine Gate-Chipmetallisierung handeln, die an der dem Schaltungsträger 2 abgewandten Oberseite des betreffenden Halbleiterchips 1 angeordnet ist. Ebenso kann ein Kontaktelement 3 auch dazu verwendet werden, bei dem fertigen Halbleitermodul obere Chipmetallisierung 11 verschiedener Halbleiterchips 1 elektrisch miteinander zu verbinden.
  • Als Materialien für die Kontaktelemente 3 eignen sich insbesondere Metalle wie Kupfer (Cu), Aluminium (Al), Molybdän (Mo), Gold (Au) in Reinform oder als Legierungen mit einem oder mehreren dieser Metalle, oder leitfähiges Polymer z. B. leitfähiges, mit Ag gefülltes Epoxydharz.
  • Ein Kontaktelement 3 kann elektrisch leitend an die obere Metallisierungsschicht 21 und/oder an eine obere Chipmetallisierung 11 eines Halbleiterchips gelötet oder gebondet oder geschweißt oder gesintert oder geklebt sein.
  • Abweichend von den gezeigten Ausführungsbeispielen kann es sich bei dem Schaltungsträger 2 auch um einen metallischen Leiterrahmen (engl. „leadframe“) handeln, der mit einem oder mehreren Halbleiterchips 1 bestückt ist. Ein Kontaktelement 3 kann auch dazu verwendet werden, eine elektrisch leitende Verbindung zwischen dem Leiterrahmen oder einem Abschnitt des Leiterrahmens und der Modulmetallisierung 9 herzustellen, indem das Kontaktelement 3 elektrisch leitend mit dem Leiterrahmen verbunden wird. Ein Beispiel für ein Halbleitermodul mit einem als Leiterrahmen ausgebildeten Schaltungsträger 2 zeigt 11.
  • Soweit die fertige Modulmetallisierung 9 strukturiert sein soll, kann diese wie erläutert zunächst als geschlossene, nicht strukturierte Schicht auf der Einbettmasse 4 erzeugt werden, d.h. die Basisschicht 51, die Verstärkungsschicht 52 (soweit vorhanden), die Verbindungsschicht 6 und die Metallfolie 7 sind zunächst nicht strukturiert.
  • Alternativ kann jedoch jede einzelne der genannten Schichten 51, 52, 6, 7 – unabhängig von den anderen dieser Schichten 51, 52, 6, 7 – zunächst als unstrukturierte Schicht aufgebracht und dann vor dem Aufbringen der nächsten Schicht strukturiert werden, oder bereits in strukturierter Form (z.B. durch eine Abscheidung in die Öffnungen einer auf die darunterliegende Schicht 51, 52, 6 oder die Einbettmasse 4 aufgebrachten Maske) strukturiert aufgebracht werden.
  • Unabhängig davon, ob die Metallfolie 7 in strukturierter oder unstrukturierter Form aufgebracht wird, kann sie, nachdem sie mit der Verbindungsschicht 6 stoffschlüssig mit der Basisschicht 5 verbunden wurde, als ebene Schicht ausgebildet sein.
  • Abschnitte der fertigen und bei Bedarf strukturierten Modulmetallisierung 9 können als elektrische Kontakte verwendet werden, um das Halbleitermodul von außen elektrisch zu kontaktieren, und/oder als elektrisch leitende Verbindungen zwischen verschiedenen Bestandteilen (z.B. den Halbleiterchips 1, der oberen Metallisierungsschicht 21, einem Leiterrahmen 2, einem Lastanschluss 11 oder 12 eines Halbleiterchips 1, einem Steueranschluss eines Halbleiterchips, etc.) herzustellen. Unter anderem kann ein Kontaktelement 3 auch dazu dienen, eine elektrische Verbindung zwischen einem als Hilfsemitteranschluss oder Hilfskollektoranschluss fungierenden Abschnitt der Modulmetallisierung 9 und einem Emitter-Lastanschluss bzw. einem Kollektorlastanschluss eines Halbleiterchips 1 herzustellen.
  • Die Erfindung wurde vorangehend anhand von verschiedenen Ausführungsbeispielen erläutert. Die anhand der verschiedenen Ausführungsbeispiele erläuterten Merkmale und Verfahrensschritte können dabei beliebig miteinander kombiniert werden, sofern nichts anderes erwähnt ist.
  • Die Erfindung lässt sich auch in Verbindung mit so genannten „Fan-In Wafer Level Packages“ einsetzen. Hierbei handelt es sich um Halbleitermodule, bei denen die Kontaktelemente 3 ausschließlich innerhalb der seitlichen Grenzen der Grundfläche(n) des oder der Halbleiterchips 1 des Halbleitermoduls angeordnet sind.

Claims (29)

  1. Verfahren zur Herstellung eines Leistungshalbleitermoduls mit den Schritten: Bestücken eines Schaltungsträgers (2) mit einem Halbleiterchip (1) und mit einem elektrisch leitenden Kontaktelement (3); Einbetten des Halbleiterchips (1) und des Kontaktelements (3) nach dem Bestücken in eine dielektrische Einbettmasse (4); Freilegen des Kontaktelements (3); Erzeugen einer elektrisch leitenden Basisschicht (5), die das freigelegte Kontaktelement (3) elektrisch kontaktiert und die auf der Einbettmasse (4) und dem freigelegten Kontaktelement (3) aufliegt; Aufbringen einer vorgefertigten Metallfolie (7) auf die Basisschicht (5) mittels einer elektrisch leitenden Verbindungsschicht (6).
  2. Verfahren nach Anspruch 1, bei dem die Einbettmasse (4) nach dem Freilegen des Kontaktelements (3) und vor dem Erzeugen der Basisschicht (5) dort, wo die Basisschicht (5) später auf der Einbettmasse (4) aufliegt, einer Plasmabehandlung unterzogen wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Erzeugen der Basisschicht (5) das Erzeugen einer elektrisch leitenden Saatschicht (51) umfasst, die unmittelbar auf der Einbettmasse (4) aufliegt.
  4. Verfahren nach Anspruch 3, bei dem das Erzeugen der elektrisch leitenden Saatschicht (51) durch stromloses Abscheiden und/oder Sputtern erfolgt.
  5. Verfahren nach Anspruch 3 oder 4, bei dem die Saatschicht (51) aus genau einem oder aus zwei oder mehr der folgenden Materialien besteht: Titan (Ti), Titanwolfram (TiW), Kupfer (Cu), Palladium (Pd), Nickel (Ni).
  6. Verfahren nach einem der Ansprüche 3 bis 5, bei dem die erzeugte Saatschicht (51) eine Schichtdicke (D51) von kleiner oder gleich 5 µm aufweist.
  7. Verfahren nach einem der Ansprüche 3 bis 6, bei dem die Basisschicht (5) aus der Saatschicht (51) besteht.
  8. Verfahren nach einem der Ansprüche 3 bis 6, bei dem das Erzeugen der Basisschicht (5) das Erzeugen einer elektrisch leitenden Verstärkungsschicht (52) auf der Saatschicht (51) umfasst.
  9. Verfahren nach Anspruch 8, bei dem das Erzeugen der elektrisch leitenden Verstärkungsschicht (52) durch galvanisches Abscheiden erfolgt.
  10. Verfahren nach Anspruch 8 oder 9, bei dem die erzeugte Verstärkungsschicht (52) eine Schichtdicke (D52) im Bereich von 15 µm bis 100 µm aufweist.
  11. Verfahren nach einem der Ansprüche 8 bis 10, bei dem die erzeugte Verstärkungsschicht (52) Kupfer aufweist oder aus Kupfer besteht.
  12. Verfahren nach einem der Ansprüche 8 bis 11, bei dem die Basisschicht (5) aus der Saatschicht (51) und der Verstärkungsschicht (52) besteht.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verbindungsschicht (6) nach dem Aufbringen der Metallfolie (7) sowohl an die Basisschicht (5) als auch an die Metallfolie (7) unmittelbar angrenzt.
  14. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Verbindungsschicht (6) als Lotschicht oder als Diffusionslotschicht oder als Sinterschicht oder als Klebeschicht ausgebildet ist.
  15. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterchip (1) und das Kontaktelement (3) von der in die zunächst ganz oder teilweise pastöse oder in die ganz oder teilweise flüssige Einbettmasse (4) eingebettet werden und die Einbettmasse (4) dann ausgehärtet wird.
  16. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Einbettmasse (4) nach dem Aushärten einen linearen thermischen Ausdehnungskoeffizienten von weniger als 9 ppm/K aufweist.
  17. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Metallfolie 7 eine Schichtdicke (D7) im Bereich von 100 µm bis 400 µm aufweist.
  18. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Metallfolie 7 aus einem der folgenden Materialien besteht oder eines oder beide der folgenden Materialien aufweist: Kupfer (Cu); Aluminium (Al).
  19. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Kontaktelement (3) aus einem der folgenden Metalle in Reinform besteht oder aus einer Legierungen mit einem oder mehreren der folgenden Metalle: Kupfer (Cu), Aluminium (Al), Molybdän (Mo), Gold (Au) in Reinform; oder aus einem leitfähigen Polymer besteht.
  20. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Schaltungsträger (2) einen dielektrischen Isolationsträger (20) aufweist, auf den eine obere Metallisierungsschicht (21) aufgebracht ist.
  21. Verfahren nach Anspruch 20, bei dem der dielektrische Isolationsträger (20) als Keramikschicht ausgebildet ist.
  22. Verfahren nach Anspruch 20 oder 21, bei dem das Kontaktelement (3) elektrisch leitend an die obere Metallisierungsschicht (21) gelötet oder gebondet oder geschweißt oder gesintert oder geklebt ist.
  23. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Kontaktelement (3) elektrisch leitend an eine Chipmetallisierung (11) gelötet oder gebondet oder geschweißt oder gesintert oder geklebt ist, die an der dem Schaltungsträger (2) abgewandten Seite des Halbleiterchips (1) angeordnet ist.
  24. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Kontaktelement (3) als Bonddraht, als Säule oder als Klötzchen oder als Lotbump ausgebildet ist.
  25. Verfahren nach einem der vorangehenden Ansprüche, bei dem ein Abschnitt (31, 35) des Kontaktelements (3) nach dem Bestücken des Schaltungsträgers (2) mit dem Kontaktelement (3) und vor dem Einbetten des Halbleiterchips (1) und des Kontaktelements (3) weiter als 1 mm vom Schaltungsträger (2) beabstandet ist.
  26. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Freilegen des Kontaktelements (3) durch Beschleifen oder durch Sägen oder Laserbehandlung der Einbettmasse (4) erfolgt.
  27. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Kontaktelement (3) und die Einbettmasse (4) nach dem Freilegen jeweils einen ebenen Oberflächenabschnitt (3e, 4e) aufweisen, und bei dem diese Oberflächenabschnitte (3e, 4e) in einer Ebene (E-E) angeordnet sind.
  28. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Basisschicht (5), die Verbindungsschicht (6) und die Metallfolie (7) unmittelbar nach dem Aufbringen der Metallfolie (7) strukturiert werden.
  29. Verfahren nach einem der Ansprüche 1 bis 28, bei dem die vorgefertigte Metallfolie (7) strukturiert ist, und bei dem die Basisschicht (5) nach dem Aufbringen der Metallfolie (7) auf die Basisschicht (5) strukturiert wird, wobei die strukturierte Metallfolie (7) als Maske verwendet wird.
DE102015118664.0A 2015-10-30 2015-10-30 Verfahren zur herstellung eines leistungshalbleitermoduls Active DE102015118664B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015118664.0A DE102015118664B4 (de) 2015-10-30 2015-10-30 Verfahren zur herstellung eines leistungshalbleitermoduls
CN201610966185.0A CN106653619B (zh) 2015-10-30 2016-10-28 用于制造功率半导体模块的方法
US15/337,733 US10096584B2 (en) 2015-10-30 2016-10-28 Method for producing a power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015118664.0A DE102015118664B4 (de) 2015-10-30 2015-10-30 Verfahren zur herstellung eines leistungshalbleitermoduls

Publications (2)

Publication Number Publication Date
DE102015118664A1 true DE102015118664A1 (de) 2017-05-04
DE102015118664B4 DE102015118664B4 (de) 2024-06-27

Family

ID=58546000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015118664.0A Active DE102015118664B4 (de) 2015-10-30 2015-10-30 Verfahren zur herstellung eines leistungshalbleitermoduls

Country Status (3)

Country Link
US (1) US10096584B2 (de)
CN (1) CN106653619B (de)
DE (1) DE102015118664B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393884A (zh) * 2017-06-30 2017-11-24 西安中车永电电气有限公司 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
DE102022202526A1 (de) 2022-03-15 2023-09-21 Zf Friedrichshafen Ag Halbleitereinrichtung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE102022205701A1 (de) 2022-06-03 2023-12-14 Zf Friedrichshafen Ag Leistungselementintegrationsmodul

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038245B (zh) * 2020-07-22 2022-11-18 无锡利普思半导体有限公司 一种功率模块内部绑定线的连接工艺
EP4084063A1 (de) * 2021-04-30 2022-11-02 Infineon Technologies Austria AG Halbleitermodul mit einer aus einem formkörper freigelegten bonddrahtschleife und verfahren zu seiner herstellung
EP4156253A1 (de) * 2021-09-22 2023-03-29 Infineon Technologies Austria AG Harzgekapseltes halbleitergehäuse mit einer äusseren aussparung mit freiliegenden elektrischen kontakten und ein halbleitermodul, das dieses enthält
US20230197585A1 (en) * 2021-12-20 2023-06-22 Infineon Technologies Ag Semiconductor package interconnect and power connection by metallized structures on package body

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
JP2000200800A (ja) * 1999-01-06 2000-07-18 Fujitsu Ltd 半導体装置及びその製造方法
US20140262475A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Shielding Case and Methods for Forming the Same
EP2804209A1 (de) * 2013-05-17 2014-11-19 ABB Technology AG Geformtes Elektronikmodul

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026710B2 (en) * 2000-01-21 2006-04-11 Texas Instruments Incorporated Molded package for micromechanical devices and method of fabrication
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
US20080217761A1 (en) * 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
JP5659592B2 (ja) * 2009-11-13 2015-01-28 ソニー株式会社 印刷回路基板の製造方法
KR20120026909A (ko) * 2010-09-10 2012-03-20 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
TWI409885B (zh) * 2011-05-16 2013-09-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US8836136B2 (en) * 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8835228B2 (en) * 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9385052B2 (en) * 2012-09-14 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages
US9136254B2 (en) * 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
CN103972203A (zh) * 2013-02-06 2014-08-06 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
JP2000200800A (ja) * 1999-01-06 2000-07-18 Fujitsu Ltd 半導体装置及びその製造方法
US20140262475A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D Shielding Case and Methods for Forming the Same
EP2804209A1 (de) * 2013-05-17 2014-11-19 ABB Technology AG Geformtes Elektronikmodul

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393884A (zh) * 2017-06-30 2017-11-24 西安中车永电电气有限公司 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN107393884B (zh) * 2017-06-30 2024-04-26 西安中车永电电气有限公司 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
DE102022202526A1 (de) 2022-03-15 2023-09-21 Zf Friedrichshafen Ag Halbleitereinrichtung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE102022205701A1 (de) 2022-06-03 2023-12-14 Zf Friedrichshafen Ag Leistungselementintegrationsmodul

Also Published As

Publication number Publication date
US10096584B2 (en) 2018-10-09
DE102015118664B4 (de) 2024-06-27
US20170125395A1 (en) 2017-05-04
CN106653619A (zh) 2017-05-10
CN106653619B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
DE102015118664B4 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102012100429B4 (de) Verfahren zur Montage eines Halbleiterchips auf einem Träger
DE102014102006B4 (de) Halbleitermodul
DE102009046858B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE10003671A1 (de) Halbleiter-Bauelement
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE102014113238A1 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102015115999B4 (de) Elektronische Komponente
DE102007025992A1 (de) Verfahren zur Herstellung eines MEMS-Packages
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102009044641A1 (de) Einrichtung mit einem Halbleiterchip und Metallfolie
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102011053362A1 (de) Leistungs-halbleiterchip-verkapselung
DE102015100862A1 (de) Elektronisches Bauelement und Verfahren zum Fertigen eines elektronischen Bauelements
DE102018213859A1 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division