DE102011113269A1

DE102011113269A1 - Halbleitermodul und Verfahren zu seiner Herstellung

Info

Publication number: DE102011113269A1
Application number: DE102011113269A
Authority: DE
Inventors: Uwe Kirchner; Ralf Siemieniec
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2010-09-13
Filing date: 2011-09-13
Publication date: 2012-04-26
Also published as: CN102403296A; US20120061819A1; US8314489B2

Abstract

Diese Erfindung betrifft ein Modul, das einen Halbleiterchip (10), mindestens zwei Kontaktelemente (13, 14) und ein Isoliermaterial (16) zwischen den zwei Kontaktelementen (13, 14) enthält. Des Weiteren betrifft die Erfindung ein Verfahren zur Herstellung eines solchen Moduls.

Description

Die Erfindung betrifft ein Modul, das einen Halbleiterchip und mindestens zwei Kontaktelemente enthält. Des Weiteren betrifft die Erfindung ein Verfahren für die Herstellung eines solchen Moduls.
Halbleitermodule, die Halbleiterchips enthalten, haben in der Regel mindestens zwei oder mehr Kontaktelemente, wobei verschiedene Spannungen an die Kontaktelemente angelegt werden. Beim Betreiben des Moduls muss eine unerwünschte elektrische Kopplung der Kontaktstellen verhindert werden. Dies ist besonders dann von Bedeutung, wenn die Modulabmessungen verkleinert werden und/oder wenn sehr unterschiedliche Spannungen an die verschiedenen Kontaktelemente angelegt werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Modul mit einem Halbleiterchip und mindestens zwei Kontaktelementen zu schaffen, das dazu ausgelegt ist, Kriechströme zwischen den Kontaktelementen zu minimieren. Des Weiteren soll ein Herstellungsverfahren für das Modul angegeben werden.
Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen sind in den Unteransprüchen angegeben.
Die beiliegenden Zeichnungen dienen dem besseren Verständnis von Ausführungsformen und sind in diese Spezifikation aufgenommen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien von Ausführungsformen. Weitere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden besser verstanden, nachdem sie anhand der folgenden detaillierten Beschreibung deutlicher zutage treten. Die Elemente der Zeichnungen sind untereinander nicht unbedingt maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
1A–1B veranschaulichen schematisch eine Querschnittsansicht und eine Draufsicht einer Ausführungsform eines Moduls, das einen Halbleiterchip, ein erstes Kontaktelement, ein zweites Kontaktelement und ein Isoliermaterial zwischen dem ersten und dem zweiten Kontaktelement enthält;
2A–2D veranschaulichen schematisch Querschnittsansichten von Ausführungsformen eines Moduls, das einen Halbleiterchip, ein erstes Kontaktelement, ein zweites Kontaktelement und ein Isoliermaterial zwischen dem ersten und dem zweiten Kontaktelement enthält;
3A–3D veranschaulichen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zur Herstellung eines Moduls, das einen Halbleiterchip, ein erstes Kontaktelement, ein zweites Kontaktelement und ein Isoliermaterial zwischen dem ersten und dem zweiten Kontaktelement enthält;
4A–4J veranschaulichen schematisch eine Querschnittsansicht von Ausführungsformen von Verfahren zur Herstellung eines Moduls, das einen Halbleiterchip, ein erstes Kontaktelement, ein zweites Kontaktelement und ein Isoliermaterial zwischen dem ersten und dem zweiten Kontaktelement enthält;
5A–5G veranschaulichen schematisch eine Querschnittsansicht von Ausführungsformen von Verfahren zur Herstellung eines Moduls, das einen Halbleiterchip, ein erstes Kontaktelement, ein zweites Kontaktelement und ein Isoliermaterial zwischen dem ersten und dem zweiten Kontaktelement enthält; und
6A–6H veranschaulichen schematisch Querschnittsansichten von verschiedenen Anordnungen von Isoliermaterial zwischen einem ersten und einem zweiten Kontaktelement.
In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil der vorliegenden Offenbarung bilden und in denen beispielhaft konkrete Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In diesem Zusammenhang werden Richtungsbegriffe wie zum Beispiel „oben”, „unten”, „vorn”, „hinten”, „Vorder-”, „Hinter-” usw. mit Bezug auf die Ausrichtung der beschriebenen Figuren verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Ausrichtungen positioniert werden können, dienen die Richtungsbegriffe nur der Veranschaulichung und sind in keinem Fall einschränkend zu verstehen. Es versteht sich, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen.
Es versteht sich, dass die Merkmale der verschiedenen, im vorliegenden Text beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes angegeben ist.
Im Sinne dieser Spezifikation sind die Begriffe „gekoppelt” und/oder „elektrisch gekoppelt” nicht so zu verstehen, dass die Elemente direkt miteinander gekoppelt sein müssen, sondern es können Zwischenelemente zwischen den „gekoppelten” oder „elektrisch gekoppelten” Elementen angeordnet sein.
Im Folgenden werden Module beschrieben, die Halbleiterchips enthalten. Die Module können auch als Halbleiterbausteine, bauelemente oder -vorrichtungen bezeichnet werden, oder es kann ein sonstiger zweckdienlicher Begriff verwendet werden. Die Halbleiterchips können von unterschiedlicher Art sein, können mittels unterschiedlicher Technologien hergestellt werden und können zum Beispiel integrierte elektrische, elektro-optische oder elektro-mechanische Schaltkreise oder passive Bauelemente enthalten. Die Halbleiterchips können zum Beispiel als Leistungshalbleiterchips konfiguriert sein, wie zum Beispiel Leistungs-MOSFETs (Metalloxidhalbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isolierter Gate-Elektrode), JFETs (Sperrschicht-Feldeffekttransistoren), bipolare Leistungstransistoren oder Leistungsdioden. Des Weiteren können die Halbleiterchips Steuerschaltkreise, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Insbesondere können Halbleiterchips mit einer vertikalen Struktur involviert sein. Das heißt, dass die Halbleiterchips so hergestellt werden können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente haben, insbesondere auf seinen zwei Hauptflächen, das heißt, auf seiner Oberseite und Unterseite. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur haben. Zum Beispiel können die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptfläche angeordnet sein, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptfläche angeordnet ist. Des Weiteren können die unten beschriebenen Module integrierte Schaltkreise enthalten, um die integrierten Schaltkreise anderer Halbleiterchips zu steuern, zum Beispiel die integrierten Schaltkreise von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus einem bestimmten Halbleitermaterial zu bestehen, zum Beispiel, Si, SiC, SiGe oder GaAs, und können des Weiteren anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle. Darüber hinaus können die Halbleiterchips verkapselt oder unverkapselt sein.
Die Halbleiterchips können Elektroden (oder Kontaktstellen) haben, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltkreisen ermöglichen. Eine oder mehrere Metallschichten können auf die Elektroden der Halbleiterchips aufgebracht werden. Die Metallschichten können in jeder gewünschten geometrischen Form und jeder gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können zum Beispiel in Form einer Schicht vorliegen, die einen Bereich bedeckt. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, zum Beispiel Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickel-Vanadium, kann als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder aus nur einem einzigen Material hergestellt zu sein. Das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich. Die Elektroden können sich auf den aktiven Hauptflächen der Halbleiterchips oder auf anderen Flächen der Halbleiterchips befinden.
Die unten beschriebenen Module können externe Kontaktelemente (oder externe Kontaktstellen) enthalten, die von jeder beliebigen Form und Größe sein können. Die externen Kontaktelemente können von außerhalb des Moduls zugänglich sein und können so das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Moduls ermöglichen. Des Weiteren können die externen Kontaktelemente wärmeleitend sein und können als Wärmesenken zum Ableiten der durch die Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus jedem gewünschten elektrisch leitfähigen Material bestehen, zum Beispiel aus einem Metall wie zum Beispiel Kupfer, Aluminium oder Gold, einer Mettalllegierung oder einem elektrisch leitfähigen organischen Material. Lötmaterial, wie zum Beispiel Lotperlen oder Löthöcker, können auf den externen Kontaktelementen abgeschieden werden.
Die Halbleiterchips können auf Trägern angeordnet werden. Die Träger können von beliebiger Form und Größe und aus beliebigem Material sein. Während der Herstellung der Module können die Träger miteinander verbunden sein. Die Träger können auch aus einem einzigen Stück gebildet sein. Die Träger können untereinander durch Verbindungsmittel verbunden sein, um einige der Träger während der Herstellung abtrennen zu können. Das Abtrennen der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder sonstige geeignete Verfahren erfolgen. Die Träger können elektrisch leitfähig sein. Sie können aus Metallen oder Metalllegierungen hergestellt sein, insbesondere Kupfer, Kupferlegierungen, Eisen-Nickel, Aluminium, Aluminiumlegierungen, Stahl, Edelstahl oder sonstige geeignete Materialien. Die Träger können vollständig aus Metallen oder Metalllegierungen bestehen. Die Träger können zum Beispiel ein Leiterrahmen (englisch: leadframe) oder ein Teil eines Leiterrahmens sein. Des Weiteren können die Träger mit einem elektrisch leitfähigen Material beschichtet sein, zum Beispiel Kupfer, Silber, Eisen-Nickel oder Nickel-Phosphor.
Die Module können elektrisch isolierendes Material enthalten. Das elektrisch isolierende Material kann einen beliebigen Anteil einer beliebigen Anzahl von Flächen der Komponenten des Moduls bedecken, wie zum Beispiel die Kontaktelemente und den in das Modul integrierten Halbleiterchip. Das elektrisch isolierende Material kann dafür verwendet werden, Komponenten des Moduls voneinander und/oder von externen Komponenten elektrisch zu isolieren, kann aber auch als eine Plattform verwendet werden, um andere Komponenten zu montieren, zum Beispiel Verdrahtungsschichten oder Kontaktelemente. Das elektrisch isolierende Material kann unter Anwendung verschiedener Techniken aufgebracht werden, zum Beispiel mittels Schablonendruck, Siebdruck oder sonstiger geeigneter Drucktechniken. Alternativ kann das elektrisch isolierende Material als eine Folie oder Lage auf die darunter liegenden Strukturen laminiert werden, indem über eine zweckmäßige Zeitdauer Unterdruck und Wärme sowie Druck angelegt werden. Außerdem kann ein elektrisch isolierendes Material aus einer Lösung oder einer Gasphase abgeschieden und schichtweise bis auf eine gewünschte Dicke übereinander gelegt werden. Techniken, die für diese Art der Abscheidung verwendet werden können, sind zum Beispiel physikalisches oder chemisches Aufdampfen, Aufschleudern, Aufgießen, Tauchen oder Aufsprühen. Das elektrisch isolierende Material kann aus einem Polymer, wie zum Beispiel Parylen, einem Photoresistmaterial, Imid, Epoxid, Duroplast, einem Silikon, Siliziumnitrid oder einem anorganischen, keramikartigen Material, wie zum Beispiel Silikon-Kohlenstoff-Verbindungen, hergestellt werden. Des Weiteren kann ein Formmaterial als das elektrisch isolierende Material verwendet werden. Das Formmaterial kann ein beliebiges geeignetes thermoplastisches oder wärmehärtendes Material sein. Verschiedene Techniken können verwendet werden, um die Komponenten mit dem Formmaterial zu bedecken, zum Beispiel Formpressen, Spritzgießen, Pulverschmelzen oder Flüssiggießen.
Die Module können Montageflächen aufweisen. Die Montageflächen können dazu dienen, das Modul auf einer anderen Komponente, zum Beispiel einem Substrat, zu montieren, wie zum Beispiel einer Leiterplatte, beispielsweise einer gedruckten Leiterplatte (PCB). Die Module können zum Beispiel sogenannte oberflächenmontierte Module (SMDs) sein, die auf einem Substrat, zum Beispiel einer gedruckten Leiterplatte, mittels verschiedener Oberflächenmontagetechnologien (SMT) montiert werden können. Externe Kontaktelemente können auf der Montagefläche angeordnet sein, um ein elektrisches Koppeln des Moduls mit der Komponente zu ermöglichen, auf der das Modul montiert ist. Lotablagerungen, wie zum Beispiel Lotperlen, oder sonstige geeignete Verbindungselemente können verwendet werden, um eine elektrische und insbesondere eine mechanische Verbindung zwischen dem Modul und der Komponente, auf der das Modul montiert ist, herzustellen.
1A und 1B veranschaulichen schematisch ein Modul 100. 1A zeigt eine Querschnittsansicht des Moduls 100, und 1B zeigt eine Draufsicht des Moduls 100. Das Modul 100 enthält einen Halbleiterchip 10, ein erstes Kontaktelement 13, ein zweites Kontaktelement 14 und ein Isoliermaterial 16. Der Halbleiterchip 10 ist ein Leistungshalbleiterchip mit einer ersten Hauptfläche 10A und einer zweiten Hauptfläche 10B gegenüber der ersten Hauptfläche 10A. Eine erste Elektrode 11 ist an der ersten Hauptfläche 10A angeordnet, und eine zweite Elektrode 12 ist an der zweiten Hauptfläche 10B angeordnet. Der Halbleiterchip 10 hat des Weiteren eine dritte Elektrode 28, die auf der zweiten Hauptfläche 10B angeordnet ist.
Im Fall eines Leistungs-MOSFET, der beispielhaft in den 1A und 1B gezeigt ist, können die erste und die zweite Elektrode 11, 12 eine Drain- bzw. eine Source-Elektrode (Lastelektroden) sein, und die dritte Elektrode 28 kann eine Gate-Elektrode (Steuerelektrode) sein. Allgemein kann der Halbleiterchip 10 jede beliebige Anzahl von Elektroden haben. Zum Beispiel kann der Halbleiterchip 10 zwei Elektroden haben (zum Beispiel eine Katode und eine Anode im Fall einer Diode), oder er kann drei oder mehr Elektroden haben. In einer Ausführungsform (in den Figuren nicht veranschaulicht) kann der Halbleiterchip 10 alle seine Elektroden auf nur einer einzigen aktiven Fläche angeordnet haben. Zum Beispiel kann der Halbleiterchip 10 mehrere Elektroden auf einer einzigen Hauptfläche haben und kann sich für die Flip-Chip-Montage eignen.
In dem Modul 100 ist der Halbleiterchip 10 mit seiner ersten Hauptfläche 10A auf dem ersten Kontaktelement 13 dergestalt montiert, dass seine erste Elektrode 11 elektrisch mit dem ersten Kontaktelement 13 gekoppelt ist. Die Elektroden 12 und 28 sind elektrisch mit zweiten Kontaktelementen 14 über Bonddrähte 15 gekoppelt. obgleich in den 1A und 1B nur ein einziger Bonddraht je Elektrode gezeigt ist, kann jede beliebige Anzahl von Bonddrähten verwendet werden, um eine Elektrode mit einer Kontaktinsel zu verbinden. Anstelle von Bonddrähten können viele andere elektrische Verbindungsmittel verwendet werden, zum Beispiel vorgefertigte Metallklammern, Metallfolien oder galvanisch abgeschiedene oder chemisch aufgedampfte elektrisch leitfähige Schichten.
Die Kontaktelemente 13 und 14 können zum Beispiel Teile eines Trägers sein; zum Beispiel können sie Teile eines Leiterrahmens sein. Der Leiterrahmen kann jede beliebige geometrische Form haben, und seine (externen) Kontaktelemente 13, 14 können auf eine beliebige Weise angeordnet sein. Der Leiterrahmen ist nicht auf eine bestimmte Größe beschränkt. Zum Beispiel kann der Leiterrahmen eine Dicke im Bereich von 100 μm bis 1 mm haben oder kann noch dicker sein. Der Leiterrahmen kann komplett aus einem Metall, zum Beispiel Kupfer, oder aus einer Metalllegierung bestehen. Der Leiterrahmen kann ausgestanzt oder gefräst worden sein, um die äußere Form des Leiterrahmens herzustellen, wie in 1B gezeigt. Der Leiterrahmen kann weitere Chipkontaktstellen und/oder externe Kontaktelemente enthalten, die in den 1A und 1B nicht veranschaulicht sind.
Der Leistungshalbleiterchip 10 kann über dem Kontaktelement 13 angeordnet werden, das als eine Chipkontaktstelle dient, wie in den 1A und 1B veranschaulicht. Die Drain-Elektrode 1l kann elektrisch mit dem Kontaktelement 13 verbunden sein, und die elektrische Verbindung kann zum Beispiel durch Reflow-Löten, Vakuumlöten, Diffusionslöten oder Verkleben mittels eines elektrisch leitfähigen Klebstoffs hergestellt werden.
Wenn Diffusionslöten als eine Verbindungstechnik verwendet wird, so ist es möglich, Lötmaterialien zu verwenden, die nach dem Ende des Lötvorgangs an der Grenzfläche zwischen dem Kontaktelement 13 und dem Leistungshalbleiterchip 10 aufgrund von Grenzflächendiffusionsprozessen zu intermetallischen Phasen führen. In diesem Fall ist die Verwendung von Sn-, AuSn-, AgSn-, CuSn-, AgIn-, AuIn-, CuIn-, AuSi- oder Au-Lötmaterialien denkbar. Wenn der Leistungshalbleiterchip 10 mit dem Kontaktelement 13 verklebt wird, so ist es möglich, elektrisch leitfähige Klebstoffe zu verwenden, die auf Epoxidharzen basieren können und mit Gold, Silber, Nickel oder Kupfer angereichert sein können, um die elektrische Leitfähigkeit zu erzeugen.
Die Kontaktelemente 13 und 14 können auf einer gemeinsamen Ebene 100A angeordnet sein. In der in den 1A und 1B gezeigten Ausführungsform haben die Kontaktelemente 13, 14 erste und zweite Flächen 13A, 13B bzw. 14A, 14B und sind in einer gemeinsamen Ebene dergestalt angeordnet, dass die ersten Flächen 13A, 14A in einer gemeinsamen Ebene 100A angeordnet sind und die zweiten Flächen 13B, 14B in einer gemeinsamen Ebene parallel zur Ebene 100A angeordnet sind. Die Ebene 100A kann eine Montagefläche bilden. Die Kontaktelemente 13, 14 können als externe Kontaktelemente verwendet werden, um elektrisch auf den Halbleiterchip 10 von außerhalb des Moduls 100 zuzugreifen. Das Modul 100 kann ein anschlussdrahtloses Modul (englisch: leadless module) sein, d. h. die Kontaktelemente 13, 14 sind Kontaktinseln anstatt Anschlussdrähte, die seitlich aus dem Modul 100 herausragen.
Das Modul 100 enthält des Weiteren ein Isoliermaterial 16, in das der Halbleiterchip 10 eingebettet ist und das einen Raum zwischen dem ersten und dem zweiten Kontaktelement 13, 14 ausfüllt. Das Isoliermaterial 16 kann zum Beispiel ein Formmaterial sein und kann mittels Spritzgießen in ein Formwerkzeug eingespritzt werden, in das der Halbleiterchip 10 mit dem ersten und dem zweiten Kontaktelement 13, 14 und den elektrischen Verbindungselementen 15 eingebracht wurde.
In der in den 1A und 1B veranschaulichten Ausführungsform hat das Isoliermaterial 16 eine ebene erste Hauptfläche 16A und eine ebene zweite Hauptfläche 168. Die erste Fläche 13A des ersten Kontaktelements 13, die erste Fläche 14A des zweiten Kontaktelements 14 und die erste Hauptfläche 16A des Isoliermaterials 16 sind in der Ebene 100A angeordnet, können aber auch in anderen Ebenen angeordnet sein. Die Fläche, die durch das Isoliermaterial 16 und das erste und das zweite Kontaktelement 13, 14 gebildet wird, kann eine Montagefläche bilden. Die Montagefläche muss nicht unbedingt eine ebene Fläche sein, aber kann eine ebene Fläche sein. Das erste und das zweite Kontaktelement 13, 14 können auch in verschiedenen Ebenen angeordnet sein.
In der in den 1A und 1B veranschaulichten Ausführungsform hat das Isoliermaterial 16 ein hervorstehendes Element 17, das von der ersten Fläche 16A des Isoliermaterials 16 hervorsteht. Das hervorstehende Element 17A ist zwischen dem ersten und dem zweiten Kontaktelement 13, 14 an dem Abschnitt der Fläche des Isoliermaterials 16 angeordnet, der sich zwischen dem ersten und dem zweiten Kontaktelement 13, 14 befindet. Das hervorstehende Element 17 kann dafür konfiguriert sein, die Distanz zwischen dem ersten und dem zweiten Kontaktelement 13, 14, entlang der Fläche des Isoliermaterials 16 gemessen, zu verlängern. Diese Distanz, die sogenannte Kriechstrecke, die als die kleinste Distanz zwischen zwei Leitern entlang der Fläche eines Isolators definiert ist, bestimmt, bei welchen Spannungen es zu einem elektronischen Durchschlagen zwischen den zwei Leitern kommt. Durch Anordnen des hervorstehenden Elements 17 auf der Fläche 16A des Isoliermaterials wird die Kriechstrecke zwischen dem ersten und dem zweiten Kontaktelement 13, 14 im Vergleich zu einer völlig ebenen Fläche verlängert. Durch Hinzufügen des hervorstehenden Elements 17 wird es darum möglich, ähnliche Module mit höheren Spannungsdifferenzen zwischen dem ersten und dem zweiten Kontaktelement 13, 14 zu betreiben. Während des Betriebes des Moduls 100 können Spannungsdifferenzen von mehr als 600 V, 800 V, 1000 V, 1200 V oder sogar noch höher zwischen den Kontaktelementen oder den Elektroden 13, 14 angelegt werden.
In der in den 1A und 1B veranschaulichten Ausführungsform ist das hervorstehende Element 17 integral mit dem Isoliermaterial 16 ausgebildet. Zum Beispiel kann das hervorstehende Element 17 gleichzeitig mit dem, und aus dem gleichen Material wie das, Isoliermaterial 16 ausgebildet werden.
Das hervorstehende Element 17 kann jede geeignete Höhe h, Breite w und Lange l haben. Die Höhe h kann zum Beispiel größer als 0,1 mm oder 0,2 mm oder 0,3 mm oder 0,4 mm oder 0,5 mm oder 0,6 mm oder 0,7 mm oder 0,8 mm oder 0,9 mm oder 1 mm oder 1,5 mm oder 2,0 mm oder 2,5 mm sein. Die Breite w des hervorstehenden Elements 17 kann kleiner als die Distanz zwischen dem ersten und dem zweiten Kontaktelement 13, 14 sein. Insbesondere kann die Breite w ein Bruchteil der Distanz zwischen dem ersten und dem zweiten Kontaktelement 13, 14 sein, zum Beispiel die Hälfte oder ein Drittel dieser Distanz. Die Breite w kann zum Beispiel größer als 0,1 mm oder 0,2 mm oder 0,3 mm oder 0,4 mm oder 0,5 mm oder 0,6 mm oder 0,7 mm oder 0,8 mm oder 0,9 mm oder 1 mm oder 1,5 mm oder 2,0 mm oder 2,5 mm sein. Die Länge l des hervorstehenden Elements 17 kann mit der Größe des Moduls 100 identisch sein, wie in 1B veranschaulicht, oder kann kleiner sein. Zum Beispiel kann die Länge l des hervorstehenden Elements 17 ähnlich der Größe der Kontaktstellen sein, oder kann geringfügig größer sein. Gemäß einer Ausführungsform kann die Länge des hervorstehenden Elements 17 so gewählt werden, dass es eine direkte Verbindung (Sichtlinienverbindung) zwischen Abschnitten der Kontaktelemente behindert. Zusätzliche Endabschnitte mit einer Länge ähnlich der Höhe des hervorstehenden Elements 17 können hinzugefügt werden. In einer Ausführungsform können mehrere hervorstehende Elemente 17 anstatt eines einzigen hervorstehenden Elements 17 verwendet werden. In diesem Fall können die Breiten w der hervorstehenden Elemente 17 entsprechend reduziert werden. Zum Beispiel können sie der Distanz zwischen dem ersten und dem zweiten Kontaktelement 13, 14; geteilt durch die Anzahl der hervorstehenden Elemente 17, entsprechen.
2A veranschaulicht eine Ausführungsform, wobei ein hervorstehendes Element 18 nicht integral mit dem Isoliermaterial 16 ausgebildet ist. Stattdessen ist das hervorstehende Element 18 separat ausgebildet und ist an einer ebenen Fläche des Isoliermaterials 16 in einem Bereich zwischen dem ersten und dem zweiten Kontaktelement 13, 14 angebracht. Das hervorstehende Element 18 kann zum Beispiel ein Stab sein, der aus dem gleichen oder einem anderen Isoliermaterial besteht, und kann zum Beispiel an dem Isoliermaterial 16 angeklebt sein. Beim Anbringen des hervorstehenden Elements 18 an dem Isoliermaterial 16 kann es wünschenswert sein, dafür zu sorgen, dass kein Spalt zwischen dem hervorstehenden Element 18 und dem Isoliermaterial 16 besteht, um Kurzschlüsse bei kleinerer Kriechstrecke zu vermeiden. In einer alternativen Ausführungsform kann das hervorstehende Element 18 aus einer flüssigen oder gasförmigen Phase auf das Isoliermaterial 16 abgeschieden werden und kann ohne zusätzliche Klebstoffe an dem Isoliermaterial 16 haften.
2B veranschaulicht schematisch eine Ausführungsform, wobei eine Aussparung 19 in dem Isoliermaterial 16 ausgebildet ist. Ähnlich den oben beschriebenen hervorstehenden Elementen 17, 18 erlaubt die Aussparung 19 das Vergrößern der Kriechstrecke im Vergleich zu einer völlig ebenen Fläche des Isoliermaterials 16. Die Aussparung 19 kann zum Beispiel ausgebildet werden, indem man Material aus dem Isoliermaterial 16 herausnimmt oder kein Isoliermaterial in den Bereich einbringt, wo die Aussparung 19 ausgebildet werden soll, zum Beispiel unter Verwendung eines geeigneten Werkzeughohlraums. Die Abmessungen der Aussparung 19 können den Abmessungen der oben beschriebenen hervorstehenden Abschnitte ähneln.
2C veranschaulicht schematisch eine Ausführungsform, wobei die erste Fläche 16A des Isoliermaterials 16 und die gemeinsame Ebene 100A, die durch die ersten Flächen 13A, 14A des ersten und des zweiten Kontaktelements 13, 14 gebildet werden, in verschiedenen Ebenen angeordnet sind. Die Seitenflächen des ersten und des zweiten Kontaktelements 13, 14 sind nur teilweise mit dem Isoliermaterial 16 bedeckt, und die Montagefläche, die durch die Flächen 13A, 14A und 16A gebildet wird, bildet keine ebene Fläche. Die erste Fläche 16A des Isoliermaterials 16 kann an einer beliebigen Stelle zwischen den Ebenen angeordnet sein, die durch die erste Fläche 13A und die zweite Fläche 13B des ersten Kontaktelements 13 definiert werden. Ähnlich den oben beschriebenen Ausführungsformen wird ein hervorstehendes Element 20 an der ersten Fläche 16A des Isoliermaterials 16 angeordnet.
2D veranschaulicht schematisch eine Ausführungsform, wobei die erste Fläche 16A des Isoliermaterials 16 mit Bezug auf die Kontaktelemente 13, 14, ähnlich der in 2C veranschaulichten Ausführungsform, eingerückt ist. Die in 2D veranschaulichte Ausführungsform unterscheidet sich von der in 2C veranschaulichten Ausführungsform dadurch, dass eine Aussparung 21 in der ersten Fläche 16A des Isoliermaterials 16 anstelle eines hervorstehenden Elements 20 angeordnet ist.
3A–3D veranschaulichen schematisch ein Verfahren zur Herstellung des in 3D veranschaulichten Moduls. Das in 3D veranschaulichte Modul ist eine Implementierung des in 2A gezeigten Moduls. Die Details des unten mit Bezug auf die 3A–3D beschriebenen Moduls können darum analog auf das in 2A veranschaulichte Modul angewendet werden und umgekehrt. Ähnliche oder identische Komponenten der Module sind mit den gleichen Bezugszahlen bezeichnet.
3A veranschaulicht schematisch einen ersten Schritt, in dem Kontaktelemente 13, 14 ausgebildet werden. Die Kontaktelemente 13, 14 können zum Beispiel Abschnitte eines Leiterrahmens sein und können sich auf einer gemeinsamen Ebene 100A befinden. Das erste Kontaktelement 13 hat eine erste Fläche 13A und eine zweite Fläche 13B. Es ist ein Halbleiterchip 10 angeordnet, der eine erste Hauptfläche 10A mit einer ersten Elektrode 11 und eine zweite Hauptfläche 10B gegenüber der ersten Hauptfläche 10A aufweist. Der Halbleiterchip 10 ist auf dem ersten Kontaktelement 13 zum Beispiel unter Verwendung von Lot, intermetallischen Verbindungen oder leitfähigen Klebstoffen dergestalt angeordnet und darauf angebracht, dass das erste Kontaktelement 13 elektrisch mit der ersten Elektrode 11 gekoppelt ist. In der in 3A veranschaulichten Ausführungsform hat der Halbleiterchip 10 des Weiteren eine zweite Elektrode 12 auf seiner zweiten Hauptfläche 10B.
3B veranschaulicht schematisch einen zweiten Schritt, in dem die zweite Elektrode 12 des Halbleiterchips 10 elektrisch mit dem zweiten Kontaktelement 14 über einen Bonddraht 15 gekoppelt wird. Wie oben erläutert wurde, können noch viele andere Techniken zum Verbinden der zweiten Elektrode 12 mit dem zweiten Kontaktelement 14 verwendet werden. In einer (nicht veranschaulichten) Ausführungsform kann die zweite Elektrode 12 auch auf der ersten Hauptfläche 10A des Halbleiterchips 10 angeordnet sein, und der Halbleiterchip 10 kann sowohl über dem ersten als auch über dem zweiten Kontaktelement 13, 14 angeordnet sein.
3C veranschaulicht schematisch einen dritten Schritt, wobei das in 3B veranschaulichte Modul mit Isoliermaterial 16 bedeckt wird. Zum Beispiel kann das Isoliermaterial 16 mittels eines Formungsprozesses aufgebracht werden. In einer Ausführungsform kann das in 3B gezeigte Modul in den Werkzeughohlraum eingelegt werden. In einer anderen Ausführungsform können die in 3A veranschaulichten Kontaktelemente 13, 14 auf einer Aufspannplatte angeordnet werden, die einen Teil des Werkzeughohlraums bildet, zum Beispiel der unteren Hälfte des Werkzeughohlraums. Die Aufspannplatte kann zum Beispiel die gemeinsame Ebene 100A bilden, die in 3A veranschaulicht ist. Der Werkzeughohlraum kann durch eine obere Hälfte gebildet werden, die über die untere Hälfte gelegt wird. Wach dem Formungsschritt kann der Werkzeughohlraum abgenommen werden, um das in 3C veranschaulichte Modul zu erhalten. Das Isoliermaterial 16 kann eine erste Hauptfläche 16A und eine zweite Hauptfläche 16B gegenüber der ersten Hauptfläche 16A haben. Die Hauptfläche 16A des Isoliermaterials 16 kann in der Ebene 100A angeordnet sein und kann zusammen mit den Kontaktelementen 13, 14 eine ebene Montagefläche bilden.
3D veranschaulicht schematisch einen vierten Schritt, in dem ein hervorstehendes Element 18 zu dem in 3C veranschaulichten Modul hinzugefügt wird. Das hervorstehende Element 18 kann zum Beispiel vorgefertigt sein und kann an dem Isoliermaterial 16 in einem Bereich zwischen dem ersten und dem zweiten Kontaktelement 13, 14 angeklebt sein. Das hervorstehende Element 18 kann auch auf dem Isoliermaterial 16 aus einer flüssigen oder gasförmigen Phase abgeschieden werden und kann ausgehärtet werden, um das in 3D veranschaulichte Modul zu erhalten.
4A–4J veranschaulichen schematisch Verfahren zur Herstellung des in den 1A und 1B veranschaulichten Moduls. Die Details des unten mit Bezug auf die 4A–4J beschriebenen Moduls können darum analog auf das in den 1A und 1B veranschaulichte Modul angewendet werden und umgekehrt. Ähnliche oder identische Komponenten der Module sind mit den gleichen Bezugszahlen bezeichnet.
4A und 4B veranschaulichen schematisch einen ersten und einen zweiten Herstellungsschritt, die mit dem ersten und dem zweiten Schritt, die oben mit Bezug auf die 3A und 3B beschrieben wurden, identisch sind.
4C veranschaulicht einen dritten Schritt für den Fall, wo ein Formmaterial als das Isoliermaterial 16 verwendet wird. Der Halbleiterchip 10 und das erste und das zweite Kontaktelement 13, 14 werden in einen Werkzeughohlraum M1, M2 zum Aufbringen eines isolierenden Formmaterials 16 gelegt. Genauer gesagt, wird das in 4B gezeigte Modul auf eine Aufspannplatte M1 gelegt, die die untere Hälfte des Werkzeughohlraums M1, M2 bildet und mit einer oberen Hälfte M2 des Werkzeughohlraums M1, M2 bedeckt wird. Die untere Hälfte M1 des Werkzeughohlraums hat eine Aussparung R zum Ausbilden eines hervorstehenden Elements 17, das von der gemeinsamen Ebene 100A, die durch das erste und das zweite Kontaktelement 13, 14 definiert wird, hervorsteht.
4D veranschaulicht einen vierten Schritt nach dem Herausnehmen des geformten Halbleitermoduls aus dem Werkzeughohlraum M1, M2. Das geformte Halbleitermodul wird auf ein Substrat 30 gelegt. Das Substrat 30 enthält einen ersten und einen zweiten Anschluss 34, 35, auf die das erste und das zweite Kontaktelement 13, 14 gelegt werden. Das erste und das zweite Kontaktelement 13, 14 sollen mit dem ersten und dem zweiten Anschluss 34, 35 auf dem Substrat 30 elektrisch gekoppelt und mechanisch daran angebracht werden. Dies kann zum Beispiel erreicht werden, indem man Lot 32, 33 zu dem ersten und dem zweiten Kontaktelement 13, 14 hinzufügt, wie in 4D veranschaulicht, und indem man das erste und das zweite Kontaktelement 13, 14 mit dem ersten und dem zweiten Anschluss 34, 35 des Substrats 30 verlötet. Das geformte Halbleitermodul kann dergestalt über dem Substrat 30 angeordnet werden, dass das hervorstehende Element 17 über eine Aussparung 31 gelegt wird, die in dem Substrat 30 angeordnet ist. Die Aussparung 31 in dem Substrat 30 kann dafür konfiguriert sein, das hervorstehende Element 17 aufzunehmen, das von der ersten Fläche 16A des Isoliermaterials 16 hervorsteht, wie in 4E veranschaulicht. In einer Ausführungsform wird das Lötmaterial 32, 33 auf den ersten und den zweiten Anschluss 34, 35 des Substrats 30 anstatt auf das erste und das zweite Kontaktelement 13, 14 aufgebracht. In einer Ausführungsform kann das Lötmaterial 32, 33 auf jedes der Kontaktelemente 13, 14 und jeden der Anschlüsse 34, 35 aufgebracht werden.
Die Aussparung 31 in dem Substrat 30 kann geringfügig größer sein als das hervorstehende Element 17, so dass das hervorstehende Element 17 bequem darin Platz findet, und kann groß genug sein, um eine gewisse Fehlausrichtung zwischen dem geformten Halbleitermodul und dem Substrat 30 zu gestatten.
In einer Ausführungsform kann die Größe der Aussparung 31 klein genug sein, damit das hervorstehende Element 17 verhindern kann, dass Lötmaterial 32, 33 zu dem jeweiligen anderen Kontakt fließt, wenn der geformte Chip auf das Substrat 30 gepresst wird. Oder anders ausgedrückt: Die Aussparung 31 kann klein genug sein, damit das hervorstehende Element 17 wirksam die Verbindung zwischen dem ersten und dem zweiten Kontaktelement 13, 14 abdichten kann. Das heißt, weil das hervorstehende Element 17 in die Aussparung 31 passt, kann das Lötmaterial 32 nicht zu den Kontaktelementen 14, 35 fließen, und das Lötmaterial 33 kann nicht zu den Kontaktelementen 13, 34 fließen.
4E veranschaulicht schematisch das entstandene System, nachdem das Modul 100 an das Substrat 30 gelötet wurde. Das Lötmaterial 32', 33' hat sich während des Pressens des geformten Chips auf das Substrat 30 seitlich ausgebreitet, aber das hervorstehende Element 17, das in der Aussparung 31 sitzt, hat wirksam verhindert, dass die zwei Lötmaterialien 32', 33' in elektrischen Kontakt miteinander kommen und einander zu nahe kommen, so dass eine elektrische Verbindung über Kriechströme entstehen könnte.
4F und 4G veranschaulichen schematisch eine Ausführungsform, wobei die in den 4D und 4E veranschaulichte Aussparung 31 ein Durchgangsloch 36 ist, das sich durch das gesamte Substrat 30 erstreckt. Die Aussparung 31 kann zum Beispiel durch Ätzen oder Bohren hergestellt werden, während das Durchgangsloch 36 auch durch Stanzen oder sonstige Prozesse hergestellt werden kann.
4H–4J veranschaulichen eine Alternative zum Aufbringen des Isoliermaterials 16.
4H veranschaulicht einen ersten Schritt dieses Verfahrens, wobei die Komponenten des Moduls auf einer Aufspannplatte M1 angeordnet sind. Dementsprechend wird zuerst eine Aufspannplatte M1 bereitgestellt. Die Aufspannplatte M1 hat eine ebene Fläche mit einer Aussparung R. Dann werden ein erstes und ein zweites Kontaktelement 13, 14 auf der Aufspannplatte M1 angeordnet. Die Fläche der Aufspannplatte M1 und die Flächen 13A, 14A des ersten und des zweiten Kontaktelements 13, 14 bilden eine gemeinsame Ebene 100A. Ein Halbleiterchip 10 mit einer ersten Hauptfläche 10A mit einer ersten Elektrode 11 und mit einer zweiten Hauptfläche 10B mit einer zweiten Elektrode 12 wird so über das erste Kontaktelement 13 gelegt und daran angebracht, dass die erste Elektrode 11 elektrisch mit dem ersten Kontaktelement 13 gekoppelt ist.
4I veranschaulicht schematisch einen zweiten Schritt, in dem ein Bonddraht 15 an der zweiten Elektrode 12 und dem zweiten Kontaktelement 14 angebracht wird. Dann wird ein Werkzeughohlraum M2 über das Modul gelegt, um den Halbleiterchip 10, das erste und das zweite Kontaktelement 13, 14 und den Bonddraht 15 in eine Vergussmasse 16 einzubetten. Das Formmaterial 16 füllt auch die Aussparung R in der Aufspannplatte M1 aus.
4J veranschaulicht das Modul nach dem Fortnehmen des Werkzeughohlraums M2 und der Aufspannplatte M1.
5A–5G veranschaulichen schematisch Ausführungsformen von Verfahren zum Herstellen des in 2B veranschaulichten Moduls. Die Details der unten mit Bezug auf die 5A–5G beschriebenen Module können darum analog auf das in 2B veranschaulichte Modul angewendet werden und umgekehrt. Ähnliche oder identische Komponenten der Module sind mit den gleichen Bezugszahlen bezeichnet.
5A–5C veranschaulichen schematisch einen ersten, zweiten und dritten Schritt, die mit dem ersten, zweiten und dritten Schritt identisch sind, die oben mit Bezug auf die 3A–3C beschrieben wurden.
5D veranschaulicht einen vierten Schritt, in dem eine Aussparung 19 in dem Isoliermaterial 16 durch Herausnehmen von Material aus der ebenen Fläche des Isoliermaterials in einem Bereich zwischen dem ersten und dem zweiten Kontaktelement 13, 14 ausgebildet wurde. Das Material kann zum Beispiel durch Ätzen, Bohren, photolithographische Techniken oder sonstige geeignete Verfahren entfernt worden sein.
5E veranschaulicht einen fünften Schritt, in dem das in 5D veranschaulichte Modul auf ein Substrat 30 gelegt wird. Ähnlich der in 4D veranschaulichten Ausführungsform hat das Substrat 30 einen ersten und einen zweiten Anschluss 34 und 35. Das Substrat 30 in der in 5E veranschaulichten Ausführungsform hat keine Aussparung 31, sondern stattdessen ein hervorstehendes Element 36, das von einer Hauptfläche 30B des Substrats 30 hervorsteht.
In der in 5E veranschaulichten Ausführungsform wird der geformte Halbleiterchip für den Lötschritt so über das Substrat 30 gelegt, dass die Aussparung 19 in dem geformten Halbleitermodul das hervorstehende Element 36 aufnimmt, das von dem Substrat 30 hervorsteht.
Die Abmessung der Aussparung 19 relativ zu dem hervorstehenden Element 36 kann ähnlich wie oben beschrieben sein, d. h. sie kann eine seitliche Fehlausrichtung erlauben, und/oder sie kann eine Abdichtung des Spaltes zwischen den zwei Komponenten ermöglichen.
5F veranschaulicht schematisch das entstandene Modul nach dem Löten des geformten Chips auf das Substrat 30. Das Lötmaterial 32', 33' hat sich seitlich ausgebreitet, während der geformte Chip auf das Substrat 30 gepresst wurde, aber das hervorstehende Element 36 und die aufnehmende Aussparung 19 haben wirksam verhindert, dass die zwei Lötmaterialien 32', 33' miteinander in elektrischen Kontakt kommen oder einander zu nahe kommen, so dass eine elektrische Verbindung über Kriechströme möglich wäre.
5G veranschaulicht schematisch eine Alternative zu dem in 5C veranschaulichten Verfahrensschritt. In der in 5G veranschaulichten Ausführungsform wird ein Werkzeughohlraum mit einem hervorstehenden Element 50 verwendet, um die Aussparung 19 in dem Isoliermaterial 16 auszubilden. Dies erlaubt die Ausbildung der Aussparung gleichzeitig mit dem Aufbringen des Isoliermaterials 16.
6A–6H veranschaulichen schematisch Ausführungsformen der hervorstehenden Elemente oder Aussparungen, die in oder auf dem Isoliermaterial 16 ausgebildet sind.
6A veranschaulicht eine Ausführungsform, wobei die Aussparung einen rechteckigen Querschnitt hat. Der Querschnitt braucht nicht perfekt rechteckig zu sein, sondern kann auch leicht gerundete Kanten haben.
6B veranschaulicht eine Ausführungsform, wobei die Aussparung einen dreieckigen Querschnitt hat. Auch hier braucht der Querschnitt nicht perfekt dreieckig zu sein, sondern kann ebenfalls leicht gerundete Kanten haben.
6C veranschaulicht eine Ausführungsform, wobei die Aussparung einen konkav gekrümmten Querschnitt hat. Ein solcher Querschnitt kann zum Beispiel mit Hilfe von Ätzprozessen erhalten werden.
6D veranschaulicht eine Ausführungsform mit mehreren rechteckigen Aussparungen. Die Aussparungen brauchen nicht unbedingt gleich zu sein. Zum Beispiel können auch mehrere unterschiedlich geformte Aussparungen vorhanden sein.
6E–6H veranschaulichen Ausführungsformen mit den gleichen Formen, wie in den 6A–6D veranschaulicht, aber mit hervorstehenden Elementen anstelle von Aussparungen.
Neben den in den 6A–6H veranschaulichten Ausführungsformen kann es auch Ausführungsformen mit Kombinationen von unterschiedlich geformten und/oder unterschiedlich bemessenen hervorstehenden Elementen oder Aussparungen geben. Hervorstehende Elemente und Aussparungen können auch kombiniert werden. Die Größe und Form der hervorstehenden Elemente oder Aussparungen der Substrate, auf denen die Module angeordnet werden, können entsprechend variiert werden.
Es ist für den Fachmann offensichtlich, dass die oben beschriebenen Module nur beispielhafte Ausführungsformen sein sollen und dass viele Variationen möglich sind. Zum Beispiel können die oben besprochenen Module in einem diskontinuierlichen Prozess hergestellt werden, wobei mehrere ähnliche Module gleichzeitig und parallel hergestellt werden. Falls erforderlich können die Module durch Trennen des Leiterrahmens voneinander getrennt werden. Das Trennen des Leiterrahmens kann zum Beispiel durch Sägen, Schneiden, Ätzen, mittels Laserstrahl oder sonstiger elektromagnetischer Strahlung ausgeführt werden.
Des Weiteren kann, wenn ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung mit Bezug auf nur eine von mehreren Implementierungen offenbart wurde, ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wenn dies für eine bestimmte oder konkrete Anwendung erwünscht und vorteilhaft ist. Wenn des Weiteren die Begriffe „enthalten”, „haben”, „mit” oder sonstige Varianten davon in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, so ist beabsichtigt, dass solche Begriffe in einer Weise inkludierend sind, die dem Begriff „umfassen” ähnelt. Des Weiteren versteht es sich, dass Ausführungsformen der Erfindung in diskreten Schaltkreisen, teilintegrierten Schaltkreisen oder vollintegrierten Schaltkreisen oder Programmiermitteln implementiert sein können. Des Weiteren meint der Begriff „beispielhaft” lediglich ein Beispiel und nicht die beste oder optimale Lösung. Es ist des Weiteren zu beachten, dass im vorliegenden Text gezeigte Merkmale und/oder Elemente aus Gründen der Einfachheit und des leichteren Verständnisses mit bestimmten Abmessungen relativ zueinander veranschaulicht sind und dass sich die tatsächlichen Abmessungen erheblich von den im vorliegenden Text veranschaulichten Abmessungen unterscheiden können.
Obgleich im vorliegenden Text konkrete Ausführungsformen veranschaulicht und beschrieben wurden, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen an die Stelle der konkret gezeigt und beschriebenen Ausführungsformen treten können, ohne vom Konzept der vorliegenden Erfindung abzuweichen.

Claims

Modul, umfassend: einen Halbleiterchip (10), ein erstes Kontaktelement (13) und ein zweites Kontaktelement (14), die von dem Halbleiterchip (10) beabstandet und mit dem Halbleiterchip (10) elektrisch gekoppelt sind, wobei eine Fläche (13A) des ersten Kontaktelements (13) und eine Fläche (14A) des zweiten Kontaktelements (14) in einer gemeinsamen Ebene (100A) angeordnet sind, ein elektrisch isolierendes Material (16) mit einer ebenen Fläche (16A) in einem Bereich zwischen dem ersten Kontaktelement (13) und dem zweiten Kontaktelement (14), und ein hervorstehendes Element (17), das von der ebenen Fläche (16A) des elektrisch isolierenden Materials (16) hervorsteht, und/oder eine Aussparung (19) in der ebenen Fläche (16A) des elektrisch isolierenden Materials (16).
Modul nach Anspruch 1, wobei das hervorstehende Element (17) integral mit dem elektrisch isolierenden Material (16) ausgebildet ist.
Modul nach Anspruch 1 oder 2, wobei die ebene Fläche (16A) des elektrisch isolierenden Materials (16) in der gemeinsamen Ebene (100A) angeordnet ist.
Modul nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) eine erste Elektrode (11) auf einer ersten Hauptfläche (10A) und eine zweite Elektrode (12) auf einer zweiten Hauptfläche (10B) gegenüber der ersten Hauptfläche (10A) aufweist und das erste Kontaktelement (13) elektrisch mit der ersten Elektrode (11) gekoppelt ist und das zweite Kontaktelement (14) elektrisch mit der zweiten Elektrode (12) gekoppelt ist.
Modul nach einem der vorhergehenden Ansprüche, wobei das erste Kontaktelement (13) und das zweite Kontaktelement (14) Teile eines Leiterrahmens sind, auf dem der Halbleiterchip (10) angeordnet ist.
Modul nach einem der vorhergehenden Ansprüche, das des Weiteren ein Substrat (30) umfasst, das einen ersten Anschluss (34) umfasst, der in elektrischem Kontakt mit dem ersten Kontaktelement (13) steht, und einen zweiten Anschluss (35) umfasst, der in elektrischem Kontakt mit dem zweiten Kontaktelement (14) steht.
Modul nach Anspruch 6, wobei das Substrat (30) eine Aussparung (31) aufweist, die das hervorstehende Element (17), das von dem elektrisch isolierenden Material (16) hervorsteht, aufnimmt, und/oder ein hervorstehendes Element (36) aufweist, das in die Aussparung (19) in dem elektrisch isolierenden Material (16) hinein hervorsteht.
Modul nach Anspruch 6 oder 7, wobei das Substrat (30) eine gedruckte Leiterplatte ist.
Modul, umfassend: einen Halbleiterchip (10), ein erstes Kontaktelement (13) und ein zweites Kontaktelement (14), die von dem Halbleiterchip (10) beabstandet und mit dem Halbleiterchip (10) elektrisch gekoppelt sind, ein elektrisch isolierendes Material (16), in das der Halbleiterchip (10) eingebettet ist, wobei das elektrisch isolierende Material (16), das erste Kontaktelement (13) und das zweite Kontaktelement (14) eine Montagefläche bilden, und ein hervorstehendes Element (17), das von der Montagefläche zwischen dem ersten Kontaktelement (13) und dem zweiten Kontaktelement (14) hervorsteht.
Modul nach Anspruch 9, wobei das hervorstehende Element (17) integral mit dem elektrisch isolierenden Material (16) ausgebildet ist.
Modul nach Anspruch 9 oder 10, wobei das Modul ein anschlussdrahtloses Modul ist.
Modul nach einem der Ansprüche 9 bis 11, wobei das erste Kontaktelement (13) und das zweite Kontaktelement (14) in das elektrisch isolierende Material (16) eingebettet sind und eine Fläche (13A) des ersten Kontaktelements (13) und eine Fläche (14A) des zweiten Kontaktelements (14) von dem elektrisch isolierenden Material (16) an der Montagefläche exponiert sind.
System, umfassend: ein Modul, umfassend: einen Halbleiterchip (10), ein erstes Kontaktelement (13) und ein zweites Kontaktelement (14), die von dem Halbleiterchip (10) beabstandet und mit dem Halbleiterchip (10) elektrisch gekoppelt sind, ein elektrisch isolierendes Material (16), in das der Halbleiterchip (10) eingebettet ist, wobei das elektrisch isolierende Material (16), das erste Kontaktelement (13) und das zweite Kontaktelement (14) eine Montagefläche bilden, und ein hervorstehendes Element (17), das von der Montagefläche zwischen dem ersten Kontaktelement (13) und dem zweiten Kontaktelement (14) hervorsteht, und ein Substrat (30), das eine Aussparung (31) umfasst, wobei das Modul auf dem Substrat (30) montiert ist, die Montagefläche des Moduls dem Substrat (30) zugewandt ist und die Aussparung (31) des Substrats (30) das hervorstehende Element (17) des Moduls aufnimmt.
System nach Anspruch 13, wobei das Modul ein anschlussdrahtloses Modul ist.
System nach Anspruch 13 oder 14, wobei das Substrat (30) eine gedruckte Leiterplatte ist.
Verfahren, umfassend: Bereitstellen eines Halbleiterchips (10), eines ersten Kontaktelements (13), das elektrisch mit dem Halbleiterchip (10) gekoppelt ist, und eines zweiten Kontaktelements (14), das elektrisch mit dem Halbleiterchip (10) gekoppelt ist, wobei eine Fläche (13A) des ersten Kontaktelements (13) und eine Fläche (14A) des zweiten Kontaktelements (14) in einer gemeinsamen Ebene (100A) angeordnet sind; Einbetten des Halbleiterchips (10) in ein elektrisch isolierendes Material (16), wobei das elektrisch isolierende Material (16) eine ebene Fläche (16A) in einem Bereich zwischen dem ersten Kontaktelement (13) und dem zweiten Kontaktelement (14) aufweist; und Ausbilden eines hervorstehenden Elements (17), das von der ebenen Fläche (16A) des elektrisch isolierenden Materials (16) hervorsteht, und/oder einer Aussparung (19) in der ebenen Fläche (16A) des elektrisch isolierenden Materials (16).
Verfahren nach Anspruch 16, wobei das hervorstehende Element (17) oder die Aussparung (19) ausgebildet werden, wenn der Halbleiterchip (10) in das elektrisch isolierende Material (16) eingebettet wird.
Verfahren nach Anspruch 16 oder 17, wobei die ebene Fläche (16A) des elektrisch isolierenden Materials (16) in der gemeinsamen Ebene (100A) angeordnet ist.
Verfahren nach einem der Ansprüche 16 bis 18, wobei der Halbleiterchip (10) eine erste Elektrode (11) auf einer ersten Hauptfläche (10A) und eine zweite Elektrode (12) auf einer zweiten Hauptfläche (10B) gegenüber der ersten Hauptfläche (10A) aufweist und das erste Kontaktelement (13) elektrisch mit der ersten Elektrode (11) gekoppelt wird und das zweite Kontaktelement (14) elektrisch mit der zweiten Elektrode (12) gekoppelt wird.
Verfahren nach einem der Ansprüche 16 bis 19, das des Weiteren Folgendes umfasst: Befestigen eines Substrats (30) an dem ersten und dem zweiten Kontaktelement (13, 14), wobei das Substrat (30) eine Aussparung (31) oder ein Durchgangsloch (36) zum Aufnehmen des hervorstehenden Elements (17), das von dem elektrisch isolierenden Material (16) hervorsteht, aufweist oder ein hervorstehendes Element (36) aufweist, das in die Aussparung (19) in dem elektrisch isolierenden Material (16) hinein hervorsteht.
Verfahren, umfassend: Bereitstellen eines Moduls, umfassend: einen Halbleiterchip (10), ein erstes Kontaktelement (13) und ein zweites Kontaktelement (14), die von dem Halbleiterchip (10) beabstandet und mit dem Halbleiterchip (10) elektrisch gekoppelt sind, ein elektrisch isolierendes Material (16), in das der Halbleiterchip (10) eingebettet ist, wobei das elektrisch isolierende Material (16), das erste Kontaktelement (13) und das zweite Kontaktelement (14) eine Montagefläche bilden, und ein hervorstehendes Element (17), das von der Montagefläche zwischen dem ersten Kontaktelement (13) und dem zweiten Kontaktelement (14) hervorsteht; und Montieren des Moduls auf einem Substrat (30), wobei das Modul so auf dem Substrat (30) montiert wird, dass die Montagefläche des Moduls dem Substrat (30) zugewandt ist und eine Aussparung (31) des Substrats (30) das hervorstehende Element (17) des Moduls aufnimmt.
Verfahren nach Anspruch 21, wobei das Modul ein anschlussdrahtloses Modul ist.
Verfahren nach Anspruch 21 oder 22, wobei das Substrat (30) eine gedruckte Leiterplatte ist.