DE102007060837A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102007060837A1
DE102007060837A1 DE102007060837A DE102007060837A DE102007060837A1 DE 102007060837 A1 DE102007060837 A1 DE 102007060837A1 DE 102007060837 A DE102007060837 A DE 102007060837A DE 102007060837 A DE102007060837 A DE 102007060837A DE 102007060837 A1 DE102007060837 A1 DE 102007060837A1
Authority
DE
Germany
Prior art keywords
region
gate
base
conductivity type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007060837A
Other languages
English (en)
Inventor
Sung Man Gwangmyeong Pang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102007060837A1 publication Critical patent/DE102007060837A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement umfasst ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine Epitaxieschicht des ersten Leitfähigkeitstyps auf dem Halbleitersubstrat, ein mit einem vorbestimmten Abstand voneinander beabstandete Untergebiete umfassendes Basisgebiet eines zweiten Leitfähigkeitstyps auf der Epitaxieschicht, ein Source-Gebiet des ersten Leitfähigkeitstyps auf dem Basisgebiet, ein Drain-Gebiet des ersten Leitfähigkeitstyps zwischen den Untergebieten des Basisgebiets, einen das Source-Gebiet und das Basisgebiet durchdringenden Graben, eine erste leitende Gate-Schicht innerhalb des Grabens und eine zweite leitende Gate-Schicht auf einem freiliegenden Teil des Basisgebiets.

Description

  • HINTERGRUND
  • Ausführungsformen, die der vorliegenden Erfindung entsprechen, betreffen ein Halbleiterbauelement und ein Verfahren zu seiner Herstellung. Insbesondere betreffen der vorliegenden Erfindung entsprechende Ausführungsformen einen Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistor (Leistungs-MOSFET) und ein Verfahren zu seiner Herstellung.
  • Im Allgemeinen hat ein Leistungs-MOSFET eine Eingangsimpedanz, die größer ist als die eines Bipolartransistors. Daher umfasst eine Gate-Treiberschaltung des Leistungs-MOSFET oft eine einfache Struktur. Des Weiteren wird, weil der Leistungs-MOSFET ein einpoliges Bauelement sein kann, keine Zeitverzögerung aufgrund der Ansammlung oder Rekombination von Minoritätsladungsträgern erzeugt, während ein elektronisches Bauelement ein-/ausgeschaltet wird.
  • Leistungs-MOSFETs können zum Beispiel in einem Schaltnetzteil, einem Lampen-Vorschaltgerät, einer Motortreiberschaltung usw. verwendet werden. Das Leistungs-MOSFET-Bauelement kann eine MOSFET-Struktur mit Drain-Extension unter Verwendung von Planardiffusionstechnik umfassen. Andererseits wurden Untersuchungen über eine Graben-Gate-MOSFET-Struktur durchgeführt, bei der ein Graben durch Ätzen eines Halbleitersubstrats ausgebildet und mit einer leitenden Gate-Schicht gefüllt werden kann. Die Graben-Gate-MOSFET-Struktur kann eine erhöhte Zellendichte je Flächeneinheit einschließen, doch kann sie bewirken, dass ein Sperrschicht-Feldeffekttransistor (JFET) einen reduzierten Widerstand zwischen Bauelementen hat. Folglich kann die Graben-Gate- MOSFET-Struktur bei der Integration von Halbleiterbauelementen helfen und den Source-Drain-Durchlasswiderstand (Rds(on)) von Halbleiterbauelementen senken.
  • Ferner kann der Graben-Gate-MOSFET als ein einzelnes Bauelement verwendet werden, weil ein Drain des Graben-Gate-MOSFET elektrisch mit der Unterseite eines Halbleitersubstrats verbunden ist. Normalerweise ist es schwierig, den Graben-Gate-MOSFET mit einem Bauelement lateralen Typs zu integrieren. Indessen ist ein Kanal des MOSFET mit Drain-Extension, der ein Hochleistungsbauelement des lateralen Typs sein kann, in einer horizontalen Richtung ausgebildet. Daher benötigt ein Leistungs-MOSFET eine große Chipfläche, um eine hohe Spannungsbelastbarkeit und eine hohe Strombelastbarkeit zu haben.
  • ZUSAMMENFASSUNG
  • Der vorliegenden Erfindung entsprechende Ausführungsformen stellen ein Halbleiterbauelement und ein Verfahren zu seiner Herstellung bereit.
  • Der vorliegenden Erfindung entsprechende Ausführungsformen stellen ein Halbleiterbauelement, das einen horizontalen Kanal und ein horizontales Drain umfasst, während eine vertikale Kanalstruktur beibehalten wird, sowie ein Verfahren zu seiner Herstellung bereit.
  • Der vorliegenden Erfindung entsprechende Ausführungsformen stellen einen Graben-Gate-MOSFET, der auf einer kleinen Fläche realisiert und mit anderen Bauelementen integriert werden kann, sowie ein Verfahren zu seiner Herstellung bereit.
  • In einer Ausführungsform umfasst das Halbleiterbauelement ein erstes Gate-Gebiet, das vertikal zu einem Substrat angeordnet ist, ein zweites Gate-Gebiet, das horizontal zu dem Substrat angeordnet ist, und ein Drain-Gebiet, das mit dem Substrat verbunden ist.
  • In einer Ausführungsform umfasst das Halbleiterbauelement ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine Epitaxieschicht des ersten Leitfähigkeitstyps auf dem Halbleitersubstrat, ein Basisgebiet eines zweiten Leitfähigkeitstyps auf der Epitaxieschicht, wobei das Basisgebiet mit einem vorbestimmten Abstand voneinander beabstandete Untergebiete umfasst, ein Source-Gebiet des ersten Leitfähigkeitstyps auf dem Basisgebiet, ein Drain-Gebiet des ersten Leitfähigkeitstyps zwischen den Untergebieten des Basisgebiets, einen das Source-Gebiet und das Basisgebiet durchdringenden Graben, eine erste leitende Gate-Schicht innerhalb des Grabens und eine zweite leitende Gate-Schicht auf einem freiliegenden Teil des Basisgebiets.
  • In einer anderen Ausführungsform umfasst das Verfahren ein Ausbilden einer Epitaxieschicht eines ersten Leitfähigkeitstyps auf einem Halbleitersubstrat des ersten Leitfähigkeitstyps, ein Ausbilden eines Basisgebiets eines zweiten Leitfähigkeitstyps auf der Epitaxieschicht, wobei das Basisgebiet eine Vielzahl voneinander beabstandeter Untergebiete umfasst, ein Ausbilden eines Source-Gebiets des ersten Leitfähigkeitstyps im Basisgebiet und eines stark dotierten Gebiets des ersten Leitfähigkeitstyps zwischen den Untergebieten des Basisgebiets, ein Ausbilden eines durch das Source-Gebiet und das Basisgebiet verlaufenden Grabens und ein Ausbilden einer ersten leitenden Gate-Schicht innerhalb des Grabens und einer zweiten leitenden Gate-Schicht auf dem Basisgebiet.
  • Die Einzelheiten von einer oder mehr Ausführungsformen werden in den begleitenden Zeichnungen und der nachstehenden Beschreibung dargelegt. Weitere Merkmale werden aus der Beschreibung und den Zeichnungen sowie aus den Ansprüchen ersichtlich sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht eines Halbleiterbauelements gemäß einer der vorliegenden Erfindung entsprechenden Ausführungsform.
  • 2 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer der vorliegenden Erfindung entsprechenden Ausführungsform.
  • 3 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer anderen der vorliegenden Erfindung entsprechenden Ausführungsform.
  • 4 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer weiteren der vorliegenden Erfindung entsprechenden Ausführungsform.
  • 5 bis 10 sind Querschnittsansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer der vorliegenden Erfindung entsprechenden Ausführungsform darstellen.
  • DETAILLIERTE BESCHREIBUNG
  • Es wird jetzt im Einzelnen auf die der vorliegenden Offenbarung entsprechenden Ausführungsformen Bezug genommen, von denen in den begleitenden Zeichnungen Beispiele dargestellt werden. In den Zeichnungen bezeichnen die gleichen Bezugsziffern die gleichen Elemente.
  • In der nachstehenden Beschreibung versteht es sich, dass, wenn von einer Schicht (oder einem Film) gesagt wird, dass sie (bzw. er) auf, oberhalb von oder über einer anderen Schicht oder einem anderen Substrat ist, sich diese Schicht (bzw. dieser Film) unmittelbar auf, oberhalb von oder über der anderen Schicht oder dem anderen Substrat befinden kann oder auch Zwischenschichten vorhanden sein können. Ferner versteht es sich, dass, wenn von einer Schicht gesagt wird, dass sie unterhalb oder unter einer anderen Schicht ist, sich diese Schicht unmittelbar unter oder unterhalb der anderen Schicht befinden kann oder auch eine oder mehrere Zwischenschichten vorhanden sein können. Des Weiteren versteht es sich, dass, wenn von einer Schicht gesagt wird, dass sie "zwischen" zwei Schichten ist, es sich um die einzige Schicht zwischen den zwei Schichten handeln kann oder außerdem eine oder mehrere Zwischenschichten zwischen den zwei Schichten vorhanden sein können.
  • 1 ist eine Draufsicht, die einen Graben-Gate-MOSFET gemäß einer der vorliegenden Erfindung entsprechenden Ausführungsform darstellt. Unter Bezugnahme auf 1 umfasst der Graben-Gate-MOSFET eine Sourceleitung 81, eine Drainleitung 82 und leitende Gate-Schichten 60 und 61. Die leitende Gate-Schicht 60 kann einen Graben (T) ausfüllen, der später beschrieben wird, und die leitende Gate-Schicht 61 kann auf einem Basisgebiet ausgebildet sein. Die leitenden Gate-Schichten 60 und 61 können miteinander an deren Endteilen verbunden sein. Nachstehend wird der Graben-Gate-MOSFET unter Bezugnahme auf Querschnitte entlang der Linie A-A in 1 beschrieben.
  • 2 ist eine Querschnittsansicht, die einen Graben-Gate-MOSFET gemäß einer der vorliegenden Erfindung entsprechenden Ausführungsform darstellt. Unter Bezugnahme auf 2 ist eine Epitaxieschicht 52 auf einem Substrat 50 ausgebildet. In einer Ausführungsform kann das Substrat 50 ein stark dotiertes Halbleitersubstrat eines ersten Leitfähigkeitstyps, z. B. ein N-Typ-Substrat, sein und die Epitaxieschicht 52 kann mit Fremdstoffen vom N-Typ schwach dotiert sein. Ferner kann ein Basisgebiet 54 in der Epitaxieschicht 52 ausgebildet sein. In einer Ausführungsform kann das Basisgebiet 54 ein schwach dotiertes Basisgebiet eines zweiten Leitfähigkeits-typs, z. B. ein P-Typ-Basisgebiet, sein.
  • In der Epitaxieschicht 52 kann eine Vielzahl von Basisgebieten 54 innerhalb eines vorbestimmten Gebiets voneinander beabstandet ausgebildet sein. Das Basisgebiet 54 kann mit verschiedenartigen Formen ausgebildet sein. Wie in 2 gezeigt, kann das Basisgebiet 54 einen halbkreis-förmigen Querschnitt und die Form einer Halbkugel oder eines Halbzylinders haben. Wie später beschrieben wird, kann das Basisgebiet 54 auch einen rechteckigen Querschnitt und die Form eines rechteckigen Pfeilers haben. Die verschiedenartigen Formen des Basisgebiets 54 können ausgebildet werden, indem die Dotierungskonzentration des Basisgebiets 54 angemessen gesteuert wird. Selbstverständlich ist das Basisgebiet 54 nicht auf die oben genannten Formen beschränkt.
  • Allgemein können ein vertikaler Kanal und ein horizontaler Kanal gleichzeitig ausgebildet werden, wenn die Länge eines Basisgebiets unter dem horizontalen Gate gleich der Länge einer Seite des vertikalen Gates ist, wodurch der optimale Betrieb des Halbleiterbauelements ermöglicht wird. Eine Art, die oben beschriebenen Anforderungen optimal zu erfüllen, besteht darin, das Basisgebiet in Form einer Halbkugel oder eines Halbzylinders auszubilden. Das Basisgebiet mit der Form eines rechteckigen Pfeilers kann die oben genannten Anforderungen erfüllen. Diese Formen bieten eine angemessene Anpassungsfähigkeit in Einklang mit den Fertigungseinrichtungen und -umgebungen.
  • Erneut unter Bezugnahme auf 2 ist ein Source-Gebiet 56 im Basisgebiet 54 ausgebildet. In einer Ausführungsform kann das Source-Gebiet 56 mit Fremdstoffen vom N-Typ stark dotiert sein. Ein Drain-Gebiet 57 ist zwischen Basisgebieten 54 ausgebildet. In Übereinstimmung mit der vorliegenden Erfindung kann das Drain-Gebiet 57 mit Ionen vom N-Typ stark dotiert sein. Ein Graben T mit einer vorbestimmten Dicke ist in der Epitaxieschicht 52 ausgebildet und durchdringt Source-Gebiet 56 und Basisgebiet 54.
  • Die Gate-Isolierschichten 58a und 58b, die zum Beispiel aus Oxid gebildet sein können, sind auf der Oberfläche des Grabens T und auf einer freiliegenden Oberfläche des Basisgebiets 54 des zweiten Leitfähigkeitstyps ausgebildet. Eine leitende Gate-Schicht 60, die den Graben T ausfüllt, ist auf einer Gate-Isolierschicht 58a ausgebildet, die auf der Oberfläche von Graben T ausgebildet ist. Eine leitende Gate-Schicht 61 ist auf der Gate-Isolierschicht 58b ausgebildet, die auf der freiliegenden Oberfläche von Basisgebiet 54 ausgebildet ist.
  • Eine Zwischenisolierschicht 70 ist auf den leitenden Gate-Schichten 60 und 61 ausgebildet. Ein Sourcekontakt (nicht dargestellt), ein Gatekontakt (nicht dargestellt) und ein Drainkontakt (nicht dargestellt) können in der Zwischenisolierschicht 70 ausgebildet sein. Eine Gateleitungsschicht (nicht dargestellt), eine Sourceleitungsschicht 81 und eine Drainleitungsschicht 82 sind auf der Zwischenisolierschicht 70 ausgebildet. Die Gateleitungsschicht (nicht dargestellt) kann mit den leitenden Gate-Schichten 60 und 61 durch den Gatekontakt (nicht dargestellt) elektrisch verbunden sein. Die Sourceleitungsschicht 81 ist mit dem Source-Gebiet 56 durch den Sourcekontakt (nicht dargestellt) elektrisch verbunden. Die Drainleitungsschicht 82 ist mit dem Drain-Gebiet 57 durch den Drainkontakt (nicht dargestellt) elektrisch verbunden.
  • 3 ist eine Querschnittsansicht, die einen Graben-Gate-MOSFET gemäß einer anderen der vorliegenden Erfindung entsprechenden Ausführungsform darstellt. Unter Bezugnahme auf 3 hat das Basisgebiet 54 einen rechteckigen Querschnitt und die Form eines rechteckigen Pfeilers. Das Drain-Gebiet 57 ist auch in Form eines rechteckigen Pfeilers ausgebildet. In den 2 und 3 bezeichnen die gleichen Bezugsziffern die gleichen Elemente.
  • 4 ist eine Querschnittsansicht, die einen Graben-Gate-MOSFET gemäß einer weiteren der vorliegenden Erfindung entsprechenden Ausführungsform darstellt. Mit Ausnahme von Drain-Gebiet 57 bezeichnen in den 3 und 4 die gleichen Bezugsziffern die gleichen Elemente. In dieser Ausführungsform ist ein Drain-Gebiet 57a mit Substrat 50 verbunden, das ein stark dotiertes Substrat eines ersten Leitfähigkeitstyps, z. B. ein N-Typ-Substrat, sein kann. Basisgebiet 54 kann in Form einer Halbkugel, eines Halbzylinders oder eines rechteckigen Pfeilers ausgebildet sein.
  • Die Epitaxieschicht 52 kann eine niedrigere Dotierungskonzentration als Substrat 50 oder Drain-Gebiet 57a haben und dadurch als ein Drain des MOS-Bauelements dienen. Dies kann eine Durchbruchspannung des MOS-Bauelements erhöhen, aber auch seinen Durchlasswiderstand. Wenn sich das Drain-Gebiet 57a in das Substrat 50 erstreckt, wird ein Strom, der in einem relativ schmalen Gebiet wie dem Drain-Gebiet fließt, in das erweiterte Drain-Gebiet 57a abgeleitet, wie 4 zeigt. Dies bedeutet ferner, dass die Durchlasswiderstandskomponente der Drainleitungsschicht 82 verkleinert werden kann.
  • Wie oben erläutert, haben die Formen von Basisgebiet 54 den Zweck, angemessene Anpassung in Einklang mit den elektrischen/mechanischen Eigenschaften des Halbleiterbauelements und den Fertigungseinrichtungen und/oder -umgebungen zu bieten. Die vorliegende Erfindung ist nicht auf die hier offenbarten spezifischen Formen des Basisgebiets 54 beschränkt.
  • Bei dem Graben-Gate-MOSFET gemäß den der vorliegenden Erfindung entsprechenden Ausführungsformen hat der Strom eine Komponente, die durch den Kanal fließt, der von der horizontalen leitenden Gate-Schicht 61 gebildet wird, und eine Komponente, die durch den Kanal fließt, der von der vertikalen leitenden Gate-Schicht 60 gebildet wird.
  • Ein zweidimensionaler Stromfluss, d. h. ein vertikaler/horizontaler Stromfluss, kann durch Anpassung der Größen und der Dotierungskonzentrationen von Source-Gebiet 56 und Basisgebiet 54 realisiert werden. Die Sourceleitungs-schicht 81 kann einen ohmschen Kontakt bilden, indem ein Seitenverhältnis zwischen dem Source-Gebiet 56 und dem Basisgebiet 54 gesteuert und dadurch eine Struktur bereitgestellt wird, in der das Source-Gebiet 56 und das Basisgebiet 54 miteinander verbunden sind.
  • Ein Verfahren zur Herstellung eines Graben-Gate-MOSFET gemäß einer der vorliegenden Erfindung entsprechenden Ausführungsform wird unten beschrieben.
  • Unter Bezugnahme auf 5 wird eine Epitaxieschicht 52 auf einem Substrat 50 ausgebildet. In einer Ausführungsform kann das Substrat 50 stark dotiert werden, um einen ersten Leitfähigkeitstyp, z. B. einen N-Typ, zu haben, und die Epitaxieschicht 52 kann mit Fremdstoffen vom N-Typ schwach dotiert werden.
  • Unter Bezugnahme auf 6 wird ein Basisgebiet 54 in der Epitaxieschicht 52 ausgebildet. In einer Ausführungsform kann das Basisgebiet 54 schwach dotiert werden, um eine Basis eines zweiten Leitfähigkeitstyps, z. B. eines P-Typs, zu haben. Ferner kann das Basisgebiet 54 eine Vielzahl von Untergebieten aufweisen, die im Epitaxiebereich 52 ausgebildet sind. Die Untergebiete sind mit einem vorbestimmten Abstand voneinander beabstandet. Basisgebiet 54 kann in Form einer Halbkugel, eines Halbzylinders oder eines rechteckigen Pfeilers ausgebildet werden. Doch ist das Basisgebiet 54 nicht auf diese Formen beschränkt.
  • Unter Bezugnahme auf 7 wird ein N-Typ-Gebiet 56 ausgebildet, indem das Basisgebiet 54 mit Ionen hoher Konzentration des ersten Leitfähigkeitstyps, z. B. Ionen vom N-Typ, dotiert wird. Ferner wird ein Drain-Gebiet 57 ausgebildet, indem die Epitaxieschicht 52 zwischen den Untergebieten des Basisgebiets 54 mit Ionen hoher Konzentration des ersten Leitfähigkeitstyps, z. B. Ionen vom N-Typ, dotiert wird.
  • Unter Bezugnahme auf 8 wird ein Graben T so ausgebildet, dass er das Source-Gebiet 56 und das Basisgebiet 54 durchdringt und Substrat 50 freilegt. Dann wird eine Isolierschicht 58 über dem Substrat 50 und über den Seitenwänden und dem Boden des Grabens T ausgebildet.
  • Unter Bezugnahme auf 9 wird eine leitende Schicht über der resultierenden Struktur ausgebildet, wo die Isolierschicht 58 ausgebildet ist. In einer Ausführungsform kann die leitende Schicht eine mit Fremdstoff dotierte Polysiliziumschicht sein. Die leitende Schicht und die Isolierschicht 58 werden dann strukturiert, um eine leitende Gate-Schicht 60, die den Graben T ausfüllt, und eine leitende Gate-Schicht 61 auf dem Basisgebiet 54 auszubilden.
  • Unter Bezugnahme auf 10 wird eine Isolierschicht über der resultierenden Struktur aufgebracht, wo die leitenden Gate-Schichten 60 und 61 ausgebildet sind. Dann wird die Isolierschicht strukturiert, um eine Zwischenisolierschicht 70 mit einem Gatekontakt, einem Sourcekontakt und einem Drainkontakt auszubilden.
  • Ein leitendes Material, z. B. ein Metall, wird über der resultierenden Struktur, wo die Zwischenisolierschicht 70 ausgebildet ist, aufgebracht und strukturiert, um eine Gateleitungsschicht (nicht dargestellt), eine Source leitungsschicht 81 und eine Drainleitungsschicht 82 auszubilden. Die Gateleitungsschicht ist durch den Gatekontakt mit der leitenden Gate-Schicht 60 elektrisch verbunden. Die Sourceleitungsschicht 81 ist mit dem Source-Gebiet 56 und dem Basisgebiet 54 durch den Sourcekontakt elektrisch verbunden. Die Drainleitungsschicht 82 ist mit dem Drain-Gebiet 57 durch den Drainkontakt elektrisch verbunden.
  • Wie oben erläutert umfasst der Graben-MOSFET sowohl ein vertikales Graben-Gate als auch ein horizontales Gate. Dementsprechend kann der Kanalstrom eine durch den vom vertikalen Graben-Gate gebildeten Kanal fließende Komponente und eine durch den vom horizontalen Gate gebildeten Kanal fließende Komponente haben. Daher ist die Effizienz des Graben-MOSFET hoch und der Durchlasswiderstand des Graben-MOSFET kann herabgesetzt werden, wodurch die elektrischen Eigenschaften des Graben-MOSFET verbessert werden. Das der vorliegenden Erfindung entsprechende Halbleiterbauelement kann durch die horizontale Drain-Struktur mit anderen Bauelementen integriert werden.
  • In der vorliegenden Beschreibung bedeutet jeder Verweis auf "eine Ausführung", "Ausführung", "beispielhafte Ausführung", usw., dass ein spezielles Merkmal, eine Struktur oder eine Eigenschaft, welches bzw. welche in Verbindung mit der Ausführung beschrieben wird, in mindestens einer Ausführung der Erfindung enthalten ist. Das Auftreten derartiger Ausdrucksweisen an verschiedenen Stellen in der Beschreibung verweist nicht notwendig sämtlich auf die gleiche Ausführung. Ferner sei bemerkt, dass, wenn ein besonderes Merkmal, eine Struktur oder eine Eigenschaft beschrieben wird, es sich innerhalb des Bereichs der Möglichkeiten eines Fachmanns befindet, ein derartiges Merkmal, eine Struktur oder ein Kennmerkmal in Verbindung mit anderen der Ausführungen zu bewirken.
  • Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind viele Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.

Claims (17)

  1. Halbleiterbauelement, umfassend: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine Epitaxieschicht des ersten Leitfähigkeitstyps auf dem Halbleitersubstrat; ein Basisgebiet eines zweiten Leitfähigkeitstyps auf der Epitaxieschicht, wobei das Basisgebiet voneinander mit einem vorbestimmten Abstand beabstandete Untergebiete umfasst; ein Source-Gebiet des ersten Leitfähigkeitstyps auf dem Basisgebiet; ein Drain-Gebiet des ersten Leitfähigkeitstyps zwischen Untergebieten des Basisgebiets; ein Graben, der das Source-Gebiet und das Basisgebiet durchdringt; eine erste leitende Gate-Schicht im Graben; und eine zweite leitende Gate-Schicht auf einem freiliegenden Teil des Basisgebiets.
  2. Halbleiterbauelement nach Anspruch 1, bei dem das Basisgebiet einen halbkreisförmigen oder rechteckigen Querschnitt aufweist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem das Drain-Gebiet mit dem Halbleitersubstrat verbunden ist.
  4. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: Ausbilden einer Epitaxieschicht eines ersten Leitfähigkeitstyps auf einem Halbleitersubstrat des ersten Leitfähigkeitstyps; Ausbilden eines Basisgebiets eines zweiten Leitfähigkeitstyps auf der Epitaxieschicht, wobei das Basisgebiet eine Vielzahl von voneinander beabstandeten Untergebieten umfasst; Ausbilden eines Source-Gebiets des ersten Leitfähigkeitstyps im Basisgebiet und eines stark dotierten Gebiets des ersten Leitfähigkeitstyps zwischen den Untergebieten des Basisgebiets; Ausbilden eines Grabens, der durch das Source-Gebiet und das Basisgebiet verläuft; und Ausbilden einer ersten leitenden Gate-Schicht im Graben und einer zweiten leitenden Gate-Schicht auf dem Basisgebiet.
  5. Verfahren nach Anspruch 4, bei dem das Basisgebiet einen halbkreisförmigen oder rechteckigen Querschnitt hat.
  6. Verfahren nach Anspruch 4 oder 5, bei dem das Drain-Gebiet mit dem Halbleitersubstrat verbunden ist.
  7. Halbleiterbauelement, umfassend: ein erstes Gate-Gebiet vertikal zu einem Substrat; ein zweites Gate-Gebiet horizontal zu dem Substrat; und ein mit dem Substrat verbundenes Drain-Gebiet.
  8. Halbleiterbauelement nach Anspruch 7, bei dem das erste Gate-Gebiet eine Grabenstruktur umfasst.
  9. Halbleiterbauelement nach Anspruch 7 oder 8, bei dem das erste Gate-Gebiet und das zweite Gate-Gebiet einen Kanal bilden.
  10. Halbleiterbauelement nach einem der Ansprüche 7 bis 9, ferner umfassend ein Basisgebiet, das sich vom ersten Gate-Gebiet zum zweiten Gate-Gebiet erstreckt.
  11. Halbleiterbauelement nach einem der Ansprüche 7 bis 10, ferner umfassend ein stark dotiertes Gebiet und ein schwach dotiertes Basisgebiet, das sich vom ersten Gate-Gebiet zum zweiten Gate-Gebiet erstreckt.
  12. Halbleiterbauelement nach einem der Ansprüche 7 bis 11, ferner umfassend ein Basisgebiet, das sich vom ersten Gate-Gebiet zum zweiten Gate-Gebiet erstreckt, wobei das Basisgebiet die Form einer Halbkugel, eines Halbzylinders oder eines rechteckigen Pfeilers aufweist.
  13. Halbleiterbauelement nach einem der Ansprüche 7 bis 12, bei dem das Drain-Gebiet mit dem Substrat verbunden ist.
  14. Halbleiterbauelement nach einem der Ansprüche 7 bis 13, bei dem das Drain-Gebiet horizontal zum Substrat angeordnet ist.
  15. Halbleiterbauelement nach einem der Ansprüche 7 bis 14, bei dem das erste Gate-Gebiet durch einen Leiter mit dem zweiten Gate-Gebiet verbunden ist.
  16. Halbleiterbauelement nach einem der Ansprüche 7 bis 15, bei dem das erste Gate-Gebiet, das zweite Gate-Gebiet und das Drain-Gebiet auf einer Epitaxieschicht über dem Substrat ausgebildet sind.
  17. Halbleiterbauelement nach Anspruch 16, bei dem das Drain-Gebiet durch die Epitaxieschicht mit dem Substrat verbunden ist.
DE102007060837A 2006-12-27 2007-12-18 Halbleiterbauelement und Verfahren zu seiner Herstellung Withdrawn DE102007060837A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060134640A KR100777593B1 (ko) 2006-12-27 2006-12-27 트랜치 게이트 모스 소자 및 그 제조 방법
KR10-2006-0134640 2006-12-27

Publications (1)

Publication Number Publication Date
DE102007060837A1 true DE102007060837A1 (de) 2008-07-10

Family

ID=39080147

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007060837A Withdrawn DE102007060837A1 (de) 2006-12-27 2007-12-18 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US20080157193A1 (de)
JP (1) JP2008166775A (de)
KR (1) KR100777593B1 (de)
CN (1) CN101211983B (de)
DE (1) DE102007060837A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890256B1 (ko) * 2007-05-29 2009-03-24 삼성전자주식회사 리세스 채널 영역을 갖는 트랜지스터를 채택하는 반도체소자 및 그 제조 방법
KR100953333B1 (ko) * 2007-11-05 2010-04-20 주식회사 동부하이텍 수직형과 수평형 게이트를 갖는 반도체 소자 및 제조 방법
US9105495B2 (en) * 2011-02-12 2015-08-11 Freescale Semiconductor, Inc. Semiconductor device and related fabrication methods
CN104576366B (zh) * 2013-10-29 2018-04-27 中芯国际集成电路制造(上海)有限公司 多栅极晶体管及其制备方法
US10199475B2 (en) * 2016-05-24 2019-02-05 Maxim Integrated Products, Inc. LDMOS transistors and associated systems and methods
CN109148305A (zh) * 2018-09-13 2019-01-04 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109119342A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109119482A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109273522A (zh) * 2018-09-14 2019-01-25 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109192666A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109192665A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN111952180A (zh) * 2020-08-14 2020-11-17 江苏东海半导体科技有限公司 一种具有平衡电流密度umos及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237965A (ja) * 1985-08-13 1987-02-18 Tdk Corp 縦形半導体装置およびその製造方法
JPS635554A (ja) * 1986-06-25 1988-01-11 Matsushita Electric Works Ltd 相補形ｍｏｓ半導体装置
JPS63173371A (ja) * 1987-01-13 1988-07-16 Fujitsu Ltd 高耐圧絶縁ゲ−ト型電界効果トランジスタ
JPH0366166A (ja) * 1989-08-04 1991-03-20 Nissan Motor Co Ltd 半導体装置
JP3617950B2 (ja) 1991-08-08 2005-02-09 株式会社東芝 半導体素子
JP3351664B2 (ja) * 1994-09-30 2002-12-03 株式会社東芝 高耐圧半導体素子
JPH09205204A (ja) * 1996-01-25 1997-08-05 Nippon Inter Electronics Corp 絶縁ゲート型半導体装置
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置
JPH11135778A (ja) * 1997-10-28 1999-05-21 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JPH11168211A (ja) * 1997-12-02 1999-06-22 Toyota Central Res & Dev Lab Inc 半導体装置
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
JP2002353452A (ja) 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
GB0113143D0 (en) * 2001-05-29 2001-07-25 Koninl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
KR100398955B1 (ko) * 2001-08-02 2003-09-19 삼성전자주식회사 이이피롬 메모리 셀 및 형성 방법
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3983222B2 (ja) * 2004-01-13 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20080157193A1 (en) 2008-07-03
CN101211983A (zh) 2008-07-02
KR100777593B1 (ko) 2007-11-16
JP2008166775A (ja) 2008-07-17
CN101211983B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
DE102007060837A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102007017002B4 (de) SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102009016681B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE10220810B4 (de) Halbleiterbauteil
DE102008023349B4 (de) Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015103072A1 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102008044408A1 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008055819A1 (de) Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung
DE102005049799A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE102006060384B4 (de) Halbleitervorrichtung mit Super-Junction-Struktur
DE102004054286B4 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102006060374B4 (de) Halbleiterbauteil
DE102012200056A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung hiervon
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE102014013947A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701