DE102006060374B4 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE102006060374B4
DE102006060374B4 DE102006060374.5A DE102006060374A DE102006060374B4 DE 102006060374 B4 DE102006060374 B4 DE 102006060374B4 DE 102006060374 A DE102006060374 A DE 102006060374A DE 102006060374 B4 DE102006060374 B4 DE 102006060374B4
Authority
DE
Germany
Prior art keywords
semiconductor
regions
trench
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006060374.5A
Other languages
English (en)
Other versions
DE102006060374A1 (de
Inventor
Koh Yoshikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102006060374A1 publication Critical patent/DE102006060374A1/de
Application granted granted Critical
Publication of DE102006060374B4 publication Critical patent/DE102006060374B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856Source regions
    • H01L29/0865Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauteil umfassend:
ein Halbleitersubstrat (101) eines ersten Leitfähigkeitstyps;
auf dem Halbleitersubstrat, eine Lage alternierenden Leitfähigkeitstyps, die erste Halbleiterregionen (103) des ersten Leitfähigkeitstyps und zweite Halbleiterregionen (102) des zweiten Leitfähigkeitstyps in alternierender Anordnung enthält;
Kanalregionen (104) des zweiten Leitfähigkeitstyps auf der Lage alternierenden Leitfähigkeitstyps;
Gräben (105), die von der Oberfläche der Kanalregionen hinunter bis zu den jeweiligen ersten Halbleiterregionen reichen;
wobei der Boden der einzelnen Gräben (105) jeweils näher bei der zweiten Halbleiterregion (102) als beim Zentrum (113) der ersten Halbleiterregion (103) liegt,
dadurch gekennzeichnet, dass das Halbleiterbauteil weiterhin Körperregionen (1401) des zweiten Leitfähigkeitstyps umfasst, die in Kontakt mit den Gräben (105) stehen und von denen jede sich im Oberflächenteil der jeweiligen Kanalregion (104) auf der zweiten Halbleiterregion (102) befindet,
wobei die Kanalregionen (104) auf den zweiten Halbleiterregionen (102) stärker dotiert sind als die Kanalregionen auf den ersten Halbleiterregionen (103).

Description

  • Die Erfindung bezieht sich auf ein vorzugsweise vertikales Halbleiterbauteil mit isolierter Steuerelektrode zur Anwendung für eine hohe Leistung. Speziell betrifft die Erfindung Halbleiterbauteile mit Supersperrschicht („super-junction“) und einer Graben-Steuerelektrode, und weiterhin mit Gräben; einer Graben-Steuerelektrode im jeweiligen Graben, wobei jede der Graben-Steuerelektroden eine im Graben gebildete Isolierschicht und eine im Graben gebildete Elektrode, zwischen der und dem Graben die Isolierschicht angeordnet ist, umfasst; und im Halbleitersubstrat des Halbleiterbauteils einer Supersperrschichtlage in Form einer Schichtenlage mit alternierendem Leitfähigkeitstyp der Schichten.
  • Mit dem Ziel, auf dem Gebiet der Leistungselektronik den Anforderungen an die Verringerung der Baugröße der Stromlieferungsvorrichtungen und der Schaffung von Stromlieferungsvorrichtungen mit höheren Fähigkeiten gerecht zu werden, hatten sich in der letzten Zeit intensive Bemühungen darauf gerichtet, das Betriebsverhalten der Leistungs-Halbleiterbauteile etwa in folgenden Hinsichten zu verbessern: Realisierung einer höheren Durchbruchspannung des Leistungsbauteils, Realisierung eines höheren zulässigen Stroms, Reduzierung der im Bauteil bewirkten Verluste und Realisierung einer höheren Durchbruch-Standhaltefähigkeit, und Ermöglichung eines Betriebs des Leistungs-Halbleiterbauteils mit höherer Geschwindigkeit. Als Annäherung an die beschriebenen Verbesserungen und bevorzugbare Substratstrukturen ist das Supersperrschicht-Substrat bekannt; und für die Oberflächenstruktur des Leistungs-Halbleiterbauteils, die zur Annäherung an die beschriebenen Verbesserungen bevorzugbar ist, ist ein Leistungs-Halbleiterbauteil mit einer planaren MOS-Struktur oder einer Graben-MOS-Struktur vorgeschlagen worden.
  • Das Supersperrschicht-Halbleitersubstrat ist ein Halbleitersubstrat mit einer Lage aus streifenförmigen Regionen mit alternierendem Leitfähigkeitstyp, das also Halbleiterregionen eines ersten Leitfähigkeitstyps, beispielsweise n-leitende Driftregionen, und Halbleiterregionen des zweiten Leitfähigkeitstyps, beispielsweise p-leitende Unterteilungsregionen, enthält, die einander abwechselnd schichtartig miteinander verbunden sind.
  • Dem Fachmann ist auch eine Technik bekannt, die die Realisierung eines niedrigen Ein-Widerstands durch eine Supersperrschicht-Grabensteuerelektroden-MOSFET-Struktur erleichtert, die das oben beschriebenen Supersperrschicht-Substrat mit einer vertikalen MOS-Leistungsbauteilstruktur und einer Graben-MOS-Leistungsbauteilstruktur kombiniert.
  • Beispielsweise ist aus der Veröffentlichung JP 2000-260984 A und aus der Veröffentlichung JP 2005-19528 A (der die US 2006 / 0138 407A1 und US 2005 / 0006 717A1 entsprechen), jeweils Veröffentlichungen einer ungeprüften japanischen Patentanmeldung, ein Halbleiterbauteil bekannt, das ein Supersperrschicht-Halbleitersubstrat verwendet, bei dem sich GrabenSteuerelektroden und pn-Übergänge in einer Schicht mit alternierendem Leitfähigkeitstyp im rechten Winkel kreuzen.
  • Aus den Veröffentlichungen JP 2002-76339 A (der die US 6621132B2 entspricht) und JP 2001-332726 A , jeweils Veröffentlichungen einer ungeprüften japanischen Patentanmeldung, sind weiterhin Halbleiterbauteile mit einem Supersperrschicht-Halbleitersubstrat bekannt, in dem sich die pn-Übergänge in Lagen mit alternierendem Leitfähigkeitstyp und jeweiligen Graben-Steuerelektroden parallel zueinander erstrecken. Die MOSFETs, die die Supersperrschicht-Grabensteuerelektroden in der beschriebenen Weise enthalten, ergeben einen niedrigen Ein-Widerstand. Dem Fachmann ist jedoch bekannt, dass zwischen dem Ein-Widerstand je Einheitsfläche einerseits und der Lawinendurchbruchspannung (die eine bestimmte Beziehung zur Durchbruchspannung des Bauteils hat) andererseits in MOSFETs und solchen unipolaren Bauteilen ein Kompromiss gefunden werden muss, wie er auch in den in den genannten veröffentlichten Patentanmeldungen beschriebenen Bauteilen realisiert ist. Wird versucht, den Ein-Widerstand zu erniedrigen, so wird auch die Durchbruchspannung niedriger. Wird versucht, die Durchbruchspannung zu erhöhen, so steigt auch der Ein-Widerstand.
  • Als Beispiel sei der Stand der Technik nach der genannten JP-Publikation JP 2001-332726 A herangezogen. Wenngleich bei diesem Stand der Technik der Ein-Widerstand durch die beschriebene Bauteilstruktur erniedrigt werden kann, sinkt dann auch die Durchbruchspannung.
  • Dies beruht daher, dass der Grabengrund die Region des Halbleitersubstrats durchschneidet, in der die Feldstärke des elektrischen Felds hoch ist. Weiterhin gibt es, wie bekannt ist, auch Grenzen im Silicium und im SiC, die sowohl der Ein-Widerstand als auch die Durchbruchspannung physikalisch nicht überschreiten können. Im folgenden werden diese Grenzen als „Halbleiterlimit“ bezeichnet.
  • Ein weiteres Halbleiterbauteil ist beispielsweise aus der JP 2005-142240 A bekannt, die damit den Oberbegriff definiert.
  • Bei der Bauplanung von MOSFETs und solchen Halbleiterbauteilen werden die Halbleiterlimits als Charakteristiken des Substratsabschnitts in den Bauteilen angesehen. Jedoch werden die Einflüsse des Spannungsabfalls und der Erniedrigung der Durchbruchspannung, die im MOS-Kanalabschnitt dadurch bewirkt werden, dass man das Halbleiterbauteil als MOSFET arbeitet lässt, nicht berücksichtigt. Das Betriebsverhalten eines Halbleiterbauteils wie eines MOSFETs wird dadurch verschlechtert.
  • Da die Halbleiterbauteile unter Berücksichtigung von Variationen entworfen werden, die während ihrer Herstellung auftreten, sind sie nicht immer mit jeweiligen Strukturen, die das Erzielen des besten Betriebsverhaltens erleichtern, ausgestattet.
  • Angesichts der vorstehenden Darlegungen erscheint es erstrebenswert, die beschriebenen Probleme des Stands der Technik zu vermeiden, und ein Halbleiterbauteil zu schaffen, das das Erreichen der folgenden Ziele erleichtert: Verhinderung eines Ansteigens des Ein-Widerstands, Erzielen einer höheren Durchbruchspannung und Reduzieren der in seinen Charakteristiken auftretenden Variationen oder Fluktuationen.
  • Diese Aufgabe wird durch ein Halbleiterbauteil gemäß Anspruch 1 gelöst, die Ansprüche 2 bis 9 betreffen besonders bevorzugte Ausführungsformen des erfindungsgemäßen Halbleiterbauteils gemäß Anspruch 1.
  • Das erfindungsgemäße Halbleiterbauteil erleichtert es, ein Ansteigen des Ein-Widerstands zu verhindern, eine höhere Durchbruchspannung zu erzielen und die Variationen der Charakteristiken zu verkleinern.
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:
    • 1 in einer Querschnittsansicht ein Halbleiterbauelement nach einer ersten Ausführungsform der Erfindung;
    • 2 in einer Querschnittsansicht ein Halbleiterbauelement nach einer zweiten Ausführungsform der Erfindung;
    • 3-1 in einer ersten Querschnittsansicht des Halbleiterbauteils nach 1 oder 2 einen ersten Zwischenzustand in einem ersten Herstellungsverfahren;
    • 3-2 in einer zweiten Querschnittsansicht des Halbleiterbauteils nach 1 oder 2 einen zweiten Zwischenzustand im ersten Herstellungsverfahren;
    • 3-3 in einer dritten Querschnittsansicht des Halbleiterbauteils nach 1 oder 2 einen dritten Zwischenzustand im ersten Herstellungsverfahren;
    • 3-4 in einer vierten Querschnittsansicht des Halbleiterbauteils nach 1 oder 2 einen vierten Zwischenzustand im ersten Herstellungsverfahren;
    • 3-5 in einer fünften Querschnittsansicht des Halbleiterbauteils nach 1 oder 2 einen fünften Zwischenzustand im ersten Herstellungsverfahren;
    • 4-1 in einer ersten Querschnittsansicht des Halbleiterbauteils nach 1 oder 2 einen ersten Zwischenzustand in einem zweiten Herstellungsverfahren;
    • 4-2 in einer zweiten Querschnittansicht des Halbleiterbauteils nach 1 oder 2 einen zweiten Zwischenzustand im zweiten Herstellungsverfahren;
    • 4-3 in einer dritten Querschnittansicht des Halbleiterbauteils nach 1 oder 2 einen dritten Zwischenzustand im zweiten Herstellungsverfahren;
    • 4-4 in einer vierten Querschnittansicht des Halbleiterbauteils nach 1 oder 2 einen vierten Zwischenzustand im zweiten Herstellungsverfahren;
    • 4-5 in einer fünften Querschnittansicht des Halbleiterbauteils nach 1 oder 2 einen fünften Zwischenzustand im zweiten Herstellungsverfahren;
    • 5 eine Querschnittansicht eines Halbleiterbauteils nach dem Stand der Technik;
    • 6 eine graphische Darstellung der Beziehung zwischen der Grabenposition und der Durchbruchspannung des Halbleiterbauteils;
    • 7-1 eine graphische Darstellung der Verteilung des elektrischen Felds im erfindungsgemäßen Supersperrschicht-Grabensteuerelektroden-MOSFET gemäß der zweiten Ausführungsform;
    • 7-2 eine graphische Darstellung der Verteilung des elektrischen Felds im Supersperrschicht-Grabensteuerelektroden-MOSFET nach dem Stand der Technik;
    • 8 eine graphische Darstellung der Verteilung des elektrischen Felds in einem Grabensteuerelektroden-MOSFET mit einem n-leitenden Halbleitersubstrat und in einer grabenlosen Diode mit einem n-leitenden Halbleitersubstrat;
    • 9 eine graphische Darstellung der Verteilung des elektrischen Felds in lateraler Richtung einer Supersperrschichtdiode, die ein n-leitendes Halbleitersubstrat, aber keinen Graben umfasst;
    • 10 eine Zeichnung zur Erläuterung des Begriffs „Abstands von der p-leitenden Kanalregion“;
    • 11 eine graphische Darstellung der Änderungen des Ein-Widerstands, die durch eine Veränderung der Grabenposition im Supersperrschicht-Grabensteuerelektroden-MOSFET auftreten;
    • 12-1 eine Querschnittsansicht zur Darstellung einer Grabenanordnung nach dem Stand der Technik;
    • 12-2 eine Querschnittsansicht zur Darstellung einer weiteren Grabenanordnung nach dem Stand der Technik, bei der der Graben im Vergleich zur Position des Grabens in 12-1 verschoben ist;
    • 13 eine Querschnittsansicht eines Halbleiterbauteils nach einer dritten Ausführungsform der Erfindung;
    • 14 eine Querschnittsansicht eines Halbleiterbauteils nach einer vierten Ausführungsform der Erfindung;
    • 15 eine graphische Darstellung der Beziehung zwischen dem Ein-Widerstand und dem Abstand im Halbleiterbauteil bei der dritten beziehungsweise vierten Ausführungsform;
    • 16 eine perspektivische Ansicht eines ersten Halbleiterbauteils nach dem Stand der Technik, das ein Supersperrschicht-Halbleitersubstrat verwendet, bei dem sich die pn-Übergänge in der Schicht mit dem alternierenden Leitfähigkeitstyp und die Grabensteuerelektroden im rechten Winkel zueinander erstrecken;
    • 17 eine perspektivische Ansicht eines zweiten Halbleiterbauteils nach dem Stand der Technik, das ein Supersperrschicht-Halbleitersubstrat verwendet, bei dem sich die pn-Übergänge in der Schicht mit dem alternierenden Leitfähigkeitstyp und die Grabensteuerelektroden parallel zueinander erstrecken;
    • 18-1 eine perspektivische Ansicht eines dritten Halbleiterbauteils nach dem Stand der Technik, das ein Supersperrschicht-Halbleitersubstrat verwendet, bei dem sich die pn-Übergänge in der Schicht mit dem alternierenden Leitfähigkeitstyp und die Grabensteuerelektroden parallel zueinander erstrecken;
    • 18-2 einen Querschnitt durch das dritte Halbleiterbauteil nach dem Stand der Technik, das in 18-1 gezeigt ist;
    • 19-1 eine perspektivische Ansicht eines vierten Halbleiterbauteils nach dem Stand der Technik, das ein Supersperrschicht-Halbleitersubstrat verwendet, bei dem sich die pn-Übergänge in der Schicht mit dem alternierenden Leitfähigkeitstyp und die Grabensteuerelektroden parallel zueinander erstrecken;
    • 19-2 einen Querschnitt durch das vierte Halbleiterbauteil nach dem Stand der Technik, das in 19-1 gezeigt ist.
  • Zunächst wird anhand der 16 bis 19-2 noch anschaulich zum Stand der Technik Stellung genommen. Die aus den Veröffentlichungen JP 2000-260984 A und JP 2005-19528 A von ungeprüften japanischen Patentanmeldungen bekannten Halbleiterbauteile verwenden ein Supersperrschicht-Halbleitersubstrat, in dem sich Graben-Steuerelektroden 1602 und pn-Übergänge in einer Schicht 1601 mit alternierendem Leitfähigkeitstyp im rechten Winkel kreuzen, wie in 16 dargestellt ist. Die aus den Veröffentlichungen JP 2002-76339 A und JP 2001-332726 A von ungeprüften japanischen Patentanmeldungen bekannten Halbleiterbauteile verwenden ein Supersperrschicht-Halbleitersubstrat, in dem sich die pn-Übergänge in Lagen 1701, 1801 und 1901 mit alternierendem Leitfähigkeitstyp und jeweiligen GrabenSteuerelektroden 1702, 1802 und 1902 parallel zueinander erstrecken, wie es in den Fig.n. 17 bis 19-2 gezeigt ist. Die MOSFETs, die die Supersperrschicht-Grabensteuerelektroden in der beschriebenen Weise enthalten, ergeben einen niedrigen Ein-Widerstand. Da bei der in den Fig.n 19-1 und 19-2 gezeigten Struktur der Kanal jedoch länger ist als bei der in den 18-1 und 18-2 gezeigten Struktur, ist dort der Spannungsabfall höher als hier.
  • Der bekanntlich zu erzielende Kompromiss zwischen dem Ein-Widerstand je Einheitsfläche einerseits und der Lawinendurchbruchspannung andererseits muss so gefunden werden, dass gleichzeitig der Ein-Widerstand und die Durchbruchspannung tolerierbare Werte haben, die möglichst von Bauteil zu Bauteil konstant sind, also minimale Fluktuationen und Variationen haben.
  • Die Variationen ihrer Charakteristiken treten bei der Herstellung auf. Die Erfindung schafft hinsichtlich dieser Probleme einen Schritt in Richtung zum Optimum.
  • Im folgenden wird nun die Erfindung im einzelnen unter Bezugnahme auf die Zeichnung beschrieben, die bevorzugte Ausführungsformen der Erfindung zeigen. In der folgenden Beschreibung und der Zeichnung wird als erster Leitfähigkeitstyp die n-Leitung und als zweiter Leitfähigkeitstyp die p-Leitung angenommen.
  • Erste Ausführungsform
  • Zunächst wird im folgenden die Struktur eines Halbleiterbauteils nach der ersten Ausführungsform der Erfindung beschrieben. Dieses Halbleiterbauteil nach der ersten Ausführungsform ist im Querschnitt in 1 dargestellt, mit einem Halbleitersubstrat des ersten Leitfähigkeitstyps, nämlich beim beschrieben Beispiel einem n-leitenden Halbleitersubstrat 101, auf dem eine Lage alternierenden Leitfähigkeitstyps sitzt, mit ersten Halbleiterregionen des ersten Leitfähigkeitstyps, nämlich n-leitende Driftregionen 103, und zweiten Halbleiterregionen des zweiten Leitfähigkeitstyps, nämlich p-leitende Unterteilungsregionen 102, die aufeinanderfolgend und einander abwechselnd angeordnet sind. In der folgenden Beschreibung wird die Richtung, in der die Regionen 102 und 103 nacheinander alternierend angeordnet sind, als „erste Richtung“ bezeichnet und wird die Richtung, entlang der sich die streifenförmig längsverlaufenden Regionen 102 und 103 parallel erstrecken, als „zweite Richtung“ bezeichnet.
  • Die Breite der Regionen 102 und 103 wird in der ersten Richtung gemessen, soweit nichts anderes angegeben ist. Die Regionen 102 und 103 erstrecken sich von einer Seite des Halbleitersubstrats bis zur anderen Seite in der zweiten Richtung und sind als jeweilige Streifen ausgebildet, die alternierend in der ersten Richtung miteinander verbunden sind.
  • Die Verunreinigungskonzentration in den p-leitenden Unterteilungsregionen 102 und den n-leitenden Driftregionen 103 beträgt beispielsweise 3,0 · 1015 cm-3, und deren Breite beträgt jeweils 6 µm. Die Breite eines Paars der Regionen 102 und 103 in der Lage mit dem alternierenden Leitfähigkeitstyp beträgt 12 µm.
  • Auf der Lage mit dem alternierenden Leitfähigkeitstyp sind Kanalregionen des zweiten Leitfähigkeitstyps, nämlich beim beschriebenen Beispiel p-leitende Kanalregionen 104 gebildet. Die Verunreinigungskonzentration ist in der p-leitenden Kanalregion 104 über den p-leitenden Unterteilungsregionen 102 höher als in der p-leitenden Kanalregion 104 über den n-leitenden Driftregionen 103. In den Oberflächenteilen der jeweiligen p-leitenden Kanalregionen 104 sind Gräben 105 gebildet.
  • Der einzelne Graben 105 erstreckt sich nach unten bis in die jeweilige n-leitende Driftregion 103 so, dass er von deren Mittelebene 113 in Richtung zur p-leitenden Unterteilungsregion 102, nämlich zu ersten Übergangsschichten 114 zu, verschoben ist. Vorzugsweise ist er hierbei in der ersten Richtung um wenigstens 2,5 µm von der Mittelebene 113 der Driftregion 103 verschoben. In Bezug zum Halbleitersubstrat 101 erstrecken sich die Gräben 105 in einem Winkel von angenähert 90 Grad, und ihr Boden oder Grabengrund ist in die Driftregion 103 eingesenkt. Beispielsweise haben die Gräben eine Tiefe von 4 µm und reichen etwa 1 µm tief von den p-leitenden Kanalregionen 104 in die jeweiligen n-leitenden Driftregionen 103.
  • Die Öffnungsbreite des einzelnen Grabens 105 beträgt etwa 1 µm, was ausreichend kleiner ist als die Breite eines Paar der Regionen 102 und 103, die 12 µm misst. In 1 ist jeweils ein Graben 105 in einer der n-leitenden Driftregionen 103 gebildet, alternativ können jedoch auch ein oder zwei Gräben 105 in einer Mehrzahl von n-leitenden Driftregionen 103 gebildet sein.
  • Die Rundung im Bodenteil des Grabens 105 beträgt 0,5 µm, wobei der Bodenquerschnitt in der ersten Richtung halbkreisförmig ist, während die Gräben 105 selbst in der zweiten Richtung verlaufen. Entlang den Seitenwänden des einzelnen Grabens ist in diesem eine Steuerelektroden-Oxidschicht 106 gebildet, die etwa 0,1 µm dick ist, und weiterhin ist im Graben 105 jeweils eine Steuerelektrode 107 gebildet, wobei die Steuerelektroden-Oxidschicht 106 zwischen der Steuerelektrode 107 und der Wand des Grabens 105 angeordnet ist. Die Rundung im Bodenteil der Steuerelektrode 107 beträgt etwa 0,4 µm.
  • Im Oberflächenteil der p-leitenden Kanalregion 104 sind n-leitende Quellenregionen 108 so gebildet, dass sie in Kontakt mit jeweiligen Außenseitenwänden der Gräben 105 an beiden Seitenwänden der p-leitenden Kanalregion 4 stehen. Anders ausgedrückt, ist mit den beiden Seitenwänden des einzelnen Grabens 105 ein Paar der n-leitenden Quellenregionen 108 in Kontakt. Darauf sind Zwischenschicht-Isolatorstreifen 109 so angeordnet, dass jeder Isolatorstreifen 109 den Graben 105 und einen Teil der Quellenregionen 108 überdeckt.
  • Die Kanalregionen 104 und die Zwischenschicht-Isolatorstreifen 109 werden ihrerseits von einer Quellenelektrode 110 überdeckt und auf der der Oberfläche mit der Quellenelektrode 110 gegenüberliegenden Seite des n-leitenden Halbleitersubstrats 1 ist eine Abfluss- oder Senkenelektrode 111 gebildet.
  • Bei der Anordnung von 1 ist jeweils in einer der n-leitenden Driftregionen 103 einer der Gräben 105 gebildet. Alternativ können auch in einer Mehrzahl von Driftregionen 103 ein oder zwei Gräben 105 gebildet sein. Zur Erniedrigung des Ein-Widerstands des Halbleiterbauteils sind vorzugsweise in den n-leitenden Driftregionen 103 viele Gräben 105 gebildet. Sofern die p-leitenden Unterteilungsregionen 102 und die n-leitenden Driftregionen 103 gleich breit sind, ist es günstig, wenn es viele Gräben 105 gibt, um mehr GrabenSteuerelektroden zu bilden, was zu einer erhöhten Kanaldichte führt. Die der Driftregion 103, in die der Graben 105 eintaucht, abgewandte Übergangsschicht auf der anderen Seite der Unterteilungsregion 102 ist mit 115 bezeichnet.
  • Wie beschrieben, ist der Grabengrund von dem Bereich des Halbleitersubstrats, in dem die Feldstärke des elektrischen Felds hoch ist, beim Halbleiterbauteil nach der ersten Ausführungsform der Erfindung seitwärts versetzt, so dass das Halbleiterbauteil nach der ersten Ausführungsform eine Erhöhung der Durchbruchspannung erleichtert.
  • Zweite Ausführungsform
  • Im Folgenden wird die Struktur eines Halbleiterbauteils gemäß einer zweiten Ausführungsform der Erfindung beschrieben. 2 zeigt dieses Halbleiterbauteil im Querschnitt. Während bei der ersten Ausführungsform die Gräben 105 so angeordnet waren, dass sie keinen Kontakt mit den p-leitenden Unterteilungsregionen 102 hatten, sind sie bei der zweiten Ausführungsform so angeordnet, dass die breitenmäßige Mitte in der ersten Richtung jedes Grabens 105 auf der Übergangsschicht 114 zwischen benachbarten Regionen 102 und 103 liegt. Da die übrigen Strukturen die gleichen sind wie bei der ersten Ausführungsform, wird zwecks Einfachheit eine erneute Beschreibung der Strukturen hier weggelassen.
  • Wie beschrieben, sind nach 2 die Gräben 105 so ausgebildet, dass die Mitte ihrer Breite in der ersten Richtung an den Übergangsschichten 114 zwischen den Regionen 102 und 103 liegt. Mehr im Speziellen, befinden sich die tiefsten Bodenteile der Gräben 105 an diesen pn-Übergängen. Der Abstand zwischen den Gräben 105 beträgt etwa 5 µm. Um den Ein-Widerstand niedrig zu halten, sind vorteilhafterweise mehr Gräben 105 in Kontakt mit den n-leitenden Driftregionen 103 gebildet. Beim dargestellten Beispiel ist an jeder Übergangsschicht zwischen den Regionen 102 und 103 ein Graben gebildet, so dass nur von Übergangsschichten 114 die Rede ist und die Beizeichnung 115 in 2 entfällt.
  • Erstes Verfahren zum Herstellen der Halbleiterbauteile
  • Im Folgenden wird ein erstes Verfahren zum Herstellen der Halbleiterbauteile nach der ersten oder nach der zweiten Ausführungsform beschrieben. Beispielhaft wird das Herstellungsverfahren in Verbindung mit einem Supersperrschicht-MOSFET beschrieben, der eine Durchbruchspannungs-Klasse 600 V hat, und wird besonderes Augenmerk auf die Lage mit den alternierenden Leitfähigkeitstypen gerichtet. Die 3-1 bis 3-5 zeigen in Querschnittsansichten das Zwischenprodukt bis hin zum Halbleiterbauteil nach der ersten oder der zweiten Ausführungsform für das erste Herstellungsverfahren. Gemäß 3-1 wird ein Halbleitersubstrat des ersten Leitfähigkeitstyps, nämlich ein n-leitendes Halbleitersubstrat 301 mit (100)-Flächen als Außenflächen und mit starker Dotierung bereitgestellt. Beispielsweise kann als das Halbleitersubstrat 301 ein n-leitendes Siliciumsubstrat mit niedrigem Widerstand verwendet werden, das zum Beispiel mit Antimon in einer Verunreinigungskonzentration von rund 2 · 1018 cm-3 dotiert ist.
  • Gemäß 3-2 wird auf dem n-leitenden Halbleitersubstrat 301 eine n-leitende Siliciumschicht 302 von etwa 50 µm Dicke gebildet, die beispielsweise mit Phosphor in einer Verunreinigungskonzentration von rund 3,6 . 1015 cm-3 dotiert ist.
  • Gemäß 3-3 wird nun auf der n-leitenden Siliciumschicht 302 eine 1,6 µm dicke Oxidschicht, oder auch eine Nitridschicht, gebildet, deren Dicke auf der Grundlage der selektiven Ätzrate des Oxids beziehungsweise Nitrids und des Siliciums so festgesetzt wird, dass diese Schicht noch vorhanden ist, nachdem die 50 µm tiefen Gräben gebildet sind. Anschließend wird die Oxid- oder Nitridschicht durch Photolithographie oder durch Ätzen so strukturiert, dass eine Maske 303 zum Ätzen der Gräben entsteht.
  • Die Breite der Oxid- oder Nitridschicht und die Öffnungsbreite in der Maske 303 betragen jeweils 6 µm, so dass also die 6 µm breiten Masken 303 einen gegenseitigen Abstand von 6 µm haben. Es werden sodann in der n-leitenden Siliciumschicht 302 beispielsweise durch Trockenätzung Gräben 304 gebildet.
  • Sodann wird, wie 3-4 zeigt, im einzelnen Graben 304 durch epitaxiales Wachstum eine p-leitende Halbleiterschicht 305 gebildet, die eine gegebene Konzentration von Bor als Verunreinigung des p-Typs enthält. Diese p-leitende Halbleiterschicht wird so aufgewachsen, dass sie schließlich die obere Fläche der Maske 303 überragt.
  • Wie dann 3-5 zeigt, wird die Oberfläche der Lage mit dem alternierenden Leitfähigkeitstyp durch chemisch-mechanisches Polieren (allgemein bezeichnet als „CMP“) und durch Ätzen der Oxidschicht eingeebnet, wodurch ein Supersperrschicht-Halbleitersubstrat 310 gebildet wird. Dieses Substrat 310 wird bei diesem Verfahrensschritt auf eine Dicke von beispielsweise 47 µm festgesetzt. Sodann werden durch eine übliche Technik die in 2 dargestellten Gräben 105 mit einer Tiefe von 3,5 µm und einer Öffnungsbreite von 1,2 µm mit einem Wiederholungsschritt von 6 µm unter gleichen gegenseitigen Abständen hergestellt.
  • Wenn die Gräben 105 sehr sorgfältig hergestellt werden, kann die Bodenrundung jedes Grabens 105 auf 0,6 µm justiert werden. Sodann lässt man die Steuerelektroden-Oxidschichten 106 in einer Dicke von 100 nm wachsen und es werden die Steuerelektroden 107 eingebettet und hierauf die p-leitenden Kanalregionen 104 und die n-leitenden Quellenregionen 108 gebildet. Anschließend werden noch die Zwischenschicht-Isolatorschichten 109, die Quellenelektrode 110, die Senkenelektrode 111 und Passivierungsschichten gebildet, wodurch der in 1 oder 2 dargestellte Supersperrschicht-MOSFET vervollständigt ist.
  • Zweites Verfahren zum Herstellen der Halbleiterbauteile
  • Im Folgenden wird ein zweites Verfahren zum Herstellen der in 1 oder 2 dargestellten Halbleiterbauteile beschrieben. Beispielhaft wird das zweite Herstellungsverfahren in Verbindung mit einem Supersperrschicht-MOSFET beschrieben, der eine Durchbruchspannung der Klasse 600 V aufweist, wobei das Hauptaugenmerk auf dessen Lage mit dem alternierenden Leitfähigkeitstyp gerichtet wird. Die 4-1 bis 4-5 zeigen in Querschnittsansichten das Zwischenprodukt bis hin zum Halbleiterbauteil nach der ersten oder der zweiten Ausführungsform für das zweite Herstellungsverfahren.
  • Wie 4-1 zeigt, wird auf einem hochdotierten n-leitenden Halbleitersubstrats 401 eine durch epitaxiales Wachstum erhaltene Schicht 402 mit einer Dicke von 6 bis 10 µm gebildet. Wie dann 4-2 zeigt, werden Verunreinigungsionen des p-Typs wie beispielsweise Borionen mit einer gegebenen Konzentration in die Bereiche der Epitaxialschicht 402 implantiert, die die p-leitenden Unterteilungsregionen 102 der Schicht alternierenden Leitfähigkeitstyps werden sollen, wobei hierfür als Maske 403 ein Photoresist verwendet wird. Die Regionen, in die die Verunreinigungsionen des p-Typs implantiert werden, sind mit 404 bezeichnet.
  • Gemäß 4-3 werden dann Verunreinigungsionen des n-Typs, wie beispielsweise Phosphorionen, in gegebener Konzentration in die Bereiche der Epitaxialschicht 402 implantiert, die die n-leitenden Driftregionen 103 der Lage mit dem alternierenden Leitfähigkeitstyp werden sollen, wobei als eine Maske 405 ein weiterer Photoresist verwendet wird. In der Figur sind die Regionen, in die die Verunreinigungsionen des n-Typs implantiert werden, mit 406 bezeichnet. Als alternative Durchführung kann der in Verbindung mit 4-3 beschriebene Schritt noch vor dem in Verbindung mit 4-2 beschriebenen Schritt durchgeführt werden. Die in Verbindung mit den 4-2 und 4-3 beschriebenen Verfahrensschritte werden nacheinander fünf bis achtmal wiederholt, wie anhand der 4-4 veranschaulicht ist.
  • Sodann wird eine zehnstündige Wärmebehandlung bei 1150 °C durchgeführt und hierdurch ein die aus p-leitenden Unterteilungsregionen 407 (102) und n-leitenden Driftregionen 408 (103) bestehende Lage alternierenden Leitfähigkeitstyps auf dem n-leitenden Halbleitersubstrat 401 umfassendes Supersperrschicht-Halbleitersubstrat 410 geschaffen, wie 4-5 zeigt. Durch die Durchführung weiterer Behandlungsschritte gleich denen, die für das erste Herstellungsverfahren beschrieben wurden, wird der in den 1 oder 2 dargestellte Supersperrschicht-MOSFET vervollständigt.
  • Durchbruchspannung der Halbleiterbauteile
  • Zum Zweck des später angestellten Vergleichs der Durchbruchspannung der Halbleiterbauteile wird zunächst die Struktur eines zu vergleichenden Halbleiterbauteils nach dem Stand der Technik vorgestellt. Dieses ist in 5 im Querschnitt dargestellt, wobei die in den jeweiligen n-leitenden Driftregionen 103 gebildeten Gräben 105 in den Regionen 103 mittig angeordnet sind.
  • Es wird nun die Durchbruchspannung der Halbleiterbauteile nach der ersten und nach der zweiten Ausführungsform untersucht. 6 zeigt als graphische Darstellung die Beziehung zwischen der Grabenposition und der Durchbruchspannung. In 6 sind auf der vertikalen Achse die Durchbruchspannung und auf der horizontalen Achse der Abstand vom Zentrum, also der Mittelebene 113 der n-leitenden Driftregion aufgetragen. In den folgenden Darlegungen ist der Abstand von der Mittelebene 113 der n-leitenden Driftregion mit x bezeichnet.
  • Wenn x = 0 µm, befindet sich der Graben 105 im Zentrum der Driftregion 103 (wie in 5). Ist x = 2,5 µm, so findet sich eine Seitenwandfläche des Grabens 105 in Kontakt mit der p-leitenden Unterteilungsregion 102. Ist x = 3,0 µm, so ist das Zentrum der Breite in der ersten Richtung des Grabens 105 am pn-Übergang zwischen der p-leitenden Unterteilungsregion 102 und der n-leitenden Driftregion 103 angeordnet (vgl. 2).
  • Zuerst wird die Durchbruchspannung des Halbleiterbauteils nach dem Stand der Technik untersucht. Bei einem Halbleiterbauteil, bei dem die Gräben und die streifenförmig konstituierten Regionen in der Lage alternierenden Leitfähigkeitstyps sich unter angenähert 90 Grad kreuzen (vgl. 16), beträgt die Durchbruchspannung unabhängig von der Grabenposition 750 bis 760 V. Bei einem Halbleiterbauteil, bei dem die Öffnungsbreite des Grabens größer ist als die Breite (12 µm) eines Paars aus der p-leitenden Unterteilungsregion 102 und der n-leitenden Driftregion 103 in der Lage alternierenden Leitfähigkeitstyps (vgl. 18-1), beträgt die Durchbruchspannung angenähert 780 V.
  • In 6 ist als Kurve 601 die angenäherte Abhängigkeit des Durchbruchspannungswerts von den verschiedenen Abständen aufgetragen. Eine durch Pfeilspitzen begrenzte Strecke 602 gibt den Bereich an, in dem in der n-leitenden Driftregion 103 die Gräben 105 gebildet sind. Genauer dargestellt, zeigt die Strecke 602 den Bereich an, in dem x = 0 bis x = 2,5 µm. Eine weitere durch Pfeilspitzen begrenzte Strecke 603 zeigt den Bereich an, in dem die Gräben 105 über den pn-Übergängen zwischen den p-leitenden Unterteilungsregionen 102 und den n-leitenden Driftregionen 103 positioniert sind. Genauer dargestellt, zeigt die Strecke 603 den Bereich von x = 2,5 µm bis x = 3,0 µm an.
  • Wie die 6 zeigt, sind die Durchbruchspannungsvariationen um x = 0,0 µm und um x = 3,0 µm klein. Zur Reduzierung der Variationen der Durchbruchspannung geeignete Grabenpositionen liegen also um x = 0,0 µm und um x = 3,0 µm.
  • Bei x = 0,0 µm beträgt die Durchbruchspannung 760 V. Mit zunehmendem Abstand wird, wie die Kurve 601 zeigt, die Durchbruchspannung zunächst niedriger, und wenn der Graben 105 näher an die p-leitende Unterteilungsregion 102 heranrückt, steigt die Durchbruchspannung wieder an und hat bei x = 3,0 µm den Wert 810 V. Das Halbleiterbauteil nach der zweiten Ausführungsform zeigt also eine Durchbruchspannung, die um 7 bis 8 % höher ist als die Durchbruchspannung des Halbleiterbauteils nach dem Stand der Technik..
  • Genauer dargestellt, ergibt sich, dass das Halbleiterbauteil nach der zweiten Ausführungsform eine um etwa 4 % höhere Durchbruchspannung aufweist als das Halbleiterbauteil nach 18-1. Dieses Ergebnis zeigt, dass ein eine hohe Durchbruchspannung mit geringer Veränderlichkeit aufweisendes Halbleiterbauteil dadurch erhalten wird, dass man die Gräben 105 bei etwa x = 3,0 µm anordnet und die Öffnungsbreite der Gräben 105 schmaler macht als die Breite des einzelnen Paars der Regionen 102 und 103 in der Lage alternierenden Leitfähigkeitstyps.
  • Innere elektrische Feldstärke bei auftretendem Lawinendurchbruch
  • Zur Ermittlung der Ursachen, warum die Durchbruchspannung sich mit zunehmendem Abstand x erhöht (maximaler Abstand: 3,0 µm), wird die Feldstärke des elektrischen Felds zum Zeitpunkt, zu dem ein Lawinendurchbruch ausgelöst wird, durch Simulation untersucht. Die 7-1 zeigt als graphische Darstellung die Verteilung des elektrischen Felds im Supersperrschicht-Grabensteuerelektroden-MOSFET nach der zweiten Ausführungsform und 7-2 zeigt die Verteilung des elektrischen Feld im Supersperrschicht-Grabensteuerelektroden-MOSFET nach dem Stand der Technik. In Fig.n 7-1 und 7-2 sind auf der vertikalen Achse die Feldstärke des elektrischen Felds (V/cm) beim Lawinendurchbruch und auf der horizontalen Achse der Abstand (µm) von der Halbleiteroberfläche in der Tiefenrichtung des Halbleiterbauteils aufgetragen, wobei die Verteilung des elektrischen Felds auf der Linie erfasst ist, auf der die Öffnungsbreitenmitte des Grabens 105 liegt.
  • Für 7-1 zeigt die Feldstärkenverteilung des elektrischen Felds für x = 3,0 µm, also bei der Struktur, in der die, hinsichtlich der ersten Richtung, Mittelebene des Grabens 105 auf dem pn-Übergang 114 zwischen der p-leitenden Unterteilungsregion 102 und der n-leitenden Driftregion 103 positioniert ist. 7-2 zeigt die Feldstärkenverteilung des elektrischen Felds für x = 0 µm, also in der Struktur, in der der Graben 105 im Zentrum 113 der n-leitenden Driftregion 103 angeordnet ist (5).
  • Eine gepunktete Linie 701 in 7-1 und eine gestrichelte Linie 702 in 7-2 zeigen die Position an, an der der Abstand zur Halbleiteroberfläche in Tiefenrichtung 4 µm beträgt, also die Position des Bodens des Grabens 105. Wie den Fig.n 7-1 und 7-2 zu entnehmen ist, ist die elektrische Feldstärke am Boden des Grabens 105 höher, wenn der Graben 105 bei x = 0 µm positioniert ist, als wenn der Graben bei x = 3 µm positioniert ist.
  • Elektrische Feldstärke am Grabenboden
  • Die Feldstärke des elektrischen Felds wird mit einer noch detaillierteren Analyse simuliert für einen Grabensteuerelektroden-MOSFET mit einem n-leitenden Halbleitersubstrat und für eine Diode mit einem n-leitenden Halbleitersubstrat, wobei dort keine Gräben gebildet sind. 8 zeigt als graphische Darstellung die Feldstärkeverteilung des elektrischen Felds im Grabensteuerelektroden-MOSFET und in der Diode. In 8 sind auf der vertikalen Achse die Feldstärke des elektrischen Felds (V/cm) und auf der horizontalen Achse der Abstand (µm) von der Halbleiteroberfläche in der Tiefenrichtung des Halbleiterbauteils aufgetragen. Eine Kurve 801 gibt die Feldstärkenverteilung des elektrischen Felds im Grabensteuerelektroden-MOSFET, der das n-leitende Halbleitersubstrat umfasst, an und eine Kurve 802 gibt die Feldstärkenverteilung des elektrischen Felds in der Diode, die ebenfalls ein n-leitendes Halbleitersubstrat, aber keinen Graben enthält, an.
  • Eine gepunktete Linie 803 zeigt die Position an, deren Abstand von der Halbleiteroberfläche in der Tiefenrichtung des Halbleiterbauteils 4 µm beträgt, was dem Grabenboden entspricht. Wie die 8 klar zeigt, steigt die Feldstärke des elektrischen Felds am Grabenboden des Graben-Steuerelektroden-MOSFETs scharf an (vgl. Kurve 801), verglichen mit der Feldstärke in der Diode mit dem n-leitenden Halbleitersubstrat aber ohne Graben (vgl. Kurve 802). Der steile Anstieg der elektrischen Feldstärke wird beim Graben-Steuerelektroden-MOSFET insofern bewirkt, als der abgerundete Boden des Grabens 105 von der p-leitenden Kanalregion 104 in die n-leitende Driftregion 103 hinein vorsteht.
  • Elektrische Feldstärke beim Lawinendurchbruch einer Supersperrschicht-Diode
  • Im Folgenden werden die Ergebnisse der Simulation der elektrischen Feldstärke bei einem Lawinendurchbruch in der Supersperrschicht-Diode, die keinen Graben enthält, beschrieben. 9 zeigt als graphische Darstellung die Feldstärkenverteilung des elektrischen Felds in lateraler Richtung der Supersperrschicht-Diode, die ein n-leitendes Halbleitersubstrat, aber keinen Graben enthält. In 9 sind auf der vertikalen Achse die elektrische Feldstärke (V/cm) und auf der horizontalen Achse der Abstand (µm) vom Zentrum der Breite in der ersten Richtung der n-leitenden Driftregion aufgetragen.
  • Die Kurven in 9 geben die Feldverteilung des elektrischen Felds an Positionen wieder, die jeweils um einen gegebenen Abstand von der p-leitenden Kanalregion 104 entfernt sind. Hierbei zeigt eine Kurve 901 die Feldverteilung in einem Abstand von 10 µm, eine Kurve 902 in einem Abstand von 0,5 µm, eine Kurve 903 in einem Abstand von 1,0 µm und eine Kurve 904 in einem Abstand von 1,5 µm.
  • Die Größe „Abstand von der p-leitenden Kanalregion 114“ hat folgende Bedeutung. Die Darstellung in 10 dient der Erläuterung des Abstands von der p-leitenden Kanalregion. Hierauf bezugnehmend, wird der Abstand von einer p-leitenden Kanalregion 1001 bis zu einer gegebenen Position berechnet auf der Basis einer Referenz, die an der Grenzfläche zwischen der relevanten p-leitenden Kanalregion 1001 und einer p-leitenden Unterteilungsregion 1002 gesetzt ist. Im einzelnen stellt eine Linie 1003 eine Referenzlinie dar und der Abstand zwischen den Linien 1003 und 1004 ist der gegebene Abstand.
  • Wieder bezugnehmend auf 9, zeigt eine gepunktete Linie 905 die Grenze zwischen der p-leitenden Unterteilungsregion 102 und der n-leitenden Driftregion 103 an. An diesen Stellen ist gemäß 9 ihr Abstand von der Kanalregion 104 10 µm (oder deepwe) und ist die elektrische Feldstärke in der Nachbarschaft von x = 0 µm viel niedriger als in der Nachbarschaft von x = 3 µm (siehe Kurve 901).
  • An den näher an der p-leitenden Kanalregion 104 liegenden Positionen ist die elektrische Feldstärke in der Nachbarschaft von x = 3 µm niedriger als in der Nachbarschaft von x = 0 µm (siehe Kurven 902, 903 und 904). Wie oben beschrieben, ist die elektrische Feldstärke in der Nachbarschaft von x = 3 µm niedriger als in der Nachbarschaft von x = 0 µm, wenn der Abstand von der Kanalregion 104 nicht mehr als 1,5 µm beträgt.
  • Dies kommt daher, dass Teile der n-leitenden Driftregion 103 aus einem n-leitenden Bereich, der aus dem stark dotierten n-leitenden Halbleitersubstrat 101 und den n-leitenden Driftregionen 103 besteht, eine zur p-leitenden Region, die aus den p-leitenden Kanalregionen 104 und den p-leitenden Unterteilungsregionen 102 besteht, konvexe Form aufweisen. Anders ausgedrückt, werden der Anstieg der elektrischen Feldstärke am Grabenboden und der Anstieg der elektrischen Feldstärke im Mittelteil der Breite (hinsichtlich der ersten Richtung) der Driftregionen 103 aufgrund der oben beschriebenen konvexen Teile bewirkt.
  • Insofern trägt ein Supersperrschicht-Grabensteuerelektroden-MOSFET dann zu einer erleichterten Erzielung einer hohen Durchbruchspannung bei, wenn die Öffnungsbreite des Grabens 105 viel kleiner ist als die Breite eines Paars aus den Regionen 102 und 103 und wenn der Graben 105 im Bereich von x = 3 µm positioniert ist, also auf der Grenze zwischen den Regionen 102 und 103. Die hohe Durchbruchspannung wird erhalten, da die zwei Stellen, an denen der Feldstärkenanstieg des elektrischen Felds auftritt, einen Abstand voneinander haben, nämlich einerseits der Grabenboden und andererseits der zentrale Teil der Breite, also in der ersten Richtung, der n-leitenden Driftregion 103 in der Lage mit dem alternierenden Leitfähigkeitstyp.
  • In den Positionen, deren Abstand von der p-leitenden Kanalregion 104 1,0 bis 1,5 µm beträgt, und an denen die elektrische Feldstärke durch die Kurven 903 und 904 dargestellt ist, ist die Veränderlichkeit in der elektrischen Feldstärke im Teil der Driftregion 103, der eine hohe Feldstärke aufweist, gering. Wird also die Bodenteillänge des Grabens 105, die in die n-leitende Driftregion 103 hineinragt, auf 1,0 bis 1,5 µm festgesetzt, so ergibt sich eine hohe Durchbruchspannung und sind die Variationen der Durchbruchspannung reduziert.
  • Ein-Widerstand-Charakteristiken
  • Im Folgenden wird der Einfluss der Grabenposition auf den Ein-Widerstand eines Supersperrschicht-Grabensteuerelektroden-MOSFETs beschrieben. 11 zeigt als graphische Darstellung die Änderungen des Ein-Widerstands, die durch eine Verschiebung der Grabenposition im MOSFET bewirkt werden. In 11 sind auf der vertikalen Achse der Ein-Widerstand (mΩcm2) und auf der horizontalen Achse der Abstand (µm) von der Mittelebene 113 der n-leitenden Driftregion 103 aufgetragen. Eine durch Pfeilspitzen begrenzte Strecke 1101 zeigt den Bereich an, in dem in der n-leitenden Driftregion 103 der Graben 105 gebildet ist. Anders ausgedrückt, ist die Strecke 1101 der Bereich von x = 0,0 µm bis x = 2,5 µm. Eine durch Pfeilspitzen begrenzte Strecke 1102 zeigt den Bereich an, in dem der Graben 105 über dem pn-Übergang zwischen den Regionen 102 und 103 gebildet ist. Die Strecke 1102 zeigt also den Bereich, in dem x = 2,5 µm bis 3,0 µm.
  • Wie 11 zeigt, beträgt der Ein-Widerstand bei x = 0,0 µm etwa 15,9 mΩcm2. Bei einer Zunahme des Abstands x steigt zunächst auch der Ein-Widerstand an und zeigt ein Maximum im Bereicht von x = 2,0 µm, woraufhin er wieder fällt und ein Minimum im Bereich von x = 3,0 µm zeigt.
  • Hinsichtlich der Variation des Ein-Widerstands gilt folgendes: Eine durch Pfeilspitzen begrenzte Strecke 1103 zeigt den Bereich an, in dem der Wert des Ein-Widerstands nahe x = 0,0 µm (0,0 µm bis 0,5 µm) variiert. Eine durch Pfeilspitzen begrenzte Strecke 1104 zeigt weiterhin den Bereich an, in dem der Ein-Widerstand bei angenähert dem Wert x = 3,0 µm (2,5 µm bis 3,0 µm) variiert.
  • Wie oben beschrieben, ist es für das Erzielen eines niedrigen Ein-Widerstands im Bauelement bevorzugenswert, den Graben 105 in der Nähe von x = ,30 µm zu positionieren. Zum Reduzieren der Variationen des Ein-Widerstands kann man es aber noch mehr bevorzugen, den Graben 105 in der Nähe von x = 0,0 µm als in der Position nahe x = 3,0 µm zu positionieren.
  • Es sollen nun die Erscheinungen, wie sie auch in der JP 2004-200441 A einer ungeprüften japanischen Patentanmeldung beschrieben sind, untersucht werden. Die 12-1 zeigt im Querschnitt eine Grabenanordnung nach dem Stand der Technik und die 12-2 zeigt im Querschnitt eine andere bekannte Grabenanordnung, in der der Graben im Vergleich zur Position, in der er in 12-1 angeordnet ist, verschoben ist. In 12-1 ist der Graben mit 1201 und in 12-2 mit 1210 bezeichnet. Es wurde gezeigt, dass durch die Verschiebung des Grabens 1201 zur Grabenposition von 1210 der Ein-Widerstand zunimmt. Wenn der Graben 1210 eine p-leitende Unterteilungsregion 1212 kontaktiert, wird in der Unterteilungsregion 1212 ein MOS-Kanal 1211 gebildet, in dem ein Ansteigen des Ein-Widerstands bewirkt wird.
  • Es ist anzunehmen, dass das Beispiel nach dem Stand der Technik (beschrieben in der JP- 2004-200441 A gezeigt hat, dass der Ein-Widerstand ansteigt oder die Charakteristiken sich ändern, wenn die Position des Grabens 105 im Bereich von x = 0,0 µm bis 3,0 µm verändert wird, wie es in 11 gezeigt ist.
  • Die 11 zeigt jedoch auch, dass die Variationen des Ein-Widerstands kleiner sind, sofern die Position des Grabens 105 innerhalb einer Spanne von 0,5 µm verändert wird, wenn der Graben 105 in der Nähe von x = 0,0 µm positioniert ist, im Vergleich zur Situation wenn der Graben in der Nähe von x = 3,0 µm positioniert ist. Als Grund hierfür wird folgendes angenommen: Der Ein-Widerstand des MOS-Kanals 1211, der in der p-leitenden Unterteilungsregion 1212 auftritt, wie es in 12-2 gezeigt ist, ändert sich relativ stark in Abhängigkeit von der Verunreinigungskonzentrationsverteilung in der lateralen Richtung der p-leitenden Unterteilungsregion 1212 und von den Verunreinigungskonzentrationsänderungen. Wenn bewirkt wird, dass der MOS-Kanal 1211 in der Unterteilungsregion 1212 in 12-2 nicht in Funktion tritt, werden die Variationen des Ein-Widerstands reduziert. Halbleiterbauteile nach der dritten und vierten Ausführungsform der Erfindung, bei denen der MOS-Kanal 1211 außer Funktion gesetzt ist, werden später beschrieben.
  • Wie oben angegeben, werden bei den Halbleiterbauteilen nach der zweiten Ausführungsform deren Gräben über den pn-Übergängen 114 zwischen den p-leitenden Unterteilungsregionen und den n-leitenden Driftregionen geschaffen. Das Halbleiterbauteil nach der zweiten Ausführungsform erleichtert deshalb das Erzielen einer hohen Durchbruchspannung und geringer Durchbruchspannungsvariationen.
  • Dritte Ausführungsform
  • Es wird nun ein Halbleiterbauteil gemäß einer dritten Ausführungsform beschrieben, bei der der MOS-Kanal, der in der Kanalregion auf der p-leitenden Unterteilungsregion 102 entsteht, außer Funktion gesetzt ist. 13 zeigt ein solches Halbleiterbauteil nach der dritten Ausführungsform im Querschnitt. Während bei der zweiten Ausführungsform die n-leitenden Quellenregionen 108 an den beiden äußeren Seitenwänden des Grabens 105 gebildet sind, ist beim Halbleiterbauteil nach der dritten Ausführungsform die jeweilige n-leitende Quellenregion 108 nur an einer der Seitenwände des Grabens 105 gebildet. Die übrigen Konfigurationen sind die gleichen wie die beim Halbleiterbauteil nach der zweiten Ausführungsform, so dass sie zwecks Einfachheit hier nicht nochmals beschrieben werden.
  • Bei der Ausführung nach 13 ist also die n-leitende Quellenregion 108 an einer der Seitenwände des Grabens 105 gebildet, und im einzelnen sind die Quellenregionen 108 an den jeweiligen Öffnungsrändern der Gräben 105 so gebildet, das sie in der p-leitenden Kanalregion 104 über der Driftregion 103 liegen. Dadurch, dass die einzelne Quellenregion 108 in der Kanalregion 104 nicht oberhalb der p-leitenden Unterteilungsregion 102 liegt, ist dort der MOS-Kanal de-aktiviert. Die Ein-Widerstands-Charakteristik des Halbleiterbauteils nach der dritten Ausführungsform wird später beschrieben, jedoch sei bereits ausgesagt, dass dieses Halbleiterbauteil die Reduzierung der Variationen des Ein-Widerstands erleichtert.
  • Vierte Ausführungsform
  • Es wird nun ein Halbleiterbauteil gemäß einer vierten Ausführungsform der Erfindung beschrieben. 14 zeigt im Querschnitt ein Halbleiterbauteil nach der vierten Ausführungsform. Es unterscheidet sich vom Halbleiterbauteil nach der zweiten Ausführungsform darin, dass bei der vierten Ausführungsform eine p-leitende Körperregion 1401 in der p-leitenden Kanalregion 104 gebildet ist. Da die anderen Konfigurationen die gleichen sind wie beim Halbleiterbauteil nach der zweiten Ausführungsform, wird zwecks Einfachheit ihre erneute Beschreibung hier unterlassen.
  • Wie 14 zeigt, ist die p-leitende Körperregion 1401 von der Oberfläche der p-leitenden Kanalregion 104 aus gebildet. Ihre Unterseite, nämlich die Grenzfläche zwischen der p-leitenden Körperregion 1401 und der p-leitenden Kanalregion 104, liegt tiefer als die Unterseite der n-leitenden Quellenregion 108. In der Kanalregion 104 ist die Körperregion 1401 auf der Unterteilungsregion 102 so gebildet, dass die Körperregion 1401 in Kontakt mit den Seitenwänden des Graben 105 steht.
  • In der p-leitenden Kanalregion 104 auf der n-leitenden Driftregion 103 ist die p-leitende Körperregion 1401 schmaler, nämlich so ausgebildet, dass sie von den Seitenwänden der Gräben 105 einen Abstand einhält. Diese beschriebene Konfiguration erleichtert es, dass der MOS-Kanal an der Seite der p-leitenden Unterteilungsregionen 102 außer Funktion ist. Die beschriebenen Konfiguration erleichtert außerdem eine Reduktion der Variationen des Ein-Widerstands des Halbleiterbauteils.
  • Verfahren zum Herstellen des Halbleiterbauteils nach der vierten Ausführungsform
  • Das Halbleiterbauteil nach der vierten Ausführungsform wird mit dem im folgenden beschriebenen Herstellungsverfahren hergestellt. Zuerst wird in einem Prozess gleich dem bei der Herstellung des Halbleiterbauteils nach der zweiten Ausführungsform das Supersperrschicht-Halbleitersubstrat 410 hergestellt, und dann werden in gegebenen Positionen die Gräben 105 mit einer Tiefe von 3,5 µm, einer Öffnungsbreite von 1,2 µm und einem Teilungsschritt von 6 µm so hergestellt, dass sie gleiche gegenseitige Abstände haben.
  • Sodann wird auf der Innenwand des Grabens 105 die Steuerelektroden-Oxidschicht 106 gebildet und wird die Steuerelektrode 107 im Graben 105 begraben. Die Steuerelektroden-Oxidschicht 106 ist beispielsweise 100 nm dick. Sodann werden die p-leitenden Kanalregionen 104, gebildet, und wird auf diesen an gegebenen Stellen eine Maske so aufgebracht, dass sie die Gräben 105 und einen Teil der p-leitenden Kanalregionen auf den n-leitenden Driftregionen 103 bedeckt. Anschließend werden Verunreinigungsionen des p-Typs mit hoher Konzentration implantiert und wird eine Wärmebehandlung durchgeführt, um die p-leitenden Körperregionen 1401 an den jeweiligen in 14 gezeigten Stellen zu bilden.
  • Es werden dann die n-leitenden Quellenregionen 108 und weiterhin die Zwischenschicht-Isolatorstreifen 109, die Quellenelektrode 110, die Senkenelektrode 111 und Passivierungsfilme gebildet. Hierdurch wird der in 14 gezeigte Supersperrschicht-MOSFET vervollständigt. Die p-leitenden Körperregionen 1401 in den p-leitenden Kanalregionen 104 auf den p-leitenden Unterteilungsregionen 102 und die p-leitenden Körperregionen 1401 in den p-leitenden Kanalregionen 104 auf den n-leitenden Driftregionen 103 werden mit dem gleichen Vorgehen gebildet.
  • Der Herstellungsprozess zum Herstellen der Halbleiterbauteile nach der vierten Ausführungsform ist somit vereinfacht.
  • Charakteristiken beim Ein-Widerstand
  • Es werden nun die Beziehungen zwischen dem Ein-Widerstand und dem Abstand im Halbleiterbauteil gemäß der dritten Ausführungsform und der vierten Ausführungsform beschrieben. 15 zeigt als graphische Darstellung die Beziehung zwischen dem Ein-Widerstand und dem Abstand im Halbleiterbauteil nach der dritten und nach der vierten Ausführungsform. In 15 sind auf der vertikalen Achse der Ein-Widerstand (mΩcm2) und auf der horizontalen Achse der Abstand (µm) in der ersten Richtung aufgetragen.
  • Eine Linie 1501 zeigt als angenäherte Linie ungefähr die Werte des Ein-Widerstands des Halbleiterbauteils nach der dritten Ausführungsform oder vierten Ausführungsform, bei denen die MOS-Kanäle auf der Seite der p-leitenden Unterteilungsregionen 102 außer Funktion gesetzt sind und somit nicht arbeiten. Eine Linie 1502 gibt als angenäherte Linie den etwaigen Ein-Widerstand des üblichen Halbleiterbauteils nach dem Stand der Technik an, bei dem die MOS-Kanäle auf der Seite der p-leitenden Unterteilungsregionen 102 aktiv sind. Wie sich aus 15 ergibt, sind die Variationen für die durch die Linie 1501 angenäherten Werte des Ein-Widerstands kleiner als für die durch die Linie 1502 angenäherten Werte.
  • Wie beschrieben, erleichtern die Halbleiterbauteile nach der dritten oder vierten Ausführungsform es, zu verhindern, dass die MOS-Kanäle in den p-leitenden Kanalregionen, die sich auf den p-leitenden Unterteilungsregionen befinden, in Funktion sind und arbeiten. Die Halbleiterbauteile nach der dritten und nach der vierten Ausführungsform erleichtern die Verkleinerung der Variationen des Ein-Widerstands.
  • Die erfindungsgemäßen Halbleiterstrukturen eignen sich besonders für Halbleiterbauteile für hohe elektrische Leistung. Insbesondere eignen sich die Halbleiterbauteile nach der Erfindung am besten für MOSFETs, IGBTs und für bipolare Transistoren, die eine Lage alternierenden Leitfähigkeitstyps in ihrem Driftabschnitt enthalten, und sie realisieren gleichzeitig eine hohe Durchbruchspannung und einen niedrigen Ein-Widerstand.

Claims (9)

  1. Halbleiterbauteil umfassend: ein Halbleitersubstrat (101) eines ersten Leitfähigkeitstyps; auf dem Halbleitersubstrat, eine Lage alternierenden Leitfähigkeitstyps, die erste Halbleiterregionen (103) des ersten Leitfähigkeitstyps und zweite Halbleiterregionen (102) des zweiten Leitfähigkeitstyps in alternierender Anordnung enthält; Kanalregionen (104) des zweiten Leitfähigkeitstyps auf der Lage alternierenden Leitfähigkeitstyps; Gräben (105), die von der Oberfläche der Kanalregionen hinunter bis zu den jeweiligen ersten Halbleiterregionen reichen; wobei der Boden der einzelnen Gräben (105) jeweils näher bei der zweiten Halbleiterregion (102) als beim Zentrum (113) der ersten Halbleiterregion (103) liegt, dadurch gekennzeichnet, dass das Halbleiterbauteil weiterhin Körperregionen (1401) des zweiten Leitfähigkeitstyps umfasst, die in Kontakt mit den Gräben (105) stehen und von denen jede sich im Oberflächenteil der jeweiligen Kanalregion (104) auf der zweiten Halbleiterregion (102) befindet, wobei die Kanalregionen (104) auf den zweiten Halbleiterregionen (102) stärker dotiert sind als die Kanalregionen auf den ersten Halbleiterregionen (103).
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass der Grabenboden über einer ersten Grenzschicht (114) zwischen der ersten Halbleiterregion (103) und der zweiten Halbleiterregion (102) gebildet ist.
  3. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, dass die Öffnungsbreite des einzelnen Grabens (105) schmaler ist als der Bereich zwischen dem Zentrum (113) der ersten Halbleiterregion (103) und einer zweiten Grenzschicht (115) der zweiten Halbleiterregion (102), die der ersten Grenzschicht (114) gegenüberliegt und über die die zweite Halbleiterregion und die nächste erste Halbleiterregion in Kontakt miteinander stehen.
  4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Boden des Grabens (105) eine Rundung aufweist.
  5. Halbleiterbauteil nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der tiefste Teil im Grabenboden auf der ersten Grenzschicht (114) positioniert ist.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass es weiterhin Quellenregionen (108) des ersten Leitfähigkeitstyps umfasst, von denen jede am Öffnungsrand des jeweiligen Grabens (105) im Oberflächenteil der Kanalregion (104) auf der ersten Halbleiterregion (103) gebildet ist.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Kanalregionen (104) auf den zweiten Halbleiterregionen (102) weniger tief ausgebildet sind als der Grabengrund.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der sich bis in die erste Halbleiterregion (103) erstreckende Teil des Grabens (105) in der Tiefenrichtung höchstens 1,5 µm misst.
  9. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der sich bis in die erste Halbleiterregion (103) erstreckende Teil des Grabens (105) in der Tiefenrichtung mindestens 1,0 µm misst.
DE102006060374.5A 2005-12-22 2006-12-20 Halbleiterbauteil Expired - Fee Related DE102006060374B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-370332 2005-12-22
JP2005370332 2005-12-22
JP2006250382A JP5201307B2 (ja) 2005-12-22 2006-09-15 半導体装置
JP2006-250382 2006-09-15

Publications (2)

Publication Number Publication Date
DE102006060374A1 DE102006060374A1 (de) 2007-06-28
DE102006060374B4 true DE102006060374B4 (de) 2018-06-28

Family

ID=38109073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006060374.5A Expired - Fee Related DE102006060374B4 (de) 2005-12-22 2006-12-20 Halbleiterbauteil

Country Status (3)

Country Link
US (2) US7943991B2 (de)
JP (1) JP5201307B2 (de)
DE (1) DE102006060374B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298488B2 (ja) 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
JP5659558B2 (ja) 2010-05-20 2015-01-28 富士電機株式会社 超接合半導体装置の製造方法
DE102013112887B4 (de) * 2013-11-21 2020-07-09 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN105378932B (zh) * 2014-01-16 2017-10-31 富士电机株式会社 半导体装置
JP6693131B2 (ja) * 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
US10199492B2 (en) 2016-11-30 2019-02-05 Alpha And Omega Semiconductor Incorporated Folded channel trench MOSFET
CN111133586B (zh) * 2017-10-05 2023-04-07 三菱电机株式会社 半导体装置
TWI650862B (zh) * 2017-12-25 2019-02-11 大陸商萬國半導體(澳門)股份有限公司 折疊通道溝槽mosfet

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260984A (ja) 1999-03-10 2000-09-22 Toshiba Corp 高耐圧半導体素子
JP2001332726A (ja) 2000-05-22 2001-11-30 Hitachi Ltd 縦形電界効果半導体装置及びその製造方法
JP2002076339A (ja) 2000-09-05 2002-03-15 Fuji Electric Co Ltd 超接合半導体素子
JP2004200441A (ja) 2002-12-19 2004-07-15 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20050006717A1 (en) 2003-06-24 2005-01-13 Hitoshi Yamaguchi Semiconductor device having super junction construction and method for manufacturing the same
JP2005142240A (ja) 2003-11-04 2005-06-02 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20050181564A1 (en) * 2003-12-19 2005-08-18 Third Dimension (3D) Semiconductor, Inc. Method for manufacturing a superjunction device with wide mesas

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154977A (en) * 1978-05-29 1979-12-06 Fujitsu Ltd Semiconductor device and its manufacture
JP3788971B2 (ja) * 1994-02-04 2006-06-21 三菱電機株式会社 半導体装置
GB2314206A (en) * 1996-06-13 1997-12-17 Plessey Semiconductors Ltd Preventing voltage breakdown in semiconductor devices
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3899231B2 (ja) 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP3966151B2 (ja) * 2002-10-10 2007-08-29 富士電機デバイステクノロジー株式会社 半導体素子
JP4940535B2 (ja) * 2004-01-08 2012-05-30 株式会社豊田中央研究所 半導体装置
JP5002148B2 (ja) * 2005-11-24 2012-08-15 株式会社東芝 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260984A (ja) 1999-03-10 2000-09-22 Toshiba Corp 高耐圧半導体素子
JP2001332726A (ja) 2000-05-22 2001-11-30 Hitachi Ltd 縦形電界効果半導体装置及びその製造方法
JP2002076339A (ja) 2000-09-05 2002-03-15 Fuji Electric Co Ltd 超接合半導体素子
US6621132B2 (en) 2000-09-05 2003-09-16 Fuji Electric Co., Ltds. Semiconductor device
JP2004200441A (ja) 2002-12-19 2004-07-15 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20050006717A1 (en) 2003-06-24 2005-01-13 Hitoshi Yamaguchi Semiconductor device having super junction construction and method for manufacturing the same
JP2005019528A (ja) 2003-06-24 2005-01-20 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20060138407A1 (en) 2003-06-24 2006-06-29 Denso Corporation Method for manufacturing semiconductor device having super junction construction
JP2005142240A (ja) 2003-11-04 2005-06-02 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US20050181564A1 (en) * 2003-12-19 2005-08-18 Third Dimension (3D) Semiconductor, Inc. Method for manufacturing a superjunction device with wide mesas

Also Published As

Publication number Publication date
US20070145475A1 (en) 2007-06-28
DE102006060374A1 (de) 2007-06-28
JP5201307B2 (ja) 2013-06-05
JP2007194585A (ja) 2007-08-02
US7943991B2 (en) 2011-05-17
US20110180909A1 (en) 2011-07-28
US8125027B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102008023349B4 (de) Halbleitervorrichtung
DE102006060374B4 (de) Halbleiterbauteil
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102012211221B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE10220810B4 (de) Halbleiterbauteil
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE112004001163B4 (de) Halbleiteranordnung eines vertikalen Typs
DE102009016681B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE102006055131A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE102005059534A1 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20111006

R012 Request for examination validly filed

Effective date: 20120113

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee