KR100777593B1 - 트랜치 게이트 모스 소자 및 그 제조 방법 - Google Patents

트랜치 게이트 모스 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100777593B1
KR100777593B1 KR1020060134640A KR20060134640A KR100777593B1 KR 100777593 B1 KR100777593 B1 KR 100777593B1 KR 1020060134640 A KR1020060134640 A KR 1020060134640A KR 20060134640 A KR20060134640 A KR 20060134640A KR 100777593 B1 KR100777593 B1 KR 100777593B1
Authority
KR
South Korea
Prior art keywords
region
trench
base region
base
gate
Prior art date
Application number
KR1020060134640A
Other languages
English (en)
Inventor
방성만
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060134640A priority Critical patent/KR100777593B1/ko
Application granted granted Critical
Publication of KR100777593B1 publication Critical patent/KR100777593B1/ko
Priority to US12/000,737 priority patent/US20080157193A1/en
Priority to DE102007060837A priority patent/DE102007060837A1/de
Priority to JP2007328702A priority patent/JP2008166775A/ja
Priority to CN2007103056070A priority patent/CN101211983B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 트랜치 게이트 모스 소자는,고농도 제1 도전형의 반도체 기판; 상기 반도체 기판 위에 형성된 저농도 제1 도전형의 에피택셜층; 상기 에피택셜층의 소정 영역에 이격되어 형성된 복수개의 제2 도전형의 베이스영역; 상기 베이스영역 내에 형성된 고농도 제1 도전형의 소오스영역; 상기 베이스영역 사이에 형성된 고농도 제1 도전형의 드레인영역; 상기 소오스영역과 베이스영역을 관통하며 형성된 트랜치; 상기 트랜치 내에 형성된 제1 게이트 도전층; 및, 상기 기판에 노출된 베이스영역 위에 형성된 제2 게이트 도전층을 포함한다.
또한, 본 발명에 따른 트랜치 게이트 모스 소자 제조 방법은, 고농도 제1 도전형의 반도체 기판에 저농도 제1 도전형의 에피택셜층을 형성하는 단계; 상기 에피택셜층에 복수개의 제2 도전형의 베이스영역을 서로 이격되도록 형성하는 단계; 상기 베이스영역에 고농도 제1 도전형의 소오스영역과 상기 베이스영역 사이에 고농도 제1 도전형의 드레인영역을 형성하는 단계; 상기 소오스영역과 베이스영역을 관통하여 트랜치를 형성하는 단계; 및, 상기 트랜치 내에 제1 게이트 도전층을 형성하고, 상기 베이스영역 위에 제2 게이트 도전층을 형성하는 단계를 포함한다.

Description

트랜치 게이트 모스 소자 및 그 제조 방법{Trench Gate MOSFET device and The Fabricating Method thereof}
도 1은 종래의 트랜치 게이트 모스 소자를 도시한 단면도,
도 2a 및 도 2b는 본 발명에 따른 트랜치 게이트 모스 소자가 도시된 단면도,
도 3은 본 발명의 제1 실시예에 따른 트랜치 게이트 모스 소자의 평면도,
도 4는 본 발명의 제2 실시예에 따른 트랜치 게이트 모스 소자가 도시된 단면도,
도 5 내지 도 10은 본 발명에 따른 트랜치 게이트 모스 소자 제조 방법을 도시한 공정도이다.
본 발명은 트랜치 게이트 모스 소자 및 그 제조 방법에 관한 것이다.
일반적으로 사용되는 전력용 MOSFET은 바이폴라 트랜지스터에 비해, 첫째 높 은 입력 임피던스를 가지기 때문에 게이트 구동 회로가 매우 간단하고, 둘째, 유니폴라(unipolar) 소자이기 때문에 소자가 턴-오프 되는 동안 소수캐리어에 의한 축적 또는 재결합에 의해 발생되는 시간지연이 없는 등의 장점을 가지고 있다. 따라서, 스위칭 모드 파우어 서플라이(switching mode power supply), 램프 발라스트(lamp ballast) 및 모터 구동회로에의 사용이 점차 확산되고 있는 추세에 있다.
이와 같은 전력용 MOSFET 으로는 통상, 플레너 확산(planar diffusion) 기술을 이용한 DMOSFET 구조가 사용되었으나, 최근에는, 반도체 기판을 소정깊이 식각하여 트랜치를 형성하고 그 내부를 게이트 도전층으로 매립하는 트랜치 게이트형의 MOSFET 구조가 연구되고 있다. 이 트랜치 게이트형의 MOSFET 은, 단위 면적당 셀 밀도를 증가시키고 소자간의 접합 전계효과트랜지스터(JFET) 저항을 감소시킴으로써, 고집적화와 더불어 낮은 소오스-드레인 온 저항(Rds(on))을 구현할 수 있는 장점이 있다.
이러한, 트랜치 게이트 모스 소자는, 도 1에 도시된 바와 같이, 드레인단의 전기적 연결이 기판 하부(bottom)로 되어 있어서 단일 소자로만 사용되며, 수평형 소자와는 집적할 수 없는 문제점이 있다.
한편, 수평형 고전압 소자인 디모스 소자(Drain Extended MOSFET; DEMOS)는 채널이 수평 방향으로 형성되어 큰 전압과 전류 용량을 갖기 위해서는 칩의 면적을 많이 차지하게 되는 문제점이 있다.
따라서, 본 발명은 트랜치 게이트 모스 소자의 장점인 수직형 채널 구조를 유지하면서도, 동시에 수평 방향의 채널과 드레인을 구비함으로써, 작은 면적을 차지하면서 다른 소자와 집적이 가능한 트랜치 게이트 모스 소자를 제공하는 데 있다.
본 발명에 따른 트랜치 게이트 모스 소자는,
고농도 제1 도전형의 반도체 기판; 상기 반도체 기판 위에 형성된 저농도 제1 도전형의 에피택셜층; 상기 에피택셜층의 소정 영역에 이격되어 형성된 복수개의 제2 도전형의 베이스영역; 상기 베이스영역 내에 형성된 고농도 제1 도전형의 소오스영역; 상기 베이스영역 사이에 형성된 고농도 제1 도전형의 드레인영역; 상기 소오스영역과 베이스영역을 관통하며 형성된 트랜치; 상기 트랜치 내에 형성된 제1 게이트 도전층; 및, 상기 기판에 노출된 베이스영역 위에 형성된 제2 게이트 도전층을 포함한다.
또한, 본 발명에 따른 트랜치 게이트 모스 소자 제조 방법은,
고농도 제1 도전형의 반도체 기판에 저농도 제1 도전형의 에피택셜층을 형성하는 단계; 상기 에피택셜층에 복수개의 제2 도전형의 베이스영역을 서로 이격되도록 형성하는 단계; 상기 베이스영역에 고농도 제1 도전형의 소오스영역과 상기 베이스영역 사이에 고농도 제1 도전형의 드레인영역을 형성하는 단계; 상기 소오스영 역과 베이스영역을 관통하여 트랜치를 형성하는 단계; 및, 상기 트랜치 내에 제1 게이트 도전층을 형성하고, 상기 베이스영역 위에 제2 게이트 도전층을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 우선, 도면들 중 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의해야 한다. 본 발명을 설명함에 있어서 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하게 하지 않기 위해 생략한다.
또한, 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 2에는 본 발명의 제1 실시예에 따른 트랜치 게이트 모스 소자가 도시되어 있다.
도 2a를 참조하면, 고농도 제1 도전형, 예컨대 N형의 기판(50) 상에, 저농도 N형의 에피택셜층(52)이 형성되어 있으며, 상기 에피택셜층(52) 내에는 저농도 제2 도전형, 예컨대 P형의 베이스영역(54)이 형성되어 있다. 이때, 상기 베이스영역(54)은 종래의 트랜치 게이트 모스 소자와는 달리, 상기 에피택셜층(52)에서 소정 영역에서만 다수개의 베이스영역이 이격되어 형성되며, 반원 형태(반구 또는 반원기둥) 또는 사각형 형태(도 2b 참조)로 형성될 수 있다. 이는 도핑 농도를 적절히 조절하여 형성할 수 있다. 물론, 상기 베이스영역의 형태는 이에 한정되는 것은 아니다.
상기 베이스영역(54) 내에는, 고농도 N형의 소오스영역(56)이 형성되고, 상기 베이스영역 사이에는 고농도 N형의 드레인영역(57)이 형성된다. 그리고, 상기 에피택셜층(52) 일 표면에 소정깊이로 트랜치(T)가 형성되어 있다.
상기 트랜치(T) 표면과 저농도 제2 도전형의 베이스 영역(54)이 기판에 노출된 부분 위에는 게이트 산화막(58)이 형성되어 있다. 상기 트랜치 표면에 형성된 게이트 산화막(58) 상에는 상기 트랜치(T)를 매립하는 게이트 도전층(60)이 형성되어 있고, 상기 베이스 영역 위에 형성된 게이트 산화막 상에도 게이트 도전층(61)이 형성되어 있다.
상기 게이트 도전층(60,61) 상에는 층간절연층(70)이 형성되어 있으며, 이 층간절연층(70) 내에는 소오스 콘택(미도시), 게이트 콘택(미도시) 및 드레인 콘택(미도시)이 형성되어 있다. 상기 층간절연층(70) 상에, 게이트 배선층(미도시), 소오스 배선층(81) 및 드레인 배선층(82)이 형성되어 있으며, 상기 게이트 배선층은 게이트 콘택을 통해 상기 게이트 도전층과 전기적으로 접속되고, 상기 소오스 배선층은 소오스 콘택을 통해 상기 소오스영역과 전기적으로 접속되며, 상기 드레인 배선층은 드레인 콘택을 통해 상기 드레인영역과 전기적으로 접속된다.
도 3은 본 발명의 트랜치 게이트 모스 소자의 평면도로서, 소자의 종단 부분에서 트랜치(T)를 매립하는 게이트 도전층(60)과 베이스 영역 위에 형성된 게이트 도전층(61)이 서로 연결되어 있다. 한편, 도 2a는 도 3의 A-A'선을 따라 절단한 단면도이다.
도 4에는 본 발명의 제2 실시예에 따른 트랜치 게이트 모스 소자가 도시되어 있다. 도 4를 참조하면, 본 발명의 제2 실시예에 따른 트랜치 게이트 모스 소자는, 드레인영역을 제외하고는 다른 부분은 상기 제1 실시예와 동일하다. 제2 실시예에서 드레인영역(57a)은 고농도 제1 도전형, 예컨대 N형의 기판(50)과 연결되어 있다.
이상과 같은 본 발명에 따른 트랜치 게이트 모스 소자에 의하면, 전류는 수평 게이트(d)에 의해 형성되는 채널을 통해 흐르는 성분과 수직 게이트(c)에 의해 형성되는 채널을 통해 에픽택셜층을 흐르는 성분으로 구성된다. 소오스영역과 베이스영역의 크기와 도핑 농도의 조절 등을 통해 수직과 수평의 2차원적인 전류의 흐름을 구현할 수 있게 된다.
본 발명에 따른 트랜치 게이트 모스 소자 제조 방법은 다음과 같다.
먼저, 도 5를 참조하면, 고농도 제1 도전형, 예컨대 N형의 기판(50) 상에, 저농도 N형의 에피택셜층(52)을 형성한다.
그 다음, 도 6을 참조하면, 상기 에피택셜층(52) 내에 저농도 제2 도전형, 예컨대 P형의 베이스영역(54)을 형성한다. 이때, 상기 베이스영역(54)은, 상기 에피택셜층(52)에서 소정 영역에서만 다수개의 베이스영역이 이격되도록 형성한다. 이때, 상기 베이스영역은 반원 형태(반구 또는 반원기둥) 또는 사각형 형태로 형성할 수 있다. 물론, 상기 베이스영역의 형태는 이에 한정되는 것은 아니다.
그 다음, 도 7을 참조하면, 상기 베이스영역과 베이스영역 사이의 에피택셜층에 고농도 제1 도전형 이온(예를 들면, N형)을 도핑하여 고농도 N형의 베이스 소오스영역(56a)과 드레인영역(57)을 형성한다.
그 다음, 도 8을 참조하면, 상기 베이스 소오스영역(56a)과 상기 베이스영역(54)을 관통하는 트랜치(T)를 형성한 후, 상기 기판 전면에 산화막(58)을 형성한다.
그 다음, 도 9를 참조하면, 산화막이 형성된 결과물 상에 도전층, 예컨대 불순물이 도우프된 폴리실리콘층을 형성한 후, 패터닝하여 상기 트랜치에 매립되는 게이트 도전층(60)과 상기 드레인영역 위에 형성되는 게이트 도전층(61)을 형성한다.
그 다음, 도 10을 참조하면, 게이트 도전층(60)이 형성된 결과물 전면에 절연물을 증착한 다음 패터닝하여 그 내부에 게이트 콘택, 소오스 콘택 및 드레인 콘택이 형성된 층간절연층을 형성한다.
이어서, 층간절연층이 형성된 결과물 전면에 도전물, 예컨대 금속을 증착한 다음 패터닝하여, 상기 게이트 콘택을 통해 상기 게이트 도전층(60)과 전기적으로 접속되는 게이트 배선층과, 상기 소오스 콘택을 통해 상기 소오스영역 및 베이스영역과 전기적으로 접속되는 소오스 배선층, 상기 드레인 콘택을 통해 상기 드레인영역과 전기적으로 접속되는 드레인 배선층을 형성한다.
이상과 같이 본 발명에 따른 트랜치 게이트 모스 소자 및 그 제조 방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 트랜치 게이트 모스 소자 및 그 제조 방법에 의하면,
트랜치 게이트 모스 소자의 장점인 수직형 채널 구조를 유지하면서도, 동시에 수평 방향의 채널과 드레인을 구비함으로써, 작은 면적을 차지하면서 다른 소자와 집적이 가능하여, 트랜치 게이트 모스 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. 고농도 제1 도전형의 반도체 기판;
    상기 반도체 기판 위에 형성된 저농도 제1 도전형의 에피택셜층;
    상기 에피택셜층의 소정 영역에 이격되어 형성된 복수개의 제2 도전형의 베이스영역;
    상기 베이스영역 내에 형성된 고농도 제1 도전형의 소오스영역;
    상기 베이스영역 사이에 형성된 고농도 제1 도전형의 드레인영역;
    상기 소오스영역과 베이스영역을 관통하며 형성된 트랜치;
    상기 트랜치 내에 형성된 제1 게이트 도전층; 및,
    상기 기판에 노출된 베이스영역 위에 형성된 제2 게이트 도전층
    을 포함하는 트랜치 게이트 모스 소자.
  2. 제 1 항에 있어서,
    상기 베이스영역은 반원 형태 또는 사각형 형태로 형성되는 트랜치 게이트 모스 소자.
  3. 제 1 항에 있어서,
    상기 드레인영역은 상기 고농도 제1 도전형 기판과 연결되어 있는 트랜치 게이트 모스 소자.
  4. 고농도 제1 도전형의 반도체 기판에 저농도 제1 도전형의 에피택셜층을 형성하는 단계;
    상기 에피택셜층에 복수개의 제2 도전형의 베이스영역을 서로 이격되도록 형성하는 단계;
    상기 베이스영역에 고농도 제1 도전형의 소오스영역과 상기 베이스영역 사이에 고농도 제1 도전형의 드레인영역을 형성하는 단계;
    상기 소오스영역과 베이스영역을 관통하여 트랜치를 형성하는 단계; 및,
    상기 트랜치 내에 제1 게이트 도전층을 형성하고, 상기 베이스영역 위에 제2 게이트 도전층을 형성하는 단계
    를 포함하는 트랜치 게이트 모스 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 베이스영역은 반원 형태 또는 사각형 형태로 형성되는 트랜치 게이트 모스 소자 제조 방법.
  6. 제 4 항에 있어서,
    상기 드레인영역은 상기 고농도 제1 도전형 기판과 연결되게 하는 트랜치 게이트 모스 소자 제조 방법.
KR1020060134640A 2006-12-27 2006-12-27 트랜치 게이트 모스 소자 및 그 제조 방법 KR100777593B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060134640A KR100777593B1 (ko) 2006-12-27 2006-12-27 트랜치 게이트 모스 소자 및 그 제조 방법
US12/000,737 US20080157193A1 (en) 2006-12-27 2007-12-17 Semiconductor device and method for fabricating the same
DE102007060837A DE102007060837A1 (de) 2006-12-27 2007-12-18 Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2007328702A JP2008166775A (ja) 2006-12-27 2007-12-20 半導体素子及びその製造方法
CN2007103056070A CN101211983B (zh) 2006-12-27 2007-12-26 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134640A KR100777593B1 (ko) 2006-12-27 2006-12-27 트랜치 게이트 모스 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100777593B1 true KR100777593B1 (ko) 2007-11-16

Family

ID=39080147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134640A KR100777593B1 (ko) 2006-12-27 2006-12-27 트랜치 게이트 모스 소자 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20080157193A1 (ko)
JP (1) JP2008166775A (ko)
KR (1) KR100777593B1 (ko)
CN (1) CN101211983B (ko)
DE (1) DE102007060837A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890256B1 (ko) * 2007-05-29 2009-03-24 삼성전자주식회사 리세스 채널 영역을 갖는 트랜지스터를 채택하는 반도체소자 및 그 제조 방법
KR100953333B1 (ko) * 2007-11-05 2010-04-20 주식회사 동부하이텍 수직형과 수평형 게이트를 갖는 반도체 소자 및 제조 방법
US9105495B2 (en) * 2011-02-12 2015-08-11 Freescale Semiconductor, Inc. Semiconductor device and related fabrication methods
CN104576366B (zh) * 2013-10-29 2018-04-27 中芯国际集成电路制造(上海)有限公司 多栅极晶体管及其制备方法
US10269916B2 (en) * 2016-05-24 2019-04-23 Maxim Integrated Products, Inc. LDMOS transistors and associated systems and methods
CN109148305A (zh) * 2018-09-13 2019-01-04 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109192666A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109119482A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109119342A (zh) * 2018-09-14 2019-01-01 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN109273522A (zh) * 2018-09-14 2019-01-25 深圳市心版图科技有限公司 一种场效应管及其制作方法
CN109192665A (zh) * 2018-09-14 2019-01-11 深圳市心版图科技有限公司 一种功率器件及其制备方法
CN111952180A (zh) * 2020-08-14 2020-11-17 江苏东海半导体科技有限公司 一种具有平衡电流密度umos及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353806A (ja) 1991-08-08 2000-12-19 Toshiba Corp 電力用半導体素子
JP2002353452A (ja) 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
KR20030012642A (ko) * 2001-08-02 2003-02-12 삼성전자주식회사 이이피롬 메모리 셀 및 형성 방법
KR20030086355A (ko) * 2001-04-11 2003-11-07 실리콘 와이어리스 코포레이션 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237965A (ja) * 1985-08-13 1987-02-18 Tdk Corp 縦形半導体装置およびその製造方法
JPS635554A (ja) * 1986-06-25 1988-01-11 Matsushita Electric Works Ltd 相補形ｍｏｓ半導体装置
JPS63173371A (ja) * 1987-01-13 1988-07-16 Fujitsu Ltd 高耐圧絶縁ゲ−ト型電界効果トランジスタ
JPH0366166A (ja) * 1989-08-04 1991-03-20 Nissan Motor Co Ltd 半導体装置
JP3351664B2 (ja) * 1994-09-30 2002-12-03 株式会社東芝 高耐圧半導体素子
JPH09205204A (ja) * 1996-01-25 1997-08-05 Nippon Inter Electronics Corp 絶縁ゲート型半導体装置
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置
JPH11135778A (ja) * 1997-10-28 1999-05-21 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JPH11168211A (ja) * 1997-12-02 1999-06-22 Toyota Central Res & Dev Lab Inc 半導体装置
GB0113143D0 (en) * 2001-05-29 2001-07-25 Koninl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP2004111885A (ja) * 2002-07-23 2004-04-08 Toshiba Corp 半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3983222B2 (ja) * 2004-01-13 2007-09-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353806A (ja) 1991-08-08 2000-12-19 Toshiba Corp 電力用半導体素子
KR20030086355A (ko) * 2001-04-11 2003-11-07 실리콘 와이어리스 코포레이션 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
JP2002353452A (ja) 2001-05-25 2002-12-06 Toshiba Corp 電力用半導体素子
KR20030012642A (ko) * 2001-08-02 2003-02-12 삼성전자주식회사 이이피롬 메모리 셀 및 형성 방법

Also Published As

Publication number Publication date
CN101211983A (zh) 2008-07-02
US20080157193A1 (en) 2008-07-03
DE102007060837A1 (de) 2008-07-10
JP2008166775A (ja) 2008-07-17
CN101211983B (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
KR100777593B1 (ko) 트랜치 게이트 모스 소자 및 그 제조 방법
US8022476B2 (en) Semiconductor device having vertical and horizontal type gates and method for fabricating the same
US7560808B2 (en) Chip scale power LDMOS device
US20170271511A1 (en) Embedded JFETs for High Voltage Applications
US7560787B2 (en) Trench field plate termination for power devices
KR100531924B1 (ko) 반도체장치
CN104518010B (zh) 集成电路和制造集成电路的方法
JP2002319675A5 (ko)
CN107026165A (zh) 包括含第一和第二晶体管的半导体器件和控制电路的电路
CN109075199A (zh) 半导体装置
KR100832718B1 (ko) 트랜치 게이트 모스 소자 및 그 제조 방법
US6462378B1 (en) Power MOSFET with decreased body resistance under source region
KR20100067566A (ko) 반도체 소자 및 이의 제조 방법
JP2002158350A5 (ko)
US9257517B2 (en) Vertical DMOS-field effect transistor
US10326013B2 (en) Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts
KR20140131378A (ko) 파워 전계 효과 트랜지스터
KR20170114703A (ko) 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자
JP2004031519A (ja) 半導体装置
US20180145171A1 (en) Field Effect Transistor (FET) or Other Semiconductor Device with Front-Side Source and Drain Contacts
KR101357620B1 (ko) 반도체 장치용 3ｄ 채널 구조물
US11652027B2 (en) Vertical transistors with gate connection grid
JP2009277956A (ja) 半導体装置
JP2023039219A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee