DE102004058305B3 - Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102004058305B3
DE102004058305B3 DE102004058305A DE102004058305A DE102004058305B3 DE 102004058305 B3 DE102004058305 B3 DE 102004058305B3 DE 102004058305 A DE102004058305 A DE 102004058305A DE 102004058305 A DE102004058305 A DE 102004058305A DE 102004058305 B3 DE102004058305 B3 DE 102004058305B3
Authority
DE
Germany
Prior art keywords
nanoparticles
passivation layer
layer
semiconductor
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004058305A
Other languages
English (en)
Inventor
Joachim Dr. Mahler
Ralf Otremba
Bernd Betz
Khalil Dr. Hosseini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004058305A priority Critical patent/DE102004058305B3/de
Priority to PCT/DE2005/001920 priority patent/WO2006058510A1/de
Application granted granted Critical
Publication of DE102004058305B3 publication Critical patent/DE102004058305B3/de
Priority to US11/756,303 priority patent/US7642641B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit einem eine Passivierungsschicht (2) aufweisenden Halbleiterchip (3) sowie Verfahren zur Herstellung desselben. Dabei bedeckt die Passivierungsschicht (2) die oberste Leiterbahnstruktur (4) des Halbleiterchips (1) unter Freilassen von Kontaktflächen (5). Die Passivierungsschicht (2) steht in unmittelbarem adhäsiven Kontakt mit der Kunststoffgehäusemasse (6) des Halbleiterbauteils (1), wobei die Passivierungsschicht (2) ein Polymer (7) mit eingebetteten mineralisch-keramischen Nanopartikeln (8) aufweist.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben.
  • Der Aufbau derartiger Passivierungsschichten ist aus der Druckschrift DE 102 34 648 A1 bekannt. Derartige Passivierungsschichten weisen eine Siliziumnitridschicht, welche die oberste Leiterbahnstruktur des Halbleiterchips bedeckt, und eine auf der Siliziumnitridschicht angeordnete Polyimidschicht auf. Während die Siliziumnitridschicht dafür sorgt, dass keine metallischen Ionen in die Isolationsschichten aus Siliziumdioxid auf der Oberseite eines Halbleiterchips zu den empfindlichen PN-Übergangszonen diffundieren, sorgt die Polyimidschicht dafür, dass der Übergang von der keramischen Siliziumnitridschicht zu einer Kunststoffgehäusemasse verbessert wird, um Delaminationen zwischen der Oberseite des Halbleiterchips und der Kunststoffgehäusemasse zu minimieren.
  • Bisher wird die Passivierungsschicht aus Siliziumnitrid frontendseitig auf die Aluminium-Metallisierungsschicht der Leiterbahnstruktur aufgebracht mit dem Nachteil einer relativ hohen Härte und Sprödigkeit der Siliziumnitridschicht, was bei erhöhter mechanischer Beanspruchung zu Brüchen in dieser Passivierungsschicht aus Siliziumnitrid führen kann und damit eine Korrosion der tieferliegenden Aluminium-Metallisierung verursacht. Auf diese keramische Isolationsschicht wird, wie oben beschrieben, eine Polyimidschicht auf die Chipoberfläche aufgetragen, um die Haftfähigkeit einer Kunststoffgehäusemasse mit der Chipoberseite zu verbessern. Jedoch hat diese Passivierungsschicht den Nachteil, dass damit auch eine thermische Isolation der Halbleiterchipoberfläche verbunden ist, zumal die Wärmeleitfähigkeit des Polyimids gegenüber der Wärmeleitfähigkeit des Siliziumnitrids etwa um den Faktor 100 schlechter ist. Außerdem ist das Aufbringen einer Keramikschicht aus Siliziumnitrid und das anschließende Aufbringen einer Polyimidschicht nicht unproblematisch. Die dazu eingesetzten Verfahren sind kostenintensiv zumal die Polyimischicht und die Siliziumnitridschicht in zwei unterschiedlichen Prozessen im Frontend aufgebracht werden, was fertigungstechnisch die Kosten nicht vermindert.
  • Aus der DE 40 05 472 A1 ist ein Verfahren bekannt, bei dem eine Passivierungsschicht aus einer vorkeramische Polymerlösung hergestellt wird, die anschließend bei Temperaturen um 400 Grad zu einer Keramik umgewandelt wird.
  • Aus der DE 197 56 887 A1 sowie aus der US 2004/0234766 A1 und der US 6,495,208 B1 ist die Verwendung von Polymeren mit darin eingebetteten mineralisch-keramischen Nanopartikeln zur Umhüllung von Halbleiterkörpern oder Bauelementen und zur Herstellung von dielektrischen Zwischenmetallschichten für Halbleiterbauteile oder sonstige dünne Filme.
  • Gemäß der US 6,245,849 B1 werden keramische Mikrostrukturen durch Einbringen eines Polymers mit darin eingebetteten mineralisch-keramischen Nanopartikeln in eine Gießform und anschließendes Sintern hergestellt.
  • Die US 2003/0174994 A1 nennt keramische Kompositmaterialien mit in ein Polymer eingebetteten, insbesondere von einem Polymer umhüllten keramischen Nanopartikeln, wobei insbesondere thermische Eigenschaften der Nanopartikel diskutiert werden.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie ein Verfahren zur Herstellung desselben anzugeben, bei dem ein besserer Wärmeübergang von der Halbleiterchipoberfläche zu der Kunststoffgehäusemasse gegenüber dem Wärmeübergang in der bekannten Polyimidschicht erreicht wird. Darüber hinaus ist es Aufgabe der Erfindung, die Fertigung zu vereinfachen und ein Verfahren anzugeben, das sowohl eine Diffusion von Metallionen in die Isolationsschichten eines Halbleiterchips verhindert als auch die Ankopplung der Kunststoffgehäusemasse an den Halbleiterchip verbessert.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip geschaffen, bei dem die Passivierungsschicht die oberste Leiterbahnstruk tur des Halbleiterchips unter Freilassung von Kontaktflächen abdeckt. Diese Passivierungsschicht steht in unmittelbarem adhäsivem Kontakt sowohl mit der obersten Leiterbahnstruktur als auch mit einer Kunststoffgehäusemasse des Halbleiterbauteils und weist ein Polymer mit eingelagerten mineralisch-keramischen Nanopartikeln auf.
  • Diese Passivierungsschicht hat den Vorteil, dass sie eine ausreichende elektrische Isolationsfestigkeit und einen mechanischen Schutz der Metallisierung gegen Kratz- und Bruchbelastungen bereitstellt. Somit wird mit dieser Polymerschicht mit mineralisch-keramischen Nanopartikeln erreicht, dass die Grenzfläche zwischen Passivierungsschicht und Metallisierung irreversible Schäden der Chipoberseite beim Betrieb des Halbleiterbauteils verhindert.
  • Derartige irreversible Schäden können durch keramische Partikel, die als Füllstoffe in der Kunststoffgehäusemasse vorhanden sind, wie es aus der Druckschrift DE 101 62 676 A1 bekannt ist, verursacht werden, insbesondere da der thermische Ausdehnungskoeffizient der Kunststoffgehäusemasse mit Füllpartikeln sich von dem Ausdehnungskoeffizienten des Halbleitermaterials des Halbleiterchips unterscheidet. Da das Polymer bei dem erfindungsgemäßen Halbleiterbauteil nicht mit groben mineralisch-keramischen Partikeln wie die Kunststoffmasse gefüllt ist, sondern vielmehr eingebettete mineralisch-keramische Nanopartikel aufweist, stellt die Passivierungsschicht des erfindungsgemäßen Halbleiterbauteils einen mechanischen Puffer zwischen der empfindlichen obersten Metallisierung mit einer Leiterbahnstruktur und der Kunststoffgehäusemasse mit groben keramischen Füllstoffpartikeln dar. Ferner liefert die Passivierungsschicht eine gute Anbindung der Kunststoffgehäusemasse an die Oberseite des Halbleiterchips bzw. an die Oberfläche der Passivierungsschicht.
  • Die Materialkombination aus Polymer mit eingebetteten mineralisch-keramischen Nanopartikeln gewährleistet somit die nachfolgenden vorteilhaften Eigenschaften:
    • 1. eine ausreichende elektrische Isolationsfestigkeit;
    • 2. einen Schutz der Halbleiterchipoberseite vor Brüchen aufgrund von hohem mechanischem Stress;
    • 3. einen Schutz der obersten Leiterbahnstruktur vor Deformation durch Kratzer, verursacht beispielsweise von den groben Füllstoffpartikeln der Kunststoffgehäusemasse;
    • 4. eine ausreichende Anbindung der Kunststoffgehäusemasse an die Halbleiterchipoberseite, was eine Delamination im Betrieb bzw. während der durchzuführenden Zuverlässigkeitstest verhindert; und
    • 5. eine verbesserte Wärmeabfuhr der Verlustleistung des Halbleiterchips im Betrieb von der aktiven Oberseite des Halbleiterchips durch die Passivierungsschicht aus Polymer mit eingebetteten mineralisch-keramischen Nanopartikeln.
  • In einer bevorzugten Ausführungsform der Erfindung weisen die Nanopartikel eine mittlere Korngröße k im Bereich von 10 nm ≤ k < 1000nm auf. Mit dieser mittleren Korngröße erreichen die mineralisch-keramischen Nanopartikel eine für das Aufbringen auf eine oberste Metallschicht bzw. eine oberste Leiterbahnstruktur geeignete Größe, die es verhindert, dass tiefe Kratzer und Unterbrechungen sowie Brüche in der obersten Leiterbahnstruktur auftreten können. Zusätzlich wird durch die nachgiebige polymere Komponente dafür gesorgt, dass die spröde, bruchgefährdete geschlossene Siliziumnitridschicht als Passivierungsschicht nicht mehr erforderlich ist.
  • Es ist nun möglich, mit Hilfe der Mischung aus Polymer und Nanopartikeln eine die Oberfläche des Halbleiterchips nicht schädigende Beschichtung zu erreichen und andererseits eine ausreichend nachgiebige Schicht zu bilden, welche die unterschiedlichen Ausdehnungskoeffizienten von Gehäusemasse und Halbleiterchipmaterial überbrückt. Vorzugsweise weisen die Nanopartikel eine mittlere Korngröße k im Bereich von 10 nm ≤ k ≤ 100 nm auf. Durch die Einschränkung des Bereichs auf diese mittlere Korngröße wird erreicht, dass die Gefahr eines Verkratzens durch Unterbrechen der obersten Leiterbahnstruktur des Halbleiterchips durch die Passivierungsschicht praktisch nicht auftreten kann.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung sind die Nanopartikel von nahezu kugelförmiger Form, wie es für die Fullerene bekannt ist. Dieses sind Nanopartikel auf der Basis von Kohlenstoff, bilden jedoch kein Diamantgitter, sondern eine Oberfläche von hexagonal angeordneten Kohlenstoffringen. Solange derartige Fullerene gleichmäßig im Polymer verteilt sind, treten auch keine elektrischen Kurzschlüsse auf trotz der elektrischen Leitfähigkeit dieser Kohlenstoff-Nanopartikel auf.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist die Passivierungsschicht Nanopartikel der Gruppe Si3N4, SiC, SiO2, ZrO2, TiO2, AlN, Al2O3 und/oder synthetische Nanodiamantpartikel auf. Diese keramischen Nanopartikel haben den Vorteil, dass sie mechanisch und chemisch stabil sind und als Einlagerungen oder Füllstoff in dem Polymer beständig bleiben. Aufgrund ihrer sehr großen Oberfläche im Verhältnis zum Volumen weisen diese Keramikpartikel eine extrem hohe Kratzfestigkeit auf, was das oben erwähnte Risiko eines Zerkratzens oder Zerbrechens der Leiterbahnstruktur herkömmlicher Füllmaterialien im Mikrometerbereich vermindert. Eine Rissbildung in dieser Passivierungsschicht und eine Beschädigung der obersten Leiterbahnstruktur bzw. der Aluminium-Metallisierung ist somit äußerst unwahrscheinlich. Gleichzeitig tragen die Nanopartikel dieser Gruppe dazu bei, dass die Isolationsfestigkeit der Passivierungsschicht durch die Kombination Polymer/keramische Nanopartikel verbessert wird.
  • Während die Durchbruchsfeldstärke von Si3N4 > 20 KV/mm ist, werden mit der erfindungsgemäßen Passivierungsschicht aus der Kombination Polymer/Nanopartikel Hochleistungspolymere gebildet, die eine Durchbruchsfeldstärke von > 60 KV/mm erreichen. Auch die Wärmeleitfähigkeit der Passivierungsschicht wird verbessert, da herkömmlich eine gut wärmeleitende Siliziumnitridschicht mit einer schwach bis schlecht wärmeleitenden Polyimidschicht kombiniert wird. Gegenüber einer derartigen Polyimidschicht ist die Wärmeleitfähigkeit der Polymer/Nanpartikelschicht um das zehnfache verbessert. Wenn auch die Siliziumnitridschicht eine erhöhte Wärmeleitfähigkeit aufweist, so ist die bekannte Struktur aus Passivierungsschichten mit einer Siliziumnitridschicht und mit einer Polyimidschicht mit einer "Hitzesperre" belastet, zumal die Polyimidschicht mit einer Dicke zwischen 1 μm und 30 μm um ein Mehrfaches dicker ist als die Siliziumnitridschicht mit ihrer Dicke zwischen 100 nm und 300 nm.
  • In einer weiteren Ausführungsform der Erfindung weist die Passivierungsschicht einen Anteil an Nanopartikeln von 20 Vol % bis 90 Vol % auf. Dabei ist der höhere Wert von 90 Vol % interessanter, weil er auch eine Verbesserung der Wärmeleitfähigkeit bringt. Vorzugsweise ist ein Bereich für den Anteil der Nanopartikel in der Passivierungsschicht von 50 Vol % bis 80 Vol % vorgesehen. Bei diesem hohen Anteil an keramischen Nanopartikeln in dem Polymer wird erreicht, dass eine intensive Wärmeableitung der Verlustwärme des Halbleiterchip gewährleistet werden kann.
  • Weiterhin ist es vorgesehen, dass die Passivierungsschicht mindestens ein Polymer der Gruppe Hochtemperatur-Thermoplaste, Polyimidvorstufen, Polyamidimide, Polybenzoxazole, Polyimidazole, Polycycloocten, Polyaryletherkethone, Polyethersulfone, Siloxane und/oder flüssigkristalline Polymere aufweist. Diesen Polymeren ist gemeinsam, dass sie nachgiebige Schichten bilden und mit der Kunststoffgehäusemasse eine stabile mechanische Verzahnung eingehen, so dass eine Delamination zwischen Halbleiterchipoberfläche mit Passivierungsschicht und Kunststoffgehäusemasse verhindert wird.
  • Weiterhin ist es vorgesehen, dass die Passivierungsschicht eine Schichtdicke d von 1 μm ≤ d ≤ 50 μm aufweist. Durch die Nanopartikel ist es einerseits möglich, derart dünne Passivierungsschichten zu gestalten, die nur 1 μm Dicke aufweisen und dennoch alle Vorteile einer herkömmlichen mehrlagigen Passivierungsschicht bieten. Andererseits ist es möglich, durch den Polymer eine beliebig dicke Schicht bis zu 50 μm zu verwirklichen, die ein hohes Maß an Nachgiebigkeit und damit an Ausgleich der thermischen Spannungen zwischen der Kunststoffgehäusemasse und dem Halbleiterchipmaterial gewährleistet.
  • Vorzugsweise weist die Passivierungsschicht eine Dicke zwischen 3 μm ≤ d ≤ 20 μm auf, womit ein fertigungstechnisch vorteilhafter Kompromiss zwischen minimalem Raumbedarf und ausreichender Nachgiebigkeit der Schicht in vorteilhafter Weise erreicht wird.
  • Die Durchbruchsfeldstärke FD für eine Passivierungsschicht mit Nanopartikeln liegt vorzugsweise bei FD ≥ 40 KV/mm. Mit dieser Durchbruchsfeldstärke erreicht die Passivierungsschicht des erfindungsgemäßen Halbleiterbauteils einen nahezu doppelt so hohen Durchbruchsfeldstärkewert gegenüber der reinen keramischen Siliziumnitridschicht als eine im Frontendbereich gefertigte Passivierungsschicht. Unter Frontendbereich ist hier ein Fertigungsbereich zu verstehen, mit dem die Fertigung eines Halbleiterwafers abgeschlossen wird. Im Backendbereich, der sich fertigungstechnisch an den Frontendbereich anschließt, die Delaminationsgefahr des Halbleiterchips zur Kunststoffgehäusemasse zu groß, wenn nicht zusätzlich eine zweite polymere Passivierungsschicht auf die erste keramische Passivierungsschicht aufgebracht wird.
  • Vorzugsweise weist die Passivierungsschicht des erfindungsgemäßen Halbleiterbauteils mit 80 Vol % Si3N4 Nanopartikeln eine Wärmeleitfähigkeit λ von λ ≥ 5 W/mK auf. Dieser Wert liegt wie oben bereits erwähnt um mehr als einen Faktor 10 höher als die Wärmeleitfähigkeit λ, die mit einer Passivierungsschicht aus reinem Polymer, wie einem Polyimid, erreicht werden kann.
  • Ein Verfahren zur Herstellung von Halbleiterchips mit einer Passivierungsschicht weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit Halbleiterchippositionen einschließlich einer obersten Leiterbahnstruktur mit Kontaktflächen hergestellt. Danach wird selektiv eine Schutzschicht auf die Kontaktflächen aufgebracht, während die übrige Oberseite des Halbleiterwafers frei von der Schutzschicht bleibt. Parallel oder vorher wird ein Polymer mit mineralisch-keramischen Nanopartikeln gemischt und diese Mischung dann auf die oberste Leiterbahnstruktur des Halbleiterwafers aufgebracht. Nach dem Aufbringen dieser Schicht auf den Halbleiterwafer werden die Kontaktflächen von der Schutzschicht befreit. Dieses kann durch Aufquellen der Schutzschicht vorbereitet werden und anschließend kann die Schutzschicht mit dem darüber liegenden Material der Passivierungsschicht abgespült werden. Abschließend wird der Halbleiterwafer in Halbleiterchips mit Passivierungsschicht aufgetrennt.
  • Der Vorteil dieses Verfahrens liegt darin, dass mit einem einzigen Prozessschritt eine elastische, thermisch gut leitfähige und zudem mechanisch sehr stabile Isolations- und Schutzschicht in Form einer Passivierungsschicht auf die oberste Leiterbahnschicht eines Halbleiterwafers und damit eines Halbleiterchips aufgebracht wird. Dabei wird gleichzeitig eine optimale Anbindung der Kunststoffpressmasse zum Bau eines Halbleiterbauteils gewährleistet. Mit diesem Verfahren wird auf eine separate Aufbringung einer Siliziumnitrid-Passivierungsschicht verzichtet. Somit werden durch das erfindungsgemäße Verfahren die beiden getrennten Prozesse, nämlich das Aufbringen einer Siliziumnitridschicht im Frontendbereich und das anschließenden Aufbringen einer Polymerschicht auf die Siliziumnitridschicht im Backendbereich, durch einen einzelnen Prozessschritt ersetzt.
  • Bei einem bevorzugten Durchführungsbeispiel des Verfahrens erfolgt das selektive Aufbringen der Schutzschicht auf die Kontaktflächen mittels Photolithographie. Dazu wird auf den Halbleiterwafer eine photoempfindliche Lackschicht aufgetragen, die anschließend über eine Maske an den Stellen der Kontaktflächen belichtet wird, so dass dort der Photolack ver netzt und bei einem anschließenden Entwicklungs- und Fixierprozess auf den Kontaktflächen als Schutzschicht verbleibt. Dieses Verfahren erfordert eine spezielle Maske zur Abschirmung der nicht zu schützenden Oberflächenbereiche vor einer Belichtung.
  • Eine alternative maskenfreie Möglichkeit besteht darin, dass die Schutzschicht auf die Kontaktflächen mittels Strahldruck-Schreibtechnik aufgebracht wird. Bei der Strahldruck-Schreibtechnik wird ähnlich wie in einem Tintenstrahldrucker das Polymer mit den Nanopartikeln derart verdünnt, dass sie mit einem Tintenstrahldruckerkopf präzise auf den Kontaktflächen aufgebracht werden kann. Andererseits ist es mit dieser Technik auch möglich, unter Freilassen der Kontaktflächen eine Mischung aus Polymer-Lösungsmittel und Nanopartikeln auf die Oberseite des Halbleiterwafers aufzubringen, um eine Passivierungsschicht auf der obersten Leiterbahnlage zu erzeugen.
  • In einem weiteren Durchführungsbeispiel des Verfahrens erfolgt das Mischen eines Polymers mit mineralisch-keramischen Nanopartikeln mittels Erschmelzen eines polymeren Thermoplastmaterials unter Einbringung von 10 Vol % bis 80 Vol % Nanopartikel in die Schmelze. Bei dieser Verfahrensvariante wird in vorteilhafter Weise die Eigenschaft eines Thermoplastmaterials genutzt, bei hohen Temperaturen zu einer Flüssigkeit zu erschmelzen, in die dann der vorgesehene Anteil an Nanopartikeln eingemischt werden kann.
  • In einem weiteren Durchführungsbeispiel des Verfahrens wird das Mischen eines Polymers mit mineralisch-keramischen Nanopartikeln mittels Herstellen einer dünnflüssigen niedrig viskosen Lösung aus Lösungsmittel und polymerem Material unter Einbringen von 10 Vol % bis 80 Vol % Nanopartikeln in die Lösung erfolgen. Durch das Einbringen von einem Lösungsmittel kann die Viskosität der Mischung beliebig eingestellt werden, so dass die Eigenschaften der Mischung an die unterschiedlichen Aufbringungsverfahren und Beschichtungstechniken in vorteilhafter Weise angepasst werden können. Beispielsweise wird die Kompositmischung mit einem geeigneten Lösungsmittel auf eine niedrige, von einem Ink-Jet-Coater verarbeitbare Viskosität eingestellt.
  • Die Verwendung von unbeschichteten Nanopartikeln in der Mischung aus Polymer-Nanopartikeln und einem Lösungsmittel kann bei hohem Lösungsmittelgehalt zu einer homogenen Keramikschicht direkt an der Chipoberfläche führen. Je geringer die Viskosität der Mischung ist, desto höher ist die Wahrscheinlichkeit, dass sich eine derartige homogene Keramikschicht direkt über der obersten Leiterbahnstruktur ausbilden kann. Dabei unterstützt die hohe Oberflächenenergie der Nanopartikel ihre Agglomeration zu Nanopartikelagglomerate. Die Sedimentation der Partikel auf der obersten Leiterbahnstruktur wird durch die höhere Dichte der Nanopartikelagglomerate im Vergleich zur Dichte des Polymers unterstützt. Durch geeignete Maßnahmen kann diese Sedimentation und auch die Neigung zur Agglomeration der Nanopartikel unterbunden werden.
  • Bei einem alternativen Verfahren zur Herstellung von Halbleiterchips mit Passivierungsschicht werden die nachfolgenden Verfahrensschritte durchgeführt. Zunächst wird auch ein Halbleiterwafer mit Halbleiterchippositionen einschließlich einer obersten Leiterbahnstruktur mit Kontaktflächen durchgeführt. Danach wird wie im ersten Fall eine Schutzschicht auf die Kontaktflächen selektiv aufgebracht. Doch dann wird anstelle eines einfachen Mischens von Nanopartikeln mit einem Polymer ein Verfahrensschritt eingesetzt, bei dem zunächst die mineralisch-keramischen Nanopartikel einzeln mit einer Polymerschicht umhüllt werden.
  • Dieses hat den Vorteil, dass eine gleichmäßigere Verteilung der Nanopartikel in der zu bildenden Passivierungsschicht auftritt. Zudem wird verhindert, dass sich die Nanopartikel zu großvolumigen, d. h. im Bereich von μm, auftretenden Agglomeraten aus Nanopartikeln zusammenlegen. Diese Nanopartikel mit einer polymeren Umhüllung werden dann als Passivierungsschicht auf die oberste Leiterbahnstruktur des Halbleiterbauteils aufgebracht. Nach dem Bilden dieser Schicht wird die Schutzschicht von den Kontaktflächen entfernt und der Halbleiterwafer in Halbleiterchips mit Passivierungsschicht aufgetrennt. Dieses alternative Verfahren hat den Vorteil, dass eine Agglomeration von Nanopartikeln weitestgehend unterbunden wird und ebenso die Sedimentation zu einer geschlossenen Keramikschicht auf der obersten Leiterbahnstruktur verhindert wird. Das Polymer-Coating weist dabei eine Schichtdicke von wesentlich weniger als 100 nm auf. Eine derartige Beschichtung der einzelnen Nanopartikel dient darüber hinaus der kovalenten Anbindung der Partikel an das Polymer.
  • Vorzugsweise erfolgt das Umhüllen der mineralisch-keramischen Nanopartikel mit einer Polymerschicht in einem Wirbelschichtofen, wobei in einem Sprühnebel aus Polymermaterial die Nanopartikel verwirbelt werden. Eine weitere Möglichkeit die mineralisch-keramischen Nanopartikel mit einer Umhüllung aus Polymeren zu versehen besteht darin, die Nanopartikel in einem Sprühturm vorzugsweise im Gegenstrom einzuleiten, in dem ein Sprühnebel aus Polymeren die Partikel beschichtet.
  • Nach dem Aufbringen einer derartigen Schicht aus beschichteten Nanopartikeln oder aus einer Lösung von Nanopartikeln und Polymer in einem Lösungsmittel wird durch einen Temperaturschritt, bei dem typischerweise die Temperatur > 200°C ist, das Lösungsmittel verdampft und eventuell die Polymerstufe thermisch ausgehärtet, zumindest aber werden die Beschichtungen der Nanopartikel miteinander zusammengesintert. Bei dem Strahldruckverfahren bzw. dem Ink-Jet-Coating-Verfahren ist ein hoch selektiver und materialsparender Schichtauftrag auf die Chipoberfläche bzw. die Halbleiterwaferoberfläche möglich.
  • Die Bonddraht-Anschlussbereiche in Form von Kontaktflächen können bei dieser Verfahrensvariante in vorteilhafter Weise von der Beschichtung ausgespart oder freigehalten werden. Der Schichtauftrag kann somit sowohl ganzflächig auf einen Wafer im sog. Frontendprozess oder auch später auf bereits aufgetrennte Halbleiterchipoberflächen aufgebracht werden, wobei diese Halbleiterchips bereits mit entsprechenden Verbindungselementen, wie Bonddrähten, versehen sein können.
  • Eine weitere Möglichkeit, die Passivierungsschicht aufzubringen, liefert das sog. "spin-coating"-Verfahren. Die Kompositmischung aus einem Polymer, den Nanopartikeln und einem geeigneten Lösungsmittel wird auf den Halbleiterwafer bei dem "spin-coating"-Verfahren aufgeschleudert. Die Aluminiumdraht-Anschlussbereiche bzw. Kontaktflächen des Halbleiterwafers können bei diesem Verfahren entweder vorher maskiert oder unmaskiert mitbeschichtet werden. Sind sie mitbeschichtet worden, so müssen sie anschließend von der Passivierungsschicht befreit werden, um eine elektrische Verbindung in Form einer Bondverbindung zu ermöglichen.
  • Zur Herstellung eines Halbleiterbauteils wird auf die bisher geschilderten Verfahrensschritte zurückgegriffen, mit denen Halbleiterchips zunächst hergestellt wurden. Diese Halbleiterchips werden dann zur Herstellung eines Halbleiterbauteils auf einen Systemträger aufgebracht. Ein derartiger Systemträger kann ein Flachleiterrahmen oder ein Verdrahtungssubstrat sein, wie es für BGA-Gehäuse (ball grid array-Gehäuse) eingesetzt wird. Anschließend werden die Kontaktflächen des Halbleiterchips über elektrische Verbindungselemente mit Außenanschlüssen des Systemträgers verbunden. Dabei können die Verbindungselemente Flip-Chip-Kontakte eines Halbleiterchips oder Bonddrähte sein. Danach werden die Verbindungselemente, der Halbleiterchip sowie der Systemträger in eine Kunststoffgehäusemasse unter unmittelbarem mechanischem Kontakt zwischen der Passivierungsschicht auf dem Halbleiterchip und der Kunststoffgehäusemasse in diese eingebettet. Mit diesen zusätzlichen Verfahrensschritten werden aus den Halbleiterchips Halbleiterbauteile hergestellt, bei denen die Gefahr einer Delamination zwischen Kunststoffgehäusemasse und Oberseite des Halbleiterchips vermindert ist.
  • Zusammenfassend ist festzustellen, dass die Passivierungsschicht aus einem Hochleistungspolymer mit Nanopartikeln durch Lösung eines Polymers in einem Lösungsmittel bzw. durch Einbringen von Nanopartikeln in eine Schmelze eines Hochleistungsthermoplasts erreicht wird. Die mineralisch-keramischen Nanopartikel mit einem Durchmesser < 1 μm bewirken, dass eine höhere thermische Leitfähigkeit für die Passivierungsschicht erreicht wird und dennoch eine gute Ankopplung an die Kunststoffgehäusemasse möglich ist. Diese Mischung bzw. dieses Kompositmaterial kann dann auf die Chipoberfläche in einer solchen Menge aufgebracht werden, dass je nach Anwendung nach dem thermischen Aushärten des Polymers bzw. der Erstarrung der Polymerschmelze eines Thermoplasten bzw. nach Verdampfen des Lösungsmittels eine Schicht auf dem Halbleiterchip von 1 bis 50 μm, vorzugsweise 3 bis 20 μm Dicke realisiert ist.
  • Für das Hochleistungspolymer werden vorzugsweise Polymere aus der Gruppe Hochtemperatur-Thermoplaste, Polyimidvorstufen, Polyamidimide, Polybenzoxazole, Polyimidazole, Polycycloocten, Polyaryletherkethone, Polyethersulfone, Siloxane und/oder flüssigkristalline Polymere (LCP), und Nanopartikelmaterialien aus der Gruppe Siliziumnitrid, Siliziumcarbid, Siliziumdioxid, Zirkondioxid, Titandioxid, Aluminiumnitrid, Aluminiumdioxid und/oder synthetische Nanodiamantpartikel eingesetzt. Der bevorzugte Volumenanteil der keramischen Füllstoffpartikel bezogen auf die Mischung Polymer/Nanopartikel beträgt vorzugsweise zwischen 20 Vol % und 90 Vol %.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
    •
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer Ausführungsform der Erfindung;
  • 2 zeigt einen Behälter zur Herstellung einer Mischung aus Polymer, Lösungsmittel und Nanopartikeln zu einer Kompositlösung für eine Passivierungsschicht;
  • 3 zeigt eine Prinzipskizze einer Schleudersprühtechnik zum Aufbringen einer Passivierungsschicht auf einen Halbleiterwafer;
  • 4 zeigt eine Prinzipskizze einer Strahldrucktechnik zum Aufbringen einer Passivierungsschicht auf einen auf einem Systemträger montierten Halbleiterchip;
  • 5 zeigt einen schematischen Querschnitt eines Halbleiterchips auf einem Systemträger mit aufgebrachter Passivierungsschicht;
  • 6 zeigt einen schematischen Querschnitt eines Halbleiterchips auf einem Systemträger mit sedimentierter Keramikschicht auf der Oberseite des Halbleiterchips.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 einer Ausführungsform der Erfindung. Das Halbleiterbauteil 1 ist auf einem Systemträger 14 aufgebaut, der auf einer inneren Flachleiterinsel 20 einen Halbleiterchip 3 trägt. Die Flachleiterinsel 20 ist umgeben von inneren Flachleitern 21, von denen ein innerer Flachleiter 21 in diesem Querschnitt gezeigt wird. Die inneren Flachleiter 21 gehen in Außenanschlüsse 16 in Form von äußeren Flachleitern über. Auf den inneren Flachleitern 21 sind Kontaktanschlussflächen 22 angeordnet, auf denen elektrische Verbindungselemente 15 in Form von Bonddrähten enden, die den inneren Flachleiter 21 und damit die Außenanschlüsse 16 mit Kontaktflächen 5 auf der aktiven Oberseite 19 des Halbleiterchips 3 verbinden.
  • Die aktive Oberseite 19 des Halbleiterchips 3 weist eine oberste Leiterbahnstruktur 4 auf, die von einer Passivierungsschicht 2 bedeckt ist. Die Passivierungsschicht 2 weist ein Polymer 7 als Wirtsmaterial auf, und in das Polymer 7 sind mineralisch-keramische Nanopartikel 8 eingelagert. Die keramischen Nanopartikel 8 sorgen für eine verbesserte Wärmelei tung von der Verlustwärme erzeugenden aktiven Oberseite 19 zu der den Halbleiterchip 3 umgebenden Kunststoffgehäusemasse 6.
  • Die Kunststoffgehäusemasse 6, in die sowohl der Halbleiterchip 3 mit seiner Passivierungsschicht 2 als auch die Verbindungselemente 15 und die inneren Flachleiter 21 sowie die innere Flachleiterinsel 20 eingebettet sind, ist zur Anpassung ihres thermischen Ausdehnungskoeffizienten an den Halbleiterchip 3 mit einem Füllstoff aus keramischen Partikeln beladen, wobei diese keramischen Partikel jedoch keine Nanopartikel sind, sondern vielmehr einen mittleren Korndurchmesser im Bereich einiger 10 μm aufweisen. Um beim Einbetten des Halbleiterchips 3 zu verhindern, dass diese Füllstoffpartikel die oberste Leiterbahnstruktur 4 des Halbleiterchips 3 durch Kratzen und/oder durch Unterbrechen der Leiterbahnstruktur 4 beschädigen, weist die Passivierungsschicht 2 Nanopartikel 8 auf, die vorzugsweise eine abgerundete Kontur aufweisen und in einer mittleren Korngröße von 10 nm bis 100 nm vorliegen.
  • Die Dicke d der Passivierungsschicht 2 liegt dabei zwischen 1 μm und 50 μm. Gleichzeitig hat sich das Polymer als Wirtsmaterial für die Nanopartikel 8 als Ankopplungsmaterial für die Kunststoffgehäusemasse 6 bewährt. Durch die Nanopartikel 8 wird gleichzeitig die Oberfläche der Passivierungsschicht 2 uneben, so dass sich eine intensivere Verzahnung mit der Kunststoffgehäusemasse 6 ergibt und damit die Delaminationsgefahr zwischen Kunststoffgehäusemasse 6 und Passivierungsschicht 2 vermindert ist.
  • 2 zeigt einen Behälter 17 zur Herstellung einer Mischung aus Polymeren 7, Lösungsmittel 23 und Nanopartikeln 8 zu einer Kompositlösung 13 für eine Passivierungsschicht. Dazu wird zunächst in dem Behälter 17 das Polymer 7 in dem Lö sungsmittel 23 gelöst und anschließend werden die Nanopartikel 8 ohne jede Umhüllung in diese Lösung 13 eingegeben. Die Kompositlösung 13 aus Polymer 7, Nanopartikeln 8 und Lösungsmittel 23 muss in Bewegung gehalten werden, um ein Agglomerieren aufgrund der hohen Oberflächenspannung der Nanopartikel 8 zu vermeiden und darüber hinaus eine Sedimentation der Nanopartikel 8 am Boden des Behälters 17 zu verhindern.
  • Eine andere Möglichkeit, Nanopartikel 8 mit einem Polymer 7 zu verbinden, besteht darin, die Nanopartikel 8 mit einer Hülle eines Polymers 7 zu umgeben. Eine derartige Umhüllung von Nanopartikeln 8 kann in einem Sprühbehälter oder in einem Wirbelstromofen vorgenommen werden, indem im Gegenstrom die Nanopartikel 8 in einen Sprühnebel aus Polymer 7 bewegt werden und dabei mit einer Umhüllung aus einem Polymer 7 umgeben werden. Derartig umhüllte Nanopartikel 8 und ihre Verarbeitung werden in den nachfolgenden 3 und 4 gezeigt.
  • 3 zeigt eine Prinzipskizze einer Schleudersprühtechnik bzw. einer "Spin-Coating-Technik". Bei dieser Schleudersprühtechnik werden aus einer Sprühdüse oder Strahldüse 28 umhüllte Nanopartikel 12 auf die Oberseite 19 eines Halbleiterwafers 9 gesprüht, wobei gleichzeitig der Halbleiterwafer 9 um eine Achse 24 in Drehrichtung A gedreht und damit das aufgesprühte Material gleichmäßig auf der Oberseite 19 des Halbleiterwafers 9 verteilt wird. Der Halbleiterwafer 9 selbst weist in Zeilen 25 und Spalten 26 angeordnete Halbleiterchippositionen 10 auf. Nach dem Aufbringen und Aushärten des Polymers mit Nanopartikeln 8 auf der Oberseite 19 des Halbleiterwafer 9 kann der Halbleiterwafer 9 entlang von Trennspuren 27 in Halbleiterchips 3 getrennt werden. Vorher werden jedoch in den Halbleiterchippositionen 10 Kontaktflä chen für ein Anbringen von Verbindungselementen in jeder der Halbleiterchippositionen 10 freigelegt.
  • 4 zeigt eine Prinzipskizze einer Strahldrucktechnik zum Anbringen einer Passivierungsschicht auf einen auf einem Systemträger 14 montierten Halbleiterchip 3. In diesem Fall wird der in 3 gezeigte Halbleiterwafer 9 vor dem Aufbringen einer Passivierungsschicht in einzelne Halbleiterchips 3 getrennt und diese auf den in 4 gezeigten Systemträger aufgebracht. Der Systemträger 14 weist für die Aufnahme des Halbleiterchips 3 eine innere Flachleiterinsel 20 auf, auf die der Halbleiterchip 3 geklebt oder gelötet werden kann. Ferner weist der Systemträger 14 innere Flachleiter 21 auf, welche mit einer Kontaktanschlussfläche 22 versehen sind und die innere Flachleiterinsel 20 umgeben.
  • In diesem Fall werden über eine Strahldüse 28 umhüllte Nanopartikel 12 mit ihrer umhüllenden Polymerschicht 11 wie bei einer Tintenstrahldüse bzw. einem "Ink-Jet" auf die Oberfläche 19 des Halbleiterchips 3 aufgebracht, wobei die umhüllten Nanopartikel 12 unmittelbar auf die oberste Leiterbahnstruktur 4 unter Aussparung der Kontaktflächen 5 des Halbleiterchips 3 aufgebracht werden können. Dieses Aussparen oder Freilassen der Kontaktflächen 5 ist in diesem Beispiel der 4 nicht gezeigt, hier werden vielmehr mit der Strahldüse 28 die umhüllten Nanopartikel 12 gleichmäßig auf die Oberseite 19 des Halbleiterchips 3 aufgebracht und anschließend wird die Kontaktfläche 5 freigelegt. Um eine geschlossene Schicht aus umhüllten Nanopartikeln 12 zu bilden, wird der Halbleiterchip 3 in einem Temperschritt auf eine Temperatur im Bereich von 200 °C gebracht, damit die Umhüllung aus Polymer eine kompakte Schicht mit eingelagerten Nanopartikeln 8 bilden kann.
  • 5 zeigt einen schematischen Querschnitt eines Halbleiterchips 3 auf einem Systemträger 14 mit aufgebrachter Passivierungsschicht 2.
  • Somit zeigt 5 das Ergebnis des Temperschritts nach dem Aufbringen der umhüllten Nanopartikel und dem Freilegen der Kontaktfläche 5 des Halbleiterchips 3. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 6 zeigt einen schematischen Querschnitt eines Halbleiterchips 3 auf einem Systemträger 14 mit sedimentierter Keramikschicht 18 auf der Oberseite 19 des Halbleiterchips 3.
  • Diese sedimentierte Keramikschicht 18 besteht aus Agglomeraten von Nanopartikeln, die sich in einer Kompositlösung mit niedriger Viskosität bilden und aufgrund ihrer höheren Dichte verglichen mit dem umgebenen Polymer 7 der Kompositlösung auf der obersten Leiterbahnstruktur 4 sedimentieren. Somit bildet sich eine nahezu partikelfreie Polymerschicht 29 auf der Oberseite der sedimentierten Keramikschicht 18 aus. Dazu muss das Abdampfen oder Ausdampfen des Lösungsmittels aus der Kompositlösung so lange behindert werden, bis die Sedimentierung abgeschlossen ist.
    • 1
    Halbleiterbauteil
    2
    Passivierungsschicht
    3
    Halbleiterchip
    4
    Leiterbahnstruktur
    5
    Kontaktflächen
    6
    Kunststoffgehäusemasse
    7
    Polymer
    8
    Nanopartikel
    9
    Halbleiterwafer
    10
    Halbleiterchipposition
    11
    Polymerschicht
    12
    Nanopartikel (umhüllend)
    13
    Lösung bzw. Kompositlösung
    14
    Systemträger
    15
    Verbindungselement
    16
    Außenanschluss
    17
    Behälter
    18
    Keramikschicht
    19
    Oberseite des Halbleiterchips bzw. des
    Halbleiterwafers
    20
    innere Flachleiterinsel
    21
    innerer Flachleiter
    22
    Kontaktanschlussflächen
    23
    Lösungsmittel
    24
    Achse
    25
    Zeile
    26
    Spalte
    27
    Trennspur
    28
    Strahldüse
    29
    Polymerschicht
    A
    Drehrichtung
    d
    Schichtdicke der Passivierungsschicht

Claims (20)

  1. Halbleiterbauteil mit einem eine Passivierungsschicht (2) aufweisenden Halbleiterchip (3), wobei die Passivierungsschicht (2) die oberste Leiterbahnstruktur (4) des Halbleiterchips (3) unter Freilassung von Kontaktflächen (5) abdeckt und in unmittelbarem adhäsivem Kontakt mit einer Kunststoffgehäusemasse (6) des Halbleiterbauteils (1) steht und wobei die Passivierungsschicht (2) ein Polymer (7) mit eingebetteten mineralisch-keramischen Nanopartikeln (8) aufweist.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Nanopartikel (8) eine mittlere Korngröße k im Bereich von 10 nm ≤ k < 1000 nm vorzugsweise 10 nm ≤ k ≤ 100 nm aufweisen.
  3. Halbleiterbauteil nach Anspruch 1 Anspruch 2, dadurch gekennzeichnet, dass die Passivierungsschicht (2) Nanopartikel (8) der Gruppe Si3N4, SiC, SiO2, ZrO2, TiO2, AlN, Al2O3 und/oder synthetische Nanodiamantpartikel aufweist.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanopartikel (8) einen Anteil in der Passivierungsschicht (2) von 20 Vol % bis 90 Vol %, vorzugsweise von 50 Vol % bis 80 Vol % aufweisen.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Passivierungsschicht (2) mindestens ein Polymer (7) der Gruppe Hochtemperatur-Thermoplaste, Polyimidvorstufen, Polyamidimide, Polybenzoxazole, Polyimidazole, Polycyclooctene, Polyaryletherkethone, Polyethersulfone, Siloxane und/oder flüssigkristalline Polymere, aufweist.
  6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Passivierungsschicht (2) eine Schichtdicke (d) von 1 μm ≤ d ≤ 50 μm, vorzugsweise 3 μm ≤ d ≤ 20 μm aufweist.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Passivierungsschicht (2) mit Nanopartikeln (8) eine Durchbruchsfeldstärke FD ≥ 40 KV/mm aufweist.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Passivierungsschicht (2) mit 80 Vol % Si3N4- Nanopartikeln (8) eine Wärmeleitfähigkeit λ von λ ≥ 5 W/mK aufweist.
  9. Verfahren zur Herstellung von Halbleiterchips (3) mit einer Passivierungsschicht (2), das folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers (9) mit Halbleiterchippositionen (10) einschließlich einer obersten Leiterbahnstruktur (4) mit Kontaktflächen (5); – selektives Aufbringen einer Schutzschicht auf die Kontaktflächen (5); – Mischen eines Polymers (7) mit mineralisch-keramischen Nanopartikeln (8); – Aufbringen der Mischung des Polymers (7) mit Nanopartikeln (8) als Passivierungsschicht (2) auf die oberste Leiterbahnstruktur (4) des Halbleiterwafers (9); – Entfernen der Schutzschicht von den Kontaktflächen (5); – Auftrennen des Halbleiterwafers (9) in Halbleiterchips (3) mit Passivierungsschicht (2).
  10. Verfahren zur Herstellung von Halbleiterchips (3) mit einer Passivierungsschicht (2), das folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterwafers (9) mit Halbleiterchippositionen (10) einschließlich einer obersten Leiterbahnstruktur (4) mit Kontaktflächen (5); – selektives Aufbringen einer Schutzschicht auf die Kontaktflächen (5); – Umhüllen mineralisch-keramischer Nanopartikel (8) mit einer Polymerschicht (11); – Aufbringen einer Schicht aus umhüllten Nanopartikeln (12) als Passivierungsschicht (2) auf die oberste Leiterbahnstruktur (4) des Halbleiterwafers (9); – Entfernen der Schutzschicht von den Kontaktflächen (5); – Auftrennen des Halbleiterwafers (9) in Halbleiterchips (3) mit Passivierungsschicht (2).
  11. Verfahren nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass das selektive Aufbringen einer Schutzschicht auf die Kontaktflächen (5) mittels Photolithographie erfolgt.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass das selektive Aufbringen einer Schutzschicht auf die Kontaktflächen (5) mittels Strahldrucktechnik erfolgt.
  13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Mischen eines Polymers (7) mit mineralisch-keramischen Nanopartikeln (8) mittels Erschmelzen eines polymeren Thermoplastmaterials unter Einbringen von 10 Vol % bis 80 Vol % Nanopartikel (8) in die Schmelze erfolgt.
  14. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Mischen eines Polymers (7) mit mineralisch-keramischen Nanopartikeln (8) mittels Herstellen einer dünnflüssigen niedrig viskosen Lösung (13) aus Lösungsmittel (23) und polymerem Material unter Einbringen von 10 Vol % bis 80 Vol % Nanopartikel (8) in die Lösung (13) erfolgt.
  15. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Aufbringen der Mischung des Polymers (7) mit mineralisch-keramischen Nanopartikeln (8) als Passivierungsschicht (2) auf die oberste Leiterbahnstruktur (4) des Halbleiterwafers (9) mittels Schleudersprühtechnik erfolgt.
  16. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Umhüllen der mineralisch-keramischen Nanopartikel (8) mit einer Polymerschicht (11) in einem Wirbelschichtofen erfolgt.
  17. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Umhüllen der mineralisch-keramischen Nanopartikel (8) mit einer Polymerschicht (11) in einem Sprühturm im Gegenstrom eines Nanopartikelstroms mit einem polymerem Sprühnebel erfolgt.
  18. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Aufbringen einer Schicht aus umhüllten Nanopartikeln (8) als Passivierungsschicht (2) auf die oberste Leiterbahnstruktur (4) des Halbleiterwafers (9) mittels Druckstrahlsprühtechnik erfolgt.
  19. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Aufbringen einer Schicht aus umhüllten Nanopartikeln (8) als Passivierungsschicht (2) auf die oberste Leiterbahnstruktur (4) eines einzelnen Halbleiterchips (3) mittels Druckstrahlschreibtechnik erfolgt.
  20. Verfahren zur Herstellung eines Halbleiterbauteils (1), das folgende Verfahrensschritte aufweist: – Herstellen eines Halbleiterchips (3) nach einem der Ansprüche 9 bis 19; – Aufbringen des Halbleiterchips (3) auf einen Systemträger (14); – Verbinden von Kontaktflächen (5) des Halbleiterchips (3) über elektrische Verbindungselemente (15) mit Außenanschlüssen (16) des Systemträgers (14); – Einbetten der Verbindungselemente (15) und des Halbleiterchips (3) auf dem Systemträger (15) in eine Kunststoffgehäusemasse (6) unter unmittelbarem mechanischem Kontakt zwischen der Passivierungsschicht (2) auf dem Halbleiterchip (3) und der Kunststoffgehäusemasse (6).
DE102004058305A 2004-12-02 2004-12-02 Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben Expired - Fee Related DE102004058305B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004058305A DE102004058305B3 (de) 2004-12-02 2004-12-02 Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
PCT/DE2005/001920 WO2006058510A1 (de) 2004-12-02 2005-10-26 Halbleiterbauteil mit einem eine passivierungsschicht aufweisenden halbleiterchip sowie verfahren zur herstellung desselben
US11/756,303 US7642641B2 (en) 2004-12-02 2007-05-31 Integrated circuit component with passivation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004058305A DE102004058305B3 (de) 2004-12-02 2004-12-02 Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben

Publications (1)

Publication Number Publication Date
DE102004058305B3 true DE102004058305B3 (de) 2006-05-18

Family

ID=35788999

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004058305A Expired - Fee Related DE102004058305B3 (de) 2004-12-02 2004-12-02 Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben

Country Status (3)

Country Link
US (1) US7642641B2 (de)
DE (1) DE102004058305B3 (de)
WO (1) WO2006058510A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002224A1 (de) * 2006-01-16 2007-07-19 Schaeffler Kg Anordnung zum Schutz eines Substrates vor Korrosion, Verfahren zu dessen Herstellung sowie Riemenscheibe
DE102006017115A1 (de) * 2006-04-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE102007041433A1 (de) * 2007-08-29 2009-03-05 Siemens Ag Verfahren zum Messen der Dicke einer auf einem Träger befindlichen Schicht
DE102007061338A1 (de) * 2007-12-17 2009-04-23 Siemens Aktiengesellschaft Schalt- und/oder Schutzeinrichtung, insbesondere Niederspannungsleistungsschalter, Leistungsschutzschalter, Schütz, Überlastrelais und Lasttrennschalter
US9313898B2 (en) 2008-11-21 2016-04-12 Infineon Technologies Ag Low viscosity polymeric printing solutions and electronic components bearing polyimide based upon the low viscosity polymeric printing solutions

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737486A (en) * 2006-03-24 2007-10-01 Lightuning Tech Inc Semiconductor integrated circuit chip with nano-structure-surface resin passivation and method of fabricating the same
US7955901B2 (en) 2007-10-04 2011-06-07 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
DE102007051788A1 (de) 2007-10-30 2009-05-14 Giesecke & Devrient Gmbh Halbleiterchip mit einer Schutzschicht und Verfahren zum Betrieb eines Halbleiterchip
CN101933139B (zh) * 2007-12-20 2012-11-07 爱信艾达株式会社 半导体装置及其制造方法
US8823154B2 (en) * 2009-05-08 2014-09-02 The Regents Of The University Of California Encapsulation architectures for utilizing flexible barrier films
US20110049684A1 (en) * 2009-09-03 2011-03-03 Kang Lee Anticounterfeiting system and method for integrated circuits
US8193546B2 (en) * 2010-06-04 2012-06-05 Pinecone Energies, Inc. Light-emitting-diode array with polymer between light emitting devices
JPWO2012017571A1 (ja) * 2010-08-05 2013-09-19 住友ベークライト株式会社 機能性粒子、機能性粒子群、充填剤、電子部品用樹脂組成物、電子部品および半導体装置
DE102010043811B4 (de) 2010-11-12 2023-09-28 Robert Bosch Gmbh Gelpassiviertes elektrisches Bauteil
US8193015B2 (en) * 2010-11-17 2012-06-05 Pinecone Energies, Inc. Method of forming a light-emitting-diode array with polymer between light emitting devices
KR20120119395A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 발광소자 패키지 및 그 제조방법
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
FI124314B (en) 2012-09-28 2014-06-30 Carbodeon Ltd Oy Thermoplastic thermal composites containing nano-diamonds
US8575767B1 (en) 2012-10-06 2013-11-05 Ixys Corporation Reflow of thermoplastic sheet for passivation of power integrated circuits
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
US9607952B1 (en) * 2015-10-30 2017-03-28 International Business Machines Corporation High-z oxide nanoparticles embedded in semiconductor package
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
DE102018118894A1 (de) * 2018-08-03 2020-02-06 Infineon Technologies Ag Elektronisches bauelement und halbleiterchip

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4005472A1 (de) * 1989-02-21 1994-11-10 Dow Corning Verfahren zur Bildung eines keramischen oder keramikartigen Überzugs
DE19756887A1 (de) * 1997-12-19 1999-07-01 Siemens Ag Kunststoffverbundkörper
US6245849B1 (en) * 1999-06-02 2001-06-12 Sandia Corporation Fabrication of ceramic microstructures from polymer compositions containing ceramic nanoparticles
US6495208B1 (en) * 1999-09-09 2002-12-17 Virginia Tech Intellectual Properties, Inc. Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites
DE10162676A1 (de) * 2001-12-19 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
US20030174994A1 (en) * 2002-02-19 2003-09-18 Garito Anthony F. Thermal polymer nanocomposites
DE10234648A1 (de) * 2002-07-29 2004-02-12 Infineon Technologies Ag Halbleiterwafer mit elektrisch verbundenen Kontakt- und Prüfflächen
US20040234766A1 (en) * 2003-05-19 2004-11-25 Yi-Hsuan Liu Method for packaging electronic devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2712618B2 (ja) * 1989-09-08 1998-02-16 三菱電機株式会社 樹脂封止型半導体装置
US5287003A (en) * 1991-02-26 1994-02-15 U.S. Philips Corporation Resin-encapsulated semiconductor device having a passivation reinforcement hard polyimide film
US6933331B2 (en) * 1998-05-22 2005-08-23 Nanoproducts Corporation Nanotechnology for drug delivery, contrast agents and biomedical implants
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
US6097386A (en) * 1997-03-07 2000-08-01 International Business Machines Corporation Data processing system having context sensitive visual feedback for user interface controls and method therefor
US6667360B1 (en) * 1999-06-10 2003-12-23 Rensselaer Polytechnic Institute Nanoparticle-filled polymers
DE19936321C2 (de) * 1999-08-02 2003-12-24 Infineon Technologies Ag Anordnung und Verfahren zum Testen einer Vielzahl von Halbleiterchips auf Waferebene
US6713177B2 (en) * 2000-06-21 2004-03-30 Regents Of The University Of Colorado Insulating and functionalizing fine metal-containing particles with conformal ultra-thin films
US20030132513A1 (en) 2002-01-11 2003-07-17 Motorola, Inc. Semiconductor package device and method
GB0203588D0 (en) * 2002-02-14 2002-04-03 Enfis Ltd A light system
DE10332009B4 (de) * 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
US20080015284A1 (en) * 2003-07-29 2008-01-17 The University Of Akron Electrically-Conducting Polymers, a Method for Preparing Electrically-Conducting Polymers, and a Method for Controlling Electrical Conductivity of Polymers
DE102004032605B4 (de) * 2004-07-05 2007-12-20 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
US8417215B2 (en) * 2004-07-28 2013-04-09 Koninklijke Philips Electronics N.V. Method for positioning of wireless medical devices with short-range radio frequency technology
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
DE102005043657B4 (de) * 2005-09-13 2011-12-15 Infineon Technologies Ag Chipmodul, Verfahren zur Verkapselung eines Chips und Verwendung eines Verkapselungsmaterials
DE102006017115B4 (de) * 2006-04-10 2008-08-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4005472A1 (de) * 1989-02-21 1994-11-10 Dow Corning Verfahren zur Bildung eines keramischen oder keramikartigen Überzugs
DE19756887A1 (de) * 1997-12-19 1999-07-01 Siemens Ag Kunststoffverbundkörper
US6245849B1 (en) * 1999-06-02 2001-06-12 Sandia Corporation Fabrication of ceramic microstructures from polymer compositions containing ceramic nanoparticles
US6495208B1 (en) * 1999-09-09 2002-12-17 Virginia Tech Intellectual Properties, Inc. Near-room temperature CVD synthesis of organic polymer/oxide dielectric nanocomposites
DE10162676A1 (de) * 2001-12-19 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
US20030174994A1 (en) * 2002-02-19 2003-09-18 Garito Anthony F. Thermal polymer nanocomposites
DE10234648A1 (de) * 2002-07-29 2004-02-12 Infineon Technologies Ag Halbleiterwafer mit elektrisch verbundenen Kontakt- und Prüfflächen
US20040234766A1 (en) * 2003-05-19 2004-11-25 Yi-Hsuan Liu Method for packaging electronic devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002224A1 (de) * 2006-01-16 2007-07-19 Schaeffler Kg Anordnung zum Schutz eines Substrates vor Korrosion, Verfahren zu dessen Herstellung sowie Riemenscheibe
DE102006017115A1 (de) * 2006-04-10 2007-10-18 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE102006017115B4 (de) * 2006-04-10 2008-08-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
US7843055B2 (en) 2006-04-10 2010-11-30 Infineon Technologies Ag Semiconductor device having an adhesion promoting layer and method for producing it
DE102007041433A1 (de) * 2007-08-29 2009-03-05 Siemens Ag Verfahren zum Messen der Dicke einer auf einem Träger befindlichen Schicht
DE102007061338A1 (de) * 2007-12-17 2009-04-23 Siemens Aktiengesellschaft Schalt- und/oder Schutzeinrichtung, insbesondere Niederspannungsleistungsschalter, Leistungsschutzschalter, Schütz, Überlastrelais und Lasttrennschalter
US9313898B2 (en) 2008-11-21 2016-04-12 Infineon Technologies Ag Low viscosity polymeric printing solutions and electronic components bearing polyimide based upon the low viscosity polymeric printing solutions
DE102009044607B4 (de) * 2008-11-21 2017-10-12 Infineon Technologies Ag Elektronische Bauteile mit Polyimid

Also Published As

Publication number Publication date
US7642641B2 (en) 2010-01-05
WO2006058510A1 (de) 2006-06-08
US20080093728A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
DE102004058305B3 (de) Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
DE102005045767B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
DE10223850B4 (de) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse
DE102015114620B4 (de) Wafer-Level-Package (WLP) und Verfahren zu seiner Ausbildung
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE102006001600B3 (de) Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
DE102012105840B4 (de) Verfahren zum Befestigen einer Metallfläche auf einen Träger und Verfahren zum Befestigen eines Chips auf einen Chipträger
DE102009051342A1 (de) Mikroelektronisches Gehäuse und Verfahren zum Anordnen in einem Gehäuse
DE102005006995A1 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
WO2003071596A2 (de) Elektronisches bauteil mit klebstoffschicht und verfahren zur herstellung desselben
DE102005056569B4 (de) Zwischenverbindung für Flip-Chip in Package Aufbauten
DE102013113232A1 (de) Gehäuste Halbleitervorrichtung mit Zugspannung und Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung mit Zugspannung
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE112020004630T5 (de) Verhinderung einer brückenbildung zwischen lot-verbindungsstellen
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE102005012953B9 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102009000882B4 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
DE102012206362B4 (de) Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
DE102005043657A1 (de) Chipmodul, Verfahren zur Verkapselung eines Chips und Verwendung eines Verkapselungsmaterials
DE102009012522A1 (de) Halbleiteranordnung und Herstellungsverfahren
DE102009000883B4 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee