DE102005045767B4 - Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse - Google Patents

Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse Download PDF

Info

Publication number
DE102005045767B4
DE102005045767B4 DE102005045767A DE102005045767A DE102005045767B4 DE 102005045767 B4 DE102005045767 B4 DE 102005045767B4 DE 102005045767 A DE102005045767 A DE 102005045767A DE 102005045767 A DE102005045767 A DE 102005045767A DE 102005045767 B4 DE102005045767 B4 DE 102005045767B4
Authority
DE
Germany
Prior art keywords
filler particles
particles
plastic housing
electrically
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102005045767A
Other languages
English (en)
Other versions
DE102005045767A1 (de
Inventor
Dipl.-Ing. Beer Gottfried
Dipl.-Ing. Fuergut Edward
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005045767A priority Critical patent/DE102005045767B4/de
Priority to US11/526,102 priority patent/US7830026B2/en
Publication of DE102005045767A1 publication Critical patent/DE102005045767A1/de
Priority to US11/834,402 priority patent/US7759805B2/en
Application granted granted Critical
Publication of DE102005045767B4 publication Critical patent/DE102005045767B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Verfahren zur Herstellung mehrerer Halbleiterbauteile (1) mit einer Kunststoffgehäusemasse (3), die elektrisch halbleitende und/oder elektrisch leitende Füllstoffpartikel (6) aufweist, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln (6); – Mischen der Füllstoffpartikel (6) mit einer Kunststoffgehäusemasse (3); – Verpacken von in Zeilen und Spalten angeordneten Halbleiterchips (10) für Halbleiterchippositionen eines Nutzens in die Kunststoffgehäusemasse (3) unter Ausbilden einer koplanaren Fläche (7) aus Oberseiten (9) von Halbleiterchips (10) und Oberseiten (8) der Kunststoffgehäusemasse (3); – selektives Aufbringen einer strukturierten Isolationsschicht (5) auf die koplanare Fläche (7) unter Freilassen von Kontaktflächen (15) der Halbleiterchips (10); – Aufbringen einer Verdrahtungsstruktur (12) auf die strukturierte Isolationsschicht (5) unter Verbinden der Kontaktflächen (15) mit Kontaktanschlussflächen (14) der Verdrahtungsstruktur (12) über Leiterbahnen (13) der Verdrahtungsstruktur (12); – Aufbringen von Außenkontakten (19) auf die Kontaktanschlussflächen (14); – Auftrennen der Halbleiterbauteilpositionen des Nutzens in...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse. Das erfindungsgemäß hergestellte Halbleiterbauteil weist eine interne Verdrahtung auf, die von der Kunststoffgehäusemasse durch eine Isolationsschicht elektrisch isoliert ist.
  • Derartige Halbleiterbauteile mit Kunststoffgehäusemasse sind in der Halbleiter-Elektronik weit verbreitet. Dabei soll die Kunststoffgehäusemasse einerseits die elektronischen Komponenten schützen und zusammenhalten und andererseits, soweit innerhalb des Halbleiterbauteils interne Verdrahtungen vorgesehen sind, sollen diese durch die Kunststoffgehäusemasse elektrisch voneinander isoliert werden. Schließlich werden in eine derartige Kunststoffgehäusemasse Füllstoffpartikel eingebracht, die einerseits den Ausdehnungskoeffizienten der Kunststoffgehäusemasse so weit herabsetzen sollen, dass die thermischen Spannungen zwischen Kunststoffgehäusemasse und Halbleiterchips vermindert werden und andererseits sollen die Füllstoffpartikel die thermische Leitfähigkeit heraufsetzen.
  • Dazu ist aus der Patentschrift US 5,011,872 A eine Kunststoffmasse bekannt, die als Füllstoffpartikel Bornitrid aufweist und alternativ auch Siliziumkarbid und Aluminiumnitrid enthält, um die Wärmeleitfähigkeit der Kunststoffgehäusemasse zu verbessern und gleichzeitig den thermischen Ausdehnungskoeffizienten der Kunststoffgehäusemasse zu verringern. Aus der Patentschrift US 4,265,755 A ist ein Füllstoffmaterial bekannt, das thermisch gut leitendes Aluminiumnitrid, Bornitrid oder Zinkoxid enthält und die Komponenten des elektronischen Halbleiterbauteils elektrisch voneinander isolieren soll.
  • Schließlich ist aus der Patentschrift US 5,681,883 A eine Kunststoffmasse für ein Spritzgussverfahren bekannt, bei dem Füllstoffpartikel aus Bornitrid zugemischt werden, um den thermischen Widerstand herabzusetzen und gleichzeitig den Ausdehnungskoeffizienten der Kunststoffgehäusemasse zu vermindern. All diesen Kunststoffmassen mit Füllstoffen ist gemeinsam, dass sie keramische Füllstoffe aufweisen, die in ihrer thermischen Leitfähigkeit begrenzt sind und auch den thermischen Ausdehnungskoeffizienten der Kunststoffgehäusemasse selbst bei hohem Füllstoffgrad von 92 Vol.% nicht genügend heruntersetzen können.
  • Die US 2003/0183418 A1 offenbart eine Anordnung eines elektronischen Bauteils, bei der ein Halbleiterchip in einer Masse mit wärmeleitenden Füllpartikeln umgeben ist.
  • Die US 2003/0155639 A1 offenbart ein elektronisches Bauteil, bei dem ein Halbleiterchip über einem Klebstoff mit sphärischen Siliziumpartikeln auf einem zweiten Halbeiterchip montiert ist.
  • Die WO 2004/008497 A2 offenbart die Verwendung von Kohlefaserpartikeln als Füllstoffmaterial.
  • Die US 2005/0016714 A1 offenbart die Verwendung von Nanorohren als Füllstoffmaterial.
  • Die WO 03/088315 A2 offenbart die Verwendung von Fullerene als Füllstoffmaterial.
  • Die US 2003/0151030 A1 offenbart das Zermahlen von Füllstoffpartikeln. Die US 6,555,906 B2 offenbart ein elektronisches Bauteil, bei dem eine Isolierschicht auf dem Halbeiterchip und auf dem Halbleiterchip umgebenden Substrat angeordnet ist.
  • Die US 6,278,192 B1 offenbart ein Halbleiterbauteil, bei dem eine Gehäusematerialschicht auf dem Halbleiterchip so aufgebracht ist, dass die äußersten Flächen der Kontakthöcker von der Gehäusematerialschicht frei gelegt sind.
  • Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterbauteils mit einer Kunststoffgehäusemasse zu schaffen, bei dem neuartige Füllstoffpartikel eingesetzt werden, die in ihren thermischen Leitfähigkeitseigenschaften sowie in den Eigenschaften, die thermischen Ausdehnungskoeffizienten der Kunststoffgehäusemasse herabzusetzen, besser geeignet sind.
  • Gelöst wird diese Aufgabe mit dem Gegenstand des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Ein Halbleiterbauteil mit Kunststoffgehäusemasse wird geschaffen, wobei das Halbleiterbauteil eine interne Verdrahtung aufweist, die von der Kunststoffgehäusemasse durch eine Isolationsschicht elektrisch isoliert ist. Die Kunststoffgehäusemasse weist als Füllstoffpartikel elektrisch halbleitende und/oder elektrisch leitende Materialien auf.
  • Dieses erfindungsgemäß hergestellte Halbleiterbauteil hat den Vorteil, dass die thermischen Spannungen zwischen Halbleiterchips und Kunststoffgehäusemasse in einem derartigen Halbleiterbauteil weiter herabgesetzt werden können, denn es eröffnet sich nun die Möglichkeit, Füllstoffmaterialien einzusetzen, die bisher in der Halbleiter-Technologie keine Anwendung gefunden haben, da sie elektrisch nicht vollständig isolierend sind. Der Möglichkeit jedoch, die interne Verdrahtung eines Halbleiterbauteils durch eine Kunststoffgehäusemasse mit elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln zu gefährden, wird dadurch begegnet, dass die interne Verdrahtung durch eine gesonderte Isolationsschicht elektrisch isoliert ist.
  • Dieses eröffnet die Möglichkeit, eine breite Palette von elektrisch halbleitenden und elektrisch leitenden Füllstoffpartikeln einzusetzen, die nicht nur den thermischen Ausdehnungskoeffizienten herabsetzen und damit die thermischen Spannungen zwischen Halbleiterchip und Kunststoffgehäusemasse verbessern, sondern vor allem auch die thermische Leitfähigkeit einer derartigen Kunststoffgehäusemasse deutlich heraufsetzen, so dass es innerhalb des Kunststoffgehäuses nicht zu Wärmestaus bei hoher Verlustleistung des Halbleiterbauteils kommt. Ferner eröffnet eine derartige Kunststoffgehäusemasse die Möglichkeit, dass direkt auf diese Kunststoffgehäusemasse ein weiterer Kühlkörper angeordnet wird, der die Verlustwärme über die Kunststoffgehäusemasse mit elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln aufnimmt und an die Umgebung abgibt.
  • Schließlich kann ein dritter Vorteil für eine derartige Kunststoffgehäusemasse mit elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln sprechen, da diese Füllstoffpartikel bereits eine Abschirmwirkung gegen elektromagnetische Störstrahlungen darstellen. Diese Abschirmung ist zudem äußerst intensiv, da die Kunststoffgehäusemasse mit ihren abschirmenden Partikeln direkt auf die Oberseiten des eingebetteten Halbleiterchips einwirkt.
  • In einer bevorzugten Ausführungsform weist die Kunststoffgehäusemasse Siliziumpartikel auf. Siliziumpartikel verhalten sich von Natur aus in ihrem Ausdehnungsverhalten wie die Silizium-Halbleiterchips selbst, so dass es hier zu einer idealen Anpassung des thermischen Ausdehnungskoeffizienten kommen kann. Außerdem besitzt polykristallines Silizium bei hoher Dotierung eine hohe Wärmeleitfähigkeit, so dass diese Partikel besonders geeignet sind, in der Kunststoffgehäusemasse als Füllstoffpartikel eingesetzt zu werden.
  • In einer weiteren bevorzugten Ausführungsform wird die Kunststoffgehäusemasse mit Kohlefaserpartikeln aufgefüllt. Kohlefaserpartikel können ein gewisses Problem bei der Spritzgusstechnik darstellen. Es ist jedoch an Kohlefaserpartikel gedacht, die äußerst kurze Abschnitte aufweisen, so dass sie mehr oder weniger stäbchenförmige Außenkonturen annehmen. Derartige Kohlefaserpartikel lassen sich, gemischt mit Kunststoffgehäusemasse, relativ gut verarbeiten, zumal Kohlenstoff auch ein Gleitmittel ist, solange die Fasern aus der Graphitmodifikation des Kohlenstoffs bestehen.
  • In einer weiteren Ausführungsform weist die Kunststoffgehäusemasse Kohlenstoff-Nanoröhrenpartikel auf. Derartige Nanoröhrenpartikel zeigen nicht nur hervorragende thermische Leitfähigkeitseigenschaften, sondern sind auch geeignet, besonders dicht in einer Kunststoffgehäusemasse eingebracht werden zu können. Durch den hohen Füllstoffgrad, der mit Kohlenstoff-Nanoröhrenpartikeln erreichbar ist, und die extrem guten Wärmeleitungseigenschaften derartiger Kohlenstoff-Nanoröhren liefert ein derartiges Kunststoffgehäuse eine deutliche Verbesserung gegenüber herkömmlichen Kunststoffgehäusemassen mit keramischen Partikeln.
  • Weiterhin ist es vorgesehen, ein Halbleiterbauteil zu schaffen, das als Füllstoffpartikel in der Kunststoffgehäusemasse Kohlenstoff-Fullerene aufweist. Derartige Fullerene haben den Vorteil, dass sie ein kugelförmiges Netzwerk aus hexagonal angeordneten Kohlenstoffatomringen darstellen, wobei die hexagonalen Ringstrukturen ähnlich wie beim Benzolring nun eine geschlossene kugelförmige Oberfläche bilden. Derartige kugelförmige Partikel haben den weiteren Vorteil, dass sie für das Spritzgussverfahren besonders gut geeignet sind. Gegenüber Fasern und Röhren können derartige kugelförmige Partikel mit einem hohen Füllstoffgrad in die Kunststoffgehäusemasse eingebracht werden.
  • In einer weiteren Ausführungsform weist die Kunststoffgehäusemasse Metallpartikel auf. Jedoch sind nicht alle Metallpartikel, die thermisch ausgezeichnete Leitfähigkeiten besitzen, geeignet, um in eine Kunststoffgehäusemasse eingebaut zu werden, da ihr thermischer Ausdehnungskoeffizient den Ausdehnungskoeffizienten der Kunststoffgehäusemasse nicht wesentlich herabsetzt. Lediglich Metalle mit sehr hohem Schmelzpunkt zeigen einen minimalen thermischen Ausdehnungskoeffizienten und helfen somit, den Ausdehnungskoeffizienten der Kunststoffgehäusemasse an den Ausdehnungskoeffizienten des Halbleiterchips anzupassen. Vorzugsweise werden deshalb als Füllstoffe Molybdän- oder Wolframpartikel in die Kunststoffgehäusemasse eingemischt.
  • Füllstoffpartikel aus einem Halbleitermaterial wie Silizium eigenen sich außerdem hervorragend für den Einsatz als Füllstoff, wenn sie auf ihrer Oberseite durch eine einfache thermische Oxidation eine Oxidschicht aufweisen. Damit ist es möglich, in einem Halbleiterbauteil auf eine besondere Isolation der internen Verdrahtung zu verzichten. Eine andere Konstellation liefern diamantbeschichtete Siliziumpartikel. Dabei wird auf das Silizium ein Kohlenstoff aufgebracht und dieser entweder zu Siliziumkarbid oder zu Diamantpartikeln umgesetzt. Dabei kommt der Bildung von Diamantbeschichtungen die Kristallgitterstruktur des Siliziums entgegen, die exakt der Diamantgitterstruktur entspricht.
  • Die erfindungsgemäß eingesetzte Kunststoffgehäusemasse mit einem Füllstoff aus elektrisch halbleitenden und/oder elektrisch leitenden Partikeln ist geeignet für erfindungsgemäß hergestellte Halbleiterbauteile mit einer koplanaren Fläche, auf der die interne Verdrahtung angeordnet ist, und/oder für Halbleiterbauteile mit Flipchip-Kontakten, wobei die Flipchip-Kontakte und die zugehörige interne Verdrahtung in ein isolierendes Unterfüllmaterial eingebettet sind. Somit verbessert die Erfindung Halbleiterbauteile, die eine koplanare Fläche aus einer Oberseite der Kunststoffgehäusemasse und der Oberseite mindestens eines Halbleiterchips aufweist.
  • Dabei ist auf der koplanaren Fläche eine isolierende Zwischenschicht angeordnet, die eine Verdrahtungsstruktur aus Leiterbahnen und Kontaktanschlussflächen trägt. Die Kontaktanschlussflächen sind über Leiterbahnen mit Kontaktflächen des Halbleiterchips auf der koplanaren Fläche elektrisch verbunden, so dass die Kunststoffgehäusemasse mit elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln weder mit den Leiterbahnen noch mit den Kontaktanschlussflächen oder mit den Kontaktflächen in Kontakt kommt. Das bedeutet, dass derartig aufgebaute Halbleiterbauteile bevorzugt mit einer erfindungsgemäß aufgebrachten Kunststoffgehäusemasse ausgestattet werden können und damit eine verbesserte thermische Leitfähigkeit aufweisen.
  • Halbleiterbauteile, die Halbleiterchips mit Flipchip-Kontakten auf den aktiven Oberseiten der Halbleiterchips aufweisen, besitzen ein Verdrahtungssubstrat, auf dem die Halbleiterchips mit den Flipchip-Kontakten angeordnet sind. Jedoch ist die Oberseite des Verdrahtungssubstrats mit den Flipchip-Kontakten in eine isolierende Unterfüllmatrix eingebettet, so dass die umgebende Kunststoffgehäusemasse mit elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln weder die Verdrahtungsstruktur des Verdrahtungssubstrats noch die Flipchip-Kontakte berührt. Bei diesem Halbleiterbauteiltyp muss demnach überhaupt keine Vorsichtsmaßnahme getroffen werden, um die interne Verdrahtung vor der elektrisch leitenden oder halbleitenden Kunststoffmasse zu schützen, da dieser Schutz durch das isolierende Unterfüllmaterial bereits gegeben ist.
  • Ein erfindungsgemäßes Verfahren zur Herstellung mehrerer Halbleiterbauteile mit einer Kunststoffgehäusemasse, die elektrisch halbleitende und/oder elektrisch leitende Füllstoffpartikel aufweist, wird mit folgenden Verfahrensschritten durchgeführt.
  • Zunächst werden elektrisch halbleitende und/oder elektrisch leitende Füllstoffpartikel hergestellt. Anschließend werden diese Füllstoffpartikel mit einer Kunststoffgehäusemasse gemischt. Danach werden in Zeilen und Spalten angeordnete Halbleiterchips in Halbleiterbauteilpositionen eines Nutzens in die Kunststoffgehäusemasse unter Ausbildung einer koplanaren Fläche aus Oberseiten von Halbleiterchips und Oberseiten der Kunststoffgehäusemasse verpackt. Anschließend wird auf diese koplanare Fläche selektiv eine strukturierte Isolationsschicht unter Freilassen von Kontaktflächen der Halbleiterchips aufgebracht. Auf diese strukturierte Isolationsschicht wird dann selektiv eine Verdrahtungsstruktur unter Verbinden der Kontaktflächen des Halbleiterchips mit Kontaktanschlussflächen der Verdrahtungsstruktur über Leiterbahnen der Verdrahtungsstruktur verbunden. Schließlich werden auf den Kontaktanschlussflächen Außenkontakte aufgebracht und anschließend kann der Nutzen mit seinen Halbleiterbauteilpositionen in einzelne Halbleiterbauteile aufgetrennt werden. Dabei ist es auch möglich, die Außenkontakte auf die Kontaktanschlussflächen erst nach dem Auftrennen der Halbleiterbauteilpositionen in einzelne Halbleiterbauteile aufzubringen.
  • Weist ein Halbleiterbauteil Flipchip-Kontakte auf, so kann dieses mit einem nicht erfindungsgemäßen Verfahren hergestellt werden, das von dem oben beschriebenen erfindungsgemäßen Verfahren in einigen Schritten abweicht. Zunächst werden jedoch genauso elektrisch halbleitende und/oder elektrisch leitende Füllstoffpartikel hergestellt und mit einer Kunststoffgehäusemasse gemischt. Das weitere Herstellungsverfahren bezieht sich zunächst auf einen Halbleiterwafer mit Halbleiterchippositionen und Flipchip-Kontakten in den Halbleiterchippositionen sowie auf ein Auftrennen des Halbleiterwafers in einzelne Halbleiterchips mit Flipchip-Kontakten. Parallel dazu wird ein Verdrahtungssubstrat mit einer Verdrahtungsstruktur und entsprechenden Halbleiterbauteilpositionen vorbereitet. Danach werden die Halbleiterchips mit ihren Flipchip-Kontakten in den Halbleiterbauteilpositionen des Verdrahtungssubstrats aufgebracht.
  • Anschließend wird nicht gleich die Kunststoffgehäusemasse mit ihren elektrisch leitenden Partikeln aufgebracht, da die Flipchip-Kontakte und auch die Verdrahtungsstruktur noch ungeschützt sind und frei liegen. Deshalb werden zunächst die Flipchip-Kontakte und die aktive Oberseite der Halbleiterchips sowie die Verdrahtungsstruktur auf dem Verdrahtungssubstrat in eine isolierende Unterfüllmasse eingebettet, die in ihrem thermischen Ausdehnungsverhalten an den Halbleiterchip angepasst ist. Nach dem Einbringen des Unterfüllmaterials kann nun die Kunststoffgehäusemasse auf die Oberseite des Verdrahtungssubstrats unter Einbetten des Halbleiterchips und des Unterfüllmaterials in die Kunststoffgehäusemasse aufgebracht werden. Schließlich können auf das Verdrahtungssubstrat Außenkontakte, und zwar auf dessen Unterseite, aufgebracht werden und anschließend kann das Verdrahtungssubstrat in einzelne Halbleiterbauteile getrennt werden.
  • Mit diesem nicht erfindungsgemäßen Verfahren ist es möglich, Halbleiterbauteile herzustellen, die als Kunststoffgehäusemasse eine Kunststoffgehäusemasse mit elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln aufweist, ohne dass die Gefahr besteht, dass die Flipchip-Kontakte durch die elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikel kurzgeschlossen werden.
  • In einem bevorzugten erfindungsgemäßen Verfahrensbeispiel wird zum Herstellen von elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln eine Schmelze des Füllstoffmaterials verdüst. Bei diesem Verdüsen entstehen nahezu kugelförmige, sehr kleine Füllstoffpartikel, die einen hohen Füllstoffgrad in der Kunststoffgehäusemasse ermöglichen. Anstelle eines Verdüsens kann auch eine Vertropfung eingesetzt werden, bei der kugelförmige Füllstoffpartikel mit größeren Dimensionen erzeugt werden.
  • In einem alternativen Verfahren werden nach dem Verdüsen oder Vertropfen die elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikel durch einen oxidierenden Gasstrom geführt, so dass die Oberflächen oxidieren. Dazu sind jedoch nur Füllstoffpartikelmaterialien geeignet, die selbst keine flüchtigen Oxide bilden. In ähnlicher Weise können beispielsweise in einem Wirbelschichtofen Siliziumpartikel mit einer Diamant- und/oder einer Siliziumkarbidbeschichtung versehen werden.
  • Außerdem können die Füllstoffpartikel in chemischen oder physikalischen Abscheideverfahren mit derartigen Schichten versehen werden. Ferner ist es auch möglich, mit klassischen Verfahren das Füllstoffpartikelmaterial zu zermahlen oder es sogar zu pulverisieren.
  • Um Kohlenstoff-Fullerene herzustellen, werden vorzugsweise Kohlenstoffelektroden in elektrischen Entladeblitzen pulverisiert, wobei ein hoher Anteil an Fullerenen gebildet wird.
  • Zusammenfassend ist festzustellen, dass für eine gute thermische Leitfähigkeit der Kunststoffgehäusemasse die Füllstoffe eine entsprechend gute Wärmeleitung aufweisen sollten. Diese gute Wärmeleitung bei gleichzeitiger Anforderung einer guten elektrischen Isolation und niedriger thermischer Ausdehnung ist nur bei reinem Diamant und wenigen keramischen Werkstoffen gegeben. Allerdings gibt es Bauteilformen, wie das ”Universal-Packaging-Konzept”, bei dem auf eine elektrische Isolierung der Kunststoffgehäusemasse verzichtet werden kann, da entsprechende isolierende Schichten zwischen dem Halbleiterchip bzw. der Kunststoffoberfläche und den metallischen Verdrahtungsstrukturen bei derartigen Halbleiterbauelementen vorgesehen sind.
  • Das bedeutet, dass in diesen Fällen auch leitende Werkstoffe mit entsprechend niedrigem Ausdehnungskoeffizienten und entsprechend hoher thermischer Leitfähigkeit zum Einsatz kommen können, wie es in den obigen Ausführungsbeispielen gezeigt wurde. Jedoch hängen die Fließeigenschaften der Kunststoffgehäusemasse stark von den geometrischen Abmessungen derartiger Füllstoffpartikel ab. Dabei sind als Füllstoffpartikel runde Körper mit entsprechenden Durchmesserverteilungen von Vorteil, so dass Volumenzwickel von kleineren Körnern gefüllt werden können. Daraus ergibt sich, dass Faserwerkstoffe nicht immer optimal in Bezug auf den Spritzgussprozess geeignet sind. Andererseits gibt es Siliziumpartikel, die in Verteilung und Form den Anforderungen der Kunststoffgehäusemasse und den Anforderungen des Spritzgussprozesses angepasst werden können. Dazu können diese Siliziumpartikel in der flüssigen Phase verdüst werden, sodass sie als kugelförmige Partikel vorliegen. Wird diese flüssige Phase nicht in inerter Atmosphäre verdüst, sondern in einer Sauerstoff- oder in einer Wasseratmosphäre, so entsteht automatisch eine Oxidhaut, die eine verbesserte Adhäsion zu der Kunststoffgehäusemasse aufweist und gleichzeitig elektrisch isolierend wirkt.
  • Außerdem ist es möglich, derartige Siliziumpartikel mit äußerst dünnen Diamantschichten zu überziehen, wobei ein Verfahren für die Diamantbeschichtung von Siliziumpartikeln preiswerter und kostengünstiger ist als die Diamantherstellung selbst, womit auch gleichzeitig die Wärmeleitfähigkeit der Siliziumpartikel zusätzlich bei gleichzeitiger Erhöhung der Übergangswiderstände zwischen den einzelnen Siliziumpartikeln verbessert wird. Wie oben bereits vorgesehen, kommen auch Metalle mit hohem Schmelzpunkt wie Wolfram und Molybdän in Frage, da diese einen sehr niedrigen Ausdehnungskoeffizienten bei hinreichender Wärmeleitung aufweisen. Auch hier sind eventuell eine Verdüsung und/oder eine Beschichtung durchführbar.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein erfindungsgemäß hergestelltes Halbleiterbauteil einer Ausführungsform;
  • 2 zeigt eine schematische vergrößerung eines Teilbereichs der 1;
  • 3 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil gemäß 1 mit Kühlkörper;
  • 4 zeigt einen schematischen Querschnitt durch ein nicht zur Erfindung gehöriges Halbleiterbauteil.
  • 1 zeigt einen schematischen Querschnitt durch ein erfindungsgemäß hergestelltes Halbleiterbauteil 1 einer Ausführungsform der Erfindung. Das Halbleiterbauteil 1 wurde nach dem ”Universal-Packaging-Konzept” gefertigt. Dabei wird der Halbleiterchip 10 in eine Kunststoffgehäusemasse 3 so eingebettet, dass die aktive Oberseite 9 des Halbleiterchips 10 mit der Oberseite 8 der Kunststoffgehäusemasse 3 eine koplanare Fläche 7 ausbildet. Auf dieser koplanaren Fläche 7 liegen nun frei zugängliche Kontaktflächen 15 auf der aktiven Oberseite 9 des Halbleiterchips 10. Auf die Oberseite 8 der Kunststoffgehäusemasse und auf die Oberseite 9 des Halbleiterchips, d. h. auf die koplanare Fläche 7, wird nun eine Isolationsschicht 5 unter Freilassung der Kontaktflächen 15 des Halbleiterchips 9 aufgebracht.
  • Damit wird automatisch sowohl die Oberseite 9 des Halbleiterchips 10 als auch die Oberfläche 8 der Kunststoffgehäusemasse 3 mit ihren elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln 6 isoliert. Auf diese isolierende und strukturierte Zwischenschicht 11 kann nun eine Verdrahtungsstruktur 12 als interne Verdrahtung 4 aufgebracht werden, die Leiterbahnen 13 und Kontaktanschlussflächen 14 aufweist. Auf den Kontaktanschlussflächen 14 können in einem abschließenden Fertigungsschritt Außenkontakte 19 angeordnet werden.
  • Der Vorteil eines derartig erfindungsgemäß hergestellten Halbleiterbauteils 1 liegt in der hohen Anpassung des Ausdehnungskoeffizienten der Kunststoffgehäusemasse 3 durch die Füllstoffpartikel 6, die wie oben ausgeführt aus Fullerenen, Kohlenstoffnanoröhren, Silizium, Wolfram und/oder Molybdän bestehen können. Dabei weisen die einzelnen Füllstoffpartikel 6 vorzugsweise eine kugelförmige Oberfläche oder aber eine annähernd zylindrische Form auf. Diese Oberflächen können noch zusätzlich durch Siliziumkarbid, Diamant oder andere isolierende Überzüge, wie Siliziumdioxid, zu elektrisch isolierenden Füllstoffpartikeln 6 vor dem Einbringen in eine Kunststoffgehäusemasse 3 bearbeitet werden.
  • 2 zeigt eine schematische Vergrößerung des Teilbereichs 22 der 1. In dem Teilbereich 22 ist ein Teil des monokristallinen Halbleiterchips 10 gezeigt, an den benachbart eine Kunststoffgehäusemasse 3 mit elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln 6 angrenzt. Dabei ist der Korndurchmesser dieser Füllstoffpartikel 6 unterschiedlich, um einen möglichst hohen Füllstoffgrad von bis 92 Vol.% zu erreichen. Auf der koplanaren Fläche 7 aus der Oberseite 9 des Halbleiterchips 10 und der Oberseite 8 der Kunststoffgehäusemasse 3 ist eine isolierende Zwischenschicht 11 aufgebracht, so dass weder das Halbleitermaterial noch die eventuell elektrisch halbleitende und/oder elektrisch leitende Kunststoffgehäusemasse 3 die auf der isolierenden Zwischenschicht 11 angeordnete Verdrahtungsstruktur 12 kontaktieren kann.
  • 3 zeigt einen schematischen Querschnitt durch das erfindungsgemäß hergestellte Halbleiterbauteil 1 gemäß 1 mit Kühlkörper 23 auf der Kunststoffgehäusemasse 3. Da die Kunststoffgehäusemasse 3 eine gegenüber dem Stand der Technik deutlich höhere thermische Leitfähigkeit aufweist, kann die Verlustwärme des Halbleiterchips an den Kühlkörper 23 mit Kühlrippen 24 ohne Wärmestau in der Kunststoffgehäusemasse 3 weitergeleitet werden. Somit ist eine intensive Kühlung des mit einer erfindungsgemäßen Kunststoffgehäusemasse 3 ausgestatteten Halbleiterbauteils 1 erreichbar. Dieses Halbleiterbauteil 1 kann oberflächenmontiert auf einer übergeordneten Schaltungsplatine 25 angeordnet sein und auch über diese Schaltungsplatine 25 kann Verlustwärme des Halbleiterchips 10 an die Umgebung weitergeleitet werden.
  • 4 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 2, das nicht zur beanspruchten Erfindung gehört. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • In diesem Fall bildet der Halbleiterchip 10 mit der Kunststoffgehäusemasse 3 keine koplanare Fläche, vielmehr ist der Halbleiterchip 10 auf seiner aktiven Oberseite 9 mit Flipchip-Kontakten 16 ausgestattet. Diese Flipchip-Kontakte 16 sind mit dem Halbleiterchip 10 über Kontaktflächen 15 elektrisch verbunden. Mit den Flipchip-Kontakten 15 ist der Halbleiterchip 10 auf einem Verdrahtungssubstrat 17 oberflächenmontiert, wobei das Verdrahtungssubstrat 17 auf seiner Oberseite 20 eine Verdrahtungsstruktur 12 mit Leiterbahnen 13 und Kontaktanschlussflächen 14 als interne Verdrahtung 4 aufweist.
  • Diese Verdrahtungsstruktur 12 sowie die Flipchip-Kontakte 16 und die aktive Oberseite 9 des Halbleiterchips 10 sind in ein isolierendes Unterfüllmaterial 18 bei derartigen Halbleiterbauteilen 2 eingebettet, so dass auch hier die Kunststoffgehäusemasse 3 mit elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln 6 aufgebracht werden kann. Dabei wird der isolierende Anteil der Oberseite 20 des Verdrahtungssubstrats 17 sowie das Unterfüllmaterial 18 und der Halbleiterchip 10 in diese Kunststoffgehäusemasse eingebettet. Um von außen die Flipchip-Kontakte zu kontaktieren, sind auf der Unterseite 21 des Verdrahtungssubstrats 17 Außenkontakte 19 auf entsprechenden Außenkontaktflächen 26 angeordnet.
  • Bezugszeichenliste
    • 1
    Halbleiterbauteil (erfindungsgemäß hergestellt)
    2
    Halbleiterbauteil (nicht erfindungsgemäß)
    3
    Kunststoffgehäusemasse
    4
    interne Verdrahtung
    5
    Isolationsschicht
    6
    Füllstoffpartikel
    7
    koplanare Fläche
    8
    Oberseite der Kunststoffgehäusemasse
    9
    Oberseite des Halbleiterchips
    10
    Halbleiterchip
    11
    isolierende Zwischenschicht
    12
    Verdrahtungsstruktur
    13
    Leiterbahnen
    14
    Kontaktanschlussflächen
    15
    Kontaktflächen des Halbleiterchips
    16
    Flipchip-Kontakt
    17
    Verdrahtungssubstrat
    18
    Unterfüllmaterial
    19
    Außenkontakt
    20
    Oberseite des Verdrahtungssubstrats
    21
    Unterseite des Verdrahtungssubstrats
    22
    Teilbereich
    23
    Kühlkörper
    24
    Kühlrippen
    25
    Schaltungsplatine
    26
    Außenkontaktflächen

Claims (15)

  1. Verfahren zur Herstellung mehrerer Halbleiterbauteile (1) mit einer Kunststoffgehäusemasse (3), die elektrisch halbleitende und/oder elektrisch leitende Füllstoffpartikel (6) aufweist, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen von elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln (6); – Mischen der Füllstoffpartikel (6) mit einer Kunststoffgehäusemasse (3); – Verpacken von in Zeilen und Spalten angeordneten Halbleiterchips (10) für Halbleiterchippositionen eines Nutzens in die Kunststoffgehäusemasse (3) unter Ausbilden einer koplanaren Fläche (7) aus Oberseiten (9) von Halbleiterchips (10) und Oberseiten (8) der Kunststoffgehäusemasse (3); – selektives Aufbringen einer strukturierten Isolationsschicht (5) auf die koplanare Fläche (7) unter Freilassen von Kontaktflächen (15) der Halbleiterchips (10); – Aufbringen einer Verdrahtungsstruktur (12) auf die strukturierte Isolationsschicht (5) unter Verbinden der Kontaktflächen (15) mit Kontaktanschlussflächen (14) der Verdrahtungsstruktur (12) über Leiterbahnen (13) der Verdrahtungsstruktur (12); – Aufbringen von Außenkontakten (19) auf die Kontaktanschlussflächen (14); – Auftrennen der Halbleiterbauteilpositionen des Nutzens in einzelne Halbleiterbauteile (1).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Herstellen von elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln (6) eine Schmelze des Füllstoffpartikelmaterials verdüst wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Herstellen von elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln (6) die Füllstoffpartikel (6) oxidiert werden.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Herstellen von elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln (6) die Füllstoffpartikel (6) mit Diamant oder Siliziumkarbid beschichtet werden.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Herstellen von elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln (6) das Füllstoffmaterial zermahlen wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Herstellen von elektrisch halbleitenden und/oder elektrisch leitenden Füllstoffpartikeln (6) das Füllstoffmaterial pulverisiert wird.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Herstellen von Kohlenstofffullerenen Kohlenstoffelektroden in elektrischen Entladeblitzen pulverisiert werden.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Füllstoffpartikel (6) Siliziumpartikel verwendet werden.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Füllstoffpartikel (6) Kohlefaserpartikel verwendet werden.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Füllstoffpartikel (6) Kohlenstoffnanoröhrenpartikel verwendet werden.
  11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Füllstoffpartikel (6) Kohlenstofffullerene verwendet werden.
  12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Füllstoffpartikel (6) Metallpartikel verwendet werden.
  13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Füllstoffpartikel (6) Molybdän- oder Wolframpartikel verwendet werden.
  14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Füllstoffpartikel (6) Siliziumpartikel mit Oxidschicht verwendet werden.
  15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Füllstoffpartikel (6) diamantbeschichtete Siliziumpartikel verwendet werden.
DE102005045767A 2005-09-23 2005-09-23 Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse Active DE102005045767B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005045767A DE102005045767B4 (de) 2005-09-23 2005-09-23 Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
US11/526,102 US7830026B2 (en) 2005-09-23 2006-09-25 Semiconductor device with a plastic housing composition that includes filler particles and that at least partially embeds a semiconductor chip
US11/834,402 US7759805B2 (en) 2005-09-23 2007-08-06 Semiconductor device encapsulated by an electrically conductive plastic housing composition with conductive particles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005045767A DE102005045767B4 (de) 2005-09-23 2005-09-23 Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse

Publications (2)

Publication Number Publication Date
DE102005045767A1 DE102005045767A1 (de) 2007-05-24
DE102005045767B4 true DE102005045767B4 (de) 2012-03-29

Family

ID=37907225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005045767A Active DE102005045767B4 (de) 2005-09-23 2005-09-23 Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse

Country Status (2)

Country Link
US (2) US7830026B2 (de)
DE (1) DE102005045767B4 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
US20080176359A1 (en) * 2007-01-18 2008-07-24 Nokia Corporation Method For Manufacturing Of Electronics Package
US7646105B2 (en) * 2007-11-16 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with package substrate having corner contacts
CN101471329B (zh) * 2007-12-29 2012-06-20 清华大学 半导体封装件
KR20100009896A (ko) * 2008-07-21 2010-01-29 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
DE102009032253B4 (de) * 2009-07-08 2022-11-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil
DE102009045063C5 (de) * 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
JP5532419B2 (ja) * 2010-06-17 2014-06-25 富士電機株式会社 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
JP5469546B2 (ja) 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
TW201320263A (zh) * 2011-11-11 2013-05-16 Chipmos Technologies Inc 加強散熱的封裝結構
US20130186676A1 (en) * 2012-01-20 2013-07-25 Futurewei Technologies, Inc. Methods and Apparatus for a Substrate Core Layer
CN103367331B (zh) * 2012-03-27 2016-12-14 南亚科技股份有限公司 封装结构
US8906749B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag Method for fabricating a semiconductor device
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US9711462B2 (en) 2013-05-08 2017-07-18 Infineon Technologies Ag Package arrangement including external block comprising semiconductor material and electrically conductive plastic material
KR101934945B1 (ko) * 2013-10-15 2019-01-04 인텔 코포레이션 자기 차폐형 집적 회로 패키지
DE102016211479A1 (de) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft Leistungsmodul
US9836095B1 (en) * 2016-09-30 2017-12-05 Intel Corporation Microelectronic device package electromagnetic shield
US10431868B2 (en) * 2017-05-24 2019-10-01 Plume Design, Inc. Antenna structure incorporated in heat spreader, heat sink, and cooling fins
EP3419050A1 (de) 2017-06-23 2018-12-26 ams International AG Strahlungsgehärtetes gehäuse für eine elektronische vorrichtung und verfahren zur herstellung eines strahlungsgehärteten gehäuses
JP6834893B2 (ja) * 2017-10-10 2021-02-24 トヨタ自動車株式会社 フィラーおよび熱伝達部材
KR102488873B1 (ko) * 2018-01-18 2023-01-17 삼성전자주식회사 전자파 차폐구조
DE102018109013A1 (de) * 2018-04-17 2019-10-17 Infineon Technologies Ag Formmasse und halbleiter-package mit formmasse
US10790164B1 (en) * 2019-06-13 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming package structure
US11171104B2 (en) * 2019-10-24 2021-11-09 Marvell Asia Pte, Ltd. IC chip package with dummy solder structure under corner, and related method

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4265775A (en) * 1979-08-16 1981-05-05 International Business Machines Corporation Non-bleeding thixotropic thermally conductive material
US5011872A (en) * 1987-12-21 1991-04-30 The Carborudum Company Thermally conductive ceramic/polymer composites
US5681883A (en) * 1996-03-05 1997-10-28 Advanced Ceramics Corporation Enhanced boron nitride composition and polymer based high thermal conductivity molding compound
US6278192B1 (en) * 1998-07-17 2001-08-21 Fujitsu Limited Semiconductor device with encapsulating material composed of silica
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US20030151030A1 (en) * 2000-11-22 2003-08-14 Gurin Michael H. Enhanced conductivity nanocomposites and method of use thereof
US20030155639A1 (en) * 2002-02-20 2003-08-21 Sharp Kabushiki Kaisha Solid-state imaging device, method for producing same, and mask
US20030183418A1 (en) * 2001-10-09 2003-10-02 Castro Abram M. Electrical circuit and method of formation
WO2003088315A2 (en) * 2002-04-11 2003-10-23 Honeywell International Inc. Thermally conductive coating compositions, methods of production and uses thereof
WO2004008497A2 (en) * 2002-07-15 2004-01-22 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
US20050016714A1 (en) * 2003-07-09 2005-01-27 Chung Deborah D.L. Thermal paste for improving thermal contacts

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4265755A (en) 1979-08-23 1981-05-05 Bon Aqua, Inc. Magnetic fluid treating unit
EP0151490B1 (de) 1984-02-09 1991-01-16 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung von ultrafeinen Keramikpartikeln
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US6111306A (en) * 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US20080035370A1 (en) * 1999-08-27 2008-02-14 Lex Kosowsky Device applications for voltage switchable dielectric material having conductive or semi-conductive organic material
JP3632558B2 (ja) 1999-09-17 2005-03-23 日立化成工業株式会社 封止用エポキシ樹脂組成物及び電子部品装置
US6284959B1 (en) 2000-04-04 2001-09-04 Kathy Lord Nicolosi Practice percussion assembly
EP1146591A2 (de) * 2000-04-10 2001-10-17 Hitachi, Ltd. Absorber für elektromagnetische Wellen, Herstellungsverfahren und Gerät, das denselben verwendet
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US20040217472A1 (en) * 2001-02-16 2004-11-04 Integral Technologies, Inc. Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US20030002271A1 (en) * 2001-06-27 2003-01-02 Nokia Corporation Integrated EMC shield for integrated circuits and multiple chip modules
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US6940153B2 (en) * 2003-02-05 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic shielding for magnetic random access memory card
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US6838776B2 (en) * 2003-04-18 2005-01-04 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
US20060003580A1 (en) * 2004-06-30 2006-01-05 Goh Hun S Under bump metallurgy process on passivation opening
CN101496167A (zh) * 2005-11-22 2009-07-29 肖克科技有限公司 用于过电压保护的包括电压可变换材料的半导体器件

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4265775A (en) * 1979-08-16 1981-05-05 International Business Machines Corporation Non-bleeding thixotropic thermally conductive material
US5011872A (en) * 1987-12-21 1991-04-30 The Carborudum Company Thermally conductive ceramic/polymer composites
US5681883A (en) * 1996-03-05 1997-10-28 Advanced Ceramics Corporation Enhanced boron nitride composition and polymer based high thermal conductivity molding compound
US6278192B1 (en) * 1998-07-17 2001-08-21 Fujitsu Limited Semiconductor device with encapsulating material composed of silica
US20030151030A1 (en) * 2000-11-22 2003-08-14 Gurin Michael H. Enhanced conductivity nanocomposites and method of use thereof
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US20030183418A1 (en) * 2001-10-09 2003-10-02 Castro Abram M. Electrical circuit and method of formation
US20030155639A1 (en) * 2002-02-20 2003-08-21 Sharp Kabushiki Kaisha Solid-state imaging device, method for producing same, and mask
WO2003088315A2 (en) * 2002-04-11 2003-10-23 Honeywell International Inc. Thermally conductive coating compositions, methods of production and uses thereof
WO2004008497A2 (en) * 2002-07-15 2004-01-22 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
US20050016714A1 (en) * 2003-07-09 2005-01-27 Chung Deborah D.L. Thermal paste for improving thermal contacts

Also Published As

Publication number Publication date
US7759805B2 (en) 2010-07-20
US7830026B2 (en) 2010-11-09
US20080142932A1 (en) 2008-06-19
DE102005045767A1 (de) 2007-05-24
US20070069353A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
DE102005045767B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
WO2006058510A1 (de) Halbleiterbauteil mit einem eine passivierungsschicht aufweisenden halbleiterchip sowie verfahren zur herstellung desselben
DE102006001792B4 (de) Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
EP0992042B1 (de) Nichtlinearer widerstand mit varistorverhalten und verfahren zur herstellung dieses widerstands
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE102006001600B3 (de) Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
DE19951752A1 (de) Elektrische Vorrichtung und Verfahren zu ihrer Herstellung
DE10130517C2 (de) Hochspannungsmodul und Verfahren zu dessen Herstellung
WO2006034682A1 (de) Halbleiterbauteil mit in kunststoffgehäusemasse eingebetteten halbleiterbauteilkomponenten
DE102018109013A1 (de) Formmasse und halbleiter-package mit formmasse
DE102015101561B4 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102013102482A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2009152790A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2003096389A2 (de) Zur wenigstens teilweisen beschichtung mit einer substanz bestimmter metallgegenstand
DE102011053099A1 (de) Verfahren zum Füllen eines Kontaktlochs in einer Chip-Gehäuse-Anordnung und Chip-Gehäuse-Anordnungen
DE102004043020B3 (de) Bonddraht und Bondverbindung
DE69839043T2 (de) Halblerteranordnung und verfahren zur herstellung
DE102015100868B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE10345157B4 (de) Wärmeleitende Verpackung von elektronischen Schaltungseinheiten
DE102004035368B4 (de) Substrat mit Leiterbahnen und Herstellung der Leiterbahnen auf Substraten für Halbleiterbauteile
WO2013144135A2 (de) Endenglimmschutzvorrichtung und verfahren zum herstellen einer wärmeleitfähigen schicht auf einem endenglimmschutz
DE102021104671A1 (de) Füllstoffpartikel mit morphologischer Haftvermittlerhülle auf einem Kern
DE102004047033A1 (de) Substrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023280000

Ipc: H01L0021560000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023280000

Ipc: H01L0021560000

Effective date: 20111118

Free format text: PREVIOUS MAIN CLASS: H01L0023280000

Ipc: H01L0021560000

R082 Change of representative

Representative=s name: SCHWEIGER & PARTNER, DE

Representative=s name: SCHWEIGER & PARTNER, 80333 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120306

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20120306

R082 Change of representative

Representative=s name: SCHWEIGER & PARTNERS, DE

Effective date: 20120306

Representative=s name: SCHWEIGER & PARTNER, DE

Effective date: 20120306

Representative=s name: SCHWEIGER & PARTNER, 80333 MUENCHEN, DE

R020 Patent grant now final

Effective date: 20120630

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: SCHWEIGER & PARTNERS, DE

Representative=s name: SCHWEIGER & PARTNER, DE

R082 Change of representative

Representative=s name: SCHWEIGER, MARTIN, DIPL.-ING. UNIV., DE