DE102010041129A1 - Multifunktionssensor als PoP-mWLP - Google Patents

Multifunktionssensor als PoP-mWLP Download PDF

Info

Publication number
DE102010041129A1
DE102010041129A1 DE102010041129A DE102010041129A DE102010041129A1 DE 102010041129 A1 DE102010041129 A1 DE 102010041129A1 DE 102010041129 A DE102010041129 A DE 102010041129A DE 102010041129 A DE102010041129 A DE 102010041129A DE 102010041129 A1 DE102010041129 A1 DE 102010041129A1
Authority
DE
Germany
Prior art keywords
component
layer
electrically conductive
conductor layer
conductive regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010041129A
Other languages
English (en)
Inventor
Ulrike Scholz
Ralf Reichenbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102010041129A priority Critical patent/DE102010041129A1/de
Priority to JP2013528571A priority patent/JP5714112B2/ja
Priority to PCT/EP2011/063070 priority patent/WO2012038127A1/de
Priority to CN201180045209.4A priority patent/CN103098201B/zh
Priority to US13/825,436 priority patent/US8987921B2/en
Priority to EP11739047.6A priority patent/EP2619792A1/de
Publication of DE102010041129A1 publication Critical patent/DE102010041129A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Bauteils, welches mindestens ein mikro- oder nanostrukturiertes Bauelement (1) umfasst. Im Rahmen des erfindungsgemäßen Verfahrens wird mindestens ein mikro- oder nanostrukturiertes Bauelement (1) mit mindestens einem zur Kontaktierung vorgesehenen Bereich (2) auf einen Träger (3) aufgebracht, wobei das Bauelement (1) derart auf den Träger (3) aufgebracht wird, dass mindestens ein zur Kontaktierung vorgesehener Bereich (2) des Bauelements (1) an den Träger (3) angrenzt. Danach wird das Bauelement (1) mit einer Umhüllmasse (4) umhüllt und der Bauelement-Umhüllmassen-Verbund (5) von dem Träger (3) abgelöst. Dann wird eine erste, elektrisch leitfähige Bereiche umfassenden Schicht (6) auf die zuvor an den Träger (3) angrenzende Seite des Bauelement-Umhüllmassen-Verbundes (5) aufgebracht. Davor, danach oder gleichzeitig damit wird mindestens eine Durchgangsöffnung (7) durch die Umhüllmasse (4) eingebracht. Danach wird eine Leiterschicht auf die Oberfläche der Durchgangsöffnung (7) und zumindest auf einen Abschnitt der ersten elektrisch leitfähigen Bereiche umfassenden Schicht (6) derart aufgebracht, dass die Leiterschicht (8) einen zur Kontaktierung vorgesehenen Bereich (2) elektrisch kontaktiert, um einen Durchkontakt (7) zu generieren, welcher eine platzsparende Kontaktierung ermöglicht. Darüber hinaus betrifft die vorliegende Erfindung ein derartiges Bauteil.

Description

  • Stand der Technik
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Bauteils mit mindestens einem ersten mikro- oder nanostrukturierten Bauelement sowie ein derartiges Bauteil.
  • In der Bauelementetechnologie wird für eine hohe Integrationsdichte von mehreren Funktionen vermehrt eine Package-on-Package(POP)-Technologie eingesetzt. Diese bietet gegenüber dem System-in-Package(SiP)-Ansatz den großen Vorteil, dass auf Designänderungen einzelner Komponenten wesentlicher flexibler reagiert werden kann.
  • Eine Packagevariante ist das eWLB (Embedded Wafer Level BGA Technology), die beispielsweise in der DE 102 006 001 429 A1 beschrieben wird.
  • Halbleiterbauteile, die als sogenannte Flipchipbauteile oder als WLP-Bauteile (Wafer Level Package) bekannt sind, werden mit ihren Flipchipkontakten als nackte Halbleiterchips auf übergeordneten Schaltungsplatinen angebracht oder werden mit einer dünnen Polymerschutzschicht vor dem Aufbringen auf die übergeordnete Schaltungsplatine überzogen.
  • Bei einer Vielzahl von verschiedenen Chips resultiert bei dem eWLB-Verfahren eine nebeneinander angeordnete Bestückung der Chips auf einem Träger. Durch diese Anordnung kommt es zu einem hohen lateralen Platzbedarf. Daher besteht hier die Notwendigkeit zumindest einzelne Chips übereinander zu stapeln und diese mittels von Durchkontakten miteinander zu verbinden.
  • Offenbarung der Erfindung
  • Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines Bauteils, welches mindestens ein mikro- oder nanostrukturiertes Bauelement umfasst, umfassend die Schritte:
    • a) Aufbringen mindestens eines mikro- oder nanostrukturierten Bauelements mit mindestens einem zur Kontaktierung vorgesehenen Bereich auf einen Träger, wobei das Bauelement derart auf den Träger aufgebracht wird, dass mindestens ein zur Kontaktierung vorgesehener Bereich des Bauelements an den Träger angrenzt;
    • b) Umhüllen, insbesondere teilweises oder vollständiges Umhüllen, des Bauelements mit einer Umhüllmasse;
    • c) Ablösen des Bauelement-Umhüllmassen-Verbundes, insbesondere aus Verfahrensschritt b), von dem Träger;
    • d) Aufbringen einer ersten, elektrisch leitfähige Bereiche umfassenden Schicht auf die zuvor an den Träger angrenzende Seite des Bauelement-Umhüllmassen-Verbundes;
    • e) Einbringen mindestens einer Durchgangsöffnung durch die Umhüllmasse; und
    • f) Aufbringen, einer Leiterschicht auf die Oberfläche der Durchgangsöffnung und zumindest auf einen Abschnitt der ersten, elektrisch leitfähigen Bereiche umfassenden Schicht derart, dass die Leiterschicht einen zur Kontaktierung vorgesehenen Bereich elektrisch kontaktiert.
  • Ein mikro- oder nanostrukturiertes Bauelement im Sinne der vorliegenden Erfindung kann insbesondere ein Bauelement mit internen Strukturabmessungen im Bereich von ≥ 1 nm bis ≤ 200 μm sein. Unter den internen Strukturabmessungen können hierbei die Abmessungen von Strukturen innerhalb des Bauelements, wie zum Beispiel Streben, Stege oder Leiterbahnen, verstanden werden. Das mikro- oder nanostrukturierte Bauelement kann einen Bereich beziehungsweise eine Fläche umfassen, welche/r zur elektrischen Kontaktierung des Bauelements, beispielsweise mit einem weiteren mikro- oder nanostrukturierten Bauelement, vorgesehen ist. Solch ein Bereich kann auch als aktive Fläche, Anschlusspad oder (Anschluss)kontakt bezeichnet werden. Diese mikro- oder nanostrukturierten Bauelemente können unter anderem integrierte Schaltungen, Sensorelemente, passive Bauelemente, keramische Kondensatoren, Widerstände oder Aktoren umfassen.
  • Unter einer „Leiterschicht” kann im Sinn der vorliegenden Erfindung insbesondere eine Schicht aus einem elektrisch leitfähigen Material verstanden werden. Zum Beispiel kann die Leiterschicht aus einem Metall, einer Metallmischung oder einem elektrisch leitfähigen Polymer oder einer Schichtabfolge davon ausgebildet sein. Beispielsweise kann die Leiterschicht mindestens ein Material umfassen, welches ausgewählt ist aus der Gruppe, bestehend aus Aluminium, Kupfer, Silber, Gold, Nickel, Palladium, Platin, Chrom, Silicium, Titan, Titannitrid, elektrisch leitfähigen Polymeren und Mischungen und Schichtabfolgen davon, insbesondere Kupfer, Nickel, Gold und/oder Palladium.
  • Im Rahmen des erfindungsgemäßen Verfahrens kann der Verfahrensschritt e) vor, nach oder gleichzeitig mit dem Verfahrensschritt c) oder d) erfolgen.
  • Durch das erfindungsgemäße Verfahren können vorteilhafterweise Bauteile hergestellt werden, die auf einer Package-on-Package(PoP)-Technologie in Verbindung mit dem Wafermolden und einer Umverdrahtungstechnologie, beispielsweise Dünnschichttechnologie und/oder RCC(Resin-Coated-Copper)-Technologie, beruhen. Die daraus resultierenden Bauteile, auch Module genannt, weisen eine miniaturisierte und kostengünstige Verpackung auf. Durch das Aufbringen der Leiterschicht auf die Oberfläche der Durchgangsöffnung, beispielsweise mittels nasschemischer Verfahren, wie galvanischer Metallabscheidung, kann vorteilhafterweise ein Durchkontakt ausgebildet werden. Gleichermaßen kann durch das Aufbringen der Leiterschicht auf den zuvor freigelegten, zur Kontaktierung vorgesehenen Bereich des Bauelementes das Bauelement vorteilhafterweise elektrisch kontaktiert werden. Zudem können beim Aufbringen der Leiterschicht vorteilhafterweise gleichzeitig leitfähige Bereiche innerhalb der leitfähige Bereiche umfassenden Schicht mit dem Durchkontakt und/oder dem Bauelement elektrisch verbunden werden.
  • Im Rahmen des Verfahrensschritts a) können sowohl die zur Kontaktierung vorgesehenen Bereiche des Bauelementes als auch andere Teilbereiche des Bauelementes gleichermaßen eine Seite des Trägers kontaktieren. Das Aufbringen des Bauelementes kann mit einer automatischen Bestückungsmaschine durchgeführt werden. Zusätzlich kann das Aufbringen des Bauelementes durch Erhitzen des Trägers und/oder der Bauelemente erleichtert werden.
  • Das Material des Trägers kann beispielsweise ausgewählt sein aus der Gruppe, bestehend aus Keramiken, Metallen oder hochschmelzenden Kunststoffen. Der Träger kann in diesem Verfahren als Basis für Batchtechnologien verwendet werden.
  • Der Träger kann eine aufgebrachte Verbindungsschicht zum Fixieren von aufgebrachten mikro- oder nanostrukturierten Bauelementen auf dem Träger in einer bevorzugten Anordnung umfassen. Die Verbindungsschicht kann beispielsweise gleichmäßig auf einer Seite des Trägers aufgebracht sein. Die verwendete Verbindungsschicht kann eine zersetzungsfreie Temperaturstabilität bis zu 200°C aufweisen. Hierbei ist es möglich, dass die Verbindungsschicht eine Klebe- und/oder Laminierungsfolie umfasst. Alternativ dazu kann die Verbindungsschicht auf den Träger aufgeschleudert oder durch Sprühbelacken aufgetragen werden.
  • Im Rahmen des Verfahrensschritts b) kann die Umhüllmasse das Bauelement und gegebenenfalls die an das Bauelement angrenzenden Teilbereiche des Trägers überziehen. Insbesondere kann durch das Umhüllen des Bauelements mit der Umhüllmasse ein Verbund aus mindestens einem Bauelement, beispielsweise aus zwei oder mehr Bauelementen, und der Umhüllmasse erhalten werden, welcher im Rahmen der vorliegenden Erfindung als Bauelement-Umhüllmassen-Verbund bezeichnet wird. Vorzugsweise wird das Bauelement derart mit der Umhüllmasse umhüllt, dass das Bauelement in eine Schicht aus Umhüllmasse integriert wird. Vorzugsweise weist dabei die Umhüllmassenschicht eine Schichtdicke auf, welche gleich groß oder größer als die Bauhöhe des größten Bauelements ist. Durch eine Umhüllmasse deren Schichtdicke größer als die Bauhöhe des größten Bauelements ist, kann gewährleistet werden, dass das Bauelement nicht aus dem Bauelement-Umhüllmassen-Verbund herausragt. Dies hat wiederum den Vorteil, dass der Bauelement-Umhüllmassen-Verbund besser stapelbar ist. In einer weiteren Alternative kann das Bauelement derart in die Umhüllmasse integriert werden, dass die dem Träger abgewandte Seite des Bauelements nach dem Umhüllen freiliegt.
  • Im Rahmen der vorliegenden Erfindung kann das „Umhüllen” durch ein Verfahren des Umspritzens, Spritzpressens, Vergießens, Spritzgießens, Laminierens beziehungsweise Verfahren, welche auch im deutschsprachigen Raum mit den englischen Fachbegriffen: Molding, Transfer Molding, Potting, Injection Molding, Sheet Molding, Compression Molding, Liquid Molding bezeichnet werden, sowie Kombinationen davon, erfolgen. Das Umhüllen kann auch ein zumindest teilweises Umhüllen beinhalten, wobei beispielsweise eine Seite des Bauelementes von der Umhüllmasse freigestellt bleibt.
  • Die Umhüllmasse kann auch als Vergussmasse, Kunststoffgehäusemasse, Moldcompound-Komponente, Vergießmasse, Spritzpressmasse, Umspritzmasse, Moldmasse und/oder Pressmasse bezeichnet werden. Die Umhüllmasse kann mindestens eine Komponente ausgewählt aus der Gruppe bestehend aus Epoxidharzen, Polyacrylaten, Polyoxymethylenen und/oder Silikonen umfassen. Darüber hinaus kann die Umhüllmasse Füllstoffe umfassen. Auf diese Weise können die Materialeigenschaften der Umhüllmasse vorteilhafterweise eingestellt werden. Vorzugsweise weist die verwendete Umhüllmasse eine möglichst geringe elektrische Leitfähigkeit auf, beziehungsweise ist elektrisch isolierend.
  • Des Weiteren kann die Umhüllmasse insbesondere einen niedrigen Wärmeleitkoeffizienten, beispielsweise von ≤ 2,0 Wm–1K–1, aufweisen. Des Weiteren kann die Umhüllmasse eine geringe Schrumpfung beim Härtevorgang aufweisen. Insbesondere kann die Umhüllmasse homogen sein. Weiterhin kann die Umhüllmasse einen ähnlichen Temperaturausdehnungskoeffizienten wie das umhüllte Bauelement, beispielsweise aus Silizium, aufweisen. Dabei kann ähnlich insbesondere bedeuten, dass sich der Temperaturausdehnungskoeffizient der Umhüllmasse und des Bauelements um kleiner oder gleich dem Faktor zehn unterscheidet. Ebenso kann die Umhüllmasse insbesondere ein hohes Elastizitätsmodul und/oder eine hohe Glasübergangstemperatur, beispielsweise von ≥ 120°C aufweisen.
  • Im Anschluss an das Umhüllen mit der Umhüllmasse kann die erhaltene Anordnung erhitzt werden. Unter erhaltener Anordnung sind hierbei beispielsweise die aus den vorherigen Verfahrensschritten erhaltenen umhüllten Bauelemente und die Umhüllmasse zu verstehen. Beispielsweise kann dabei die Anordnung vor oder nach dem Ablösen von dem Träger vollständig aushärten. Insbesondere kann die Anordnung nach dem Ablösen von dem Träger erhitzt werden Dieser Schritt wird auch als Post-Mold-Cure (PMC) Schritt bezeichnet. Der PMC-Schritt kann innerhalb der vorliegenden Erfindung benutzt werden, um eine Aushärtung und Endvernetzung der Umhüllmasse zu erreichen.
  • Im Rahmen des Verfahrensschritts c) wird der Bauelement-Umhüllmassen-Verbund beziehungsweise die Umhüllmasse mit dem Bauelement vorzugsweise als Einheit von dem Träger gelöst.
  • Der Verfahrensschritt d) kann sowohl einen als auch mehrere Verfahrensschritte umfassen. Die elektrisch leitfähige Bereiche umfassende Schicht kann beispielsweise mindestens eine elektrisch leitfähige Lage und mindestens eine elektrisch isolierende Lage umfassen. Insbesondere kann im Verfahrensschritt d) die elektrisch leitfähige Bereiche umfassende Schicht derart aufgebracht werden, dass eine elektrisch isolierende Lage dem Verbund zugewandt ist und/oder eine elektrisch leitfähige Lage vom Verbund abgewandt ist. Neben der elektrisch leitfähigen Lage und der elektrisch isolierenden Lage kann die elektrisch leitfähige Bereiche umfassende Schicht weitere Lagen umfassen. Dabei kann das Material einer Lage in das Material einer anderen Lage teilweise oder vollständig eingebettet sein. Insbesondere kann die elektrisch leitfähige Bereiche umfassende Schicht eine strukturierte, elektrisch leitfähige Lage aufweisen. Beispielsweise kann die elektrisch leitfähige Lage derart strukturiert sein, dass sie Leiterbahnen und gegebenenfalls Justiermarken, insbesondere für die Platzierung von Bauelementen, umfasst. Zum Beispiel kann die elektrisch leitfähige Bereiche umfassende Schicht zwei elektrisch isolierende Lagen und eine dazwischen angeordnete strukturierte, elektrisch leitfähige Lage aufweisen.
  • Die elektrisch leitfähige Lage der elektrisch leitfähige Bereiche umfassenden Schicht kann insbesondere mindestens ein Material umfassen, welches ausgewählt ist aus der Gruppe, bestehend aus Aluminium, Kupfer, Silber, Gold, Nickel, Palladium, Platin, Chrom, Silicium, Titan, Titannitrid, elektrisch leitfähigen Polymeren sowie Mischungen, Legierungen und Schichtabfolgen davon, insbesondere Kupfer, Nickel, Gold und/oder Palladium. Diese Materialien können neben ihrer guten Leitfähigkeit und Strukturierbarkeit einen hohen Wärmeleitfähigkeitskoeffizienten aufweisen, der die beim Betrieb entstehende Wärme gut ableiten kann.
  • Die elektrisch leitfähige Bereiche umfassende Schicht kann dabei eine kleinere oder gleichgroße Fläche als die zuvor an den Träger angrenzende Seite des Bauelement-Umhüllmassen-Verbundes aufweisen. Insbesondere kann die elektrisch leitfähige Bereiche umfassende Schicht und die zuvor an den Träger angrenzende Seite des Bauelement-Umhüllmassen-Verbundes einander teilweise oder vollflächig, insbesondere vollflächig, kontaktieren. Auf diese Weise können die Bauelemente besser gestapelt werden. Zudem kann dabei gegebenenfalls auf Reinraumbedingungen verzichtet werden.
  • Beispielsweise kann die elektrisch leitfähige Bereiche umfassende Schicht mittels Dünnschichttechnologie, beispielsweise in zwei oder mehreren Schritten, aufgebracht werden. Beispielsweise kann zuerst eine elektrisch isolierende Lage aufgebracht werden. Diese kann sowohl strukturiert als auch flächig sein. Anschließend kann eine elektrisch leitfähige Lage auf die elektrisch isolierende Lage aufgebracht werden. Diese kann ebenfalls strukturiert oder flächig sein. Die Lagen können beispielsweise durch Aussparungen strukturiert aufgebracht werden. Es ist jedoch ebenso möglich nach dem Aufbringen Aussparungen einzubringen und die Lagen auf diese Weise zu strukturieren. Diese Aussparungen können beim Aufbringen einer weiteren, beispielsweise elektrische leitenden oder isolierenden, insbesondere elektrisch leitenden, Lage wiederum mit dem Material der weiteren Lage, beispielsweise dem elektrisch leitenden oder isolierenden Material der weiteren Lage, gefüllt werden. Insbesondere kann die erste, elektrisch leitfähige Bereiche umfassende Schicht mindestens eine elektrisch leitfähige Lage und mindestens eine elektrisch isolierende Lage aufweisen. Zum Beispiel kann die erste, elektrisch leitfähige Bereiche umfassende Schicht derart auf den Bauelement-Umhüllmassen-Verbund aufgebracht werden, dass eine elektrisch isolierende Lage dem Verbund zugewandt ist. Dabei kann im Verfahrensschritt f) das Aufbringen einer Leiterschicht derart ausgeführt werden, dass die Leiterschicht einen zur Kontaktierung vorgesehenen Bereich eines Bauelements indirekt über die elektrisch leitfähige Lage der elektrisch leitfähige Bereiche umfassenden Schicht elektrisch kontaktiert.
  • Alternativ dazu kann eine elektrisch leitfähige Bereiche umfassende Schicht, insbesondere durch RCC-Technologie, beispielsweise in einem Verfahrensschritt, aufgebracht werden. Dabei kann eine elektrisch isolierende Lage dem Verbund zugewandt sein. Die RCC-Schicht kann anschließend mittels Ätzverfahren und/oder Laserverfahren, beispielsweise durch Einbringen von einer oder mehreren Ausnehmungen, strukturiert werden. Insbesondere kann in die elektrisch leitfähige Bereiche umfassende Schicht, insbesondere RCC-Schicht, in einem Verfahrensschritt zwischen den Verfahrensschritten d) und f) mindestens eine Ausnehmung derart eingebracht werden, dass mindestens ein zur Kontaktierung vorgesehener Bereich des Bauelements freigelegt wird. Dabei kann die Leiterschicht auf die Oberfläche der Durchgangsöffnung, einen Abschnitt der elektrisch leitfähige Bereiche umfassenden Schicht und den zuvor freigelegten, zur Kontaktierung vorgesehenen Bereich des Bauelements aufgebracht werden. Insbesondere im Fall einer RCC-Schicht, kann im Verfahrensschritt f) das Aufbringen der Leiterschicht derart ausgeführt werden, dass die Leiterschicht einen zur Kontaktierung vorgesehenen Bereich direkt elektrisch kontaktiert.
  • In Verfahrensschritt e) kann das Einbringen der Durchgangsöffnung mittels eines photolithographischen Verfahrens, mechanischen Bohrens und/oder eines Laserverfahrens erfolgen. Dabei kann die Ausnehmung durch mindestens eine elektrisch leitfähige Lage und/oder durch mindestens eine elektrisch isolierende Lage gehen. Im Verfahrensschritt e) wird vorzugsweise die Durchgangsöffnung an einer Stelle beziehungsweise an Stellen erzeugt, an denen in einem späteren Verfahrensschritt die Vereinzelung vorgenommen wird. Beispielsweise kann die Durchgangsöffnung durch die Umhüllmasse und die elektrisch leitfähige Bereiche umfassende Schicht eingebracht werden. Insbesondere kann die Durchgangsöffnung derart eingebracht werden, dass sich diese von der Seitenfläche des Verbundes, auf welche die erste, elektrisch leitfähige Bereiche umfassende Schicht aufgebracht ist, zur gegenüberliegenden Seite des Verbundes erstreckt. Da die Durchgangsöffnungen zusammen mit der in Verfahrensschritt f) aufgebrachten Leiterschicht Durchkontakte ausbilden können, hat dies den Vorteil, dass beim Vereinzeln die Durchkontakte durchtrennt, beispielsweise halbiert oder geviertelt, werden und eine Vielzahl von Durchkontakten entsteht. So kann vorteilhafterweise sowohl die laterale Ausdehnung (Footprint) des Bauteils als auch der Fertigungsaufwand reduziert werden. Ein weiterer Vorteil von beim Vereinzeln durchtrennten Durchkontakten kann in der Möglichkeit einer einfachen Kontaktierung des Bauteils an dieser Stelle sowie der optischen, beispielweise automatisierten, Qualitätskontrolle liegen. Darüber hinaus können die Durchkontakte, welche auch als TMVs (Through-Mold Vias) bezeichnet werden können, ein höheres Aspektverhältnis als die aus dem Stand der Technik bekannten Blind-Vias aufweisen.
  • Vorzugsweise entspricht das Material der in Verfahrensschritt f) aufgebrachten Leiterschicht dem Material der elektrisch leitfähigen Lage der elektrisch leitfähige Bereiche umfassenden Schicht. Durch das Aufbringen einer Leiterschicht auf die Oberfläche der Durchgangsöffnung kann wie bereits erläutert ein Durchkontakt hergestellt werden. Dabei kann ein Durchkontakt einerseits dadurch ausgebildet werden, dass die Oberfläche der Durchgangsöffnung derart mit der Leiterschicht versehen wird, dass die Durchgangsöffnung durchgängig bleibt und eine hülsenartige Leiterschicht in der Durchgangsöffnung ausgebildet wird. Andererseits kann ein Durchkontakt dadurch ausgebildet werden, dass die Oberfläche der Durchgangsöffnung derart mit der Leiterschicht versehen, dass diese die Durchgangsöffnung vollständig ausfüllt. Im Fall einer hülsenartigen Ausgestaltung kann vorteilhafterweise der Materialverbrauch an Leitermaterial verringert und damit die Kosten gesenkt werden.
  • Im Rahmen einer Ausführungsform des Verfahrens wird in Verfahrensschritt d) zusätzlich auf die Seite des Bauelement-Umhüllmassen-Verbundes, welche der zuvor an den Träger angrenzenden Seite gegenüberliegt, eine zweite, elektrisch leitfähige Bereiche umfassende Schicht aufgebracht. Dabei kann analog zu den Erläuterungen im Zusammenhang mit der ersten, elektrisch leitfähige Bereiche umfassenden Schicht vorgegangen werden, auf welche hiermit explizit verwiesen wird. So kann auch die zweite, elektrisch leitfähige Bereiche umfassenden Schicht mindestens eine elektrisch leitfähige Lage und mindestens eine elektrisch isolierende Lage aufweisen und/oder derart aufgebracht werden, dass eine elektrisch isolierende Lage dem Verbund zugewandt ist und/oder eine elektrisch leitfähige Lage vom Verbund abgewandt ist. Insbesondere kann in Verfahrensschritt f) die Leiterschicht zusätzlich zumindest auf einen Abschnitt der zweiten, elektrisch leitfähige Bereiche umfassenden Schicht aufgebracht werden. Auf diese Weise kann das herzustellende Bauteil mit einer Fläche versehen werden, über welche eine elektrische Kontaktierung von weiteren, darauf angeordneten Bauteilen erfolgen kann.
  • Im Rahmen einer weiteren Ausführungsform des Verfahrens umfasst das Verfahren weiterhin den Schritt g) des Leiterbahnstrukturierens durch teilweises Abtragen der Leiterschicht und gegebenenfalls von elektrisch leitfähigen Lagen der ersten und/oder zweiten elektrisch leitfähige Bereiche umfassenden Schicht. Dabei kann das Leiterbahnstrukturieren beispielsweise durch ein photolitographisches Verfahren erfolgen. Dabei können die elektrisch leitfähige Lage der elektrisch leitfähige Bereiche umfassenden Schicht derart teilweise (lateral) abgetragen werden, dass in einem oder mehreren Abschnitten der elektrisch leitfähige Bereiche umfassenden Schicht nur die elektrisch isolierende Lage verbleibt. Vorzugsweise wird die Leiterschicht im Bereich der vormaligen Durchgangsöffnungen nicht abgetragen.
  • In einer weiteren Ausführungsform des Verfahrens umfasst das Verfahren den Schritt h) des Aufbringens einer Isolationsschicht auf und/oder zwischen die leiterbahnstrukturierte Schicht aus Verfahrensschritt g). Die Isolationsschicht kann dabei bereits vorstrukturiert sein oder nach dem Aufbringen strukturiert werden. Beispielsweise kann eine Isolationsschicht zumindest teilweise oder vollständig auf den vorher abgetragenen Bereich aufgebracht werden. Insbesondere kann die Isolationsschicht zumindest auch einen Teilbereich der nicht abgetragenen Leiterschicht und/oder der elektrisch leitfähigen und/oder elektrisch isolierenden Lage der elektrisch leitfähigen Bereiche umfassenden Schicht kontaktieren. Dabei kann die dem Verbund abgewandte Seite der Isolationsschicht die dem Verbund abgewandte Seite der Leiterschicht überragen. Beispielsweise kann die dem Verbund abgewandte Seite der Isolationsschicht die dem Verbund abgewandte Seite der Leiterschicht um ≥ 5 μm bis ≤ 500 μm überragen. Durch eine, die Leiterschicht überragende Isolationsschicht kann vorteilhafterweise eine Isolierung des Bauteils bezüglich eines darauf oder darunter gestapelten anderen Bauteils gewährleistet werden.
  • Das Material der Isolationsschicht kann insbesondere mindestens einen Kunststoff umfassen, welcher ausgewählt ist aus der Gruppe, bestehend aus Polyimid, Benzocyclobuten (BCB), photosensitiven Epoxyharzen, beispielsweise WPR, Polypropylen, Polyethylen, Polyethylenterephthalat, Polyurethan, Silikon und Kombinationen davon.
  • Die Isolationsschicht kann beispielsweise derart strukturiert sein, dass sie benachbart zu der vormaligen Durchgangsöffnung ausgesparte Abschnitte aufweist und die auf der elektrisch leitfähige Bereiche umfassenden Schicht aufgebrachte Leiterschicht freiliegt. In den ausgesparten Abschnitten können vorteilhafterweise Kontaktkörper (Bumps) positioniert werden. Mit Hilfe dieser Kontaktkörper kann vorteilhafterweise das Bauteil elektrisch kontaktiert werden.
  • Im Rahmen einer weiteren Ausführungsform umfasst das Verfahren weiterhin den Schritt i) des Vereinzelns der resultierenden Anordnung derart, dass mindestens eine Trennebene durch mindestens eine Durchgangsöffnung verläuft. Insbesondere kann das Vereinzeln im Schritt i) derart erfolgen, dass mindestens eine Trennebene durch mindestens eine Durchgangsöffnung und parallel zur Durchgangsrichtung dieser Durchgangsöffnung verläuft. Dabei kann das Vereinzeln mittels einer Sägevorrichtung oder eines Lasers durchgeführt werden. Unter Vereinzeln kann zum Beispiel verstanden werden, dass nach diesem Schritt einzelne Einheiten erhalten werden, welche kontaktierbar sind beziehungsweise mit anderen Bauteilen kontaktiert werden können. Beispielsweise können mehrere mikro- oder nanostrukturierte Bauelemente mit einem zur Kontaktierung vorgesehenen Bereich auf den Träger aufgebracht werden, wobei die Bauelemente derart auf den Träger aufgebracht werden, dass mindestens jeweils ein zur Kontaktierung vorgesehener Bereich der Bauelemente an den Träger angrenzt, wobei die Bauelemente mit einer Umhüllmasse umhüllt werden. Dabei können die Bauelemente in einer Ausgestaltung jeweils einzeln oder in Bauteilgruppen mit der Umhüllmasse umhüllt werden. Dabei kann zwischen den einzelnen umhüllten Bauelementen oder Bauelementgruppen zumindest ein Teil des Trägers nicht von der Umhüllmasse bedeckt sein. In einer anderen Ausgestaltung können alle Bauelemente gleichermaßen mit der Umhüllmasse umhüllt werden. Danach können die Bauelement-Umhüllmassen-Verbünde beziehungsweise der Bauelement-Umhüllmassen-Verbund von dem Träger abgelöst werden und eine erste, elektrisch leitfähige Bereiche umfassende Schicht auf die zuvor an den Träger angrenzende Seite der Bauelement-Umhüllmassen-Verbünde beziehungsweise des Bauelement-Umhüllmassen-Verbundes aufgebracht werden. Beispielsweise kann die erste, elektrisch leitfähige Bereiche umfassende Schicht mindestens eine elektrisch leitfähige Lage und mindestens eine elektrisch isolierende Lage aufweisen und beispielsweise derart aufgebracht werden, dass eine elektrisch isolierende Lage dem Verbund zugewandt ist. Danach kann mindestens einer Ausnehmung in die erste, elektrisch leitfähige Bereiche umfassende Schicht derart eingebracht werden, dass mindestens ein zur Kontaktierung vorgesehener Bereich des Bauelements freigelegt wird. Danach kann ein Einbringen mindestens einer Durchgangsöffnung durch die Umhüllmasse und ein Aufbringen einer Leiterschicht auf die Oberfläche der Durchgangsöffnung, die Oberfläche der elektrisch leitfähige Bereiche umfassenden Schicht und den zuvor freigelegten, zur Kontaktierung vorgesehenen Bereich des Bauelementes erfolgen. Zum Beispiel kann bei mehreren vorhandenen Durchgangsöffnungen eine Vereinzelung so durchgeführt werden, dass nach dem Vereinzeln die Durchgangsöffnung jeweils zu einem Bruchteil, beispielsweise zur Hälfte an dem vereinzelten Bauteil vorhanden ist. Somit kann die geteilte, beispielsweise halbierte Durchgangsöffnung, als Durchkontakt für mehrere Bauteile genutzt werden. Dies ermöglicht vorteilhafterweise mehrere Bauteile gleichzeitig als Vielfachnutzen herzustellen. So kann vorteilhaferweise die Prozesskette verkürzt und der Materialverbrauch verringert werden.
  • Es ist möglich, vor dem Vereinzeln i) weitere mikro- oder nanostrukturierte Bauelemente auf die Umhüllmasse aufzubringen. Die weiteren mikro- oder nanostrukturierten Bauelemente können beispielsweise durch Drahtkontakte (Drahtbonds) mit der in den Verfahrensschritten a) bis h) hergestellten Anordnung elektrisch kontaktiert werden. Beispielsweise können weitere auf der Umhüllmasse aufgebrachte Bauelemente durch Drahtkontakte mit dem Bauteil, insbesondere mit einer Leiterschicht des Bauteils, elektrisch verbunden werden. Daran kann sich ein weiteres Umhüllen mit einer Umhüllmasse anschließen, so dass diese weiteren mikro- oder nanostrukturierten Bauelemente und ihre Drahtkontakte von der Umhüllmasse umhüllt sind. In einer weiteren Ausführungsform ist es möglich, weitere Bauelemente auf diesen Verbund zu stapeln und die bisher genannten Verfahrensschritte zu wiederholen. Anschließend können die Bauteilsysteme vereinzelt werden.
  • Insbesondere ist das erfindungsgemäße Verfahren zur Herstellung eines Bauteilsystems aus zwei oder mehr, beispielsweise erfindungsgemäßen, Bauteilen geeignet. Beispielsweise kann dabei ein erstes Bauteil auf ein weiteres Bauteil gestapelt werden. Dabei kann zum Beispiel das zweite Bauteil auf der Oberseite des ersten Bauteils angeordnet oder aufgebracht werden, wobei das zweite Bauteil mittels Kontaktkörpern (Bumps) die Leiterschicht des ersten Bauteils elektrisch kontaktiert. Dabei können die Kontaktkörper des zweiten Bauteils sowohl auf dem Leiterschichtabschnitt im Bereich des Durchkontakts (vormaligen Durchgangsöffnung) als auch auf einem Leiterschichtabschnitt im Bereich der elektrisch leitfähige Bereiche umfassenden Schicht angeordnet sein. So kann das zweite Bauteil vorteilhafterweise über den durch die Durchgangsöffnung und die Leiterschicht ausgebildeten Durchkontakt durch das erste Bauteil elektrisch kontaktiert werden. Das zweite Bauteil kann dabei ebenfalls durch das erfindungsgemäße Verfahren hergestellt werden.
  • Der Abstand zwischen dem ersten und dem zweiten Bauteil kann beispielsweise einen Wert in einem Bereich von ≥ 10 μm bis ≤ 250 μm, insbesondere einen Wert in einem Bereich von ≥ 20 μm bis ≤ 100 μm, aufweisen. Vorteilhafterweise können dadurch Bauteil-Packages mit einer geringen Bauhöhe realisiert werden.
  • Hinsichtlich weiterer Vorteile und Merkmale wird hiermit explizit auf die im Rahmen des erfindungsgemäßen Bauteils sowie der Zeichnungen erläuterten Merkmale und Vorteile verwiesen.
  • Ein weiterer Gegenstand der Erfindung betrifft ein Bauteil, insbesondere elektromechanisches Bauteil, umfassend einen Bauelement-Umhüllmassen-Verbund aus einer Umhüllmassenschicht und mindestens einem mikro- oder nanostrukturierten Bauelement, wobei ein zur Kontaktierung vorgesehener Bereich des Bauelements einen Abschnitt einer ersten Seitenfläche des Verbundes ausbildet. Insbesondere kann dabei das Bauelement derart in die Umhüllmassenschicht integriert sein, dass mindestens ein zur Kontaktierung vorgesehener Bereich des Bauelements einen Abschnitt einer ersten Seitenfläche des Verbundes ausbildet.
  • Weiterhin umfasst das Bauteil eine erste, elektrisch leitfähige Bereiche umfassende Schicht, wobei die elektrisch leitfähige Bereiche umfassende Schicht mit der ersten Seitenfläche des Verbundes verbunden ist. Dabei kann beispielsweise die elektrisch leitfähige Bereiche umfassende Schicht mindestens eine elektrisch leitfähige Lage und mindestens eine elektrisch isolierende Lage umfassen. Dabei kann die elektrisch leitfähige Bereiche umfassende Schicht über eine elektrisch isolierende Lage mit der ersten Seitenfläche des Verbundes verbunden sein.
  • Weiterhin umfasst das Bauteil eine Leiterschicht, welche zumindest einen Abschnitt der ersten, elektrisch leitfähige Bereiche umfassende Schicht und einen Abschnitt einer zweiten, an die erste Seitenfläche angrenzenden Seitenfläche des Verbundes oder die Oberfläche einer Umhüllmassenschichtaussparung, welche sich von der ersten Seitenfläche zu einer dritten, der ersten gegenüberliegenden Seitenfläche des Verbundes erstreckt, bedeckt, wobei die Leiterschicht den zur Kontaktierung vorgesehenen Bereich des Bauelements direkt oder indirekt über die elektrisch leitfähige Bereiche umfassende Schicht, insbesondere über die elektrisch leitfähige Lage, elektrisch kontaktiert.
  • Die erste, elektrisch leitfähige Bereiche umfassende Schicht kann beispielsweise mindestens eine elektrisch leitfähigen Lage und mindestens eine elektrisch isolierenden Lage umfassen. Dabei kann die elektrisch leitfähige Bereiche umfassende Schicht über eine elektrisch isolierende Lage mit der ersten Seitenfläche des Verbundes verbunden sein. Dabei kann die elektrisch leitfähige Bereiche umfassende Schicht weiterhin im Abschnitt des zur Kontaktierung vorgesehenen Bereiches des Bauelements ausgespart sein. Die Aussparung kann dabei durch die elektrisch leitfähige Lage und/oder durch die elektrisch isolierende Lage gehen.
  • Die Leiterschicht kann insbesondere zumindest den zur Kontaktierung vorgesehenen Bereich des Bauelements, einen an den zur Kontaktierung vorgesehenen Bereich des Bauelements angrenzenden Abschnitt der ersten, elektrisch leitfähige Bereiche umfassenden Schicht und eine, an diesen Abschnitt der elektrisch leitfähige Bereiche umfassende Schicht angrenzenden zweite Seitenfläche des Verbundes oder die Oberfläche einer an diesen Abschnitt der elektrisch leitfähige Bereiche umfassende Schicht angrenzenden Umhüllmassenschichtaussparung, welche sich von der ersten Seitenfläche des Verbundes zu einer dritten, der ersten gegenüberliegenden Seitenfläche des Verbundes erstreckt, bedecken. Dadurch, dass die Leiterschicht die Oberfläche der Umhüllmassenschichtaussparung bedeckt, kann vorteilhafterweise ein Durchkontakt ausgebildet werden.
  • Gleichzeitig kann dadurch, dass die Leiterschicht den zur Kontaktierung vorgesehenen Bereich des Bauelements bedeckt, das Bauelement vorteilhafterweise elektrisch kontaktiert werden. Zudem können dadurch, dass die Leiterschicht die erste, elektrisch leitfähige Bereiche umfassende Schicht teilweise bedeckt, vorteilhafterweise gleichzeitig leitfähige Bereiche innerhalb der leitfähige Bereiche umfassenden Schicht mit dem Durchkontakt und/oder dem Bauelement elektrisch verbunden werden. So kann vorteilhafterweise das Stapeln und Kontaktieren von mehreren Bauteilen und damit das Herstellen von miniaturisierten Bauelement-Verpackungen erzielt werden.
  • Das Bauteil kann insbesondere übereinander gestapelte Bauelemente, wie in der 5b illustriert, umfassen. Beispielsweise kann eine zu 5b analoge Anordnung aus zwei übereinander gestapelten Bauteilen dadurch hergestellt werden, dass zuerst ein erstes Bauelement von einer Umhüllmasse umhüllt wird, dann der Verbund mit der erfindungsgemäßen Leiterschicht versehen wird, danach ein zweites Bauelement auf die Umhüllmasse oder eine Trägerschicht aufgebracht und mit der Leiterschicht kontaktiert wird und anschließend das zweite Bauelement mit einer Umhüllmasse umhüllt wird. Die Kontaktierung mit der Leiterschicht kann dabei beispielsweise durch Drahtbonds oder Anschlusskörper erfolgen.
  • Im Rahmen einer Ausführungsform umfasst das Bauteil eine zweite, elektrisch leitfähige Bereiche umfassende Schicht, wobei die zweite, elektrisch leitfähige Bereiche umfassende Schicht mit der dritten Seitenfläche des Verbundes verbunden ist, wobei die Leiterschicht weiterhin einen an die zweite Seitenfläche des Verbundes oder einen an die Umhüllmassenschichtaussparung angrenzenden Abschnitt der zweiten elektrisch leitfähige Bereiche umfassenden Schicht bedeckt. Dabei kann die zweite, elektrisch leitfähige Bereiche umfassende Schicht, analog zur ersten, mindestens eine elektrisch leitfähige Lage und mindestens eine elektrisch isolierende Lage umfassen. Gegebenenfalls kann die Leiterschicht die elektrisch isolierende Lage der zweiten elektrisch leitfähigen Bereiche umfassenden Schicht bedecken. Dazu kann beispielsweise die elektrisch leitfähige Lage der zweiten elektrisch leitfähige Bereich umfassenden Schicht teilweise ausgespart sein. Vorteilhafterweise kann dadurch eine weitere Strukturierung auf der zweiten Seitenfläche des Verbundes erfolgen.
  • Im Rahmen einer weiteren Ausführungsform weist die Leiterschicht des erfindungsgemäßen Bauteils im Bereich der ersten und/oder zweiten elektrisch leitfähige Bereiche umfassende Schicht mindestens eine leiterbahnstrukturierende Aussparung auf. Vorteilhafterweise können durch geeignete Anordnung der Aussparungen Leiterbahnen erzeugt werden.
  • Im Rahmen einer weiteren Ausführungsform des erfindungsgemäßen Bauteils weist die erste und/oder zweite elektrisch leitfähige Bereiche umfassende Schicht mindestens eine leiterbahnstrukturierende Aussparung auf. Insbesondere kann dabei die elektrisch leitfähige Lage der ersten und/oder zweiten elektrisch leitfähigen Schicht eine leiterbahnstrukturierende Aussparung aufweisen. Vorteilhafterweise können diese Aussparungen zur Leiterbahnstrukturierung verwendet werden.
  • Im Rahmen einer weiteren Ausführungsform umfasst das Bauteil eine Isolationsschicht. Vorzugsweise füllt die Isolationsschicht die leiterbahnstrukturierenden Aussparungen in der Leiterschicht und/oder der ersten und/oder zweiten elektrisch leitfähige Bereiche umfassenden Schicht aus. Gegebenenfalls kann die Isolationsschicht dabei die an die leiterbahnstrukturierenden Aussparungen angrenzenden Leiterschichtabschnitte bedecken.
  • Vorzugsweise überragt die Isolationsschicht die Leiterschicht, beispielsweise um ≥ 5 μm bis ≤ 500 μm. Auf diese Weise kann die Isolationsschicht zusätzlich zur Isolation von zwei aufeinander gestapelten Bauteilen dienen.
  • Vorzugsweise weist die Isolationsschicht im Bereich der Leiterschicht weiterhin mindestens eine Aussparung zur Aufnahme eines Kontaktkörpers und/oder zur Ausbildung einer Lötstelle auf. So kann die Isolationsschicht zusätzlich als Lötstopp dienen. Beispielsweise kann die Aussparung zur Aufnahme eines Kontaktkörpers und/oder zur Ausbildung einer Lötstelle benachbart zur Umhüllmassenschichtaussparung ausgebildet sein.
  • Insbesondere kann das Bauteil einen Kontaktkörper aufweisen, welcher sich von außen durch eine Aussparung in der Isolationsschicht hindurch erstreckt und mit der Leiterschicht, insbesondere elektrisch und mechanisch, verbunden ist. Unter einem Kontaktkörper kann dabei beispielsweise ein Kontakt, ein Anschlusspad, ein Lötbump, ein Lötball oder ein Lötstelle verstanden werden.
  • Im Rahmen einer weiteren Ausführungsform ist die Leiterschicht im Bereich der Umhüllmassenschichtaussparung hülsenartig ausgebildet. Vorteilhafterweise führt eine hülsenartige Ausbildung zu einem verminderten Materialverbrauch, was zu einer Kostenreduzierung des Bauteils führt.
  • Im Rahmen einer weiteren Ausführungsform ist die Umhüllmassenschichtaussparung mit dem Material der Leiterschicht ausgefüllt.
  • Hinsichtlich weiterer Vorteile und Merkmale wird hiermit explizit auf die im Rahmen des erfindungsgemäßen Verfahrens sowie der Zeichnungen erläuterten Merkmale und Vorteile verwiesen.
  • Ein weiterer Gegenstand der Erfindung betrifft ein Bauteilsystem, wobei das Bauteilsystem mindestens ein erstes erfindungsgemäßes Bauteil oder ein erstes durch ein erfindungsgemäßes Verfahren hergestelltes Bauteil und mindestens ein zweites Bauteil mit mindestens einem zur Kontaktierung vorgesehenen Bereich umfasst, insbesondere wobei der zur Kontaktierung vorgesehene Bereich des zweiten Bauteils die Leiterschicht des ersten Bauteils (direkt oder indirekt) elektrisch kontaktiert. Beispielsweise kann der zur Kontaktierung vorgesehene Bereich des zweiten Bauteils die Leiterschicht des ersten Bauteils indirekt über einen Kontaktkörper elektrisch kontaktieren. Insbesondere braucht das zweite Bauteil bei einer Anordnung von zwei Bauteilen keinen Durchkontakt aufzuweisen. Insofern das zweite Bauteil einen Durchkontakt aufweist, kann ein weiteres drittes Bauteil auf dem zweiten Bauteil über diesen Durchkontakt kontaktiert werden.
  • Im Rahmen einer weiteren Ausführungsform des Bauteilsystems kontaktiert der zur Kontaktierung vorgesehene Bereich des zweiten Bauteils die Leiterschicht des ersten Bauteils auf der dritten und/oder zweiten Seitenfläche des Verbundes elektrisch. Das ermöglicht eine einfache Kontaktierung. Darüber hinaus ermöglicht dies den lateralen und/oder vertikalen Platzbedarf im Package-on Package Verbund zu optimieren.
  • Beispielsweise kann der zur Kontaktierung vorgesehene Bereich des zweiten Bauteils die Leiterschicht des ersten Bauteils im Bereich der Umhüllmassenschichtaussparung beziehungsweise des Durchkontakts elektrisch kontaktieren. Beispielsweise kann der zur Kontaktierung vorgesehene Bereich des zweiten Bauteils die Leiterschicht des ersten Bauteils im Bereich der Umhüllmassenschichtaussparung beziehungsweise des Durchkontakts über einen Kontaktkörper elektrisch kontaktieren. Insbesondere kann der Kontaktkörper dabei über der Umhüllmassenschichtaussparung beziehungsweise dem Durchkontakt positioniert sein. Es ist jedoch ebenso möglich, dass der Kontaktkörper dabei auf einem Bereich der Leiterschicht des ersten Bauteils positioniert ist, welcher zu der Umhüllmassenschichtaussparung beziehungsweise dem Durchkontakt benachbart und/oder beabstandet ist.
  • Insbesondere kann das Bauteilsystem mindestens zwei übereinander gestapelte und/oder nebeneinander angeordnete erfindungsgemäße Bauteile umfassen. Dabei können die lateralen Abmessungen von gestapelten Bauteilen unterschiedlich sein. Eine Kontaktierung der Bauteile kann von einem Bauteil über einen Durchkontakt zu einem anderen Bauteil erfolgen. Vorteilhafterweise kann eine Kontaktierung der in den Bauteilen befindlichen Bauelemente durch die zur Kontaktierung vorgesehenen Bereiche erfolgen, die über die elektrisch leitfähige Bereiche umfassende Schicht mit dem Durchkontakt, insbesondere elektrisch, verbunden sind. Durch diese Kontaktierungsanordnung können vorteilhafterweise unterschiedliche Bauelemente aus den verschiedenen Bauteilen miteinander kontaktiert werden.
  • Beispielsweise kann das Bauteil oder das Bauteilsystem ein Sensor oder ein multifunktionales Sensormodul sein, welches ausgewählt ist aus der Gruppe bestehend aus Drucksensoren, Beschleunigungssensor, Temperatursensor, Drehratensensor, Massenflusssensor, Magnetsensor, Gassensor, Hallsensor, Feuchtigkeitssensor und Kombinationen davon.
  • Zeichnungen
  • Weitere Vorteile und vorteilhafte Ausgestaltungen der erfindungsgemäßen Gegenstände werden durch die Zeichnungen veranschaulicht und in der nachfolgenden Beschreibung erläutert. Dabei ist zu beachten, dass die Zeichnungen nur beschreibenden Charakter haben und nicht dazu gedacht sind, die Erfindung in irgendeiner Form einzuschränken. Es zeigen:
  • 1a–e schematische Querschnitte zur Veranschaulichung einer Variante des erfindungsgemäßen Verfahrens;
  • 2a, 2b schematische Querschnitte zur Veranschaulichung einer weiteren Variante des erfindungsgemäßen Verfahrens;
  • 3 einen schematischen Querschnitt durch eine Ausführungsform eines erfindungsgemäßen Bauteilsystems;
  • 4 einen schematischen Querschnitt durch eine weitere Ausführungsform eines erfindungsgemäßen Bauteilsystems;
  • 5a, 5b schematische Querschnitte zur Veranschaulichung einer weiteren Variante des erfindungsgemäßen Verfahrens; und
  • 6 eine schematische Draufsicht zur Veranschaulichung einer weiteren Variante des erfindungsgemäßen Verfahrens.
  • Die 1a bis 1e zeigen eine Ausführungsform des erfindungsgemäßen Verfahrens.
  • Die 1a zeigt, dass ein erstes 1 und ein zweites 1' mikro- oder nanostrukturiertes Bauelement derart auf einen Träger 3 aufgebracht wurden, dass jeweils zwei zur Kontaktierung vorgesehene Bereiche 2 an den Träger 3 angrenzen. In dieser Ausführungsform sind die mikro- oder nanostrukturierten Bauelemente 1, 1' nebeneinander angeordnet und kontaktieren einander nicht direkt.
  • Die 1b veranschaulicht, dass die Bauelemente 1, 1' mit einer Umhüllmasse 4 unter Ausbildung eines Bauelement-Umhüllmassen-Verbundes 5 umhüllt und von dem Träger (nicht dargestellt) abgelöst wurden. 1b zeigt, dass dabei die unteren Flächen der mikro- oder nanostrukturierten Bauelemente 1, 1' in einer Ebene mit der Unterseite des Verbundes 5 liegen.
  • Die 1c zeigt, dass sowohl auf der Unterseite als auch auf der Oberseite des Verbundes 5 jeweils eine elektrisch leitfähige Bereiche umfassende Schicht 6 aufgebracht wurde. in dieser Ausführungsform umfasst die Schicht zwei Lagen 6a und 6b. Die Lage 6a ist dabei elektrisch isolierend und kontaktiert den Verbund 5. Die Lage 6b ist elektrisch leitend und befindet sich auf der vom Verbund 5 abgewandten Seite der elektrisch leitfähige Bereiche umfassenden Schicht 6. Beispielsweise kann die elektrisch leitende Lage 6b aus einem Metall ausgebildet sein.
  • Die 1d illustriert, dass zwei Durchgangsöffnungen 7 durch die Umhüllmasse 4 und durch die elektrisch leitfähige Bereiche umfassende Schicht 6 eingebracht wurden. Die Durchgangsöffnungen 7 erstrecken sich dabei von der ersten Seitenfläche des Verbundes 5, der Unterseite, zu der dritten Seitenfläche des Verbundes 5, der Oberseite. Die Durchgangsöffnungen 7 werden im Rahmen der vorliegenden Erfindung auch als Umhüllmassenschichtaussparungen 7 bezeichnet.
  • Die 1d veranschaulicht weiterhin, dass vier Ausnehmungen 9 in die erste, elektrisch leitfähige Bereiche umfassende Schicht 6 derart eingebracht wurden, dass die zur Kontaktierung vorgesehenen Bereiche 2 des Bauelements 1 freigelegt wurden. Durch die Ausnehmungen 9 wird somit ein Zugang zu den zur Kontaktierung vorgesehenen Bereichen 2 der Bauelemente 1, 1' geschaffen.
  • Die 1e zeigt, dass eine Leiterschicht 8 auf die Oberfläche der Durchgangsöffnung 7, die Oberfläche der elektrisch leitfähige Bereiche umfassenden Schicht 6 und den zuvor freigelegten, zur Kontaktierung vorgesehenen Bereich 2 des Bauelementes 1 aufgebracht wurde. Dabei wurden im Bereich der Umhüllmassenschichtaussparungen 7 hülsenartige Durchkontakte ausgebildet.
  • Die 2a zeigt, dass nachdem ein Teil der Leiterschicht 8 und ein Teil der elektrisch leitfähigen Lage 6b unter Ausbildung von leiterbahnstrukturierenden Aussparungen abgetragen wurde, eine Isolationsschicht 10 aufgebracht wurde. Dabei füllt die Isolationsschicht 10 die leiterbahnstrukturierenden Aussparungen in der Leiterschicht 8 und der ersten und zweiten elektrisch leitfähige Bereiche umfassenden Schicht 6 aus. Ebenfalls bedeckt die Isolationsschicht 10 die an die leiterbahnstrukturierenden Aussparungen angrenzenden Leiterschichtabschnitte 8. Zudem überragt die Isolationsschicht 10 die Leiterschicht 8. In diesem Beispiel sind die Isolationsschicht 10 und die elektrisch isolierende Lage 6a der elektrisch leitfähige Bereiche umfassenden Schicht 6 aus dem gleichen Material ausgebildet. Weiterhin sind in diesem Beispiel die Leiterschicht 8 und die elektrisch leitfähige Lage 6b der elektrisch leitfähige Bereiche umfassenden Schicht 6 aus dem gleichen Material ausgebildet. Weiterhin zeigt 2a, dass die Isolationsschicht 10 im Bereich der Leiterschicht 8 zwei Aussparungen 11 zur Aufnahme eines Kontaktkörpers beziehungsweise zur Ausbildung von Lötstellen aufweist.
  • Die 2b zeigt einen Kontaktkörper 12, welcher sich von außen durch die Aussparungen 11 in der Isolationsschicht 10 hindurch erstreckt und mit der Leiterschicht 8 elektrisch und mechanisch verbunden ist.
  • Die 3 zeigt einen schematischen Querschnitt durch eine Ausführungsform eines erfindungsgemäßen Bauteilsystems aus einem ersten Bauteil A und einem zweiten Bauteil B, wobei das zweite Bauteil B das erste Bauteil A über einen Kontaktkörper 12 elektrisch kontaktiert.
  • Das erste Bauteil A umfasst in dieser Ausführungsform eine vollständig ausgefüllte Umhüllmassenschichtaussparung 7 (Durchkontakt), wobei sich auf der dritten Seitenfläche des Bauteils A keine elektrisch leitfähige Bereiche umfassende Schicht 6, Leiterschicht 8 und Isolationsschicht 10 befindet.
  • Das zweite Bauteil B umfasst ebenfalls zwei mit einer Umhüllmasse 4 umhüllte mikro- oder nanostrukturierte Bauelemente 1, 1' sowie eine an der Unterseite dieses Bauteils B befindliche elektrisch leitfähige Bereiche umfassende Schicht 6a, 6b, eine Leiterschicht 8, eine Isolationsschicht 10 und Kontaktkörper 12, die das Bauteil A kontaktieren. Diese Kontaktkörper 12 sind insbesondere über jeweils eine mit einer Leiterschicht 8 ausgefüllten Durchgangsöffnung 7 (Durchkontakt) des ersten Bauteils A auf der dritten Seitenfläche des Bauteils A positioniert.
  • Die in 4 gezeigte Ausführung eines erfindungsgemäßen Bauteilsystems unterscheidet sich im Wesentlichen von der in 3 gezeigten Ausführungsform dadurch, dass die dritte Seitenfläche des Bauteils A eine leiterbahnstrukturierte Schicht mit einer Isolationsschicht 10 aufweist und die Umhüllmassenschichtaussparung 7 nur auf der Oberfläche mit der Leiterschicht 8 versehen ist und nicht mit der Leiterschicht 8 ausgefüllt ist. Das Bauteil B kontaktiert über seinen Kontaktkörper 12 die Leiterschicht 8 des Bauteils A an der dritten Seitenfläche des Bauteils A.
  • Die 5a zeigt einen schematischen Querschnitt zur Veranschaulichung einer weiteren Variante des erfindungsgemäßen Verfahrens. 5a veranschaulicht, dass auf ein erfindungsgemäß hergestelltes Bauteil weitere mikro- oder nanostrukturierte Bauelemente 1, 1' aufgebracht wurden und mit der Leiterschicht 8 des Bauteils über Drahtverbindungen 13 elektrisch verbunden wurde. Dabei sind die weiteren mikro- oder nanostrukturierten Bauelemente 1, 1' auf einer Trägerschicht 14 angeordnet.
  • Die 5b veranschaulicht, dass anschließend erneut eine Umhüllmasse 4 aufgebracht wurde, um die weiteren Bauelemente 1, 1' zu Umhüllen und einen Bauelement-Umhüllmassen-Verbund 5 auszubilden. Ebenso zeigt die 5b die hinzugekommenen Kontaktkörper 12. Die gestrichelten Linien zeigen die Trennungslinien für eine anschließende Vereinzelung.
  • Die 6 zeigt eine schematische Draufsicht zur Veranschaulichung einer weiteren Variante des erfindungsgemäßen Verfahrens. Die gestrichelten Linien zeigen die Trennungslinien beim Vereinzeln. Zu erkennen ist die Umhüllmasse 4 und die mit einer Leiterschicht 8 auf ihrer Oberfläche versehenen Durchkontakte 7.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102006001429 A1 [0003]

Claims (14)

  1. Verfahren zur Herstellung eines Bauteils (A), welches mindestens ein mikro- oder nanostrukturiertes Bauelement (1) umfasst, umfassend die Schritte: a) Aufbringen mindestens eines mikro- oder nanostrukturierten Bauelements (1) mit mindestens einem zur Kontaktierung vorgesehenen Bereich (2) auf einen Träger (3), wobei das Bauelement (1) derart auf den Träger (3) aufgebracht wird, dass mindestens ein zur Kontaktierung vorgesehener Bereich (2) des Bauelements (1) an den Träger (3) angrenzt; b) Umhüllen des Bauelements (1) mit einer Umhüllmasse (4); c) Ablösen des Bauelement-Umhüllmassen-Verbundes (5) von dem Träger (3); d) Aufbringen einer ersten, elektrisch leitfähige Bereiche umfassenden Schicht (6) auf die zuvor an den Träger (3) angrenzende Seite des Bauelement-Umhüllmassen-Verbundes (5). e) Einbringen mindestens einer Durchgangsöffnung (7) durch die Umhüllmasse (4); und f) Aufbringen einer Leiterschicht (8) auf die Oberfläche der Durchgangsöffnung (7) und zumindest auf einen Abschnitt der ersten elektrisch leitfähigen Bereiche umfassenden Schicht (6) derart, dass die Leiterschicht (8) einen zur Kontaktierung vorgesehenen Bereich (2) elektrisch kontaktiert.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in Verfahrensschritt d) zusätzlich auf die Seite des Bauelement-Umhüllmassen-Verbundes (5), welche der zuvor an den Träger (3) angrenzenden Seite gegenüberliegt, eine zweite, elektrisch leitfähige Bereiche umfassende Schicht (6) aufgebracht wird, wobei in Verfahrensschritt f) die Leiterschicht (8) zusätzlich zumindest auf einen Abschnitt der zweiten, elektrisch leitfähige Bereiche umfassenden Schicht (6) aufgebracht wird.
  3. Verfahren nach Anspruch 1 oder 2, weiterhin umfassend den Schritt g) des Leiterbahnstrukturierens durch teilweises Abtragen der Leiterschicht (8) und gegebenenfalls von elektrisch leitfähigen Lagen (6b) der ersten und/oder zweiten elektrisch leitfähige Bereiche umfassenden Schicht (6).
  4. Verfahren nach Anspruch 3, weiterhin umfassend den Schritt h) des Aufbringens einer Isolationsschicht (10) auf und/oder zwischen die leiterbahnstrukturierte Schicht (8) aus Verfahrensschritt g).
  5. Verfahren nach den Ansprüchen 1 bis 4, weiterhin umfassend den Schritt i) des Vereinzelns der resultierenden Anordnung derart, dass mindestens eine Trennebene durch mindestens eine Durchgangsöffnung verläuft.
  6. Bauteil, insbesondere elektromechanisches Bauteil (A), umfassend – einen Bauelement-Umhüllmassen-Verbund (5) aus einer Umhüllmassenschicht (4) und mindestens einem mikro- oder nanostrukturierten Bauelement (1), wobei mindestens ein zur Kontaktierung vorgesehener Bereich (2) des Bauelements (1) einen Abschnitt einer ersten Seitenfläche des Verbundes (5) ausbildet, – eine erste, elektrisch leitfähige Bereiche umfassende Schicht (6), wobei die elektrisch leitfähige Bereiche umfassende Schicht (6) mit der ersten Seitenfläche des Verbundes (5) verbunden ist, – eine Leiterschicht (8), welche zumindest einen Abschnitt der ersten, elektrisch leitfähige Bereiche umfassende Schicht (6) und einen Abschnitt einer zweiten an die erste Seitenfläche angrenzenden Seitenfläche des Verbundes oder die Oberfläche einer Umhüllmassenschichtaussparung (7), welche sich von der ersten Seitenfläche zu einer dritten, der ersten gegenüberliegenden Seitenfläche des Verbundes (5) erstreckt, bedeckt, wobei die Leiterschicht (8) den zur Kontaktierung vorgesehenen Bereich (2) des Bauelements (1) direkt oder indirekt über die elektrisch leitfähige Bereiche umfassende Schicht (6) elektrisch kontaktiert.
  7. Bauteil nach Anspruch 6, dadurch gekennzeichnet, dass das Bauteil (A) eine zweite, elektrisch leitfähige Bereiche umfassende Schicht (6) umfasst, wobei die zweite, elektrisch leitfähige Bereiche umfassenden Schicht (6) mit der dritten Seitenfläche des Verbundes (5) verbunden ist, wobei die Leiterschicht (8) weiterhin einen an die zweite Seitenfläche des Verbundes oder einen an die Umhüllmassenschichtaussparung (7) angrenzenden Abschnitt der zweiten elektrisch leitfähige Bereiche umfassenden Schicht (6) bedeckt.
  8. Bauteil nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass – die Leiterschicht (8) im Bereich der ersten und/oder zweiten elektrisch leitfähige Bereiche umfassenden Schicht (6), und/oder – die erste und/oder zweite elektrisch leitfähige Bereiche umfassende Schicht (6), insbesondere die elektrisch leitfähige Lage (6b) der ersten und/oder zweiten elektrisch leitfähigen Schicht (6), mindestens eine leiterbahnstrukturierende Aussparung aufweist.
  9. Bauteil nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass das Bauteil (A) eine Isolationsschicht (10) umfasst.
  10. Bauteil nach Anspruch 9, dadurch gekennzeichnet, dass die Isolationsschicht (10) – die leiterbahnstrukturierende Aussparung in der Leiterschicht (8) und/oder der ersten und/oder zweiten elektrisch leitfähige Bereiche umfassenden Schicht (6) ausfüllt, und/oder – die an die leiterbahnstrukturierende Aussparung angrenzenden Leiterschichtabschnitte (8) bedeckt, und/oder – die Leiterschicht (8) überragt, und/oder – im Bereich der Leiterschicht (8) mindestens eine Aussparung (11) zur Aufnahme eines Kontaktkörpers und/oder zur Ausbildung einer Lötstelle aufweist.
  11. Bauteil nach Anspruch 10, dadurch gekennzeichnet, dass das Bauteil mindestens einen Kontaktkörper (12) aufweist, welcher sich von außen durch eine Aussparung (11) in der Isolationsschicht (10) hindurch erstreckt und mit der Leiterschicht (8), insbesondere elektrisch und mechanisch, verbunden ist.
  12. Bauteil nach einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass – die Leiterschicht (8) im Bereich der Umhüllmassenschichtaussparung (7) hülsenartig ausgebildet ist, oder – die Umhüllmassenschichtaussparung (7) mit dem Material der Leiterschicht (8) ausgefüllt ist.
  13. Bauteilsystem, umfassend mindestens ein erstes Bauteil (A) nach einem der Ansprüche 6 bis 12 oder ein durch ein Verfahren nach einem der Ansprüche 1 bis 5 hergestelltes Bauteil (A) und mindestens ein zweites Bauteil (B) mit mindestens einem zur Kontaktierung vorgesehenen Bereich, wobei der zur Kontaktierung vorgesehene Bereich des zweiten Bauteils (B) die Leiterschicht (8) des ersten Bauteils (A) elektrisch kontaktiert.
  14. Bauteilsystem nach Anspruch 13, dadurch gekennzeichnet, dass der Kontaktkörper (12) des zweiten Bauteils (B) die Leiterschicht (8) des ersten Bauteils (A) auf der dritten und/oder zweiten Seitenfläche des Verbundes (B) kontaktiert.
DE102010041129A 2010-09-21 2010-09-21 Multifunktionssensor als PoP-mWLP Withdrawn DE102010041129A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102010041129A DE102010041129A1 (de) 2010-09-21 2010-09-21 Multifunktionssensor als PoP-mWLP
JP2013528571A JP5714112B2 (ja) 2010-09-21 2011-07-29 ＰｏＰ−ｍＷＬＰとしての多機能センサ
PCT/EP2011/063070 WO2012038127A1 (de) 2010-09-21 2011-07-29 Multifunktionssensor als pop-mwlp
CN201180045209.4A CN103098201B (zh) 2010-09-21 2011-07-29 作为POP-mWLP的多功能传感器
US13/825,436 US8987921B2 (en) 2010-09-21 2011-07-29 Multifunction sensor as PoP microwave PCB
EP11739047.6A EP2619792A1 (de) 2010-09-21 2011-07-29 Multifunktionssensor als pop-mwlp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010041129A DE102010041129A1 (de) 2010-09-21 2010-09-21 Multifunktionssensor als PoP-mWLP

Publications (1)

Publication Number Publication Date
DE102010041129A1 true DE102010041129A1 (de) 2012-03-22

Family

ID=44532813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010041129A Withdrawn DE102010041129A1 (de) 2010-09-21 2010-09-21 Multifunktionssensor als PoP-mWLP

Country Status (6)

Country Link
US (1) US8987921B2 (de)
EP (1) EP2619792A1 (de)
JP (1) JP5714112B2 (de)
CN (1) CN103098201B (de)
DE (1) DE102010041129A1 (de)
WO (1) WO2012038127A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3113222A4 (de) * 2014-08-20 2018-03-21 Shenzhen Goodix Technology Co., Ltd. Chipgehäusungsmodul

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548283B2 (en) * 2012-07-05 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package redistribution layer structure and method of forming same
DE102012224424A1 (de) * 2012-12-27 2014-07-17 Robert Bosch Gmbh Sensorsystem und Abdeckvorrichtung für ein Sensorsystem
EP3198644A4 (de) 2014-09-26 2018-05-23 Intel Corporation Gehäuse einer integrierten schaltung mit drahtgebondetem multichipstapel
FR3042064B1 (fr) * 2015-10-05 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif pour connecter au moins un nano-objet associe a une puce permettant une connexion a au moins un systeme electrique externe et son procede de realisation
US10217728B2 (en) * 2016-11-22 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
EP3399284B1 (de) * 2017-05-03 2019-07-10 Dr. Johannes Heidenhain GmbH Sensoreinheit zur positionsmessung
DE102017219711A1 (de) * 2017-11-07 2019-05-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung von planaren dünnen packages für mems sensoren
JP7231395B2 (ja) * 2018-12-17 2023-03-01 シャープ株式会社 センサホルダおよびそれを備えた空気調和機

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006001429A1 (de) 2006-01-10 2007-03-22 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
EP1636842B1 (de) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stapelbare halbleitervorrichtung und verfahren zu ihrer herstellung
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
DE102004041889B4 (de) * 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
US7902638B2 (en) * 2007-05-04 2011-03-08 Stats Chippac, Ltd. Semiconductor die with through-hole via on saw streets and through-hole via in active area of die
US7750452B2 (en) * 2007-05-04 2010-07-06 Stats Chippac, Ltd. Same size die stacked package having through-hole vias formed in organic material
US7781877B2 (en) 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
US7790576B2 (en) * 2007-11-29 2010-09-07 Stats Chippac, Ltd. Semiconductor device and method of forming through hole vias in die extension region around periphery of die
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
JP2009260165A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 半導体装置
US8338936B2 (en) * 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
GB0817831D0 (en) * 2008-09-30 2008-11-05 Cambridge Silicon Radio Ltd Improved packaging technology
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006001429A1 (de) 2006-01-10 2007-03-22 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3113222A4 (de) * 2014-08-20 2018-03-21 Shenzhen Goodix Technology Co., Ltd. Chipgehäusungsmodul

Also Published As

Publication number Publication date
CN103098201B (zh) 2015-10-14
JP5714112B2 (ja) 2015-05-07
EP2619792A1 (de) 2013-07-31
CN103098201A (zh) 2013-05-08
JP2013537368A (ja) 2013-09-30
US8987921B2 (en) 2015-03-24
WO2012038127A1 (de) 2012-03-29
US20130256919A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102008025223B4 (de) Elektronikbaugruppe mit eingebettetem Chipbaustein und Verfahren zu ihrer Herstellung
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102008050972B4 (de) Verfahren zum Herstellen eines Bauelements
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102009044639B4 (de) Bauelement mit einem Halbleiterchip und Verfahren zur Herstellung eines Moduls mit gestapelten Bauelementen
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102012108305A1 (de) Sensorbauelement und Verfahren
DE102016106137B4 (de) Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102010037292A1 (de) Anordnung und Herstellungsverfahren
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102011001402A1 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102018207217B4 (de) Eingebetteter Widerstands-Kondensator-Film für die Fan-Out-Waferebenen-Konfektionierung und Herstellungsverfahren
DE102008039706A1 (de) Halbleiterbauelement
DE102011000530A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102014105335A1 (de) Mikrofonmodul und Verfahren zu dessen Herstellung
DE102013102230A1 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination