DE10223850B4 - Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse - Google Patents
Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse Download PDFInfo
- Publication number
- DE10223850B4 DE10223850B4 DE2002123850 DE10223850A DE10223850B4 DE 10223850 B4 DE10223850 B4 DE 10223850B4 DE 2002123850 DE2002123850 DE 2002123850 DE 10223850 A DE10223850 A DE 10223850A DE 10223850 B4 DE10223850 B4 DE 10223850B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- package
- housing
- device package
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 230000003287 optical effect Effects 0.000 claims abstract description 79
- 239000000463 material Substances 0.000 claims abstract description 59
- 230000001070 adhesive effect Effects 0.000 claims abstract description 41
- 239000000853 adhesive Substances 0.000 claims abstract description 40
- 229910000679 solder Inorganic materials 0.000 claims description 54
- 239000002245 particle Substances 0.000 claims description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012778 molding material Substances 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 238000010137 moulding (plastic) Methods 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims 3
- 238000007650 screen-printing Methods 0.000 claims 2
- 239000011440 grout Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 28
- 239000000835 fiber Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000000712 assembly Effects 0.000 description 6
- 238000000429 assembly Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 229910008433 SnCU Inorganic materials 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4296—Coupling light guides with opto-electronic elements coupling with sources of high radiant energy, e.g. high power lasers, high temperature light sources
- G02B2006/4297—Coupling light guides with opto-electronic elements coupling with sources of high radiant energy, e.g. high power lasers, high temperature light sources having protection means, e.g. protecting humans against accidental exposure to harmful laser radiation
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/38—Mechanical coupling means having fibre to fibre mating means
- G02B6/3807—Dismountable connectors, i.e. comprising plugs
- G02B6/381—Dismountable connectors, i.e. comprising plugs of the ferrule type, e.g. fibre ends embedded in ferrules, connecting a pair of fibres
- G02B6/3825—Dismountable connectors, i.e. comprising plugs of the ferrule type, e.g. fibre ends embedded in ferrules, connecting a pair of fibres with an intermediate part, e.g. adapter, receptacle, linking two plugs
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/38—Mechanical coupling means having fibre to fibre mating means
- G02B6/3807—Dismountable connectors, i.e. comprising plugs
- G02B6/3873—Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls
- G02B6/3874—Connectors using guide surfaces for aligning ferrule ends, e.g. tubes, sleeves, V-grooves, rods, pins, balls using tubes, sleeves to align ferrules
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/38—Mechanical coupling means having fibre to fibre mating means
- G02B6/3807—Dismountable connectors, i.e. comprising plugs
- G02B6/3897—Connectors fixed to housings, casing, frames or circuit boards
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4239—Adhesive bonding; Encapsulation with polymer material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10121—Optical component, e.g. opto-electronic component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Electromagnetism (AREA)
- Light Receiving Elements (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse, umfassend: Ausbilden eines Drahtbondnagels auf einer elektrischen Kontaktfläche, die sich auf einer oberen Oberfläche des Halbleiterbauelementgehäuses befindet; Aufbringen eines Klebematerials auf den Drahtbondnagel; Anordnen des Gehäuses des optischen Bauelements auf dem Halbleiterbauelementgehäuse derart, dass eine elektrische Kontaktfläche auf dem Gehäuse des optischen Bauelements mit dem Drahtbondnagel und dem auf den Drahtbondnagel aufgebrachten Klebematerial einen Kontakt herstellt; und Härten des Klebematerials, wodurch das Gehäuse des optischen Bauelements fest an dem Halbleiterbauelementgehäuse angebracht wird.
Description
- Die vorliegende Erfindung betrifft Halbleitergehäuse und insbesondere eine Halbleitergehäuseanordnung, die eine richtige Verbindung zwischen einem Chip und einem externen faseroptischen Kabel vorsieht.
- Die meisten Computer- und Datenübertragungsnetzwerke beruhen heute auf einer Kupferverdrahtung, um Daten zwischen Knoten in dem Netzwerk zu übertragen. Da die über den Kupferdraht übertragenen Daten und die innerhalb der Knoten verarbeiteten Daten beide in Form von elektrischen Signalen dargestellt werden, ist die Übertragung von Daten an der Knoten-Kupferdraht-Schnittstelle problemlos. Außer vielleicht einer Pegelumsetzung und einer Signalverstarkung ist keine andere Signalverarbeitung für Daten erforderlich, die über den Kupferdraht übertragen werden, damit sie durch den Knoten decodiert werden. Der Nachteil bei der Verwendung eines Kupferdrahts ist seine relativ niedrige Bandbreite. Die Fähigkeit von Kupfer, Daten zu übertragen, ist im Vergleich zu anderen Medien wie z. B. einer Faseroptik signifikant begrenzt. Folglich verwenden viele der Computer- und Datenubertragungsnetzwerke, die heute aufgebaut werden, einschließlich des Internets, eine faseroptische Verkabelung anstelle eines Kupferdrahts.
- Bei der faseroptischen Verkabelung werden Daten unter Verwendung von Lichtsignalen und nicht elektrischen Signalen übertragen. Eine logische Eins kann beispielsweise durch einen Lichtimpuls mit einer speziellen Dauer dargestellt werden und eine logische Null kann durch die Abwesenheit eines Lichtimpulses für dieselbe Dauer dargestellt werden. Außerdem ist es auch möglich, gleichzeitig mehrere Lichtfarben über einen einzelnen Strang einer optischen Faser zu übertragen, wobei jede Lichtfarbe einen anderen Datenstrom darstellt. Da Licht in einer Faser weniger gedämpft wird als Elektronen, die sich durch Kupfer bewegen, und mehrere Datenstrome gleichzeitig übertragen werden konnen, ist die Bandbreite einer optischen Faser signifikant großer als von Kupfer.
- Obwohl eine faseroptische Verkabelung zum Übertragen von Daten sehr effizient ist, ist die Verwendung von Lichtsignalen zur Verarbeitung von Daten noch sehr schwierig. Daten werden typischerweise übertragen und an verschiedenen Speicherstellen gespeichert, bevor, wahrend und nachdem sie in einem Computer verarbeitet werden. Es besteht noch keine effiziente Art und Weise, Lichtsignale, die Daten darstellen, zu ”speichern”. Netzwerke werden daher für die absehbare Zukunft wahrscheinlich weiterhin eine Faseroptik zur Übertragung von Daten zwischen Knoten und Siliziumchips zum Verarbeiten der Daten innerhalb der Knoten verwenden. Die Schnittstelle zwischen dem faseroptischen Kabel und den Knoten, die die Daten verarbeiten, ist daher problematisch, da Signale zwischen der elektrischen und der Lichtdomäne umgewandelt werden müssen.
- Faseroptische Sendeempfänger, die Lichtsignale von einem faseroptischen Kabel in elektrische Signale umwandeln und umgekehrt, werden als Schnittstelle zwischen einer faseroptischen Leitung und einem Computerknoten verwendet. Ein typischer Sendeempfänger umfaßt ein Substrat, in das Substrat geätzte Nuten, um die einzelnen faseroptischen Stränge aufzunehmen, ein oder mehrere Halbleiterbauelemente, die auf dem Substrat montiert sind, einen oder mehrere diskrete optische Detektoren zum Umwandeln von Lichtsignalen, die über die faseroptischen Kabel empfangen werden, in elektrische Signale, und einen oder mehrere diskrete optische Strahler zum Umwandeln von elektrischen Signalen von den Halbleiterbauelementen in Lichtsignale. Eine Anzahl von faseroptischen Sendeempfängern sind von Hewlett Packard, AMP, Sumitomo, Nortel und Siemens kommerziell erhaltlich. Das Problem bei all diesen faseroptischen Sendeempfängern besteht darin, daß sie teuer und schwierig herzustellen sind. Bei jedem Sendeempfänger müssen die Halbleiterbauelemente, Strahler und optischen Detektoren einzeln auf dem Substrat montiert werden, was ein kostenaufwendiger und zeitaufwendiger Prozeß ist. Dies begrenzt die Anwendungen, in denen eine herkömmliche Kupferverwendung gegen optische Zwischenverbindungen ausgetauscht werden könnte. Ferner beeinflußt die Verwendung von diskreten Strahlern und optischen Detektoren die Leistung des Sendeempfängers nachteilig, da elektrische parasitäre Effekte zwischen diskreten Komponenten Quellen für elektrische Dämpfung von Signalen zwischen den Chips bei Geschwindigkeiten von Gigabit pro Sekunde sind, die im allgemeinen bei solchen Sendeempfängern verwendet werden, und mehr Leistung zum Ansteuern dieser Leiterbahnen verbraucht wird, als für ein integriertes Bauelement erforderlich wäre. Der Formfaktor des optischen Sendeempfängers auf der Leiterplatte ist relativ groß und erleichtert daher die optische Verbindbarkeit zwischen den Leiterplatten und zwischen den Chips nicht.
- Es sind bereits Verfahren zur Verbindung von Halbleiterbauelementen mit anderen Halbleiterbauelementen oder bestimmten Substraten beschrieben worden. Die Patentschrift
DE 693 25 065 T2 , beispielsweise, offenbart ein Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem ein Bild-Sensor-Chip, durch eine beständige und dauerhaft leitfähige Verbindung mit einer Schaltkreis-Leiter-Schicht auf einem lichtdurchlässigen Substrat verbunden wird. Dazu wird eine Schaltkreis-Leiter-Schicht auf dem Substrat ausgebildet und teilweise mit einer plattierten Metallschicht bedeckt. Weiterhin wird eine isolierende fotothermische Harzschicht auf das Substrat aufgebracht. Anschließend wird der Halbleiter-Chip positioniert und derart auf das Substrat aufgebracht, dass die am Chip befindlichen Elektroden, auf denen sogenannte Metall-Bumps ausgebildet sein können, mit der plattierten Metallschicht in Kontakt treten. Abschließend erfolgen zwei getrennte Aushärteschritte, wobei beim zweiten Aushärteschritt durch Schmelzen und erneutes Aushärten der plattierten Metallschicht die Leitfähigkeit sichergestellt wird. - Ein weiteres Verfahren beschreibt die Patentschrift
EP 0 657 932 A2 zur Herstellung eines kompakten Halbleiterbauelementes. Das Halbleiterbauelement besteht aus einem Large-Scale-Integrated Chip, einem Chipträger und einem Substrat mit Leiterbahnen. Der Chipträger wird über Elektroden auf der Oberseite mit den Elektroden des LSI Chips über eine leitfähige Klebeschicht verbunden. Die Klebeschicht kann aus einem anisotopen Material bestehen und wird auf die Elektroden des LSI Chips aufgetragen. Die Elektroden des LSI Chips werden durch ein Kugelbondierungsverfahren ausgebildet. Elektroden auf der Unterseite des Chipträgers werden mit entsprechenden Elektroden des Substrats, die durch einen zweistufigen Lackierungsprozess hergestellt werden, verbunden. Die substratseitigen Kontaktelektroden des Chipträges bestehen aus einem leitfähigen Klebematerial, welches in Ausbuchtungen eingebracht ist, in welche die Gegenelektroden des Substrates beim Zusammenbringen eintauchen. - Die Patentanmeldung
DE 198 45 316 A1 beschreibt ein Verfahren zur Herstellung eines stapelbaren Ball-Grid-Array-Halbleitergehäuses. Jedes einzelne dieser BGA-Halbleitergehäuse beinhaltet einen Halbleiterchip. Der Halbleiterchip besitzt Kontaktflächen, die mit Metallleiterbahnen und mit Verbindungsteilen verbunden sind, so dass durch diese Signale vom Halbleiterchip nach außen übertragen werden können. Zur Herstellung eines Stapels werden die Leiterbahnen eines BGA-Halbleitergehäuses über leitende Kugeln durch einen Reflow-Prozess mit den Verbindungsteilen des benachbarten BGA-Halbleitergehäuses verbunden. - Ein Verfahren zur Verbindung von Schaltkreisbauelementen offenbart die Patentschrift
WO 99/30543 A1 - Es ist somit Aufgabe der Erfindung, ein kostengünstiges Halbleiterbauelement bereitzustellen, das eine richtige Verbindung zwischen einem Chip und einer externen Faseroptik vorsieht.
- Die vorliegende Erfindung stellt ein Verfahren zur Herstellung eines kostengünstigen Bauelements bereit, das eine richtige Verbindung zwischen einem Chip und einer externen Faseroptik vorsieht. Insbesondere betrifft die vorliegende Erfindung mehrere Verfahren zum Verbinden eines Gehäuses eines optischen Bauelements mit einem Halbleiterbauelementgehäuse. Das erste Verfahren beinhaltet die Verwendung von Drahtbondnägeln und eines Klebematerials, das zweite Verfahren beinhaltet die Verwendung einer anisotropen leitenden Schicht, und das dritte Verfahren beinhaltet die Verwendung von Lötmaterial. Jedes dieser Verfahren sieht hohe Niveaus an thermischer, elektrischer und optischer Leistung vor. Die Verfahren gelten für Schnittstellen zwischen einer optischen Baugruppe und einer Chipbaugruppe in Sendeempfängern, Sendern sowie Empfangern fur optoelektronische Gehäuse.
- Ein Aspekt der vorliegenden Erfindung betrifft ein Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse. Dieses Verfahren umfaßt das Ausbilden eines Drahtbondnagels auf einer elektrischen Kontaktfläche, die sich auf einer oberen Oberfläche des Halbleiterbauelementgehauses befindet, und das Aufbringen eines Klebematerials auf den Drahtbondnagel. Dann wird das Gehäuse des optischen Bauelements auf dem Halbleiterbauelementgehäuse angeordnet, so daß eine elektrische Kontaktfläche auf dem Gehäuse des optischen Bauelements mit dem Drahtbondnagel und dem auf den Drahtbondnagel aufgebrachten Klebematerial in Kontakt kommt. Dann wird das Klebematerial gehärtet, so daß das Gehäuse des optischen Bauelements fest an dem Halbleiterbauelementgehäuse angebracht wird.
- In einem weiteren Aspekt der vorliegenden Erfindung beinhaltet ein Verfahren zum Anbringen eines Gehauses eines optischen Bauelements an einem Halbleiterbauelementgehäuse das Ausbilden eines Drahtbondnagels auf einer elektrischen Kontaktfläche, die sich auf einer oberen Oberflache des Halbleiterbauelementgehäuses befindet, und das Aufbringen einer anisotropen leitenden Schicht auf eine untere Oberfläche des Gehäuses des optischen Bauelements, die elektrische Kontaktflächen enthält. Dann wird die untere Oberfläche des Gehäuses des optischen Bauelements auf der oberen Oberfläche des Halbleiterbauelementgehäuses derart angeordnet, daß die elektrischen Kontaktflächen des Gehäuses des optischen Bauelements auf die Drahtbondnägel ausgerichtet werden. Und schließlich werden Druck und Warme auf das optische und das Halbleiterbauelementgehäuse aufgebracht, so daß der Drahtbondnagel in die anisotrope leitende Schicht einsinkt und die leitenden Teilchen zusammendrückt.
- In noch einem weiteren Aspekt der vorliegenden Erfindung beinhaltet ein Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse das Aufbringen einer Vielzahl von Lötkugelgebilden auf elektrische Kontaktflächen, die sich auf einer oberen Oberfläche des Halbleiterbauelementgehäuses befinden, und das Anordnen einer unteren Oberfläche des Gehäuses des optischen Bauelements auf der oberen Oberfläche des Halbleiterbauelementgehauses, so daß elektrische Kontaktflächen auf der unteren Oberfläche des Gehäuses des optischen Bauelements mit den Lötkugelgebilden in Kontakt kommen.
- Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen:
-
1 ein Ablaufdiagramm, das die Vorgänge zum Verbinden eines Gehäuses eines optischen Bauelements mit einem Halbleiterbauelementgehause gemäß einer Implementierung der vorliegenden Erfindung darstellt; -
2A eine Seitendraufsicht auf einen Teil einer Chipbaugruppe, auf deren oberer Oberfläche Drahtbondnägel ausgebildet sind; -
2B eine Seitendraufsicht auf eine CSA mit einem im Siebdruck aufgebrachten Klebematerial, das die Drahtbondnägel bedeckt; -
2C eine Seitendraufsicht auf eine CSA mit verteiltem Klebematerial, das die Drahtbondnägel bedeckt; -
2D eine Seitendraufsicht auf eine OSA, die auf einer CSA derart angeordnet ist, daß die elektrischen Kontaktflächen der OSA auf die Drahtbondnägel ausgerichtet sind; -
2E eine Seitendraufsicht auf eine OSA, die mit einer CSA verbunden ist, wobei ein Fugenfüllmaterial die Spalte zwischen den Drahtbondnägeln, die die zwei Baugruppen verbinden, füllt; -
3 ein Ablaufdiagramm, das die Vorgänge zum Verbinden einer optischen Baugruppe mit einer Chipbaugruppe unter Verwendung einer anisotropen leitenden Schicht gemäß einer Implementierung der vorliegenden Erfindung darstellt; -
4A ein hartes Teilchen zur Verwendung in einer anisotropen leitenden Schicht, welches einen harten Nickelkern und eine Goldaußenschicht aufweist; -
4B ein relativ weiches Teilchen zur Verwendung in einer anisotropen leitenden Schicht, welches aus einem weichen Polymerkern und einer Goldaußenschicht besteht; -
5A eine Seitendraufsicht auf eine OSA mit einer aufgebrachten ACF und eine CSA mit Drahtbondnägeln; -
5B eine Seitendraufsicht auf die OSA und die CSA von5A , nachdem sie zusammengebracht wurden; -
6A eine Seitendraufsicht auf eine OSA mit Drahtbondnägeln und eine CSA, auf die eine ACF aufgebracht ist; -
6B eine Seitendraufsicht auf die OSA und die CSA von6A , nachdem sie zusammengebracht wurden; -
7A eine Seitendraufsicht auf eine OSA mit Kontaktstellen, die auf der CSA mit einer Schicht einer ACF angeordnet wird; -
7B eine Seitendraufsicht auf die OSA und die CSA in7A , nachdem sie miteinander verbunden wurden; -
8 ein Ablaufdiagramm, das das Verfahren zum Befestigen einer OSA an einer CSA unter Verwendung von Lotmaterial gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt; -
9A eine Querschnitts-Seitendraufsicht auf eine CSA mit Lötkugeln, die auf den elektrischen Leitungen der CSA ausgebildet sind; -
9B eine Querschnitts-Seitendraufsicht auf eine OSA, die auf den Lötkugeln der CSA angeordnet ist; -
9C eine Seitendraufsicht auf die OSA und die CSA von9B , nachdem das Fugenfüllmaterial in die Grenzfläche zwischen den zwei Baugruppen eingespritzt wurde; -
10A eine Draufsicht auf einen herkömmlichen Leiterrahmenstreifen, der sich zur Verwendung bei der Ausbildung von Gehäusen mit einem Leiterrahmen ohne Anschlußbeine eignet; -
10B eine vergrößerte Draufsicht auf ein Ende des Leiterrahmenstreifens von10A , welche eine Matrix von Bauelementbereichen darstellt; und -
11 eine Querschnittsseitenansicht eines herkömmlichen Gehäuses mit einem Leiterrahmen ohne Anschlussbeine; - Die vorliegende Erfindung wird nun mit Bezug auf einige bevorzugte Ausführungsbeispiele derselben, welche in den zugehörigen Zeichnungen dargestellt sind, im einzelnen beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten dargelegt, um ein umfassendes Verständnis der vorliegenden Erfindung bereitzustellen. Es ist jedoch für einen Fachmann ersichtlich, daß die vorliegende Erfindung ohne einige oder alle dieser speziellen Einzelheiten ausgeführt werden kann. In anderen Fällen wurden gut bekannte Vorgänge nicht im einzelnen beschrieben, um die vorliegende Erfindung nicht unnötig schwer verständlich zu machen.
- Die vorliegende Erfindung betrifft mehrere Verfahren zum Verbinden eines Gehäuses eines optischen Bauelements mit einem Halbleiterbauelementgehäuse. Das erste Verfahren beinhaltet die Verwendung von Drahtbondnägeln und eines Klebematerials, das zweite Verfahren beinhaltet die Verwendung einer anisotropen leitenden Schicht, und das dritte Verfahren beinhaltet die Verwendung von Lötmaterial. Jedes dieser Verfahren sieht hohe Niveaus an thermischer, elektrischer und optischer Leistung vor. Obwohl diese Verfahren vorzugsweise zum Verbinden von optischen und Halbleitergehäusen verwendet werden, können eben diese Verfahren zum Verbinden von anderen Kombinationen von Gehäusen verwendet werden. Diese Verfahren können beispielsweise auch verwendet werden, um zwei Halbleitergehäuse zu verbinden.
- Die Verfahren der vorliegenden Erfindung werden vorzugsweise zusammen mit Gehäusen eines optischen Bauelements, die elektrische Kontakte auf einer unteren Oberfläche aufweisen, und Halbleiterbauelementgehäusen, die elektrische Kontakte auf einer oberen Oberfläche aufweisen, implementiert. Die optischen und Halbleiterbauelementgehäuse werden dann durch Verbinden ihrer jeweiligen elektrischen Kontakte miteinander verbunden. Wenn optische und Halbleiterbauelemente zu einem einzelnen Bauelement kombiniert werden, werden die Gehäuse des optischen Bauelements und die Halbleiterbauelementgehäuse üblicherweise als optische Baugruppen (OSA) bzw. als Chipbaugruppen (CSA) bezeichnet. Die Begriffe OSA und CSA werden in dieser gesamten Beschreibung als solche verwendet. Jedes dieser Verfahren wird nun beschrieben.
-
1 stellt ein Ablaufdiagramm100 dar, das die Vorgänge zum Verbinden eines Gehäuses eines optischen Bauelements mit einem Halbleiterbauelementgehäuse gemaß einer Implementierung der vorliegenden Erfindung darstellt. Um die Beschreibung des Drahtbondnagel-Verfahrens zu erleichtern, wird während der ganzen Beschreibung von1 auf2A –2E Bezug genommen.2A –2E stellen Seitendraufsichten auf eine CSA200 dar, die mit einer OSA202 gemäß den Vorgängen von1 verbunden wird. - Der Prozeß zum Befestigen einer OSA an einer CSA unter Verwendung von Drahtbondnägeln beginnt im Block
102 , in dem Drahtbondnägel auf den elektrischen Kontakten ausgebildet werden, die sich auf der oberen Oberfläche einer CSA befinden.2A stellt eine Seitendraufsicht auf einen Teil einer CSA200 mit Drahtbondnageln204 dar, die auf ihrer oberen Oberfläche ausgebildet sind. Die CSA200 umfaßt einen Halbleiterchip206 , der an einer Chipanschlußkontaktstelle208 angebracht ist, Lötkugeln210 , die die elektrischen Kontakte für die CSA200 bilden, und ein Kunststofformmaterial212 . Das Kunststofformmaterial verkappt diese Komponenten, abgesehen davon, daß es eine freiliegende Fläche der Lotkugel210 beläßt, so daß eine externe elektrische Verbindung hergestellt werden kann. Die Drahtbondnägel204 werden auf der freiliegenden Fläche der Lötkugeln210 ausgebildet. Das Verfahren zum Ausbilden von Drahtbondnägeln wird, wie üblicherweise bekannt ist, unter Verwendung von Drahtbondverfahren zum Ausbilden einer Bandkugel, Extrudieren einer kurzen Länge an Draht, dann Schneiden des Drahts durchgeführt. Typischerweise besteht der Draht aus Gold und die Drähte können Durchmesser im Bereich von 0,6 bis 1,2 mils (0,015 bis 0,030 mm) aufweisen. Andere Materialien und Durchmesser sind in Abhängigkeit von den speziellen Entwurfsanforderungen, beispielsweise den Abmessungen der freiliegenden Fläche der Lötkugeln 21,0, möglich. Typischerweise ist der Durchmesser des Bondkugelteils des Drahtbondnagels 2–2,5 mal größer als der Durchmesser des Drahtteils. - Es ist wichtig, daß ein Abflachungsschritt direkt nach der Ausbildung der Gold-Drahtbondnägel eingeschlossen wird. Dieser Schritt beinhaltet das Abflachen der Drahtbondnagel auf eine gewunschte Hohe durch Schieben dieser Nägel gegen eine glatte, ebene und harte Oberfläche. Durch sorgfaltige Kraft- und Positionssteuerung kann eine gesteuerte Menge an Abflachung erreicht werden, um einen gewünschten Abstand (Höhe) zu den Drahtbondnägeln vorzusehen. Dieser Schritt stellt sicher, daß der Spalt zwischen der OSA und der CSA innerhalb eines reproduzierbaren und gut gesteuerten Abstands fur die beste Ausrichtung und mechanische Kopplung bleibt.
- Es ist bevorzugt, die Drahtbondnägel vielmehr auf den CSAs als den OSAs auszubilden, da die CSAs typischerweise während der Fertigungsprozesse in einer Matrix von Spalten und Zeilen ausgerichtet werden. Daher ist es effizienter, die Drahtbondnägel unter Verwendung von automatischen Prozessen auszubilden, während die CSAs während dieser Fertigungsprozesse in der Matrix liegen. Bei alternativen Ausführungsbeispielen der Erfindung ist es jedoch möglich, die Drahtbondnägel vielmehr auf der OSA als der CSA auszubilden.
- Nachdem die Drahtbondnagel
204 ausgebildet sind, wird ein Klebematerial über die Oberseite der Drahtbondnägel204 aufgebracht. Das Klebematerial kann auf die Drahtbondnagel204 in alternativen Verfahren aufgebracht werden. Ein Verfahren ist im Block104 und106 dargestellt, in denen eine Schablone über der Oberseite der CSA angeordnet wird und dann das Klebematerial im Siebdruck auf die CSA durch die Schablone hindurch aufgebracht wird.2B stellt eine Seitendraufsicht auf die CSA200 mit einem im Siebdruck aufgebrachten Klebematerial214 dar, das die Drahtbondnägel204 bedeckt. - Ein alternatives Verfahren ist im Block
108 dargestellt, in dem ein Klebematerial über den Drahtbondnägeln204 verteilt wird. Eine unter Druck stehende volumetrische Ausgabevorrichtung kann verwendet werden, um die gewünschten Mengen an Klebstoff über den Drahtbondnägeln204 zu verteilen.2C stellt eine Seitendraufsicht auf die CSA200 mit verteiltem Klebematerial216 , das die Drahtbondnagel204 bedeckt, dar. - Das Klebematerial kann Epoxy, leitendes Lötmittel oder ein geeignetes Klebstoffmaterial sein. Im Fall, daß die Drahtbondnägel
204 vielmehr auf einer OSA als der CSA ausgebildet wurden, folgt dann, daß das Klebematerial auf die OSA aufgebracht werden würde, um die Drahtbondnägel zu bedecken. - Im Block
110 wird die OSA auf der CSA derart angeordnet, daß die elektrischen Kontakte auf der unteren Oberfläche der OSA auf die auf der CSA ausgebildeten Drahtbondnägel ausgerichtet werden. Der Vorgang des Blocks110 ist in2D dargestellt.2D stellt eine Seitendraufsicht auf eine OSA dar, die auf der CSA200 derart angeordnet ist, daß die elektrischen Kontaktflächen der OSA auf die Drahtbondnägel204 ausgerichtet sind. Die OSA in2D zeigt, daß die OSA einen Körper202 , einen Strahler250 und einen optischen Detektor (nicht dargestellt) und optische Fasern254 aufweist. Der Körper202 kann aus Kunststoff, Keramik oder irgendeinem anderen Material ausgebildet werden, das leichtgewichtig ist und zum Tragen von Strahlern und Empfängern geeignet ist. Der Sender250 und der Detektor sind üblicherweise bekannte Bauelemente, die zum Senden und Empfangen von Lichtsignalen, die durch die Fasern254 hindurchtreten, verwendet werden. Der Strahler250 und der Detektor sind jeweils mit einem biegsamen Schaltungsband256 elektrisch verbunden, das ein biegsames Band mit eingebetteten Leiterbahnen ist. Das biegsame Schaltungsband256 umwickelt die Seite und die untere Oberfläche des OSA-Körpers202 , so daß der Strahler250 und der Detektor252 mit dem Chip206 verbunden werden können. Die Leiterbahnen auf dem Band256 werden mit den Lötkugeln210 über die Drahtbondnägel204 verbunden. - Der Vorgang zum Anordnen der OSA auf der CSA kann ein automatischer Prozeß sein, so daß mehrere OSA auf einer jeweiligen CSA angeordnet werden, die in einer Matrixanordnung ausgerichtet sind. Die Höhe der Drahtbondnägel kann verändert werden, um eine gewünschte Abstandsentfernung zwischen der CSA und der OSA vorzusehen.
- Im Block
112 wird die Kombination der OSA und der CSA einen Härtungsprozeß durchlaufen lassen, um das Klebematerial zu härten. Für eine verbesserte Genauigkeit der Anordnung der OSA auf der CSA ist eine Schnellhärtung bevorzugt. Ohne Schnellhärtung besteht die Möglichkeit, daß sich die OSA-Struktur aufgrund der Verringerung der Klebstoffviskosität vor dem Beginn der Hartung während des Härtens bewegen kann. Eine solche Bewegung vereitelt die automatische Genauigkeit, die vor dem Härten erhalten wird und die für die beste mechanische Kopplung und Ausrichtung erforderlich ist. - Im Block
114 wird ein Fugenfüllmaterial in die Grenzfläche zwischen der OSA und der CSA eingespritzt. Das Fugenfüllmaterial dient zum Steigern der Festigkeit der Bindung zwischen den zwei Komponenten und kann die Wärmeableitungsleistung erhöhen. Das Fugenfüllmaterial ist vorzugsweise ein spannungsarmes Epoxy, beispielsweise Dexter FP4549 oder Namics 8437-2.2E stellt eine Seitendraufsicht auf eine OSA202 dar, die mit einer CSA200 verbunden ist, wobei ein Fugenfullmaterial218 die Spalte zwischen den Drahtbondnägeln204 , die die zwei Baugruppen verbinden, füllt. Das Einspritzen des Fugenfüllmaterials218 ist ein wahlweiser Vorgang, ohne den eine ausreichend starke Verbindung zwischen der OSA202 und der CSA200 dennoch ausgebildet werden kann. - Im Block
116 läßt man die Kombination aus OSA und CSA einen Härtungsprozeß durchlaufen, um das Fugenfüllmaterial218 zu härten. An diesem Punkt ist das Drahtbondnagel-Verfahren zum Verbinden der OSA mit der CSA vollendet. -
3 stellt ein Ablaufdiagramm300 dar, das die Vorgänge zum Verbinden einer OSA mit einer CSA unter Verwendung einer anisotropen leitenden Schicht gemäß einer Implementierung der vorliegenden Erfindung darstellt. Wahrend der Erläuterung von3 wird auf4A –7B Bezug genommen und diese werden beschrieben, um die Beschreibung von3 zu erleichtern. Die anisatrope leitende Schicht (ACF) ist eine Schicht auf Polymerbasis, die locker mit leitenden Teilchen gefüllt ist. Die Schicht wird nur leitend, wenn Druck aufgebracht wird, um einen Kontakt zwischen diesen Teilchen zu erzwingen. Diese Teilchen können in der Härte variieren und werden zum Füllen einer Schicht auf der Basis der Konstruktion der Verbindungsgrenzfläche zwischen der OSA und der CSA ausgewählt.4A und4B stellen zwei Arten von Teilchen dar.4A stellt ein hartes Teilchen400 zur Verwendung in einer anisotropen leitenden Schicht dar, welches einen harten, massiven Nickelkern402 und eine Goldaußenschicht404 aufweist. Das harte Teilchen400 soll die Oxidschicht durchbrechen, die sich typischerweise auf der Oberfläche von Aluminiumkontaktstellen bildet, so daß ein guter elektrischer Kontakt ausgebildet werden kann.4B stellt ein relativ weiches Teilchen406 zur Verwendung in einer anisotropen leitenden Schicht dar, welches aus einer weichen Polymerschale408 und einer Goldaußenschicht410 besteht. Das relativ weichere Teilchen406 ist so ausgelegt, daß der Polymerkern bei Aufbringen von Kraft zusammenfallt, was einen kleineren Abstandsspalt zwischen einer OSA und einer CSA ermöglicht. Die ACF kann in Abhängigkeit von den Entwurfsparametern nur eine Art von leitendem Teilchen enthalten oder sie kann ein Gemisch der zwei erwähnten Arten von Teilchen enthalten. - Das Verfahren des Ablaufdiagramms
300 beginnt mit dem Block302 , in dem Drahtbondnägel entweder auf der CSA oder auf der OSA ausgebildet werden. Im Block304 wird eine ACE auf eine OSA aufgebracht, wenn die Drahtbondnagel auf einer CSA ausgebildet wurden, und eine ACF wird auf eine CSA aufgebracht, wenn die Drahtbondnägel auf einer OSA ausgebildet wurden. Die Prozeßentscheidung zum Aufbringen der Drahtbondnägel auf die CSA oder die OSA und der ACF auf die jeweilige OSA oder CSA zur Befestigung hängt von Faktoren wie z. B. den Montageausrustungsparametern ab. Die Bestückungsmechanismen, die Schichtbehandlungsmechanismen, die Bondwerkzeuggestalt usw. können beispielsweise alle die Entscheidung beeinflussen. Die chronologische Reihenfolge zum Aufbringen der ACF und zum Aufbringen von Drahtkugelnägeln ist nicht von Bedeutung. Diese Vorgange können gleichzeitig durchgeführt werden.5A stellt eine Seitendraufsicht auf eine OSA202 , auf die eine ACF500 aufgebracht ist, und auf eine CSA200 mit Drahtbondnägeln204 dar. Andererseits stellt6A eine Seitendraufsicht auf eine OSA202 mit Drahtbondnägeln204 und auf eine CSA200 mit einer aufgebrachten ACF500 dar. - Im Block
306 werden die OSA und die CSA derart zusammengebracht, daß die Drahtbondnägel204 in die ACF500 einsinken. - Im Block
308 werden Druck und Wärme auf die Kombination der OSA und der CSA aufgebracht, so daß die Drahtbondnägel204 mit den losen Teilchen502 innerhalb der ACF500 in Kontakt kommen und einen Druck auf diese aufbringen, so daß die Teilchen502 miteinander in Kontakt kommen. Folglich sehen die Teilchen502 und die Drahtbondnägel204 einen elektrisch leitenden Weg zwischen den elektrischen Kontaktflächen der OSA202 und der CSA200 vor.5B stellt eine Seitendraufsicht auf die OSA202 und die CSA200 von5A dar, nachdem sie zusammengebracht wurden. Ebenso stellt6B eine Seitendraufsicht auf die OSA202 und die CSA200 von6A dar, nachdem sie zusammengebracht wurden. Es wird angemerkt, daß, da keine Spalte zwischen der verbundenen OSA und CSA vorhanden sind, keine Fugenfüllung erforderlich ist. Die ACF kann äquivalente Bindungsstütz- und Wärmeableitungsqualitäten bereitstellen, die ein Fugenfüllmaterial bereitstellt. Es wird auch angemerkt, daß kein Klebematerial speziell auf die Drahtbondnagel aufgebracht werden muß, da die ACF die Hafteigenschaften vorsieht. Nach dem Block308 kann ein separater Härtungsprozeß durchgefuhrt werden, um das ACF-Material500 zu härten. An diesem Punkt ist die Kombination aus OSA und CSA fertiggestellt. Aufgrund der Anordnung, bei der die CSAs während Fertigungsprozessen in einer Matrixanordnung ausgerichtet sind, ist es bevorzugt, die ACE vielmehr auf die CSA als die OSA aufzubringen. -
7A und7B stellen ein alternatives Verfahren zur Verwendung mit einer ACF dar.7A stellt eine Seitendraufsicht auf eine OSA202 mit Kontaktstellen700 anstelle von Drahtbondnägeln dar, die auf einer CSA200 mit einer Schicht einer ACF500 angeordnet sind.7B stellt eine Seitendraufsicht auf die OSA202 und die CSA200 in7A dar, nachdem sie miteinander verbunden wurden. Warme und Druck werden auf die Kombination der OSA und der CSA aufgebracht, um das Verbindungsverfahren zu vollenden. Bei alternativen Ausführungsbeispielen konnen die Platten700 an der CSA200 befestigt werden und die ACF auf die OSA202 aufgebracht werden. -
8 stellt ein Ablaufdiagramm800 dar, das das Verfahren zum Befestigen einer OSA an einer CSA unter Verwendung von Lotmaterial gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt. Während der gesamten Beschreibung von8 wird auf9A –9C Bezug genommen und diese werden beschrieben, um die Beschreibung des Lotbefestigungsverfahrens zu erleichtern. - Das Lotverfahren des Ablaufdiagramms
800 beginnt mit dem Block802 , in dem Lötkugelgebilde auf die elektrischen Kontaktflächen auf der Oberseite der CSA aufgebracht werden. Lötmaterial kann auf die CSA in verschiedenen Weisen aufgebracht werden. Erstens kann Lötdrahtmaterial an der CSA durch ein Drahtbondverfahren angebracht werden, wobei ein Lötdrahtbondnagel ausgebildet wird. Der Lötdrahtbondnagel wird dann aufgeschmolzen, um ein Lotkugelgebilde auszubilden. Zweitens kann eine Lötpaste im Siebdruck direkt auf die Oberfläche der elektrischen Kontaktflächen der CSA aufgebracht werden. Die Dicke des Lötmaterials hängt von der Dicke der Schablone und der Große der Öffnungen innerhalb der Schablone ab. Typischerweise variieren Schablonen in der Dicke von 3 mils (minimal) und bis zu 15 mils (0,076 mm (minimal) bis 0,381 mm). - Ein weiteres Verfahren besteht darin, Lötkugeln auf den elektrischen Kontaktflächen unter Verwendung einer druckgetriebenen volumetrischen Ausgabevorrichtung zu verteilen. Lötkugeln können auch auf die CSA durch die Öffnungen eines auf die CSA gelegten Netzes hindurch aufgebracht werden. Noch ein weiteres Verfahren zum Aufbringen von Lötkugeln auf die elektrischen Kontakte einer CSA besteht darin, vorgeformte Lötkugeln auf die CSA aufzubringen. Die Größe der Lötkugeln beeinflußt die Abstandshöhe zwischen der CSA und der OSA. Die Lötkugeln weisen vor der Befestigung der OSA an der CSA eine Anfangshöhe auf und dann sinken sie nach der Befestigung auf eine kürzere Höhe zusammen.
-
9A stellt eine Querschnitts-Seitendraufsicht auf eine CSA900 mit Lötkugeln902 , die auf den elektrischen Leitungen904 der CSA900 ausgebildet sind, dar. Die CSA900 ist ein Gehäuse mit einem Leiterrahmen ohne Anschlußbeine, welches eine Chipanschlußkontaktstelle906 umfaßt, die einen Halbleiterchip908 trägt. Auf dem Chip908 befinden sich die elektrischen Leitungen904 , die auch aus Lötmaterial ausgebildet werden können. Elektrische Kontakte912 sind an den Chip908 drahtgebondet und ermöglichen die Verbindung der CSA900 mit einem externen Bauelement. Die Chipanschlußkontaktstelle906 , der Chip908 , die elektrischen Kontakte912 und die elektrischen Leitungen904 sind innerhalb eines Kunststofformmaterials910 verkappt. - Im Block
804 wird das auf die CSA im Block902 aufgebrachte Lotmaterial aufgeschmolzen, um die Lötkugelgrenzfläche auszubilden. Im Block806 wird ein Flußmittel auf die Lötkugeln aufgebracht. Wie üblicherweise bekannt ist, wird das Flußmittel auf die Oberfläche der Lötkugeln aufgebracht, um das Fließen des Lötmaterials zu erleichtern und die Bildung von Oxiden zu verhindern. - Im Block
808 wird eine OSA914 auf den Lötkugeln902 derart angeordnet, daß Kontaktstellen und elektrische Leiterbahnen auf der OSA, die mit dem Laserstrahler916 und dem optischen Detektor (nicht dargestellt) der OSA verbinden, mit den elektrischen Leitungen904 der CSA900 über die Lötkugeln902 verbunden werden.9B stellt eine Querschnitts-Seitendraufsicht auf eine OSA914 dar, die auf den Lötkugeln902 der CSA900 angeordnet ist. Die Lötkugeln902 stellen mit Kontaktstellen und elektrischen Leiterbahnen, die mit dem Laserstrahler916 und dem optischen Detektor der OSA914 verbunden sind, einen Kontakt her. - Im Block
810 erfährt die Kombination der OSA und der CSA einen Aufschmelzprozeß, um die Lötkugeln mit den Kontakten auf der OSA bzw. der CSA zu verbinden. Im Block812 wird ein Fugenfüllmaterial in die Grenzfläche zwischen der OSA914 und der CSA900 eingespritzt. Wie vorher beschrieben, erhöht die Fugenfullung900 die Festigkeit der Bindung zwischen der OSA und der CSA und erleichtert die Wärmeableitung. Im Block814 erfahren die verbundene CSA und OSA einen Härtungsprozeß, um die Bindung zwischen den zwei Baugruppen zu festigen. - Bei einem Ausführungsbeispiel des Verfahrens zur Verwendung von Lötmaterial, um eine CSA und eine OSA zu verbinden, sind die Lötkugeln
904 in der CSA900 stark bleihaltige (95Pb/5Sn) Lötkugeln. Die Lötkugeln902 , die zum Verbinden der OSA und der CSA verwendet werden, sind (63Pb/37Sn) Lötkugeln und können Durchmesser von ungefähr 5–10 mils (0,127–0,254 mm) aufweisen. Tatsächlich kann eine beliebige stark bleihaltige Zusammensetzung oder bleifreie Zusammensetzungen, beispielsweise SnAgCu, SnAg oder SnCu, in der CSA900 verwendet werden. Die Anforderung für die Lötkugeln904 in der CSA900 besteht darin, daß sie den typischen Formtemperaturen (170–180 Grad Celsius) ohne Verformung standhalten müssen. Die Lötkugeln902 , die die Grenzfläche zwischen der CSA und der OSA bilden, können eutektisches SnPb oder eine beliebige Lotzusammensetzung mit einer Schmelztemperatur innerhalb eines Bereichs von 170–190 Grad Celsius sein. Diese Anforderungen stellen sicher, daß anschließende Montageschritte vorherige Vorgänge nicht thermisch beeinflussen. - Aus einem Fertigungsstandpunkt ist das in
8 beschriebene Lötverfahren gegenüber dem Drahtbondnagel- und dem ACF-Verfahren von1 bzw.3 bevorzugt. Ein Grund dafür ist, daß sich die OSA auf den Lötkugeln während des Aufschmelzens aufgrund der Oberflächenspannungseffekte der Lötkugeln zentriert. Folglich muß der Prozeß zum Anordnen der OSA auf der CSA nicht so genau sein wie für das Drahtbondnagel- und das ACF-Verfahren. - Eine spezielle Art von CSA ist ein Gehäuse mit einem Leiterrahmen ohne Anschlußbeine (LLP). Ein LLP zieht die Verwendung eines Metall-(typischerweise Kupfer)Substrats bei der Ausbildung eines Chipmalstabsgehäuses (CSP) in Erwägung. Wie in den
10A und10B dargestellt, wird in typischen Gehäusen mit einem Leiterrahmen ohne Anschlußbeine ein Leiterrahmenstreifen oder eine Leiterrahmenplatte10 aus Kupfer strukturiert, um eine Vielzahl von Anordnungen oder Matrizes11 von Halbleiterbauelementbereichen12 festzulegen. Jeder Bauelementbereich12 umfaßt eine Chipanschlußkontaktstelle13 und eine Vielzahl von Kontakten15 , die um ihre zugehörige Chipanschlußkontaktstelle13 angeordnet sind. Sehr feine Verbindungsstreben16 werden verwendet, um die Chipanschlußkontaktstellen13 und Kontakte15 abzustützen. -
11 stellt eine Querschnittsansicht eines typischen resultierenden Gehäuses14 mit einem Leiterrahmen ohne Anschlußbeine dar. Die Chipanschlußkontaktstelle13 trägt einen Chip17 , der mit seinen zugehörigen Kontakten15 durch Bonddrähte18 elektrisch verbunden ist. Eine geformte Kappe20 verkappt den Chip17 und die Bonddrahte18 und füllt die Spalte zwischen der Chipanschlußkontaktstelle13 und den Kontakten15 , wodurch sie zum Halten der Kontakte15 an der Stelle dient. Es sollte erkannt werden, daß wahrend der Vereinzelung der einzelnen Gehäuse14 die Verbindungsstreben16 geschnitten werden und daher die einzigen Materialien, die die Kontakte15 an der Stelle halten, das Formmaterial ist. Der resultierende gekapselte Chip kann dann auf der Oberfläche einer Leiterplatte oder eines anderen Substrats unter Verwendung von herkömmlichen Verfahren montiert werden. - Die Verfahren dieser vorliegenden Erfindung können für verschiedene CSA-Formfaktoren implementiert werden, die freiliegende elektrische Kontaktflächen aufweisen, die sich auf einem Teil der Gehäuseoberflache der CSA befinden. Solche Formfaktoren konnen SOP, QFP, DIP, BGA usw. einschließen.
- Obwohl diese Erfindung hinsichtlich mehrerer bevorzugter Ausführungsbeispiele beschrieben wurde, bestehen Änderungen, Vertauschungen und Äquivalente, die innerhalb den Schutzbereich dieser Erfindung fallen. Es sollte auch beachtet werden, daß es viele alternative weisen zum Implementieren der Verfahren und Vorrichtungen der vorliegenden Erfindung gibt. Es ist daher vorgesehen, daß die folgenden beigefügten Ansprüche so interpretiert werden, daß sie alle solchen Änderungen, Vertauschungen und Äquivalente, die innerhalb den wahren Gedanken und Schutzbereich der vorliegenden Erfindung fallen, einschließen.
Claims (18)
- Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse, umfassend: Ausbilden eines Drahtbondnagels auf einer elektrischen Kontaktfläche, die sich auf einer oberen Oberfläche des Halbleiterbauelementgehäuses befindet; Aufbringen eines Klebematerials auf den Drahtbondnagel; Anordnen des Gehäuses des optischen Bauelements auf dem Halbleiterbauelementgehäuse derart, dass eine elektrische Kontaktfläche auf dem Gehäuse des optischen Bauelements mit dem Drahtbondnagel und dem auf den Drahtbondnagel aufgebrachten Klebematerial einen Kontakt herstellt; und Härten des Klebematerials, wodurch das Gehäuse des optischen Bauelements fest an dem Halbleiterbauelementgehäuse angebracht wird.
- Verfahren nach Anspruch 1, wobei das Aufbringen des Klebematerials folgendes umfasst: Anordnen einer Schablone über der oberen Oberfläche des Halbleiterbauelementgehäuses; und Siebdrucken des Klebematerials auf die obere Oberfläche des Halbleiterbauelementgehäuses durch die Schablone hindurch.
- Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse, umfassend: Ausbilden eines Drahtbondnagels auf einer elektrischen Kontaktfläche, die sich auf einer unteren Oberfläche des Gehäuses des optischen Bauelements befindet; Aufbringen eines Klebematerials auf den Drahtbondnagel; Anordnen des Halbleiterbauelementgehäuses auf der unteren Oberfläche des Gehäuses des optischen Bauelements, so dass eine elektrische Kontaktfläche auf dem Halbleiterbauelementgehäuse mit dem Drahtbondnagel und dem auf den Drahtbondnagel aufgebrachten Klebematerial einen Kontakt herstellt; und Härten des Klebematerials, wodurch das Gehäuse des optischen Bauelements fest an dem Halbleiterbauelementgehäuse angebracht wird.
- Verfahren nach Anspruch 3, wobei das Aufbringen von Klebematerial folgendes umfasst: Anordnen einer Schablone über der unteren Oberfläche des Gehäuses des optischen Bauelements; und Siebdrucken des Klebematerials auf die untere Oberfläche des Gehäuses des optischen Bauelements durch die Schablone hindurch.
- Verfahren nach einem der vorangehenden Ansprüche, wobei der Drahtbondnagel das Gehäuse des optischen Bauelements und das Halbleiterbauelementgehäuse trennt und einen Abstandsspalt zwischen diesen erzeugt, wobei das Verfahren ferner folgendes umfasst: Einspritzen von Fugenfüllmaterial in den Abstandsspalt und füllen desselben mit diesem; und Härten des Fugenfüllmaterials.
- Verfahren nach einem der vorangehenden Ansprüche, wobei das Klebematerial ein Material ist, das aus der Gruppe ausgewählt ist, die aus Epoxy und Lötmittel besteht.
- Verfahren nach einem der vorangehenden Ansprüche, wobei das Aufbringen von Klebematerial das Verteilen einer gewünschten Menge an Klebematerial unter Verwendung einer unter Druck stehenden volumetrischen Ausgabevorrichtung umfasst.
- Verfahren nach einem der vorangehenden Ansprüche, wobei das Halbleiterbauelementgehäuse ein Gehäuse mit einem Leiterrahmen ohne Anschlussbeine ist.
- Verfahren nach einem der vorangehenden Ansprüche, wobei die elektrische Kontaktfläche auf dem Gehäuse des optischen Bauelements ein Teil eines biegsamen Bandmaterials mit eingebetteten Leiterbahnen ist, wobei die eingebetteten Leiterbahnen ein erstes Ende, das mit einer Komponente eines optischen Bauelements verbunden ist, und ein zweites Ende, das die elektrische Kontaktfläche des Gehäuses des optischen Bauelements bildet, aufweisen.
- Verfahren nach Anspruch 9, wobei das biegsame Schaltungsband an eine Seite und eine untere Oberfläche des Gehäuses des optischen Bauelements geklebt wird.
- Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse, umfassend: Ausbilden eines Drahtbondnagels auf einer elektrischen Kontaktfläche, die sich auf einer oberen Oberfläche des Halbleiterbauelementgehäuses befindet; Aufbringen einer anisotropen leitenden Schicht auf eine untere Oberfläche des Gehäuses des optischen Bauelements, wobei die anisotrope leitende Schicht leitende Teilchen enthält, wobei die untere Oberfläche des Gehäuses des optischen Bauelements elektrische Kontaktflächen enthält; Anordnen der unteren Oberfläche des Gehäuses des optischen Bauelements auf der oberen Oberfläche des Halbleiterbauelementgehäuses derart, dass die elektrischen Kontaktflächen des Gehäuses des optischen Bauelements auf die Drahtbondnägel ausgerichtet werden; und Aufbringen von Druck und Wärme auf das optische und das Halbleiterbauelementgehäuse, so dass der Drahtbondnagel in die anisotrope leitende Schicht einsinkt und die leitenden Teilchen zusammendrückt, wobei die zusammengedrückten leitenden Teilchen einen elektrisch leitenden Weg zwischen dem Drahtbondnagel und der elektrischen Kontaktfläche auf dem Gehäuse des optischen Bauelements bilden.
- Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse, umfassend: Ausbilden eines Drahtbondnagels auf einer elektrischen Kontaktfläche, die sich auf einer unteren Oberfläche des Gehäuses des optischen Bauelements befindet; Aufbringen einer anisotropen leitenden Schicht auf eine obere Oberfläche des Halbleiterbauelementgehäuses, wobei die anisotrope leitende Schicht leitende Teilchen enthält, wobei die obere Oberfläche des Halbleiterbauelementgehäuses eine elektrische Kontaktfläche enthält; Anordnen der unteren Oberfläche des Gehäuses des optischen Bauelements auf der oberen Oberfläche des Halbleiterbauelementgehäuses derart, dass die elektrischen Kontaktflächen des Halbleiterbauelementgehäuses auf die Drahtbondnägel ausgerichtet werden; und Aufbringen von Druck und Wärme auf das optische und das Halbleiterbauelementgehäuse, so dass der Drahtbondnagel in die anisotrope leitende Schicht einsinkt und die leitenden Teilchen zusammendrückt, wobei die zusammengedrückten leitenden Teilchen einen elektrisch leitenden Weg zwischen dem Drahtbondnagel und der elektrischen Kontaktfläche auf dem Halbleiterbauelementgehäuse bilden.
- Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse, wobei die untere Oberfläche des Gehäuses des optischen Bauelements elektrische Kontaktstellen aufweist, umfassend: Aufbringen einer anisotropen leitenden Schicht auf eine obere Oberfläche des Halbleiterbauelementgehäuses, wobei die anisotrope leitende Schicht leitende Teilchen enthält, wobei die obere Oberfläche des Halbleiterbauelementgehäuses eine elektrische Kontaktfläche enthält; Anordnen der unteren Oberfläche des Gehäuses des optischen Bauelements auf der oberen Oberfläche des Halbleiterbauelementgehäuses derart, dass die elektrischen Kontaktflächen des Halbleiterbauelementgehäuses auf die elektrischen Kontaktstellen ausgerichtet werden; und Aufbringen von Druck und Wärme auf das optische und das Halbleiterbauelementgehäuse, so dass die elektrischen Kontaktstellen in die anisotrope leitende Schicht einsinken und die leitenden Teilchen zusammendrücken, wobei die zusammengedrückten leitenden Teilchen einen elektrisch leitenden Weg zwischen den elektrischen Kontaktstellen und der elektrischen Kontaktfläche auf dem Halbleiterbauelementgehäuse bilden.
- Verfahren nach einem der Ansprüche 11–13, wobei die leitenden Teilchen einen Nickelkern und eine Goldaussenschicht aufweisen.
- Verfahren nach einem der Ansprüche 11–13, wobei die leitenden Teilchen einen Polymerkern und eine Goldaussenschicht aufweisen.
- Verfahren nach einem der Ansprüche 11–15, wobei die elektrische Kontaktfläche auf dem Gehäuse des optischen Bauelements ein Teil eines biegsamen Bandmaterials mit eingebetteten Leiterbahnen ist, wobei die eingebetteten Leiterbahnen ein erstes Ende, das mit einer Komponente eines optischen Bauelements verbunden ist, und ein zweites Ende, das die elektrische Kontaktfläche des Gehäuses des optischen Bauelements bildet, aufweisen.
- Verfahren nach Anspruch 16, wobei das biegsame Schaltungsband an eine Seite und eine untere Oberfläche des Gehäuses des optischen Bauelements geklebt wird.
- Verfahren zum Anbringen eines Gehäuses eines optischen Bauelements an einem Halbleiterbauelementgehäuse, wobei die untere Oberfläche des Gehäuses des optischen Bauelements elektrische Kontaktstellen aufweist, umfassend: Aufbringen einer Vielzahl von Lötkugelgebilden auf elektrische Kontaktflächen, die sich auf einer oberen Oberfläche des Halbleiterbauelementgehäuses befinden; Verkappung der Vielzahl von Lötkugelgebilden in einem Kunststoffformmaterial derart, dass die Oberflächen der Lötkugelgebilde in elektrischem Kontakt mit den Kontaktstellen des Halbleiterbauelementgehäuses stehen und dass es eine freiliegende Fläche auf den Oberflächen der Lötkugelgebilde belässt, so dass eine externe elektrische Verbindung hergestellt werden kann; Ausbilden einer Vielzahl von Drahtbondnägeln auf den freiliegenden Flächen derart, dass die Drahtbondnägel einen Bondkugelteil und eine extrudierte Länge an Draht umfassen; Abflachen der Drahtbondnägel; Anordnen einer unteren Oberfläche des Gehäuses des optischen Bauelements auf der oberen Oberfläche des Halbleiterbauelementgehäuses derart, daß die elektrischen Kontaktflächen auf der unteren Oberfläche des Gehäuses des optischen Bauelements mit den abgeflachten Drahtbondnägeln der zugehörigen Kontakte einen Kontakt herstellen; und Aufbringen eines schnellhärtenden Klebematerials auf die Drahtbondnägel; und Schnellhärtung des Klebematerials um eine starke Bindung zwischen dem optischen und dem Halbleiterbauelementgehäuse zu erzeugen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US947210 | 2001-09-04 | ||
US09/947,210 US6642613B1 (en) | 2000-05-09 | 2001-09-04 | Techniques for joining an opto-electronic module to a semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10223850A1 DE10223850A1 (de) | 2003-03-20 |
DE10223850B4 true DE10223850B4 (de) | 2014-07-31 |
Family
ID=25485739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2002123850 Expired - Fee Related DE10223850B4 (de) | 2001-09-04 | 2002-05-28 | Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse |
Country Status (3)
Country | Link |
---|---|
US (5) | US6642613B1 (de) |
DE (1) | DE10223850B4 (de) |
TW (1) | TW543124B (de) |
Families Citing this family (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6248614B1 (en) * | 1999-03-19 | 2001-06-19 | International Business Machines Corporation | Flip-chip package with optimized encapsulant adhesion and method |
US6767140B2 (en) | 2000-05-09 | 2004-07-27 | National Semiconductor Corporation | Ceramic optical sub-assembly for opto-electronic module utilizing LTCC (low-temperature co-fired ceramic) technology |
US6989122B1 (en) * | 2002-10-17 | 2006-01-24 | National Semiconductor Corporation | Techniques for manufacturing flash-free contacts on a semiconductor package |
US7035521B2 (en) * | 2003-08-13 | 2006-04-25 | Lockheed Martin Corporation | Method and apparatus for the integration of a VCSEL flex with a parallel optical transceiver package |
US20050258527A1 (en) * | 2004-05-24 | 2005-11-24 | Chippac, Inc. | Adhesive/spacer island structure for multiple die package |
US8552551B2 (en) * | 2004-05-24 | 2013-10-08 | Chippac, Inc. | Adhesive/spacer island structure for stacking over wire bonded die |
DE102004029589A1 (de) * | 2004-06-18 | 2005-12-29 | Tesa Ag | Elektrisch anisotrop leitfähiger Schmelzkleber zur Implantierung von elektrischen Modulen in einen Kartenkörper |
US7033861B1 (en) * | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
SG135066A1 (en) * | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies |
TWI336502B (en) * | 2006-09-27 | 2011-01-21 | Advanced Semiconductor Eng | Semiconductor package and semiconductor device and the method of making the same |
EP1938863A1 (de) * | 2006-12-26 | 2008-07-02 | Ela Medical | Mechanisches Montage- und elektrisches Verbindungsverfahren der Funktionselemente einer aktiven implantierbaren medizinischen Vorrichtung |
TWI335070B (en) * | 2007-03-23 | 2010-12-21 | Advanced Semiconductor Eng | Semiconductor package and the method of making the same |
TWI473553B (zh) * | 2008-07-03 | 2015-02-11 | Advanced Semiconductor Eng | 晶片封裝結構 |
TWI499024B (zh) * | 2009-01-07 | 2015-09-01 | Advanced Semiconductor Eng | 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法 |
US20100171206A1 (en) * | 2009-01-07 | 2010-07-08 | Chi-Chih Chu | Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same |
US8012797B2 (en) * | 2009-01-07 | 2011-09-06 | Advanced Semiconductor Engineering, Inc. | Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries |
US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
WO2011153298A1 (en) | 2010-06-03 | 2011-12-08 | Hsio Technologies, Llc | Electrical connector insulator housing |
WO2011139619A1 (en) | 2010-04-26 | 2011-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
WO2010147939A1 (en) | 2009-06-17 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor socket |
WO2010138493A1 (en) | 2009-05-28 | 2010-12-02 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9536815B2 (en) | 2009-05-28 | 2017-01-03 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
US9093767B2 (en) | 2009-06-02 | 2015-07-28 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
WO2010141296A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
US8987886B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
WO2010141311A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
WO2011002712A1 (en) | 2009-06-29 | 2011-01-06 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
WO2010141316A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
US9231328B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
WO2010141266A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor package |
WO2011002709A1 (en) | 2009-06-29 | 2011-01-06 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
WO2012078493A1 (en) | 2010-12-06 | 2012-06-14 | Hsio Technologies, Llc | Electrical interconnect ic device socket |
US9277654B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
WO2010147934A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor die terminal |
US8928344B2 (en) | 2009-06-02 | 2015-01-06 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9136196B2 (en) | 2009-06-02 | 2015-09-15 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
WO2010141295A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
US9699906B2 (en) | 2009-06-02 | 2017-07-04 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US8789272B2 (en) | 2009-06-02 | 2014-07-29 | Hsio Technologies, Llc | Method of making a compliant printed circuit peripheral lead semiconductor test socket |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
WO2012061008A1 (en) | 2010-10-25 | 2012-05-10 | Hsio Technologies, Llc | High performance electrical circuit structure |
US8803539B2 (en) | 2009-06-03 | 2014-08-12 | Hsio Technologies, Llc | Compliant wafer level probe assembly |
US8981568B2 (en) * | 2009-06-16 | 2015-03-17 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
TWI469283B (zh) * | 2009-08-31 | 2015-01-11 | Advanced Semiconductor Eng | 封裝結構以及封裝製程 |
US8198131B2 (en) * | 2009-11-18 | 2012-06-12 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor device packages |
TWI408785B (zh) * | 2009-12-31 | 2013-09-11 | Advanced Semiconductor Eng | 半導體封裝結構 |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI419283B (zh) * | 2010-02-10 | 2013-12-11 | Advanced Semiconductor Eng | 封裝結構 |
US8593036B2 (en) * | 2010-02-26 | 2013-11-26 | Mcb Clean Room Solutions, Llc | High-efficiency MEMS micro-vibrational energy harvester and process for manufacturing same |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8278746B2 (en) | 2010-04-02 | 2012-10-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages including connecting elements |
US8624374B2 (en) | 2010-04-02 | 2014-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
TWI451546B (zh) | 2010-10-29 | 2014-09-01 | Advanced Semiconductor Eng | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 |
TWI445155B (zh) | 2011-01-06 | 2014-07-11 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
US9171792B2 (en) | 2011-02-28 | 2015-10-27 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages having a side-by-side device arrangement and stacking functionality |
US9874688B2 (en) | 2012-04-26 | 2018-01-23 | Acacia Communications, Inc. | Co-packaging photonic integrated circuits and application specific integrated circuits |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
US20140374847A1 (en) * | 2013-06-20 | 2014-12-25 | Honeywell International Inc. | Packaging method for mems devices |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US9202789B2 (en) | 2014-04-16 | 2015-12-01 | Qualcomm Incorporated | Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package |
US11360278B2 (en) * | 2014-10-29 | 2022-06-14 | Acacia Communications, Inc. | Optoelectronic ball grid array package with fiber |
US9755335B2 (en) | 2015-03-18 | 2017-09-05 | Hsio Technologies, Llc | Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction |
CN107511302A (zh) * | 2017-08-16 | 2017-12-26 | 苏州城邦达力材料科技有限公司 | 屏蔽膜的加工***及方法 |
US11352541B2 (en) | 2018-08-30 | 2022-06-07 | Saudi Arabian Oil Company | Sealing compositions and methods of sealing an annulus of a wellbore |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0657932A2 (de) * | 1993-12-13 | 1995-06-14 | Matsushita Electric Industrial Co., Ltd. | Anschlusselektrode für eine Chipgehäusung, Aufbau und Herstellungsmethode |
WO1999030534A1 (en) * | 1997-12-08 | 1999-06-17 | Thomson Licensing S.A. | Peak to peak signal detector for audio system |
DE69325065T2 (de) * | 1992-10-02 | 1999-10-28 | Matsushita Electric Ind Co Ltd | Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung |
DE19845316A1 (de) * | 1998-05-30 | 1999-12-02 | Lg Semicon Co Ltd | Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung |
Family Cites Families (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4112479A (en) * | 1973-12-07 | 1978-09-05 | White Robert I | Synchronizing control system |
JPS60202956A (ja) | 1984-03-28 | 1985-10-14 | Hitachi Ltd | 回路モジユ−ル |
US4897711A (en) | 1988-03-03 | 1990-01-30 | American Telephone And Telegraph Company | Subassembly for optoelectronic devices |
GB2249428A (en) * | 1988-08-11 | 1992-05-06 | Plessey Co Plc | Connections for led arrays |
US5011246A (en) | 1989-05-19 | 1991-04-30 | E. I. Du Pont De Nemours And Company | Housing for an opto-electronic device |
US5139969A (en) | 1990-05-30 | 1992-08-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin molded semiconductor device |
US5019673A (en) | 1990-08-22 | 1991-05-28 | Motorola, Inc. | Flip-chip package for integrated circuits |
US5172303A (en) | 1990-11-23 | 1992-12-15 | Motorola, Inc. | Electronic component assembly |
US5614766A (en) | 1991-09-30 | 1997-03-25 | Rohm Co., Ltd. | Semiconductor device with stacked alternate-facing chips |
US5352926A (en) | 1993-01-04 | 1994-10-04 | Motorola, Inc. | Flip chip package and method of making |
US5416872A (en) * | 1993-07-06 | 1995-05-16 | At&T Corp. | Arrangement for interconnecting an optical fiber an optoelectronic component |
JPH0730051A (ja) | 1993-07-09 | 1995-01-31 | Fujitsu Ltd | 半導体装置 |
US6769119B1 (en) | 1994-03-24 | 2004-07-27 | International Business Machines Corporation | System, method, and computer program product for scoping operating system semantics in a computing environment supporting multi-enclave processes |
US5487124A (en) | 1994-06-30 | 1996-01-23 | The Whitaker Corporation | Bidirectional wavelength division multiplex transceiver module |
JP3475306B2 (ja) | 1994-10-26 | 2003-12-08 | 大日本印刷株式会社 | 樹脂封止型半導体装置の製造方法 |
US5717533A (en) | 1995-01-13 | 1998-02-10 | Methode Electronics Inc. | Removable optoelectronic module |
US5608262A (en) | 1995-02-24 | 1997-03-04 | Lucent Technologies Inc. | Packaging multi-chip modules without wire-bond interconnection |
US5677566A (en) | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Semiconductor chip package |
KR100214463B1 (ko) | 1995-12-06 | 1999-08-02 | 구본준 | 클립형 리드프레임과 이를 사용한 패키지의 제조방법 |
US5886877A (en) * | 1995-10-13 | 1999-03-23 | Meiko Electronics Co., Ltd. | Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board |
KR0184076B1 (ko) | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
US5621225A (en) * | 1996-01-18 | 1997-04-15 | Motorola | Light emitting diode display package |
US5723369A (en) | 1996-03-14 | 1998-03-03 | Lsi Logic Corporation | Method of flip chip assembly |
US5726079A (en) | 1996-06-19 | 1998-03-10 | International Business Machines Corporation | Thermally enhanced flip chip package and method of forming |
EP0921577A4 (de) * | 1997-01-31 | 2007-10-31 | Matsushita Electric Ind Co Ltd | Lichtemittierendes bauelement; halbleiter lichtemittierende vorrichtung, und deren herstellungsverfahren |
KR100214561B1 (ko) | 1997-03-14 | 1999-08-02 | 구본준 | 버틈 리드 패키지 |
US5790384A (en) | 1997-06-26 | 1998-08-04 | International Business Machines Corporation | Bare die multiple dies for direct attach |
US5949135A (en) | 1997-07-15 | 1999-09-07 | Mitsubishi Denki Kabushiki Kaisha | Module mounted with semiconductor device |
US5798567A (en) | 1997-08-21 | 1998-08-25 | Hewlett-Packard Company | Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors |
KR100246366B1 (ko) | 1997-12-04 | 2000-03-15 | 김영환 | 에리어 어레이형 반도체 패키지 및 그 제조방법 |
JPH11204679A (ja) | 1998-01-08 | 1999-07-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH11326379A (ja) * | 1998-03-12 | 1999-11-26 | Fujitsu Ltd | 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置 |
US6380563B2 (en) | 1998-03-30 | 2002-04-30 | Micron Technology, Inc. | Opto-electric mounting apparatus |
KR100293815B1 (ko) | 1998-06-30 | 2001-07-12 | 박종섭 | 스택형 패키지 |
US6221752B1 (en) * | 1998-08-20 | 2001-04-24 | United Microelectronics Corp. | Method of mending erosion of bonding pad |
US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
JP2000150560A (ja) * | 1998-11-13 | 2000-05-30 | Seiko Epson Corp | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 |
KR100502222B1 (ko) * | 1999-01-29 | 2005-07-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 전자부품의 실장방법 및 그 장치 |
JP3876088B2 (ja) | 1999-01-29 | 2007-01-31 | ローム株式会社 | 半導体チップおよびマルチチップ型半導体装置 |
US6258630B1 (en) | 1999-02-04 | 2001-07-10 | Nec Corporation | Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader |
US6318909B1 (en) | 1999-02-11 | 2001-11-20 | Agilent Technologies, Inc. | Integrated packaging system for optical communications devices that provides automatic alignment with optical fibers |
JP3826605B2 (ja) * | 1999-03-08 | 2006-09-27 | セイコーエプソン株式会社 | 半導体装置の実装構造の製造方法、液晶装置、および電子機器 |
US6348739B1 (en) * | 1999-04-28 | 2002-02-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6225206B1 (en) | 1999-05-10 | 2001-05-01 | International Business Machines Corporation | Flip chip C4 extension structure and process |
US6376769B1 (en) | 1999-05-18 | 2002-04-23 | Amerasia International Technology, Inc. | High-density electronic package, and method for making same |
JP3728147B2 (ja) * | 1999-07-16 | 2005-12-21 | キヤノン株式会社 | 光電気混載配線基板 |
JP2001042170A (ja) | 1999-07-28 | 2001-02-16 | Canon Inc | 光配線装置、その駆動方法およびそれを用いた電子機器 |
JP2001127246A (ja) | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
US6710454B1 (en) | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
KR100559664B1 (ko) * | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
US6624507B1 (en) | 2000-05-09 | 2003-09-23 | National Semiconductor Corporation | Miniature semiconductor package for opto-electronic devices |
US6707140B1 (en) | 2000-05-09 | 2004-03-16 | National Semiconductor Corporation | Arrayable, scaleable, and stackable molded package configuration |
US6531341B1 (en) * | 2000-05-16 | 2003-03-11 | Sandia Corporation | Method of fabricating a microelectronic device package with an integral window |
US6305848B1 (en) | 2000-06-19 | 2001-10-23 | Corona Optical Systems, Inc. | High density optoelectronic transceiver module |
US6617195B1 (en) * | 2000-07-24 | 2003-09-09 | Advanced Micro Devices, Inc. | Method of reflowing organic packages using no-clean flux |
US6610591B1 (en) * | 2000-08-25 | 2003-08-26 | Micron Technology, Inc. | Methods of ball grid array |
US6544812B1 (en) * | 2000-11-06 | 2003-04-08 | St Assembly Test Service Ltd. | Single unit automated assembly of flex enhanced ball grid array packages |
AU2002245103A1 (en) * | 2000-11-14 | 2002-07-30 | Henkel Loctite Corporation | Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith |
JP3798620B2 (ja) | 2000-12-04 | 2006-07-19 | 富士通株式会社 | 半導体装置の製造方法 |
US6340846B1 (en) | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
US6762119B2 (en) * | 2001-06-20 | 2004-07-13 | International Bussiness Machines Corporation | Method of preventing solder wetting in an optical device using diffusion of Cr |
-
2001
- 2001-09-04 US US09/947,210 patent/US6642613B1/en not_active Expired - Lifetime
-
2002
- 2002-04-16 TW TW91107769A patent/TW543124B/zh not_active IP Right Cessation
- 2002-05-28 DE DE2002123850 patent/DE10223850B4/de not_active Expired - Fee Related
-
2003
- 2003-04-11 US US10/412,564 patent/US6858468B2/en not_active Expired - Lifetime
- 2003-08-29 US US10/652,805 patent/US6838317B2/en not_active Expired - Lifetime
-
2004
- 2004-12-15 US US11/015,247 patent/US7247942B2/en not_active Expired - Lifetime
- 2004-12-30 US US11/026,749 patent/US7199440B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69325065T2 (de) * | 1992-10-02 | 1999-10-28 | Matsushita Electric Ind Co Ltd | Halbleitervorrichtung, Bildabtastvorrichtung und Verfahren zu ihrer Herstellung |
EP0657932A2 (de) * | 1993-12-13 | 1995-06-14 | Matsushita Electric Industrial Co., Ltd. | Anschlusselektrode für eine Chipgehäusung, Aufbau und Herstellungsmethode |
WO1999030534A1 (en) * | 1997-12-08 | 1999-06-17 | Thomson Licensing S.A. | Peak to peak signal detector for audio system |
DE19845316A1 (de) * | 1998-05-30 | 1999-12-02 | Lg Semicon Co Ltd | Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
TW543124B (en) | 2003-07-21 |
DE10223850A1 (de) | 2003-03-20 |
US7199440B2 (en) | 2007-04-03 |
US20050100294A1 (en) | 2005-05-12 |
US6642613B1 (en) | 2003-11-04 |
US20030189214A1 (en) | 2003-10-09 |
US6838317B2 (en) | 2005-01-04 |
US6858468B2 (en) | 2005-02-22 |
US20040048417A1 (en) | 2004-03-11 |
US7247942B2 (en) | 2007-07-24 |
US20050117835A1 (en) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10223850B4 (de) | Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse | |
DE69935628T2 (de) | Hybridmodul | |
EP1174745B1 (de) | Optoelektronisches oberflächenmontierbares Modul | |
DE10163799B4 (de) | Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates | |
DE102009044605B4 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers mit einem Hügel | |
DE19723203B4 (de) | Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße | |
DE10257707B4 (de) | Verfahren zum Herstellen eines gestapelten Chip-Paketes | |
DE102009055691B4 (de) | Leistungshalbleitermodul | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE102010000407B4 (de) | Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE10217073B4 (de) | Miniatur-Halbleitergehäuse für optoelektronische Bauelemente | |
DE102006037538A1 (de) | Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils | |
DE4338432B4 (de) | Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür | |
DE10236689A1 (de) | Halbleitervorrichtung | |
DE3810899C2 (de) | ||
DE102008010098A1 (de) | Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung | |
DE102020125813A1 (de) | Verfahren zum herstellen eines chipgehäuses und chipgehäuse | |
DE60207282T2 (de) | Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition | |
DE10032796A1 (de) | Optomodul | |
DE10301510B4 (de) | Verfahren zur Herstellung eines Verkleinerten Chippakets | |
DE102012113012B4 (de) | Verfahren zum Herstellen einer elektronischen Vorrichtung | |
EP0867932A2 (de) | Verfahren zur Herstellung von Bonddrahtverbindungen | |
EP1278243A2 (de) | Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben | |
DE10227544B4 (de) | Vorrichtung zur optischen Datenübertragung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |
Representative=s name: ZELLER, ANDREAS, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |