WO2003071596A2 - Elektronisches bauteil mit klebstoffschicht und verfahren zur herstellung desselben - Google Patents

Elektronisches bauteil mit klebstoffschicht und verfahren zur herstellung desselben Download PDF

Info

Publication number
WO2003071596A2
WO2003071596A2 PCT/DE2003/000458 DE0300458W WO03071596A2 WO 2003071596 A2 WO2003071596 A2 WO 2003071596A2 DE 0300458 W DE0300458 W DE 0300458W WO 03071596 A2 WO03071596 A2 WO 03071596A2
Authority
WO
WIPO (PCT)
Prior art keywords
adhesive
electronic component
nanoparticles
components
adhesive layer
Prior art date
Application number
PCT/DE2003/000458
Other languages
English (en)
French (fr)
Other versions
WO2003071596A3 (de
Inventor
Robert Bergmann
Joachim Mahler
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to EP03742489A priority Critical patent/EP1476902A2/de
Priority to US10/505,066 priority patent/US7476981B2/en
Publication of WO2003071596A2 publication Critical patent/WO2003071596A2/de
Publication of WO2003071596A3 publication Critical patent/WO2003071596A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/81—Of specified metal or metal alloy composition

Definitions

  • the invention relates to an electronic component with an adhesive layer and a method for its production according to the type of the independent claims.
  • Adhesive layers in electronic components are used for a wide variety of tasks.
  • Electronic components are known in which similar materials, such as semiconductor chips, are mechanically connected and stacked by means of an adhesive layer or metallic surfaces are provided with corresponding metallic flat conductors or in that individual ceramic layers are bonded to form a multi-layer ceramic substrate.
  • electronic components are known in which dissimilar materials are joined together via an adhesive layer, for example, 'a semiconductor chip with a metallic chip island, or a semiconductor die to a ceramic substrate or a metallic flat conductor with a ⁇ ceramic substrate.
  • a first aspect of the present invention relates to electronic components with electrically conductive adhesive layers and a further aspect of the invention relates to electronic components with electrically insulating adhesive layers.
  • a disadvantage of conventional adhesive layers is that, in spite of particulate fillers, they have completely isotropic properties with regard to the electrical conductivity and / or the thermal Have conductivity. Due to the isotropic electrical conductivity in an electrically conductive adhesive layer, not only are opposing metallic surfaces electrically connected to one another and short-circuited, but also electrically conductive surfaces arranged next to one another are short-circuited. The same disadvantage arises in the case of isotropically thermally conductive adhesive layers, in which the thermal energy cannot be dissipated in one direction in a targeted manner, but is instead passed on uniformly in all directions.
  • Another disadvantage of filled adhesive layers is their minimum thickness. While the adhesive base mass of an adhesive layer can be provided as thin as desired, depending on the degree of viscosity, in the case of filled adhesive layers which are intended to improve either the thermal properties or the electrical properties of the adhesive base mass, a thickness of 5 or more micrometers is required in order to provide the filler with sufficient thickness and to accommodate concentration in the adhesive base.
  • the object of the invention is to provide an electronic component with an adhesive layer and a method for producing the same, the above disadvantages being overcome and a reduction in the space requirement being possible and the reliability of the adhesive layer being improved. This object is achieved with the subject matter of the independent claims. Advantageous developments of the invention result from the features of the dependent claims.
  • the electronic component has an electrically conductive adhesive layer between metallic surfaces of components of the component.
  • the metallic surfaces are arranged opposite one another.
  • the adhesive of the electrically conductive adhesive layer has agglomerates of electrically conductive nanoparticles. These agglomerates are surrounded by an adhesive base and form electrically conductive paths in the adhesive base.
  • the opposing surfaces are electrically connected to one another via a large number of statistically distributed agglomerates of electrically conductive nanoparticles in the plastic layer.
  • agglomerates of electrically conductive nanoparticles is favored by the favorable ratio between the surface area of the nanoparticles and the volume of the nanoparticles. This property complies with the fact that the minimal dimensions of the particles in the nano range improve their mobility in the adhesive base material. In addition, their affinity for one another is greatly increased due to the larger surface-to-volume ratio for nanoparticles compared to microparticles. On the other hand, these agglomerates of nanoparticles in the adhesive base have the advantage that they can adapt to the distance between two opposite surfaces. Another advantage of such an adhesive layer with agglomerates of electrically conductive nanoparticles is the anisotropy of the electrical conductivity in adhesive layers.
  • each agglomerate is surrounded by an insulating adhesive base mass, there are isolated, electrically conductive paths at the positions of the agglomerates, which point-wise connect the mutually opposite electrically conductive surfaces. Electrically conductive surfaces that are arranged next to one another are not short-circuited to one another due to the anisotropy of the adhesive layer.
  • the adhesive layer can thus successfully short-circuit several metallic surfaces of microscopic dimensions arranged next to one another with correspondingly arranged metallic surfaces of corresponding dimensions. connect.
  • microscopic is understood to mean a dimension that can only be recognized and measured under a light microscope.
  • the electrically conductive nanoparticles have gold, silver, copper, nickel or alloys thereof. These nanoparticles made of the corresponding noble metals, or also of copper and its alloys, have the advantage that their adsorption is particularly pronounced and therefore, on the order of magnitude of nanoparticles, they tend to form agglomerates in an adhesive matrix. Furthermore, the metals gold, silver and copper have a high electrical conductivity.
  • the adhesive layer can have a thickness of less than one micron due to the electrically conductive nanoparticles. With such a thin layer of adhesive, not only is the space requirement improved, but also the space requirement is minimized because a correspondingly small meniscus can form. At the same time, the electrical conductivity of the adhesive layer is compared by a factor of over five Adhesive layers with electrically conductive microparticles improved.
  • Components with different expansion coefficients can differ from one another in their expansion coefficient by a factor of three without there being any risk of damage when the electronic component is subjected to thermal alternating stress, as long as the thickness of the adhesive layer is a multiple of the average diameter of the electrically conductive nanoparticles.
  • the nanoparticle content can be between 30 and 95% by weight. This proportion of nanoparticles corresponds to a degree of filling between approximately 4 and 70% by volume. This means that at least 30% of the volume of the adhesive layer consists of the insulating adhesive base, which ensures that the agglomerates of electrically conductive metallic nanoparticles are completely surrounded by the insulating adhesive base.
  • an anisotropically electrically conductive one is formed
  • Structure which has an insulating effect in the plane of the adhesive layer and orthogonal to the adhesive layer, that is, electrically conductive in the thickness of the adhesive layer.
  • the electrically conductive adhesive layer with electrically conductive nanoparticles is that the agglomerates of nanoparticles can be deformed in the adhesive matrix. Because of this deformability, the length of the conductive paths can adapt to the respective thickness of the adhesive layer, so that differences in distance between the opposite electrically conductive surfaces can be compensated for.
  • the surface of the semiconductor chips is electrically conductive Contact areas are highly staggered in their height or depth, so that this property of the deformability of the electrically conductive agglomerates made of nanoparticles is particularly suitable for connecting contact areas on the active top sides of the semiconductor chips to one another in an electrical component with stacked semiconductor chips.
  • the nanoparticles can have an average diameter between 10 and 200 nanometers.
  • An average diameter of 10 to 50 nanometers is particularly suitable for extremely thin adhesive layers far below one micrometer, while the upper region of 100 to 200 nanometers are intended for adhesive layer thicknesses of approximately 1 micrometer.
  • the electrically conductive adhesive layer can thus be adapted very precisely to the possible distance between the opposite and electrically connected surfaces.
  • the average diameter of the agglomerates of electrically conductive nanoparticles in the adhesive can reach the thickness of the adhesive layer. This ensures that in each area of the adhesive layer a secure connection is made via appropriate conduction paths, which are formed from deformed agglomerates of electrically conductive nanoparticles in the adhesive layer.
  • the adhesive can be an N-methyl- enriched with electrically conductive nanoparticles.
  • This starting material has the advantage that the viscosity of the polyamidoacetic acid ester dissolved in N-methyl-pyrrolidone by the The proportion of N-methyl-pyrrolidone is variable and can be adapted to the size of the nanoparticles.
  • the adhesive has catalyst materials and adhesion promoters in an adhesive base made of polyamide.
  • polyamide is not alone adhesive, so that in particular the addition of an adhesive promotes the adhesive effect of the polyamide matrix.
  • catalyst materials should help accelerate the crosslinking of the polyamide. The addition of catalyst materials and adhesion promoter in conjunction with the electrically conductive nanoparticles thus results in an adhesive which has improved adhesion and a higher crosslinking rate at a reduced crosslinking temperature.
  • At least one of the opposing metallic surfaces can be arranged on a semiconductor chip. This makes it possible to use this adhesive to connect semiconductor chips and their metallic surfaces to metallic surfaces, for example ceramic substrates, or directly to metallic chip islands of a leadframe.
  • At least one of the opposite metallic surface, between which an electrically conductive adhesive layer is to be arranged can be arranged on a ceramic substrate.
  • Electronic components in which at least one of the metallic surfaces has a ceramic substrate have the advantage over electronic components in which, for example, metallic surfaces are arranged on a glass fiber-reinforced circuit board material, that the coefficient of thermal expansion of a ceramic substrate is substantially closer to the coefficient of expansion of a semi-conductor. terchips lies.
  • the adhesive layer can be made with a thickness of less than one micrometer without delamination due to thermal stresses.
  • an adhesive layer made of agglomerates of electrically conductive nanoparticles is therefore particularly suitable for use in stacks of semiconductor chips.
  • Such an adhesive layer can also be used for stacks of ceramic layers to represent a multi-layer ceramic substrate. This means that extremely compact, space-saving electronic components can be realized by stacking similar materials and using an adhesive to form agglomerates made of electrically conductive nanoparticles.
  • a method for producing an electronic component with an electrically conductive adhesive layer between opposing metallic surfaces of components of the component has the following method steps. First, a starting solution is prepared by dissolving a polyamidoacetic acid ester in N-methyl-pyrrolidone. This starting solution is then mixed with catalyst materials and adhesion promoters to form an adhesive solution. This adhesive solution is mixed with electrically conductive nanoparticles to form an electrically conductive adhesive. The adhesive can then be applied to at least one of the upper sides of the components of the electronic component to be bonded are applied and then the components are assembled.
  • the adhesive crosslinks and mechanically connects the components, and if the components have opposite metallic surfaces, these are connected to one another by the agglomerates of electrically conductive nanoparticles that form in the adhesive.
  • This method has the advantage that an adhesive layer can be produced which has anisotropic properties with regard to the electrical conductivity.
  • the adhesive solution is mixed with electrically conductive nanoparticles, due to the high proportion of surface area of the electrically conductive nanoparticles compared to their volume, there is a high degree of affinity between the electrically conductive nanoparticles, which combine to form agglomerates, the agglomerates being surrounded on all sides by the insulating adhesive solution.
  • an adhesive layer is prepared that electrically connects opposing metallic surfaces, while adjacent metallic surfaces of the individual component remain isolated from each other.
  • a temperature for crosslinking the adhesive is above 100 ° C., so that the components are heated to such a temperature in order to achieve the crosslinking of the adhesive to form a firm bond.
  • the crosslinking time and the crosslinking temperature can be reduced by the catalyst materials contained in the adhesive solution.
  • the components that are to be electrically connected are aligned with one another with their metallic surfaces. This step is facilitated by the fact that the adhesive is only to be applied to one of the two tops of the components to be glued.
  • the agglomerates of electrically conductive nanoparticles of gold, silver, copper, nickel or alloys thereof are insulated from one another and arranged statistically distributed in the adhesive layer between the electrically connectable and aligned surfaces of the components before crosslinking.
  • a plurality of metallic surfaces of microscopic dimensions arranged side by side can be electrically connected to oppositely arranged metallic surfaces of the components as soon as the two components have been joined together. If the components consist of semiconductor chips, these can be connected to form a stack of electrically conductive semiconductor chips. Such a stack has a reduced stack height, especially since the agglomerated, electrically conductive nanoparticles, depending on the viscosity of the adhesive matrix and the average diameter of the electrically conductive nanoparticles, can form an adhesive layer which has a thickness of less than one micrometer.
  • very low electrical resistances combined with high electrical conductivities with substitution of solders are realized with the first aspect of the invention if, in the context of this first aspect of the invention, an electrically conductive adhesive with agglomerates of electrically conductive nanoparticles is used.
  • the adhesive material can be used as a buffer for different thermomechanical expansions are used. The smaller the difference in the coefficient of thermal expansion between the components of an electronic component, the more securely fastening with the aid of the adhesive according to the invention is possible. This applies particularly to chip-on-chip connections when an electrical connection between the two chips is required.
  • metallized surfaces can be covered with semiconductor chips as semiconductor chip islands on a ceramic substrate and an electrically conductive adhesive layer can be achieved at the same time.
  • Another aspect of the invention relates to an electronic component with a thermally conductive and electrically insulating adhesive layer between surfaces of components of the component.
  • the surfaces are arranged opposite each other.
  • the adhesive of this adhesive layer has agglomerates of thermally conductive, electrically insulating nanoparticles. These agglomerates are surrounded by an adhesive base in which thermally conductive paths are arranged. These thermally conductive paths form thermal connections at points for the opposing surfaces, a large number of these agglomerates being statistically distributed in the adhesive layer.
  • Such a component has the advantage that it can dissipate the heat loss of the electronic components contained in the electronic component in a direction predetermined by the adhesive layers.
  • This preferred direction of heat dissipation in an electronic component can originate from the active top side of a semiconductor chip and can be led to one of the outer sides of the electronic component via corresponding metal cooling surfaces become.
  • the semiconductor chip is attached to the metal cooling surface with the aid of an electrically conductive and thermally insulating adhesive layer.
  • a plurality of metallic surfaces of microscopic dimensions arranged side by side can be connected to oppositely arranged metallic surfaces of the components in a short-circuit-free and thermally conductive manner.
  • the electronic component has particles of silicon dioxide, aluminum nitride, boron nitride, polytetrafluoroethylene or mixtures thereof.
  • These nanoparticles have the advantage that, compared to the surrounding adhesive base, they combine to form thermally conductive agglomerates due to their high proportion of surface in relation to the particle volume.
  • silicon dioxide, aluminum nitride and boron nitride these agglomerates consist of thermally conductive ceramic particles which as the unit cell each have only two types of atom and thus have a high thermal coupling ability.
  • the improvement of thermal conductivity speed of the adhesive base material by polytetrafluoroethylene is essentially due to the crystallinity of the tetrafluoroethylene consisting of polymers.
  • the adhesive layer including its electrically insulating and thermally conductive nanoparticles, has a thickness of less than one micrometer. Such thin adhesive layers cannot be reached with microparticles that have an average diameter in the micrometer range. In addition, the ability to form agglomerates between micrometer particles is extremely low compared to nanoparticles due to the increased volume compared to the surface.
  • the buffering compensation between the components which consist of materials with different thermal expansion coefficients, is limited, so that the thermal expansion coefficients of the components can differ by up to a factor of three.
  • the smaller the difference in the thermal expansion coefficient between the components the thinner an adhesive layer made from agglomerates of thermally conductive and electrically insulating nanoparticles.
  • the proportion by weight of the electrically insulating and thermally conductive nanoparticles in the adhesive layer can be between 30 and 90% by weight. Based on the above-mentioned thermally conductive, but electrically insulating materials, which have a specific weight between 2 and 3.3, the volume fraction of thermally conductive nanoparticles is between 4 and 70 vol. %. Thus, with a nanoparticle content between 30 and 95% by weight, a non-conductive, thermally insulating volume remains in the adhesive layer from adhesive base material of 30 to 95 vol.%, which surround the individual thermally conductive paths made of agglomerates of thermally conductive and electrically insulating nanoparticles. In the case of adhesive layers less than a micrometer thick, this results in an adhesive layer with anisotropic thermal conductivity.
  • the thermally conductive and electrically insulating nanoparticles have an average diameter between 10 and 200 nanometers. Nanoparticle diameters between 10 and 50 nanometers can be used for low-viscosity adhesive bases that are equal to the viscosity of the water, while nanoparticles with an average diameter between 50 and 200 nanometers can be used successfully for thicker adhesive layers with higher viscosity.
  • the average diameter of the agglomerates is larger than the thickness of the adhesive layer. This also ensures that each of the agglomerates that form contributes to the thermal conductivity between opposite surfaces. At the same time, these agglomerates have the property that they are easily deformable and adapt to the distance between the two opposite, thermally bonded surfaces.
  • an adhesive base material has adhesive catalyst materials and adhesion promoters if a polyamide is used as the adhesive base material.
  • Polyamides do not show any adhesive properties by nature, so that only through the Adhesion promoter an adhesive can arise.
  • the catalyst materials contained in addition to the thermally conductive and electrically insulating nanoparticles serve to accelerate the crosslinking of the adhesive layer to form a polyamide and to reduce the crosslinking temperature.
  • the opposing surfaces can be arranged on semiconductor chips if the electronic component has a stack of semiconductor chips. However, at least one of the opposing surfaces can also belong to a semiconductor chip, while the other of the surfaces belongs to a ceramic substrate or a glass fiber-reinforced printed circuit board.
  • ceramic substrates can be connected to the semiconductor chip using very thin adhesive layers of less than a micrometer thickness, especially since the difference in the expansion coefficient does not exceed a factor of three.
  • it becomes problematic with printed circuit board materials since some printed circuit board materials far exceed the factor of three in the expansion coefficient. In this case there is a risk of delamination of the semiconductor chip from the printed circuit board.
  • a method for producing an electronic component with a thermally conductive adhesive layer between opposite surfaces of components of the component has the following method steps. First, one
  • This method has the advantage that electronic components are produced which have components which are thermally connected to one another but are electrically insulated from one another.
  • the thermal connection is made via thermally conductive
  • Such an anisotropy in the thermal conductivity has the advantage that the heat can be dissipated selectively in one direction from a heat-generating element in the electronic component to the outside of the electronic component and, for example, to a cooling plate without an electrical short circuit occurring.
  • the adhesive is crosslinked at temperatures above 100 ° C. This low temperature has the advantage that the individual component components are not damaged by the effects of temperature.
  • the surfaces of the components are aligned with one another before the surfaces are joined. Only after the surfaces to be thermally bonded to one another and precisely aligned can the adhesive be crosslinked at the appropriate crosslinking temperature.
  • the electrically insulating and thermally conductive nanoparticles are agglomerated even before the adhesive is crosslinked. ized so that when the surfaces to be bonded and thermally bonded are brought together, these agglomerates can become deformed and thus can create thermally conductive paths between the points to be joined. Prior to crosslinking, these agglomerates are arranged isolated from one another and distributed statistically in the plastic layer between the surfaces of the components to be thermally coupled, the thermally conductive nanoparticles essentially comprising silicon dioxide, aluminum nitride, boron nitride, polytetrafluoroethylene or mixtures thereof. This has the advantage that the agglomerates can still deform and adapt to the distance between the opposite surface. The agglomerates of thermally conductive and electrically insulating nanoparticles remain isolated from one another and thus connect several metal surfaces arranged opposite one another without forming thermal bridges to adjacent surfaces.
  • the second aspect of the invention results in very low thermal resistances, since the adhesive bonds can be carried out with very small layer thicknesses and only with a low thermal resistance.
  • the prerequisite also applies here that the components to be bonded as substrates or as semiconductor chips must not differ too much from one another in their thermal expansion coefficients.
  • the adhesive material with such a thin adhesive layer has only a reduced buffer effect for different thermomechanical expansions.
  • the adhesive according to the invention and an adhesive layer according to the invention can be used particularly advantageously in chip-on-chip applications if an electrically insulating connection between the two chips is desired and chips on semiconductor chip islands can also be used Fasten the ceramic substrate, since the differences between the coefficients of thermal expansion can be buffered by the thickness of the adhesive layer.
  • FIG. 1 shows a schematic cross section through an electronic component of a first embodiment of the invention
  • FIG. 2 shows a schematic cross section through an electronic component of a second embodiment of the invention
  • FIG. 3 shows a schematic cross section through an electronic component of a third embodiment of the invention, which has a stack of two semiconductor chips,
  • FIG. 4 shows a schematic cross section through an electronic component of a fourth embodiment of the invention, which has a stack of several semiconductor chips.
  • Figure 1 shows a schematic cross section through an electronic component 1 of a first embodiment of the invention.
  • the reference number 2 denotes an adhesive layer which connects metallic surfaces 3 of two ' components 4 of the electronic component 1 to one another.
  • the reference number 5 denotes an adhesive of the adhesive layer 2 and the reference number 6 denotes agglomerates which have nanoparticles 7.
  • the agglomerates 6 are surrounded in the adhesive 5 of the adhesive layer 2 by an adhesive base.
  • the adhesive layer 2 extends within the agglomerates 6 paths, the electrical and thermal properties of which differ from the electrical and thermal properties of the surrounding adhesive base material 8.
  • the reference number 10 denotes one of the components 4 of the electronic component 1 in the form of a semiconductor chip.
  • the reference numeral 11 denotes a ceramic substrate as the second component 4, of which a metallic surface 3 is arranged opposite the metallic surface 3 of the semiconductor chip 10.
  • the ceramic plate 11 has on the upper side 13 facing the semiconductor chip a rewiring level 14, the
  • Rewiring lines 15 are connected via bonding wires 16 to contact areas 17 on the active top side 18 of the semiconductor chip 10.
  • the back 19 of the semiconductor chip 10 is metallized and has the metallic surface 3.
  • chip island 20 on the ceramic substrate 11 is a semiconductor 'which is connected through a via 21 with a redistribution layer 24 on the underside 28 of the ceramic substrate.
  • the conversion The wiring level 24 on the underside 28 of the ceramic substrate 11 has, in addition to rewiring lines 15, external contact surfaces 30 on which external contacts 31 are arranged.
  • the external contacts 31 are solder balls which protrude from the underside 28 of the ceramic substrate and are separated from one another by a solder stop layer 32.
  • the adhesive layer 2 is filled with electrically conductive nanoparticles 7.
  • the nanoparticles consist of electrically conductive material, such as gold, silver, copper, nickel or mixtures thereof. These electrically conductive nanoparticles, which take up to 70% by volume of the adhesive layer, agglomerate in the non-crosslinked state of the surrounding adhesive base material 8 to form agglomerates 6, which can be deformed in the non-crosslinked state of the adhesive 5 of the adhesive layer 2.
  • these agglomerates 6 of electrically conductive nanoparticles 7 form electrically conductive paths 9, so that the adhesive layer has an anisotropy in its effect as an electrical connection between the opposing metallic surfaces 3. While the adhesive layer 2 has an insulating effect in the horizontal direction, it connects via the layer thickness d
  • Adhesive layer 2 the back of the semiconductor chip 10 with the -metallic chip island 20 of the ceramic substrate 11.
  • this electrical connection is to be interrupted and only a thermal connection to the chip island 20 is to dissipate heat via the chip island 20, to the through contact 21 and to the external contact 31.
  • the nanoparticles form 27 also from agglomerates 26, but the nanoparticles 27 are made of electrically insulating but thermally conductive material, such as silicon dioxide, boron nitride and polytetrafluoroethylene or mixtures thereof.
  • the adhesive layer thickness d can be minimized to less than one micrometer.
  • the average diameter of the nanoparticles 7 and 27 is between 10 and 200 nanometers, while the average diameter of an agglomerate 6 and 26 made of nanoparticles 7 and 27 is greater than the layer thickness d.
  • a multiplicity of connection points which are statistically distributed in the adhesive layer 2 are produced between the opposite surfaces 3 and 23.
  • the deformability of the agglomerates 6 and 26 is used as long as the adhesive base material is not crosslinked.
  • components 10 and 11 are heated to a crosslinking temperature above 100 ° C.
  • a ceramic substrate 11 is first produced with the rewiring levels 15 on the top 13 and the bottom 28 and with through contacts 21.
  • a semiconductor chip island 20 is provided on the rewiring level 15 in the area of the semiconductor chip 10 to be attached, and an adhesive 5 filled with nanoparticles is applied thereon.
  • the adhesive 5 itself is produced from a starting solution in which a polyamidoacetic acid ester is dissolved in N-methylpyrrolidone. This initial solution is then mixed with catalyst materials and adhesion promoters to form an adhesive solution. Finally, either electrically conductive or electrically insulating nanoparticles 7 and 27 are mixed into this adhesive solution. These nanoparticles cones 7 and 27 agglomerate to form larger agglomerates 6 and 26 which are larger in their average diameter than the adhesive layer 2 to be produced.
  • This adhesive 5 is then applied to the semiconductor chip island 20, the semiconductor chip 10 is placed on it and the ceramic substrate 11 with the semiconductor chip 10 is exposed to a crosslinking temperature above 100 ° C. After the adhesive 5 has been crosslinked, the bonding wire 16 can be bonded to the contact areas 17 on the active top side 18 of the semiconductor chip 10 and connected to the rewiring lines 14 on the top side 13 of the ceramic substrate 11.
  • a plastic housing compound 33 is then applied to the top 13 of the ceramic substrate 11, which at the same time the semiconductor chip 10, the adhesive layer 2 and the
  • Bond wires 16 envelops.
  • external contacts 31 are applied to the external contact surfaces 30 provided for this purpose.
  • the solder stop layer 32 can either be applied directly during the production of the ceramic substrate 11 or it is applied to the underside 28 of the ceramic substrate 11 before the external contacts 31 are applied, leaving the external contact surfaces 30 free.
  • the advantage of the embodiment according to FIG. 1 is that either the semiconductor chip 10 can be connected either thermally and electrically insulating to the external contact 31 or in an electrically conductive manner to the external contact. For this purpose, only the material of the nanoparticles 7 or 27 in the adhesive layer 2 must be selected appropriately.
  • FIG. 2 shows a schematic cross section through an electronic component 1 of a second embodiment of the invention.
  • Components with the same functions as in FIG. 1 are marked with the same reference numerals and not discussed separately.
  • the components 4 of the electronic component 1 are formed from a semiconductor chip 10 and a metallic chip island 20.
  • the metallic chip island 20 simultaneously forms an outside of the housing 34 of the semiconductor chip.
  • the semiconductor chip island 20 can either serve as a ground contact, in which case the adhesive layer 2 will have agglomerates 6 which consist of electrically conductive nanoparticles 7.
  • the agglomeration of the nanoparticles 27 ensures that the thermal conductivity of the adhesive layer 2 is anisotropic and is oriented in the direction of the chip island 20 and thus on the heat sink.
  • the chip island 20 and the metallization sockets provided for the external contacts 31 are first galvanically deposited on a metal carrier (not shown).
  • the surface of the base intended for the external contacts 31 is then provided with a bondable coating 35.
  • Such a bondable coating 35 in turn has several layers, namely a layer made of a copper diffusion-inhibiting nickel layer directly on the base for the external contact 30 made of copper and then a noble metal layer on the Nickel layer for secure bonding.
  • Such a structuring has the advantage that a diffusion of copper ions into the connection with the bonding wire 16 is prevented and thus premature embrittlement of the bond connection is avoided.
  • the adhesive 5 can then be applied to the chip island 20 in a thickness that is less than the average diameter of the agglomerates of nanoparticles.
  • the bonding wires 16 are applied to the contact surfaces 17 on the active top side 18 of the semiconductor chip 10 and connected to the bondable coating 35.
  • the entire metal carrier (not shown) is covered with a plastic housing compound 33, which embeds both the adhesive layer 2 and the semiconductor chip 10 and the bonding wires 16.
  • the metal carrier (not shown) can then be etched away, so that the exemplary embodiment shown here in cross section is present.
  • the adhesive 5 is produced in the same way as in the first exemplary embodiment, so that a listing of the production steps can be omitted.
  • FIG. 3 shows a schematic cross section through an electronic component 1 of a third embodiment of the invention, which has a stack 12 of two semiconductor chips 10.
  • Components with the same functions as in the previous figures are identified by the same reference symbols and are not discussed separately.
  • the two semiconductor chips 10 have contact surfaces 17 on their active top side 18 and carry on this top side te an insulating redistribution layer 36.
  • Rewiring lines 15 are arranged on the insulating redistribution layer 36. These rewiring lines connect the contact areas 17 to metallic areas 3 on the insulating rewiring layer 36.
  • the metallic areas 3 on the two semiconductor chips 10 are aligned and arranged in such a way that they lie opposite one another.
  • the bond channels 37 of the two semiconductor chips 10, which have the contact surfaces 17, are arranged offset with respect to one another and covered by a plastic housing compound 33. In the rest,
  • a region between the two semiconductor chips 10 is an adhesive layer 2 composed of an adhesive 5 which has an anisotropic electrical conductivity.
  • This anisotropic electrical conductivity is achieved in that agglomerates 6 of electrically conductive nanoparticles 7 are arranged in an adhesive matrix 8.
  • the electrically conductive agglomerates 6 are insulated from one another by the adhesive base compound 8, so that the individual outer contact surfaces 30 lying opposite one another are electrically connected by paths 9 through the agglomerates 6.
  • the adhesive 5 can consequently be applied over a large area and in layers without being selectively concentrated on the opposite metallic surfaces 3. Rather, the selectivity occurs automatically through the anisotropy of the electrically conductive adhesive layer.
  • the two semiconductor chips are connected with their corresponding external contact surfaces 30 and thus with their contact surfaces 17 via the rewiring lines 15.
  • a solder resist layer 32 can be placed between the outer contact surfaces 30. ensure that the rewiring lines 14 remain insulated and only corresponding external contact areas 30 are connected to one another via the electrically conductive agglomerates.
  • FIG. 4 shows a schematic cross section through an electronic component 1 of a fourth embodiment of the invention, which has a stack 12 of a plurality of semiconductor chips 10.
  • FIG. 4 shows a schematic cross section through an electronic component 1 of a fourth embodiment of the invention, which has a stack 12 of a plurality of semiconductor chips 10.
  • both the n-type cathode 38 and the p-type anode 39 are metallized on their respective outer sides, and for such a cascade connection of diodes, the respective anode 39 with the cathode 38 arranged above it is now connected via an electrically conductive adhesive layer 2 next diode electrically connected.
  • the adhesive layer has agglomerates 6 made of electrically conductive nanoparticles 7. This creates an anisotropic connection between the individual diodes through the adhesive layer 2, the thickness d of which is less than a micrometer.
  • a flat conductor is arranged on the underside of the lowermost diode as a common cathode 38 of the diode cascade of this electronic component 1 and is modeled in a projecting manner from the diode cascade to form a pin.
  • a common anode 39 is correspondingly attached to the upper side 41 of the diode cascade and is also structured so as to protrude into a pin.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Die vorliegende Erfindung betrifft ein elektronisches Bauteil mit einer Klebstoffschicht (2) zwischen metallischen Flächen (3) von Komponenten (4) des Bauteils (1). Die metallischen Flächen (3) sind einander gegenüberliegend angeordnet. Der Klebstoff (5) der Klebstoffschicht (2) weist Agglomerate (6, 26) von Nanopartikeln (7, 27) auf, die von einer Klebstoffgrundmasse umgebene Pfade (9, 29) in der Klebstoffgrundmasse (8) bilden. Ferner betrifft die Erfindung ein Verfahren zur Herstellung des Bauteils (1).

Description

Beschreibung
Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung desselben.
Die Erfindung betrifft ein elektronisches Bauteil mit Klebstoffschicht und Verfahren zu deren Herstellung gemäß der Gattung der unabhängigen Ansprüche.
Klebstoffschichten in elektronischen Bauteilen werden für die verschiedensten Aufgaben eingesetzt. Es sind elektronische Bauteile bekannt, bei denen gleichartige Materialien, wie Halbleiterchip, über eine Klebstoffschicht mechanisch verbunden und gestapelt werden oder metallische Flächen mit ent- sprechenden metallischen Flachleitern versehen werden oder indem einzelne Keramiklagen zu einem mehrfachlagigen Keramiksubstrat verklebt werden. Außerdem sind elektronische Bauteile bekannt, bei denen ungleiche Materialien über eine Klebstoffschicht miteinander verbunden werden, beispielsweise' ein Halbleiterchip mit einer metallischen Chipinsel, oder ein Halbleiterchip mit einem Keramiksubstrat oder ein metallischer Flachleiter mit einem ^Keramiksubstrat .
Durch Zumischen von Füllstoffen in die Klebstoffschicht' kön- nen die thermischen und elektrischen Eigenschaften der Klebstoffschicht variiert werden. Demgemäß betrifft ein erster Aspekt der vorliegenden Erfindung elektronische Bauteile mit elektrisch leitenden Klebstoffschichten und ein weiterer Aspekt der Erfindung betrifft elektronische Bauteile mit elektrisch isolierenden Klebstoffschichten. Ein Nachteil herkömmlicher Klebstoffschichten ist es, dass sie trotz parti- kelförmiger Füllstoffe völlig isotrope Eigenschaften in bezug auf die elektrische Leitfähigkeit und/oder die thermische Leitfähigkeit aufweisen. Durch die isotrope elektrische Leitfähigkeit in einer elektrisch leitenden Klebstoffschicht werden nicht nur gegenüberliegende metallische Flächen miteinander elektrisch verbunden und kurzgeschlossen, sondern auch nebeneinander angeordnete elektrisch leitende Flächen kurzgeschlossen. Der gleiche Nachteil ergibt sich bei isotrop thermisch leitenden Klebstoffschichten, bei denen nicht gezielt die thermische Energie in einer Richtung abgeführt werden kann, sondern gleichmäßig in alle Richtungen weitergeleitet wird.
Ein weiterer Nachteil von gefüllten Klebstoffschichten ist ihre Mindestdicke. Während die Klebstoffgrundmasse einer Klebstoffschicht je nach Viskositätsgrad beliebig dünn vorge- sehen werden kann, ist bei gefüllten Klebstoffschichten, die entweder die thermischen Eigenschaften oder die elektrischen Eigenschaften der Klebstoffgrundmasse verbessern sollen, eine Dicke von 5 und mehr Mikrometern erforderlich, um den Füllstoff in ausreichender Dicke und Konzentration in der Kleb- stoffgrundmasse unterzubringen.
Ein weiterer Nachteil derart dicker gefüllter Klebstoffschichten ist, dass sich im Randbereich ein Meniskus ausbildet, der entsprechend den Benetzungseigenschaften und der Klebstoffdicke einen vergrößerten Flächenbedarf aufweist.
Aufgabe der Erfindung ist es, ein elektronisches Bauteil mit Klebstoffschicht und ein Verfahren zur Herstellung desselben anzugeben, wobei die obigen Nachteile überwunden werden und eine Verminderung des Raumbedarfs möglich wird sowie die Zuverlässigkeit der Klebstoffschicht verbessert wird. Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Merkmalen der abhängigen Ansprüche.
Erfindungsgemäß weist das elektronische Bauteil bei einem ersten Aspekt der Erfindung eine elektrisch leitende Klebstoffschicht zwischen metallischen Flächen von Komponenten des Bauteils auf. Die metallischen Flächen sind dabei einander gegenüberliegend angeordnet. Der Klebstoff der elektrisch leitenden Klebstoffschicht weist Agglomerate von elektrisch leitenden Nanopartikeln auf. Diese Agglomerate sind von einer Klebstoffgrundmasse umgeben und bilden elektrisch leitende Pfade in der Klebstoffgrundmasse aus. Dabei sind die einander gegenüberliegenden Flächen elektrisch über eine Vielzahl sta- tistisch in der Kunststoffschicht verteilter Agglomerate elektrisch leitender Nanopartikel punktuell miteinander verbunden.
Die Bildung von Agglomeraten elektrisch leitender Nanoparti- kel wird durch das günstige Verhältnis zwischen Oberfläche der Nanopartikel zu dem Volumen der Nanopartikel begünstigt. Dieser Eigenschaft kommt entgegen, dass durch die minimalen Abmessungen der Partikel im Nanobereich ihre Beweglichkeit in der Klebstoffgrundmasse verbessert ist. Außerdem wird ihre Affinität zueinander aufgrund des größeren Verhältnisses zwischen Oberfläche zu Volumen für Nanopartikel gegenüber Mikro- partikeln stark erhöht. Andererseits haben diese Agglomerate von Nanopartikeln in der Klebstoffgrundmasse den Vorteil, dass sie sich dem Abstand zwischen zwei gegenüberliegenden Flächen anpassen können. Ferner besteht ein Vorteil einer derartigen Klebstoffschicht mit Agglomeraten aus elektrisch leitenden Nanopartikeln 'in der Anisotropie der elektrischen Leitfähigkeit in Klebstoffschichten. Da jedes Agglomerat von einer isolierenden Klebstoffgrundmasse umgeben ist, ergeben sich an den Positionen der Agglomerate isolierte elektrisch leitende Pfade, die punktuell die einander gegenüberliegenden elektrisch leitenden Flächen miteinander verbinden. Elektrisch leitende Flächen, die nebeneinander angeordnet sind, werden jedoch aufgrund der Anisotropie der Klebstoffschicht nicht miteinander kurzgeschlossen. Somit kann die Klebstoffschicht kurzschlußfrei mehrere nebeneinander angeordnete metallische Flächen von mikroskopisch kleinen Abmessungen mit gegenüberliegend angeordneten metallischen Flächen entsprechender Abmessungen erfolgreich . verbinden. In diesem Zusammenhang wird unter mikroskopisch klein eine Abmessung verstanden, die nur unter einem Lichtmi- kroskop erkennbar und meßbar ist.
Die elektrisch leitenden Nanopartikel weisen Gold, Silber, Kupfer, Nickel oder Legierungen derselben auf. Diese Nanopartikel aus den entsprechenden Edelmetallen, beziehungsweise auch aus Kupfer und seinen Legierungen, haben den Vorteil, dass ihre Adsorption besonders ausgeprägt ist und sie deshalb in der Größenordnung von Nanopartikeln dazu neigen, Agglomerate in einer Klebstoffgrundmasse zu bilden. Ferner weisen die Metalle Gold, Silber und Kupfer eine hohe elektrische Leitfähigkeit auf.
Die Klebstoffschicht kann aufgrund der elektrisch leitenden Nanopartikel eine Dicke unter einem Mikrometer aufweisen. Mit einer derartig dünnen Klebstoffschicht wird nicht nur der Raumbedarf verbessert, sondern auch der Flächenbedarf minimiert, weil sich ein entsprechend kleiner Meniskus ausbilden kann. Gleichzeitig wird die elektrische Leitfähigkeit der Klebstoffschicht um einen Faktor von über fünf gegenüber Klebstoffschichten mit elektrisch leitenden Mikropartikeln verbessert .
Komponenten mit unterschiedlichem Ausdehnungskoeffizienten können sich bis zu einem Faktor drei in ihrem Ausdehnungskoeffizienten voneinander unterscheiden, ohne dass die Gefahr einer Beschädigung bei thermischer Wechselbelastung des elektronischen Bauteils besteht, solange die Dicke der Klebstoffschicht ein Mehrfaches des mittleren Durchmessers der elek- trisch leitenden Nanopartikel ausmacht.
Der Nanopartikelanteil kann zwischen 30 und 95 Gew.% liegen. Dieser Nanopartikelanteil entspricht einem Füllgrad zwischen ungefähr 4 und 70 Vol.%. Das bedeutet, dass mindestens 30% des Volumens der Klebstoffschicht aus der isolierenden Klebstoffgrundmasse besteht, womit gewährleistet ist, dass die Agglomerate aus elektrisch leitenden metallischen Nanopartikeln vollständig von der isolierenden Klebstoffgrundmasse umgeben sind. Im Falle von Klebstoffschichten in elektronischen Bauteilen bildet sich eine anisotrop elektrisch leitende
Struktur aus, die in der Ebene der Klebstoffschicht isolierend wirkt und orthogonal zur Klebstoffschicht, das heißt in der Dicke der Klebstoffschicht elektrisch leitend wirkt.
Ein weiterer Vorteil der elektrisch leitenden Klebstoffschicht mit elektrisch leitenden Nanopartikeln besteht darin, dass die Agglomerate aus Nanopartikeln in der Klebstoffgrundmasse verformbar sind. Aufgrund dieser Verformbarkeit können sich die leitenden Pfade in ihrer Länge der jeweiligen Dicke der Klebstoffschicht anpassen, so dass Abstandsunterschiede der gegenüberliegenden elektrisch leitenden Flächen ausgeglichen werden können. Insbesondere bei Halbleiterchips ist die Oberfläche der Halbleiterchips mit ihren elektrisch leitenden Kontaktflächen in ihrer Höhe beziehungsweise ihrer Tiefe stark gestaffelt, so dass diese Eigenschaft der Verformbarkeit der elektrisch leitenden Agglomerate aus Nanopartikeln besonders geeignet sind, um in einem elektrischen Bauteil mit gestapelten Halbleiterchips Kontaktflächen auf den aktiven Oberseiten der Halbleiterchips miteinander zu verbinden.
Die Nanopartikel können einen mittleren Durchmesser zwischen 10 und 200 Nanometer aufweisen. Dabei ist ein mittlerer Durchmesser von 10 bis 50 Nanometern besonders für extrem dünne Klebstoffschichten weit unterhalb eines Mikrometers geeignet, während der obere Bereich von 100 bis 200 Nanometern für Klebstoffschichtdicken von etwa 1 Mikrometer vorgesehen sind. Durch die Verwendung von elektrisch leitenden Nanopar- tikeln mit einem mittleren Durchmesser in diesen Bereichen zwischen 10 und 200 Nanometern kann somit die elektrisch leitende Klebstoffschicht sehr genau an den möglichen Abstand der gegenüberliegenden und elektrisch zu verbindenden Flächen angepaßt werden.
Der mittlere Durchmesser der Agglomerate elektrisch leitender Nanopartikel in dem Klebstoff kann die Dicke der Klebstoffschicht erreichen. Damit wird gewährleistet, dass in jedem Bereich der Klebstoffschicht eine sichere Verbindung über entsprechende Leitungspfade, die aus verformten Agglomeraten elektrisch leitender Nanopartikel in der Klebstoffschicht gebildet werden.
Als Ausgangsstoff kann der Klebstoff einen mit elektrisch leitenden Nanopartikeln angereicherten, in N-methyl-
Pyrrolidon gelösten Polyamidessigsäureester aufweisen. Dieser Ausgangsstoff hat den Vorteil, dass die Viskosität des in N- methyl-Pyrrolidon gelösten Polyamidessigsäureesters durch den Anteil des N-methyl-Pyrrolidon variabel und an die Größe der Nanopartikel anpaßbar ist.
Der Klebstoff weist zusätzlich zu den Nanopartikeln Katalysa- tormaterialien und Haftvermittler in einer Klebstoffgrundmasse aus Polyamid auf. Dabei ist Polyamid nicht alleine klebend, so dass insbesondere der Zusatz eines Haftvermittlers die Klebewirkung der Polyamidgrundmasse ausmacht. Katalysatormaterialien sollen in dieser Klebstoffgrundmasse die Ver- netzung des Polyamids beschleunigen helfen. Somit ergibt sich durch die Zusätze von Katalysatormaterialien und Haftvermittler in Verbindung mit den elektrisch leitenden Nanopartikeln ein Klebstoff, der eine verbesserte Haftung und eine höhere Vernetzungsrate bei verminderter Vernetzungstemperatur auf- weist.
Von den gegenüberliegenden metallischen Flächen kann mindestens eine auf einem Halbleiterchip angeordnet sein. Dadurch wird es möglich, mit diesem Klebstoff Halbleiterchip und de- ren metallische Flächen mit metallischen Flächen, beispielsweise von Keramiksubstraten, oder unmittelbar mit metallischen Chipinseln eines Flachleiterrahmens zu verbinden.
Weiterhin kann mindestens eine der gegenüberliegenden metal- lischen Fläche, zwischen denen eine elektrisch leitende Klebstoffschicht anzuordnen ist, auf einem Keramiksubstrat angeordnet sein. Elektronische Bauteile, bei denen mindestens eine der metallischen Flächen ein Keramiksubstrat aufweist, haben gegenüber elektronischen Bauteilen, bei denen beispiels- weise metallische Flächen auf einem glasfaserverstärkten Leiterplattenmaterial angeordnet sind, den Vorteil, dass der thermische Ausdehnungskoeffizient eines Keramiksubstrats wesentlich näher an dem Ausdehnungskoeffizienten eines Halblei- terchips liegt. Somit kann die Klebstoffschicht mit einer Dicke geringer als einem Mikrometer ausgeführt werden, ohne dass es zu einer Dela ination aufgrund von Thermospannungen kommt.
Die geringste Dicke einer Klebstoffschicht kann eingesetzt werden, wenn die beiden aufeinander zu klebenden und elektrisch zu verbindenden Komponenten eines elektronischen Bauteils aus identischen Materialien bestehen, da die Klebstoff- schicht keinerlei Puffer für das thermische Ausdehnungsverhalten der Materialien bilden muß. Eine Klebstoffschicht aus Agglomeraten elektrisch leitender Nanopartikel ist somit besonders geeignet, für Stapel aus Halbleiterchips eingesetzt zu werden. Ebenso kann eine derartige Klebstoffschicht für Stapel aus Keramiklagen zur Darstellung eines mehrlagigen Keramiksubstrats verwendet werden. Somit sind äußerst kompakte raumsparende elektronische Bauteile durch Stapelung gleichartiger Materialien und unter Verbindung durch einen Klebstoff mit Agglomeraten aus elektrisch leitenden Nanopartikeln rea- lisierbar.
Ein Verfahren zur Herstellung eines elektronischen Bauteils mit einer elektrisch leitenden Klebstoffschicht zwischen einander gegenüberliegenden metallischen Flächen von Komponenten des Bauteils weist folgende Verfahrensschritte auf. Zunächst wird eine Ausgangslösung hergestellt, indem ein Polyamidessigsäureester in N-methyl-Pyrrolidon gelöst wird. Anschließend wird diese Ausgangslösung mit Katalysatormaterialien- und Haftvermittlern zu einer Klebstofflösung versetzt. Diese Klebstofflösung wird mit elektrisch leitenden Nanopartikeln zu einem elektrisch leitenden Klebstoff gemischt. Anschließend kann der Klebstoff auf mindestens eine der Oberseiten der zu verklebenden Komponenten des elektronischen .Bauteils aufgetragen werden und danach werden die Komponenten zusammengefügt .
Unter Erwärmung vernetzt schließlich der Klebstoff und ver- bindet mechanisch die Komponenten und soweit die Komponenten gegenüberliegende metallische Flächen aufweisen, werden diese durch die in dem Klebstoff sich ausbildenden Agglomerate aus elektrisch leitenden Nanopartikel miteinander verbunden. Dieses Verfahren hat den Vorteil, dass eine Klebstoffschicht herstellbar wird, die anisotrope Eigenschaften in bezug auf die elektrische Leitfähigkeit aufweist. Bereits beim Mischen der Klebstofflösung mit elektrisch leitenden Nanopartikeln entsteht aufgrund des hohen Oberflächenanteils der elektrisch leitenden Nanopartikel gegenüber deren Volumen eine hohe Af- finität zwischen den elektrisch leitenden Nanopartikeln, die sich zu Agglomeraten zusammenfügen, wobei die Agglomerate von der isolierenden Klebstofflösung allseitig umgeben sind.
Beim Auftragen des Klebstoffs auf mindestens eine der Ober- seiten der zu verklebenden Komponenten in einer Dicke, die geringer ist als der mittlere Durchmesser der Agglomerate, wird eine Klebstoffschicht vorbereitet, die einander gegenüberliegende metallische Flächen elektrisch verbindet, während nebeneinander liegende metallische Flächen der Einzel- komponente voneinander isoliert bleiben.
Eine Temperatur zum Vernetzen des Klebstoffs liegt über 100 °C, so dass die Komponenten auf eine derartige Temperatur erwärmt werden, um die Vernetzung des Klebstoffs zu einem fe- sten Verbund zu erreichen. Durch die in der Klebstofflösung enthaltenen Katalysatormaterialien kann die Vernetzungsdauer und die Vernetzungstemperatur vermindert werden. Vor einem Zusammenfügen werden die Komponenten, die elektrisch zu verbinden sind, mit ihren metallischen Flächen zueinander ausgerichtet. Dieser Schritt wird durch die Tatsache erleichtert, dass der Klebstoff nur auf einer der beiden Oberseiten der zu verklebenden Komponenten aufzutragen ist. Bei diesem Auftrag werden die Agglomerate aus elektrisch leitenden Nanopartikel von Gold, Silber, Kupfer, Nickel oder Legierungen derselben, voneinander isoliert und statistisch in der Klebstoffschicht verteilt zwischen den elektrisch zu ver- bindenden und ausgerichteten Flächen der Komponenten vor einem Vernetzen anordnen.
Durch die Agglomeration der elektrisch leitenden Nanopartikel können kurzschlußfrei mehrere nebeneinander angeordnete me- tallische Flächen von mikroskopisch kleinen Abmessungen mit gegenüberliegend angeordneten metallischen Flächen der Komponenten elektrisch verbunden werden, sobald das Zusammenfügen der beiden Komponenten erfolgt ist. Bestehen die Komponenten aus Halbleiterchips, so können diese zu einem Stapel elek- trisch leitender Halbleiterchips verbunden werden. Ein derartiger Stapel weist eine verminderte Stapelhöhe auf, zumal die agglomerierten elektrisch leitenden Nanopartikel je nach Viskosität der Klebstoffgrundmasse und mittleren Durchmesser der elektrisch leitenden Nanopartikel eine Klebstoffschicht bil- den können, die eine Dicke unter einem Mikrometer aufweist.
Zusammenfassend werden mit dem ersten Aspekt der Erfindung sehr geringe elektrische Widerstände kombiniert mit hohen elektrischen Leitfähigkeiten unter Substitution von Loten realisiert, wenn im Rahmen dieses ersten Aspektes der Erfindung ein elektrisch leitender Klebstoff mit Agglomeraten aus elektrisch leitenden Nanopartikeln eingesetzt wird. Das Kleb- stoffmaterial kann dabei beschränkt als Puffer für unter- schiedliche thermomechanische Ausdehnungen eingesetzt werden. Je geringer der Unterschied im thermischen Ausdehnungskoeffizient zwischen den Komponenten eines elektronischen Bauteils ist, umso sicherer wird eine Befestigung mit Hilfe des erfin- dungsgemäßen Klebstoffs möglich. Dieses gilt besonders bei Chip-auf-Chip-Verbindungen, wenn eine elektrische Verbindung zwischen beiden Chips erforderlich wird. Ferner können metallisierte Flächen als Halbleiterchipinseln auf einem Keramiksubstrat mit Halbleiterchips belegt werden und gleichzei- tig eine elektrisch leitende Klebstoffschicht erreicht werden.
Ein weiterer Aspekt der Erfindung betrifft ein elektronisches Bauteil mit einer thermisch leitenden und elektrisch isolie- renden Klebstoffschicht zwischen Flächen von Komponenten des Bauteils. Dazu sind die Flächen einander gegenüber angeordnet. Der Klebstoff dieser Klebstoffschicht weist Agglomerate von thermisch leitenden, elektrisch isolierenden Nanopartikeln auf. Diese Agglomerate sind von einer Klebstoffgrund a- sse umgeben, in der thermisch leitende Pfade angeordnet sind. Diese thermisch leitenden Pfade bilden punktuell thermische Verbindungen für die einander gegenüberliegenden Flächen, wobei eine Vielzahl dieser Agglomerate statistisch in der Klebstoffschicht verteilt sind.
Ein derartiges Bauteil hat den Vorteil, dass es in der Ableitung von Verlustwärme der in dem elektronischen Bauteil enthaltenen elektronischen Bauelemente in eine durch die Klebstoffschichten vorgegebene Richtung ableiten kann. Diese be- vorzugte Richtung der Wärmeableitung in einem elektronischen Bauteil kann von der aktiven Oberseite eines Halbleiterchips ausgehen und über entsprechende metallische Kühlflächen an eine der äußeren Seiten des elektronischen Bauteils geführt werden. Dabei ist der Halbleiterchip auf der metallischen Kühlfläche mit Hilfe einer elektrisch leitenden und thermisch isolierenden Klebstoffschicht befestigt.
Darüber hinaus können mehrere nebeneinander angeordnete metallische Flächen mikroskopisch kleiner Abmessungen mit gegenüberliegend angeordneten metallischen Flächen der Komponenten kurzschlußfrei und thermisch leitend verbunden sein. Das hat den Vorteil, dass selbst hoch belastete Leiterbahn- Strukturen thermisch leitend über die Klebstoffschicht mit einem Kühlkörper des elektronischen Bauteils verbunden werden können, ohne dass Kurzschlüsse zwischen den hoch belasteten Leiterbahnen durch den metallischen Kühlkörper verursacht werden.
Mit Hilfe der punktuell auftretenden, thermisch leitenden und elektrisch isolierenden Pfade wird die Intensität der Kühlung durch den Kühlkörper eines derartigen elektronischen Bauteils ausgerichtet und' verbessert.
Das elektronische Bauteil weist als thermisch leitende und elektrisch isolierende Nanopartikel Partikel des Siliciumdi- oxids, des Aluminiumnitrids, des Bornitrids, des Polyte- trafluorethylens oder Mischungen derselben auf. Diese Nano- partikel haben den Vorteil, dass sie sich gegenüber der umgebenden Klebstoffgrundmasse zu thermisch leitenden Agglomeraten aufgrund ihres hohen Anteils an Oberfläche im Verhältnis zum Partikelvolumen zusammenschließen. Diese Agglomerate bestehen zumindest in dem Fall des Siliciumdioxids, des Alu i- niumnitrids und des Bornitrids aus thermisch leitenden Keramikpartikeln, die als Elementarzelle nur jeweils zwei Atomsorten aufweisen und somit eine hohe thermische Koppelfähigkeit aufweisen. Die Verbesserung der thermischen Leitfähig- keit der Klebstoffgrundmasse durch Polytetrafluorethylen liegt im wesentlichen an der Kristallinität des aus Polymerisaten bestehenden Tetrafluorethylens .
Die Klebstoffschicht einschließlich ihrer elektrisch isolierenden und thermisch leitenden Nanopartikel weist eine Dicke unter einem Mikrometer auf. Derart dünne Klebstoffschichten sind mit Mikropartikeln, die einen mittleren Durchmesser im Mikrometerbereich aufweisen, nicht erreichbar. Darüber hinaus ist das Vermögen, Agglomerate zu bilden, zwischen Mikrometerpartikeln aufgrund des vergrößerten Volumens gegenüber der Oberfläche im Vergleich zu Nanopartikeln äußerst gering.
Bei derart dünnen Klebstoffschichten ist der puffernde Aus- gleich zwischen den Komponenten, die aus Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten bestehen, beschränkt, so dass maximal bis zu einem Faktor drei sich die thermischen Ausdehnungskoeffizienten der Komponenten unterscheiden können. Je geringer der Unterschied im thermi- sehen Ausdehnungskoeffizienten zwischen den Komponenten ist, umso dünner kann eine Klebstoffschicht aus Agglomeraten von thermisch leitenden und elektrisch isolierenden Nanopartikeln gewählt werden.
Der Gewichtsanteil der elektrisch isolierenden und thermisch leitenden Nanopartikel kann in der Klebstoffschicht zwischen 30 und 90 Gew.% liegen. Bezogen auf die obenerwähnten thermisch leitenden, jedoch elektrisch isolierenden Materialien, die ein spezifisches Gewicht zwischen 2 und 3,3 aufweisen, ergibt sich ein Volumenanteil an thermisch leitenden Nanopartikeln zwischen 4 und 70 Vol . % . Somit verbleiben bei einem Nanopartikelanteil zwischen 30 und 95 Gew.% ein nicht leitend, thermisch isolierendes Volumen in der Klebstoffschicht aus Klebstoffgrundmasse von 30 bis 95 Vol.%, welche die einzelnen thermisch leitenden Pfade aus Agglomeraten von thermisch leitenden und elektrisch isolierenden Nanopartikeln umgeben. Bei Klebstoffschichten unter einem Mikrometer Dicke ergibt sich somit eine Klebstoffschicht mit anisotroper thermischer Leitfähigkeit.
Die thermisch leitenden und elektrisch isolierenden Nanopartikel weisen einen mittleren Durchmesser zwischen 10 und 200 Nanometern auf. Für niedrigviskose Klebstoffgrundmassen, die der Viskosität des Wassers gleichen, können Nanopartikel- durchmesser zwischen 10 und 50 Nanometern eingesetzt werden, während für dickere Klebstoffschichten bei gleichzeitig höherer Viskosität Nanopartikel mit einem mittleren Durchmesser zwischen 50 und 200 Nanometern erfolgreich einsetzbar sind.
Um einen sicheren, thermisch leitenden Kontakt der Agglomerate aus thermisch leitenden, elektrisch isolierenden Nanopartikeln in einem Klebstoff oder in einer Klebstoffschicht her- zustellen, ist der mittlere Durchmesser der Agglomerate größer als die Dicke der Klebstoffschicht. Damit wird gleichzeitig sichergestellt, dass jedes der sich ausbildenden Agglomerate zur thermischen Leitfähigkeit zwischen gegenüberliegenden Flächen beiträgt. Gleichzeitig haben diese Agglomerate die Eigenschaft, dass sie leicht verformbar sind und sich dem Abstand zwischen den beiden gegenüberliegenden, thermisch zu verbindenden Flächen anpassen.
Neben den thermisch leitenden und elektrisch isolierenden Nanopartikeln weist eine Klebstoffgrundmasse Klebstoffkataly- satormaterialien und Haftvermittler auf, wenn als Klebstoffgrundmasse ein Polyamid eingesetzt ist. Polyamide zeigen von Natur aus keine Hafteigenschaften, so dass erst durch den Haftvermittler ein Klebstoff entstehen kann. Die zusätzlich zu den thermisch leitenden und elektrisch isolierenden Nanopartikeln enthaltenen Katalysatormaterialien dienen dazu, die Vernetzung der Klebstoffschicht zu einem Polyamid zu be- schleunigen und die Vernetzungstemperatur zu vermindern.
Die einander gegenüberliegenden Flächen können auf Halbleiterchips angeordnet sein, wenn das elektronische Bauteil einen Stapel aus Halbleiterchips aufweist. Es kann aber auch mindestens eine der einander gegenüberliegenden Flächen zu einem Halbleiterchip gehören, während die andere der Flächen zu einem Keramiksubstrat oder einer glasfaserverstärkte Leiterplatte gehört. Dabei sind mit sehr dünnen Klebstoffschichten von weniger als einem Mikrometer Dicke Keramiksubstrate mit dem Halbleiterchip verbindbar, zumal der Unterschied im Ausdehnungskoeffizienten den Faktor drei nicht überschreitet. Bei Leiterplattenmaterialien wird es jedoch problematisch, da einige Leiterplattenmaterialien den Faktor drei im Ausdehnungskoeffizienten weit überschreiten. In diesem Fall droht eine Dela ination des Halbleiterchips von der Leiterplatte.
Ein Verfahren zur Herstellung eines elektronischen Bauteils mit einer thermisch leitenden Klebstoffschicht zwischen einander gegenüberliegenden Flächen von Komponenten des Bauteils weist folgende Verfahrensschritte auf. Zunächst wird eine
Ausgangslösung durch Lösen eines Polyamidessigsäureesters in N-methyl-Pyrrolidon hergestellt. Diese Ausgangslösung wird mit einem Katalysatormaterial und mit einem Haftvermittler zu einer Klebstofflösung versetzt. Dieser Klebstofflösung werden dann thermisch leitende und elektrisch isolierende .Nanopartikel zugemischt. Bei diesem Zumischen entstehen aufgrund des hohen Oberfläche-zu-Volumen-Verhältnisses der Nanopartikel Agglomerate aus elektrisch isolierenden und thermisch leiten- den Nanopartikeln. Anschließend kann der Klebstoff auf mindestens eine der Oberseiten der zu verklebenden Komponenten des elektronischen Bauteils aufgetragen werden. Nach einem Zusammenfügen der Komponenten wird dann unter Erwärmung der Kompo- nenten ein Vernetzen des Klebstoffs erfolgen.
Dieses Verfahren hat den Vorteil, dass elektronische Bauteile entstehen, die thermisch untereinander verbundene, jedoch elektrisch voneinander isolierte Komponenten aufweisen. Dabei erfolgt die thermische Verbindung über thermisch leitende
Pfade in den die Komponenten verbindenden Klebstoffschichten. Eine derartige Anisotropie in der thermischen Leitfähigkeit hat den Vorteil, dass die Wärme gezielt in eine Richtung von einem wärmeerzeugenden Element in dem elektronischen Bauteil zur Außenseite des elektronischen Bauteils und beispielsweise zu einer Kühlplatte abgeführt werden kann, ohne dass ein elektrischer Kurzschluß entsteht.
Ein Vernetzen des Klebstoffs erfolgt bei Temperaturen über 100 °C, diese niedrige Temperatur hat den Vorteil, dass die einzelnen Bauteilkomponenten nicht durch die Temperatureinwirkung beschädigt werden.
Sollen bestimmte Komponenten elektrisch isoliert, aber ther- misch miteinander verbunden werden, so werden die Flächen der Komponenten vor dem Zusammenfügen der Flächen diese aufeinander ausgerichtet. Erst nach einer präzisen Ausrichtung der aufeinander und miteinander thermisch zu verbindenden Flächen kann ein Vernetzen des Klebstoffs bei der entsprechenden Ver- netzungstemperatur erfolgen.
Die elektrisch isolierenden und thermisch leitenden Nanopartikel sind bereits vor dem Vernetzen des Klebstoffs agglome- riert, so dass beim Aufeinanderführen der zu verklebenden und thermisch zu verbindenden Flächen sich diese Agglomerate ver- for en können und damit thermisch leitende Pfade zwischen den zu verbindenden Stellen herstellen können. Diese Agglomerate ordnen sich vor dem Vernetzen voneinander isoliert und statistisch verteilt in der Kunststoffschicht zwischen den thermisch zu koppelnden Flächen der Komponenten an, wobei die thermisch leitenden Nanopartikel im wesentlichen Siliciumdi- oxid, Aluminiumnitrid, Bornitrid, Polytetrafluorethylen oder Mischungen derselben aufweisen. Dieses hat den Vorteil, dass die Agglomerate sich noch verformen können und sich dem Abstand zwischen den gegenüberliegenden Fläche einpassen können. Dabei bleiben die Agglomerate aus thermisch leitenden und elektrisch isolierenden Nanopartikeln voneinander iso- liert und verbinden somit ohne thermische Brücken zu benachbarten Flächen zu bilden, mehrerere gegenüberliegend angeordnete metallische Flächen.
Zusammenfassend ergeben sich mit dem zweiten Aspekt der Er- findung sehr geringe thermische Widerstände, da die Klebeverbindungen mit sehr geringen Schichtdicken und nur mit geringem thermischen Widerstand ausführbar ist. Auch hier gilt die Voraussetzung, dass die zu verklebenden Komponenten als Substrate oder als Halbleiterchips sich in ihren thermischen Ausdehnungskoeffizienten nicht allzusehr voneinander unterscheiden dürfen. Das Klebstoffmaterial bei einer derart dünnen Klebstoffschicht hat für unterschiedliche ther omechani- sche Ausdehnungen nur eine verminderte Pufferwirkung. Auch hier kann der erfindungsgemäße Klebstoff und eine erfindungs- gemäße Klebstoffschicht besonders vorteilhaft bei Chip-aufChip-Anwendungen eingesetzt werden, wenn eine elektrisch isolierende Verbindung zwischen den beiden Chips gewünscht wird und es lassen sich auch Chips auf Halbleiterchipinseln eines Keramiksubstrats befestigen, da hier die Unterschiede zwischen den thermischen Ausdehnungskoeffizienten durch die Dik- ke der Klebstoffschicht gepuffert werden kann. Schwieriger wird das Verkleben von Materialien mit stark unterschiedli- chem thermischen Ausdehnungskoeffizienten, wie beispielsweise das Verkleben eines Siliciumhalbleiterchips, der 3 ppm/K aufweist mit einer Leiterplatte, die einen thermischen Ausdehnungskoeffizienten zwischen 15 bis 30 ppm/K aufweist. Generell wird durch die verminderte Schichtdicke gegenüber Kleb- stoffschichten mit Mikrometerpartikeln als Füllstoff eine
Senkung der Materialkosten durch die verminderte Klebemenge erreicht.
Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
Figur 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer ersten Ausführungsform der Erfindung,
Figur 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer zweiten Ausführungsform der Erfindung,
Figur 3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer dritten Ausführungsform der Erfindung, das einen Stapel von zwei Halbleiterchips aufweist,
Figur 4 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer vierten Ausführungsform der Erfindung, das einen Stapel von mehreren Halbleiterchips aufweist. Figur 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer ersten Ausführungsform der Erfindung. <■■
Das Bezugszeichen 2 kennzeichnet eine Klebstoffschicht, die metallische Flächen 3 von zwei' Komponenten 4 des elektronischen Bauteils 1 miteinander verbindet. Das Bezugszeichen 5 kennzeichnet einen Klebstoff der Klebstoffschicht 2 und das Bezugszeichen 6 kennzeichnet Agglomerate, die Nanopartikel 7 aufweisen. Die Agglomerate 6 sind in dem Klebstoff 5 der Klebstoffschicht 2 von einer Klebstoffgrundmasse umgeben. Durch die Klebstoffschicht 2 erstrecken sich innerhalb der Agglomerate 6 Pfade, deren elektrische und thermische Eigen- schatten sich von den elektrischen und thermischen Eigenschaften der umgebenden Klebstoffgrundmasse 8 unterscheiden. Das Bezugszeichen 10 kennzeichnet eine der Komponenten ,4 des elektronischen Bauteils 1 in Form eines Halbleiterchips. Das Bezugszeichen 11 kennzeichnet ein Keramiksubstrat als zweite Komponente 4, von dem eine metallische Fläche 3 gegenüberliegend zur metallischen Fläche 3 des Halbleiterchips 10 angeordnet ist.
Die Keramikplatte 11 weist auf der dem Halbleiterchip zuge- wandten Oberseite 13 eine Umverdrahtungsebene 14 auf, deren
Umverdrahtungsleitungen 15 über Bonddrähte 16 mit Kontaktflächen 17 auf der aktiven Oberseite 18 des Halbleiterchips 10 verbunden sind. Die Rückseite 19 des Halbleiterchips 10 ist metallisiert und weist die metallische Fläche 3 auf. Gegen- überliegend dieser Metallfläche 3 ist auf dem Keramiksubstrat 11 eine Halbleiter'chipinsel 20 angeordnet, die über einen Durchkontakt 21 mit einer Umverdrahtungsebene 24 auf der Unterseite 28 des Keramiksubstrats 11 verbunden ist. Die Umver- drahtungsebene 24 auf der Unterseite 28 des Keramiksubstrats 11 weist neben Umverdrahtungsleitungen 15 Außenkontaktflächen 30 auf, auf denen Außenkontakte 31 angeordnet sind.
In dieser ersten Ausführungsform der Erfindung sind die Außenkontakte 31 Lotbälle, die aus der Unterseite 28 des Keramiksubstrats herausragen und voneinander durch eine Lötstoppschicht 32 getrennt sind. Zur elektrischen Verbindung der Rückseite des Halbleiterchips 10 mit einem der Außenkontakte 31 ist die Klebstoffschicht 2 mit elektrisch leitenden Nanopartikeln 7 gefüllt. Für den ersten Aspekt der Erfindung bestehen die Nanopartikel aus elektrisch leitendem Material, wie Gold, Silber, Kupfer, Nickel oder Mischungen derselben. Diese elektrisch leitenden Nanopartikel, die bis zu 70 Vol.% der Klebstoffschicht einnehmen, agglomerieren im nicht vernetzten Zustand der sie umgebenden Klebstoffgrundmasse 8 zu .Agglomeraten 6, die im nicht vernetzten Zustand des Kleb- ■ Stoffs 5 der Klebstoffschicht 2 verformbar sind. Gleichzeitig bilden diese Agglomerate 6 aus elektrisch leitenden Nanopar- tikeln 7 bei einem ersten Aspekt der Erfindung elektrisch leitende Pfade 9, so dass die Klebstoffschicht eine Anisotropie in ihrer Wirkung als elektrische Verbindung zwischen den einander gegenüberliegenden metallischen Flächen 3 aufweist. Während die Klebstoffschicht 2 in horizontaler Richtung iso- lierend wirkt, verbindet sie über die Schichtdicke d der
Klebstoffschicht 2 die Rückseite des Halbleiterchips 10 mit der -metallischen Chipinsel 20 des Keramiksubstrats 11.
Bei einem anderen Aspekt der Erfindung soll gerade diese elektrische Verbindung unterbrochen werden und lediglich eine thermische Verbindung zu der Chipinsel 20 Wärme über die Chipinsel 20, zu dem Durchkontakt 21 und zu dem Außenkontakt 31 • abführen. Bei diesem zweiten Aspekt bilden die Nanopartikel 27 ebenfalls Agglomerate 26 aus, jedoch sind die Nanopartikel 27 aus elektrisch isolierendem, aber thermisch leitendem Material aufgebaut, wie Siliciumdioxid, Bornitrid und Polyte- trafluorethylen oder Mischungen derselben.
Die Klebstoffschichtdicke d ist aufgrund der Nanopartikel 7 bzw. 27 auf unter einem Mikrometer minimierbar. Der mittlere Durchmesser der Nanopartikel 7 bzw. 27 liegt zwischen 10 und 200 Nanometer, während der mittlere Durchmesser eines Agglo- merates 6 bzw. 26 aus Nanopartikeln 7 bzw. 27 größer ist als die Schichtdicke d. Damit werden eine Vielzahl von in der Klebstoffschicht 2 statistisch verteilten Verbindungspunkten zwischen den gegenüberliegenden Flächen 3 bzw. 23 hergestellt. Bei der Herstellung der Vielzahl von Kontaktpunkten wird die Verformbarkeit der Agglomerate 6 bzw. 26 genutzt, solange die Klebstoffgrundmasse nicht vernetzt ist. Um die Klebstoffgrundmasse zu vernetzen, werden die Komponenten 10 und 11 auf eine Vernetzungstemperatur über 100 °C erwärmt.
Bei der Herstellung eines derartigen elektronischen Bauteils 1 wird zunächst ein Keramiksubstrat 11 mit den Umverdrah- tungsebenen 15 auf der Oberseite 13 und der Unterseite 28 und mit Durchkontakten 21 hergestellt. Auf der Umverdrahtungsebene 15 wird im Bereich des anzubringenden Halbleiter- Chips 10 eine Halbleiterchipinsel 20 vorgesehen und auf dieser wird ein mit Nanopartikeln gefüllter Klebstoff 5 aufgetragen. Der Klebstoff 5 selbst wird aus einer Ausgangslösung hergestellt, bei der ein Polyamidessigsäureester in N-methyl- Pyrrolidon gelöst wird. Anschließend wird diese Ausgangslö- sung mit Katalysatormaterialien und Haftvermittlern zu einer Klebstofflösung versetzt. Schließlich werden dieser Klebstofflösung entweder elektrisch leitende oder elektrisch isolierende Nanopartikel 7 bzw. 27 zugemischt. Diese Nanoparti- kel 7 bzw. 27 agglomerieren zu größeren Agglomeraten 6 bzw. 26, die in ihrem mittleren Durchmesser größer sind als die herzustellende Klebstoffschicht 2.
Anschließend wird dieser Klebstoff 5 auf die Halbleiterchipinsel 20 aufgetragen, der Halbleiterchip 10 aufgesetzt und das Keramiksubstrat 11 mit dem Halbleiterchip 10 einer Vernetzungstemperatur über 100 °C ausgesetzt. Nach dem Vernetzen des Klebstoffs 5 kann der Bonddraht 16 auf die Kontaktflächen 17 auf der aktiven Oberseite 18 des Halbleiterchips 10 gebon- ded werden und mit den Umverdrahtungsleitungen 14 auf der Oberseite 13 des Keramiksubstrats 11 verbunden werden. Anschließend wird eine Kunststoffgehäusemasse 33 auf der Oberseite 13 des Keramiksubstrats 11 aufgebracht, die gleichzei- tig den Halbleiterchip 10, die Klebstoffschicht 2 und die
Bonddrähte 16 einhüllt. Abschließend werden auf der Unterseite 28 des Keramiksubstrats 11 Außenkontakte 31 auf den dafür vorgesehenen Außenkontaktflachen 30 aufgebracht.
Die Lötstoppschicht 32 kann entweder unmittelbar bei der Herstellung des Keramiksubstrats 11 aufgebracht werden oder sie wird vor dem Anbringen der Außenkontakte 31 auf die Unterseite 28 des Keramiksubstrats 11 unter Freilassung der Außenkontaktflachen 30 aufgebracht. Der Vorteil der Ausführungsform nach Figur 1 ist, dass wahlweise der Halbleiterchip 10 entweder thermisch und elektrisch isolierend mit dem Außenkontakt 31 oder elektrisch leitend mit dem Außenkontakt verbunden sein kann. Dazu muß lediglich das Material der Nanopartikel 7 bzw. 27 in der Klebstoffschicht 2 geeignet gewählt werden.
Figur 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Figur 1 wer- den mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
In dieser Ausführungsform der Erfindung werden die Komponen- ten 4 des elektronischen Bauteils 1 aus einem Halbleiterchip 10 und einer metallischen Chipinsel 20 gebildet. Die metallische Chipinsel 20 bildet gleichzeitig eine Außenseite des Gehäuses 34 des Halbleiterchips. Die Halbleiterchipinsel 20 kann entweder als Massekontakt dienen, dann wird die Kleb- stoffschicht 2 Agglomerate 6 aufweisen, die aus elektrisch leitenden Nanopartikeln 7 bestehen. Soll jedoch die Rückseite 19 des Halbleiterchips 10 lediglich thermisch über die Halbleiterchipinsel 20 mit einem Kühlkörper verbunden werden und gleichzeitig von diesem Kühlkörper elektrisch isoliert sein, so werden für die Klebstoffschicht 2 thermisch leitende, aber elektrisch isolierende Nanopartikel 27, beispielsweise aus Ξiliciumdixoid, Bornitrid, Aluminiumnitrid, Polytetrafluore- thylen oder Mischungen derselben eingesetzt. Die Agglomeration der Nanopartikel 27 sorgt dafür, dass die thermische Leit- fähigkeit der Klebstoffschicht 2 anisotrop ist und in Richtung auf die Chipinsel 20 und damit auf den Kühlkörper ausgerichtet ist.
Zur Herstellung eines derartigen elektronischen Bauteils 1 wird zunächst auf einem nicht gezeigten Metallträger die Chipinsel 20 und die für die Außenkontakte 31 vorgesehenen Me- tallisierungssockel galvanisch abgeschieden. Anschließend wird die Oberfläche der für die Außenkontakte 31 bestimmte Sockel mit einer bondbaren Beschichtung 35 versehen. Eine derartige bondbare Beschichtung 35 weist ihrerseits mehrere Lagen auf, nämlich eine Lage aus kupferdiffusionshemmender Nickelschicht unmittelbar auf dem Sockel für den Außenkontakt 30 aus Kupfer und anschließend eine Edelmetallschicht auf der Nickelschicht für ein sicheres Bonden auf. Eine derartige Strukturierung hat den Vorteil, dass eine Diffusion von Kupferionen in die Verbindung mit dem Bonddraht 16 verhindert wird und somit eine vorzeitige Versprödung der Bondverbindung unterbleibt. Anschließend kann auf die Chipinsel 20 der Klebstoff 5 in einer Dicke aufgetragen werden, die geringer ist als der mittlere Durchmesser der Agglomerate aus Nanopartikeln.
Nach dem Aufbringen des Halbleiterchips 10 auf die Klebstoffschicht 22 und einem Vernetzen der Klebstoffgrundmasse bei einer Vernetzungstemperatur über 100 °C werden die Bonddrähte 16 auf die Kontaktflächen 17 auf der aktiven Oberseite 18 des Halbleiterchips 10 aufgebracht und mit der bondbaren Be- Schichtung 35 verbunden. Schließlich wird der gesamte nicht gezeigte Metallträger mit einer Kunststoffgehäusemasse 33 bedeckt, die sowohl die Klebstoffschicht 2 als auch den Halbleiterchip 10 und die Bonddrähte 16 einbettet. Danach kann der nicht gezeigte Metallträger abgeätzt werden, so dass das hier im Querschnitt dargestellte Ausführungsbeispiel vorliegt. Der Klebstoff 5 wird in gleicher Weise wie im ersten Ausführungsbeispiel hergestellt, so dass eine Auflistung der Herstellungsschritte entfallen kann.
Figur 3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer dritten Ausführungsform der Erfindung, das einen Stapel 12 von zwei Halbleiterchips 10 aufweist. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekenn- zeichnet und nicht extra erörtert.
Die beiden Halbleiterchips 10 weisen auf ihrer aktiven Oberseite 18 Kontaktflächen 17 auf und tragen auf dieser Obersei- te eine isolierende Umverdrahtungsschicht 36. Auf der isolierenden Umverdrahtungsschicht 36 sind Umverdrahtungsleitungen 15 angeordnet. Diese Umverdrahtungsleitungen verbinden die Kontaktflächen 17 mit metallischen Flächen 3 auf der isolie- renden Umverdrahtungsschicht 36. Die metallischen Flächen 3 auf den beiden Halbleiterchips 10 sind derart ausgerichtet und angeordnet, dass sie einander gegenüberliegen. Die Bondkanäle 37 der beiden Halbleiterchips 10, welche die Kontaktflächen 17 aufweisen, sind zueinander versetzt angeordnet und von einer Kunststoffgehäusemasse 33 bedeckt. In dem übrigen
Bereich zwischen den beiden Halbleiterchips 10 ist eine Klebstoffschicht 2 angeordnet aus einem Klebstoff 5, der eine anisotrope elektrische Leitfähigkeit aufweist. Diese anisotrope elektrische Leitfähigkeit wird dadurch erreicht, dass in einer Klebstoffgrundmasse 8 Agglomerate 6 von elektrisch leitenden Nanopartikeln 7 angeordnet sind.
Die elektrisch leitenden Agglomerate 6 sind untereinander durch die Klebstoffgrundmasse 8 isoliert, so dass die einzel- nen einander gegenüberliegenden Außenkontaktflächen 30 elektrisch über Pfade 9 durch die Agglomerate 6 verbunden sind. Es besteht jedoch keine elektrische Verbindung zwischen nebeneinander liegenden Außenkontakten 30. Der Klebstoff 5 kann folglich großflächig und schichtweise aufgetragen werden ohne selektiv auf die gegenüberliegenden metallischen Flächen 3 konzentriert zu werden. Die Selektivität erfolgt vielmehr automatisch durch die Anisotropie der elektrisch leitenden Klebstoffschicht. Trotz eines gleichmäßigen Auftrags des Klebstoffs 5 sind die beiden Halbleiterchips mit ihren einan- der entsprechenden Außenkontaktflachen 30 und damit mit ihren Kontaktflächen 17 über die Umverdrahtungsleitungen 15 verbunden. Zwischen den Außenkontaktflachen 30 kann wie in der ersten Ausführungsform jeweils eine Lötstopplackschicht 32 da- für sorgen, dass die Umverdrahtungsleitungen 14 isoliert bleiben und nur entsprechende Außenkontaktflächen 30 über die elektrisch leitenden Agglomerate miteinander verbunden sind.
Figur 4 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer vierten Ausführungsform der Erfindung, das einen Stapel 12 von mehreren Halbleiterchips 10 aufweist. Komponenten mit gleichen Bezugszeichen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen ge- kennzeichnet und nicht extra erörtert.
In dieser Ausführungsform der Erfindung werden sechs gleichartige Komponenten 4 eines elektronischen Bauteils 1 in Form von Halbleiterchipdioden aufeinander gestapelt. Dazu sind so- wohl die n-leitende Kathode 38 als auch die p-leitende Anode 39 an ihren jeweiligen Außenseiten metallisiert und für eine derartige Kaskadenschaltung von Dioden werden nun über eine elektrisch leitende Klebstoffschicht 2 die jeweilige Anode 39 mit der darüber angeordneten Kathode 38 der nächsten Diode elektrisch verbunden. Dazu weist die Klebstoffschicht Agglomerate 6 aus elektrisch leitenden Nanopartikeln 7 auf. Dadurch entsteht eine anisotrope Verbindung zwischen den einzelnen Dioden durch die Klebstoffschicht 2, deren Dicke d - kleiner als ein Mikrometer ist.
Auf der Unterseite der untersten Diode wird als gemeinsame Kathode 38 der Diodenkaskade dieses elektronischen Bauteils 1 ein Flachleiter angeordnet und von der Diodenkaskade hervorspringend zu einem Stift modelliert. Auf der Oberseite 41 der Diodenkaskade wird entsprechend eine gemeinsame Anode 39 angebracht und ebenso zu einem Stift hervorspringend strukturiert.

Claims

Patentansprüche
1. Elektronisches Bauteil mit einer elektrisch leitenden Klebstoffschicht (2) zwischen metallischen Flächen (3) von Komponenten (4) des Bauteils (1), wobei die metallischen Flächen (3) einander gegenüberliegend angeordnet sind und wobei der Klebstoff (5) Agglomerate (6) von elektrisch leitenden Nanopartikeln (7) aufweist, die von einer Klebstoffgrundmasse (8) umgebene elektrisch leitende Pfade (9) in der Klebstoffgrundmasse (8) aufweisen und wobei punktuell die einander gegenüberliegenden Flächen (3) elektrisch über eine Vielzahl statistisch in der Klebstoffschicht (2) verteilter Agglomerate (6) elektrisch leitender Nanopartikel (7) verbunden sind.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Klebstoffschicht (2) kurzSchlußfrei mehrere neben- einander angeordnete metallische Flächen (3) von mikroskopisch kleinen Abmessungen mit gegenüberliegend angeordneten metallischen Flächen (3) elektrisch verbindet.
3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die elektrisch leitenden Nanopartikel (7) Gold, Silber, Kupfer, Nickel oder Legierungen derselben aufweisen.
4. Elektronisches Bauteil nach einem der vorhergehenden An- Sprüche, dadurch gek nnzeichnet, dass die Klebstoffschicht (2) eine Dicke (d) unter einem Mikrometer aufweist.
5. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Komponenten (4) thermische Ausdehnungskoeffizienten aufweisen, die sich maximal bis zu einem Faktor drei unterscheiden.
6. Elektronisches Bauteil nach einem der vorhergehenden An- sprüche, dadurch gekennzeichnet, dass die Klebstoffschicht (3) einen Nanopartikelanteil zwischen 30 und 95 Gew.% aufweist.
7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Nanopartikel (7) einen mittleren Durchmesser zwischen 10 und 200 Nanometer aufweisen.
8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mittlere Durchmesser der Agglomerate (6) elektrisch leitender Nanopartikel (7) in dem Klebstoff (5) größer als die Dicke (d) der Klebstoffschicht (2) ist.
9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Klebstoff (5) als Ausgangsstoff einen mit Nanopartikeln angereicherten in N-methyl-Pyrrolidon gelösten Po- ' lyamidessigsäureester aufweist.
10. Elektronische Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Klebstoff (5) Katalysatormaterialien und Haftvermittler in einer Klebstoffgrundmasse (8) aus Polyamid zusätzlich zu den Nanopartikeln (7) aufweist.
11. Elektronisches Bauteil nach einem der vorhergehenden An- Sprüche, dadurch gekennzeichnet, dass mindestens eine der metallischen Flächen (3) auf einem
Halbleiterchip (10) angeordnet ist.
12. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine der metallischen Flächen (3) auf einem Keramiksubstrat (11) angeordnet ist.
13. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Klebstoffschicht (2) zwischen Halbleiterchips (10) eines elektronischen Bauteils (1) angeordnet ist, das einen Stapel (12) aus Halbleiterchips (10) aufweist.
14. Verfahren zur Herstellung eines elektronischen Bauteils mit einer elektrisch leitenden Klebstoffschicht (2) zwi- sehen einander gegenüberliegenden metallischen Flächen
(3) von Komponenten (4) des Bauteils (1), wobei das Verfahren folgende Verfahrensschritte aufweist: Lösen eines Polyamidessigsäureesters in N-methyl- Pyrrolidin zu einer Ausgangslösung, Versetzen der Ausgangslösung mit Katalysatormaterialien und Haftvermittlern zu einer Klebstofflö- sung,
Mischen der Klebstofflösung mit elektrisch leitenden Nanopartikeln (7) zu einem elektrisch leitenden Klebstoff (5) , Auftragen des Klebstoffes (5) auf mindestens eine der Oberseiten der zu verklebenden Komponenten (4) des elektronischen Bauteils (1) , Zusammenfügen der Komponenten (4) ,
Vernetzen des Klebstoffes (5) unter Erwärmung der Komponenten (4) .
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet , dass die Komponenten (4) des Bauteils (1) zum Vernetzen des Klebstoffes (5) auf eine Temperatur zwischen 100 und 220 °C erwärmt werden.
16. Verfahren nach Anspruch 14 oder Anspruch 15, dadurch gekennzeichnet, dass vor dem Zusammenfügen der Komponenten (4) die elektrisch zu verbindenden metallischen Flächen (3) der Komponenten (4) zueinander ausgerichtet werden.
17. Verfahren nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, dass vor dem Vernetzen des Klebstoffes (5) die Nanopartikel (7) agglomerieren.
18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass sich Agglomerate (6) aus Nanopartikeln (7) von Gold, Silber, Kupfer oder Legierungen derselben voneinander isoliert und statistisch in der Klebstoffschicht (2) verteilt zwischen den elektrisch zu verbindenden Flächen (3) der Komponenten (4) vor dem Vernetzen anordnen.
19. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass kurzschlußfrei mehrere nebeneinander angeordnete metallische Flächen (3) von mikroskopisch kleinen Abmessungen mit gegenüberliegend angeordneten metallischen Flächen (3) der Komponenten (4) elektrisch verbunden werden.
20. Verfahren nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, dass mehrere Halbleiterchips (10) zu einem Stapel (12) elektrisch leitend verklebt werden.
21. Elektronisches Bauteil mit einer thermisch leitenden und elektrisch isolierenden Klebstoffschicht (22) zwischen Flächen (23) von Komponenten (4) des Bauteils (1), wobei die Flächen (23) einander gegenüberliegend angeordnet sind und wobei der Klebstoff (25) Agglomerate (26) von thermisch leitenden, elektrisch isolierenden Nanopartikeln (27) aufweist, die von einer Klebstoffgrundmasse (8) umgebene thermisch leitende Pfade (29) in der Klebstoffgrundmasse (8) aufweisen und wobei punktuell die einander gegenüberliegenden Flächen (23) thermisch über eine Vielzahl statistisch in der Klebstoffschicht (22) verteilter Agglomerate (26) aus thermisch leitenden, elektrisch isolierenden Nanopartikeln (27) verbunden sind.
22. Elektronisches Bauteil nach Anspruch 21, dadurch gekennzeichnet, dass kurzschlußfrei mehrere nebeneinander angeordnete metallische Flächen (22) von mikroskopisch kleinen Abmessungen mit gegenüberliegend angeordneten metallischen Flächen (22) der Komponenten (4) thermisch verbunden sind.
23. Elektronisches Bauteil nach Anspruch 21 oder Anspruch 22, dadurch gekennzeichnet, dass die thermisch leitenden, elektrisch isolierenden Nanopartikel (27) Siliciumdioxid, Aluminiumnitrid, Bornitrid Polytetrafluorethylen oder Mischungen derselben aufweisen.
24. Elektronisches Bauteil nach einem der Ansprüche 21 bis 23, dadurch gekennzeichnet, dass die Klebstoffschicht (22) eine Dicke unter einem Mikrometer aufweist.
25. Elektronisches Bauteil nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, dass die Komponenten (4) thermische Ausdehnungskoeffizienten aufweisen, die sich maximal bis zu einem Faktor drei unterscheiden.
26. Elektronisches Bauteil nach einem der Ansprüche 21 bis 25, dadurch gekennzeichnet, dass die Klebstoffschicht (23) einen Nanopartikelanteil zwi- sehen 30 und 90 Gew.% aufweist.
27. Elektronisches Bauteil nach einem der Ansprüche 21 bis 26, dadurch gekennzeichnet, dass die Nanopartikel (27) einen mittleren Durchmesser zwischen 10 und 200 Nanometer aufweist.
28. Elektronisches Bauteil nach einem der Ansprüche 20 bis 26, dadurch gekennzeichnet, dass der mittlere Durchmesser der Agglomerate (26) thermisch leitender Nanopartikel (27) in dem Klebstoff (25) größer als die Dicke der Klebstoffschicht (23) ist.
29. Elektronisches Bauteil nach einem der Ansprüche 21 bis 28, dadurch gekennzeichnet, dass der Klebstoff (25) als Ausgangsstoff für die Klebstoffgrundmasse (8) einen mit thermisch leitenden, elektrisch isolierenden Nanopartikeln (27) angereicherten in N- methyl-Pyrrolidon gelösten Polyamidessigsäureester aufweist .
30. Elektronisches Bauteil nach einem der Ansprüche 21 bis 29, dadurch gekennzeichnet, dass der Klebstoff (25) Katalysatormaterialien und Haftver- mittler in einer Klebstoffgrundmasse (8) aus Polyamid zusätzlich zu den Nanopartikeln (27) aufweist.
31. Elektronisches Bauteil nach einem der Ansprüche 21 bis 30, dadurch gekennzeichnet, dass mindestens eine der einander gegenüberliegenden Flächen (23) auf einem Halbleiterchip (10) angeordnet ist.
32. Elektronisches Bauteil nach einem der Ansprüche 21 bis 31, dadurch gekennzeichnet, dass mindestens eine der einander gegenüberliegenden Flächen (23) auf einem Keramiksubstrat (11) angeordnet ist.
33. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit einer thermisch leitenden Klebstoffschicht (22) zwischen einander gegenüberliegenden Flächen (23) von Komponenten des Bauteils (1), wobei das Verfahren fol- gende Verfahrensschritte aufweist:
Lösen eines Polyamidessigsäureesters in N-methyl- Pyrrolidin zu einer Ausgangslösung, Versetzen der Ausgangslösung mit Katalysatormaterialien und Haftvermittlern zu einer Klebstofflö- sung,
Mischen der Klebstofflösung mit Nanopartikeln (27) zu einem thermisch leitenden, elektrisch isolierenden Klebstoff (25) ,
Auftragen des Klebstoffes (25) auf mindestens eine der Oberseiten der zu verklebenden Komponenten (4) des elektronischen Bauteils (1) , Zusammenfügen der Komponenten (4), Vernetzen des Klebstoffes (25) unter Erwärmung der Komponenten (4) .
34 . Verfahren nach Anspruch 33 , d a d u r c h g e k e n n z e i c h n e t , d a s s die Komponenten (4) zum Vernetzen des Klebstoffes (25) auf eine Temperatur zwischen 100 und 220°C erwärmt werden.
35. Verfahren nach Anspruch 33 oder Anspruch 34, dadurch gekennzeichnet, dass vor dem Zusammenfügen der Komponenten (4) die thermisch zu verbindenden Flächen (23) der Komponenten (4) zueinander ausgerichtet werden.
36. Verfahren nach einem der Ansprüche 33 bis 35, dadurch gekennzeichnet, dass vor dem Vernetzen des Klebstoffes (25) die Nanopartikel (27) agglomerieren.
37. Verfahren nach einem der Ansprüche 33 bis 36, dadurch gekennzeichnet, dass sich Agglomerate (26) aus Nanopartikeln von Siliciumdioxid, Aluminiumnitrid, Bornitrid Polytetrafluorethylen oder Mischungen derselben isoliert voneinander und statistisch in der Klebstoffschicht (22) verteilt zwischen den thermisch zu koppelnden Flächen (23) der Komponenten (4) vor dem Vernetzen anordnen.
38. Verfahren nach einem der Ansprüche 33 bis 37, dadurch gekennzeichnet, dass die Klebstoffschicht (22) mehrere nebeneinander angeordnete und gegenüberliegend angeordnete metallische Flä- chen (23) kurzschlußfrei und thermisch leitend mechanisch verbindet.
PCT/DE2003/000458 2002-02-18 2003-02-14 Elektronisches bauteil mit klebstoffschicht und verfahren zur herstellung desselben WO2003071596A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03742489A EP1476902A2 (de) 2002-02-18 2003-02-14 Elektronisches bauteil mit klebstoffschicht und verfahren zur herstellung desselben
US10/505,066 US7476981B2 (en) 2002-02-18 2003-02-14 Electronic module with layer of adhesive and process for producing it

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10206818A DE10206818A1 (de) 2002-02-18 2002-02-18 Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben
DE10206818.6 2002-02-18

Publications (2)

Publication Number Publication Date
WO2003071596A2 true WO2003071596A2 (de) 2003-08-28
WO2003071596A3 WO2003071596A3 (de) 2004-04-22

Family

ID=27635129

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/000458 WO2003071596A2 (de) 2002-02-18 2003-02-14 Elektronisches bauteil mit klebstoffschicht und verfahren zur herstellung desselben

Country Status (4)

Country Link
US (1) US7476981B2 (de)
EP (1) EP1476902A2 (de)
DE (1) DE10206818A1 (de)
WO (1) WO2003071596A2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4067507B2 (ja) * 2003-03-31 2008-03-26 三洋電機株式会社 半導体モジュールおよびその製造方法
DE10320090A1 (de) * 2003-05-05 2004-08-26 Infineon Technologies Ag Elektrisches Bauteil mit Leitungen aus karbonisiertem Kunststoff, sowie Verfahren und Vorrichtung zu seiner Herstellung
US7112472B2 (en) * 2003-06-25 2006-09-26 Intel Corporation Methods of fabricating a composite carbon nanotube thermal interface device
DE102005020453B4 (de) * 2005-04-29 2009-07-02 Infineon Technologies Ag Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils
EP1818987B1 (de) * 2006-02-10 2011-12-07 ELMOS Semiconductor AG Halbleiterbauelementanordnung
JP2007295697A (ja) * 2006-04-24 2007-11-08 Toyota Motor Corp 回転電機の固定子および固定子に用いられる部品
US8637980B1 (en) 2007-12-18 2014-01-28 Rockwell Collins, Inc. Adhesive applications using alkali silicate glass for electronics
US8076185B1 (en) * 2006-08-23 2011-12-13 Rockwell Collins, Inc. Integrated circuit protection and ruggedization coatings and methods
US8084855B2 (en) 2006-08-23 2011-12-27 Rockwell Collins, Inc. Integrated circuit tampering protection and reverse engineering prevention coatings and methods
US8617913B2 (en) 2006-08-23 2013-12-31 Rockwell Collins, Inc. Alkali silicate glass based coating and method for applying
US8581108B1 (en) 2006-08-23 2013-11-12 Rockwell Collins, Inc. Method for providing near-hermetically coated integrated circuit assemblies
US7915527B1 (en) 2006-08-23 2011-03-29 Rockwell Collins, Inc. Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings
US20090122389A1 (en) 2007-11-14 2009-05-14 E Ink Corporation Electro-optic assemblies, and adhesives and binders for use therein
US8217482B2 (en) * 2007-12-21 2012-07-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared proximity sensor package with reduced crosstalk
DE102008028300B4 (de) * 2008-06-13 2021-10-07 Tdk Electronics Ag Leiterplatte mit flexiblem Bereich und Verfahren zur Herstellung
DE102008030843B4 (de) * 2008-06-30 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
US8119040B2 (en) 2008-09-29 2012-02-21 Rockwell Collins, Inc. Glass thick film embedded passive material
US8420999B2 (en) * 2009-05-08 2013-04-16 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Metal shield and housing for optical proximity sensor with increased resistance to mechanical deformation
JP5679696B2 (ja) * 2009-05-22 2015-03-04 日東電工株式会社 紫外線硬化型粘着剤組成物、粘着剤層、粘着シートおよびその製造方法
US9525093B2 (en) 2009-06-30 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared attenuating or blocking layer in optical proximity sensor
US8957380B2 (en) * 2009-06-30 2015-02-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared attenuating or blocking layer in optical proximity sensor
US8779361B2 (en) * 2009-06-30 2014-07-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical proximity sensor package with molded infrared light rejection barrier and infrared pass components
US8716665B2 (en) * 2009-09-10 2014-05-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact optical proximity sensor with ball grid array and windowed substrate
US9733357B2 (en) 2009-11-23 2017-08-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Infrared proximity sensor package with improved crosstalk isolation
US8841597B2 (en) 2010-12-27 2014-09-23 Avago Technologies Ip (Singapore) Pte. Ltd. Housing for optical proximity sensor
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
DE102012206362B4 (de) 2012-04-18 2021-02-25 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
US9960140B2 (en) * 2013-11-11 2018-05-01 Nippon Steel & Sumitomo Metal Corporation Metal joining structure using metal nanoparticles and metal joining method and metal joining material
US9939596B2 (en) * 2015-10-29 2018-04-10 Samsung Electronics Co., Ltd. Optical integrated circuit package
US11031364B2 (en) * 2018-03-07 2021-06-08 Texas Instruments Incorporated Nanoparticle backside die adhesion layer
DE102019111962A1 (de) * 2019-05-08 2020-11-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2902002A1 (de) 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
EP0265077A3 (de) * 1986-09-25 1989-03-08 Sheldahl, Inc. Ein Anisotropisches Klebemittel zum Verbinden elektrischer Bauelemente
CA1307594C (en) * 1988-06-10 1992-09-15 Kenneth B. Gilleo Multilayer electronic circuit and method of manufacture
JP2576472Y2 (ja) * 1992-02-28 1998-07-09 アルケア株式会社 整形外科材料用包装袋
DE19517062A1 (de) * 1994-06-29 1996-01-25 Bosch Gmbh Robert Anisotrop leitender Kleber und Verfahren zur Herstellung eines anisotrop leitenden Klebers
JPH10502677A (ja) * 1994-06-29 1998-03-10 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 異方性導電性の接着剤及び異方性導電性の接着剤の製造方法
US5780101A (en) * 1995-02-17 1998-07-14 Arizona Board Of Regents On Behalf Of The University Of Arizona Method for producing encapsulated nanoparticles and carbon nanotubes using catalytic disproportionation of carbon monoxide
US6538801B2 (en) * 1996-07-19 2003-03-25 E Ink Corporation Electrophoretic displays using nanoparticles
US6255738B1 (en) * 1996-09-30 2001-07-03 Tessera, Inc. Encapsulant for microelectronic devices
US5852083A (en) * 1997-05-29 1998-12-22 Basf Corporation Process for making hot melt adhesives using water soluble substituted lactam/polymer solutions as feedstocks
FR2768433B1 (fr) * 1997-09-18 1999-11-12 Atochem Elf Sa Copolyamides et compositions de polyamides, procede de fabrication et applications
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
DE19756887A1 (de) 1997-12-19 1999-07-01 Siemens Ag Kunststoffverbundkörper
DE10064411A1 (de) 2000-12-21 2002-06-27 Giesecke & Devrient Gmbh Elektrisch leitfähige Verbindung zwischen einem Chip und einem Koppelelement sowie Sicherheitselement, Sicherheitspapier und Wertdokument mit einer solchen Verbindung
US6884833B2 (en) * 2001-06-29 2005-04-26 3M Innovative Properties Company Devices, compositions, and methods incorporating adhesives whose performance is enhanced by organophilic clay constituents
US6911385B1 (en) * 2002-08-22 2005-06-28 Kovio, Inc. Interface layer for the fabrication of electronic devices

Also Published As

Publication number Publication date
DE10206818A1 (de) 2003-08-28
US20060017069A1 (en) 2006-01-26
US7476981B2 (en) 2009-01-13
WO2003071596A3 (de) 2004-04-22
EP1476902A2 (de) 2004-11-17

Similar Documents

Publication Publication Date Title
EP1476902A2 (de) Elektronisches bauteil mit klebstoffschicht und verfahren zur herstellung desselben
DE102008023127B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102006031405A1 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102014109909A1 (de) Chipbaugruppe mit eingebetteter passiver Komponente
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
EP1192841B1 (de) Intelligentes leistungsmodul
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE102004050792A1 (de) Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE19646476A1 (de) Verbindungsstruktur
DE102019111963A1 (de) Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird
DE102007002807B4 (de) Chipanordnung
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): BR IN JP KR UA US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003742489

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2003742489

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006017069

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10505066

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10505066

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP