DE10031881B4 - Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung - Google Patents
Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung Download PDFInfo
- Publication number
- DE10031881B4 DE10031881B4 DE10031881A DE10031881A DE10031881B4 DE 10031881 B4 DE10031881 B4 DE 10031881B4 DE 10031881 A DE10031881 A DE 10031881A DE 10031881 A DE10031881 A DE 10031881A DE 10031881 B4 DE10031881 B4 DE 10031881B4
- Authority
- DE
- Germany
- Prior art keywords
- film
- insulating film
- ferroelectric
- capacitor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 34
- 239000011229 interlayer Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 23
- 229910004121 SrRuO Inorganic materials 0.000 description 19
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
- HINTERGRUND DER ERFINDUNG
- Diese Erfindung betrifft eine Halbleitereinrichtung, die mit einem Kondensator versehen ist, wobei ein ferroelektrischer Film als ein dielektrischer Film verwendet wird, und ein Verfahren zum Herstellen einer derartigen Halbleitereinrichtung.
- Ein ferroelektrisches RAM, welches mit einem Kondensator versehen ist, bei dem ein ferroelektrischer Film als ein Kondensatordielektrikumfilm verwendet wird, hat die Aufmerksamkeit als ein lesbares und schreibbares RAM mit hoher Geschwindigkeit auf sich gezogen.
- In einem Prozess zum Bilden eines Kondensators eines ferroelektrischen RAMs wird ein Schritt zur Strukturierung (Musterbildung) eines ferroelektrischen Films, der einen dielektrischen Kondensatorfilm bildet, benötigt. Herkömmlicherweise wird die Musterbildung eines ferroelektrischen Films aus beispielsweise Pb(Zr, Ti)O3 gewöhnlicherweise mit Hilfe eines Plasmatrockenätzverfahrens ausgeführt, bei dem Ar und Cl2 als ein Ätzgas verwendet werden.
- Wenn jedoch die Musterbildung eines ferroelektrischen Films mit Hilfe des Trockenätzvorgangs dieser Art ausgeführt wird, wird der ferroelektrische Film unweigerlich dem Plasma ausgesetzt, wodurch sich verschiedene Probleme dahingehend ergeben, dass der ferroelektrische Film beschädigt werden kann oder sich die dielektrische Eigenschaft des ferroelektrischen Films verschlechtern kann, was zu einem Absinken der Anzahl der Wiederholungen des Schreibvorgangs in das ferroelektrische RAM führt.
- Aus den Druckschriften
US 5,739,563 A ,US 5,119,154 A ,DE 44 02 216 A1 ,US 5,330,931 A , undUS 5,789,303 A ist jeweils eine Halbleitereinrichtung bekannt mit einem Halbleitersubstrat, einem Isolationsfilm, der ein schräg zulaufendes Loch aufweist und auf dem Halbleitersubstrat gebildet ist, und einem Kondensator, der eine untere Elektrode an einem Bodenabschnitt des Lochs des Isolationsfilms, einen das Loch füllenden und sich über den Isolationsfilm erstreckenden ferroelektrischen Film und eine auf der Oberfläche des ferroelektrischen Films gebildete obere Elektrode umfasst. -
US 5,739,563 A ,US 5,119,154 A (deren5 /7 ) undDE 44 02 216 A1 zeigen hierbei jeweils ein Halbleitersubstrat, bei dem die Seitenwände des Lochs des Isolationsfilms jeweils zum Boden hin enger werdend ausgebildet sind. - In der in
US 5,330,931 A offenbarten Halbleitereinrichtung ist die erste leitfähige Elektrode54 nicht in einem Loch eingegraben. Zudem ist das Loch, in welchem die ferroelektrische Schicht ausgebildet ist, nach oben hin weiter werdend. - In der in
US 5,789,303 A offenbarten Halbleitereinrichtung ist die Seitenwand des Loches nach oben hin weiter werdend ausgestaltet und die Bodenelektrode228 ist nicht vollständig in dem Loch vergraben, sondern ihr Endabschnitt erstreckt sich aus dem Loch heraus. -
US 5,416,042 A offenbart eine Halbleitereinrichtung mit einem Halbleitersubstrat, einem Isolationsfilm, der ein Loch aufweist und auf dem Halbleitersubstrat gebildet ist, und einem Kondensator, der eine untere Elektrode an einem Bodenabschnitt des Lochs des Isolationsfilms, einen das Loch füllenden und sich über den Isolationsfilm erstreckenden ferroelektrischen Film und eine auf der Oberfläche des ferroelektrischen Films gebildete obere Elektrode umfasst, wobei kein Loch mit nach oben schräg zulaufenden Seitenwänden vorgesehen ist. - KURZE ZUSAMMENFASSUNG DER ERFINDUNG
- Deshalb besteht eine Aufgabe der vorliegenden Erfindung darin, eine Halbleitereinrichtung bereitzustellen, die mit einem Kondensator versehen ist, wobei ein ferroelektrischer Film als ein dielektrischer Film verwendet wird, und verhindert wird, dass der ferroelektrische Film verschlechtert wird.
- Die Aufgabe wird durch eine Halbleitereinrichtung mit den Merkmalen des Anspruchs 1 gelöst.
- Eine andere Aufgabe dieser Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitereinrichtung, die mit einem Kondensator versehen ist, bei dem ein ferroelektrischer Film als ein dielektrischer Film verwendet wird, bereitzustellen, wobei in dem Schritt einer Bearbeitung des ferroelektrischen Films verhindert wird, dass der ferroelektrische Film beschädigt wird, und verhindert wird, dass sich die dieelektrische Eigenschaft des ferroelektrischen Films verschlechtert.
- Die Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 3 gelöst.
- Vorteilhafte Ausgestaltungen sind jeweils Gegenstand von Unteransprüchen.
- KURZBESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNG
- Die beiliegenden Zeichnungen illustrieren gegenwärtig bevorzugte Ausführungsformen der Erfindung und dienen zusammen mit der allgemeinen voranstehend angegebenen Beschreibung und der ausführlichen Beschreibung der nachstehend aufgeführten bevorzugten Ausführungsformen der Erläuterung der Prinzipen der Erfindung.
- In den Zeichnungen zeigen:
-
1A bis1J jeweils eine Querschnittsansicht, die die Herstellungsschritte einer Halbleitereinrichtung gemäß einem ersten Beispiel dieser Erfindung darstellen; -
2 eine Querschnittsansicht, die die Konstruktion einer Halbleitereinrichtung gemäß einem ersten Beispiel dieser Erfindung darstellt; -
3A bis3F jeweils eine Querschnittsansicht, die die Herstellungsschritte einer Halbleitereinrichtung gemäß einer Modifikation des ersten Beispiels dieser Erfindung darstellt; -
4A bis4L jeweils eine Querschnittsansicht, die die Herstellungsschritte einer Halbleitereinrichtung gemäß einem zweiten Beispiel dieser Erfindung darstellt; -
5A bis5G jeweils eine Querschnittsansicht, die die Herstellungsschritte einer Halbleitereinrichtung gemäß einer Modifikation des zweiten Beispiels dieser Erfindung darstellt. - AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
- Da wie voranstehend erwähnt, dieser ferroelektrische Film und diese obere Elektrode eine Vielzahl von unteren Elektroden kontinuierlich abdeckend gebildet werden kann, kann die Musterbildung (Strukturierung) dieser oberen Elektrode und des ferroelektrischen Films in einem Bereich ausgeführt werden, der mit der Eigenschaft eines Kondensators nichts zu tun hat, wodurch ermöglicht wird, dass verhindert wird, dass sich die dielektrische Eigenschaft des ferroelektrischen Films in einem Bereich, der einen Einfluss auf den Kondensator ausübt, verschlechtert.
- Die Halbleitereinrichtung gemäß der Erfindung zeichnet sich unter anderem dadurch aus, dass ein Kondensator durch eine untere Elektrode, die auf einem Bodenabschnitt des nach oben zulaufenden Lochs des Isolationsfilms, der auf dem Halbleitersubstrat gebildet ist, einen ferroelektrischen Film, der in dieses Loch gefüllt ist, und eine obere Elektrode, die auf der Oberfläche des ferroelektrischen Films gebildet ist, gebildet ist, wobei sich der ferroelektrische Film auch über den Isolationsfilm erstreckt.
- In dieser Weise kann die Halbleitereinrichtung so konstruiert werden, dass der ferroelektrische Film und die obere Elektrode eine Vielzahl von unteren Elektroden kontinuierlich abdeckend gebildet werden, und dass ein Kondensator für jede untere Elektrode gebildet wird. Jedoch ist es auch möglich, wie im Fall des gewöhnlichen Kondensators, einen individuellen ferroelektrischen Film und eine individuelle obere Elektrode in Anpassung zu jeder der unteren Elektroden zu bilden, wodurch ein Kondensator gebildet wird.
- Wenn eine Vielzahl von unteren Elektroden, die auf einem Halbleitersubstrat gebildet sind, einen ferroelektrischen Film, der kontinuierlich die Vielzahl von unteren Elektroden bedeckend gebildet ist, und eine obere Elektrode, die auf der Oberfläche des ferroelektrischen Films gebildet ist, umfasst, wobei jeder der Kondensatoren für jede der Vielzahl von unteren Elektroden gebildet ist, sollte die Anzahl von unteren Elektroden relativ, d. h., die Anzahl von Kondensatoren zu jedem ferroelektrischen Film und oberer Elektrode, vorzugsweise in einem Bereich von 2 bis 32, weiter bevorzugt im Bereich von 8 bis 32, sein.
- Da die Bildung und die Strukturierung der oberen Elektrode ausgeführt werden, während der ferroelektrische Film in dem Loch vergraben ist, kann, wie voranstehend beschrieben, verhindert werden, dass der ferroelektrische Film einer Plasma-Atmosphäre ausgesetzt wird, und somit kann verhindert werden, dass der ferroelektrische Film beschädigt wird, wodurch ermöglicht wird, zu verhindern, dass die Eigenschaften des ferroelektrischen Films in ungünstiger Weise beeinflusst werden.
- Wenn der ferroelektrische Film so gebildet wird, dass er eine kleinere Fläche als diejenige der unteren Elektrode und der oberen Elektrode aufweist, oder wenn die untere Elektrode der ferroelektrische Film und die obere Elektrode so konstruiert sind, dass sie eine Fläche aufweisen, die in der erwähnten Reihenfolge zunimmt, kann ferner der Abstand zwischen der oberen Elektrode und der unteren Elektrode erhöht werden und die Erzeugung eines Leckstromes aus der Peripherie des ferroelektrischen Films kann verhindert werden, wodurch ermöglicht wird, die dielektrische Eigenschaft des ferroelektrischen Films zu verbessern.
- Überdies kann der Isolationsfilm entweder einen Einzelschicht-Aufbau oder einen Mehrschicht-Aufbau umfassen.
- Als nächstes werden verschiedene bevorzugte Beispiele gemäß dieser Erfindung unter Bezugnahme auf die Zeichnungen beschrieben.
- Beispiel 1
- Die Herstellungsschritte einer Halbleitereinrichtung gemäß einem von der Erfindung umfassenden ersten Beispiel dieser Erfindung werden unter Bezugnahme auf die
1A bis1J erläutert, die eine Querschnittsansicht der Halbleitereinrichtung jeweils darstellen. - Zunächst wird, wie in
1A gezeigt, ein Halbleiterelement in einem Halbleitersubstrat (nicht gezeigt) gebildet und dann wird ein Zwischenschicht-Isolationsfilm31 auf der Oberfläche des Halbleitersubstrats gebildet. Danach werden Durchlöcher (Via-Löcher) in dem Zwischenschicht-Isolationsfilm31 gebildet und dann werden Durchlöcher mit einem W-Pfropfen32 gefüllt. - Dann wird, wie in
1B gezeigt, ein Fotolackmuster33 auf dem Zwischenschicht-Isolationsfilm31 mit Hilfe einer Litographie in einer derartigen Weise gebildet, so dass der W-Pfropfen32 freigelegt wird. Danach werden durch Verwendung dieses Fotolackmusters33 als eine Maske der Zwischenschicht-Isolationsfilm31 und der W-Pfropfen32 geätzt, um ausgesparte Abschnitte34 zu bilden. - Nachdem das Fotolackmuster
33 entfernt ist und der TiN Film aufgebracht wird, um so die ausgesparten Abschnitte34 mit dem TiN Film zu füllen, wird als nächstes, wie in1C gezeigt, der TiN Film mit Hilfe eines CMP Verfahrens poliert, wobei der Zwischenschicht-Isolationsfilm31 als ein Stopper verwendet wird, wodurch in den ausgesparten Abschnitten34 eine TiN Barriereschicht35 gebildet wird, die als eine Barriereschicht des W-Pfropfens32 verwendet werden soll. Überdies wird der Querschnitt der TiN Barriereschicht35 , die parallel zu der Hauptoberfläche des Halbleitersubstrats ist, größer als der Querschnitt des W-Pfropfens32 gemacht. - Danach, wie in
1D gezeigt, werden ein SrRuO3 Film36 , der als eine untere Elektrode verwendet werden soll und eine Dicke von 50 nm aufweist, und ein SiO2 Film (ein Blindfilm oder Dummyfilm)37 mit einer Dicke von 30 nm sukzessive aufgebracht. Dann wird, wie in1E gezeigt, der SiO2 Film37 mit Hilfe einer Litographie und einem RIE Verfahren strukturiert, um ein SiO2 Filmmuster38 zu bilden. Der SrRuO3 Film36 wird dann unter Verwendung eines O3 Wassers geätzt, wobei das SiO3 Filmmuster38 als eine Maske verwendet wird, um dadurch eine untere Elektrode39 zu bilden. Bei diesem Nassätzverfahren wird die untere Elektrode39 so gebildet, dass die obere Oberfläche davon in der Fläche kleiner gemacht wird als diejenige der Boden-Oberfläche davon. In Abhängigkeit von den Ätzbedingungen kann jedoch die Fläche dieser oberen Oberfläche identisch zu derjenigen der unteren bzw. Boden-Oberfläche gemacht werden. - Dann wird, wie in
1F gezeigt, ein Isolationsfilm40 , der aus einem TiO2 Film oder Si3N4 Film besteht, vollständig aufgebracht, um das SiO2 Filmmuster38 abzudecken. Dann wird, wie in1G gezeigt, der Isolationsfilm40 mit Hilfe eines CMP Verfahrens poliert, wobei das SiO2 Filmmuster38 als ein Stopper verwendet wird. Danach wird, wie in1H gezeigt, der SiO2 Film37 selektiv geätzt, indem HF verwendet wird, wodurch Löcher41 gebildet werden, die die untere Elektrode36 freilegen. - Dann wird, wie in
1I gezeigt, ein Pb(Zr, Ti)O3 Film42 , der eine Dicke von 100 nm aufweist und als ein Kondensator-Dielektrikumfilm verwendet werden soll, vollständig mit Hilfe eines Aufstäubungsverfahrens (Sputter-Verfahrens) vollständig aufgebracht. Wie in1J gezeigt, wird ein SrRuO3 Film43 , der als eine obere Elektrode verwendet werden soll, dann auf eine Dicke von 100 nm aufgebracht. - Als nächstes wird der SrRuO3 Film
43 mit einem Muster versehen, um so einen Bereich einschließlich einer Vielzahl der unteren Elektroden abzudecken, wodurch eine obere Elektrode gebildet wird. Die Musterbildung dieses SrRuO3 Films kann durch einen Prozess ausgeführt werden, bei dem ein SiO2 Filmmuster auf dem SrRuO3 Film43 gebildet wird und dann durch Verwendung dieses SiO2 Filmmusters als eine Maske der SrRuO3 Film43 einer Ätzbehandlung unter Verwendung eines O3 Wassers ausgesetzt wird. - Mit Hilfe eines Nassätzverfahrens unter Verwendung einer HCl Lösung oder eines Trockenätzverfahrens unter Verwendung einer Mischung von Ar und Cl2 als ein Ätzgas wird dann der Pb(Zr, Ti)O3 Film
42 einem Strukturierungsprozess unterzogen, wodurch ein dielektrischer Kondensatorfilm gebildet wird, so dass ein ferroelektrischer Kondensator erhalten wird. - Da der Pb(Zr, Ti)O3 Film
42 nicht getrennt für jede der Vielzahl von unteren Elektroden in den voranstehend erwähnten Herstellungsschritten strukturiert wird, kann der Bereich des dielektrischen Kondensatorfilms, der jeder der unteren Elektroden entspricht, davon abgehalten werden, einer Plasma-Atmosphäre ausgesetzt zu werden, und somit kann verhindert werden, dass der dielektrische Kondensatorfilm beschädigt wird und es kann verhindert werden, dass sich die dielektrische Eigenschaft des Kondensators verschlechtert. - Ferner ist der so gebildete Kondensator derart konstruiert, dass die untere Elektrode
39 der unteren Oberfläche des Lochs41 , welches in dem Isolationsfilm40 gebildet ist, gebildet ist, und der Pb(Zr, Ti)O3 Film42 in das Loch41 gefüllt ist und gleichzeitig auf dem Isolationsfilm40 gebildet ist. Deshalb kann der Abstand zwischen der oberen Elektrode und der unteren Elektrode39 vergrößert werden, wodurch ermöglicht wird, dass die Erzeugung eines Leckstroms in dem dielektrischen Kondensatorfilm verhindert wird und somit die dielektrische Eigenschaft des dielektrischen Kondensatorfilms verbessert wird. - Ferner wird der Querschnitt der TiN Schicht, die parallel zu der Hauptoberfläche des Halbleitersubstrats ist, größer als der Querschnitt des W-Pfropfens gemacht. Deshalb kann verhindert werden, dass der Sauerstoff, der durch einen Übergang zwischen der unteren Elektrode
39 und der TiN Schicht35 in die TiN Schicht35 hinein diffundiert worden ist, in den W-Pfropfen32 hinein diffundiert, wodurch ermöglicht wird, zu verhindern, dass der W-Pfropfen32 oxidiert wird. - Überdies, wie in
2 gezeigt, kann der Pb(Zr, Ti)O3 Film42 und der SrRuO3 Film43 für jede der unteren Elektroden39 strukturiert werden, wobei jede einzelne der untere Elektrode unteren Elektroden39 mit jedem der dielektrischen Kondensatorfilme und mit jeder der oberen Elektroden versehen wird. Selbst wenn der Pb(Zr, Ti)O3 Film42 und der SrRuO3 Film43 in dieser Weise mit einem Muster versehen werden, kann verhindert werden, dass der Pb(Zr, Ti)O3 Film42 von einem Bereich bezüglich des Kondensators einer Plasma-Atmosphäre ausgesetzt wird, wodurch ermöglicht wird, zu verhindern, dass sich die dielektrische Eigenschaft des ferroelektrischen Films verschlechtert. - Ein anderes Verfahren zum Ausführen der Strukturierung des voranstehend erwähnten SrRuO3 Films
36 , welches ein anderes als das voranstehend erwähnte Verfahren einer Verwendung von O3 Wasser ist, wird unter Bezugnahme auf die Querschnittsansichten erläutert, die in den3A bis3F gezeigt sind. Überdies werden die gleichen Abschnitte wie diejenigen der3A bis3J mit den gleichen Bezugszeichen bezeichnet, wodurch die Erläuterungen davon weggelassen werden. - Zunächst wird die Struktur wie in
3A gezeigt mit den gleichen Schritten wie in den1A bis1D dargestellt, gebildet. Dann wird, wie in3B gezeigt, der SiO2 Film37 mit Hilfe einer Litographie und eines RIE Verfahrens mit einem Muster versehen, um ein SiO2 Filmmuster38 zu bilden. Der SrRuO3 Film36 wird dann unter Verwendung eines reaktiven Gases, welches Ar und Cl2 enthält, trockengeätzt, wobei das SiO2 Filmmuster38 als eine Maske verwendet wird, um dadurch eine obere Elektrode39 zu bilden. - Dann wird, wie in
3C gezeigt, ein Isolationsfilm40 aufgebracht, wonach, wie in3D gezeigt, der Isolationsfilm40 mit Hilfe eines CMP Verfahrens poliert wird, wobei das SiO2 Filmmuster38 als ein Stopper verwendet wird. Dann wird, wie in3E gezeigt, ein Loch51 gebildet, wonach, wie in3F gezeigt, ein Pb(Zr, Ti)O3 Film42 und ein SrRuO3 Film43 sukzessive aufgebracht werden und dann diese Filme mit einem Muster versehen werden, um einen Kondensator zu bilden. - Beispiel 2
- In diesem Beispiel wird ein Verfahren zum Herstellen eines ferroelektrischen Kondensators, bei dem ein Barrieremetall und ein dielektrischer Kondensatorfilm durch eine Prozedur gebildet werden, die sich von der voranstehend erwähnten Prozedur unterscheidet, unter Bezugnahme auf die
4A bis4L erläutert. Das heißt, die4A bis4L zeigen jeweils eine Querschnittsansicht, die die Herstellungsschritte einer Halbleitereinrichtung gemäß eines zweiten Beispiels dieser Erfindung zeigen. - Zunächst wird, wie in
4A gezeigt, ein Halbleiterelement auf einem Halbleitersubstrat (nicht gezeigt) gebildet und dann wird ein erster Zwischenschicht-Isolationsfilm31 so gebildet, dass er ein Halbleiterelement abdeckt, welches auf der Oberfläche des Halbleitersubstrats gebildet ist. Danach werden Durchgangslöcher (Via-Löcher) in dem Zwischenschicht-Isolationsfilm31 gebildet und dann werden die Via-Löcher mit einem W-Pfropfen32 gefüllt. - Dann wird, wie in
4B gezeigt, ein zweiter Zwischenschicht-Isolationsfilm61 gebildet, wonach ein Loch62 in dem zweiten Zwischenschicht-Isolationsfilm61 gebildet wird, um so den W-Pfropfen32 freizulegen. Danach wird, wie in4C gezeigt, ein TiN Film über der gesamten oberen Oberfläche aufgebracht und dann wird der TiN Film mit Hilfe eines CMP Verfahrens poliert, wobei der zweite Zwischenschicht-Isolationsfilm61 als ein Stopper verwendet wird, wodurch in dem Loch62 eine TiN Barriereschicht35 gebildet wird. - Dann wird, wie in
4D gezeigt, in der gleichen Weise wie in dem Beispiel 2 ein SrRuO3 Film36 und ein SiO2 Film37 sukzessive aufgebracht. Dann wird der SiO2 Film37 mit einem Muster versehen, um ein SiO2 Filmmuster38 zu bilden. Dann wird der SrRuO3 Film36 unter Verwendung eines O3 Wassers geätzt, wobei das SiO2 Filmmuster38 als eine Maske verwendet wird, um dadurch eine untere Elektrode39 zu bilden, wie in4E gezeigt. Dann wird, wie in4F gezeigt, ein Isolationsfilm40 aufgebracht, wonach, wie in4G gezeigt, der Isolationsfilm40 mit Hilfe eines CMP Verfahrens poliert wird, wobei das SiO2 Filmmuster38 als ein Stopper verwendet wird. Danach wird, wie in4H gezeigt, das SiO2 Filmmuster38 entfernt, wodurch Löcher63 gebildet werden, die die untere Elektrode39 freilegen. - Dann wird, wie in
4I gezeigt, ein Pb(Zr, Ti)O3 Film42 mit Hilfe eines Aufstäubungsverfahrens aufgebracht, wonach eine Wärmebehandlung erfolgt, wodurch der Pb(Zr, Ti)O3 Film kristallisiert wird. Dann wird, wie in4 gezeigt, der Pb(Zr, Ti)O3 Film42 mit Hilfe eines CMP Verfahrens poliert, wobei der Isolationsfilm40 als ein Stopper verwendet wird, wodurch in dem Loch63 der Pb(Zr, Ti)O3 Film42 gebildet wird, der einen dielektrischen Kondensatorfilm bildet. - Als nächstes wird, wie in
4K gezeigt, ein SrRuO3 Film, der als eine obere Elektrode verwendet werden soll, aufgebracht, wonach ein Fotolackmuster64 in Übereinstimmung mit dem Muster der unteren Elektrode gebildet wird. Dann wird durch Verwendung des Fotolackmusters64 als eine Maske der SrRuO3 Film geätzt, um eine obere Elektrode43 zu bilden. - Dann wird, wie in
4L gezeigt, nachdem das Fotolackmuster64 entfernt ist, ein Passivierungsfilm65 aufgebracht, um einen Kondensator zu bilden. Danach werden Öffnungen, die die obere Elektrode43 freilegen, in dem Passivierungsfilm65 gebildet und eine Elektrode, die mit der oberen Elektrode über die Öffnung verbunden werden soll, wird gebildet. - Gemäß diesem Beispiel wird ein Pb(Zr, Ti)O3 Film
42 aufgebracht und dann wird dieser Pb(Zr, Ti)O3 Film42 mit Hilfe eines CMP Verfahrens poliert, um so einen Abschnitt des Pb(Zr, Ti)O3 Films62 in dem Loch63 zu lassen, wodurch ein vergrabener dielektrischer Kondensatorfilm in dem Loch63 gebildet wird. Danach wird die Ablagerung eines Materials für die obere Elektrode ausgeführt und dann wird ein breiter Bereich einschließlich des übrigen Pb(Zr, Ti)O3 Films42 mit einem Muster versehen, um eine obere Elektrode zu bilden. Da dieser Pb(Zr, Ti)O3 Film42 überhaupt nicht einer Plasmaätz-Atmosphäre ausgesetzt wird, ist es deshalb möglich, zu verhindern, dass der Pb(Zr, Ti)O3 Film verschlechtert wird. - Da ferner die Seitenwand der unteren Elektrode hinter die Seitenwand des SrRuO3 Films aufgrund des Nassätzverfahrens ausgespart ist und da gleichzeitig der Pb(Zr, Ti)O3 Film in dem Loch vergraben ist, wodurch die Flächen der unteren Elektrode, des Pb(Zr, Ti)O3 Films und der oberen Elektrode in der erwähnten Reihenfolge größer werden, ist es möglich, den Abstand zwischen der oberen Elektrode und der unteren Elektrode zu vergrößern, wodurch ermöglicht wird, die Erzeugung eines Leckstroms zu verhindern.
- Als nächstes wird ein anderes unterschiedliches Verfahren zum Ausführen der Strukturierung (Musterbildung) des SrRuO3 Films
36 , welches ein anderes als das voranstehend erwähnte Verfahren einer Verwendung von O3 Wasser ist, unter Bezugnahme auf die Querschnittsansichten erläutert, die in den5A bis5G gezeigt sind. Überdies werden die gleichen Abschnitte wie diejenigen der4A bis4L mit den gleichen Bezugszeichen in den5A bis5G identifiziert, wodurch die Erläuterungen davon weggelassen werden. - Zunächst wird der Aufbau wie in
5A mit den gleichen Schritten gebildet, wie in den4A bis4D dargestellt. Dann wird, wie in5B gezeigt, ein SiO2 Film37 mit Hilfe einer Litographie und eines RIE Verfahrens mit einem Muster versehen, um ein SiO2 Filmmuster38 zu bilden. Der SrRuO3 Film36 wird dann unter Verwendung eines reaktiven Gases, welches Ar und Cl2 enthält, trockengeätzt, wobei das SiO2 Filmmuster38 als eine Maske verwendet wird, um dadurch eine untere Elektrode39 zu bilden. - Dann wird, wie in
5C gezeigt, ein Isolationsfilm40 aufgebracht, wonach, wie in5D gezeigt, der Isolationsfilm40 mit Hilfe eines CMP Verfahrens poliert wird, wobei das SiO2 Filmmuster38 als ein Stopper verwendet wird. Danach wird, wie in5E gezeigt, ein Loch81 gebildet, wonach, wie in5F gezeigt, ein Pb(Zr, Ti)O3 Film42 in das Loch81 gefüllt wird und dann eine obere Elektrode43 und ein Passivierungsfilm65 gebildet werden, wodurch ein Kondensator konstruiert wird. - Der in diesen Schritten konstruierte Kondensator zeichnet sich dadurch aus, dass wegen der Bildung der unteren Elektrode mit Hilfe eines Trockenätzverfahrens der SiO2 Film, der einen Dummyfilm bildet, ebenfalls geätzt wird, wodurch die Fläche des Pb(Zr, Ti)O3 Films kleiner als diejenige der unteren Elektrode gemacht wird. Infolgedessen wird der Pb(Zr, Ti)O3 Film in der Fläche kleiner als diejenige der unteren Elektrode und von der oberen Elektrode. Deshalb ist es nun möglich, den Abstand zwischen der oberen Elektrode und der unteren Elektrode zu vergrößern, wodurch ermöglicht wird, die Erzeugung eines Leckstroms zu verhindern.
- Es sei darauf hingewiesen, dass diese Erfindung nicht auf die voranstehend erwähnten Beispiele beschränkt ist. Obwohl ein Pb(Zr, Ti)O3 Film als ein ferroelektrischer Film verwendet wird, können zum Beispiel andere Arten von ferroelektrischem Material verwendet werden.
- Da wie voranstehend erläutert, dieser ferroelektrische Film und diese obere Elektrode so gebildet werden können, dass sie kontinuierlich eine Vielzahl von unteren Elektroden abdecken, kann die Strukturierung dieser oberen Elektrode des ferroelektrischen Films in einem Bereich ausgeführt werden, der nichts mit der Eigenschaft eines Kondensators zu tun hat, wodurch ermöglicht wird, zu verhindern, dass sich die dielektrische Eigenschaft des ferroelektrischen Films in einem Bereich, der einen Einfluss auf den Kondensator ausübt, verschlechtert.
- Gemäß dem Herstellungsverfahren der ersten Ausführungsform dieser Erfindung kann der ferroelektrische Film so gebildet werden, dass er eine Fläche aufweist, die kleiner als diejenige der unteren Elektrode und der oberen Elektrode ist.
- Da die Bildung und die Strukturierung der oberen Elektrode nach dem Vergrabungsschritt des ferroelektrischen Films in dem Loch ausgeführt werden, kann ferner verhindert werden, dass der ferroelektrische Film einer Plasma-Atmosphäre ausgesetzt wird und somit kann verhindert werden, dass der ferroelektrische Film beschädigt wird, wodurch verhindert wird, dass die Eigenschaften des ferroelektrischen Films in ungünstiger Weise beeinflusst werden.
Claims (6)
- Halbleitereinrichtung mit einem Halbleitersubstrat, einem Isolationsfilm (
40 ), der ein in Richtung seines Bodens weiter werdendes, schräg zulaufendes Loch aufweist und auf dem Halbleitersubstrat gebildet ist, und einem Kondensator, wobei der Kondensator umfasst: eine untere Elektrode (39 ), die an einem Bodenabschnitt des Lochs des Isolationsfilms (40 ) gebildet ist; einen ferroelektrischen Film (42 ), der das Loch (41 ) füllt und sich über den Isolationsfilm erstreckt; und eine obere Elektrode (43 ), die auf der Oberfläche des ferroelektrischen Films (42 ) gebildet ist. - Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Kondensator auf einem Zwischenschicht-Isolationsfilm (
31 ) gebildet ist, der auf dem Halbleitersubstrat gebildet ist, und die untere Elektrode in dem Zwischenschicht-Isolationsfilm vergraben und elektrisch mit einem Pfropfen (35 ) verbunden ist, der in dem Zwischenschicht-Isolationsfilm (31 ) vergraben ist. - Verfahren zum Herstellen einer Halbleitereinrichtung, umfassend die folgenden Schritte: Bilden eines ersten Isolationsfilms (
31 ) auf einem Halbleitersubstrat; Bilden einer ersten leitenden Schicht (36 ) und eines Dummyfilms (37 ) sukzessive auf dem ersten Isolationsfilm (31 ); Bilden eines Dummyfilm-Musters (38 ) durch Strukturieren des Dummyfilms (37 ); Bilden einer unteren Elektrode (39 ) durch Ätzen der ersten leitenden Schicht (36 ), wobei das Dummyfilm-Muster (38 ) als eine Maske verwendet wird; Bilden eines zweiten Isolationsfilms (40 ) auf dem ersten Isolationsfilm (31 ) sowie auf dem Dummyfilm-Muster (38 ); Entfernen eines Oberflächenbereichs des zweiten Isolationsfilms (40 ) zum Freilegen einer Oberfläche des Dummyfilm-Musters (38 ); Bilden eines in Richtung seines Bodens weiter werdenden, schräg zulaufenden ersten Lochs (41 ) mit einem Boden, der die untere Elektrode (39 ) freilegt, durch Entfernen des Dummyfilm-Musters (38 ); Bilden eines ferroelektrische Films (42 ), der das erste Loch (41 ) füllt; und Bilden einer oberen Elektrode (43 ) auf dem ferroelektrischen Film (42 ), wodurch ein Kondensator gebildet wird. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die untere Elektrode (
39 ) elektrisch mit einem Pfropfen (35 ) verbunden ist, der in dem ersten Isolationsfilm (31 ) vergraben ist. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt zum Entfernen eines Oberflächenbereichs des zweiten Isolationsfilms (
40 ) mit Hilfe eines chemisch-mechanischen Poliervorgangs ausgeführt wird. - Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Dummyfilm (
38 ) aus einem Material gebildet wird, welches beim Entfernen des Dummyfilms selektiv durch ein Ätzverfahren weggeätzt wird, welches eine Selektivität für den zweiten Isolationsfilm (40 ) aufweist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10066334A DE10066334B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-187018 | 1999-06-30 | ||
JP18701899A JP3762148B2 (ja) | 1999-06-30 | 1999-06-30 | 半導体装置の製造方法 |
DE10066334A DE10066334B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
DE10066244 | 2000-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10031881A1 DE10031881A1 (de) | 2001-03-01 |
DE10031881B4 true DE10031881B4 (de) | 2008-09-04 |
Family
ID=16198766
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10031881A Expired - Fee Related DE10031881B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
DE10066334A Expired - Fee Related DE10066334B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10066334A Expired - Fee Related DE10066334B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
Country Status (5)
Country | Link |
---|---|
US (3) | US6459111B1 (de) |
JP (1) | JP3762148B2 (de) |
KR (1) | KR100435179B1 (de) |
DE (2) | DE10031881B4 (de) |
TW (1) | TW466552B (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958508B2 (en) * | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
KR100418586B1 (ko) * | 2001-06-30 | 2004-02-14 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
US6645807B2 (en) * | 2001-09-06 | 2003-11-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
KR100427040B1 (ko) * | 2001-09-14 | 2004-04-14 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
KR100434511B1 (ko) * | 2002-08-12 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
JP3630671B2 (ja) * | 2003-01-31 | 2005-03-16 | 沖電気工業株式会社 | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 |
JP3675453B2 (ja) | 2003-05-28 | 2005-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7105400B2 (en) * | 2003-09-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
KR100669963B1 (ko) * | 2005-05-04 | 2007-01-16 | 삼성전기주식회사 | 다층배선기판 및 그 제조 방법 |
US20070212797A1 (en) * | 2006-03-08 | 2007-09-13 | Suk-Hun Choi | Method of forming a ferroelectric device |
JP4764288B2 (ja) * | 2006-08-22 | 2011-08-31 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
DE4402216A1 (de) * | 1993-01-27 | 1994-07-28 | Samsung Electronics Co Ltd | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren |
US5416042A (en) * | 1994-06-09 | 1995-05-16 | International Business Machines Corporation | Method of fabricating storage capacitors using high dielectric constant materials |
US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
US5789303A (en) * | 1994-11-28 | 1998-08-04 | Northern Telecom Limited | Method of adding on chip capacitors to an integrated circuit |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2778600B2 (ja) * | 1990-03-20 | 1998-07-23 | 富士通株式会社 | 半導体装置の製造方法 |
US5198384A (en) * | 1991-05-15 | 1993-03-30 | Micron Technology, Inc. | Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction |
US5442585A (en) | 1992-09-11 | 1995-08-15 | Kabushiki Kaisha Toshiba | Device having dielectric thin film |
US5292683A (en) * | 1993-06-09 | 1994-03-08 | Micron Semiconductor, Inc. | Method of isolating semiconductor devices and arrays of memory integrated circuitry |
JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH07115140A (ja) | 1993-10-19 | 1995-05-02 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3283703B2 (ja) | 1994-09-13 | 2002-05-20 | 沖電気工業株式会社 | 半導体素子の製造方法 |
US5464786A (en) * | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
JPH08264719A (ja) | 1995-03-24 | 1996-10-11 | Olympus Optical Co Ltd | 誘電体素子 |
DE59510349D1 (de) * | 1995-04-24 | 2002-10-02 | Infineon Technologies Ag | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung |
JPH08316430A (ja) | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体メモリとその製造方法、スタックドキャパシタ |
JPH09135007A (ja) * | 1995-09-05 | 1997-05-20 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JP3504046B2 (ja) | 1995-12-05 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3319928B2 (ja) * | 1995-12-13 | 2002-09-03 | シャープ株式会社 | 半導体メモリ素子の製造方法 |
EP0837504A3 (de) * | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Teilweise oder ganz eingekapselte ferroelektrische Anordnung |
JPH1079478A (ja) | 1996-09-04 | 1998-03-24 | Hitachi Ltd | ダイナミックram装置及びその製造方法 |
JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH10340871A (ja) | 1997-06-06 | 1998-12-22 | Toshiba Corp | 研磨方法及び半導体装置の製造方法 |
JPH1131682A (ja) | 1997-07-11 | 1999-02-02 | Oki Electric Ind Co Ltd | ドライエッチング方法および強誘電体メモリ素子の製造方法 |
JP3569112B2 (ja) * | 1997-07-17 | 2004-09-22 | 株式会社東芝 | 半導体集積回路およびその製造方法 |
JP3134847B2 (ja) | 1998-07-10 | 2001-02-13 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US6204172B1 (en) * | 1998-09-03 | 2001-03-20 | Micron Technology, Inc. | Low temperature deposition of barrier layers |
JP2000260956A (ja) | 1999-03-10 | 2000-09-22 | Oki Electric Ind Co Ltd | 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法 |
-
1999
- 1999-06-30 JP JP18701899A patent/JP3762148B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-29 TW TW089112855A patent/TW466552B/zh not_active IP Right Cessation
- 2000-06-30 KR KR10-2000-0036986A patent/KR100435179B1/ko not_active IP Right Cessation
- 2000-06-30 DE DE10031881A patent/DE10031881B4/de not_active Expired - Fee Related
- 2000-06-30 DE DE10066334A patent/DE10066334B4/de not_active Expired - Fee Related
- 2000-06-30 US US09/609,712 patent/US6459111B1/en not_active Expired - Fee Related
-
2002
- 2002-08-19 US US10/222,813 patent/US7022580B2/en not_active Expired - Fee Related
-
2005
- 2005-10-25 US US11/256,929 patent/US7405133B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
DE4402216A1 (de) * | 1993-01-27 | 1994-07-28 | Samsung Electronics Co Ltd | Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren |
US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
US5416042A (en) * | 1994-06-09 | 1995-05-16 | International Business Machines Corporation | Method of fabricating storage capacitors using high dielectric constant materials |
US5789303A (en) * | 1994-11-28 | 1998-08-04 | Northern Telecom Limited | Method of adding on chip capacitors to an integrated circuit |
US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3762148B2 (ja) | 2006-04-05 |
DE10066334B4 (de) | 2008-08-14 |
DE10031881A1 (de) | 2001-03-01 |
US6459111B1 (en) | 2002-10-01 |
TW466552B (en) | 2001-12-01 |
KR20010029872A (ko) | 2001-04-16 |
US7405133B2 (en) | 2008-07-29 |
US20020190290A1 (en) | 2002-12-19 |
KR100435179B1 (ko) | 2004-06-09 |
JP2001015697A (ja) | 2001-01-19 |
US7022580B2 (en) | 2006-04-04 |
US20060038215A1 (en) | 2006-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19933480B4 (de) | Verfahren zur Herstellung eines zylindrischen Kondensators | |
DE102004003315B4 (de) | Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben | |
DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
DE4316503C2 (de) | Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern | |
DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
DE3834241A1 (de) | Halbleitereinrichtung | |
DE4126046A1 (de) | Herstellungsverfahren und struktur eines dram-speicherzellenkondensators | |
DE69133534T2 (de) | Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben | |
DE69618386T2 (de) | Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben | |
DE19930295A1 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
DE10031881B4 (de) | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung | |
DE4029256A1 (de) | Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung | |
DE102020116563A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
DE4426311A1 (de) | Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung | |
EP0373258B1 (de) | Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen | |
DE4312468C2 (de) | Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung | |
DE69030433T2 (de) | Herstellungsmethode für Halbleiterspeicher | |
DE19907062A1 (de) | Verfahren zur Herstellung eines DRAM-Zellenkondensators | |
DE19633689B4 (de) | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen | |
DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung | |
DE19531602A1 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ein Herstellungsverfahren derselben | |
DE4120592C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 10066244 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10066244 Country of ref document: DE Kind code of ref document: P |
|
8172 | Supplementary division/partition in: |
Ref document number: 10066334 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10066334 Country of ref document: DE Kind code of ref document: P |
|
AH | Division in |
Ref document number: 10066244 Country of ref document: DE Kind code of ref document: P Ref document number: 10066334 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130101 |