JP3762148B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3762148B2
JP3762148B2 JP18701899A JP18701899A JP3762148B2 JP 3762148 B2 JP3762148 B2 JP 3762148B2 JP 18701899 A JP18701899 A JP 18701899A JP 18701899 A JP18701899 A JP 18701899A JP 3762148 B2 JP3762148 B2 JP 3762148B2
Authority
JP
Japan
Prior art keywords
film
groove
lower electrode
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18701899A
Other languages
English (en)
Other versions
JP2001015697A (ja
Inventor
友博 齋藤
克晃 名取
宜弘 魚住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18701899A priority Critical patent/JP3762148B2/ja
Priority to TW089112855A priority patent/TW466552B/zh
Priority to DE10066334A priority patent/DE10066334B4/de
Priority to US09/609,712 priority patent/US6459111B1/en
Priority to KR10-2000-0036986A priority patent/KR100435179B1/ko
Priority to DE10031881A priority patent/DE10031881B4/de
Publication of JP2001015697A publication Critical patent/JP2001015697A/ja
Priority to US10/222,813 priority patent/US7022580B2/en
Priority to US11/256,929 priority patent/US7405133B2/en
Application granted granted Critical
Publication of JP3762148B2 publication Critical patent/JP3762148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、強誘電体膜をキャパシタの絶縁膜に用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】
高速な読み出し、書込みができるRAMとして、キャパシタ絶縁膜に強誘電体膜を用いたFRAMが注目されている。
【0003】
従来、キャパシタ絶縁膜であるのPb(Zr,Ti)O3 等の強誘電体膜の加工にはAr,Cl2 を用いたドライエッチングにより行っている。ところが、このドライエッチングにより強誘電体膜へダメージが入り、強誘電体膜の誘電特性が劣化するという問題があった。結果として、FRAMの書込み回数が減少してしまうという問題があった。
【0004】
【発明が解決しようとする課題】
上述したように、キャパシタ絶縁膜である強誘電体膜をドライエッチング法を用いて加工を行うと、強誘電体膜にダメージが入り、強誘電体膜の誘電特性が劣化するという問題があった。
【0005】
本発明の目的は、キャパシタ絶縁膜である強誘電体膜の加工時に、強誘電体膜にダメージが入ることを抑制し、強誘電体膜の誘電特性の劣化を抑制し得る半導体装置の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
[構成]
本発明は、上記目的を達成するために以下のように構成されている。
【0014】
本発明は、半導体基板上の第1の絶縁膜上に下部電極材及びダミー膜を順次堆積する工程と、前記ダミー膜を所定形状に加工する工程と、前記ダミー膜をマスクに前記下部電極材をエッチングし、下部電極を形成する工程と、前記半導体基板上に前記ダミー膜を覆うように第2の絶縁膜を形成する工程と、第2の絶縁膜の表面を後退させて、前記ダミー膜の表面を露出させる工程と、前記ダミー膜を除去して前記下部電極を露出させると共に、側壁が第2の絶縁膜からなる溝を形成する工程と、前記半導体基板上に、その上面が前記第2の絶縁膜の上面と同一のレベルとなるように前記溝を埋める強誘電体膜を堆積する工程と、前記強誘電体膜上に上部電極を形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する。
【0015】
本発明は、半導体基板上の第1の絶縁膜上に下部電極材及びダミー膜を順次堆積する工程と、前記ダミー膜を所定形状に加工する工程と、前記ダミー膜をマスクに前記下部電極材をエッチングし、下部電極を形成する工程と、前記半導体基板上に前記ダミー膜を覆うように第2の絶縁膜を形成する工程と、第2の絶縁膜の表面を後退させて、前記ダミー膜の表面を露出させる工程と、前記ダミー膜を除去して前記下部電極を露出させると共に、側壁が第2の絶縁膜からなるを形成する工程と、前記半導体基板上に前記溝を埋め込むように強誘電体膜を堆積する工程と、前記強誘電体膜の表面を後退させ、前記溝内に表面が第2の絶縁膜より低い強誘電体膜を形成する工程と、前記溝内に上部電極を埋め込み形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する。
【0016】
本発明は、半導体基板上の絶縁膜に第1の溝を形成する工程と、前記絶縁膜上に第1の溝の表面に沿って、下部電極材を堆積する工程と、第1の溝内にダミー膜を埋め込み形成する工程と、前記下部電極材をエッチングし、第1の溝の底部に選択的に下部電極を形成する工程と、前記ダミー膜を除去して前記下部電極を露出させると共に、内側側面が前記絶縁膜で、内側下部が前記下部電極からなる第2の溝を形成する工程と、
第2の溝内に強誘電体膜を埋め込み、平坦な構造を得る工程と、前記強誘電体膜上に上部電極を形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する
【0017】
本発明は、半導体基板上の絶縁膜に第1の溝を形成する工程と、前記絶縁膜上に第1の溝の表面に沿って、下部電極材を堆積する工程と、第1の溝内にダミー膜を埋め込み形成する工程と、前記下部電極材をエッチングし、第1の溝の底部に選択的に下部電極を形成する工程と、前記ダミー膜を除去して前記下部電極を露出させると共に、側壁が前記絶縁膜からなる第2の溝を形成する工程と、第2の溝内に強誘電体膜を埋め込み、平坦な構造を得る工程と、前記強誘電体膜の表面を後退させ、内側側面が前記絶縁層で、下部が前記強誘電体膜からなる第3の溝を形成する工程と、第3の溝内に上部電極を埋め込み形成する工程とを含むことを特徴とする半導体装置の製造方法を提供する
【0018】
前記絶縁膜は、単層或いは復層の絶縁膜から構成されていることが好ましい。
【0019】
[作用]
本発明は、上記構成によって以下の作用・効果を有する。
【0020】
本発明によれば、複数の下部電極上に連続した強誘電体膜及び上部電極が形成されているので、キャパシタの特性に関係しない部分で上部電極及び強誘電体膜のパターニングを行うことができるので、キャパシタに係わる領域で強誘電体膜の誘電特性の劣化が生じることがない。
【0021】
また、溝内に強誘電体膜を埋め込んだ後に、上部電極の成膜及びパターニングを行うことによって、強誘電体膜がプラズマ雰囲気にさらされることがないので、強誘電体膜にダメージが与えられず、強誘電体膜の特性が変化することがない。
【0022】
また、前記強誘電体膜は、前記下部電極及び上部電極の面積より小さい、或いは前記下部電極、前記強誘電体膜、前記上部電極の順に面積が大きくなっていることによって、上部電極と下部電極の距離を遠くすることができ、強誘電体膜周辺からのリーク電流を抑制することができ、誘電特性の向上を図ることができる
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【0023】
[第1実施形態]
図1は、本発明の第1実施形態に係わる半導体装置の製造工程を示す断面図である。
【0024】
先ず、図1(a)に示すように、層間絶縁膜11中に形成されたWプラグ12を選択的にエッチングした後、TiN膜の堆積,CMPを行い、Wプラグ12上にTiNバリア層13を形成する。そして、隣接する下部電極を絶縁する絶縁層となるTiO2 膜14を50nm堆積する。
【0025】
次いで、図1(b)に示すように、下部電極に対応する図示されないレジストパターンを形成した後、TiO2 膜14に対してRIEを行って溝15を形成し、レジストパターンを除去する。
【0026】
次いで、図1(c)に示すように、スパッタ法によりSrRuO3 膜を70nm成膜した後、TiO2 膜14をストッパとしてCMPを行うことによりTiO2 膜14上の余分なSrRuO3 膜を除去し、溝15内にSrRuO3 膜からなる下部電極16を形成する。
【0027】
次いで、図1(d)に示すように、Pb(Zr,Ti)O3 膜17を100nm,及び上部電極となるSrRuO3 膜18を100nm順次堆積する。
【0028】
次いで、図1(e)に示すように、複数の下部電極16を含む領域に形成された上部電極を形成するために、SiO2 膜の堆積・パターニングを行った後、O3 水によるSrRuO3 膜18のエッチング、HCl溶液又はAr,Cl2 を用いたPb(Zr,Ti)O3 膜17のドライエッチングを行って上部電極18を形成した後、SiO2 膜を除去し、キャパシタを形成する。
【0029】
なお、上部電極18及びPb(Zr,Ti)O3 膜17は、複数の下部電極16上に形成されている。しかし、通常、通常の下部電極毎に上部電極が形成されている場合でも、上部電極はアースに接続され、それぞれの上部電極は電気的に接続されているので、本実施形態のキャパシタのように、上部電極が複数の下部電極上に形成されていても良い。
【0030】
本発明によれば、複数の下部電極上に連続した強誘電体膜及び上部電極が形成されているので、キャパシタの特性に関係しない部分で上部電極及び強誘電体膜のパターニングを行うことができるので、キャパシタに係わる領域で強誘電体膜の誘電特性の劣化が生じることがない。
【0031】
[第2実施形態]
図2の工程断面図を用いて、本発明の第2実施形態に係わる半導体装置の製造工程を説明する。
【0032】
先ず、図2(a)に示すように、半導体基板(不図示)上に半導体素子を形成した後、半導体基板上に層間絶縁膜31を形成し、層間絶縁膜31にヴィアホールを形成した後、ヴィアホール内にWプラグ32を埋め込み形成する。
【0033】
次いで、図2(b)に示すように、層間絶縁膜31上にリソグラフィ技術を用いてWプラグ32が露出するレジストパターン33を形成した後、層間絶縁膜31及びWプラグ32をエッチングして凹部34を形成する。
【0034】
次いで、図2(c)に示すように、レジストパターン33を除去し、凹部34を埋め込むようにTiN膜を堆積した後、層間絶縁膜31をストッパにCMPを行うことにより、凹部34にWプラグ32のバリア層となるTiNバリア層35を埋め込み形成する。なお、半導体基板の主面に平行なTiNバリア層35の断面は、Wプラグ32の断面より大きくなっている。
【0035】
次いで、図2(d)に示すように、下部電極となる膜厚50nmのSrRuO3 膜36及び膜厚30nmのSiO2 膜(ダミー強誘電体膜)37を順次堆積する。次いで、図2(e)に示すように、SiO2 膜37をリソグラフィ技術及びRIEを用いてパターニングした後、SiO2 膜37をマスクとしてSrRuO3 膜36をO3 水によりエッチングし、下部電極36を形成する。このウエットエッチングにおいて、SrRuO3 膜36は、上面の面積が下面より小さくなっているが、エッチングの条件によっては面積が変わらない場合もある。
【0036】
次いで、図2(f)に示すように、全面にSiO2 膜37を覆うようにTiO2 膜或いはSi34膜からなる絶縁膜38を堆積する。次いで、図2(g)に示すように、絶縁膜38をストッパとしてCMPを行う。次いで、図2(h)に示すように、HFによりSiO2 膜37を選択的にエッチング除去し、下部電極36が露出する溝39を形成する。
【0037】
次いで、図2(i)に示すように、全面にキャパシタ絶縁膜となるPb(Zr,Ti)O3 膜40をスパッタ法により膜厚100nm堆積する。そして、上部電極となるSrRuO3 膜41を100nmを堆積させる。
【0038】
その後、第1実施形態と同様に、複数の下部電極を含むようにSrRuO3 膜41を加工するために、SiO2 膜を成膜加工し、SiO2 膜をマスクとしてSrRuO3 膜41をO3 水によりエッチングして上部電極41を形成し、Pb(Zr,Ti)O3 膜40をHCl溶液又はAr及びCl2 の混合ガスを用いてドライエッチングすることによって強誘電体キャパシタを形成する。
【0039】
上記製造工程を経て形成されたキャパシタのPb(Zr,Ti)O3 膜40は、プラズマ雰囲気にさらされることがないので、Pb(Zr,Ti)O3 膜40にダメージが入り、キャパシタの誘電特性の劣化が生じることがない。
【0040】
また、形成されたキャパシタの構造は、下部電極36が絶縁膜38に形成された溝39の底面に形成され、(Ba,Sr)TiO3 膜40が溝39を埋め込むと共に絶縁膜38上に形成されている。そのため、上部電極41と下部電極36との距離が遠くなり、(Ba,Sr)TiO3 膜40からのリーク電流を抑制することができ、誘電特性の向上を図ることができる。
【0041】
また、半導体基板の主面に平行なWプラグの断面積よりTiN層の断面積が広くなっている。そのため、TiN膜上のSrRuO3 膜とTiN層との界面を通しての酸素の拡散を抑制することができ、Wプラグの酸化を防止することができる。
【0042】
なお、図3に示すように、Pb(Zr,Ti)O3 膜40及び上部電極41をパターニングし、一つの下部電極36対してそれぞれPb(Zr,Ti)O3 膜40及び上部電極41が形成されている構造でも良い。Pb(Zr,Ti)O3 膜40及び上部電極41をパターニングしても、キャパシタに係わる領域のPb(Zr,Ti)O3 膜40はプラズマ雰囲気にさらされないので、誘電特性の劣化が生じることがない。
【0043】
また、上述したSrRuO3 膜36のO3 水を用いたパターニングと異なる手法を用いた製造工程について、図4に示す工程断面図を参照して説明する。なお、図4において図2と同一な部分は同一符号を付し、その説明を省略する。
【0044】
図2(a)〜図2(d)に示した工程と同様な工程を行うことによって、図4(a)に示す構造を形成する。次いで、図4(b)に示すように、SiO2 膜37をリソグラフィ技術及びRIEを用いてパターニングする。そして、SiO2 膜37をマスクにSrRuO3 膜36をAr及びCl2 を含む反応ガスを用いてドライエッチングする。
【0045】
次いで、絶縁膜38を堆積した後(図4(c))、SiO2 膜をストッパにしてCMPを行う(図4(d))。そして更に、SiO2 膜37を除去して溝51を形成した後(図4(e))、Pb(Zr,Ti)O3 膜40及びSrRuO3 膜41を順次堆積して、キャパシタを形成する(図4(f))。
【0046】
[第3実施形態]
本実施形態では、前述したバリアメタル及びキャパシタの絶縁膜の製造手法と異なる手法を用いた製造工程について、図5,6を用いて説明する。図5,6は、本発明の第3実施形態に係わる半導体装置の製造工程を示す工程断面図である。
【0047】
先ず、図5(a)に示すように、半導体基板(不図示)上に半導体素子を形成した後、半導体基板上に半導体素子を覆うように第1の層間絶縁膜31を形成する。そして、第1の層間絶縁膜31にヴィアホールを形成した後、ヴィアホール内にWプラグ32を埋め込み形成する。
【0048】
次いで、図5(b)に示すように、第2の層間絶縁膜61を形成した後、第2の層間絶縁膜61にWプラグ32が露出する溝62を形成する。次いで、図5(c)に示すように、全面にTiN膜を堆積した後、第2の層間絶縁膜61をストッパに用いてCMPを行い、溝62にTiNバリア層35を埋め込み形成する。
【0049】
第2実施形態と同様に、SrRuO3 膜36及びSiO2 膜37を順次堆積し(図5(d))、SiO2 膜37をパターニングした後、SiO2 膜37をマスクとしてSrRuO3 膜36をO3 水によりエッチングし、下部電極36を形成する(図5(e))。そして、絶縁膜38を堆積した後(図5(f))、SiO2 膜をストッパにしてCMPを行う(図5(g))。そして更に、SiO2 膜37を除去し下部電極36が露出する溝63を形成する(図5(h))。
【0050】
次いで、図5(i)に示すように、Pb(Zr,Ti)O3 膜40をスパッタ法により成膜し、熱処理を行ってPb(Zr,Ti)O3 膜を結晶化させる。次いで、図5(j)に示すように、絶縁膜38をストッパにCMPを行い、溝63にPb(Zr,Ti)O3 膜40を埋め込み形成する。
【0051】
次いで、図6(k)に示すように、上部電極となるSrRuO3 膜を堆積した後、上部電極パターンに対応したレジストパターン64を形成し、レジストパターン64をマスクにSrRuO3 膜をエッチングして、上部電極41を形成する。
【0052】
次いで、図6(l)に示すように、レジストパターン64を除去した後、パッシベーション膜65を堆積し、キャパシタを形成する。この後、パッシベーション膜65に、上部電極41が露出する開口部を形成し、開口部で上部電極と接続する電極を形成する。
【0053】
本実施形態によれば、(Ba,Sr)TiO3 膜40を堆積して、CMPにより溝63内に(Ba,Sr)TiO3 膜40を埋め込み形成した後、上部電極の堆積を行い(Ba,Sr)TiO3 膜40含む広い領域をパターニングして上部電極を形成することによって、(Ba,Sr)TiO3 膜は全くプラズマエッチング雰囲気にさらされる事がないので、(Ba,Sr)TiO3 膜の劣化をより抑制することができる。
【0054】
また、ウエットエッチングにより下部電極の側面は(Ba,Sr)TiO3 膜の側面より後退すると共に、(Ba,Sr)TiO3 膜が溝内に埋め込み形成されて、下部電極(Ba,Sr)TiO3 膜、上部電極の順で面積が大きくなっているので、上部電極と下部電極との距離が離れ、リーク電流が抑制される。
【0055】
また、上述したSrRuO3 膜36のO3 水を用いたパターニングと異なる
手法を用いた製造工程について、図7の工程断面図を参照して説明する。なお、図7において図5,7と同一な部分は同一号を付し、その説明を省略する。
【0056】
図5(a)〜図5(d)に示す同様な工程を行うことによって、図7(a)に示す構造を形成する。次いで、図7(b)に示すように、SiO2 膜37をリソグラフィ技術及びRIEを用いてパターニングする。そして、SiO2 膜37をマスクにSrRuO3 膜36をAr及びCl2 を含む反応ガスを用いてドライエッチングする。
【0057】
次いで、絶縁膜38を堆積した後(図7(c))、SiO2 膜をストッパにしてCMPを行う(図7(d))。そして更に、SiO2 膜37を除去して溝81を形成した後(図7(e))、溝81にPb(Zr,Ti)O3 膜40を埋め込み形成し(図7(f))、上部電極41及びパッシベーション膜65を形成してキャパシタを形成する(図7(g))。
【0058】
以上の工程で作成されたキャパシタは、ドライエッチングで下部電極の加工を行うことにより、ダミー強誘電体膜であるSiO2 膜もエッチングされ、下部電極より(Ba,Sr)TiO3 膜の面積が小さくなる。そのため、(Ba,Sr)TiO3 膜は下部電極及び上部電極の面積よりも小さくなっている。そのため、上部電極と下部電極との距離が離れ、リーク電流を抑制することができる。
【0059】
[第4実施形態]
図8に示す工程断面図を用いて、本発明の第4実施形態に係わる半導体装置の製造工程を説明する。
【0060】
先ず、図8(a)に示すように、半導体基板(不図示)上に半導体素子を形成した後、半導体基板上に半導体素子を覆うように層間絶縁膜31を形成し、層間絶縁膜31にヴィアホールを形成した後、ヴィアホール内にWプラグ32を埋め込み形成する。そして、Wプラグ32の表面をエッチングして後退させた後、TiNバリア層35を埋め込み形成する。そして、全面に第2の絶縁膜91を堆積した後、第2の絶縁膜61上にキャパシタに対応するレジストパターン(不図示)を形成する。RIE等の異方性エッチングにより第2の絶縁膜61をエッチングし、第2の絶縁膜61にキャパシタが形成される溝92を形成し、レジストパターンを除去する。
【0061】
次いで、図8(b)に示すように、全面にキャパシタの下部電極としてSrRuO3 膜93をスパッタ法により形成する。次いで、図8(c)に示すように、シリコン窒化膜或いは金属チタンからなるダミー強誘電体膜94を溝92を埋めるように形成する。次いで、図8(d)に示すように、SrRuO3 膜93をストッパにCMPを行い、溝92内以外のダミー強誘電体膜94を除去する。
【0062】
次いで、図8(e)に示すように、露出するSrRuO3 膜93をO3 水などを用いてウエットエッチングし、溝92の底面にのみSrRuO3 膜93を残存させて下部電極93を形成する。なお、SrRuO3 膜93は少なくとも溝92の底面に残存している必要があるが、SrRuO3 膜93が除去された部分と最初に形成されたSrRuO3 膜93の膜厚とが必ずしも同一である必要はない。
【0063】
次いで、図8(f)に示すように、ダミー強誘電体膜94をウエットエッチングすることにより、溝92の底面に下部電極93を露出させる。なお、ダミー強誘電体膜がシリコン窒化膜の場合は燐酸などを用いて除去し、金属チタン膜の場合には塩酸などの酸を用いて除去する。
【0064】
次いで、図8(g)に示すように、強誘電体としてPb(Zr,Ti)O3 膜を堆積した後、CMPやエッチバック行って溝92内にキャパシタの強誘電体膜となるPb(Zr,Ti)O3 膜95を埋め込み形成する。
【0065】
次いで、図8(h)に示すように、SrRuO3 膜を堆積した後、O3 水を用いたウエットエッチングを用いてSrRuO3 膜を成形することにより上部電極96を形成し、キャパシタを完成させる。
【0066】
なお、ダミー強誘電体膜としては、ジルコニウムやコバルト、ニッケルといった酸に可溶な金属、タングステンなどの酸化力を持った酸(例えば過酸化水素水と塩酸との混合液)に可溶な金属、又はこれらに可溶な酸化チタンなどの金属酸化物、或いは金属窒化物も用いることができる。また、アルミニウムや銅などの良性の金属もエッチャントとしてアンモニア水などの塩基性の溶液を用いることで、ダミー強誘電体膜として用いることができる。
【0067】
なお、絶縁膜としては1層ではなく2層以上の絶縁膜を用いることが可能である。次に、多層の層間絶縁膜の製造工程を図9の工程断面図を用いて説明する。
【0068】
先ず、図9(a)に示すように、第5実施形態と同様に、層間絶縁膜31に形成されたヴィアホールにWプラグ32及びTiNバリア層35を形成する。そして、全面に第1の絶縁膜91及び第2の絶縁膜101を順次堆積した後、第2の絶縁膜101上にキャパシタに対応するレジストパターン(不図示)を形成する。RIE等の異方性エッチングにより第2の絶縁膜101及び第1の絶縁膜91を順次エッチングし、キャパシタが形成される溝92を形成し、レジストパターンを除去する。
【0069】
次いで、前の製造工程と同様に、キャパシタの下部電極としてSrRuO3 膜93をスパッタ法により形成し(図9(b))、溝92にダミー強誘電体膜94を埋め込み形成する(図9(c))。次いで、露出するSrRuO3 膜93をO3 水などを用いてウエットエッチングする(図9(d))。
【0070】
次いで、図9(e)に示すように、ダミー強誘電体膜94をウエットエッチングして、溝92の底面に下部電極93を露出させた後、溝92内にキャパシタの強誘電体膜となるPb(Zr,Ti)O3 膜95を埋め込み形成する。そして、SrRuO3 膜を堆積した後、O3 水を用いたウエットエッチングを用いてSrRuO3 膜を成形することにより上部電極96を形成し、キャパシタを完成させる。
【0071】
上述したキャパシタの上部電極と異なる構造を有する半導体装置の製造方法を図10の工程断面図を参照して説明する。
図10(a)に示すように、上記製造工程と同様な工程を経て、全面に(Ba,Sr)TiO3 膜95を堆積し溝92内を埋め込んだ後、(Ba,Sr)TiO3 膜95を塩酸・フッ酸の混合液を用いてエッチバックする。この時、Pb(Zr,Ti)O3 膜95の上面の高さを第2の絶縁膜101の上面より低くし、溝111を形成する。
【0072】
次いで、図10(b)に示すように、SrRuO3 膜を堆積した後、絶縁膜をストッパにCMPを行うことで溝内に上部電極を埋め込み形成する。上部電極を加工するためのパターニング工程を省略できる。また、上部電極が絶縁膜上にはみ出して形成されていないので、キャパシタ面積も小さくすることができる。
【0073】
なお、本発明は、上記実施形態に限定されるものではない。例えば、強誘電体膜として(Ba,Sr)TiO3 膜を用いたが、他の強誘電体膜を用いることができる。その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0074】
【発明の効果】
以上説明したように本発明によれば、複数の下部電極上に連続した強誘電体膜及び上部電極が形成されているので、キャパシタの特性に関係しない部分で上部電極及び強誘電体膜のパターニングを行うことができるので、キャパシタに係わる領域で強誘電体膜の誘電特性の劣化が生じることがない。
【0075】
また、別の本発明によれば、溝内に強誘電体膜を埋め込んだ後に、上部電極の成膜及びパターニングを行うことによって、強誘電体膜がプラズマ雰囲気にさらされることがないので、強誘電体膜にダメージが与えられず、強誘電体膜の特性が変化することがない。
【図面の簡単な説明】
【図1】第1実施形態に係わる半導体装置の製造工程を示す断面図。
【図2】第2実施形態に係わる半導体装置の製造工程を示す断面図。
【図3】第2実施形態に係わる半導体装置の構成を示す断面図。
【図4】第2実施形態に係わる半導体装置の製造工程を示す断面図。
【図5】第3実施形態に係わる半導体装置の製造工程を示す断面図。
【図6】第3実施形態に係わる半導体装置の製造工程を示す断面図。
【図7】第3実施形態に係わる半導体装置の製造工程を示す断面図。
【図8】第4実施形態に係わる半導体装置の製造工程を示す断面図。
【図9】第4実施形態に係わる半導体装置の製造工程を示す断面図。
【図10】第4実施形態に係わる半導体装置の製造工程を示す断面図。
【符号の説明】
11…層間絶縁膜
12…Wプラグ
13…TiNバリア層
14…TiO2
15…溝
16…下部電極(SrRuO3 膜)
17…(Ba,Sr)TiO3 膜(強誘電体膜)
18…上部電極(SrRuO3 膜)
31…(第1の)層間絶縁膜
32…Wプラグ
33…レジストパターン
34…凹部
35…TiNバリア層
36…下部電極(SrRuO3 膜)
37…SiO2
38…絶縁膜
39…凹部
40…(Ba,Sr)TiO3
41…上部電極(SrRuO3 膜)
51…溝
61…第2の層間絶縁膜
62…溝
63…溝
64…レジストパターン
65…パッシベーション膜
81…溝
91…(第1の)絶縁膜
92…溝
93…膜
93…下部電極
94…ダミー誘電体膜
95…膜
96…上部電極
101…第2の絶縁膜

Claims (4)

  1. 半導体基板上の第1の絶縁膜上に下部電極材及びダミー膜を順次堆積する工程と、
    前記ダミー膜を所定形状に加工する工程と、
    前記ダミー膜をマスクに前記下部電極材をエッチングし、下部電極を形成する工程と、
    前記半導体基板上に前記ダミー膜を覆うように第2の絶縁膜を形成する工程と、
    第2の絶縁膜の表面を後退させて、前記ダミー膜の表面を露出させる工程と、
    前記ダミー膜を除去して前記下部電極を露出させると共に、側壁が第2の絶縁膜からなる溝を形成する工程と、
    前記半導体基板上に、その上面が前記第2の絶縁膜の上面と同一のレベルとなるように前記溝を埋める強誘電体膜を堆積する工程と、
    前記強誘電体膜上に上部電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 半導体基板上の第1の絶縁膜上に下部電極材及びダミー膜を順次堆積する工程と、
    前記ダミー膜を所定形状に加工する工程と、
    前記ダミー膜をマスクに前記下部電極材をエッチングし、下部電極を形成する工程と、
    前記半導体基板上に前記ダミー膜を覆うように第2の絶縁膜を形成する工程と、
    第2の絶縁膜の表面を後退させて、前記ダミー膜の表面を露出させる工程と、
    前記ダミー膜を除去して前記下部電極を露出させると共に、側壁が第2の絶縁膜からなるを形成する工程と、
    前記半導体基板上に前記溝を埋め込むように強誘電体膜を堆積する工程と、
    前記強誘電体膜の表面を後退させ、前記溝内に表面が第2の絶縁膜より低い強誘電体膜を形成する工程と、
    前記溝内に上部電極を埋め込み形成する工程とを含むことを特徴とする半導体装置の製造方法。
  3. 半導体基板上の絶縁膜に第1の溝を形成する工程と、
    前記絶縁膜上に第1の溝の表面に沿って、下部電極材を堆積する工程と、
    第1の溝内にダミー膜を埋め込み形成する工程と、
    前記下部電極材をエッチングし、第1の溝の底部に選択的に下部電極を形成する工程と、
    前記ダミー膜を除去して前記下部電極を露出させると共に、内側側面が前記絶縁膜で、内側下部が前記下部電極からなる第2の溝を形成する工程と、
    第2の溝内に強誘電体膜を埋め込み、平坦な構造を得る工程と、
    前記強誘電体膜上に上部電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  4. 半導体基板上の絶縁膜に第1の溝を形成する工程と、
    前記絶縁膜上に第1の溝の表面に沿って、下部電極材を堆積する工程と、
    第1の溝内にダミー膜を埋め込み形成する工程と、
    前記下部電極材をエッチングし、第1の溝の底部に選択的に下部電極を形成する工程と、
    前記ダミー膜を除去して前記下部電極を露出させると共に、側壁が前記絶縁膜からなる第2の溝を形成する工程と、
    第2の溝内に強誘電体膜を埋め込み、平坦な構造を得る工程と、
    前記強誘電体膜の表面を後退させ、内側側面が前記絶縁層で、下部が前記強誘電体膜からなる第3の溝を形成する工程と、
    第3の溝内に上部電極を埋め込み形成する工程とを含むことを特徴とする半導体装置の製造方法。
JP18701899A 1999-06-30 1999-06-30 半導体装置の製造方法 Expired - Fee Related JP3762148B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP18701899A JP3762148B2 (ja) 1999-06-30 1999-06-30 半導体装置の製造方法
TW089112855A TW466552B (en) 1999-06-30 2000-06-29 Semiconductor device and the manufacturing method thereof
US09/609,712 US6459111B1 (en) 1999-06-30 2000-06-30 Semiconductor device and method for manufacturing the same
KR10-2000-0036986A KR100435179B1 (ko) 1999-06-30 2000-06-30 반도체 장치 및 그 제조 방법
DE10066334A DE10066334B4 (de) 1999-06-30 2000-06-30 Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE10031881A DE10031881B4 (de) 1999-06-30 2000-06-30 Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
US10/222,813 US7022580B2 (en) 1999-06-30 2002-08-19 Semiconductor device and method for manufacturing the same
US11/256,929 US7405133B2 (en) 1999-06-30 2005-10-25 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18701899A JP3762148B2 (ja) 1999-06-30 1999-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001015697A JP2001015697A (ja) 2001-01-19
JP3762148B2 true JP3762148B2 (ja) 2006-04-05

Family

ID=16198766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18701899A Expired - Fee Related JP3762148B2 (ja) 1999-06-30 1999-06-30 半導体装置の製造方法

Country Status (5)

Country Link
US (3) US6459111B1 (ja)
JP (1) JP3762148B2 (ja)
KR (1) KR100435179B1 (ja)
DE (2) DE10031881B4 (ja)
TW (1) TW466552B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
KR100418586B1 (ko) * 2001-06-30 2004-02-14 주식회사 하이닉스반도체 반도체소자의 제조방법
US6645807B2 (en) * 2001-09-06 2003-11-11 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
KR100427040B1 (ko) * 2001-09-14 2004-04-14 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
JP3630671B2 (ja) * 2003-01-31 2005-03-16 沖電気工業株式会社 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法
JP3675453B2 (ja) 2003-05-28 2005-07-27 セイコーエプソン株式会社 半導体装置の製造方法
US7105400B2 (en) * 2003-09-30 2006-09-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
KR100669963B1 (ko) * 2005-05-04 2007-01-16 삼성전기주식회사 다층배선기판 및 그 제조 방법
US20070212797A1 (en) * 2006-03-08 2007-09-13 Suk-Hun Choi Method of forming a ferroelectric device
JP4764288B2 (ja) * 2006-08-22 2011-08-31 株式会社東芝 半導体記憶装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778600B2 (ja) * 1990-03-20 1998-07-23 富士通株式会社 半導体装置の製造方法
US5119154A (en) * 1990-12-03 1992-06-02 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnect
US5198384A (en) * 1991-05-15 1993-03-30 Micron Technology, Inc. Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction
US5442585A (en) 1992-09-11 1995-08-15 Kabushiki Kaisha Toshiba Device having dielectric thin film
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
US5292683A (en) * 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
JPH07115140A (ja) 1993-10-19 1995-05-02 Fujitsu Ltd 半導体装置の製造方法
US5416042A (en) * 1994-06-09 1995-05-16 International Business Machines Corporation Method of fabricating storage capacitors using high dielectric constant materials
JP3283703B2 (ja) 1994-09-13 2002-05-20 沖電気工業株式会社 半導体素子の製造方法
US5464786A (en) * 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
JPH08264719A (ja) 1995-03-24 1996-10-11 Olympus Optical Co Ltd 誘電体素子
DE59510349D1 (de) * 1995-04-24 2002-10-02 Infineon Technologies Ag Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
JPH08316430A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
JPH09135007A (ja) * 1995-09-05 1997-05-20 Nippon Steel Corp 半導体装置及びその製造方法
JP3504046B2 (ja) 1995-12-05 2004-03-08 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3319928B2 (ja) * 1995-12-13 2002-09-03 シャープ株式会社 半導体メモリ素子の製造方法
EP0837504A3 (en) * 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
JPH1079478A (ja) 1996-09-04 1998-03-24 Hitachi Ltd ダイナミックram装置及びその製造方法
JP3466851B2 (ja) * 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
JPH10340871A (ja) 1997-06-06 1998-12-22 Toshiba Corp 研磨方法及び半導体装置の製造方法
JPH1131682A (ja) 1997-07-11 1999-02-02 Oki Electric Ind Co Ltd ドライエッチング方法および強誘電体メモリ素子の製造方法
JP3569112B2 (ja) * 1997-07-17 2004-09-22 株式会社東芝 半導体集積回路およびその製造方法
JP3134847B2 (ja) 1998-07-10 2001-02-13 日本電気株式会社 半導体記憶装置の製造方法
US6204172B1 (en) * 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
JP2000260956A (ja) 1999-03-10 2000-09-22 Oki Electric Ind Co Ltd 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法

Also Published As

Publication number Publication date
US20060038215A1 (en) 2006-02-23
US7022580B2 (en) 2006-04-04
US7405133B2 (en) 2008-07-29
KR100435179B1 (ko) 2004-06-09
DE10031881B4 (de) 2008-09-04
TW466552B (en) 2001-12-01
JP2001015697A (ja) 2001-01-19
US6459111B1 (en) 2002-10-01
KR20010029872A (ko) 2001-04-16
US20020190290A1 (en) 2002-12-19
DE10066334B4 (de) 2008-08-14
DE10031881A1 (de) 2001-03-01

Similar Documents

Publication Publication Date Title
US7405133B2 (en) Semiconductor device and method for manufacturing the same
US6753221B2 (en) Methods for fabricating semiconductor devices having capacitors
JP2001210804A (ja) キャパシタの電極製造方法
KR100533971B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2002009149A (ja) 半導体装置およびその製造方法
TWI479568B (zh) 用以使半導體裝置之導線絕緣的方法
TW200540968A (en) Semiconductor device with multi-layer hard mask and method for contact etching thereof
JP3172832B2 (ja) 半導体装置のキャパシタの製造方法
KR100359163B1 (ko) 반도체소자의 캐패시터 형성방법
JP2001196456A (ja) 自己整合コンタクトを有する半導体素子及びその製造方法
KR100713065B1 (ko) 실린더형 스토리지노드를 포함하는 반도체메모리장치의제조 방법
KR19980026823A (ko) 반도체장치의 커패시터 및 그 제조방법
JP3351177B2 (ja) 接続孔を形成する工程を有する配線構造の形成方法
KR100246100B1 (ko) 반도체 장치의 다층 배선 및 그 형성 방법
KR101094380B1 (ko) 금속콘택을 갖는 반도체장치 제조 방법
JPH09307077A (ja) 半導体装置の製造方法
US7776707B2 (en) Method for manufacturing dielectric memory
US6927126B2 (en) Method of manufacturing semiconductor device with interconnections and interconnection contacts and a device formed thereby
US6855600B2 (en) Method for manufacturing capacitor
JP3987239B2 (ja) 半導体装置の製造方法
JP4731025B2 (ja) シリンダ型キャパシタ及びシリンダ型キャパシタの製造方法
JP2001291766A (ja) 半導体装置およびその製造方法
JPH11330400A (ja) ダイナミックramセルキャパシタの製造方法
KR100846384B1 (ko) 반도체 장치의 제조방법
KR100465837B1 (ko) 루테늄 하부전극을 구비한 캐패시터의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees