DE10066334B4 - Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung - Google Patents

Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung Download PDF

Info

Publication number
DE10066334B4
DE10066334B4 DE10066334A DE10066334A DE10066334B4 DE 10066334 B4 DE10066334 B4 DE 10066334B4 DE 10066334 A DE10066334 A DE 10066334A DE 10066334 A DE10066334 A DE 10066334A DE 10066334 B4 DE10066334 B4 DE 10066334B4
Authority
DE
Germany
Prior art keywords
hole
film
side wall
lower electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10066334A
Other languages
English (en)
Inventor
Katsuaki Yokohama Natori
Tomohiro Yokohama Saito
Yoshihiro Yokohama Uozumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to DE10031881A priority Critical patent/DE10031881B4/de
Application granted granted Critical
Publication of DE10066334B4 publication Critical patent/DE10066334B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitereinrichtung, mit einem Halbleitersubstrat, einem Isolationsfilm (91), der ein Loch aufweist und auf dem Halbleitersubstrat gebildet ist, und einem Kondensator, der oberhalb des Halbleitersubstrats gebildet ist;
wobei der Kondensator umfasst:
eine untere Elektrode (95), die an einem unteren Abschnitt der Seitenwand des Lochs und dem Boden des Lochs gebildet ist und nicht an einen oberen Abschnitt der Seitenwand des Lochs reicht, wobei die untere Elektrode (95) eine konkave Form hat;
einen ferroelektrischen Film (96), der auf der Oberfläche dieser unteren Elektrode (95) gebildet ist und das Loch so füllt, dass seine Seitenwand mit dem oberen Bereich der Seitenwand des Lochs in Kontakt steht und mit der Seitenwand der unteren Elektrode ausgerichtet ist, und dass seine obere Oberfläche planar ist; und
eine obere Elektrode (97), die auf der oberen Oberfläche des ferroelektrischen Films (96) gebildet ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Diese Erfindung betrifft eine Halbleitereinrichtung, die mit einem Kondensator versehen ist, wobei ein ferroelektrischer Film als ein dielektrischer Film verwendet wird, und ein Verfahren zum Herstellen einer derartigen Halbleitereinrichtung.
  • Ein ferroelektrisches RAM, welches mit einem Kondensator versehen ist, bei dem ein ferroelektrischer Film als ein Kondensatordielektrikumfilm verwendet wird, hat die Aufmerksamkeit als ein lesbares und schreibbares RAM mit hoher Geschwindigkeit auf sich gezogen.
  • In einem Prozess zum Bilden eines Kondensators eines ferroelektrischen RAMs wird ein Schritt zur Strukturierung (Musterbildung) eines ferroelektrischen Films, der einen dielektrischen Kondensatorfilm bildet, benötigt. Herkömmlicherweise wird die Musterbildung eines ferroelektrischen Films aus beispielsweise Pb(Zr, Ti)O3 gewöhnlicherweise mit Hilfe eines Plasmatrockenätzverfahrens ausgeführt, bei dem Ar und Cl2 als ein Ätzgas verwendet werden.
  • Wenn jedoch die Musterbildung eines ferroelektrischen Films mit Hilfe des Trockenätzvorgangs dieser Art ausgeführt wird, wird der ferroelektrische Film unweigerlich dem Plasma ausgesetzt, wodurch sich verschiedene Probleme dahingehend ergeben, dass der ferroelektrische Film beschädigt werden kann oder sich die dielektrische Eigenschaft des ferroelektrischen Films verschlechtern kann, was zu einem Absinken der Anzahl der Wiederholungen des Schreibvorgangs in das ferroelektrische RAM führt.
  • US 5,416,042 A betrifft ein Verfahren zum Herstellen von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante und entsprechende Speicherkondensatoren. Bei dem hierbei offenbarten Verfahren wird eine Isolationsschicht auf einem Halbleitersubstrat ausgebildet und in diese Isolationsschicht wird ein Loch ausgebildet. Innerhalb dieses Lochs wird im Bodenbereich eine Elektrode mit ebenen Oberflächen ausgebildet, deren Bodenbereich an den Boden des Lochs und deren Randbereich an den unteren Rand des Lochs angrenzt. In dem verbleibenden Bereich des Lochs und über die gesamte Oberfläche des Isolationsfilms wird ein Material mit hoher Dielektrizitätskonstante aufgefüllt und in einem weiteren Arbeitsgang durch chemisch-mechanisches Polieren abgetragen, so dass die Oberfläche der Isolationsschicht mit dem das Loch füllenden Material mit hoher Dielektrizitätskonstante eine ebene Fläche bildet. Dann wird auf dem Dielektrikum eine Schicht aus leitfähigem Material als obere Elektrode abgeschieden.
  • JP10-209391 A offenbart eine Halbleitervorrichtung mit einem Speicher-Kondensator, der eine in einer Ausnehmung einer Isolationsschicht angeordnete wannenförmige Speicherknotenelektrode aufweist. Die Halbleitereinrichtung umfasst hierbei in der Isolationsschicht ein Loch, dessen Boden und dessen Seitenwände mit einem die untere Elektrode eines Speicherkondensators bildenden leitfähigen Material derart ausgekleidet sind, dass die untere Elektrode in einem zentralen Bereich eine Ausnehmung hat. Innerhalb dieser Ausnehmung und über diese hinausreichend ist eine wannenförmige dielektrische Schicht am Boden und an den Seitenwänden der unteren Elektrode mit einer entsprechenden Ausnehmung im zentralen Bereich aufgebracht, die wiederum von einer eine obere Elektrode bildenden, mehrere benachbarte Speicherkondensatoren überlappend bedeckenden leitfähigen Schicht bedeckt wird. Zur Herstellung der inneren Struktur wird auf die untere Elektrode eine Ätzmaske aus SOG (spin-off-glass) aufgetragen, die nach dem Ausgestalten der das Loch ausgleitenden wannenförmigen unteren Elektrode durch einen Ätzprozess entfernt wird, bevor das dielektrische Material als eine dünne Schicht aufgebracht wird.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgabe dieser Erfindung besteht darin, ein Verfahren zur Herstellung einer Halbleitereinrichtung, die mit einem Kondensator versehen ist, bei dem ein ferroelektrischer Film als ein dielektrischer Film verwendet wird, bereitzustellen, wobei in dem Schritt einer Bearbeitung des ferroelektrischen Films verhindert wird, dass der ferroelektrische Film beschädigt wird, und verhindert wird, dass sich die dielektrische Eigenschaft des ferroelektrischen Films verschlechtert. Die Aufgabe betrifft außerdem eine entsprechend hergestellte Halbleitereinrichtung.
  • Die Aufgabe wird durch eine Halbleitereinrichtung nach Anspruch 1 sowie durch ein Verfahren gemäß Anspruch 2 gelöst.
  • KURZBESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNG
  • Die beiliegenden Zeichnungen, die einen Teil der Beschreibung bilden und in diese eingebaut sind, illustrieren gegenwärtig bevorzugte Ausführungsformen der Erfindung und dienen zusammen mit der allgemeinen voranstehend angegebenen Beschreibung und der ausführlichen Beschreibung der nachstehend aufgeführten bevorzugten Ausführungsformen der Erläuterung der Prinzipen der Erfindung.
  • In den Zeichnungen zeigen:
  • 1A bis 1H jeweils eine Querschnittsansicht, die die Herstellungsschritte einer Halbleitereinrichtung gemäß einem Beispiel dieser Erfindung darstellt;
  • 2A bis 2E jeweils eine Querschnittsansicht, die die Herstellungsschritte einer Halbleitereinrichtung gemäß einer Modifikation des Beispiels dieser Erfindung darstellt; und
  • 3A und 3B jeweils eine Querschnittsansicht, die die Herstellungsschritte einer Halbleitereinrichtung gemäß einer anderen Modifikation des Beispiels dieser Erfindung darstellen.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Die Herstellungsschritte einer Halbleitereinrichtung gemäß einem Beispiel dieser Erfindung werden unter Bezugnahme auf die 1A bis 1H erläutert, die jeweils eine Querschnittsansicht der Halbleitereinrichtung darstellen.
  • Zunächst wird, wie in 1A gezeigt, ein Halbleiterelement auf einem Halbleitersubstrat (nicht gezeigt) gebildet und dann wird ein Zwischenschicht-Isolationsfilm 31 gebildet, um ein Halbleiterelement abzudecken, welches auf der Oberfläche des Halbleitersubstrats gebildet ist. Danach werden Durchgangslöcher (Via-Löcher) in dem Zwischenschicht-Isolationsfilm 31 gebildet und dann werden die Via-Löcher mit einem W-Pfropfen 32 gefüllt. Dann wird die Oberflächenschicht des W-Pfropfens 32 weggeätzt, um das Niveau der Oberfläche des W-Pfropfens 32 abzusenken, wonach eine TiN Barriereschicht 35 gebildet wird, die diese ausgesparte Oberfläche des W-Pfropfens 32 füllt. Danach wird ein zweiter Isolationsfilm 91 vollständig aufgebracht und ein Fotolackmuster (nicht gezeigt) wird auf diesem zweiten Isolationsfilm 91 in Anpassung an einen Kondensator gebildet. Dann wird durch Verwendung dieses Fotolackmusters als eine Maske der zweite Isolationsfilm 91 mit Hilfe eines anisotropen Ätzverfahrens wie RIE geätzt, wodurch in diesem zweiten Isolationsfilm 91 ein Loch 92 zum Bilden eines Kondensators gebildet wird und dann wird das Fotolackmuster entfernt.
  • Dann wird, wie in 1B gezeigt, ein SrRuO3 Film 93, der als eine untere Elektrode des Kondensators verwendet werden soll, vollständig mit Hilfe eines Sputterverfahrens gebildet. Als nächstes wird, wie in 1C gezeigt, ein Dummyfilm (Blindfilm) 94, der als ein Siliziumnitridfilm oder einem metallischen Titan besteht, aufgebracht, um so das Loch 92 zu füllen. Dann wird, wie in 1D gezeigt, der Dummyfilm 94 mit Hilfe eines CMP Verfahrens poliert, wobei der SrRuO3 Film 93 als ein Stopper verwendet wird, wodurch ein anderer Teil des Dummyfilmes 94 als derjenige, der in das Loch 92 gefüllt ist, entfernt wird.
  • Danach wird, wie in 1E gezeigt, der SrRuO3 Film 93, der somit freigelegt ist, durch Verwendung eines O3 Wassers nassgeätzt, um den SrRuO3 Film 93 nur auf der Bodenoberfläche des Lochs 92 zu belasse, wodurch eine untere Elektrode 95 gebildet wird. Zudem ist es erforderlich, dass der SrRuO3 Film zum Bilden der unteren Elektrode 95 auf der unteren Oberfläche des Lochs 92 zurückgelassen wird, wobei die Menge des SrRuO3 Films, die auf der Seitenwand des Lochs 92 zurückgelassen wird, in verschiedener Weise geändert werden kann.
  • Dann wird, wie in 1F gezeigt, der Dummyfilm 94 nassgeätzt, um so die untere Elektrode 95 auf der Boden-Oberfläche des Lochs 92 freizulegen. Wenn ein Siliziumnitridfilm als dieser Dummyfilm verwendet wird, kann er überdies durch Verwendung einer Phosphorsäure entfernt werden, wohingegen dann, wenn ein metallischer Titanfilm als dieser Dummyfilm verwendet wird, dieser durch Verwendung einer Fluorwasserstoffsäure entfernt werden kann.
  • Dann wird, wie in 1G gezeigt, nachdem ein Pb(Zr, Ti)O3 Film, der als ein ferroelektrischer Film 96 verwendet werden soll, vollständig aufgebracht ist, der Pb(Zr, Ti)O3 Film einem Polierverfahren wie CMP oder einer Zurückätzbehandlung ausgesetzt, um so den Pb(Zr, Ti)O3 Film als einen ferroelektrischen Film eines Kondensators in dem Loch 92 zurückzulassen. Dann wird, wie in 1H gezeigt, nachdem ein SrRuO3 Film aufgebracht ist, der SrRuO3 Film mit einem Muster versehen, indem er einer Nassätzbehandlung mit einem Muster versehen, indem er einer Nassätzbehandlung unter Verwendung von O3 Wasser ausgesetzt wird, wodurch eine obere Elektrode 97 gebildet wird, wodurch ein Kondensator gebildet wird.
  • Hinsichtlich dieses Dummyfilms (Blindfilms) ist es überdies möglich, ein Metall, welches gegenüber einer Säure löslich ist, wie Zirkon, Kobalt und Nickel, ein Metall, welches in einer Säure eines hochoxidierenden Pulvers (beispielsweise einer Mischung einer wässrigen Lösung aus Wasserstoffperoxid und einer Chlorwasserstoffsäure) löslich ist, ein Metalloxid, wie beispielsweise Titanoxid, oder ein Metallnitrid zu verwenden. Es ist auch möglich, ein amphoteres Metall wie Aluminium und Kupfer als einen Dummyfilm zu verwenden, da diese in einer basischen Lösung wie einem wässrigen Ammonium, die als ein Ätzmittel verwendet werden soll, löslich sind.
  • Gemäß einer Halbleitereinrichtung, die mit einem Kondensator versehen ist, der wie in 1 gezeigt konstruiert ist, wird die Dimension des Kondensators durch die Dimension des Lochs bestimmt, da die untere Elektrode und der ferroelektrische Film in dem Loch vergraben sind. Infolgedessen ist es vorteilhaft, dass die Ungleichförmigkeit in der Dimension zwischen benachbarten Zellen minimiert werden kann.
  • Wenn ferner die untere Elektrode nicht nur auf der Bodenoberfläche des Lochs gebildet wird, sondern auf der Seitenwand des Lochs, kann die effektive Fläche der unteren Elektrode erhöht werden, wodurch es möglich wird, die Größe eines elektrischen Signals zu vergrößern.
  • Überdies kann der Isolationsfilm nicht auf eine einzelne Schicht beschränkt sein, sondern kann eine Zwei- oder Mehrfachschicht sein. Als nächstes werden die Herstellungsschritte eines Mehrschicht-Zwischenschicht-Isolationsfilms unter Bezugnahme auf die Querschnittsansichten der 2A bis 2E erläutert.
  • Zunächst werden, wie in 2A gezeigt, in der gleichen Weise wie im vorhergehenden Beispiel ein W-Pfropfen 32 und eine TiN Barriereschicht 35 in den Durchlöchern (Via-Löchern), die in einem Zwischenschicht-Isolationsfilm 31 gebildet sind, gebildet. Dann wird ein erster Isolationsfilm 91 und ein zweiter Isolationsfilm 101 sukzessive aufgebracht und dann wird ein Fotolackmuster (nicht gezeigt) auf diesem zweiten Isolationsfilm 101 in Übereinstimmung mit einem Kondensator gebildet. Durch Verwendung dieses Fotolackmusters als eine Maske werden dann der zweite Isolationsfilm 101 und der erste Isolationsfilm 91 sukzessive mit Hilfe eines anisotropen Ätzverfahrens wie RIE geätzt, wodurch ein Loch 92 zum Bilden eines Kondensators gebildet wird, und dann wird das Fotolackmuster entfernt.
  • Dann wird in der gleichen Weise wie in den Herstellungsschritten des vorangehenden Beispiels illustriert und wie in 2B gezeigt, ein SrRuO3 Film 93, der als eine untere Elektrode eines Kondensators verwendet werden soll, mit Hilfe eines Aufstäubungsverfahrens (Sputter-Verfahrens) gebildet und ein Dummyfilm (Blindfilm) 94 wird aufgebracht, um so das Loch 92 zu füllen (2C). Dann wird, wie in 2D gezeigt, ein freigelegter Abschnitt des SrRuO3 Films 93 durch Verwendung eines O3 Wassers nassgeätzt, wodurch eine untere Elektrode 95 gebildet wird.
  • Danach wird, wie in 2E gezeigt, der Dummyfilm 94 nassgeätzt, um die untere Elektrode am Boden des Lochs 92 freizulegen, und dann wird ein Pb(Zr, Ti)O3 Film 96, der als ein ferroelektrischer Film eines Kondensators verwendet werden soll, in dem Loch 92 gebildet. Nachdem ein SrRuO3 Film aufgebracht ist, wird ein Abschnitt dieses SrRuO3 Films durch Verwendung eines O3 Wassers nassgeätzt, um einen Abschnitt des SrRuO3 Films zurückzulassen, wodurch eine obere Elektrode 97 gebildet wird und ein Kondensator fertig gestellt wird.
  • Als nächstes wird ein Verfahren zum Herstellen einer Halbleitereinrichtung, die mit einer oberen Elektrode versehen ist, die einen anderen Aufbau als die voranstehend erwähnte obere Elektrode eines Kondensators aufweist, unter Bezugnahme auf die Querschnittsansichten erläutert, die in den 3A und 3B gezeigt sind.
  • Wie in 3A gezeigt, werden in der gleichen Weise wie für die voranstehend erwähnten Herstellungsschritte illustriert, ein Pb(Zr, Ti)O3 Film 96 aufgebracht und in das Loch 92 gefüllt und dann wird der Pb(Zr, Ti)O3 Film 96 einer Zurückätzbehandlung unter Verwendung einer Mischung einer Schwefelwasserstoffsäure/Fluorwasserstoffsäure ausgesetzt. Bei dieser Gelegenheit wird die Höhe der oberen Oberfläche des Pb(Zr, Ti)O3 Films 96 niedriger als die obere Oberfläche des zweiten Isolationsfilms 101 gemacht, wodurch ein Loch 111 gebildet wird.
  • Dann wird, wie in 3B gezeigt, nachdem ein SrRuO3 Film aufgebracht ist, ein Teil des SrRuO3 Films mit Hilfe eines CMP Verfahrens poliert, wobei ein Isolationsfilm als eine Maske verwendet wird, wodurch eine obere Elektrode 97 gebildet wird, die in das Loch gefüllt wird.
  • Wenn die obere Elektrode 97 in dieser Weise gebildet ist, kann ein Schritt zur Musterbildung zur Bearbeitung der oberen Elektrode weggelassen werden. Da ferner die obere Elektrode, die so gebildet ist, nicht aus dem Isolationsfilm vorsteht, kann die Fläche des Kondensators minimiert werden.
  • Es sei darauf hingewiesen, dass diese Erfindung nicht auf die voranstehend erwähnten Beispiele beschränkt ist. Obwohl ein Pb(Zr, Ti)O3 Film als ein ferroelektrischer Film verwendet wird, können zum Beispiel andere Arten von ferroelektrischem Material verwendet werden.
  • Da die Bildung und die Strukturierung der oberen Elektrode nach dem Vergrabungsschritt des ferroelektrischen Films in dem Loch ausgeführt werden, kann ferner verhindert werden, dass der ferroelektrische Film einer Plasma-Atmosphäre ausgesetzt wird und somit kann verhindert werden, dass der ferroelektrische Film beschädigt wird, wodurch verhindert wird, dass die Eigenschaften des ferroelektrischen Films in ungünstiger Weise beeinflusst werden.

Claims (5)

  1. Halbleitereinrichtung, mit einem Halbleitersubstrat, einem Isolationsfilm (91), der ein Loch aufweist und auf dem Halbleitersubstrat gebildet ist, und einem Kondensator, der oberhalb des Halbleitersubstrats gebildet ist; wobei der Kondensator umfasst: eine untere Elektrode (95), die an einem unteren Abschnitt der Seitenwand des Lochs und dem Boden des Lochs gebildet ist und nicht an einen oberen Abschnitt der Seitenwand des Lochs reicht, wobei die untere Elektrode (95) eine konkave Form hat; einen ferroelektrischen Film (96), der auf der Oberfläche dieser unteren Elektrode (95) gebildet ist und das Loch so füllt, dass seine Seitenwand mit dem oberen Bereich der Seitenwand des Lochs in Kontakt steht und mit der Seitenwand der unteren Elektrode ausgerichtet ist, und dass seine obere Oberfläche planar ist; und eine obere Elektrode (97), die auf der oberen Oberfläche des ferroelektrischen Films (96) gebildet ist.
  2. Verfahren mit den folgenden Schritten zum Herstellen einer Halbleitereinrichtung: Bilden eines Isolationsfilms (91) auf einem Halbleitersubstrat; Bilden eines ersten Lochs (92) in dem Isolationsfilm (91); Bilden einer leitenden Schicht (93) auf dem Isolationsfilm (91) sowie auf dem Boden und der Seitenwand des ersten Lochs (92); Bilden eines Dummyfilms (94), der das erste Loch (92) füllt, während die leitende Schicht (93) auf der Seitenwand und auf dem Boden des ersten Lochs aufgebracht ist; Entfernen nur eines Abschnitts des Dummyfilms (94), der nicht in das erste Loch (92) gefüllt ist, wobei Abschnitte der leitenden Schicht (93) auf dein Isolationsfilm (91) und die obere Oberfläche des oberen Abschnitts der auf der Seitenwand des Lochs (92) gebildeten leitenden Schicht (93) freigelegt werden; Entfernen eines freigelegten Abschnitts der leitenden Schicht (93), wodurch eine untere Elektrode (95) an einem unteren Abschnitt der Seitenwand des ersten Lochs (92) und dem Boden des ersten Lochs (92) gebildet wird und ein oberer Abschnitt der Seitenwand des ersten Lochs (92) freigelegt wird; Entfernen des Dummyfilms (94) zum Freilegen der unteren Elektrode (95), wodurch ein zweites Loch mit einer Seitenwand, die den Isolationsfilm freilegt, und einem Boden, der die untere Elektrode (95) freilegt, gebildet wird; Bilden eines ferroelektrischen Films (96), der das zweite Loch füllt; und Bilden einer obere Elektrode (97) auf dem ferroelektrischen Film (96), wodurch ein Kondensator gebildet wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass dem Schritt zum Bilden des ferroelektrischen Films (96) eine Entfernung eines Oberflächenbereichs des ferroelektrischen Films (96) folgt, um das Niveau der Oberfläche des ferroelektrischen Films (96) niedriger als das Niveau der Oberfläche des Isolationsfilms (91) zu machen, wodurch ein drittes Loch (111) gebildet wird, und dass die obere Elektrode (96) so gebildet wird, dass sie das dritte Loch (111) füllt.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Schritt zum Bilden des Dummyfilms (94), der das erste Loch (92) füllt, durch einen Prozess ausgeführt wird, bei dem ein Dummyfilm-Material über der gesamten Oberfläche aufgebracht wird und dann das Dummyfilm-Material, das auf dem Isolationsfilm (91) aufgebracht ist, selektiv mit Hilfe eines chemischen-mechanischen Poliervorgangs entfernt wird.
  5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Dummyfilm (94) aus einem Material gebildet wird, welches von einem Ätzverfahren, das eine Selektivität gegenüber dem Isolationsfilm (91) aufweist, selektiv geätzt werden kann.
DE10066334A 1999-06-30 2000-06-30 Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung Expired - Fee Related DE10066334B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10031881A DE10031881B4 (de) 1999-06-30 2000-06-30 Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-187018 1999-06-30
JP18701899A JP3762148B2 (ja) 1999-06-30 1999-06-30 半導体装置の製造方法
DE10031881A DE10031881B4 (de) 1999-06-30 2000-06-30 Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Publications (1)

Publication Number Publication Date
DE10066334B4 true DE10066334B4 (de) 2008-08-14

Family

ID=16198766

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10031881A Expired - Fee Related DE10031881B4 (de) 1999-06-30 2000-06-30 Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE10066334A Expired - Fee Related DE10066334B4 (de) 1999-06-30 2000-06-30 Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10031881A Expired - Fee Related DE10031881B4 (de) 1999-06-30 2000-06-30 Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Country Status (5)

Country Link
US (3) US6459111B1 (de)
JP (1) JP3762148B2 (de)
KR (1) KR100435179B1 (de)
DE (2) DE10031881B4 (de)
TW (1) TW466552B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958508B2 (en) * 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
KR100418586B1 (ko) * 2001-06-30 2004-02-14 주식회사 하이닉스반도체 반도체소자의 제조방법
US6645807B2 (en) * 2001-09-06 2003-11-11 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
KR100427040B1 (ko) * 2001-09-14 2004-04-14 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
KR100434511B1 (ko) * 2002-08-12 2004-06-05 삼성전자주식회사 다마신 배선을 이용한 반도체 소자의 제조방법
JP3630671B2 (ja) * 2003-01-31 2005-03-16 沖電気工業株式会社 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法
JP3675453B2 (ja) 2003-05-28 2005-07-27 セイコーエプソン株式会社 半導体装置の製造方法
US7105400B2 (en) * 2003-09-30 2006-09-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
KR100669963B1 (ko) * 2005-05-04 2007-01-16 삼성전기주식회사 다층배선기판 및 그 제조 방법
US20070212797A1 (en) * 2006-03-08 2007-09-13 Suk-Hun Choi Method of forming a ferroelectric device
JP4764288B2 (ja) * 2006-08-22 2011-08-31 株式会社東芝 半導体記憶装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416042A (en) * 1994-06-09 1995-05-16 International Business Machines Corporation Method of fabricating storage capacitors using high dielectric constant materials
JPH10209391A (ja) * 1997-01-20 1998-08-07 Toshiba Corp 半導体装置及びその製造方法
US5828092A (en) * 1995-04-24 1998-10-27 Siemens Aktiengesellschaft Semiconductor memory device and method for its production
JPH1140768A (ja) * 1997-07-17 1999-02-12 Toshiba Corp 半導体集積回路およびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2778600B2 (ja) * 1990-03-20 1998-07-23 富士通株式会社 半導体装置の製造方法
US5119154A (en) * 1990-12-03 1992-06-02 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnect
US5198384A (en) * 1991-05-15 1993-03-30 Micron Technology, Inc. Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction
US5442585A (en) 1992-09-11 1995-08-15 Kabushiki Kaisha Toshiba Device having dielectric thin film
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
US5292683A (en) * 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit
JPH07115140A (ja) 1993-10-19 1995-05-02 Fujitsu Ltd 半導体装置の製造方法
JP3283703B2 (ja) 1994-09-13 2002-05-20 沖電気工業株式会社 半導体素子の製造方法
US5464786A (en) * 1994-10-24 1995-11-07 Micron Technology, Inc. Method for forming a capacitor having recessed lateral reaction barrier layer edges
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
JPH08264719A (ja) 1995-03-24 1996-10-11 Olympus Optical Co Ltd 誘電体素子
JPH08316430A (ja) 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体メモリとその製造方法、スタックドキャパシタ
JPH09135007A (ja) * 1995-09-05 1997-05-20 Nippon Steel Corp 半導体装置及びその製造方法
JP3504046B2 (ja) 1995-12-05 2004-03-08 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3319928B2 (ja) * 1995-12-13 2002-09-03 シャープ株式会社 半導体メモリ素子の製造方法
EP0837504A3 (de) * 1996-08-20 1999-01-07 Ramtron International Corporation Teilweise oder ganz eingekapselte ferroelektrische Anordnung
JPH1079478A (ja) 1996-09-04 1998-03-24 Hitachi Ltd ダイナミックｒａｍ装置及びその製造方法
JPH10340871A (ja) 1997-06-06 1998-12-22 Toshiba Corp 研磨方法及び半導体装置の製造方法
JPH1131682A (ja) 1997-07-11 1999-02-02 Oki Electric Ind Co Ltd ドライエッチング方法および強誘電体メモリ素子の製造方法
JP3134847B2 (ja) 1998-07-10 2001-02-13 日本電気株式会社 半導体記憶装置の製造方法
US6204172B1 (en) * 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
JP2000260956A (ja) 1999-03-10 2000-09-22 Oki Electric Ind Co Ltd 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416042A (en) * 1994-06-09 1995-05-16 International Business Machines Corporation Method of fabricating storage capacitors using high dielectric constant materials
US5828092A (en) * 1995-04-24 1998-10-27 Siemens Aktiengesellschaft Semiconductor memory device and method for its production
JPH10209391A (ja) * 1997-01-20 1998-08-07 Toshiba Corp 半導体装置及びその製造方法
JPH1140768A (ja) * 1997-07-17 1999-02-12 Toshiba Corp 半導体集積回路およびその製造方法

Also Published As

Publication number Publication date
DE10031881B4 (de) 2008-09-04
JP3762148B2 (ja) 2006-04-05
DE10031881A1 (de) 2001-03-01
US6459111B1 (en) 2002-10-01
TW466552B (en) 2001-12-01
KR20010029872A (ko) 2001-04-16
US7405133B2 (en) 2008-07-29
US20020190290A1 (en) 2002-12-19
KR100435179B1 (ko) 2004-06-09
JP2001015697A (ja) 2001-01-19
US7022580B2 (en) 2006-04-04
US20060038215A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE102004055463B4 (de) Integrierte Schaltungsvorrichtung mit Kondensatorelektroden mit darauf befindlichen Isolier-Spacern und Verfahren zur Herstellung derselben
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE19935947B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE4318660C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE69623598T2 (de) Halbleiterverfahren zur herstellung eines elektrisch leitenden kontaktanschlusses
DE10228118A1 (de) Ferroelektrische Speichervorrichtungen mit erweiterten Plattenleitungen und Herstellungsverfahren dafür
DE10066334B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19849743A1 (de) Verfahren zur Herstellung eines eingebetteten dynamischen Direktzugriffsspeichers
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE19907062B4 (de) Verfahren zur Herstellung eines DRAM-Zellenkondensators
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE19531602A1 (de) Verbindungsstruktur einer Halbleitereinrichtung und ein Herstellungsverfahren derselben
DE19726069A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
DE10065350B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator unter Verwendung eines Elektroplattierungsverfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
Q172 Divided out of (supplement):

Ref document number: 10031881

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

AC Divided out of

Ref document number: 10031881

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130101