DE10031881A1 - Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung - Google Patents
Halbleitereinrichtung und Verfahren zur Herstellung der HalbleitereinrichtungInfo
- Publication number
- DE10031881A1 DE10031881A1 DE10031881A DE10031881A DE10031881A1 DE 10031881 A1 DE10031881 A1 DE 10031881A1 DE 10031881 A DE10031881 A DE 10031881A DE 10031881 A DE10031881 A DE 10031881A DE 10031881 A1 DE10031881 A1 DE 10031881A1
- Authority
- DE
- Germany
- Prior art keywords
- film
- forming
- hole
- insulation film
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 239000000758 substrate Substances 0.000 title claims abstract description 30
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 title description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 title description 2
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 title 1
- 239000003990 capacitor Substances 0.000 claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000009413 insulation Methods 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 53
- 239000010410 layer Substances 0.000 claims description 37
- 239000011229 interlayer Substances 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 3
- 229910002353 SrRuO3 Inorganic materials 0.000 abstract 3
- 229910010252 TiO3 Inorganic materials 0.000 abstract 1
- 229910004121 SrRuO Inorganic materials 0.000 description 42
- 239000010936 titanium Substances 0.000 description 39
- 229910052719 titanium Inorganic materials 0.000 description 39
- 229910052726 zirconium Inorganic materials 0.000 description 36
- 229910004298 SiO 2 Inorganic materials 0.000 description 27
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910010413 TiO 2 Inorganic materials 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Eine Halbleitereinrichtung umfasst ein Halbleitersubstrat und eine Vielzahl von Kondensatoren, die auf dem Halbleitersubstrat gebildet sind. Die Kondensatoren umfassen eine Vielzahl von unteren Elektroden (16), die auf dem Halbleitersubstrat gebildet sind, einen ferroelektrischen Film (17), der die Vielzahl von unteren Elektroden (16) kontinuierlich abdeckend gebildet ist, und eine obere Elektrode (18), die auf der Oberfläche des ferroelektrischen Films (17) gebildet ist, wobei jeder der Kondensatoren für jede der Vielzahl von unteren Elektroden (16) gebildet wird.
Description
Diese Erfindung betrifft eine Halbleitereinrichtung, die mit
einem Kondensator versehen ist, wobei ein ferroelektrischer
Film als ein dielektrischer Film verwendet wird, und ein
Verfahren zum Herstellen einer derartigen
Halbleitereinrichtung.
Ein ferroelektrisches RAM, welches mit einem Kondensator
versehen ist, bei dem ein ferroelektrischer Film als ein
Kondensatordielektrikumfilm verwendet wird, hat die
Aufmerksamkeit als ein lesbares und schreibbares RAM mit
hoher Geschwindigkeit auf sich gezogen.
In einem Prozess zum Bilden eines Kondensators eines
ferroelektrischen RAMs wird ein Schritt zur Strukturierung
(Musterbildung) eines ferroelektrischen Films, der einen
dielektrischen Kondensatorfilm bildet, benötigt.
Herkömmlicherweise wird die Musterbildung eines
ferroelektrischen Films aus beispielsweise Pb(Zr, Ti)O3
gewöhnlicherweise mit Hilfe eines Plasmatrockenätzverfahrens
ausgeführt, bei dem Ar und Cl2 als ein Ätzgas verwendet
werden.
Wenn jedoch die Musterbildung eines ferroelektrischen Films
mit Hilfe des Trockenätzvorgangs dieser Art ausgeführt wird,
wird der ferroelektrische Film unweigerlich dem Plasma
ausgesetzt, wodurch sich verschiedene Probleme dahingehend
ergeben, dass der ferroelektrische Film beschädigt werden
kann oder sich die dielektrische Eigenschaft des
ferroelektrischen Films verschlechtern kann, was zu einem
Absinken der Anzahl der Wiederholungen des Schreibvorgangs in
das ferroelektrische RAM führt.
Deshalb besteht eine Aufgabe der vorliegenden Erfindung
darin, eine Halbleitereinrichtung bereitzustellen, die mit
einem Kondensator versehen ist, wobei ein ferroelektrischer
Film als ein dielektrischer Film verwendet wird, und
verhindert wird, dass der ferroelektrische Film
verschlechtert wird.
Eine andere Aufgabe dieser Erfindung besteht darin, ein
Verfahren zur Herstellung einer Halbleitereinrichtung, die
mit einem Kondensator versehen ist, bei dem ein
ferroelektrischer Film als ein dielektrischer Film verwendet
wird, bereitzustellen, wobei in dem Schritt einer Bearbeitung
des ferroelektrischen Films verhindert wird, dass der
ferroelektrische Film beschädigt wird, und verhindert wird,
dass sich die dieelektrische Eigenschaft des
ferroelektrischen Films verschlechtert.
Gemäß dieser Erfindung ist eine Halbleitereinrichtung
vorgesehen, umfassend ein Halbleitersubstrat und eine
Vielzahl von Kondensatoren, die auf dem Halbleitersubstrat
gebildet sind, wobei die Vielzahl von Kondensatoren eine
Vielzahl von unteren Elektroden, die auf dem
Halbleitersubstrat gebildet sind, einen ferroelektrischen
Film, der kontinuierlich die Vielzahl von unteren Elektroden
abdeckend gebildet ist, und eine obere Elektrode, die auf der
Oberfläche des ferroelektrischen Films gebildet ist, umfasst,
wobei jeder der Vielzahl von Kondensatoren für jede der
Vielzahl von unteren Elektroden gebildet werden.
Ferner wird gemäß dieser Erfindung auch eine
Halbleitereinrichtung bereitgestellt, umfassend ein
Halbleitersubstrat, einen Isolationsfilm, der ein Loch
aufweist und auf dem Halbleitersubstrat gebildet ist, und
einen Kondensator, der auf dem Isolationsfilm gebildet ist,
wobei der Kondensator eine untere Elektrode, die auf einem
unteren Abschnitt des Lochs des Isolationsfilms gebildet ist,
einen ferroelektrischen Film, der in das Loch gefüllt ist,
und eine obere Elektrode, die auf der Oberfläche des
ferroelektrischen Films gebildet ist, umfasst.
Ferner wird gemäß dieser Erfindung auch ein Verfahren zum
Herstellen einer Halbleitereinrichtung bereitgestellt,
umfassend die folgenden Schritte:
Bilden eines Zwischenschicht-Isolationsfilms auf einem Halbleitersubstrat;
Bilden einer Isolationsschicht auf dem Zwischenschicht- Isolationsfilm;
Bilden einer Vielzahl von Löchern in dem Isolationsfilm;
Füllen einer unteren Elektrode in jedes der Löcher zum Bilden einer Vielzahl von unteren Elektroden;
Bilden eines ferroelektrischen Films auf der Isolationsschicht sowie auf der Vielzahl von unteren Elektroden;
Bilden einer leitenden Schicht auf dem ferroelektrischen Film; und
Strukturieren (Musterbildung) der leitenden Schicht und des ferroelektrischen Films zum Bilden eines dielektrischen Kondensatorfilms und einer oberen Elektrode, die die Vielzahl von unteren Elektroden abdeckt, wodurch ein Kondensator für jede der Vielzahl von unteren Elektroden gebildet wird.
Bilden eines Zwischenschicht-Isolationsfilms auf einem Halbleitersubstrat;
Bilden einer Isolationsschicht auf dem Zwischenschicht- Isolationsfilm;
Bilden einer Vielzahl von Löchern in dem Isolationsfilm;
Füllen einer unteren Elektrode in jedes der Löcher zum Bilden einer Vielzahl von unteren Elektroden;
Bilden eines ferroelektrischen Films auf der Isolationsschicht sowie auf der Vielzahl von unteren Elektroden;
Bilden einer leitenden Schicht auf dem ferroelektrischen Film; und
Strukturieren (Musterbildung) der leitenden Schicht und des ferroelektrischen Films zum Bilden eines dielektrischen Kondensatorfilms und einer oberen Elektrode, die die Vielzahl von unteren Elektroden abdeckt, wodurch ein Kondensator für jede der Vielzahl von unteren Elektroden gebildet wird.
Ferner wird gemäß dieser Erfindung ein Verfahren zum
Herstellen einer Halbleitereinrichtung bereitgestellt,
umfassend die folgenden Schritte:
Bilden eines ersten Isolationsfilms auf einem Halbleitersubstrat;
Bilden einer ersten leitenden Schicht und eines Dummy- (Blind)-Films sukzessive auf dem ersten Isolationsfilm;
Bilden eines Dummyfilm-Musters durch Strukturieren des Dummyfilms;
Bilden einer unteren Elektrode durch Ätzen der ersten leitenden Schicht, wobei das Dummyfilm-Muster als eine Maske verwendet wird;
Bilden eines zweiten Isolationsfilms auf dem ersten Isolationsfilm sowie auf dem Dummyfilm;
Entfernen eines Oberflächenbereichs des zweiten Isolationsfilms, um eine Oberfläche des Dummyfilm-Musters freizulegen;
Bilden eines ersten Lochs mit einem Boden, der die untere Elektrode freilegt, durch Entfernen des Dummyfilm-Musters;
Bilden eines ferroelektrischen Films, der das erste Loch füllt; und
Bilden einer oberen Elektrode auf dem ferroelektrischen Film, wodurch ein Kondensator gebildet wird.
Bilden eines ersten Isolationsfilms auf einem Halbleitersubstrat;
Bilden einer ersten leitenden Schicht und eines Dummy- (Blind)-Films sukzessive auf dem ersten Isolationsfilm;
Bilden eines Dummyfilm-Musters durch Strukturieren des Dummyfilms;
Bilden einer unteren Elektrode durch Ätzen der ersten leitenden Schicht, wobei das Dummyfilm-Muster als eine Maske verwendet wird;
Bilden eines zweiten Isolationsfilms auf dem ersten Isolationsfilm sowie auf dem Dummyfilm;
Entfernen eines Oberflächenbereichs des zweiten Isolationsfilms, um eine Oberfläche des Dummyfilm-Musters freizulegen;
Bilden eines ersten Lochs mit einem Boden, der die untere Elektrode freilegt, durch Entfernen des Dummyfilm-Musters;
Bilden eines ferroelektrischen Films, der das erste Loch füllt; und
Bilden einer oberen Elektrode auf dem ferroelektrischen Film, wodurch ein Kondensator gebildet wird.
Ferner wird gemäß dieser Erfindung auch ein Verfahren zum
Herstellen einer Halbleitereinrichtung bereitgestellt,
umfassend die folgenden Schritte:
Bilden eines Isolationsfilms auf einem Halbleitersubstrat;
Bilden eines ersten Lochs in dem Isolationsfilm;
Bilden einer leitenden Schicht auf der Isolationsschicht sowie auf einer inneren Wand des ersten Lochs;
Bilden eines Dummyfilms, der das erste Loch füllt, wobei die leitende Schicht auf der inneren Wand aufgebracht ist;
Entfernen eines freigelegten Abschnitts der leitenden Schicht, wodurch eine untere Elektrode gebildet wird, die im wesentlichen aus dem Abschnitt der leitenden Schicht besteht, die auf einem Boden des ersten Lochs verbleibt;
Entfernen des Dummyfilms zum Freilegen der unteren Elektrode, wodurch ein zweites Loch gebildet wird, welches eine Seitenwand, die den Isolationsfilm freilegt, und einen Boden, der die untere Elektrode freilegt, aufweist;
Bilden eines ferroelektrischen Films, der das zweite Loch füllt; und
Bilden einer oberen Elektrode auf dem ferroelektrischen Film, wodurch ein Kondensator gebildet wird.
Bilden eines Isolationsfilms auf einem Halbleitersubstrat;
Bilden eines ersten Lochs in dem Isolationsfilm;
Bilden einer leitenden Schicht auf der Isolationsschicht sowie auf einer inneren Wand des ersten Lochs;
Bilden eines Dummyfilms, der das erste Loch füllt, wobei die leitende Schicht auf der inneren Wand aufgebracht ist;
Entfernen eines freigelegten Abschnitts der leitenden Schicht, wodurch eine untere Elektrode gebildet wird, die im wesentlichen aus dem Abschnitt der leitenden Schicht besteht, die auf einem Boden des ersten Lochs verbleibt;
Entfernen des Dummyfilms zum Freilegen der unteren Elektrode, wodurch ein zweites Loch gebildet wird, welches eine Seitenwand, die den Isolationsfilm freilegt, und einen Boden, der die untere Elektrode freilegt, aufweist;
Bilden eines ferroelektrischen Films, der das zweite Loch füllt; und
Bilden einer oberen Elektrode auf dem ferroelektrischen Film, wodurch ein Kondensator gebildet wird.
Zusätzliche Aufgaben und Vorteile der Erfindung werden in der
nun folgenden Beschreibung aufgeführt und ergeben sich
teilweise aus der Beschreibung oder können durch Umsetzung
der Erfindung in der Praxis gelernt werden. Die Aufgaben und
Vorteile der Erfindung können mit Hilfe der Vorgehensweisen
und Kombinationen realisiert und erzielt werden, die
insbesondere nachstehend ausgeführt sind.
Die beiliegenden Zeichnungen, die einen Teil der Beschreibung
bilden und in diese eingebaut sind, illustrieren gegenwärtig
bevorzugte Ausführungsformen der Erfindung und dienen
zusammen mit der allgemeinen voranstehend angegebenen
Beschreibung und der ausführlichen Beschreibung der
nachstehend aufgeführten bevorzugten Ausführungsformen der
Erläuterung der Prinzipen der Erfindung.
In den Zeichnungen zeigen:
Fig. 1A bis 1E jeweils eine Querschnittsansicht, die die
Herstellungsschritte einer
Halbleitereinrichtung gemäß einem ersten
Beispiel dieser Erfindung darstellen;
Fig. 2A bis 2J jeweils eine Querschnittsansicht, die die
Herstellungsschritte einer
Halbleitereinrichtung gemäß einem zweiten
Beispiel dieser Erfindung darstellen;
Fig. 3 eine Querschnittsansicht, die die
Konstruktion einer Halbleitereinrichtung
gemäß einem zweiten Beispiel dieser
Erfindung darstellt;
Fig. 4A bis 4F jeweils eine Querschnittsansicht, die die
Herstellungsschritte einer
Halbleitereinrichtung gemäß einer
Modifikation des zweiten Beispiels dieser
Erfindung darstellt;
Fig. 5A bis 5L jeweils eine Querschnittsansicht, die die
Herstellungsschritte einer
Halbleitereinrichtung gemäß einem dritten
Beispiel dieser Erfindung darstellt;
Fig. 6A bis 6G jeweils eine Querschnittsansicht, die die
Herstellungsschritte einer
Halbleitereinrichtung gemäß einer
Modifikation des dritten Beispiels dieser
Erfindung darstellt;
Fig. 7A bis 7H jeweils eine Querschnittsansicht, die die
Herstellungsschritte einer
Halbleitereinrichtung gemäß einem vierten
Beispiel dieser Erfindung darstellt;
Fig. 8A bis 8E jeweils eine Querschnittsansicht, die die
Herstellungsschritte einer
Halbleitereinrichtung gemäß einer
Modifikation des vierten Beispiels dieser
Erfindung darstellt; und
Fig. 9A und 9B jeweils eine Querschnittsansicht, die die
Herstellungsschritte einer
Halbleitereinrichtung gemäß einer anderen
Modifikation des vierten Beispiels dieser
Erfindung darstellen.
Die Halbleitereinrichtung gemäß einer ersten Ausführungsform
der Erfindung zeichnet sich dadurch aus, dass sie eine
Vielzahl von unteren Elektroden, die auf einem
Halbleitersubstrat gebildet sind, einen ferroelektrischen
Film, der kontinuierlich die Vielzahl von unteren Elektroden
bedeckend gebildet ist, und eine obere Elektrode, die auf der
Oberfläche des ferroelektrischen Films gebildet ist, umfasst,
wobei jeder der Kondensatoren für jede der Vielzahl von
unteren Elektroden gebildet ist.
In diesem Fall sollte die Anzahl von unteren Elektroden
relativ, d. h., die Anzahl von Kondensatoren zu jedem
ferroelektrischen Film und oberer Elektrode, vorzugsweise in
einem Bereich von 2 bis 32, weiter bevorzugt im Bereich von 8
bis 32, sein.
Da wie voranstehend erwähnt, dieser ferroelektrische Film und
diese obere Elektrode eine Vielzahl von unteren Elektroden
kontinuierlich abdeckend gebildet werden, kann die
Musterbildung (Strukturierung) dieser oberen Elektrode und
des ferroelektrischen Films in einem Bereich ausgeführt
werden, der mit der Eigenschaft eines Kondensators nichts zu
tun hat, wodurch ermöglicht wird, dass verhindert wird, dass
sich die dielektrische Eigenschaft des ferroelektrischen
Films in einem Bereich, der einen Einfluss auf den
Kondensator ausübt, verschlechtert.
Die Halbleitereinrichtung gemäß einer zweiten Ausführungsform
der Erfindung zeichnet sich dadurch aus, dass ein Kondensator
durch eine untere Elektrode, die auf einem Bodenabschnitt des
Lochs des Isolationsfilms, der auf dem Halbleitersubstrat
gebildet ist, einen ferroelektrischen Film, der in dieses
Loch gefüllt ist, und eine obere Elektrode, die auf der
Oberfläche des ferroelektrischen Films gebildet ist, gebildet
ist.
In der Halbleitereinrichtung der zweiten Ausführungsform
dieser Erfindung kann der ferroelektrische Film so gebildet
werden, dass er eine Fläche aufweist, die kleiner als
diejenige der unteren Elektrode und der oberen Elektrode ist.
In dieser zweiten Ausführungsform dieser Erfindung ist es
auch möglich, die untere Elektrode, den ferroelektrischen
Film und die obere Elektrode so zu konstruieren, dass sie
jeweils eine Fläche aufweisen, die in der erwähnten
Reihenfolge zunimmt.
Es ist in dieser zweiten Ausführungsform dieser Erfindung
auch möglich, den ferroelektrischen Film so zu konstruieren,
dass er in dem Loch vergraben wird und sich über den
Isolationsfilm erstreckt.
In dieser Weise, wie in der voranstehend erwähnten ersten
Ausführungsform der Halbleitereinrichtung, kann die
Halbleitereinrichtung gemäß dieser zweiten Ausführungsform
dieser Erfindung so konstruiert werden, dass der
ferroelektrische Film und die obere Elektrode eine Vielzahl
von unteren Elektroden kontinuierlich abdeckend gebildet
werden, und dass ein Kondensator für jede untere Elektrode
gebildet wird. Jedoch ist es auch möglich, wie im Fall des
gewöhnlichen Kondensators, einen individuellen
ferroelektrischen Film und eine individuelle obere Elektrode
in Anpassung zu jeder der unteren Elektroden zu bilden,
wodurch ein Kondensator gebildet wird.
Da die Bildung und die Strukturierung der oberen Elektrode
ausgeführt werden, während der ferroelektrische Film in dem
Loch vergraben ist, kann, wie voranstehend beschrieben, gemäß
dieser zweiten Ausführungsform der Halbleitereinrichtung
dieser Erfindung, verhindert werden, dass der
ferroelektrische Film einer Plasma-Atmosphäre ausgesetzt
wird, und somit kann verhindert werden, dass der
ferroelektrische Film beschädigt wird, wodurch ermöglicht
wird, zu verhindern, dass die Eigenschaften des
ferroelektrischen Films in ungünstiger Weise beeinflusst
werden.
Da der ferroelektrische Film so gebildet wird, dass er eine
kleinere Fläche als diejenige der unteren Elektrode und der
oberen Elektrode aufweist, oder da die untere Elektrode der
ferroelektrische Film und die obere Elektrode so konstruiert
sind, dass sie eine Fläche aufweisen, die in der erwähnten
Reihenfolge zunimmt, kann ferner der Abstand zwischen der
oberen Elektrode und der unteren Elektrode erhöht werden und
die Erzeugung eines Leckstromes aus der Peripherie des
ferroelektrischen Films kann verhindert werden, wodurch
ermöglicht wird, die dielektrische Eigenschaft des
ferroelektrischen Films zu verbessern.
Überdies kann der Isolationsfilm entweder einen
Einzelschicht-Aufbau oder einen Mehrschicht-Aufbau umfassen.
Als nächstes werden verschiedene bevorzugte Beispiele gemäß
dieser Erfindung unter Bezugnahme auf die Zeichnungen
beschrieben.
Die Fig. 1A bis 1E zeigen jeweils eine Querschnittsansicht,
die die Herstellungsschritte einer Halbleitereinrichtung
gemäß einem ersten Beispiel dieser Erfindung zeigt.
Zunächst, wie in Fig. 1A gezeigt, wird ein oberer Abschnitt
eines W-Pfropfen 12, der in einem Zwischenschicht-
Isolationsfilm 11 gebildet ist, selektiv geätzt und dann wird
ein TiN Film über der gesamten oberen Oberfläche aufgebracht.
Danach wird mit Hilfe eines CMP Verfahrens (chemisch
mechanisches Polierverfahren) der TiN Film, der auf dem
Zwischenschicht-Isolationsfilm 11 aufgebracht ist, entfernt,
um eine TiN Barriereschicht 13 auf dem W-Pfropfen 12
zurückzulassen. Dann wird ein TiO2 Film 14, der als eine
Isolationsschicht zum Isolieren von benachbarten unteren
Elektroden voneinander verwendet werden soll, über der
gesamten oberen Oberfläche auf eine Dicke von 50 nm
aufgebracht.
Als nächstes, wie in Fig. 1B gezeigt, nachdem ein
Fotolackmuster (nicht gezeigt), welches einem Muster der
unteren Elektrode entspricht, gebildet ist, wird der TiO2
Film 14 einem RIE Verfahren ausgesetzt, wodurch ein Loch 15
in dem TiO2 Film 14 gebildet wird, wobei das Fotolackmuster
danach entfernt wird.
Dann wird, wie in Fig. 1C gezeigt, nachdem ein SrRuO3 Film
auf eine Dicke von 70 nm mit Hilfe eines Sputterverfahrens
aufgebracht ist, der SrRuO3 Film mit Hilfe eines CMP
Verfahrens poliert, wobei der TiO2 Film 14 als ein Stopper
verwendet wird, wodurch ein überflüssiger Abschnitt des
SrRuO3 Films, der auf dem TiO2 Film 14 existiert hatte,
entfernt wird, wodurch eine Vielzahl von unteren Elektroden
16 gebildet werden, die aus dem SrRuO3 Film bestehen, der in
dem Loch 15 zurückgelassen geblieben ist.
Danach, wie in Fig. 1D gezeigt, werden ein Pb(Zr, Ti)O3 Film
17 mit einer Dicke von 100 nm und ein anderer SrRuO3 Film 19,
der als eine untere Elektrode verwendet werden soll und eine
Dicke von 100 nm aufweist, sukzessive aufgebracht.
Danach, wie in Fig. 1E gezeigt, werden für den Zweck einer
Bildung eines ferroelektrischen Films und einer oberen
Elektrode in Übereinstimmung mit einem Bereich einschließlich
der voranstehend erwähnten Vielzahl von unteren Elektroden 6,
die Strukturierungen des SrRuO3 Films 18 und des Pb(Zr, Ti)O3
Films 17 ausgeführt. Die Strukturierungen des SrRuO3 Films 18
und des Pb(Zr, Ti)O3 Films 17 werden wie folgt ausgeführt.
Das heißt, ein SiO2 Film (nicht gezeigt) wird auf dem SrRuO3
Film 18 aufgebracht und dann einer Musterbildung unterzogen,
um ein SiO2 Filmmuster zu bilden. Durch Verwenden dieses SiO2
Filmmusters als eine Maske wird danach der SrRuO3 Film 18
einer Ätzbehandlung unter Verwendung eines O3 Wassers
ausgesetzt, um dadurch eine obere Elektrode 20 zu bilden. Mit
Hilfe eines Nassätzverfahrens unter Verwendung einer HCl
Lösung oder eines Trockenätzverfahrens unter Verwendung von
Ar oder Cl2 als ein Ätzgas, wird dann der Pb(Zr, Ti)O3 Film
17 einem Strukturierungsprozess unterzogen, wodurch ein
ferroelektrischer Film 19 gebildet wird. Danach wird das SiO2
Filmmuster entfernt, um einen ferroelektrischen Kondensator
zu bilden.
Wie voranstehend beschrieben, werden die obere Elektrode 20
und der ferroelektrische Film 19 über einer Vielzahl von
unteren Elektroden 16 gebildet. Selbst wenn jedoch der
ferroelektrische Film und die obere Elektrode individuell in
Übereinstimmung mit jeder der unteren Elektroden wie
herkömmlich gebildet werden, ergibt sich kein Problem, selbst
wenn die obere Elektrode eine Vielzahl von unteren Elektroden
abdeckend gebildet wird, wie für den Fall des Kondensators,
der gemäß diesem Beispiel erhalten wird, da die obere
Elektrode mit Masse verbunden ist und da somit jede obere
Elektrode elektrisch damit verbunden ist.
Da, wie voranstehend beschrieben, gemäß diesem Beispiel
dieser ferroelektrische Film 19 und diese obere Elektrode 20
eine Vielzahl von unteren Elektroden 16 kontinuierlich
abdeckend gebildet werden, kann die Strukturierung dieser
oberen Elektrode 20 und des ferroelektrischen Films 19 in
einem Bereich ausgeführt werden, der nichts mit der
Eigenschaft eines Kondensators zu tun hat, und somit ist es
nun möglich, zu verhindern, dass die dielektrische
Eigenschaft des ferroelektrischen Films in einem Bereich
verschlechtert wird, der einen Einfluss auf den Kondensator
ausübt.
Die Herstellungsschritte einer Halbleitereinrichtung gemäß
einem zweiten Beispiel dieser Erfindung werden unter
Bezugnahme auf die Fig. 2A bis 2J erläutert, die eine
Querschnittsansicht der Halbleitereinrichtung jeweils
darstellen.
Zunächst wird, wie in Fig. 2A gezeigt, ein Halbleiterelement
in einem Halbleitersubstrat (nicht gezeigt) gebildet und dann
wird ein Zwischenschicht-Isolationsfilm 31 auf der Oberfläche
des Halbleitersubstrats gebildet. Danach werden Durchlöcher
(Via-Löcher) in dem Zwischenschicht-Isolationsfilm 31
gebildet und dann werden Durchlöcher mit einem W-Pfropfen 32
gefüllt.
Dann wird, wie in Fig. 2B gezeigt, ein Fotolackmuster 33 auf
dem Zwischenschicht-Isolationsfilm 31 mit Hilfe einer
Litographie in einer derartigen Weise gebildet, so dass der
W-Pfropfen 32 freigelegt wird. Danach werden durch Verwendung
dieses Fotolackmusters 33 als eine Maske der Zwischenschicht-
Isolationsfilm 31 und der W-Pfropfen 32 geätzt, um
ausgesparte Abschnitte 34 zu bilden.
Nachdem das Fotolackmuster 33 entfernt ist und der TiN Film
aufgebracht wird, um so die ausgesparten Abschnitte 34 mit
dem TiN Film zu füllen, wird als nächstes, wie in Fig. 2C
gezeigt, der TiN Film mit Hilfe eines CMP Verfahrens poliert,
wobei der Zwischenschicht-Isolationsfilm 31 als ein Stopper
verwendet wird, wodurch in den ausgesparten Abschnitten 34
eine TiN Barriereschicht 35 gebildet wird, die als eine
Barriereschicht des W-Pfropfens 32 verwendet werden soll.
Überdies wird der Querschnitt der TiN Barriereschicht 35, die
parallel zu der Hauptoberfläche des Halbleitersubstrats ist,
größer als der Querschnitt des W-Pfropfens 32 gemacht.
Danach, wie in Fig. 2D gezeigt, werden ein SrRuO3 Film 36,
der als eine untere Elektrode verwendet werden soll und eine
Dicke von 50 nm aufweist, und ein SiO2 Film (ein Blindfilm
oder Dummyfilm) 37 mit einer Dicke von 30 nm sukzessive
aufgebracht. Dann wird, wie in Fig. 2E gezeigt, der SiO2 Film
37 mit Hilfe einer Litographie und einem RIE Verfahren
strukturiert, um ein SiO2 Filmmuster 38 zu bilden. Der SrRuO3
Film 36 wird dann unter Verwendung eines O3 Wassers geätzt,
wobei das SiO3 Filmmuster 38 als eine Maske verwendet wird,
um dadurch eine untere Elektrode 39 zu bilden. Bei diesem
Nassätzverfahren wird die untere Elektrode 39 so gebildet,
dass die obere Oberfläche davon in der Fläche kleiner gemacht
wird als diejenige der Boden-Oberfläche davon. In
Abhängigkeit von den Ätzbedingungen kann jedoch die Fläche
dieser oberen Oberfläche identisch zu derjenigen der unteren
bzw. Boden-Oberfläche gemacht werden.
Dann wird, wie in Fig. 2F gezeigt, ein Isolationsfilm 40, der
aus einem TiO2 Film oder Si3N4 Film besteht, vollständig
aufgebracht, um das SiO2 Filmmuster 38 abzudecken. Dann wird,
wie in Fig. 2G gezeigt, der Isolationsfilm 40 mit Hilfe eines
CMP Verfahrens poliert, wobei das SiO2 Filmmuster 38 als ein
Stopper verwendet wird. Danach wird, wie in Fig. 2H gezeigt,
der SiO2 Film 37 selektiv geätzt, indem HF verwendet wird,
wodurch Löcher 41 gebildet werden, die die untere Elektrode
36 freilegen.
Dann wird, wie in Fig. 2I gezeigt, ein Pb(Zr, Ti)O3 Film 42,
der eine Dicke von 100 nm aufweist und als ein Kondensator-
Dielektrikumfilm verwendet werden soll, vollständig mit Hilfe
eines Aufstäubungsverfahrens (Sputter-Verfahrens) vollständig
aufgebracht. Wie in Fig. 2J gezeigt, wird ein SrRuO3 Film 43,
der als eine obere Elektrode verwendet werden soll, dann auf
eine Dicke von 100 nm aufgebracht.
Als nächstes wird, wie in dem Fall des Beispiels 1, der
SrRuO3 Film 43 mit einem Muster versehen, um so einen Bereich
einschließlich einer Vielzahl der unteren Elektroden
abzudecken, wodurch eine obere Elektrode gebildet wird. Die
Musterbildung dieses SrRuO3 Films kann durch einen Prozess
ausgeführt werden, bei dem ein SiO2 Filmmuster auf dem SrRuO3
Film 43 gebildet wird und dann durch Verwendung dieses SiO2
Filmmusters als eine Maske der SrRuO3 Film 43 einer
Ätzbehandlung unter Verwendung eines O3 Wassers ausgesetzt
wird.
Mit Hilfe eines Nassätzverfahrens unter Verwendung einer HCl
Lösung oder eines Trockenätzverfahrens unter Verwendung einer
Mischung von Ar und Cl2 als ein Ätzgas wird dann der Pb(Zr,
Ti)O3 Film 42 einem Strukturierungsprozess unterzogen,
wodurch ein dielektrischer Kondensatorfilm gebildet wird, so
dass ein ferroelektrischer Kondensator erhalten wird.
Da der Pb(Zr, Ti)O3 Film 42 nicht getrennt für jede der
Vielzahl von unteren Elektroden in den voranstehend erwähnten
Herstellungsschritten strukturiert wird, kann der Bereich des
dielektrischen Kondensatorfilms, der jeder der unteren
Elektroden entspricht, davon abgehalten werden, einer Plasma-
Atmosphäre ausgesetzt zu werden, und somit kann verhindert
werden, dass der dielektrische Kondensatorfilm beschädigt
wird und es kann verhindert werden, dass sich die
dielektrische Eigenschaft des Kondensators verschlechtert.
Ferner ist der so gebildete Kondensator derart konstruiert,
dass die untere Elektrode 39 der unteren Oberfläche des Lochs
41, welches in dem Isolationsfilm 40 gebildet ist, gebildet
ist, und der Pb(Zr, Ti)O3 Film 42 in das Loch 41 gefüllt ist
und gleichzeitig auf dem Isolationsfilm 40 gebildet ist.
Deshalb kann der Abstand zwischen der oberen Elektrode und
der unteren Elektrode 39 vergrößert werden, wodurch
ermöglicht wird, dass die Erzeugung eines Leckstroms in dem
dielektrischen Kondensatorfilm verhindert wird und somit die
dielektrische Eigenschaft des dielektrischen Kondensatorfilms
verbessert wird.
Ferner wird der Querschnitt der TiN Schicht, die parallel zu
der Hauptoberfläche des Halbleitersubstrats ist, größer als
der Querschnitt des W-Pfropfens gemacht. Deshalb kann
verhindert werden, dass der Sauerstoff, der durch einen
Übergang zwischen der unteren Elektrode 39 und der TiN
Schicht 35 in die TiN Schicht 35 hinein diffundiert worden
ist, in den W-Pfropfen 32 hinein diffundiert, wodurch
ermöglicht wird, zu verhindern, dass der W-Pfropfen 32
oxidiert wird.
Überdies, wie in Fig. 3 gezeigt, kann der Pb(Zr, Ti)O3 Film
42 und der SrRuO3 Film 43 für jede der unteren Elektroden 39
strukturiert werden, wobei jede einzelne der untere Elektrode
unteren Elektroden 39 mit jedem der dielektrischen
Kondensatorfilme und mit jeder der oberen Elektroden versehen
wird. Selbst wenn der Pb(Zr, Ti)O3 Film 42 und der SrRuO3
Film 43 in dieser Weise mit einem Muster versehen werden,
kann verhindert werden, dass der Pb(zr, Ti)O3 Film 42 von
einem Bereich bezüglich des Kondensators einer Plasma-
Atmosphäre ausgesetzt wird, wodurch ermöglicht wird, zu
verhindern, dass sich die dielektrische Eigenschaft des
ferroelektrischen Films verschlechtert.
Ein anderes Verfahren zum Ausführen der Strukturierung des
voranstehend erwähnten SrRuO3 Films 36, welches ein anderes
als das voranstehend erwähnte Verfahren einer Verwendung von
O3 Wasser ist, wird unter Bezugnahme auf die
Querschnittsansichten erläutert, die in den Fig. 4A bis 4F
gezeigt sind. Überdies werden die gleichen Abschnitte wie
diejenigen der Fig. 2A bis 2J mit den gleichen Bezugszeichen
bezeichnet, wodurch die Erläuterungen davon weggelassen
werden.
Zunächst wird die Struktur wie in Fig. 4A gezeigt mit den
gleichen Schritten wie in den Fig. 2A bis 2D dargestellt,
gebildet. Dann wird, wie in Fig. 4B gezeigt, der SiO2 Film 37
mit Hilfe einer Litographie und eines RIE Verfahrens mit
einem Muster versehen, um ein SiO2 Filmmuster 38 zu bilden.
Der SrRuO3 Film 36 wird dann unter Verwendung eines reaktiven
Gases, welches Ar und Cl2 enthält, trockengeätzt, wobei das
SiO2 Filmmuster 38 als eine Maske verwendet wird, um dadurch
eine obere Elektrode 39 zu bilden.
Dann wird, wie in Fig. 4C gezeigt, ein Isolationsfilm 40
aufgebracht, wonach, wie in Fig. 4D gezeigt, der
Isolationsfilm 40 mit Hilfe eines CMP Verfahrens poliert
wird, wobei das SiO2 Filmmuster 38 als ein Stopper verwendet
wird. Dann wird, wie in Fig. 4E gezeigt, ein Loch 51
gebildet, wonach, wie in Fig. 4F gezeigt, ein Pb(Zr, Ti)O3
Film 42 und ein SrRuO3 Film 43 sukzessive aufgebracht werden
und dann diese Filme mit einem Muster versehen werden, um
einen Kondensator zu bilden.
In diesem Beispiel wird ein Verfahren zum Herstellen eines
ferroelektrischen Kondensators, bei dem ein Barrieremetall
und ein dielektrischer Kondensatorfilm durch eine Prozedur
gebildet werden, die sich von der voranstehend erwähnten
Prozedur unterscheidet, unter Bezugnahme auf die Fig. 5A bis
5L erläutert. Das heißt, die Fig. 5A bis 5L zeigen jeweils
eine Querschnittsansicht, die die Herstellungsschritte einer
Halbleitereinrichtung gemäß eines dritten Beispiels dieser
Erfindung zeigen.
Zunächst wird, wie in Fig. 5A gezeigt, ein Halbleiterelement
auf einem Halbleitersubstrat (nicht gezeigt) gebildet und
dann wird ein erster Zwischenschicht-Isolationsfilm 31 so
gebildet, dass er ein Halbleiterelement abdeckt, welches auf
der Oberfläche des Halbleitersubstrats gebildet ist. Danach
werden Durchlöcher (Via-Löcher) in dem Zwischenschicht-
Isolationsfilm 31 gebildet und dann werden die Via-Löcher mit
einem W-Pfropfen 32 gefüllt.
Dann wird, wie in Fig. 5B gezeigt, ein zweiter
Zwischenschicht-Isolationsfilm 61 gebildet, wonach ein Loch
62 in dem zweiten Zwischenschicht-Isolationsfilm 61 gebildet
wird, um so den W-Pfropfen 32 freizulegen. Danach wird, wie
in Fig. 5C gezeigt, ein TiN Film über der gesamten oberen
Oberfläche aufgebracht und dann wird der TiN Film mit Hilfe
eines CMP Verfahrens poliert, wobei der zweite
Zwischenschicht-Isolationsfilm 61 als ein Stopper verwendet
wird, wodurch in dem Loch 62 eine TiN Barriereschicht 35
gebildet wird.
Dann wird, wie in Fig. 5D gezeigt, in der gleichen Weise wie
in dem Beispiel 2 ein SrRuO3 Film 36 und ein SiO2 Film 37
sukzessive aufgebracht. Dann wird der SiO2 Film 37 mit einem
Muster versehen, um ein SiO2 Filmmuster 38 zu bilden. Dann
wird der SrRuO3 Film 36 unter Verwendung eines O3 Wassers
geätzt, wobei das SiO2 Filmmuster 38 als eine Maske verwendet
wird, um dadurch eine untere Elektrode 39 zu bilden, wie in
Fig. 5E gezeigt. Dann wird, wie in Fig. 5F gezeigt, ein
Isolationsfilm 40 aufgebracht, wonach, wie in Fig. 5G
gezeigt, der Isolationsfilm 40 mit Hilfe eines CMP Verfahrens
poliert wird, wobei das SiO2 Filmmuster 38 als ein Stopper
verwendet wird. Danach wird, wie in Fig. 5H gezeigt, das SiO2
Filmmuster 38 entfernt, wodurch Löcher 63 gebildet werden,
die die untere Elektrode 39 freilegen.
Dann wird, wie in Fig. 51 gezeigt, ein Pb(Zr, Ti)O3 Film 42
mit Hilfe eines Aufstäubungsverfahrens aufgebracht, wonach
eine Wärmebehandlung erfolgt, wodurch der Pb(Zr, Ti)O3 Film
kristallisiert wird. Dann wird, wie in Fig. 5 gezeigt, der
Pb(Zr, Ti)O3 Film 42 mit Hilfe eines CMP Verfahrens poliert,
wobei der Isolationsfilm 40 als ein Stopper verwendet wird,
wodurch in dem Loch 63 der Pb(Zr, Ti)O3 Film 42 gebildet
wird, der einen dielektrischen Kondensatorfilm bildet.
Als nächstes wird, wie in Fig. 5K gezeigt, ein SrRuO3 Film,
der als eine obere Elektrode verwendet werden soll,
aufgebracht, wonach ein Fotolackmuster 64 in Übereinstimmung
mit dem Muster der unteren Elektrode gebildet wird. Dann wird
durch Verwendung des Fotolackmusters 64 als eine Maske der
SrRuO3 Film geätzt, um eine obere Elektrode 43 zu bilden.
Dann wird, wie in Fig. 5L gezeigt, nachdem das Fotolackmuster
64 entfernt ist, ein Passivierungsfilm 65 aufgebracht, um
einen Kondensator zu bilden. Danach werden Öffnungen, die die
obere Elektrode 43 freilegen, in dem Passivierungsfilm 65
gebildet und eine Elektrode, die mit der oberen Elektrode
über die Öffnung verbunden werden soll, wird gebildet.
Gemäß diesem Beispiel wird ein Pb(Zr, Ti)O3 Film 42
aufgebracht und dann wird dieser Pb(Zr, Ti)O3 Film 42 mit
Hilfe eines CMP Verfahrens poliert, um so einen Abschnitt des
Pb(Zr, Ti)O3 Films 62 in dem Loch 63 zu lassen, wodurch ein
vergrabener dielektrischer Kondensatorfilm in dem Loch 63
gebildet wird. Danach wird die Ablagerung eines Materials für
die obere Elektrode ausgeführt und dann wird ein breiter
Bereich einschließlich des übrigen Pb(Zr, Ti)O3 Films 42 mit
einem Muster versehen, um eine obere Elektrode zu bilden. Da
dieser Pb(Zr, Ti)O3 Film 42 überhaupt nicht einer Plasmaätz-
Atmosphäre ausgesetzt wird, ist es deshalb möglich, zu
verhindern, dass der Pb(Zr, Ti)O3 Film verschlechtert wird.
Da ferner die Seitenwand der unteren Elektrode hinter die
Seitenwand des SrRuO3 Films aufgrund des Nassätzverfahrens
ausgespart ist und da gleichzeitig der Pb(Zr, Ti)O3 Film in
dem Loch vergraben ist, wodurch die Flächen der unteren
Elektrode, des Pb(Zr, Ti)O3 Films und der oberen Elektrode in
der erwähnten Reihenfolge größer werden, ist es möglich, den
Abstand zwischen der oberen Elektrode und der unteren
Elektrode zu vergrößern, wodurch ermöglicht wird, die
Erzeugung eines Leckstroms zu verhindern.
Als nächstes wird ein anderes unterschiedliches Verfahren zum
Ausführen der Strukturierung (Musterbildung) des SrRuO3 Films
36, welches ein anderes als das voranstehend erwähnte
Verfahren einer Verwendung von O3 Wasser ist, unter
Bezugnahme auf die Querschnittsansichten erläutert, die in
den Fig. 6A bis 6 G gezeigt sind. Überdies werden die gleichen
Abschnitte wie diejenigen der Fig. 5A bis 5L mit den gleichen
Bezugszeichen in den Fig. 6A bis 6G identifiziert, wodurch
die Erläuterungen davon weggelassen werden.
Zunächst wird der Aufbau wie in Fig. 6A mit den gleichen
Schritten gebildet, wie in den Fig. 5A bis 5D dargestellt.
Dann wird, wie in Fig. 6B gezeigt, ein SiO2 Film 37 mit Hilfe
einer Litographie und eines RIE Verfahrens mit einem Muster
versehen, um ein SiO2 Filmmuster 38 zu bilden. Der SrRuO3
Film 36 wird dann unter Verwendung eines reaktiven Gases,
welches Ar und Cl2 enthält, trockengeätzt, wobei das SiO2
Filmmuster 38 als eine Maske verwendet wird, um dadurch eine
untere Elektrode 39 zu bilden.
Dann wird, wie in Fig. 6C gezeigt, ein Isolationsfilm 40
aufgebracht, wonach, wie in Fig. 6D gezeigt, der
Isolationsfilm 40 mit Hilfe eines CMP Verfahrens poliert
wird, wobei das SiO2 Filmmuster 38 als ein Stopper verwendet
wird. Danach wird, wie in Fig. 6E gezeigt, ein Loch 81
gebildet, wonach, wie in Fig. 6F gezeigt, ein Pb(Zr, Ti)O3
Film 42 in das Loch 81 gefüllt wird und dann eine obere
Elektrode 43 und ein Passivierungsfilm 65 gebildet werden,
wodurch ein Kondensator konstruiert wird.
Der in diesen Schritten konstruierte Kondensator zeichnet
sich dadurch aus, dass wegen der Bildung der unteren
Elektrode mit Hilfe eines Trockenätzverfahrens der SiO2 Film,
der einen Dummyfilm bildet, ebenfalls geätzt wird, wodurch
die Fläche des Pb(Zr, Ti)O3 Films kleiner als diejenige der
unteren Elektrode gemacht wird. Infolgedessen wird der
Pb(Zr, Ti)O3 Film in der Fläche kleiner als diejenige der
unteren Elektrode und von der oberen Elektrode. Deshalb ist
es nun möglich, den Abstand zwischen der oberen Elektrode und
der unteren Elektrode zu vergrößern, wodurch ermöglicht wird,
die Erzeugung eines Leckstroms zu verhindern.
Die Herstellungsschritte einer Halbleitereinrichtung gemäß
einem vierten Beispiel dieser Erfindung werden unter
Bezugnahme auf die Fig. 7A bis 7H erläutert, die jeweils eine
Querschnittsansicht der Halbleitereinrichtung darstellen.
Zunächst wird, wie in Fig. 7A gezeigt, ein Halbleiterelement
auf einem Halbleitersubstrat (nicht gezeigt) gebildet und
dann wird ein Zwischenschicht-Isolationsfilm 31 gebildet, um
ein Halbleiterelement abzudecken, welches auf der Oberfläche
des Halbleitersubstrats gebildet ist. Danach werden
Durchlöcher (Via-Löcher) in dem Zwischenschicht-
Isolationsfilm 31 gebildet und dann werden die Via-Löcher mit
einem W-Pfropfen 32 gefüllt. Dann wird die Oberflächenschicht
des W-Pfropfens 32 weggeätzt, um das Niveau der Oberfläche
des W-Pfropfens 32 abzusenken, wonach eine TiN
Barriereschicht 35 gebildet wird, die diese ausgesparte
Oberfläche des W-Pfropfens 32 füllt. Danach wird ein zweiter
Isolationsfilm 91 vollständig aufgebracht und ein
Fotolackmuster (nicht gezeigt) wird auf diesem zweiten
Isolationsfilm 91 in Anpassung an einen Kondensator gebildet.
Dann wird durch Verwendung dieses Fotolackmusters als eine
Maske der zweite Isolationsfilm 91 mit Hilfe eines
anisotropen Ätzverfahrens wie RIE geätzt, wodurch in diesem
zweiten Isolationsfilm 91 ein Loch 92 zum Bilden eines
Kondensators gebildet wird und dann wird das Fotolackmuster
entfernt.
Dann wird, wie in Fig. 7B gezeigt, ein SrRuO3 Film 93, der
als eine untere Elektrode des Kondensators verwendet werden
soll, vollständig mit Hilfe eines Sputterverfahrens gebildet.
Als nächstes wird, wie in Fig. 7C gezeigt, ein Dummyfilm
(Blindfilm) 94, der als ein Siliziumnitridfilm oder einem
metallischen Titanium besteht, aufgebracht, um so das Loch 92
zu füllen. Dann wird, wie in Fig. 7D gezeigt, der Dummyfilm
94 mit Hilfe eines CMP Verfahrens poliert, wobei der SrRuO3
Film 93 als ein Stopper verwendet wird, wodurch ein anderer
Teil des Dummyfilmes 94 als derjenige, der in das Loch 92
gefüllt ist, entfernt wird.
Danach wird, wie in Fig. 7E gezeigt, der SrRuO3 Film 93, der
somit freigelegt ist, durch Verwendung eines O3 Wassers
nassgeätzt, um den Pb(Zr, Ti)O3 Film 93 nur auf der Boden-
Oberfläche des Lochs 92 zu belassen, wodurch eine untere
Elektrode 95 gebildet wird. Zudem ist es erforderlich, dass
der SrRuO3 Film zum Bilden der unteren Elektrode 95
wenigstens auf der unteren Oberfläche des Lochs 92
zurückgelassen wird, aber die Menge des SrRuO3 Films, die auf
der Seitenwand des Lochs 92 zurückgelassen werden kann, kann
in verschiedener Weise geändert werden.
Dann wird, wie in Fig. 7F gezeigt, der Dummyfilm 94
nassgeätzt, um so der unteren Elektrode 95 zu ermöglichen,
auf der Boden-Oberfläche des Lochs 92 freigelegt zu werden.
Wenn ein Siliziumnitridfilm als dieser Dummyfilm verwendet
wird, kann er überdies durch Verwendung einer Phosphorsäure
entfernt werden, wohingegen dann, wenn ein metallischer
Titaniumfilm als dieser Dummyfilm verwendet wird, dieser
durch Verwendung einer Fluorwasserstoffsäure entfernt werden
kann.
Dann wird, wie in Fig. 7 G gezeigt, nachdem ein Pb(Zr, Ti)O3
Film, der als ein ferroelektrischer Film verwendet werden
soll, vollständig aufgebracht ist, der Pb(Zr, Ti)O3 Film
einem Polierverfahren wie CMP oder einer Zurückätzbehandlung
ausgesetzt, um so den Pb(Zr, Ti)O3 Film als einen
ferroelektrischen Film eines Kondensators in dem Loch 52
zurückzulassen. Dann wird, wie in Fig. 7H gezeigt, nachdem
ein SrRuO3 Film aufgebracht ist, der SrRuO3 Film mit einem
Muster versehen, indem er einer Nassätzbehandlung mit einem
Muster versehen, indem er einer Nassätzbehandlung unter
Verwendung von O3 Wasser ausgesetzt wird, wodurch eine obere
Elektrode 97 gebildet wird, wodurch ein Kondensator gebildet
wird.
Hinsichtlich dieses Dummyfilms (Blindfilms) ist es überdies
möglich, ein Metall, welches gegenüber einer Säure wie
Zirkon, Kobalt und Nickel löslich ist, ein Metall, welches
einer Säure eines hochoxidierenden Pulvers (beispielsweise
einer Mischung einer wässrigen Lösung aus Wasserstoffperoxid
und einer Chlorwasserstoffsäure) löslich ist, ein Metalloxid
wie beispielsweise Titaniumoxid oder ein Metallnitrid zu
verwenden. Es ist auch möglich, ein amphoterisches Metall wie
Aluminium und Kupfer als einen Dummyfilm zu verwenden, da
diese in einer basischen Lösung wie einem wässrigen Ammonium,
die als ein Ätzmittel verwendet werden soll, löslich sind.
Gemäß einer Halbleitereinrichtung, die mit einem Kondensator
versehen ist, der wie in Fig. 7 gezeigt konstruiert ist, wird
die Dimension des Kondensators durch die Dimension des Lochs
bestimmt, da die untere Elektrode und der ferroelektrische
Film in dem Loch vergraben sind. Infolgedessen ist es
vorteilhaft, dass die Ungleichförmigkeit in der Dimension
zwischen benachbarten Zellen minimiert werden kann.
Wenn ferner die untere Elektrode nicht auf der Boden-
Oberfläche des Lochs gebildet wird, sondern auf der
Seitenwand des Lochs, kann die effektive Fläche der unteren
Elektrode erhöht werden, wodurch es möglich wird, die Größe
eines elektrischen Signals zu vergrößern.
Überdies kann der Isolationsfilm nicht auf eine einzelne
Schicht beschränkt sein, sondern kann eine Zwei- oder
Mehrfachschicht sein. Als nächstes werden die
Herstellungsschritte eines Mehrschicht-Zwischenschicht-
Isolationsfilms unter Bezugnahme auf die
Querschnittsansichten der Fig. 8A bis 8E erläutert.
Zunächst werden, wie in Fig. 8A gezeigt, in der gleichen
Weise wie im Beispiel 4 ein W-Pfropfen 32 und eine TiN
Barriereschicht 35 in den Durchlöchern (Via-Löchern), die in
einem Zwischenschicht-Isolationsfilm 31 gebildet sind,
gebildet. Dann wird ein erster Isolationsfilm 91 und ein
zweiter Isolationsfilm 101 sukzessive aufgebracht und dann
wird ein Fotolackmuster (nicht gezeigt) auf diesem zweiten
Isolationsfilm 101 in Übereinstimmung mit einem Kondensator
gebildet. Durch Verwendung dieses Fotolackmusters als eine
Maske werden dann der zweite Isolationsfilm 101 und der erste
Isolationsfilm 91 sukzessive mit Hilfe eines anisotropen
Ätzverfahrens wie RIE geätzt, wodurch ein Loch 92 zum Bilden
eines Kondensators gebildet wird, und dann wird das
Fotolackmuster entfernt.
Dann wird in der gleichen Weise wie in der
Herstellungsschritten des vorangehenden Beispiels illustriert
und wie in Fig. 8B gezeigt, ein SrRuO3 Film 93, der als eine
untere Elektrode eines Kondensators verwendet werden soll,
mit Hilfe eines Aufstäubungsverfahrens (Sputter-Verfahrens)
gebildet und ein Dummyfilms (Blindfilm) 94 wird aufgebracht,
um so das Loch 92 zu füllen (Fig. 8C). Dann wird, wie in Fig.
8D gezeigt, ein freigelegter Abschnitt des SrRuO3 Films 93
durch Verwendung eines O3 Wassers nassgeätzt, wodurch eine
untere Elektrode 95 gebildet wird.
Danach wird, wie in Fig. 8E gezeigt, der Dummyfilm 94
nassgeätzt, um der unteren Elektrode 95 zu ermöglichen, an
der unteren Oberfläche des Lochs 92 freigelegt zu werden, und
dann wird ein Pb(Zr, Ti)O3 Film 96, der als ein
ferroelektrischer Film eines Kondensators verwendet werden
soll, in dem Loch 92 gebildet. Nachdem ein SrRuO3 Film
aufgebracht ist, wird ein Abschnitt des SrRuO3 Films durch
Verwendung eines O3 Wassers nassgeätzt, um einen Abschnitt
des SrRuO3 Films zurückzulassen, wodurch eine obere Elektrode
97 gebildet wird und ein Kondensator abgeschlossen wird.
Als nächstes wird ein Verfahren zum Herstellen einer
Halbleitereinrichtung, die mit einer oberen Elektrode
versehen ist, die einen anderen Aufbau als die voranstehend
erwähnte obere Elektrode eines Kondensators aufweist, unter
Bezugnahme auf die Querschnittsansichten erläutert, die in
den Fig. 10A und 10B gezeigt sind.
Wie in Fig. 9A gezeigt, werden in der gleichen Weise wie für
die voranstehend erwähnten Herstellungsschritte illustriert,
ein Pb(Zr, Ti)O3 Film 96 aufgebracht und in das Loch 92
gefüllt und dann wird der Pb(Zr, Ti)O3 Film 96 einer
Zurückätzbehandlung unter Verwendung einer Mischung einer
Schwefelwasserstoffsäure/Fluorwasserstoffsäure ausgesetzt.
Bei dieser Gelegenheit wird die Höhe der oberen Oberfläche
des Pb(Zr, Ti)O3 Films 96 niedriger als die obere Oberfläche
des zweiten Isolationsfilms 101 gemacht, wodurch ein Loch 111
gebildet wird.
Dann wird, wie in Fig. 9B gezeigt, nachdem ein SrRuO3 Film
aufgebracht ist, ein Teil des SrRuO3 Films mit Hilfe eines
CMP Verfahrens poliert, wobei ein Isolationsfilm als eine
Maske verwendet wird, wodurch eine obere Elektrode 97
gebildet wird, die in das Loch gefüllt wird.
Wenn die obere Elektrode 97 in dieser Weise gebildet ist,
kann ein Schritt zur Musterbildung zur Bearbeitung der oberen
Elektrode weggelassen werden. Da ferner die obere Elektrode,
die so gebildet ist, nicht aus dem Isolationsfilm vorsteht,
kann die Fläche des Kondensators minimiert werden.
Es sei darauf hingewiesen, dass diese Erfindung nicht auf die
voranstehend erwähnten Beispiele beschränkt ist. Obwohl ein
Pb(Zr, Ti)O3 Film als ein ferroelektrischer Film verwendet
wird, können zum Beispiel andere Arten von ferroelektrischem
Material verwendet werden. Das heißt, diese Erfindung kann in
verschiedener Weise innerhalb des Grundgedankens der
Erfindung modifiziert werden.
Da wie voranstehend erläutert, dieser ferroelektrische Film
und diese obere Elektrode so gebildet werden, dass sie
kontinuierlich eine Vielzahl von unteren Elektroden abdecken,
kann die Strukturierung dieser oberen Elektrode des
ferroelektrischen Films in einem Bereich ausgeführt werden,
der nichts mit der Eigenschaft eines Kondensators zu tun hat,
wodurch ermöglicht wird, zu verhindern, dass sich die
dielektrische Eigenschaft des ferroelektrischen Films in
einem Bereich, der einen Einfluss auf den Kondensator ausübt,
verschlechtert.
Gemäß der Halbleitereinrichtung der zweiten Ausführungsform
dieser Erfindung kann der ferroelektrische Film so gebildet
werden, dass er eine Fläche aufweist, die kleiner als
diejenige der unteren Elektrode und der oberen Elektrode ist.
Da die Bildung und die Strukturierung der oberen Elektrode
nach dem Vergrabungsschritt des ferroelektrischen Films in
dem Loch ausgeführt werden, kann ferner verhindert werden,
dass der ferroelektrische Film einer Plasma-Atmosphäre
ausgesetzt wird und somit kann verhindert werden, dass der
ferroelektrische Film beschädigt wird, wodurch verhindert
wird, dass die Eigenschaften des ferroelektrischen Films in
ungünstiger Weise beeinflusst werden.
Zusätzliche Vorteile und Modifikationen ergeben sich
Durchschnittsfachleuten in naheliegender Weise. Deshalb ist
die Erfindung in ihren breiteren Aspekten nicht auf die
spezifischen Einzelheiten und repräsentativen
Ausführungsformen beschränkt, die hier gezeigt und
beschrieben wurden. Demzufolge können verschiedene
Modifikationen ohne Abweichen von dem Grundgedanken oder dem
Umfang des allgemeinen erfinderischen Konzepts, wie durch die
beigefügten Ansprüche und ihre Äquivalente definiert,
durchgeführt werden.
Claims (19)
1. Halbleitereinrichtung, gekennzeichnet durch ein
Halbleitersubstrat und eine Vielzahl von Kondensatoren,
die auf dem Halbleitersubstrat gebildet sind;
wobei die Vielzahl von Kondensatoren umfassen: eine Vielzahl von unteren Elektroden (16), die auf dem Halbleitersubstrat gebildet sind;
einen ferroelektrische Film (17), der die Vielzahl von unteren Elektroden (16) kontinuierlich abdeckend gebildet ist; und
eine obere Elektrode (18), die auf der Oberfläche des ferroelektrischen Films gebildet ist;
wobei jeder der Vielzahl von Kondensatoren für jede der unteren Elektroden (16) gebildet wird.
wobei die Vielzahl von Kondensatoren umfassen: eine Vielzahl von unteren Elektroden (16), die auf dem Halbleitersubstrat gebildet sind;
einen ferroelektrische Film (17), der die Vielzahl von unteren Elektroden (16) kontinuierlich abdeckend gebildet ist; und
eine obere Elektrode (18), die auf der Oberfläche des ferroelektrischen Films gebildet ist;
wobei jeder der Vielzahl von Kondensatoren für jede der unteren Elektroden (16) gebildet wird.
2. Halbleitereinrichtung nach Anspruch 1, dadurch
gekennzeichnet, dass die Vielzahl von Kondensatoren auf
einem Zwischenschicht-Isolationsfilm (11) gebildet
werden, der auf dem Halbleitersubstrat gebildet ist, und
die Vielzahl von unteren Elektroden (16) elektrisch mit
einem Pfropfen (13) verbunden sind, der in den
Zwischenschicht-Isolationsfilm vergraben ist.
3. Halbleitereinrichtung, gekennzeichnet durch ein
Halbleitersubstrat, einen Isolationsfilm (40), der ein
Loch aufweist und auf dem Halbleitersubstrat gebildet
ist, und einen Kondensator, der auf dem Isolationsfilm
(40) gebildet ist;
wobei der Kondensator umfasst:
eine untere Elektrode (39), die auf einem unteren Abschnitt des Lochs des Isolationsfilms (40) gebildet ist;
einen ferroelektrischen Film (42), der in das Loch (41) gefüllt ist; und
eine obere Elektrode (43), die auf der Oberfläche des ferroelektrischen Films (42) gebildet ist.
wobei der Kondensator umfasst:
eine untere Elektrode (39), die auf einem unteren Abschnitt des Lochs des Isolationsfilms (40) gebildet ist;
einen ferroelektrischen Film (42), der in das Loch (41) gefüllt ist; und
eine obere Elektrode (43), die auf der Oberfläche des ferroelektrischen Films (42) gebildet ist.
4. Halbleitereinrichtung nach Anspruch 3, dadurch
gekennzeichnet, dass der Kondensator auf einem
Zwischenschicht-Isolationsfilm (31) gebildet ist, der
auf dem Halbleitersubstrat gebildet ist, und die untere
Elektrode in dem Zwischenschicht-Isolationsfilm
vergraben und elektrisch mit einem Pfropfen (35)
verbunden ist, der in dem Zwischenschicht-Isolationsfilm
(31) vergraben ist.
5. Halbleitereinrichtung nach Anspruch 3, dadurch
gekennzeichnet, dass der ferroelektrische Film (42) eine
Fläche aufweist, die kleiner als diejenige der unteren
Elektrode (39) und der oberen Elektrode (43) ist.
6. Halbleitereinrichtung nach Anspruch 3, dadurch
gekennzeichnet, dass die Flächen der unteren Elektrode
(39), des ferroelektrischen Films (42) und der oberen
Elektrode (43) in der erwähnten Reihenfolge größer
gemacht werden.
7. Halbleitereinrichtung nach Anspruch 3, dadurch
gekennzeichnet, dass der ferroelektrische Film (42) in
dem Loch vergraben ist und sich über den Isolationsfilm
(40) erstreckt.
8. Verfahren zum Herstellen einer Halbleitereinrichtung,
umfassend die folgenden Schritte:
Bilden eines Zwischenschicht-Isolationsfilms (11) auf einem Halbleitersubstrat;
Bilden einer Isolationsschicht (14) auf dem Zwischenschicht-Isolationsfilm (11);
Bilden einer Vielzahl von Löchern (15) in dem Isolationsfilm (14);
Füllen einer unteren Elektrode (16) in jedes der Löcher (15), um eine Vielzahl von unteren Elektroden (16) zu bilden;
Bilden eines ferroelektrischen Films (17) auf der Isolationsschicht (14) sowie auf den unteren Elektroden (16);
Bilden einer leitenden Schicht (18) auf dem ferroelektrischen Film (17); und
Strukturieren der leitenden Schicht (18) und des ferroelektrischen Films (17) zum Bilden eines dielektrischen Kondensatorfilms und einer oberen Elektrode, die die Vielzahl von unteren Elektroden abdeckt, wodurch einen Kondensator für jede der Vielzahl von unteren Elektroden gebildet wird.
Bilden eines Zwischenschicht-Isolationsfilms (11) auf einem Halbleitersubstrat;
Bilden einer Isolationsschicht (14) auf dem Zwischenschicht-Isolationsfilm (11);
Bilden einer Vielzahl von Löchern (15) in dem Isolationsfilm (14);
Füllen einer unteren Elektrode (16) in jedes der Löcher (15), um eine Vielzahl von unteren Elektroden (16) zu bilden;
Bilden eines ferroelektrischen Films (17) auf der Isolationsschicht (14) sowie auf den unteren Elektroden (16);
Bilden einer leitenden Schicht (18) auf dem ferroelektrischen Film (17); und
Strukturieren der leitenden Schicht (18) und des ferroelektrischen Films (17) zum Bilden eines dielektrischen Kondensatorfilms und einer oberen Elektrode, die die Vielzahl von unteren Elektroden abdeckt, wodurch einen Kondensator für jede der Vielzahl von unteren Elektroden gebildet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass
die Vielzahl von unteren Elektroden (16) elektrisch mit
einem Pfropfen (13) verbunden werden, der in dem
Zwischenschicht-Isolationsfilm (11) vergraben ist.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass
der Schritt zum Füllen einer unteren Elektrode (16) in
jedes der Löcher (15) durch einen Prozess ausgeführt
wird, wobei ein Material der unteren Elektrode auf der
gesamten Oberfläche aufgebracht wird und dann das
Material der unteren Elektrode, welches auf die
Isolationsschicht aufgebracht ist, selektiv mit Hilfe
eines chemischen-mechanischen Poliervorgangs entfernt
wird.
11. Verfahren zum Herstellen einer Halbleitereinrichtung,
umfassend die folgenden Schritte:
Bilden eines ersten Isolationsfilms (31) auf einem Halbleitersubstrat;
Bilden einer ersten leitenden Schicht (36) und eines Dummyfilms (37) sukzessive auf dem ersten Isolationsfilm (31);
Bilden eines Dummyfilm-Musters (38) durch Strukturieren des Dummyfilms (37);
Bilden einer unteren Elektrode (39) durch Ätzen der ersten leitenden Schicht (36), wobei das Dummyfilm- Muster (38) als eine Maske verwendet wird;
Bilden eines zweiten Isolationsfilms (40) auf dem ersten Isolationsfilm (31) sowie auf dem Dummyfilm (38);
Entfernen eines Oberflächenbereichs des zweiten Isolationsfilms (40) zum Freilegen einer Oberfläche des Dummyfilm-Musters (38);
Bilden eines ersten Lochs (41) mit einem Boden, der die untere Elektrode (39) freilegt, durch Entfernen des Dummyfilm-Musters (38);
Bilden eines ferroelektrische Films (42), der das erste Loch (41) füllt; und
Bilden einer oberen Elektrode (43) auf dem ferroelektrischen Film (42), wodurch ein Kondensator gebildet wird.
Bilden eines ersten Isolationsfilms (31) auf einem Halbleitersubstrat;
Bilden einer ersten leitenden Schicht (36) und eines Dummyfilms (37) sukzessive auf dem ersten Isolationsfilm (31);
Bilden eines Dummyfilm-Musters (38) durch Strukturieren des Dummyfilms (37);
Bilden einer unteren Elektrode (39) durch Ätzen der ersten leitenden Schicht (36), wobei das Dummyfilm- Muster (38) als eine Maske verwendet wird;
Bilden eines zweiten Isolationsfilms (40) auf dem ersten Isolationsfilm (31) sowie auf dem Dummyfilm (38);
Entfernen eines Oberflächenbereichs des zweiten Isolationsfilms (40) zum Freilegen einer Oberfläche des Dummyfilm-Musters (38);
Bilden eines ersten Lochs (41) mit einem Boden, der die untere Elektrode (39) freilegt, durch Entfernen des Dummyfilm-Musters (38);
Bilden eines ferroelektrische Films (42), der das erste Loch (41) füllt; und
Bilden einer oberen Elektrode (43) auf dem ferroelektrischen Film (42), wodurch ein Kondensator gebildet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass
dem Schritt einer Bildung eines ferroelektrischen Films
(95) eine Entfernung eines Oberflächenbereichs des
ferroelektrischen Films (95) folgt, um das Niveau der
Oberfläche des ferroelektrischen Films (95) niedriger
als das Niveau der Oberfläche des zweiten
Isolationsfilms (40) zu machen, wodurch ein zweites Loch
(111) gebildet wird, wobei die obere Elektrode (96)
gebildet wird, um das zweite Loch (111) zu füllen.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass
die untere Elektrode (39) elektrisch mit einem Pfropfen
(35) verbunden ist, der in dem ersten Isolationsfilm
(31) vergraben ist.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass
der Schritt zum Entfernen eines Oberflächenbereichs des
zweiten Isolationsfilms (40) mit Hilfe eines chemisch
mechanischen Poliervorgangs ausgeführt wird.
15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass
der Dummyfilm (38) aus einem Material gebildet wird,
welches selektiv durch ein Ätzverfahren weggeätzt wird,
welches eine Selektivität für den zweiten Isolationsfilm
(40) aufweist.
16. Verfahren zum Herstellen einer Halbleitereinrichtung,
umfassend die folgenden Schritte:
Bilden eines Isolationsfilms (91) auf einem Halbleitersubstrat; Bilden eines ersten Lochs (92) in dem Isolationsfilm (91);
Bilden einer leitenden Schicht (93) auf der Isolationsschicht (91) sowie auf einer inneren Wand des ersten Lochs (92);
Bilden eines Dummyfilms (94), der das erste Loch (92) füllt, wobei die leitende Schicht (93) auf der inneren Wand aufgebracht ist;
Entfernen eines freigelegten Abschnitts der leitenden Schicht (93), wodurch eine untere Elektrode (95) gebildet wird, die im wesentlichen aus dem Abschnitt der leitenden Schicht (93) besteht, die auf einem Boden des ersten Lochs (92) verbleibt;
Entfernen des Dummyfilms (94) zum Freilegen der unteren Elektrode (95), wodurch ein zweites Loch mit einer Seitenwand, die den Isolationsfilm freilegt, und ein Boden, der die untere Elektrode (95) freilegt, gebildet wird;
Bilden eines ferroelektrischen Films (96), der das zweite Loch füllt; und
Bilden einer obere Elektrode (97) auf dem ferroelektrischen Film (96), wodurch ein Kondensator gebildet wird.
Bilden eines Isolationsfilms (91) auf einem Halbleitersubstrat; Bilden eines ersten Lochs (92) in dem Isolationsfilm (91);
Bilden einer leitenden Schicht (93) auf der Isolationsschicht (91) sowie auf einer inneren Wand des ersten Lochs (92);
Bilden eines Dummyfilms (94), der das erste Loch (92) füllt, wobei die leitende Schicht (93) auf der inneren Wand aufgebracht ist;
Entfernen eines freigelegten Abschnitts der leitenden Schicht (93), wodurch eine untere Elektrode (95) gebildet wird, die im wesentlichen aus dem Abschnitt der leitenden Schicht (93) besteht, die auf einem Boden des ersten Lochs (92) verbleibt;
Entfernen des Dummyfilms (94) zum Freilegen der unteren Elektrode (95), wodurch ein zweites Loch mit einer Seitenwand, die den Isolationsfilm freilegt, und ein Boden, der die untere Elektrode (95) freilegt, gebildet wird;
Bilden eines ferroelektrischen Films (96), der das zweite Loch füllt; und
Bilden einer obere Elektrode (97) auf dem ferroelektrischen Film (96), wodurch ein Kondensator gebildet wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass
dem Schritt zum Bilden eines ferroelektrische Films (96)
eine Entfernung eines Oberflächenbereichs des
ferroelektrischen Films (96) folgt, um das Niveau der
Oberfläche des ferroelektrischen Films (96) niedriger
als das Niveau der Oberfläche des Isolationsfilms (91)
zu machen, wodurch ein drittes Loch (111) gebildet wird,
wobei die obere Elektrode (96) gebildet wird, so dass
sie das dritte Loch (111) füllt.
18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass
der Schritt zum Bilden eines Dummyfilms (94), der das
erste Loch (92) füllt, durch einen Prozess ausgeführt
wird, bei dem ein Dummyfilm-Material über der gesamten
Oberfläche aufgebracht wird und dann das Dummyfilm-
Material, das auf der Isolationsschicht (91) aufgebracht
ist, selektiv mit Hilfe eines chemischen-mechanischen
Poliervorgangs entfernt wird.
19. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass
der Dummyfilm (94) aus einem Material gebildet wird,
welches von einem Ätzverfahren, das eine Selektivität
gegenüber dem Isolationsfilm (91) aufweist, selektiv
geätzt werden kann.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10066334A DE10066334B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-187018 | 1999-06-30 | ||
| JP18701899A JP3762148B2 (ja) | 1999-06-30 | 1999-06-30 | 半導体装置の製造方法 |
| DE10066334A DE10066334B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
| DE10066244 | 2000-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10031881A1 true DE10031881A1 (de) | 2001-03-01 |
| DE10031881B4 DE10031881B4 (de) | 2008-09-04 |
Family
ID=16198766
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10031881A Expired - Fee Related DE10031881B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
| DE10066334A Expired - Fee Related DE10066334B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10066334A Expired - Fee Related DE10066334B4 (de) | 1999-06-30 | 2000-06-30 | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6459111B1 (de) |
| JP (1) | JP3762148B2 (de) |
| KR (1) | KR100435179B1 (de) |
| DE (2) | DE10031881B4 (de) |
| TW (1) | TW466552B (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958508B2 (en) * | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
| KR100418586B1 (ko) * | 2001-06-30 | 2004-02-14 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| US6645807B2 (en) * | 2001-09-06 | 2003-11-11 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| KR100427040B1 (ko) * | 2001-09-14 | 2004-04-14 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
| KR100434511B1 (ko) * | 2002-08-12 | 2004-06-05 | 삼성전자주식회사 | 다마신 배선을 이용한 반도체 소자의 제조방법 |
| JP3630671B2 (ja) * | 2003-01-31 | 2005-03-16 | 沖電気工業株式会社 | 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法 |
| JP3675453B2 (ja) | 2003-05-28 | 2005-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7105400B2 (en) * | 2003-09-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| KR100669963B1 (ko) * | 2005-05-04 | 2007-01-16 | 삼성전기주식회사 | 다층배선기판 및 그 제조 방법 |
| US20070212797A1 (en) * | 2006-03-08 | 2007-09-13 | Suk-Hun Choi | Method of forming a ferroelectric device |
| JP4764288B2 (ja) * | 2006-08-22 | 2011-08-31 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2778600B2 (ja) * | 1990-03-20 | 1998-07-23 | 富士通株式会社 | 半導体装置の製造方法 |
| US5119154A (en) * | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
| US5198384A (en) * | 1991-05-15 | 1993-03-30 | Micron Technology, Inc. | Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction |
| US5442585A (en) | 1992-09-11 | 1995-08-15 | Kabushiki Kaisha Toshiba | Device having dielectric thin film |
| KR950009813B1 (ko) * | 1993-01-27 | 1995-08-28 | 삼성전자주식회사 | 반도체장치 및 그 제조방법 |
| US5292683A (en) * | 1993-06-09 | 1994-03-08 | Micron Semiconductor, Inc. | Method of isolating semiconductor devices and arrays of memory integrated circuitry |
| JPH0794600A (ja) * | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
| JPH07115140A (ja) | 1993-10-19 | 1995-05-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5416042A (en) * | 1994-06-09 | 1995-05-16 | International Business Machines Corporation | Method of fabricating storage capacitors using high dielectric constant materials |
| JP3283703B2 (ja) | 1994-09-13 | 2002-05-20 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US5464786A (en) * | 1994-10-24 | 1995-11-07 | Micron Technology, Inc. | Method for forming a capacitor having recessed lateral reaction barrier layer edges |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
| JPH08264719A (ja) | 1995-03-24 | 1996-10-11 | Olympus Optical Co Ltd | 誘電体素子 |
| EP0740347B1 (de) * | 1995-04-24 | 2002-08-28 | Infineon Technologies AG | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung |
| JPH08316430A (ja) | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体メモリとその製造方法、スタックドキャパシタ |
| JPH09135007A (ja) * | 1995-09-05 | 1997-05-20 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JP3504046B2 (ja) | 1995-12-05 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3319928B2 (ja) * | 1995-12-13 | 2002-09-03 | シャープ株式会社 | 半導体メモリ素子の製造方法 |
| EP0837504A3 (de) * | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Teilweise oder ganz eingekapselte ferroelektrische Anordnung |
| JPH1079478A (ja) | 1996-09-04 | 1998-03-24 | Hitachi Ltd | ダイナミックｒａｍ装置及びその製造方法 |
| JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH10340871A (ja) | 1997-06-06 | 1998-12-22 | Toshiba Corp | 研磨方法及び半導体装置の製造方法 |
| JPH1131682A (ja) | 1997-07-11 | 1999-02-02 | Oki Electric Ind Co Ltd | ドライエッチング方法および強誘電体メモリ素子の製造方法 |
| JP3569112B2 (ja) | 1997-07-17 | 2004-09-22 | 株式会社東芝 | 半導体集積回路およびその製造方法 |
| JP3134847B2 (ja) | 1998-07-10 | 2001-02-13 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| US6204172B1 (en) * | 1998-09-03 | 2001-03-20 | Micron Technology, Inc. | Low temperature deposition of barrier layers |
| JP2000260956A (ja) | 1999-03-10 | 2000-09-22 | Oki Electric Ind Co Ltd | 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法 |
-
1999
- 1999-06-30 JP JP18701899A patent/JP3762148B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-29 TW TW089112855A patent/TW466552B/zh not_active IP Right Cessation
- 2000-06-30 DE DE10031881A patent/DE10031881B4/de not_active Expired - Fee Related
- 2000-06-30 DE DE10066334A patent/DE10066334B4/de not_active Expired - Fee Related
- 2000-06-30 US US09/609,712 patent/US6459111B1/en not_active Expired - Fee Related
- 2000-06-30 KR KR10-2000-0036986A patent/KR100435179B1/ko not_active IP Right Cessation
-
2002
- 2002-08-19 US US10/222,813 patent/US7022580B2/en not_active Expired - Fee Related
-
2005
- 2005-10-25 US US11/256,929 patent/US7405133B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6459111B1 (en) | 2002-10-01 |
| DE10031881B4 (de) | 2008-09-04 |
| JP2001015697A (ja) | 2001-01-19 |
| DE10066334B4 (de) | 2008-08-14 |
| JP3762148B2 (ja) | 2006-04-05 |
| US20060038215A1 (en) | 2006-02-23 |
| US7405133B2 (en) | 2008-07-29 |
| US20020190290A1 (en) | 2002-12-19 |
| KR100435179B1 (ko) | 2004-06-09 |
| TW466552B (en) | 2001-12-01 |
| KR20010029872A (ko) | 2001-04-16 |
| US7022580B2 (en) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19933480B4 (de) | Verfahren zur Herstellung eines zylindrischen Kondensators | |
| DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
| DE19935947B4 (de) | Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement | |
| DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
| DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
| DE102004003315B4 (de) | Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben | |
| DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
| DE19930295C2 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
| DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
| DE10162979A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE69733055T2 (de) | Herstellungsverfahren für DRAM-Stapelkondensator | |
| DE10228118A1 (de) | Ferroelektrische Speichervorrichtungen mit erweiterten Plattenleitungen und Herstellungsverfahren dafür | |
| DE69133534T2 (de) | Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben | |
| DE10347462A1 (de) | Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
| DE4029256A1 (de) | Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung | |
| DE10031881A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung | |
| DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung | |
| DE102020116563A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
| DE19907062B4 (de) | Verfahren zur Herstellung eines DRAM-Zellenkondensators | |
| DE19633689B4 (de) | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen | |
| DE102005042732A1 (de) | Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren | |
| DE19531602A1 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ein Herstellungsverfahren derselben | |
| EP1202333B1 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
| DE10065350B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator unter Verwendung eines Elektroplattierungsverfahrens |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8172 | Supplementary division/partition in: |
Ref document number: 10066244 Country of ref document: DE Kind code of ref document: P |
|
| Q171 | Divided out to: |
Ref document number: 10066244 Country of ref document: DE Kind code of ref document: P |
|
| 8172 | Supplementary division/partition in: |
Ref document number: 10066334 Country of ref document: DE Kind code of ref document: P |
|
| Q171 | Divided out to: |
Ref document number: 10066334 Country of ref document: DE Kind code of ref document: P |
|
| AH | Division in |
Ref document number: 10066244 Country of ref document: DE Kind code of ref document: P Ref document number: 10066334 Country of ref document: DE Kind code of ref document: P |
|
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130101 |