CN1950947A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1950947A
CN1950947A CNA2005800147715A CN200580014771A CN1950947A CN 1950947 A CN1950947 A CN 1950947A CN A2005800147715 A CNA2005800147715 A CN A2005800147715A CN 200580014771 A CN200580014771 A CN 200580014771A CN 1950947 A CN1950947 A CN 1950947A
Authority
CN
China
Prior art keywords
conduction type
emitter region
semiconductor regions
tagma
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800147715A
Other languages
English (en)
Other versions
CN100514675C (zh
Inventor
河路佐智子
石子雅康
杉山隆英
臼井正则
斋藤顺
堀田幸司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Publication of CN1950947A publication Critical patent/CN1950947A/zh
Application granted granted Critical
Publication of CN100514675C publication Critical patent/CN100514675C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

能够在IGBT的体区之内形成的悬浮状态下的半导体区域的宽范围之上获得密集累积的空穴载流子。电位悬浮的n型半导体区域(52)形成在p－型体区(28)之内。n型半导体区域(52)通过体区(28)与n+型发射区(32)和n－型漂移区(26)隔离。进而，形成第二电极(62)，以便经由绝缘膜(64)与至少部分的半导体区域(52)相对。第二电极(62)没有与发射区(32)相对。

Description

半导体器件
本申请要求享有基于2004年5月12日提交的日本专利申请2004-141797的优先权，其内容在此并入本申请之内作为参考。
技术领域
本发明涉及用于减少IGBT(绝缘栅双极晶体管)的接通电压(on-voltage)的技术。具体地，本发明涉及用于减少IGBT的接通电压同时将IGBT的饱和电流维持在低水平的技术。
背景技术
IGBT包含第一导电类型的发射区、第一导电类型的漂移区和分开发射区与漂移区的第二导电类型的体区。通过在第二导电类型的体区之内提供第一导电类型的半导体区域，提议了用于减少IGBT的接通电压的技术。这种技术披露于：Proc.of the 6th internat.Symposium onPower Semiconductor Devices & IC’s，Davos，Switzerland.1994.“TrenchGate Emitter Switched Thyristors”M.S.Shekar，J.Korec，B.J.Baliga.p189-194.IEEE Cat.no.94CH3377-9。
图16(a)示意性显示了上述文件中披露的IGBT100的基本部分的横截面图。IGBT100包含：n+型发射区132；p-型体区128，其与发射区132相接触；以及n-型漂移区126，其与体区128相接触，并且通过体区128与发射区132隔离。IGBT100进一步包含沟槽栅极142。沟槽栅极142在分开发射区132和漂移区126的部分处穿过体区128，并且从发射区132延伸至漂移区126。沟槽栅极142经由栅绝缘膜144面对体区128。IGBT100进一步包含n+型半导体区域154，其形成在体区128之内。半导体区域154通过体区128a与发射区132隔离，并且还通过体区128b与漂移区126隔离。体区128a和体区128b在横截面平面(未显示)处相互连接。
p+型体接触区134形成在体区128a上部的左右发射区132之间的区域内。n+型缓冲区124和p+型集电区122按顺序形成在漂移区126之下。发射区132和体接触区134电连接到发射极E。集电区122电连接到集电极C。
IGBT100特征在于包含体区128之内的半导体区域154。半导体区域154从沟槽栅极142中的一个的栅绝缘膜144延伸至沟槽栅极142中的另一个的栅绝缘膜144。半导体区域154还与发射区132、体区128a和128b以及漂移区126隔离。半导体区域154的电位不是由向IGBT100施加的电位直接确定，而是根据周围的环境波动。这种电位状态在本说明书中被称作悬浮(floating)。
当将IGBT100的发射极E接地、向集电极C施加正电压、并且向沟槽栅极142施加正栅压时，面对沟槽栅极142的体区128的部分被转换成n型，并且形成沟道区。电子载流子从发射区132供应，经由被转换成n型的沟道区注入到漂移区126中，并且在缓冲区124中累积。当电子载流子在缓冲区124中累积时，存在缓冲区124和集电区122的接触电位差的减少。结果，从集电区122朝向缓冲区124和漂移区126注入正的空穴载流子，并且发生电导率调制。
已从集电区122注入的正空穴载流子与电子载流子复合并消失，或者经由体区128和体接触区134从发射极E发射。
当在体区128之内提供半导体区域154时，在半导体区域154和体区128b之间形成势垒。这个势垒阻碍了已从集电区122注入的正空穴载流子的流动。这样一来正空穴载流子就在体区128b和漂移区126中累积，并且IGBT100的接通电压降低。
发明内容
本发明要解决的问题
当本发明人更加详细地检查通过使用呈悬浮状态的半导体区域154获得的现象时，他们发现了以下现象。
图16(b)显示了沿着图16(a)的线b-b’(半导体区域154和体区128b之间的边界面129)累积的正空穴载流子浓度的分布。垂直轴显示正空穴载流子浓度，而水平轴则对应于线b-b’。如从图16(b)清楚的那样，正载流子的累积量在远离面对沟槽栅极142的位置中较小。这是由以下原因造成的。沟槽栅极142的电位具有增加呈悬浮状态的半导体区域154的电位的能力。这种能力在远离沟槽栅极142的位置处降低。因此，半导体区域154的电位在接近沟槽栅极142的部分处高，而在远离沟槽栅极142的部分处低。半导体区域154和体区128之间的电位差在远离沟槽栅极142的部分处变小。结果，传统半导体区域154的正空穴载流子累积能力在远离沟槽栅极142的部分处下降。
能够认为通过降低面对沟槽栅极142之间的间隔(也称为间距宽度)，能够有效地克服上面的现象。然而，降低面对沟槽栅极142之间的间隔导致发射区132在半导体基片表面上所占面积增加，并从而存在发射区132在供应电子载流子能力方面的增加。本发明人从他们的研究中发现，因而存在IGBT的饱和电流增加的新问题，并且IGBT能够被容易地破坏。检查到这种现象，本发明人发现，增加半导体区域154的正载流子累积能力而不增加发射区132的面积是重要的。
本发明旨在降低IGBT的接通电压，同时跨越悬浮状态下的半导体区域的宽范围增加载流子累积能力。
解决问题的方法
在本发明中提议了在上述信息的基础上制造的多种IGBT。这些IGBT中的任何一种都能够克服减少接通电压同时将饱和电流维持在低水平的共同问题。
本发明的IGBT包含：第一导电类型的发射区；第二导电类型的体区，其与第一导电类型的发射区相接触；以及第一导电类型的漂移区，其与第二导电类型的体区相接触。漂移区通过第二导电类型的体区与第一导电类型的发射区隔离。IGBT进一步包含栅极。栅极经由栅绝缘膜面对第二导电类型的体区，并且在分开第一导电类型的发射区和第一导电类型的漂移区处，穿过第二导电类型的体区。栅极从第一导电类型的发射区延伸至第一导电类型的漂移区。
除了上述之外，本发明的IGBT还包含第一导电类型的半导体区域和第二电极。第一导电类型的半导体区域形成在第二导电类型的体区之内，并且通过第二导电类型的体区与第一导电类型的发射区和第一导电类型的漂移区隔离。第一导电类型的半导体区域的电位呈悬浮状态。第二电极经由绝缘膜面对至少部分的第一导电类型的半导体区域，并且远离第一导电类型的发射区。亦即，在分开第一导电类型的半导体区域和第一导电类型的发射区的部分处，第二电极没有在第二导电类型的体区中形成反向层(inverted layer)。
第一导电类型的半导体区域可以与栅极的栅绝缘膜相接触，或者可以与其分开地形成。
在前述IGBT的情况下，当向第二电极施加预定电压时，能够增加相对第二电极的第一导电类型的半导体区域的电位。当第一导电类型的半导体区域的电位增加时，第一导电类型的半导体区域和第二导电类型的体区之间的电位差变大，并且形成关于第二导电类型载流子的势垒。势垒阻碍第二导电类型载流子的流动。第二导电类型的载流子因而能够沿着第一导电类型的半导体区域和第一导电类型的漂移区之间存在的第二导电类型的体区的宽范围累积，并且能够减少IGBT的接通电压。此外，优选地在面对栅极之间分布多个第二电极，因而能够跨越宽范围增加第一导电类型的半导体区域的电位。当在面对栅极之间分布多个第二电极时，能够跨越宽范围以很平衡的方式增加第一导电类型的半导体区域的电位。
进而，在前述IGBT中，第二电极没有与第一导电类型的发射区相接触。亦即，在分开第一导电类型的半导体区域和第一导电类型的发射区的部分处，第二电极没有在第二导电类型的体区中形成反向层。结果，没有沿着第二电极供应第一导电类型的载流子。因而能够防止由于饱和电流增加而容易地破坏IGBT的情形。使用本发明，IGBT的接通电压能够由于第二导电类型的载流子的累积量增加而减少，而由饱和电流增加引起的IGBT的破坏同时被防止。
本说明书中的“第一导电类型的载流子”是指“第一导电类型的半导体中的载流子”。类似地，本说明书中的“第二导电类型的载流子”是指“第二导电类型的半导体中的载流子”。例如，在第一导电类型为n型的情况下，第一导电类型的载流子是电子载流子，而第二导电类型的载流子则为正空穴。
优选地，悬浮的第一导电类型的半导体区域与栅绝缘膜相接触。
当第一导电类型的半导体区域与栅绝缘膜相接触时，在第一导电类型的半导体区域之内扩散沿着沟道区从发射区供应的第一导电类型的载流子。利用第一导电类型的半导体区域，朝向体区和漂移区以平面的方式注入第一导电类型的半导体区域之内扩散的第一导电类型的载流子(存在电流路线的增加)。这样一来就能够进一步减少IGBT的接通电压。
优选地，在分开第一导电类型的半导体区域和第一导电类型的漂移区的部分处，第二电极穿过第二导电类型的体区。第二电极可以从第一导电类型的半导体区域延伸至第一导电类型的漂移区，并且可以经由绝缘膜面对第二导电类型的体区。
当向第二电极施加电压时，第二电极所面对的第二导电类型的体区中的位置能够被反向。体区的这个位置在位置被反向之前隔离第一导电类型的半导体区域和第一导电类型的漂移区。结果，沿着反向沟道区朝向第一导电类型的漂移区容易地注入在第一导电类型的半导体区域之内扩散的第一导电类型的载流子。这样一来就能够进一步减少IGBT的接通电压。
在分布多个第二电极的情况下，只有第二电极中的一个可以穿过分开第一导电类型的半导体区域和第一导电类型的漂移区的体区。在这种情况下，同样能够实现上述效果。
使用本发明的IGBT，利用第一导电类型的半导体区域能够累积大量的第二导电类型的载流子。进而，第一导电类型的半导体区域与栅绝缘膜相接触，并且响应第一导电类型的载流子在第一导电类型的半导体区域之内的扩散(电流线路)，因而能够累积更大量的第二导电类型的载流子。使用这些协同效应，使用本发明的IGBT，能够以使用传统构造不能实现的量累积第二导电类型的载流子。
亦即，本发明的IGBT能够具有以下特性。当接通本发明的IGBT时，边界面处累积的第二导电类型的载流子的浓度为8×1015cm-3或更高。这个边界面是第一导电类型的半导体区域和第二导电类型的体区之间的边界面中的一个，并且位于面对第一导电类型的漂移区一侧。
优选地，第二电极和栅极电连接。
在这种情况下，当向栅极施加接通电压时，也向第二电极施加电压。能够获得这样的效果，其中，当IGBT接通时，利用第一导电类型的半导体区域的电位，累积第二导电类型的载流子。
在这种情况下，不需要为第二电极提供分开的电压供应源，并因而能够简化构造。
优选地，第一导电类型的半导体区域的杂质浓度为1×1017cm-3或更低。
当第一导电类型的半导体区域的杂质浓度低时，能够控制闭锁现象。闭锁现象是这样的现象，其中，已过度累积的第二导电类型的载流子经由第一导电类型的发射区释放，使得IGBT的断开不稳定。在本发明中，提供了第二电极，因而能够以很平衡的方式累积第二导电类型的载流子，而不管第一导电类型的半导体区域具有低杂质浓度。在本发明中，利用第二电极能够减少接通电压，同时使用具有低杂质浓度的第一导电类型的半导体区域防止了第二导电类型的载流子的过度累积。因此在本发明中能够获得稳定的断开和低接通电压。
进而，这样的现象是显著的：第一导电类型的半导体区域的杂质浓度越低，从栅极移开的位置处的第二导电类型的载流子的累积量的减少越大。然而，在本发明的IGBT中，由于形成了第二电极，所以即使在这种第一导电类型的半导体区域的杂质浓度为1×1017cm-3或更低的情况下，使用第一导电类型的半导体区域也能够累积第二导电类型的载流子。这样一来就能够判断本发明在第一导电类型的半导体区域的杂质浓度为1×1017cm-3或更低的情况下具有特殊的实用性。
第一导电类型的半导体区域的杂质浓度可以在正交于从第一导电类型的发射区朝向第一导电类型的漂移区延伸的方向的平面之内变化。
通过在第一导电类型的半导体区域中提供杂质浓度低的部分，当断开IGBT时，利用低浓度部分可以快速释放累积的第二导电类型的载流子。这样一来就能够改善IGBT的断开特性。
在第一导电类型的半导体区域的杂质浓度在平面之内变化的情况下，优选地，第一导电类型的半导体区域的高杂质浓度部分位于第一导电类型的发射区和漂移区之间。进一步，优选地，第一导电类型的半导体区域的低杂质浓度部分位于第一导电类型的漂移区和其中没有形成第一导电类型的发射区的第二导电类型的体区的表面之间。
当高杂质浓度部分和低杂质浓度部分具有前述位置关系时，将要通过低杂质浓度部分释放的第二导电类型的载流子没有流入第一导电类型的发射区中，并且被快速地释放到表面上提供的主电极。结果，能够改善IGBT的断开特性，同时防止闭锁现象的发生。
通过限制第一导电类型的发射区的面积，本发明人还已制造了这样的IGBT，其中，能够减少接通电压，同时将IGBT的饱和电流维持在低水平。
亦即，本发明的另一种IGBT包含：第一导电类型的发射区；第二导电类型的体区，所述体区与第一导电类型的发射区相接触；以及第一导电类型的漂移区，所述漂移区与第二导电类型的体区相接触，并且通过第二导电类型的体区与第一导电类型的发射区隔离。本发明的另一种IGBT进一步包含栅极。栅极经由栅绝缘膜面对第二导电类型的体区，并且在分开第一导电类型的发射区和第一导电类型的漂移区的部分处，栅极穿过第二导电类型的体区。栅极从第一导电类型的发射区延伸至第一导电类型的漂移区。除了上述之外，本发明的另一种IGBT还包含第一导电类型的半导体区域。第一导电类型的半导体区域形成在第二导电类型的体区之内，并且通过第二导电类型的体区与第一导电类型的发射区和第一导电类型的漂移区隔离。第一导电类型的半导体区域的电位呈悬浮状态。第一导电类型的半导体区域可以与栅极的栅绝缘膜相接触，或者可以与其分开地形成。
本发明的另一种IGBT具有下述特征：第一导电类型的发射区在半导体基片的表面之内以保持间隔的离散方式与栅绝缘膜相接触。
通过以保持间隔的离散方式提供第一导电类型的发射区，能够调整栅极的间距宽度，而不增加第一导电类型的发射区在半导体基片的表面上所占的面积。即使栅极的间距宽度已被调整得更窄，第一导电类型的发射区在半导体基片的表面上所占的面积也能够维持在预定的量。因此栅极的间距宽度能够被调整得更窄，而不增加第一导电类型的发射区的面积。结果，第二导电类型的半导体区域这样一来就能够具有用于第二导电类型的载流子的累积容量方面的增加，而不存在从第一导电类型的发射区供应的第一导电类型的载流子的量的增加。在本发明中，通过使用以保持间隔的离散方式提供第一导电类型的发射区的简单构造和其中在体区之内提供第一导电类型的半导体区域的构造一起的组合，能够获得这样的IGBT，其中，在接通电压方面有较多的减少，同时将饱和电流维持在低水平。基于新的知识，本发明人发现，在利用具有悬浮电位的第一导电类型的半导体区域的IGBT的情况下，以保持间隔的离散方式提供第一导电类型的发射区极其有效。
优选地，在本发明的另一种IGBT中，具有悬浮电位的第一导电类型的半导体区域与栅绝缘膜相接触。
当第一导电类型的半导体区域与栅绝缘膜相接触时，经由沟道区从发射区供应的第一导电类型的载流子在第一导电类型的半导体区域之内扩散。朝向体区和漂移区利用第一导电类型的半导体区域以平面的方式注入第一导电类型的半导体区域之内扩散的第一导电类型的载流子。这样一来就能够进一步减少IGBT的接通电压。
优选地，在本发明的另一种IGBT中，第一导电类型的发射区形成在面对的一对栅极之间，并且，对于与所述一对中的一个栅极的栅绝缘膜相接触的所述发射区而言，在正交于所述栅绝缘膜和第一导电类型的发射区相接触的平面的方向上，没有与所述一对中的另一个栅极的栅绝缘膜相接触。
在装备有具有上述构造的第一导电类型的发射区的IGBT中，从第一导电类型的发射区供应的第一导电类型的载流子沿着以下路径流向第一导电类型的漂移区。首先，从第一导电类型的发射区供应的第一导电类型的载流子沿着栅绝缘膜流向第一导电类型的半导体区域。这里，部分的第一导电类型的载流子穿过第一导电类型的半导体区域，并且沿着栅绝缘膜流向第一导电类型的漂移区(在本说明书中，这个路径被称为第一沟道)。其他部分的第一导电类型的载流子在第一导电类型的半导体区域之内扩散，并且沿着面对栅极的栅绝缘膜流向第一导电类型的漂移区(在本说明书中，这个路径被称为第二沟道)。亦即，尽管通过具有限制面积的第一导电类型的发射区的面积控制了供应的第一导电类型的载流子的量，但是利用第一导电类型的半导体区域和面对栅极，供应的第一导电类型的载流子能够跨越宽范围流动。当以保持间隔的离散方式形成发射区时，沟道电阻趋于增加。然而，能够以前述构造利用两个沟道，因此能够控制沟道电阻的增加。可以在供应的第一导电类型的载流子流动的同时，将沟道电阻保持为低，而维持大的沟道面积，同时限制从发射区供应的第一导电类型的载流子的量，并且将饱和电流保持在低水平。
优选地，为了有效使用第一导电类型的载流子的流动，在面对的一对栅极之间形成第一导电类型的发射区，以保持间隔的离散方式反复地形成与所述一对中的一个栅极的栅绝缘膜相接触的第一组发射区，以保持间隔的离散方式反复地形成与所述一对中的另一个栅极的栅绝缘膜相接触的第二组发射区，并且在以保持间隔的离散方式所排列的所述第一组所述发射区的排列方向上，所述第一组的所述第一导电类型的发射区与所述第二组的所述第一导电类型的发射区交替的分布着。在这种情况下，半导体基片表面上的第一导电类型的发射区的图案也能够被称为面对栅极之间的栅格形状(或网格形状)。当采用这种构造时，跨越整个半导体基片以很平衡的方式分布第一沟道和第二沟道的组合(存在电流路线的增加)，并且这在减少接通电压方面是有效的。结果，能够显著减少沟道电阻，同时基于饱和电流增加的IGBT的破坏被防止，因此能够获得具有显著减少的接通电压的IGBT。
在以保持间隔的离散方式装备有第一导电类型的发射区的IGBT中，同样，在以下之间存在协同效应：第一导电类型的半导体区域和第二导电类型的体区的边界面处形成的势垒所造成的第二导电类型的载流子的累积，以及作为第一导电类型的载流子跨越第一导电类型的半导体区域扩散的响应的第二导电类型的载流子的累积。结果，能够以用传统构造不能实现的量累积第二导电类型的载流子。
亦即，本发明的IGBT能够具有下述特性：当IGBT接通时，边界面处累积的第二导电类型的载流子的浓度为8×1015cm-3或更高，该边界面是指所述第一导电类型的半导体区域和体区之间的边界面中面对漂移区一侧的边界面。
优选地，对于以保持间隔的离散方式与栅绝缘膜相接触的第一导电类型的发射区而言，其在发射区中的没有与栅绝缘膜相接触的位置处相互连接。
没有与栅绝缘膜相接触的第一导电类型的发射区的部分没有决定性地增加第一导电类型的载流子的供应量，代替地，能够减少与表面上提供的主电极的接触电阻。结果，优选地，没有与栅绝缘膜相接触的第一导电类型的发射区的部分维持其中第一导电类型的载流子的供应量没有决定性地增加的范围之内的尺寸。因此优选地，第一导电类型的发射区在没有与栅绝缘膜相接触的位置处相互连接。这里，“连接”包括第一导电类型的发射区经由另一个第一导电类型的半导体区域连接的情况。这样一来就能够减少接触电阻，并且因而能够减少接通电压。
优选地，半导体基片的表面处暴露的第一导电类型的发射区的面积，为正交于从第一导电类型的发射区朝向第一导电类型的漂移区延伸的方向的平面之内的第一导电类型的半导体区域的面积的50％或更小。
当第一导电类型的发射区的面积被调整到上述范围之内时，能够实现这样的IGBT，其中能够防止饱和电流所造成的破坏，并且其中接通电压极小。
优选地，第一导电类型的半导体区域的杂质浓度为1×1017cm-3或更低。
这样一来就能够防止闭锁现象的发生，同时利用第一导电类型的半导体区域能够累积第二导电类型的载流子。
优选地，第一导电类型的半导体区域的杂质浓度在正交于从第一导电类型的发射区朝向第一导电类型的漂移区延伸的方向的平面之内变化。
通过提供这样的部分，在所述部分中，第一导电类型的半导体区域的杂质浓度被调整得较低，当断开IGBT时，通过所述部分能够快速释放累积的第二导电类型的载流子。结果，能够改善IGBT的断开特性。
优选地，在第一导电类型的半导体区域的杂质浓度在平面之内变化的情况下，第一导电类型的半导体区域的高杂质浓度部分位于第一导电类型的发射区和漂移区之间。进而，优选地，第一导电类型的半导体区域的低杂质浓度部分位于第一导电类型的漂移区和其中没有形成第一导电类型的发射区的第二导电类型的体区的表面之间。
当高杂质浓度部分和低杂质浓度部分具有上述位置关系时，当已断开IGBT时，将要通过低杂质浓度部分释放的第二导电类型的载流子没有流入第一导电类型的发射区中，并且被快速地释放到表面上提供的主电极。结果，能够改善IGBT的断开特性，同时防止了闭锁现象。
本发明的效果
使用本发明，能够使用宽范围的呈悬浮状态的第一导电类型的半导体区域，并且能够累积第二导电类型的载流子。能够减少IGBT的接通电压。
附图说明
图1(a)示意性显示了第一实施例的IGBT的基本部分的横截面图。
图1(b)显示了对应于图1(a)的线b-b’的正空穴载流子的浓度分布。
图2显示了第一实施例的平面表面图案。
图3示意性显示了第一实施例的变型IGBT的平面表面图案。
图4示意性显示了第二实施例的IGBT的基本部分的横截面图。
图5示意性显示了第二实施例的变型1的基本部分的横截面图。
图6示意性显示了第二实施例的变型1的基本部分的透视图。
图7示意性显示了第二实施例的变型2的基本部分的横截面图。
图8示意性显示了第三实施例的基本部分的透视图。
图9显示了第三实施例的电子载流子的流动路径。
图10显示了第三实施例的变型1的基本部分的透视图，并且显示了电子载流子的流动路径。
图11显示了第三实施例的变型2的基本部分的透视图，并且显示了电子载流子的流动路径。
图12显示了第三实施例的不同变型的发射区的平面表面图案的例子。
图13显示了第三实施例的不同变型的发射区的平面表面图案的例子。
图14显示了第三实施例的不同变型的发射区的平面表面图案的例子。
图15显示了第三实施例的变型3的基本部分的透视图，并且显示了电子载流子的流动路径。
图16(a)示意性显示了传统IGBT的基本部分的横截面图。
图16(b)显示了对应于图16(a)的线b-b’的正空穴载流子的浓度分布。
具体实施方式
用于执行本发明的最佳特征
首先，将列举实施例的若干特征。
(第一特征)IGBT包含：第二导电类型(例如p+型)的集电区；集电区上形成的第一导电类型(例如n-型)的漂移区；漂移区上形成的第二导电类型(例如p-型)的体区；体区的表面上选择性地形成的第一导电类型(例如n+型)的发射区；体区的表面上选择性地形成的第二导电类型(例如p+型)的体接触区；以及沟槽栅极，其在分开发射区和漂移区的部分处，经由栅绝缘膜面对体区，其中，具有悬浮电位的第一导电类型(例如n型)的半导体区域形成在体区之内，并且面对悬浮半导体区域的电极从体接触区的表面延伸至悬浮半导体区域，并由绝缘膜覆盖。
(第二特征)面对悬浮半导体区域的电极延伸至漂移区。利用面对悬浮区域的电极的底面，载流子能够在体区和漂移区之间的边界面附近的漂移区中累积。
(第三特征)IGBT包含：第二导电类型(例如p+型)的集电区；集电区上形成的第一导电类型(例如n-型)的漂移区；漂移区上形成的第二导电类型(例如p-型)的体区；体区的表面上选择性地形成的第一导电类型(例如n+型)的发射区；体区的表面上选择性地形成的第二导电类型(例如p+型)的体接触区；以及沟槽栅极，其在分开发射区和漂移区的部分处，经由栅绝缘膜面对体区，其中，具有悬浮电位的第一导电类型(例如n型)的半导体区域形成在体区之内，并且在其中体区的表面的栅极延伸的方向上以不同的间隔形成发射区。
(第四特征)优选地，在第三特征的IGBT中，相邻发射区之间间隔的宽度被调整到1μm到10μm的范围之内。
(第五特征)优选地，在第三特征的IGBT中，发射区的深度被调整到0.1μm到1μm的范围之内。
(第六特征)优选地，在第三特征的IGBT中，第一导电类型的悬浮半导体区域的厚度被调整到0.1μm到1μm的范围之内。能够获得累积第二导电类型载流子(例如正空穴)的效果。更加优选地，半导体区域的厚度被调整到0.3μm到0.5μm的范围之内。从而能够获得第二导电类型载流子的显著累积，并且断开特性也极好。
(第七特征)优选地，在第三特征的IGBT中，体区的深度为4.5μm到5.0μm，栅极的深度近似为5.5μm，并且漂移区的厚度为100μm或更厚。
实施例
下面将参考附图详细描述实施例。下面的描述中使用的IGBT半导体材料主要是硅材料。代替硅材料使用诸如碳化硅、砷化镓、氮化镓等之类的其他半导体材料能够获得同样的操作和效果。
(第一实施例)
图1(a)示意性显示了第一实施例的IGBT11的基本部分的横截面图。
IGBT11包含：第一导电类型(n+型)的发射区32；第二导电类型(p-型)的体区28，其与发射区32相接触；以及第一导电类型(n-型)的漂移区26，其与体区28相接触，并且通过体区28与发射区32隔离。IGBT进一步包含沟槽栅极42。沟槽栅极42在分开发射区32和漂移区26的部分处穿过体区28，并且从发射区32延伸至漂移区26。沟槽栅极42经由栅绝缘膜44面对体区28。例如多晶硅可以用作沟槽栅极42的材料。沟槽栅极42由氧化硅栅绝缘膜44覆盖。经由栅绝缘膜44面对沟槽栅极42的体区28形成沟道区。沟槽栅极42的平面图案是条纹形状。
以下顺次形成在漂移区26之下：第一导电类型(n+型)的第一缓冲区24；以及第二导电类型(p+型)的集电区22。集电区22电连接到集电极C。进而，可以从这个构造中省略缓冲区24。
在发射区32左右侧区域中的体区28a的上部中形成第二导电类型(p+型)的体接触区34。发射区32和体接触区34电连接到发射极E。体区28、发射区32和体接触区34通过例如离子注入方法形成在半导体基片的表面部分。
IGBT11包含体区28之内形成的第一导电类型(n型)的半导体区域52。半导体区域52通过体区28a与发射区32隔离，并且还通过体区28b与漂移区26隔离。进一步，半导体区域52通过栅绝缘膜44与沟槽栅极42隔离，并且其电位具有悬浮状态。能够通过例如外延生长技术、离子注入技术等形成半导体区域52。体区28a和体区28b在横截面平面(未显示)处连接在一起。
此外，IGBT11包含第二电极62，其穿过体接触区34和体区28a，并且到达第一导电类型的半导体区域52。在面对沟槽栅极42之间形成两个第二电极62。图2显示了对应于图1的线II-II的横截面平面。图2显示了IGBT11的表面结构的平面图案。如图2所示，第二电极62的平面图案是平行于沟槽栅极42延伸的条纹形状。
如图1所示，第二电极62经由绝缘膜64面对至少部分的半导体区域52。第二电极62远离发射区32，并且没有与发射区32相接触。第二电极62面对分开体接触区34和半导体区域52的体区28a的部分。能够认为第二电极62没有面对分开发射区32和半导体区域52的体区28的部分。
多晶硅用作用于第二电极62的材料，并且第二电极62被由氧化硅组成的绝缘膜64覆盖。第二电极62经由绝缘膜64面对呈悬浮状态的半导体区域52。第二电极62沿着横截面平面(未显示)电连接到沟槽栅极42，并且通过共同的栅电位调节。第二电极62没有到达半导体区域52的底面。结果，半导体区域52在关于纸平面的左右方向上是连续的。
半导体区域的杂质浓度和厚度被调整到以下值。集电区22的杂质浓度近似为1×1018cm-3，并且厚度近似为0.5μm。缓冲区24的杂质浓度近似为2×1017cm-3，并且厚度近似为0.5μm。漂移区26的杂质浓度近似为1×1014cm-3，并且厚度近似为130μm。体区28b的杂质浓度近似为1×1016cm-3，并且厚度近似为2μm。半导体区域52的杂质浓度近似为4×1016cm-3，并且厚度近似为0.5μm。体区28a的杂质浓度近似为2×1017cm-3，并且厚度近似为2μm。发射区32的杂质浓度近似为1×1020cm-3，并且厚度近似为0.5μm。体接触区34的杂质浓度近似为1×1020cm-3，并且厚度近似为0.7μm。
当将IGBT11的发射极E接地、向集电极C施加正电压(350V)、并且向沟槽栅极42施加正电压(15V)时，面对沟槽栅极42的体区28的部分被转换成n型。沿着被转换成n型的沟道从发射区32朝向漂移区26和缓冲区24注入电子载流子(第一导电类型的载流子)。与此同时，从集电区22朝向缓冲区24和漂移区26注入正空穴载流子(第二导电类型的载流子)，并且发生电导率调制。
当向沟槽栅极42施加栅接通电压时，也向具有共同电位的第二电极62施加栅接通电压(可以***电阻，以便供应的电压可以变化)。于是，面对第二电极62的半导体区域52的悬浮电位随之也增加。悬浮电位的增加在半导体区域52和体区28之间的边界面中产生大的电位差，并且形成关于正空穴载流子的势垒。结果，阻碍了从集电区22注入的正空穴载流子的流动。
图1(b)显示了沿着图1(a)的线b-b’(半导体区域52和体区28b之间的边界面29)累积的正空穴载流子的浓度分布。水平轴对应于线b-b’，而垂直轴则对应于正空穴载流子的浓度。进而，实线11显示了本实施例中的浓度分布，而虚线100则显示了图16中显示的传统构造中的浓度分布。
从图1(b)中清楚的是，正空穴载流子的浓度沿着半导体区域52的宽范围是相同的，并且与传统构造相比，正空穴载流子的浓度大得多。这样一来就减少了IGBT11的接通电压。进一步，在本实施例中，第二电极62也具有物理阻碍正空穴载流子流动的效果。
在IGBT11中，半导体区域52的悬浮电位的增加使从发射区32注入的电子载流子能够在半导体区域52之内扩散。半导体区域52中扩散的电子载流子这样一来就利用半导体区域52朝向体区28b和漂移区26以平面的方式注入，这样一来就大大减少了接通电压。
进一步，电子载流子在半导体区域52中的扩散，作为电子载流子的响应，造成更大量的正载流子在半导体区域52和体区28b之间的边界面29处累积。结果，存在协同效应，其中，正载流子基于半导体区域52和体区28b之间的边界面29处形成的势垒而累积，并且正载流子响应电子载流子在半导体区域52之内的扩散而累积。结果，正空穴载流子能够以用传统构造不能实现的量累积。具体地，当IGBT11接通时，正空穴载流子在半导体区域52和体区28b之间的边界面29处累积到8×1015cm-3或更高。
进而，通过增加半导体区域52和体区28b之间边界面29处的正空穴载流子浓度，体区28b和漂移区26之间边界面27处的正空穴载流子浓度与传统构造相比也能够大量增加。具体地，正空穴载流子在体区28b和漂移区26之间的边界面27处累积到8×1015cm-3或更高。使用IGBT11，即使在体区和漂移区之间的边界面处(这在传统构造中是在正空穴载流子浓度方面存在最大下降的位置)，也可以获得增加正空穴载流子浓度的效果。结果，使用IGBT11，由于可以既在漂移区26处又在体区28b处增加正空穴载流子浓度，所以能够大大减少接通电压。进一步，通过计算构成元素的形状、杂质浓度等，能够发现IGBT11接通时的正空穴载流子浓度。这例如利用来自Synopsys的器件仿真器DESSIS等能够发现。
远离发射区32形成IGBT11的第二电极62的绝缘膜64。结果，电子载流子没有沿着第二电极62注入。可以认为在电子载流子的供应量增加和IGBT的饱和电流值增加之间存在密切关系。然而，在本实施例中，尽管形成了第二电极62，电子载流子的供应量基本上也没有增加。如果沟槽栅极42的间距宽度被设置得与传统构造中的间距宽度相同，则发射极32的面积没有增加。结果，避免了饱和电流值过度增加的情形。由于能够防止发生闭锁现象，所以避免了IGBT的损坏。
使用IGBT11，给出下述例子，其中，半导体区域52在关于纸平面的左右侧与栅绝缘膜44相接触。然而，在半导体区域52远离栅绝缘膜44的情况下，同样能够增加正载流子在半导体区域中的累积量并降低接通电压。
进而，IGBT11的另一个特性是其当悬浮半导体区域52的杂质浓度低于传统构造的杂质浓度时被利用的能力。在传统构造中，累积的正载流子的量当半导体区域52具有低杂质浓度时降低，并且没有减少接通电压。与此同时，如果增加半导体区域52的杂质浓度以增加正载流子的累积量，则发生闭锁现象，并且断开变得不可能。
在本实施例中，即使当半导体区域52具有低杂质浓度时，正空穴载流子的累积也沿着半导体区域52的宽范围相同，因此能够减少接通电压。进一步，由于低浓度，能够控制闭锁现象的发生。如果杂质浓度为1×1017cm-3或更低，则能够减少接通电压而不发生闭锁现象。
进一步，当断开时，IGBT11的第二电极62能够将悬浮半导体区域52的电位带到0V附近。结果，能够实现可靠的断开操作。
(第一实施例的变型)
图3示意性显示了第一实施例的变型的IGBT的平面表面图案。如图2所示，第一实施例的IGBT11具有条纹形状，其中，第二电极62和沟槽栅极42以平行的方式延伸。然而，在变型中，以点的形状形成第二电极62。第二电极62的形状和位置关系被如此调整，以致于第二电极62中的一个的绝缘膜64和栅绝缘膜44之间的距离L1基本上与到面对第二电极62的距离L2和L3相同。更加具体地，第二电极62的形状和位置关系被如此调整，以致于从悬浮半导体区域52(未显示)的任意位置到相邻栅绝缘膜44的距离或者到第二电极62的绝缘膜64的距离小于预定值。这里，预定值是允许以下的范围内的距离：在向沟槽栅极42和第二电极62施加栅接通电压之后，在悬浮半导体区域52的任意位置处提高悬浮电位，并且能够形成对正空穴载流子的势垒。正空穴载流子这样一来就能够沿着悬浮半导体区域52的宽范围累积，并且能够减少接通电压。
进一步，当以点的形状形成第二电极62时，与以条纹形状形成第二电极62的情况下相比，更加可以防止覆盖第二电极62的绝缘膜64增加。因此可以控制基于绝缘膜64增加的栅-集电容量(gate-collectorcapacity)增加。这样一来，尽管提供了第二电极62，切换特性也没有恶化，并且能够有效地减少接通电压。
(第二实施例)
图4示意性显示了第二实施例的IGBT12的横截面图。在构造与第一实施例相同的地方，向其应用相同的数字，并且省略其描述。
IGBT12特征在于第二电极63到达漂移区26。结果，第二电极63经由绝缘膜65面对分开悬浮半导体区域52和漂移区26的体区28b的部分。进一步，第二电极63没有分开在纸平面的左右方向上延伸的半导体区域52。半导体区域52沿着横截面平面(未显示)连续。具体地，例如在垂直于纸平面的方向上以保持间隔的离散方式形成第二电极63，并且在这些离散的间隔之间连续地形成半导体区域52。
当接通IGBT12时，呈悬浮状态的半导体区域52的悬浮电位增加，正空穴载流子在半导体区域52和体区28b之间的边界面处累积，并且接通电压减少。进而，通过向第二电极63施加电位，面对第二电极63的位置能够被转换成n型，这些第二电极63处在分开半导体区域52和漂移区26的体区28b之内。已从发射区32注入并且在半导体区域52之内扩散的电子载流子经由这些反向沟道(称为第二沟道。其详细描述在第三实施例中)朝向漂移区26容易地注入(存在电流路线的增加)。结果，减少了IGBT12的接通电压。半导体区域52之内扩散的电子载流子利用第二沟道朝向漂移区26容易地注入，并且半导体区域52之内扩散的电子载流子的浓度也增加。当电子载流子在半导体区域52中的浓度增加时，半导体区域52和体区28b之间的边界面29处累积的正空穴载流子的浓度也相应增加。因此大大减少了IGBT12的接通电压。
本实施例的第二电极63的底面形成在漂移区26的顶面附近。结果，正空穴载流子能够通过第二电极63的底面物理累积。体区28b和漂移区26之间的边界面附近的正空穴载流子的浓度通常有显著减少。然而，使用本实施例，可以增加这个位置处的正空穴载流子浓度。与没有提供第二电极63的情况相比，提供第二电极63，在体区28b和漂移区26之间的边界面附近，造成了正空穴载流子浓度的至少一个小数点的增加。具体地，当没有提供第二电极63时，正空穴载流子浓度为2×1015cm-3～8×1015cm-3，而通过提供第二电极63，这增加到8×1016cm-3。在本实施例中存在接通电压的极大减少。
本实施例在涉及制造的地方也是有益的。第二电极63和沟槽栅极42具有相同的深度，因此能够利用相同的制造步骤形成两者。例如，如果通过活性离子蚀刻从半导体基片的表面形成各向异性的沟槽，则能够同时形成第二电极63和沟槽栅极42。如果利用掩模，其中适当调整沟槽宽度、沟槽之间的间隔等，则能够形成第二电极63和沟槽栅极42而不增加步骤的数目。通过利用与传统情况相同的制造步骤，能够简单地实现本实施例的IGBT12。
使用IGBT12，同样可以通过以点的形状形成第二电极63，控制栅-集电容量的增加。可以采用其中切换特性的恶化被防止的结构。
(第二实施例的变型1)
图5示意性显示了IGBT13的基本部分的横截面图，所述IGBT13是第二实施例的变型。
如图5所示，第二电极66没有从半导体基片的表面延伸。第二电极66嵌入在半导体基片之内。每个第二电极66经由绝缘膜68面对悬浮半导体区域52。第二电极66还面对分开半导体区域52和漂移区26的体区28b的部分。因此，如同上面的实施例那样，可以增加正空穴载流子的累积和电子载流子的注入，并且能够显著减少接通电压。使用IGBT13，能够将体接触区34保持为宽，因此当断开IGBT13时，正空穴载流子的释放能够快速发生。IGBT13具有快速切换速度，因此具有实用性。
进而，优选地，至少部分的第二电极66延伸至半导体基片的表面，以便电压被供应给这些第二电极66。这在图6的基本部分的透视图中示意性显示。图6中的前表面对应于图5的横截面。进一步，图6的右表面的上部被显示为剖视图。
如图6所示，至少部分的第二电极66(在这个透视图中，这是朝向半导体基片的内部设置的部分)延伸以便穿过体区28a和体接触区34。第二电极66在暴露于半导体基片表面处的位置(用数字67表示)处电连接到沟槽栅极42。结果，向第二电极66施加与沟槽栅极42的电压共同的电压。这样一来就在接通IGBT之后接通第二电极66，并且能够减少接通电压。
进而，为第二电极66所采用的形状能够显著减少覆盖第二电极66的绝缘膜68的增加量。因此，使用IGBT13，可以显著控制覆盖第二电极66的绝缘膜68的增加所造成的栅-集电容量的增加。因此，没有由于提供第二电极66而切换特性恶化，并且能够有效地减少接通电压。
(第二实施例的变型2)
图7示意性显示了IGBT14的基本部分的横截面图，所述IGBT14是第二实施例的另一个变型。
在IGBT14中，沿着正交于其中接合发射区32和漂移区26的方向(关于页面从顶部到底部)的平面，半导体区域52的杂质浓度不同。半导体区域52包含高浓度部分52a和低浓度部分52b。高浓度部分52a位于发射区32和漂移区26之间。低浓度部分52b位于体接触区34和漂移区26之间。
由于提供了低浓度部分52b，当已断开IGBT14时，利用低浓度部分52b，能够快速释放已累积的正空穴载流子。进而，低浓度部分52b和体接触区34的位置关系上下相同，因此利用低浓度部分52b释放的正空穴载流子没有流入到发射区32，并且正空穴载流子能够经由体接触区34被快速释放到发射极E。这样一来就能够控制闭锁现象的发生，同时改善IGBT14的断开特性。
此外，尽管提供了低浓度部分52b，但是第二电极63所造成的正空穴载流子的累积效果允许获得低接通电压。
(第三实施例)
图8示意性显示了第三实施例的IGBT15的透视图。
使用IGBT15，发射区33在半导体基片表面上所占的面积被限制，以便减少接通电压，同时维持低饱和电流值。这里，发射区33的面积是指其相邻于栅绝缘膜44的邻近部分。更加具体地，发射区33的面积是指这样的发射区33范围的面积，其对应于当向沟槽栅极42施加栅接通电压时，直接在体区28之下形成的沟道区。尽管沟道区的尺寸根据栅接通电压而变化，但是沟道区通常在从栅绝缘膜44的侧面0.1μm之内的范围内。结果，发射区33的面积存在于从栅绝缘膜44的侧面0.1μm之内的范围内。使用IGBT15，沟槽栅极42之间的区域所占面积的比例被限制。如稍后将描述的那样，通过以下手段常常可以减少与发射极E的接触电阻：代替限制发射区33的面积，将其没有对应于沟道区的范围保持为宽。
发射区33在半导体基片表面上以保持间隔的离散方式与栅绝缘膜44相接触。发射区33沿着沟槽栅极42延伸的方向(纵向方向)以保持间隔的离散方式与栅绝缘膜44相接触。发射区33之间的宽度La被调整到1～10μm的范围内。发射区33的深度Lb被调整到0.1～1μm的范围内。
因为以保持间隔的离散方式提供发射区33，所以可以调整沟槽栅极42的间距宽度，而不增加发射区33在半导体基片表面上所占的面积(如上所述，这是指对应于沟道区的范围的面积)。即使沟槽栅极42的间距宽度被调整得更窄，也能够将发射区33的面积维持在预定的量。这样一来，通过将沟槽栅极42的间距宽度调整得更窄而不增加发射区33的面积，就可以增加半导体区域52的正空穴载流子累积容量，同时防止从发射区33供应的电子载流子的量减少。当半导体区域52的正空穴载流子累积容量增加时，大量的正空穴载流子能够累积在半导体区域52和体区28b之间的边界面29处。进而，由于存在半导体区域52和体区28b之间的边界面29处累积的大量的正空穴载流子，所以大量的正空穴载流子也能够累积在体区28b和漂移区26之间的边界面27处。这样一来就能够显著减少IGBT15的接通电压。进一步，当发射区33之间间隔的宽度La被调整到1μm或更宽的范围内时，可以将供应的电子载流子的量保持为低。由于当发射区33之间的宽度La太大时担心使沟道电阻恶化，所以优选地，发射区33之间间隔的宽度La被调整到10μm之内的范围。当发射区33的深度Lb被调整到0.1～1μm的范围内时，发射区33的电子载流子供应容量减少，因此能够将供应的电子载流子的量保持为低。
使用IGBT15，接通电压能够由于累积的正空穴载流子的量增加而减少，同时饱和电流值的增加所造成IGBT15的破坏被防止。
进而，发射区33的面积强烈影响饱和电流值。悬浮半导体区域52的面积(正交于其中接合发射区33和漂移区26的方向的平面之内的面积)强烈影响累积的正空穴载流子的量。使用具有这两个特性的IGBT，可以建立发射区33的面积和悬浮半导体区域52的面积之间的关系。亦即，优选地，发射区33的面积为悬浮半导体区域52的面积的50％或更小。更加优选地，面积在10～30％的范围内。在这种情况下，能够防止饱和电流值的增加所造成的破坏，并且能够获得具有极小接通电压的IGBT。进一步，尽管最优值根据芯片尺寸、沟槽栅极的数目和形状等而变化，但是通过将范围调整到上述数值之内，通常能够获得具有杰出特性的IGBT。
进而，使用IGBT15，还执行降低沟道电阻的措施。没有形成发射区33以在正交于沟槽栅极42的纵向方向的方向上相互面对。在发射区33的面与第一沟槽栅极42的栅绝缘膜44直接相接触地方的相对方向上，这个发射区33没有与第二沟槽栅极42的栅绝缘膜44相接触。亦即，与第一沟槽栅极42的栅绝缘膜44相接触的发射区33没有与第二沟槽栅极42的栅绝缘膜44相接触。进一步，在IGBT15中以重复的方式形成发射区33。以重复的方式形成与第一沟槽栅极42的栅绝缘膜44相接触的发射区33，并且以重复的方式形成与第二沟槽栅极42的栅绝缘膜44相接触的发射区33。第一发射区33的组和第二发射区33的组关于它们重复地形成的方向交替地形成。在这种情况下，发射区33在半导体基片表面上的图案为面对沟槽栅极42之间的栅格形状(或网格形状)。
图9显示了从发射区33供应的电子载流子的流动路径。应当注意IGBT15的部分已被剖开。
从发射区33供应的电子载流子沿着以下路径流向漂移区26。首先，从发射区33供应的电子载流子沿着栅绝缘膜44流向半导体区域52。这里，部分的电子载流子穿过半导体区域52，并且沿着栅绝缘膜44流向漂移区26(箭头A的方向：称为第一沟道)。其他部分的电子载流子在半导体区域52之内扩散，并且沿着面对沟槽栅极42的栅绝缘膜44流向漂移区26(箭头B的方向：称为第二沟道)。亦即，尽管供应的电子载流子的量由具有限制面积的发射区33的面积控制，但是利用半导体区域52和面对沟槽栅极42，供应的电子载流子能够跨越宽范围流动。可以在供应的电子载流子流动的同时，将沟道电阻保持为低，同时限制供应的电子载流子的量，并且将饱和电流值保持为低。当以保持间隔的离散方式形成发射区33时，沟道电阻随着沟道面积减少而趋于增加。然而，在IGBT15的情况下，通过利用沿着半导体区域52的路径和第二沟道B，能够控制沟道电阻的增加。具体地，当在和沟槽栅极42延伸的方向正交的方向上，发射区33具有与栅绝缘膜44相接触的部分和不与栅绝缘膜44相接触的部分，如同IGBT15的情况那样时，第一沟道A和第二沟道B被以协同的方式利用，因此在沟道电阻的增加方面存在显著的控制。进而，以IGBT15的方式有效使用第二沟道，因此半导体区域52之内扩散的电子载流子的浓度有所增加。半导体区域52和体区28b之间的边界面29处的正空穴载流子的浓度也响应电子载流子的量增加而增加。本实施例成功地将正空穴载流子的浓度增加到用传统构造不能实现的量，亦即8×1015cm-3或更高。
当利用本构造时，可以控制沟道电阻的增加，同时防止饱和电流值的增加所造成的IGBT15的破坏，并且由于正空穴载流子在半导体区域52中的累积，能够获得接通电压已显著减少的IGBT15。
(第三实施例的变型1)
图10示意性显示了IGBT16的基本部分的透视图，所述IGBT16是第三实施例的变型。
在IGBT16中，发射区35在没有与栅绝缘膜44相接触的位置处接合。可选择地，发射区35在除了对应于沟道区范围之外的位置处接合。
没有与栅绝缘膜44相接触的发射区35的部分没有决定性地增加电子载流子的供应量。代替地，能够减少与表面上提供的发射极的接触电阻。结果，优选地，没有与栅绝缘膜44相接触的发射区35的部分，维持其中没有决定性地增加电子载流子的供应量的范围之内的尺寸。因此优选地，发射区35在没有与栅绝缘膜44相接触的位置处接合。这样一来就能够减少接触电阻，因此能够减少接通电压。
(第三实施例的变型2)
图11示意性显示了IGBT17的基本部分的透视图，所述IGBT17是第三实施例的另一个变型。
在IGBT17中，在面对沟槽栅极42之间接合发射区36。在沟槽栅极42延伸的方向上重复发射区36和体接触区34的组合。
在IGBT17中，同样地，接合没有与栅绝缘膜44相接触的发射区36的部分，并因而能够减少发射区35和表面上提供的发射极之间的接触电阻。
进一步，在IGBT17中，从发射区36供应的电子载流子在半导体区域52之内扩散，并且注入到漂移区26中。由于这样一来就能够利用第二沟道，所以当供应的电子载流子在流动时，能够将沟道电阻保持为低，因此能够获得具有显著减少的接通电压的IGBT17。
(第三实施例的其他变型)
图12、13和14示意性显示了第三实施例的发射区的其他变型的平面图案。能够采用各种构造的平面图案以限制发射区的面积，并且能够采用除了下面显示的那些之外的构造。如果以保持间隔的离散方式提供发射区，则能够获得与上面给出的例子中相同的操作和效果。
在图12的IGBT中，仅在沟槽栅极42侧面的一侧提供发射区37。没有提供发射区37以与面对沟槽栅极42的栅绝缘膜44相接触。
在图13的IGBT中，在左右栅绝缘膜44的侧面以保持间隔的离散方式提供发射区38。部分的发射区38在与沟槽栅极42延伸的方向正交的方向上面对部分的其他发射区38。部分的发射区38在与沟槽栅极42延伸的方向正交的方向上没有面对部分的其他发射区38。
在图14的IGBT中，与栅绝缘膜44中的一个相接触的发射区39和与面对栅绝缘膜44相接触的发射区39接合。在沟槽栅极42延伸的方向上重复这种组合。
(第四实施例)
图15示意性显示了第四实施例的IGBT18的基本部分的透视图。
第三实施例及其变型的构造是这样的构造，其中，条纹状的沟槽栅极的间距宽度窄。当采用这种构造时，存在下述关切：切换特性会受到基于栅绝缘膜的量增加的栅-集电容量增加的影响。使用IGBT18，提议了对这个问题提供对策的构造。
在IGBT18中，沟槽栅极46不具有条纹形状，并且以复杂的图案形成。在IGBT18中，沟槽栅极46中的每一个形成环，并且这些在半导体基片表面上以点的形状形成。在IGBT18中，沟槽栅极46的形状和位置关系被如此调整，以致于形成环的沟槽栅极46之内的从一个栅绝缘膜48到面对栅绝缘膜48的距离L4，基本上和一个沟槽栅极46的栅绝缘膜48与另一个沟槽栅极46的栅绝缘膜48之间的距离L5与L6相同。更加具体地，沟槽栅极46的形状和位置关系被如此调整，以致于从悬浮半导体区域52的任意位置到相邻栅绝缘膜48的距离小于预定值。这里，预定值是允许以下的范围内的距离：在向沟槽栅极46施加栅接通电压之后，在悬浮半导体区域52的任意位置处提高悬浮电位，并且能够形成对正空穴载流子的势垒。正空穴载流子这样一来就能够沿着悬浮半导体区域52的宽范围累积，并且能够减少接通电压。
进一步，使用这种方法，使用沟槽栅极46的形状和位置关系，与以条纹形状形成沟槽栅极的情况下相比，更加可以防止栅绝缘膜48的增加。因此可以控制栅绝缘膜48的增加所造成的栅-集电容量增加。这样一来，尽管面对沟槽栅极46宽度窄，切换特性也没有恶化，并且能够有效地减少接通电压。
发射区31提供在形成环的沟槽栅极46之内。发射区31在一个方向上与沟槽栅极46的栅绝缘膜44相接触，并且在与其相对的方向上没有与沟槽栅极46的栅绝缘膜44相接触。结果，在形成环的沟槽栅极46之内，从发射区31供应的电子载流子利用第二沟道B朝向漂移区26以平面的方式供应。在IGBT18中，没有向形成环的沟槽栅极46的外部提供体接触区34。形成环的沟槽栅极46的外部因此具有悬浮状态，并且正空穴载流子的累积极其有效。
上面详细描述了本发明的特定例子，但是这些例子仅是示意性的，并且没有在专利权利要求的范围上设限。专利权利要求中描述的技术同样包含对上述特定例子的各种改变和修改。
例如，在第三实施例、其变型以及第四实施例中，可以在半导体区域52中提供具有高杂质浓度的部分和具有低杂质浓度的部分。当断开器件时，利用低浓度部分能够释放正空穴载流子。
可选择地，在第三实施例及其变型中，可以在沟槽栅极42之间提供第二电极。这样一来更多的正空穴载流子就能够有效地累积。
可选择地，可以在第四实施例中的L5和L6所显示的范围内形成发射区31。这样一来就能够将更多的电子载流子供应到元件中。
进而，本说明书和附图中解释的技术要素或单独或通过各种组合提供了技术值和实用性。在提交权利要求时，本发明并不限于描述的组合。进一步，本说明书和附图所显示的例子的目的是要同时满足多个目标，并且满足那些目标中的任何一个都为本发明给出了技术值和实用性。

Claims (20)

1.一种IGBT，包含：
第一导电类型的发射区；
第二导电类型的体区，所述体区与所述第一导电类型的发射区相接触；
第一导电类型的漂移区，所述漂移区与所述第二导电类型的体区相接触，并且通过所述第二导电类型的体区与所述第一导电类型的发射区隔离；
栅极，其经由栅绝缘膜面对所述第二导电类型的体区，在分开所述第一导电类型的发射区和所述第一导电类型的漂移区的部分处，所述栅极穿过所述第二导电类型的体区，并且从所述第一导电类型的发射区延伸至所述第一导电类型的漂移区；
第一导电类型的半导体区域，其具有悬浮电位，所述半导体区域形成在所述第二导电类型的体区之内，并且通过所述第二导电类型的体区与所述第一导电类型的发射区和所述第一导电类型的漂移区隔离；以及
第二电极，其经由绝缘膜面对至少部分的所述第一导电类型的半导体区域，并且在分开所述第一导电类型的半导体区域和所述第一导电类型的发射区的部分，没有面对所述第二导电类型的体区。
2.根据权利要求1所述的IGBT，其中，所述第一导电类型的半导体区域与所述栅绝缘膜相接触。
3.根据权利要求2所述的IGBT，其中，在分开所述第一导电类型的半导体区域和所述第一导电类型的漂移区的部分处，所述第二电极穿过所述第二导电类型的体区，从所述第一导电类型的半导体区域延伸至所述第一导电类型的漂移区，并且经由所述绝缘膜面对所述第二导电类型的体区。
4.根据权利要求2或3所述的IGBT，其中，当IGBT接通时，边界面处累积的第二导电类型的载流子的浓度为8×1015cm-3或更高，所述边界面处是指所述第一导电类型的半导体区域和所述体区之间的边界面中面对所述漂移区的一侧的边界面。
5.根据权利要求1到4中任何一项所述的IGBT，其中，所述第二电极和所述栅极电连接。
6.根据权利要求1到5中任何一项所述的IGBT，其中，所述第一导电类型的半导体区域的杂质浓度为1×1017cm-3或更低。
7.根据权利要求1到5中任何一项所述的IGBT，其中，在正交于从所述第一导电类型的发射区朝向所述第一导电类型的漂移区延伸的方向的平面之内，所述第一导电类型的半导体区域的杂质浓度变化。
8.根据权利要求7所述的IGBT，其中，所述第一导电类型的半导体区域的高杂质浓度部分位于所述第一导电类型的发射区和所述第一导电类型的漂移区之间，而所述第一导电类型的半导体区域的低杂质浓度部分则位于所述第一导电类型的漂移区和其中没有形成所述第一导电类型的发射区的所述第二导电类型的体区的表面之间。
9.根据权利要求1到8中任何一项所述的IGBT，其中，所述第一导电类型的发射区在半导体基片的表面之内以保持间隔的离散方式与所述栅绝缘膜相接触。
10.一种IGBT，包含：
第一导电类型的发射区；
第二导电类型的体区，所述体区与所述第一导电类型的发射区相接触；
第一导电类型的漂移区，所述漂移区与所述第二导电类型的体区相接触，并且通过所述第二导电类型的体区与所述第一导电类型的发射区隔离；
栅极，其经由栅绝缘膜面对所述第二导电类型的体区，在分开所述第一导电类型的发射区和所述第一导电类型的漂移区的部分处，所述栅极穿过所述第二导电类型的体区，并且从所述第一导电类型的发射区延伸至所述第一导电类型的漂移区；以及
第一导电类型的半导体区域，其具有悬浮电位，所述半导体区域形成在所述第二导电类型的体区之内，并且通过所述第二导电类型的体区与所述第一导电类型的发射区和所述第一导电类型的漂移区隔离，
其中，所述第一导电类型的发射区在半导体基片的表面之内以保持间隔的离散方式与所述栅绝缘膜相接触。
11.根据权利要求10所述的IGBT，其中，所述第一导电类型的半导体区域与所述栅绝缘膜相接触。
12.根据权利要求11所述的IGBT，其中，所述第一导电类型的发射区形成在面对的一对栅极之间，
并且，对于与所述一对中的一个栅极的栅绝缘膜相接触的所述发射区而言，在正交于所述栅绝缘膜和所述第一导电类型的发射区相接触的平面的方向上，没有与所述一对中的另一个栅极的栅绝缘膜相接触。
13.根据权利要求12所述的IGBT，其中，所述第一导电类型的发射区形成在面对的一对栅极之间，
以保持间隔的离散方式反复地形成与所述一对中的一个栅极的栅绝缘膜相接触的第一组所述发射区，以保持间隔的离散方式反复地形成与所述一对中的另一个栅极的栅绝缘膜相接触的第二组所述发射区，并且，在以保持间隔的离散方式所排列的所述第一组所述发射区的排列方向上，所述第一组的所述第一导电类型的发射区与所述第二组的所述第一导电类型的发射区交替的分布着。
14.根据权利要求11到13中任何一项所述的IGBT，其中，当IGBT接通时，边界面处累积的第二导电类型的载流子的浓度为8×1015cm-3或更高，所述边界面是指所述第一导电类型的半导体区域和所述体区之间的边界面中面对所述漂移区的一侧的边界面。
15.根据权利要求10到14中任何一项所述的IGBT，其中，对于以保持间隔的离散方式与所述栅绝缘膜相接触的所述第一导电类型的发射区而言，其在所述发射区中的没有与所述栅绝缘膜相接触的位置处相互连接。
16.根据权利要求10到15中任何一项所述的IGBT，其中，所述半导体基片的表面处暴露的所述第一导电类型的发射区的面积，为所述第一导电类型的半导体区域在正交于从所述第一导电类型的发射区朝向所述第一导电类型的漂移区延伸的方向的平面之内的面积的50％或更小。
17.根据权利要求10到16中任何一项所述的IGBT，其中，所述第一导电类型的半导体区域的杂质浓度为1×1017cm-3或更低。
18.根据权利要求10到16中任何一项所述的IGBT，其中，在正交于从所述第一导电类型的发射区朝向所述第一导电类型的漂移区延伸的方向的平面之内，所述第一导电类型的半导体区域的杂质浓度变化。
19.根据权利要求18所述的IGBT，其中，所述第一导电类型的半导体区域的高杂质浓度部分位于所述第一导电类型的发射区和所述第一导电类型的漂移区之间，而所述第一导电类型的半导体区域的低杂质浓度部分则位于所述第一导电类型的漂移区和其中没有形成所述第一导电类型的发射区的所述第二导电类型的体区的表面之间。
20.根据权利要求10到19中任何一项所述的IGBT，进一步包含第二电极，其经由绝缘膜面对至少部分的所述第一导电类型的半导体区域，其中，在分开所述第一导电类型的半导体区域和所述第一导电类型的发射区的部分，所述第二电极没有面对所述第二导电类型的体区。
CNB2005800147715A 2004-05-12 2005-05-12 半导体器件 Expired - Fee Related CN100514675C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004141797 2004-05-12
JP141797/2004 2004-05-12

Publications (2)

Publication Number Publication Date
CN1950947A true CN1950947A (zh) 2007-04-18
CN100514675C CN100514675C (zh) 2009-07-15

Family

ID=35320479

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800147715A Expired - Fee Related CN100514675C (zh) 2004-05-12 2005-05-12 半导体器件

Country Status (6)

Country Link
US (1) US7423316B2 (zh)
EP (1) EP1760790B1 (zh)
JP (1) JP5087272B2 (zh)
KR (1) KR100830982B1 (zh)
CN (1) CN100514675C (zh)
WO (1) WO2005109521A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054859A (zh) * 2009-10-29 2011-05-11 英飞凌科技奥地利有限公司 双极型半导体器件和制造方法
CN102347356A (zh) * 2010-07-27 2012-02-08 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN102420242A (zh) * 2010-09-24 2012-04-18 株式会社东芝 半导体装置
CN102714217A (zh) * 2010-01-04 2012-10-03 株式会社日立制作所 半导体装置及使用半导体装置的电力转换装置
CN103489907A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种绝缘栅双极型晶体管
CN103843142A (zh) * 2011-09-28 2014-06-04 丰田自动车株式会社 Igbt及其制造方法
CN104078497A (zh) * 2013-03-28 2014-10-01 深圳市力振半导体有限公司 一种功率场效应晶体管器件的结构
CN104157648A (zh) * 2010-07-27 2014-11-19 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN104347689A (zh) * 2013-07-31 2015-02-11 万国半导体股份有限公司 双沟槽-栅极绝缘栅双极晶体管结构
CN104485328A (zh) * 2013-01-17 2015-04-01 英飞凌科技股份有限公司 带有igbt单元和去饱和沟道结构的半导体器件
CN105702718A (zh) * 2014-12-12 2016-06-22 丰田自动车株式会社 反向导通绝缘栅双极性晶体管
US9859408B2 (en) 2015-10-22 2018-01-02 Infineon Technologies Ag Power semiconductor transistor having fully depleted channel region
CN111211169A (zh) * 2020-02-26 2020-05-29 无锡新洁能股份有限公司 屏蔽型igbt结构及其制造方法
CN113421919A (zh) * 2021-05-28 2021-09-21 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管、制作方法、功率器件及电子设备
WO2022205556A1 (zh) * 2021-03-29 2022-10-06 无锡锡产微芯半导体有限公司 绝缘栅双极型晶体管装置及其制备方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423316B2 (en) 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
DE102007003812B4 (de) * 2007-01-25 2011-11-17 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
JP5443670B2 (ja) * 2007-02-20 2014-03-19 株式会社豊田中央研究所 半導体装置とその製造方法
JP2008227251A (ja) 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
JP5056147B2 (ja) * 2007-05-10 2012-10-24 株式会社デンソー 半導体装置
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP4952638B2 (ja) * 2008-04-07 2012-06-13 トヨタ自動車株式会社 半導体素子と半導体装置とその駆動方法
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
JP5261137B2 (ja) * 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置
DE102009000249A1 (de) * 2009-01-15 2010-07-29 Zf Friedrichshafen Ag Getriebesteuerungseinrichtung
JP4857353B2 (ja) * 2009-03-02 2012-01-18 株式会社日立製作所 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
US8264033B2 (en) * 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
DE102009055328B4 (de) * 2009-12-28 2014-08-21 Infineon Technologies Austria Ag Halbleiterbauelement mit einer Emittersteuerelektrode und IGBT eine solche aufweisend
JP5604892B2 (ja) * 2010-02-10 2014-10-15 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5510404B2 (ja) 2011-07-11 2014-06-04 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
US8829609B2 (en) 2011-07-28 2014-09-09 Stmicroelectronics S.R.L. Insulated gate semiconductor device with optimized breakdown voltage, and manufacturing method thereof
US9608071B2 (en) 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method
JP2014075483A (ja) * 2012-10-04 2014-04-24 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
US9219138B2 (en) 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
KR101420528B1 (ko) * 2012-12-07 2014-07-16 삼성전기주식회사 전력 반도체 소자
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
WO2014162498A1 (ja) * 2013-04-02 2014-10-09 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP5698302B2 (ja) * 2013-04-25 2015-04-08 株式会社日立製作所 半導体装置
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
CN105531826A (zh) * 2013-09-20 2016-04-27 Abb技术有限公司 功率半导体装置
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
JP6279927B2 (ja) * 2014-02-17 2018-02-14 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
JP6320808B2 (ja) * 2014-03-19 2018-05-09 富士電機株式会社 トレンチｍｏｓ型半導体装置
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
JP6221922B2 (ja) 2014-04-25 2017-11-01 トヨタ自動車株式会社 半導体装置の製造方法
JP6256192B2 (ja) * 2014-05-26 2018-01-10 トヨタ自動車株式会社 半導体装置
JP5808842B2 (ja) * 2014-06-18 2015-11-10 ローム株式会社 半導体装置
US9935126B2 (en) 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
US9536999B2 (en) 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
JP6192686B2 (ja) 2015-07-02 2017-09-06 株式会社豊田中央研究所 半導体装置
CN107251233B (zh) * 2015-09-16 2021-04-06 富士电机株式会社 半导体装置
CN107636836B (zh) * 2015-12-11 2020-11-27 富士电机株式会社 半导体装置
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
US9768247B1 (en) 2016-05-06 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device having improved superjunction trench structure and method of manufacture
DE112017000689T5 (de) * 2016-09-14 2018-10-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren dafür
US10636877B2 (en) 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
CN106920846A (zh) * 2017-02-21 2017-07-04 深圳深爱半导体股份有限公司 功率晶体管及其制造方法
WO2018215727A1 (en) 2017-05-25 2018-11-29 Dynex Semiconductor Limited A semiconductor device
US10388726B2 (en) * 2017-10-24 2019-08-20 Semiconductor Components Industries, Llc Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof
CN109841674B (zh) * 2017-11-29 2020-08-28 株洲中车时代电气股份有限公司 具有改进的发射极结构的沟槽栅igbt
JP7115000B2 (ja) * 2018-04-04 2022-08-09 富士電機株式会社 半導体装置
JP7091204B2 (ja) * 2018-09-19 2022-06-27 株式会社東芝 半導体装置
JP7434848B2 (ja) 2019-05-15 2024-02-21 富士電機株式会社 半導体装置
DE102020113145A1 (de) * 2020-05-14 2021-11-18 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
CN115394834B (zh) * 2022-07-29 2024-01-09 安世半导体科技(上海)有限公司 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3222692B2 (ja) 1991-08-08 2001-10-29 株式会社東芝 電力用半導体素子
EP1469524A3 (en) 1991-08-08 2005-07-06 Kabushiki Kaisha Toshiba Insulated trench gate bipolar transistor
JP3617938B2 (ja) 1991-08-08 2005-02-09 株式会社東芝 半導体素子
JP3617950B2 (ja) 1991-08-08 2005-02-09 株式会社東芝 半導体素子
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JP3409244B2 (ja) * 1998-02-26 2003-05-26 株式会社豊田中央研究所 半導体装置
KR20000040529A (ko) * 1998-12-18 2000-07-05 김덕중 수평형 확산 모스 트랜지스터 및 그 제조방법
JP4761011B2 (ja) * 1999-05-26 2011-08-31 株式会社豊田中央研究所 サイリスタを有する半導体装置及びその製造方法
JP3518427B2 (ja) 1999-07-01 2004-04-12 トヨタ自動車株式会社 半導体装置
GB9921068D0 (en) 1999-09-08 1999-11-10 Univ Montfort Bipolar mosfet device
KR100304719B1 (ko) * 1999-10-29 2001-11-02 김덕중 트렌치형 게이트를 갖는 전력용 반도체 소자 및 그 제조방법
JP2002100770A (ja) 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
JP2002190595A (ja) 2000-12-21 2002-07-05 Denso Corp 半導体装置及びその製造方法
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP4823435B2 (ja) * 2001-05-29 2011-11-24 三菱電機株式会社 半導体装置及びその製造方法
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
US7423316B2 (en) 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054859B (zh) * 2009-10-29 2013-07-31 英飞凌科技奥地利有限公司 双极型半导体器件和制造方法
CN102054859A (zh) * 2009-10-29 2011-05-11 英飞凌科技奥地利有限公司 双极型半导体器件和制造方法
CN102714217A (zh) * 2010-01-04 2012-10-03 株式会社日立制作所 半导体装置及使用半导体装置的电力转换装置
CN102714217B (zh) * 2010-01-04 2015-07-08 株式会社日立制作所 半导体装置及使用半导体装置的电力转换装置
CN102347356A (zh) * 2010-07-27 2012-02-08 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN102347356B (zh) * 2010-07-27 2014-08-20 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN104157648B (zh) * 2010-07-27 2017-05-17 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN104157648A (zh) * 2010-07-27 2014-11-19 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN102420242B (zh) * 2010-09-24 2015-05-27 株式会社东芝 半导体装置
CN102420242A (zh) * 2010-09-24 2012-04-18 株式会社东芝 半导体装置
CN103843142A (zh) * 2011-09-28 2014-06-04 丰田自动车株式会社 Igbt及其制造方法
CN103843142B (zh) * 2011-09-28 2016-07-13 丰田自动车株式会社 Igbt及其制造方法
US10229990B2 (en) 2013-01-17 2019-03-12 Infineon Technologies Ag Semiconductor device having a desaturation channel structure for desaturating a charge carrier concentration in an IGBT cell
US11121242B2 (en) 2013-01-17 2021-09-14 Infineon Technologies Ag Method of operating a semiconductor device having a desaturation channel structure
US9621133B2 (en) 2013-01-17 2017-04-11 Infineon Technologies Ag Method of operating a semiconductor device having an IGBT and desaturation channel structure
CN104485328B (zh) * 2013-01-17 2017-09-15 英飞凌科技股份有限公司 带有igbt单元和去饱和沟道结构的半导体器件
US10734507B2 (en) 2013-01-17 2020-08-04 Infineon Technologies Ag Method of operating a semiconductor device having a desaturation channel structure and related methods of manufacture
CN104485328A (zh) * 2013-01-17 2015-04-01 英飞凌科技股份有限公司 带有igbt单元和去饱和沟道结构的半导体器件
CN104078497B (zh) * 2013-03-28 2019-03-15 南京励盛半导体科技有限公司 一种功率场效应晶体管器件的结构
CN104078497A (zh) * 2013-03-28 2014-10-01 深圳市力振半导体有限公司 一种功率场效应晶体管器件的结构
CN104347689A (zh) * 2013-07-31 2015-02-11 万国半导体股份有限公司 双沟槽-栅极绝缘栅双极晶体管结构
CN104347689B (zh) * 2013-07-31 2017-06-16 万国半导体股份有限公司 双沟槽‑栅极绝缘栅双极晶体管结构
US9711631B2 (en) 2013-07-31 2017-07-18 Alpha And Omega Semiconductor Incorporated Dual trench-gate IGBT structure
CN103489907B (zh) * 2013-09-16 2016-02-03 电子科技大学 一种绝缘栅双极型晶体管
CN103489907A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种绝缘栅双极型晶体管
CN105702718B (zh) * 2014-12-12 2018-10-30 丰田自动车株式会社 反向导通绝缘栅双极性晶体管
CN105702718A (zh) * 2014-12-12 2016-06-22 丰田自动车株式会社 反向导通绝缘栅双极性晶体管
US10326009B2 (en) 2015-10-22 2019-06-18 Infineon Technologies Ag Power semiconductor transistor having fully depleted channel region
US10665706B2 (en) 2015-10-22 2020-05-26 Infineon Technologies Ag Power semiconductor transistor
US9859408B2 (en) 2015-10-22 2018-01-02 Infineon Technologies Ag Power semiconductor transistor having fully depleted channel region
US11276772B2 (en) 2015-10-22 2022-03-15 Infineon Technologies Ag Power semiconductor device
CN111211169A (zh) * 2020-02-26 2020-05-29 无锡新洁能股份有限公司 屏蔽型igbt结构及其制造方法
WO2022205556A1 (zh) * 2021-03-29 2022-10-06 无锡锡产微芯半导体有限公司 绝缘栅双极型晶体管装置及其制备方法
CN113421919A (zh) * 2021-05-28 2021-09-21 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管、制作方法、功率器件及电子设备

Also Published As

Publication number Publication date
KR20070009734A (ko) 2007-01-18
EP1760790A1 (en) 2007-03-07
US20080012040A1 (en) 2008-01-17
CN100514675C (zh) 2009-07-15
JPWO2005109521A1 (ja) 2008-03-21
JP5087272B2 (ja) 2012-12-05
US7423316B2 (en) 2008-09-09
EP1760790A4 (en) 2008-06-04
WO2005109521A1 (ja) 2005-11-17
EP1760790B1 (en) 2019-04-03
KR100830982B1 (ko) 2008-05-20

Similar Documents

Publication Publication Date Title
CN1950947A (zh) 半导体器件
CN1228858C (zh) 电力半导体器件
CN1280914C (zh) 半导体器件及其制造方法
CN1317771C (zh) 绝缘栅型半导体器件
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1227744C (zh) 双极金属氧化物半导体场效应晶体管器件
CN1238904C (zh) 横向结型场效应晶体管
CN1304180A (zh) 功率半导体器件
CN101057336A (zh) 半导体器件及其制造方法
CN1639875A (zh) 功率半导体器件
CN100350625C (zh) 埋入栅型半导体器件
CN1967868A (zh) 半导体装置及其制造方法
CN1864270A (zh) 绝缘栅型半导体器件及其制造方法
CN1505170A (zh) SiC-MISFET及其制造方法
CN101055894A (zh) 半导体装置及其制造方法
CN1581486A (zh) 半导体器件及其制造方法
CN1284246C (zh) 高耐电压场效应型半导体设备
CN1455459A (zh) 沟槽形栅极的mis器件的结构和制造方法
CN1812127A (zh) 纵型栅极半导体装置及其制造方法
CN1819270A (zh) 场效应晶体管和制造场效应晶体管的方法
CN1122316C (zh) 垂直型金属绝缘体半导体场效应晶体管及其制造方法
CN1488172A (zh) 半导体装置
CN1649169A (zh) 半导体器件
CN1265465C (zh) 半导体器件
CN1754263A (zh) 半导体二极管、电子元件、电压耦合变换器和控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090715

Termination date: 20210512

CF01 Termination of patent right due to non-payment of annual fee