JP5443670B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP5443670B2 JP5443670B2 JP2007039808A JP2007039808A JP5443670B2 JP 5443670 B2 JP5443670 B2 JP 5443670B2 JP 2007039808 A JP2007039808 A JP 2007039808A JP 2007039808 A JP2007039808 A JP 2007039808A JP 5443670 B2 JP5443670 B2 JP 5443670B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor region
- conductivity type
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
一例として、特許文献1にオン電圧を低減化することができるIGBTが開示されている。本明細書に添付した図10に示すように、このIGBT100は、エミッタ電極Eとコレクタ電極C間を流れる電流のオン・オフを制御するトレンチゲート電極134を備えている。
IGBT100を製造するために、まず、n−型の半導体基板を準備する。半導体基板の半導体層111の表面111aからトレンチを形成し、トレンチの内壁にゲート酸化膜132を形成する。表面111aからp型不純物注入する。その後熱処理を行なうことにより、p型不純物の拡散領域P0が形成される。表面111aからn型不純物注入する。その後熱処理を行なうことにより、n型不純物の拡散領域N1が形成される。中間深さD2で、その注入量が極大をなるようにn型不純物を注入する。その後熱処理を行なうことにより、n型不純物が中間深さD2から所定の幅に至るまで拡散し、拡散領域N2が形成される。
拡散領域P0,N1,N2を形成する順序は、上記した順序に限定されるものではない。また、不純物注入後の熱処理は、少なくとも一部をまとめて実施してもよい。
したがって、図11に示すように、半導体層111の表面111aから浅い領域では、拡散領域N1によるn型半導体領域が形成される。この領域がエミッタ領域160となる。エミッタ領域160の下部には、拡散領域P0によるp型半導体領域が形成される。この領域が上部ボディ領域150となる。上部ボディ領域150の下部には、拡散領域N2によるn型半導体領域が形成される。この領域がフローティング半導体領域170となる。フローティング半導体領域170の下部には、拡散領域P0によるp型半導体領域が形成される。この領域が下部ボディ領域151となる。
フローティング半導体領域170を形成するための拡散領域N2は、拡散領域P0と重なっている。したがって、実際に形成されるフローティング半導体領域170の形成領域や不純物濃度分布は、実際に形成される拡散領域P0の影響を受けて個体差が発生し易い。これにより、フローティング半導体領域170を有する半導体装置の性能がばらつき易い。
本発明は、オン電圧あるいはオン抵抗を低減化する半導体装置を、安定した性能で製造する技術を提供する。
トレンチの深さ方向に、複数個のフローティング半導体領域が形成されていてもよい。すなわち、複数個の上記「中間深さ」があってもよいし、複数個の上記「第1深部」や複数個の上記「第2深部」があってもよい。
フローティング半導体領域は、隣接するトレンチ間に亘って連続していてもよいし、連続していなくてもよい。
本明細書で開示する半導体装置は、上記中間深さよりも表面側の第2半導体領域を第1深部で濃度の極大値を有する第2導電型不純物拡散領域によって形成している。また、上記中間深さよりも深部側の第2半導体領域を第2深部で濃度の極大値を有する第2導電型不純物拡散領域によって形成している。これにより、それぞれの第2導電型不純物拡散領域について、第2導電型不純物を拡散させるべき領域が、従来と比較して狭くなる。このため、従来と比較して、実際に形成される各第2導電型不純物拡散領域の形成領域や不純物濃度の分布に個体差が発生し難い。これにより、実際に形成されるフローティング半導体領域の形成領域や不純物濃度の分布に個体差が発生し難い。フローティング半導体領域と、第1深部で濃度の極大値を有する第2導電型不純物の拡散領域によって形成される第2半導体領域の界面に形成されるポテンシャル障壁の大きさが安定する。これにより、少数キャリアを第3半導体領域に蓄積する効果が安定する。オン電圧あるいはオン抵抗を低減化するためにフローティング半導体領域を備えているとともに、安定した性能の半導体装置を形成することができる。
この構成によると、第1深部で濃度の極大値を有する第2導電型不純物の拡散領域と、第2深部で濃度の極大値を有する第2導電型物の拡散領域とが存在しない分離領域が形成される。フローティング半導体領域を形成する第1導電型不純物拡散領域の不純物濃度が極大値を示す深さ(中間深さ)を、この分離領域内に配置することができる。実際に形成されるフローティング半導体領域の不純物濃度の極大値が、実際に形成される第2導電型不純物拡散領域の不純物の存在に影響を受けることがなく安定している。
この構成によると、実際に形成されるフローティング半導体領域に含まれる不純物量が、実際に形成される第1深部で濃度の極大値を有する第2導電型不純物の拡散領域の不純物の存在に影響を受けることなく安定している。
この構成によると、第1深部で濃度の極大値を有する第2導電型不純物の拡散領域と、フローティング半導体領域を形成する第1導電型不純物の拡散領域が高抵抗領域で分離されている。したがって、実際に形成されるフローティング半導体領域に含まれる不純物量が、さらに、実際に形成される第1深部で濃度の極大値を有する第2導電型不純物の拡散領域の不純物の存在に影響を受けることなく安定している。
この構成によると、実際に形成されるフローティング半導体領域に含まれる不純物量が、実際に形成される第2深部で濃度の極大値を有する第2導電型不純物の拡散領域の不純物の存在に影響を受けることなく安定している。
この構成によると、第2深部で濃度の極大値を有する第2導電型不純物の拡散領域と、フローティング半導体領域を形成する第1導電型不純物の拡散領域が高抵抗領域で分離されている。したがって、実際に形成されるフローティング半導体領域に含まれる不純物量が、さらに、実際に形成される第2深部で濃度の極大値を有する第2導電型不純物の拡散領域の不純物の存在に影響を受けることなく安定している。
この構成によると、実際に形成されるフローティング半導体領域に含まれる不純物量が、実際に形成される第1深部で濃度の極大値を有する第2導電型不純物の拡散領域の不純物の存在に影響を受けることなく安定している。さらに、実際に形成されるフローティング半導体領域に含まれる不純物量が、実際に形成される第2深部で濃度の極大値を有する第2導電型不純物の拡散領域の不純物の存在に影響を受けることなく安定している。
この構成によると、第1深部で濃度の極大値を有する第2導電型不純物の拡散領域と、フローティング半導体領域を形成する第1導電型不純物の拡散領域が高抵抗領域で分離されている。さらに、第2深部で濃度の極大値を有する第2導電型不純物の拡散領域と、フローティング半導体領域を形成する第1導電型不純物の拡散領域が高抵抗領域で分離されている。したがって、実際に形成されるフローティング半導体領域に含まれる不純物量が、実際に形成される第1深部で濃度の極大値を有する第2導電型不純物の拡散領域と実際に形成される第2深部で濃度の極大値を有する第2導電型不純物の拡散領域の不純物の存在に影響を受けることなく安定している。
その製造方法は、トレンチ形成工程と、絶縁膜形成工程と、第1半導体領域形成工程と、フローティング半導体領域形成工程と、第2半導体領域の第1形成工程と、第2半導体領域の第2形成工程を備えている。
トレンチ形成工程では、半導体層の深さ方向にトレンチを形成する。絶縁膜形成工程では、トレンチの内面に絶縁膜を形成する。第1半導体領域形成工程では、半導体層の表面から第1導電型の不純物を注入し、半導体層の表面に臨んでいるとともにトレンチに接している第1半導体領域を形成する。フローティング半導体領域形成工程では、第1半導体領域よりも深部側であるとともに、トレンチの底面よりも表面側である中間深さにその注入量が極大となるように第1導電型の不純物を注入し、第1半導体領域と離間しているフローティング半導体領域を形成する。第2半導体領域の第1形成工程では、中間深さよりも表面側の第1深部であって半導体層の表面においてその注入量が極大となるように第2導電型の不純物を注入し、トレンチに接するとともに第1半導体領域を取り囲む上部第2半導体領域を形成する。第2半導体領域の第2形成工程では、中間深さよりも深部側の第2深部でその注入量が極大となるように第2導電型の不純物を注入し、トレンチに接し、上部第2半導体領域と連通するとともに、上部第2半導体領域との間でフローティング半導体領域を挟む下部第2半導体領域を形成する。
なお、トレンチ形成工程と、絶縁膜形成工程と、第1半導体領域形成工程と、フローティング半導体領域形成工程と、第2半導体領域の第1形成工程と、第2半導体領域の第2形成工程を実行する順序は、この順序に限定されるものではない。
(第1特徴) n型不純物の濃度が1×1014/cm3以下の半導体基板を準備し、トレンチ形成工程と、絶縁膜形成工程と、エミッタ領域形成工程と、フローティング半導体領域形成工程と、ボディ領域の第1形成工程と、ボディ領域の第2形成工程を実施する。
ボディ領域の第1形成工程で形成するp型不純物拡散領域と、フローティング半導体領域形成工程で形成するn型不純物拡散領域の間に、n型不純物の濃度が1×1014/cm3以下の高抵抗領域を形成することができる。また、ボディ領域の第2形成工程で形成するp型不純物拡散領域と、フローティング半導体領域形成工程で形成するn型不純物拡散領域の間に、n型不純物の濃度が1×1014/cm3以下の高抵抗領域を形成することができる。
(第2特徴) n型不純物の濃度が1×1014/cm3以下の半導体基板を準備し、半導体層の表面からp型の不純物を注入し、その不純物濃度が1×1014/cm3以下となるp−型半導体領域を、トレンチ形成工程で形成したトレンチの側面に接して形成するp−型半導体領域形成工程を備え、p−型半導体形成工程を実施した後に、エミッタ領域形成工程と、フローティング半導体領域形成工程と、ボディ領域の第1形成工程と、ボディ領域の第2形成工程を実施する。
ボディ領域の第1形成工程で形成するp型不純物拡散領域と、フローティング半導体領域形成工程で形成するn型不純物拡散領域の間に、p型不純物の濃度が1×10−14/cm−3以下の高抵抗領域を形成することができる。また、ボディ領域の第2形成工程で形成するp型不純物拡散領域と、フローティング半導体領域形成工程で形成するn型不純物拡散領域の間に、p型不純物の濃度が1×1014/cm3以下の高抵抗領域を形成することできる。
本発明を具現化した半導体装置とその製造方法の実施例を、図1と図2を参照して説明する。本実施例は、本発明をパンチスルー型のトレンチゲート型IGBTに適用したものである。本発明をノンパンチスルー型のIGBTに適用することもできる。本実施例の半導体装置10の特徴としては、図1に示すように、ボディ領域52の中間深さ領域にフローティング半導体領域70が形成されている。また、フローティング半導体領域70と下部ボディ領域51の間に高抵抗領域72が形成されている。
この実施例では、請求項中の第1半導体領域をエミッタ領域60に具現化し、請求項中の第2半導体領域をボディ領域52に具現化し、請求項中の第3半導体領域をドリフト領域20に具現化している。
半導体装置10は、半導体層11の表面11aに接続されているエミッタ電極Eを備えている。半導体装置10は、半導体層11の表面11aに臨んでいるとともに、エミッタ電極Eと接続しているn+型のエミッタ領域60を備えている。また、半導体装置10は、半導体層11の表面11aに臨んでいるとともに、p+型のボディコンタクト領域61を備えている。そのボディコンタクト領域61は、エミッタ領域60と接触している。さらに、半導体装置10は、ボディコンタクト領域61とエミッタ領域60を取り囲んでいるボディ領域52を備えている。ボディ領域52の下部には、ボディ領域52によってエミッタ領域60から分離されているn−型のドリフト領域20が形成されている。
さらに、半導体装置10は、ドリフト領域20の裏面側にドリフト領域20と接するn+型のバッファ領域30を備えている。また、半導体装置10は、バッファ領域30と接するp+型のコレクタ領域40とを備えている。そのコレクタ領域40は、半導体層11の裏面側に形成されているコレクタ電極Cに接続されている。
半導体装置10を製造するために、まず、n−型の半導体基板を準備する。
半導体基板の半導体層11(併せて図1参照)の表面11aからトレンチ14を形成し(トレンチ形成工程)、トレンチ14の内壁にゲート酸化膜12を形成する(絶縁膜形成工程)。
図2に示すように、中間深さD2よりも表面側の深さD1(第1深部)でその注入量が極大となるようにp型不純物を注入する(第2半導体領域の第1形成工程)。その後熱処理を行なうことにより、p型不純物の拡散領域P1が形成される。
中間深さD2よりも深部側の深さD3(第2深部)でその注入量が極大となるようにp型不純物を注入する(第2半導体領域の第2形成工程)。その後熱処理を行なうことにより、p型不純物の拡散領域P2が形成される。
表面11aからn型不純物注入する(第1半導体領域形成工程)。その後熱処理を行なうことにより、n型不純物の拡散領域N1が形成される。
深さD1と深さD3の間にある中間深さD2で、その注入量が極大をなるようにn型不純物を注入する(フローティング半導体領域形成工程)。その後熱処理を行なうことにより、n型不純物が中間深さD2から所定の幅に至るまで拡散し、拡散領域N2が形成される。
各工程を実施する順序は、上記した順序に限定されるものではない。また、不純物注入後の熱処理は、少なくとも一部をまとめて実施してもよい。
上記工程により、拡散領域P1,P2,N1,N2が形成される。拡散領域P1と拡散領域P2は、半導体層11の深さ方向について離間している。拡散領域N2と拡散領域P2は、半導体層11の深さ方向について離間している。
拡散領域N1の不純物濃度と拡散領域P1の不純物濃度のグラフは、深さx1で交差している。深さx1よりも表面側では、n型不純物の濃度の方が高い。深さx1よりも深部側では、p型不純物の濃度の方が高い。表面11aから深さx1までの深さ領域がn型不純物領域となる。この領域がn型のエミッタ領域60となる。
拡散領域P1の不純物濃度と拡散領域N2の不純物濃度のグラフは、深さx2で交差している。深さx1よりも深部側であるとともに、深さx2よりも表面側では、p型不純物の濃度の方が高い。深さx2よりも深部側では、n型不純物の濃度が高い。したがって、深さx1から深さx2までの深さ領域がp型不純物領域となる。この領域がp型の上部ボディ領域50となる。
拡散領域N2の下端は、深さx3となっている。深さx2から深さx3までの深さ領域がn型不純物領域となる。この領域がn型のフローティング半導体領域70となる。
深さx3から深さx4までの深さ領域には、半導体基板に元々含まれている1×1014/cm3以下の低濃度のn型不純物のみが含まれている。この領域が高抵抗領域72となる。
拡散領域P2は、深さx4から深さx5までの深さ領域に形成されている。この領域が下部ボディ領域51となる。
以下に、半導体装置10がオン状態のときの動作を説明する。
トレンチゲート電極13に閾値以上のゲート電圧を印加すると、トレンチゲート電極13にゲート絶縁膜12を介して対向しているp−型のボディ領域50がn型に反転し、チャネル領域が形成される。これにより、n+型のエミッタ領域60から流出した電子が、チャネル領域を介してドリフト領域20に注入される。また、p+型のコレクタ領域40からは、ドリフト領域20に向けてホールが移動する。ドリフト領域20には電子とホールが注入されて伝導度変調現象が起こり、半導体装置10が低いオン電圧でオン状態となる。このホールは、電子と再結合して消滅するか、ボディ領域20とボディコンタクト領域61を経由してエミッタ電極Eへと排出される。
半導体装置10では、上部ボディ領域50をp型の拡散領域P1によって形成している。また、下部ボディ領域51をp型の拡散領域P2によって形成している。これにより、上部ボディ領域50及び下部ボディ領域のそれぞれについて、第2導電型不純物を拡散させるべき領域が、従来と比較して狭くなる。このため、従来と比較して、実際に形成される拡散領域P1,P2の形成領域や不純物濃度の分布に個体差が発生し難い。これにより、実際に形成されるフローティング半導体領域70の形成領域や不純物濃度の分布に個体差が発生し難い。フローティング半導体領域70と上部ボディ領域50の界面に形成されるポテンシャル障壁の大きさが安定する。これにより、少数キャリアをドリフト領域20に蓄積する効果が安定する。オン電圧あるいはオン抵抗を低減化するためにフローティング半導体領域70を備えているとともに、安定した性能の半導体装置10を形成することができる。
本実施例では、拡散領域P1と拡散領域N2が重なっている場合について説明したが、図4に示すように拡散領域P1bと拡散領域N2が重なっていなくてもよい。
また、本実施例では、半導体装置10を製造するために、n−型の半導体基板を用いたが、図5に示すように、p−型の半導体基板を用いてもよい。この場合には、ドリフト領域20を形成するためのn型不純物拡散領域N3も形成する。高抵抗領域72は、半導体基板に元々含まれているp型不純物を1×1014/cm3以下に含む領域となる。
あるいは、n−型の半導体基板を用い、下部ボディ領域51の下端の深さまで、トレンチ14に接するp−型拡散領域(不純物濃度は1×1014/cm3以下)を形成し、その後、拡散領域P1と拡散領域P2と拡散領域N1と拡散領域N2を形成してもよい。この場合には、高抵抗領域72は、p型不純物を1×1014/cm3以下に含む領域となる。
本発明を具現化した半導体装置の第2実施例を、図6、図7を参照して説明する。なお、図1の半導体装置10と略同一の構成に関しては、同一の番号を付してその説明を省略する。
第2実施例の半導体装置10aの特徴としては、図6の要部斜視図に示すように、フローティング半導体領域70と上部ボディ領域50の間に、n型不純物の濃度が1×1014/cm3以下の高抵抗領域71が形成されている。フローティング半導体領域70と下部ボディ領域51の間に、n型不純物の濃度が1×1014/cm3以下の高抵抗領域72が形成されている。
拡散領域N1の不純物濃度と拡散領域P1dの不純物濃度のグラフは、深さx1で交差している。深さx1よりも表面側では、n型不純物の濃度の方が高い。深さx1よりも深部側では、p型不純物の濃度の方が高い。表面11aから深さx1までの深さ領域がn型不純物領域となる。この領域がn型のエミッタ領域60となる。
拡散領域P1dの下端は、深さx2となっている。深さx2から深さx2aまでの深さ領域には、半導体基板に元々含まれている1×1014/cm3以下の低濃度のn型不純物のみが含まれている。この領域が高抵抗領域71となる。
拡散領域N2は、深さx2aから深さx3の深さ領域に形成されている。この領域がn型のフローティング半導体領域70となる。あとの構成は、半導体装置10と同様である。
あるいは、n−型の半導体基板を用い、下部ボディr領域51の下端の深さまで、p−型の不純物拡散領域を設けてもよい。いずれの場合も、高抵抗領域71,72はp型不純物を1×1014/cm3以下の低濃度で含む領域となる。
あるいは、n−型の半導体基板を用い、下部ボディ領域51の下端の深さまで、トレンチ14に接するp−型拡散領域(不純物濃度は1×1014/cm3以下)を形成し、その後、拡散領域P1dと拡散領域P2と拡散領域N1と拡散領域N2を形成してもよい。この場合には、高抵抗領域71,72がp型不純物を1×1014/cm3以下に含む領域となる。
本発明を具現化した半導体装置の第3実施例を、図9を参照して説明する。なお、図1の半導体装置10と略同一の構成に関しては、同一の番号を付してその説明を省略する。
第3実施例の半導体装置10bの特徴としては、図9の要部斜視図に示すように、フローティング半導体領域70と上部ボディ領域50の間に、n型不純物の濃度が1×1014/cm3以下の高抵抗領域71が形成されている。
また、第1〜第3実施例では、トレンチ14の深さ方向に、1個のフローティング半導体領域70が形成されている場合について説明したが、トレンチ14の深さ方向に、複数個のフローティング半導体領域70が形成されていてもよい。
また、フローティング半導体領域70は、隣接するトレンチ間に亘って連続していてもよいし、連続していなくてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
11 半導体層
11a 表面
12 ゲート絶縁膜
13 トレンチゲート電極
14 トレンチ
20 ドリフト領域
30 バッファ領域
40 コレクタ領域
50 上部ボディ領域
51 下部ボディ領域
60 エミッタ領域
61 ボディコンタクト領域
70 フローティング半導体領域
71,72 高抵抗領域
141 底面
Claims (9)
- 半導体層の表面に臨んでいるとともに、第1導電型の不純物を含んでいる第1半導体領域と、
第1半導体領域を取り囲んでいるとともに、第2導電型の不純物を含んでいる第2半導体領域と、
第2半導体領域の下部に形成されており、第2半導体領域によって第1半導体領域から分離されているとともに、第1導電型の不純物を含んでいる第3半導体領域と、
第2半導体領域内の中間深さに形成されており、第1導電型の不純物を含んでいるとともに、第1半導体領域と第3半導体領域の双方から第2半導体領域によって電気的に絶縁されているフローティング半導体領域と、
第1半導体領域の表面から半導体層の深さ方向に伸びており、第2半導体領域を貫通しているとともに、その底面が第3半導体領域に突出しているトレンチと、
トレンチの内面を覆っている絶縁層と、
絶縁層で取り囲まれた状態でトレンチ内に収容されているトレンチゲート電極を備えており、
第2半導体領域の不純物濃度は半導体層の表面からの深さに依存して変化しており、フローティング半導体領域が形成されている中間深さよりも表面側の第1深部とフローティング半導体領域が形成されている中間深さよりも深部側の第2深部の双方において濃度の極大値を有しており、
第2半導体領域の前記第1深部における濃度の極大値の深さが半導体層の表面にあることを特徴とする半導体装置。 - 前記第1深部で濃度の極大値を有する第2導電型不純物の拡散領域と前記第2深部で濃度の極大値を有する第2導電型不純物の拡散領域が分離されていることを特徴とする請求項1の半導体装置。
- 前記第1深部で濃度の極大値を有する第2導電型不純物の拡散領域とフローティング半導体領域を形成する第1導電型不純物の拡散領域が分離されていることを特徴とする請求項1又は2の半導体装置。
- 前記第1深部で濃度の極大値を有する第2導電型不純物の拡散領域とフローティング半導体領域を形成する第1導電型不純物の拡散領域の間に、不純物濃度が1×1014/cm3以下の高抵抗領域が形成されていることを特徴とする請求項3の半導体装置。
- 前記第2深部で濃度の極大値を有する第2導電型不純物の拡散領域とフローティング半導体領域を形成する第1導電型不純物の拡散領域が分離されていることを特徴とする請求項1又は2の半導体装置。
- 前記第2深部で濃度の極大値を有する第2導電型不純物の拡散領域とフローティング半導体領域を形成する第1導電型不純物の拡散領域の間に、不純物濃度が1×1014/cm3以下の高抵抗領域が形成されていることを特徴とする請求項5の半導体装置。
- 前記第1深部で濃度の極大値を有する第2導電型不純物の拡散領域とフローティング半導体領域を形成する第1導電型不純物の拡散領域が分離されており、かつ、前記第2深部で濃度の極大値を有する第2導電型不純物の拡散領域とフローティング半導体領域を形成する第1導電型不純物の拡散領域が分離されていることを特徴とする請求項1又は2の半導体装置。
- 前記第1深部で濃度の極大値を有する第2導電型不純物の拡散領域とフローティング半導体領域を形成する第1導電型不純物の拡散領域の間に、不純物濃度が1×1014/cm3以下の高抵抗領域が形成されており、かつ、前記第2深部で濃度の極大値を有する第2導電型不純物の拡散領域とフローティング半導体領域を形成する第1導電型不純物の拡散領域の間に、不純物濃度が1×10 14 /cm 3 以下の高抵抗領域が形成されていることを特徴とする請求項7の半導体装置。
- 半導体層の深さ方向にトレンチを形成するトレンチ形成工程と、
トレンチの内面に絶縁膜を形成する絶縁膜形成工程と、
半導体層の表面から第1導電型の不純物を注入し、半導体層の表面に臨んでいるとともに前記トレンチに接している第1半導体領域を形成する第1半導体領域形成工程と、
第1半導体領域よりも深部側であるとともに、トレンチの底面よりも表面側である中間深さにその注入量が極大となるように第1導電型の不純物を注入し、第1半導体領域と離間しているフローティング半導体領域を形成するフローティング半導体領域形成工程と、
前記中間深さよりも表面側の第1深部であって半導体層の表面においてその注入量が極大となるように第2導電型の不純物を注入し、トレンチに接するとともに第1半導体領域を取り囲む上部第2半導体領域を形成する第2半導体領域の第1形成工程と、
前記中間深さよりも深部側の第2深部でその注入量が極大となるように第2導電型の不純物を注入し、トレンチに接し、上部第2半導体領域と連通するとともに、上部第2半導体領域との間でフローティング半導体領域を挟む下部第2半導体領域を形成する第2半導体領域の第2形成工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007039808A JP5443670B2 (ja) | 2007-02-20 | 2007-02-20 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007039808A JP5443670B2 (ja) | 2007-02-20 | 2007-02-20 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205205A JP2008205205A (ja) | 2008-09-04 |
JP5443670B2 true JP5443670B2 (ja) | 2014-03-19 |
Family
ID=39782382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007039808A Expired - Fee Related JP5443670B2 (ja) | 2007-02-20 | 2007-02-20 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5443670B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4544360B2 (ja) * | 2008-10-24 | 2010-09-15 | トヨタ自動車株式会社 | Igbtの製造方法 |
JP5831598B2 (ja) * | 2010-12-08 | 2015-12-09 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
JP5874210B2 (ja) * | 2011-06-23 | 2016-03-02 | トヨタ自動車株式会社 | ダイオード |
RU2571175C2 (ru) * | 2011-09-28 | 2015-12-20 | Тойота Дзидося Кабусики Кайся | Биполярный транзистор с изолированным затвором (igbt) и способ его изготовления |
JP5895947B2 (ja) | 2012-02-14 | 2016-03-30 | トヨタ自動車株式会社 | Igbtの製造方法 |
BR112015012736A2 (pt) * | 2012-12-05 | 2017-07-11 | Toyota Motor Co Ltd | dispositivo semicondutor |
JP7143085B2 (ja) * | 2018-01-31 | 2022-09-28 | 三菱電機株式会社 | 半導体装置、電力変換装置及び半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3409244B2 (ja) * | 1998-02-26 | 2003-05-26 | 株式会社豊田中央研究所 | 半導体装置 |
JP3634235B2 (ja) * | 2000-04-24 | 2005-03-30 | 株式会社豊田中央研究所 | 絶縁ゲート型半導体装置 |
JP4723816B2 (ja) * | 2003-12-24 | 2011-07-13 | 株式会社豊田中央研究所 | 半導体装置 |
EP1760790B1 (en) * | 2004-05-12 | 2019-04-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
-
2007
- 2007-02-20 JP JP2007039808A patent/JP5443670B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008205205A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059284B2 (en) | Semiconductor device | |
JP6021908B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
KR101840903B1 (ko) | 절연 게이트 바이폴라 트랜지스터 | |
CN107251231B (zh) | 半导体装置 | |
JP5470826B2 (ja) | 半導体装置 | |
JP5443670B2 (ja) | 半導体装置とその製造方法 | |
JP6698697B2 (ja) | 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 | |
KR101701667B1 (ko) | 트렌치 게이트 전극을 이용하는 igbt | |
JP2008251620A (ja) | 半導体装置とその製造方法 | |
JP4500530B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
CN109314130B (zh) | 绝缘栅极功率半导体器件以及用于制造这种器件的方法 | |
WO2014087499A1 (ja) | 半導体装置 | |
JP2010219361A (ja) | 半導体装置及びその製造方法 | |
JP5200373B2 (ja) | 半導体装置 | |
JP2011204711A (ja) | 半導体装置およびその製造方法 | |
US9059237B2 (en) | Semiconductor device having an insulated gate bipolar transistor | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP2008177297A (ja) | 半導体装置 | |
JP6173987B2 (ja) | 半導体装置 | |
JP5238866B2 (ja) | 電力用半導体装置 | |
JP2004055968A (ja) | 半導体装置 | |
KR101397784B1 (ko) | 절연 게이트형 바이폴라 트랜지스터 | |
JP2008198816A (ja) | 半導体装置 | |
JP7443853B2 (ja) | 炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |