KR101420528B1 - 전력 반도체 소자 - Google Patents
전력 반도체 소자 Download PDFInfo
- Publication number
- KR101420528B1 KR101420528B1 KR1020120142172A KR20120142172A KR101420528B1 KR 101420528 B1 KR101420528 B1 KR 101420528B1 KR 1020120142172 A KR1020120142172 A KR 1020120142172A KR 20120142172 A KR20120142172 A KR 20120142172A KR 101420528 B1 KR101420528 B1 KR 101420528B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- conductivity type
- trench
- well layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 102
- 238000000034 method Methods 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명에 따른 전력 반도체 소자는 일면 및 타면을 갖고, 제1도전형인 반도체 기판, 상기 반도체 기판 일면 상에 형성된 제2도전형의 드리프트(drift)층, 상기 드리프트(drift)층 상에 형성된 제1도전형의 웰(well)층, 상기 웰(well)층을 두께 방향으로 관통하여 상기 드리프트(drift)층에 이르도록 형성된 트렌치, 상기 트렌치 내부에 형성된 제1전극, 상기 웰(well)층 상에 선택적으로 형성되되, 상기 트렌치에 수직으로 접하는 제1영역 및 상기 트렌치와 평행하게 이격되어 상기 제1영역과 직교하는 제2영역으로 이루어지고, 상기 드리프트(drift)층보다 고농도인 제2도전형의 제2전극영역, 상기 웰(well)층 상에 상기 제2도전형의 제2전극영역의 측면과 접하여 형성되고, 상기 웰(well)층보다 고농도인 제1도전형의 제2전극영역; 및 상기 웰(well)층 상에 형성되어 상기 제2도전형의 제2전극영역 및 제1도전형의 제2전극영역과 전기적으로 연결되는 제2전극을 포함한다.
Description
본 발명은 전력 반도체 소자에 관한 것이다.
절연형 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)는, 전계 효과 트랜지스터의 높은 입력 임피던스와 바이폴라 트랜지스터의 높은 전력 드라이브 능력을 구비함으로써, 전력용 스위칭 소자로서 주로 사용된다.
이러한 절연형 게이트 바이폴라 트랜지스터는 크게 평면형 게이트 타입과 트렌치형 게이트 타입이 있으며, 최근 전류 밀도를 높이는 동시에 사이즈(size)는 줄일 수 있는 트렌치형 게이트 타입이 주로 개발 및 연구되는 추세이다.
이러한 트렌치형 절연 게이트 바이폴라 트랜지스터(IGBT)에서 단락회로 내량(short circuit ruggedness) 특성은 매우 중요한 항목으로 그동안 많은 기술 개발을 통해 발전해왔다.
이때, 단락회로 내량(short circuit ruggedness) 특성 개선의 가장 중요한 포인트는 이미터 패턴(emitter pattern) 변경을 통해 채널 길이(channel length)를 제어하는 방식으로 일반적으로 바(bar) 형태의 이미터 패턴(emitter pattern) 구조를 이용하여 채널 길이(channel length)를 제어하였다.
그러나, 이는 최근 셀 피치(cell pitch)가 감소되고 있는 트렌드(trend)에는 적당하지 않은 구조로 셀 피치(cell pitch)가 감소할수록 동일 수준의 단락회로 내량(short circuit ruggedness) 특성을 만족하기 위해서는 N+ 이미터(emitter) 영역의 비율을 줄여야하지만 이 경우 이미터(emitter) 전극과 N+ 이미터(emitter) 영역이 컨택(contact)하는 면적이 감소하여 급격하게 도통 손실이 증가하는 문제가 발생할 수 있다.
한편, 종래 절연형 게이트 바이폴라 트랜지스터(IGBT)가 미국공개특허 제2011-180813호에 개시되어 있다.
본 발명의 일 측면은 이미터(emitter) 전극과의 컨택 면적은 동일하게 유지함과 동시에 N+ 이미터(emitter) 영역 비율 제어가 자유로운 구조를 갖는 전력 반도체 소자를 제공하는 것이다.
본 발명의 다른 측면은 광범위한 셀 피치(cell pitch)에 적용 가능한 구조를 갖는 전력 반도체 소자를 제공하는 것이다.
본 발명에 따른 전력 반도체 소자는 일면 및 타면을 갖고, 제1도전형인 반도체 기판, 상기 반도체 기판 일면 상에 형성된 제2도전형의 드리프트(drift)층, 상기 드리프트(drift)층 상에 형성된 제1도전형의 웰(well)층, 상기 웰(well)층을 두께 방향으로 관통하여 상기 드리프트(drift)층에 이르도록 형성된 트렌치, 상기 트렌치 내부에 형성된 제1전극, 상기 웰(well)층 상에 선택적으로 형성되되, 상기 트렌치에 수직으로 접하는 제1영역 및 상기 트렌치와 평행하게 이격되어 상기 제1영역과 직교하는 제2영역으로 이루어지고, 상기 드리프트(drift)층보다 고농도인 제2도전형의 제2전극영역, 상기 웰(well)층 상에 상기 제2도전형의 제2전극영역의 측면과 접하여 형성되고, 상기 웰(well)층보다 고농도인 제1도전형의 제2전극영역; 및 상기 웰(well)층 상에 형성되어 상기 제2도전형의 제2전극영역 및 제1도전형의 제2전극영역과 전기적으로 연결되는 제2전극을 포함한다.
이때, 상기 제2도전형의 제2전극영역은 평면 기준으로 ＋ 형상으로 형성될 수 있다.
또한, 상기 제2도전형의 제2전극영역은 상기 제2영역에서 상기 트렌치와 평행한 부분의 폭이 상기 제1영역에서 상기 트렌치와 평행한 부분의 폭 보다 크도록 형성될 수 있다.
또한, 상기 제2전극은 상기 웰(well)층과 마주하는 제1면 및 상기 제1면과 대향하는 제2면으로 이루어지고, 상기 제1면에는 길이 방향으로 돌출되어 상기 제2도전형의 제2전극영역 중 제2영역 및 상기 제1도전형의 제1전극영역과 접하는 컨택(contact)부가 형성될 수 있다.
또한, 상기 제1도전형은 P 형이고, 상기 제2도전형은 N 형일 수 있다.
또한, 상기 반도체 기판과 상기 드리프트(drift)층 사이에 형성되되, 상기 드리프트(drift)층보다 고농도인 제2도전형의 버퍼(buffer)층을 더 포함할 수 있다.
또한, 상기 트렌치 내벽과 상기 제1전극 사이에 형성된 절연막을 더 포함할 수 있다.
또한, 상기 트렌치 상에 형성된 층간 절연막을 더 포함할 수 있다.
또한, 상기 제1전극은 게이트(gate) 전극, 상기 제2전극은 이미터(emitter) 전극일 수 있다.
또한, 상기 제1전극은 폴리 실리콘(poly silicon)으로 이루어질 수 있다.
또한, 상기 반도체 기판 타면에 형성된 제3전극을 더 포함할 수 있다.
또한, 상기 제3전극은 컬렉터(collector) 전극일 수 있다.
또한, 본 발명에 따른 전력 반도체 소자는 일면 및 타면을 갖고, 제1도전형인 반도체 기판, 상기 반도체 기판 일면 상에 형성된 제2도전형의 드리프트(drift)층, 상기 드리프트(drift)층 상에 형성된 제1도전형의 웰(well)층, 상기 웰(well)층을 두께 방향으로 관통하여 상기 드리프트(drift)층에 이르도록 형성된 트렌치, 상기 트렌치 내부에 형성된 제1전극, 상기 웰(well)층 상에 선택적으로 형성되되, 상기 트렌치에 수직으로 접하는 제1영역 및 상기 트렌치와 평행하게 이격되어 상기 제1영역과 직교하는 제2영역으로 이루어지고, 상기 드리프트(drift)층보다 고농도인 제2도전형의 제2전극영역, 상기 웰(well)층 상에 상기 제2도전형의 제2전극영역의 측면을 감싸도록 형성되고, 상기 웰(well)층보다 고농도인 제1도전형의 제2전극영역, 상기 웰(well)층 상에 형성되어 상기 제2도전형의 제2전극영역 및 제1도전형의 제2전극영역과 전기적으로 연결되는 제2전극 및 상기 반도체 기판 타면에 형성된 제3전극을 포함한다.
이때, 상기 제2도전형의 제2전극영역은 평면 기준으로 ＋ 형상으로 형성될 수 있다.
또한, 상기 제2도전형의 제2전극영역은 상기 제2영역에서 상기 트렌치와 평행한 부분의 폭이 상기 제1영역에서 상기 트렌치와 평행한 부분의 폭 보다 크도록 형성될 수 있다.
또한, 상기 제1전극은 게이트(gate) 전극, 상기 제2전극은 이미터(emitter) 전극 및 상기 제3전극은 컬렉터(collector) 전극일 수 있다.
또한, 상기 제2전극은 상기 웰(well)층과 마주하는 제1면 및 상기 제1면과 대향하는 제2면으로 이루어지고, 상기 제1면에는 길이 방향으로 돌출되어 상기 제2도전형의 제2전극영역 중 제2영역 및 상기 제1도전형의 제1전극영역과 접하는 컨택(contact)부가 형성될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위한 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 바(bar) 형태로 형성되는 N+ 이미터 영역 중 트렌치와 접하는 부분의 폭은 변화없이 제2전극과 컨택(contact)하는 부분의 폭만 증가시킴으로써, 트렌치와 트렌치 사이의 간격이 줄어들어도 제2전극과 컨택(contact)하는 N+ 이미터 영역의 면적을 증가시킬 수 있으므로, 컨택(contact) 저항이 증가하는 문제를 해결하여 도통 손실을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 종래 바(bar) 타입의 전력 반도체 소자와 비교하여 트렌치와 접하는 P+ 이미터 영역에 대한 N+ 이미터 영역의 비율을 동일하게 유지하거나 또는 더 줄이는 것도 가능하므로, 단락회로 내량(short circuit ruggedness)을 증가시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 전력 반도체 소자의 구조를 나타내는 평면도,
도 2는 도 1의 A - A′단면도,
도 3은 도 1의 B - B′단면도, 및
도 4는 도 1의 C - C′단면도이다.
도 2는 도 1의 A - A′단면도,
도 3은 도 1의 B - B′단면도, 및
도 4는 도 1의 C - C′단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 전력 반도체 소자의 구조를 나타내는 평면도이고, 도 2는 도 1의 A - A′단면도이며, 도 3은 도 1의 B - B′단면도 및 도 4는 도 1의 C - C′단면도이다.
도 1 내지 도 4를 참조하면, 본 실시 예에 따른 전력 반도체 소자(100)는 제1도전형의 반도체 기판(110), 반도체 기판(110) 상에 형성된 드리프트(drift)층(120), 드리프트(drift)층(120)상에 형성된 웰(well)층(130), 트렌치(140), 트렌치(140) 내부에 형성된 제1전극(145), 웰(well)층(130) 상에 형성된 제1도전형의 제2전극영역(150) 및 제2도전형의 제2전극영역(160), 웰(well)층 상에 형성된 제2전극(170)을 포함한다. 이때, 도 1은 제1도전형의 제2전극영역(150) 및 제2도전형의 제2전극영역(160)의 구조가 명확히 드러나도록 하기 위해 제2전극(170)을 생략하여 도시하였다.
본 실시 예에서, 제1도전형의 반도체 기판(110)은 실리콘 웨이퍼(silicon wafer)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 상기 제1도전형은 P 형일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 반도체 기판(110)은 일면 및 타면을 가지며, 상기 일면 상에는 도 2 내지 도 4에 도시한 바와 같이, 제2도전형의 드리프트(drift)층(120)이 형성될 수 있고, 상기 타면 상에는 제3전극(180)이 형성될 수 있다.
이때, 제3전극(180)은 컬렉터(collector) 전극일 수 있고, 반도체 기판(110)은 컬렉터(collector) 영역으로 기능할 수 있다.
본 실시 예에서, 제2도전형의 드리프트(drift)층(120)은 반도체 기판(110) 일면상에 에피택셜 성장(epitaxial growth)법을 이용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니며, 여기에서, 상기 제2도전형은 N 형일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 도 2 내지 도 4에 도시한 바와 같이, 본 실시 예에 따른 전력 반도체 소자(100)는 P 형의 반도체 기판(110)과 N 형의 드리프트(drift)층(120) 사이에 드리프트(drift)층(120) 보다 고농도인 N+ 형의 버퍼(buffer)층(115)이 더 형성될 수 있다. 이때, 상기 버퍼(buffer)층(115) 역시 에피택셜 성장(epitaxial growth)법을 이용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 버퍼(buffer)층(115)은 절연 게이트 바이폴라 트랜지스터(IGBT)에 있어서, 게이트(gate) 전극과 이미터(emitter) 전극이 단락되고, 컬렉터(collector) 전극은 이미터(emitter) 전극에 대하여 양의 전압이 인가되는 순방향 차폐 모드에서 상기 드리프트(drift)층(120)과 상기 웰(well)층 사이에 역전압이 인가되도록 하여 상기 드리프트(drift)층(120)과 상기 웰(well)층(130) 사이의 접합면으로부터 형성되는 공핍층이 P 형의 반도체 기판(110)으로 확장되지 못하도록 하기 위한 것으로, 상기 버퍼(buffer)층(115)을 형성함으로써, 드리프트(drift)층(120) 두께를 줄일 수 있으므로 소자의 온-상태 손실들을 감소시킬 수 있는 이점이 있다.
또한, 순방향 도통 시(게이트(gate)에 일정 전압 이상이 인가되어 채널이 형성되는 경우)에는 상기 버퍼(butter)층(115)의 농도가 높고 두께가 두꺼울수록 P 형의 반도체 기판(110)으로부터 N 형의 드리프트(drift)층(120)으로의 홀(hole) 주입을 억제시켜 소자의 스위칭 속도를 빠르게 할 수 있다.
본 실시 예에서 제1도전형의 웰(well)층(130)은 드리프트(drift)층(120) 상에 형성될 수 있다.
여기에서, 상기 제1도전형은 전술한 바와 마찬가지로 P 형일 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, P 형의 웰(well)층(130)은 드리프트(drift)층(120) 표면에 P 형 불순물을 주입하여 깊이 방향으로 확산시킴으로써 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서 트렌치(trench)(140)는 웰(well)층(130)을 관통하여 드리프트(drift)층(120)에 이르도록 형성될 수 있다.
구체적으로, 도 2 내지 도 4를 참조하면, 트렌치(140)는 웰(well)층(130) 표면으로부터 두께 방향으로 관통하여 드리프트(drift)층(120)에 도달하는 깊이로 형성될 수 있으며, 이때, 동일한 깊이 및 동일한 폭을 갖는 트렌치(140)가 일정 간격으로 복수 개 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 '동일'은 수학적인 의미에서 정확하게 동일한 치수를 의미하는 것은 아니며, 설계오차, 제조오차, 측정오차 등을 감안하여 실질적으로 동일한 것을 의미할 수 있다. 이하, 본 명세서에서 사용하는 '동일'의 의미는 전술한 바와 같이 실질적으로 동일함을 의미하는 것이다.
이때, 상기 트렌치(140)는 마스크를 이용한 에칭 공정을 통해 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 트렌치(140) 내벽에는 절연막(141)이 형성될 수 있다. 여기에서, 절연막(141)은 열산화 공정을 통하여 형성된 산화막일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 트렌치(140) 내부에 형성된 제1전극(145)은 폴리 실리콘(poly silicon)으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 상기 제1전극(145)은 게이트(gate) 전극일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 트렌치(140) 상에는 제1전극(145)과 제2전극(170) 간의 전기적 절연을 위한 층간 절연막(147)이 형성될 수 있다. 여기에서, 층간 절연막(147)은 BPSG(Boron Phosphorus Silicate Glass)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 전력 반도체 소자(100)는 웰(well)층(130) 상에 형성된 제1도전형의 제2전극영역(150) 및 제2도전형의 제2전극영역(160)을 더 포함할 수 있다.
여기에서, 상기 제1도전형 및 제2도전형은 각각 P 형 및 N 형일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제1도전형의 제2전극영역(150) 중 일부 영역 및 제2도전형의 제2전극영역(160) 중 일부 영역은 각각 제2전극(170)의 컨택(contact)부(171)와 직접 접할 수 있다.
본 실시 예에서, 제2도전형의 제2전극영역(160)은 웰(well)층(130) 상에 선택적으로 형성되되, 도 1에 도시한 바와 같이, 트렌치(140)에 수직으로 접하는 제1영역(161) 및 상기 트렌치(140)와 평행하게 이격되어 상기 제1영역(161)과 직교하는 제2영역(163)으로 이루어질 수 있다.
또한, 본 실시 예에서 제2도전형의 제2전극영역(160)은 상술한 드리프트(drift)층(120) 보다 고농도인 N+ 형일 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서 제2도전형의 제2전극영역(160)은 평면 기준으로, 도 1과 같이 ＋ 형상으로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 '평면'은 전력 반도체 소자(100)의 상부 표면을 위에서 내려다 본 상태에서의 평면을 의미할 수 있다.
즉, 본 실시 예에 따른 전력 반도체 소자(100)의 제2도전형의 제2전극영역(160)은 제2영역(163)에서 트렌치(140)와 평행한 부분의 폭(b, 도 1 참조)이 제1영역(161)에서 트렌치(140)와 평행한 부분의 폭(a, 도 1 참조)보다 크게 형성될 수 있다.
이는, 제2전극(170)과 제2도전형의 제2전극영역(160)의 컨택(contact) 면적을 늘리기 위함인 것으로, 이에 대해서는 추후 상세히 서술할 것이다.
또한, 본 실시 예에 따른 전력 반도체 소자(100)에서 제2도전형의 제2전극영역(160)의 표면 면적은 제1도전형의 제2전극영역(150)의 표면 면적과 동일하도록 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 전력 반도체 소자(100)의 제1도전형의 제2전극영역(150)은 도 1에 도시한 바와 같이, 상기 웰(well)층(130)상에 형성되되, 제2도전형의 제2전극영역(160)의 두께 방향 측면과 접하여 형성될 수 있다.
여기에서, 상기 '두께 방향'은 트렌치(140)의 깊이 방향과 대응되는 방향을 의미할 수 있다.
또한, 본 실시 예에서, 제1도전형의 제2전극영역(150)은 상기 웰(well)층(130) 보다 고농도인 P+ 형일 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에 따른 전력 반도체 소자(100)의 제2전극(170)은 웰(well)층(130)상에 형성되되, 웰(well)층(130)과 마주하는 제1면 및 상기 제1면과 대향되어 외부로 노출되는 제2면으로 이루어질 수 있다.
이때, 상기 제1면에는 상기 트렌치(140)와 평행하게 이격된 위치에 길이 방향으로 돌출 형성된 컨택(contact)부(171)가 형성될 수 있다.
상기 컨택(contact)부(171)는 상기 제2도전형의 제2전극영역(160) 중 제2영역(163) 및 제1도전형의 제1전극영역(150)과 접할 수 있다.
구체적으로 설명하면, 트렌치(140) 상에는 층간 절연막(147)이 형성되는데 이때, 복수 개의 트렌치(140)가 이격 형성된 경우, 각 트렌치(140) 상에 형성된 층간 절연막(147) 역시 서로 이웃하는 층간 절연막(147)과 이격되도록 형성될 수 있다.
이에 따라, 인접한 층간 절연막(147) 사이로 제1도전형의 제2전극영역(150) 및 제2도전형의 제2전극영역(160)이 노출되고, 인접한 층간 절연막(147) 사이로 제2전극(170)의 컨택(contact)부(171)가 삽입되어 상기 노출된 제1도전형의 제2전극영역(150)과 제2도전형의 제2전극영역(160)과 접할 수 있게 된다.
이와 같이, 제2도전형의 제2전극영역(160) 중 제2전극(170)의 컨택(contact)부(171)와 접할 수 있는 부분은 층간 절연막(147) 사이로 제한된다.
종래, 바(bar) 형태의 N+ 이미터(emitter) 영역 및 P+ 이미터(emitter) 영역을 갖는 전력 반도체 소자는 도통 손실을 줄이기 위한 목적으로 채널 밀도를 증가시키기 위해 트렌치와 트렌치 사이의 간격을 줄이게 되면, N+ 이미터(emitter) 영역 중 이미터(emitter) 전극과 컨택(contact)하는 부분의 면적이 감소하게 되어 컨택(contact) 저항이 증가함에 따라 오히려 도통 손실이 급격하게 증가하게 되는 문제가 발생할 수 있다.
이러한 문제를 해결하기 위해 바(bar) 형태인 N+ 이미터(emitter) 영역의 전체 폭을 크게 하면, 트렌치와 접하는 P+ 이미터(emitter) 영역에 대한 N+ 이미터(emitter) 영역의 비율이 증가함에 따라 피크 전류(peak current)가 증가하게 되어 단락회로 내량(short circuit ruggedness)이 감소하는 문제가 발생할 수 있다.
또한, 이미터(emitter) 전극과 컨택(contact)하는 P+ 이미터(emitter) 영역에 대한 N+ 이미터(emitter) 영역의 비율은 동일하게 유지한 상태로 전체 폭을 늘리면, 트렌치와 접하는 N+ 이미터(emitter) 영역 아래로 넘어온 홀(hole)들의 전류 패스(current pass) 길이가 늘어나 래치-업(latch-up) 저항의 증가로 단락회로 내량(short circuit ruggedness)이 감소하는 문제가 발생할 수 있다.
이에 따라, 본 실시 예에서는 도 1과 같이, 제2도전형의 제2전극영역(160) 중 트렌치(140)와 접하는 부분의 폭(a)은 그대로 유지하고, 제2전극(170)의 컨택(contact)부(171)와 접하는 부분의 폭(b)은 넓게 형성함으로써, 트렌치(140)와 트렌치(140) 사이의 간격이 줄어들어도 제2도전형의 제2전극영역(160) 중 제2전극(170)과 컨택(contact)하는 부분의 면적은 증가시킬 수 있으므로, 컨택(contact) 저항의 증가 문제를 해결할 수 있다.
또한, 트렌치(140)와 접하는 제1도전형의 제2전극영역(150)에 대한 제2도전형의 제2전극영역(160)의 비율을 동일하게 유지하거나 또는 더 줄이는 것도 가능하므로, 단락회로 내량(short circuit ruggedness)을 증가시킬 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 전력 반도체 소자
110 : 반도체 기판
115 : 버퍼(buffer)층
120 : 드리프트(drift)층
130 : 웰(well)층
140 : 트렌치(trench)
141 : 절연막
145 : 제1전극
147 : 층간 절연막
150 : 제1도전형 제2전극영역
160 : 제2도전형 제2전극영역
161 : 제1영역
163 : 제2영역
170 : 제2전극
180 : 제3전극
110 : 반도체 기판
115 : 버퍼(buffer)층
120 : 드리프트(drift)층
130 : 웰(well)층
140 : 트렌치(trench)
141 : 절연막
145 : 제1전극
147 : 층간 절연막
150 : 제1도전형 제2전극영역
160 : 제2도전형 제2전극영역
161 : 제1영역
163 : 제2영역
170 : 제2전극
180 : 제3전극
Claims (17)
- 일면 및 타면을 갖고, 제1도전형인 반도체 기판;
상기 반도체 기판 일면 상에 형성된 제2도전형의 드리프트(drift)층;
상기 드리프트(drift)층 상에 형성된 제1도전형의 웰(well)층;
상기 웰(well)층을 두께 방향으로 관통하여 상기 드리프트(drift)층에 이르도록 형성된 트렌치;
상기 트렌치 내부에 형성된 제1전극;
상기 웰(well)층 상에 선택적으로 형성되되, 상기 트렌치에 수직으로 접하는 제1영역 및 상기 트렌치와 평행하게 이격되어 상기 제1영역과 직교하는 제2영역으로 이루어지고, 상기 드리프트(drift)층보다 고농도인 제2도전형의 제2전극영역;
상기 웰(well)층 상에 상기 제2도전형의 제2전극영역의 측면과 접하여 형성되고, 상기 웰(well)층보다 고농도인 제1도전형의 제2전극영역; 및
상기 웰(well)층 상에 형성되어 상기 제2도전형의 제2전극영역 및 제1도전형의 제2전극영역과 전기적으로 연결되는 제2전극
을 포함하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 제2도전형의 제2전극영역은 평면 기준으로 ＋ 형상으로 형성된 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 제2도전형의 제2전극영역은 상기 제2영역에서 상기 트렌치와 평행한 부분의 폭이 상기 제1영역에서 상기 트렌치와 평행한 부분의 폭 보다 크도록 형성된 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 제2전극은 상기 웰(well)층과 마주하는 제1면 및 상기 제1면과 대향하는 제2면으로 이루어지고,
상기 제1면에는 길이 방향으로 돌출되어 상기 제2도전형의 제2전극영역 중 제2영역 및 상기 제1도전형의 제1전극영역과 접하는 컨택(contact)부가 형성된 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 제1도전형은 P 형이고, 상기 제2도전형은 N 형인 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 반도체 기판과 상기 드리프트(drift)층 사이에 형성되되, 상기 드리프트(drift)층보다 고농도인 제2도전형의 버퍼(buffer)층을 더 포함하는 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 트렌치 내벽과 상기 제1전극 사이에 형성된 절연막을 더 포함하는 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 트렌치 상에 형성된 층간 절연막을 더 포함하는 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 제1전극은 게이트(gate) 전극, 상기 제2전극은 이미터(emitter) 전극인 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 제1전극은 폴리 실리콘(poly silicon)으로 이루어진 것을 특징으로 하는 전력 반도체 소자.
- 청구항 1에 있어서,
상기 반도체 기판 타면에 형성된 제3전극을 더 포함하는 것을 특징으로 하는 전력 반도체 소자.
- 청구항 11에 있어서,
상기 제3전극은 컬렉터(collector) 전극인 것을 특징으로 하는 전력 반도체 소자.
- 일면 및 타면을 갖고, 제1도전형인 반도체 기판;
상기 반도체 기판 일면 상에 형성된 제2도전형의 드리프트(drift)층;
상기 드리프트(drift)층 상에 형성된 제1도전형의 웰(well)층;
상기 웰(well)층을 두께 방향으로 관통하여 상기 드리프트(drift)층에 이르도록 형성된 트렌치;
상기 트렌치 내부에 형성된 제1전극;
상기 웰(well)층 상에 선택적으로 형성되되, 상기 트렌치에 수직으로 접하는 제1영역 및 상기 트렌치와 평행하게 이격되어 상기 제1영역과 직교하는 제2영역으로 이루어지고, 상기 드리프트(drift)층보다 고농도인 제2도전형의 제2전극영역;
상기 웰(well)층 상에 상기 제2도전형의 제2전극영역의 측면을 감싸도록 형성되고, 상기 웰(well)층보다 고농도인 제1도전형의 제2전극영역;
상기 웰(well)층 상에 형성되어 상기 제2도전형의 제2전극영역 및 제1도전형의 제2전극영역과 전기적으로 연결되는 제2전극; 및
상기 반도체 기판 타면에 형성된 제3전극
을 포함하는 전력 반도체 소자.
- 청구항 13에 있어서,
상기 제2도전형의 제2전극영역은 평면 기준으로 ＋ 형상으로 형성된 것을 특징으로 하는 전력 반도체 소자.
- 청구항 13에 있어서,
상기 제2도전형의 제2전극영역은 상기 제2영역에서 상기 트렌치와 평행한 부분의 폭이 상기 제1영역에서 상기 트렌치와 평행한 부분의 폭 보다 크도록 형성된 것을 특징으로 하는 전력 반도체 소자.
- 청구항 13에 있어서,
상기 제1전극은 게이트(gate) 전극, 상기 제2전극은 이미터(emitter) 전극 및 상기 제3전극은 컬렉터(collector) 전극인 것을 특징으로 하는 전력 반도체 소자.
- 청구항 13에 있어서,
상기 제2전극은 상기 웰(well)층과 마주하는 제1면 및 상기 제1면과 대향하는 제2면으로 이루어지고,
상기 제1면에는 길이 방향으로 돌출되어 상기 제2도전형의 제2전극영역 중 제2영역 및 상기 제1도전형의 제1전극영역과 접하는 컨택(contact)부가 형성된 것을 특징으로 하는 전력 반도체 소자.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120142172A KR101420528B1 (ko) | 2012-12-07 | 2012-12-07 | 전력 반도체 소자 |
| US13/831,780 US20140159105A1 (en) | 2012-12-07 | 2013-03-15 | Power semiconductor device |
| CN201310148587.6A CN103872116A (zh) | 2012-12-07 | 2013-04-25 | 功率半导体设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120142172A KR101420528B1 (ko) | 2012-12-07 | 2012-12-07 | 전력 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140074027A KR20140074027A (ko) | 2014-06-17 |
| KR101420528B1 true KR101420528B1 (ko) | 2014-07-16 |
Family
ID=50880010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120142172A KR101420528B1 (ko) | 2012-12-07 | 2012-12-07 | 전력 반도체 소자 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20140159105A1 (ko) |
| KR (1) | KR101420528B1 (ko) |
| CN (1) | CN103872116A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261713B (zh) * | 2020-03-25 | 2022-09-09 | 广东芯聚能半导体有限公司 | 沟槽型igbt器件结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158850A (ja) | 2003-11-21 | 2005-06-16 | Toyota Industries Corp | 半導体装置 |
| KR20060109485A (ko) * | 2003-11-12 | 2006-10-20 | 도요다 지도샤 가부시끼가이샤 | 트렌치 게이트 전계 효과 디바이스 |
| JP2007258617A (ja) * | 2006-03-24 | 2007-10-04 | Toyota Industries Corp | 半導体装置及びその半導体装置の製造方法 |
| JP2008182032A (ja) | 2007-01-24 | 2008-08-07 | Toyota Industries Corp | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4315178A1 (de) * | 1993-05-07 | 1994-11-10 | Abb Management Ag | IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung |
| JP3060272B2 (ja) * | 1993-11-01 | 2000-07-10 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| KR100275756B1 (ko) * | 1998-08-27 | 2000-12-15 | 김덕중 | 트렌치 절연 게이트 바이폴라 트랜지스터 |
| JP4082295B2 (ja) * | 2003-07-11 | 2008-04-30 | トヨタ自動車株式会社 | 半導体装置 |
| CN100514675C (zh) * | 2004-05-12 | 2009-07-15 | 株式会社丰田中央研究所 | 半导体器件 |
| JP5011881B2 (ja) * | 2006-08-11 | 2012-08-29 | 株式会社デンソー | 半導体装置の製造方法 |
| CN102171828A (zh) * | 2009-04-10 | 2011-08-31 | 住友电气工业株式会社 | 绝缘栅双极型晶体管 |
| US7910486B2 (en) * | 2009-06-12 | 2011-03-22 | Alpha & Omega Semiconductor, Inc. | Method for forming nanotube semiconductor devices |
| JP5482886B2 (ja) * | 2010-02-16 | 2014-05-07 | トヨタ自動車株式会社 | 半導体装置 |
| US9099522B2 (en) * | 2010-03-09 | 2015-08-04 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP5630114B2 (ja) * | 2010-07-16 | 2014-11-26 | トヨタ自動車株式会社 | 炭化珪素半導体装置 |
| US9245986B2 (en) * | 2012-11-29 | 2016-01-26 | Samsung Electro-Mechanics Co., Ltd. | Power semiconductor device and method of manufacturing the same |
-
2012
- 2012-12-07 KR KR1020120142172A patent/KR101420528B1/ko active IP Right Grant
-
2013
- 2013-03-15 US US13/831,780 patent/US20140159105A1/en not_active Abandoned
- 2013-04-25 CN CN201310148587.6A patent/CN103872116A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060109485A (ko) * | 2003-11-12 | 2006-10-20 | 도요다 지도샤 가부시끼가이샤 | 트렌치 게이트 전계 효과 디바이스 |
| JP2005158850A (ja) | 2003-11-21 | 2005-06-16 | Toyota Industries Corp | 半導体装置 |
| JP2007258617A (ja) * | 2006-03-24 | 2007-10-04 | Toyota Industries Corp | 半導体装置及びその半導体装置の製造方法 |
| JP2008182032A (ja) | 2007-01-24 | 2008-08-07 | Toyota Industries Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140074027A (ko) | 2014-06-17 |
| CN103872116A (zh) | 2014-06-18 |
| US20140159105A1 (en) | 2014-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10818782B2 (en) | Insulated-gate bipolar transistor (IGBT) including a branched gate trench | |
| JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
| JP7326725B2 (ja) | 半導体装置 | |
| JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| US9013005B2 (en) | Semiconductor device and method for manufacturing same | |
| JP5833277B1 (ja) | 半導体装置 | |
| US20190081030A1 (en) | Semiconductor device | |
| JP2012064686A (ja) | 半導体装置 | |
| JP2010232335A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP5145665B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US9537002B2 (en) | Semiconductor device with SiC base layer | |
| US9525062B2 (en) | Insulated gate switching element | |
| JP6173987B2 (ja) | 半導体装置 | |
| KR101420528B1 (ko) | 전력 반도체 소자 | |
| KR101366982B1 (ko) | 트렌치 게이트형 전력 반도체 소자 | |
| JP5309427B2 (ja) | 半導体装置 | |
| KR20130024363A (ko) | 전력 반도체 소자 | |
| JP5309428B2 (ja) | 半導体装置 | |
| JP2009277956A (ja) | 半導体装置 | |
| US9502498B2 (en) | Power semiconductor device | |
| KR101216811B1 (ko) | 전력 반도체 소자의 제조 방법 | |
| JP2023134956A (ja) | 半導体装置 | |
| KR101186741B1 (ko) | 전력 반도체 소자 | |
| JP2021180310A (ja) | 電力半導体素子および電力半導体チップ | |
| JP2014060187A (ja) | 電力用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 6 |