CN1497719A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1497719A CN1497719A CNA200310100789XA CN200310100789A CN1497719A CN 1497719 A CN1497719 A CN 1497719A CN A200310100789X A CNA200310100789X A CN A200310100789XA CN 200310100789 A CN200310100789 A CN 200310100789A CN 1497719 A CN1497719 A CN 1497719A
- Authority
- CN
- China
- Prior art keywords
- wiring
- semiconductor device
- film
- protuberance
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000003466 welding Methods 0.000 claims description 38
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 description 11
- 230000007797 corrosion Effects 0.000 description 11
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005755 formation reaction Methods 0.000 description 5
- 241001442589 Convoluta Species 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 210000004209 hair Anatomy 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013036 cure process Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件和其制造方法，在用于对键合焊盘进行开口的腐蚀工序后，在绝缘保护膜上不发生缺损，可不增加使成本上升的工序来进行制造。本发明的半导体器件在半导体衬底上形成多条布线(101)或导电膜图形，并在所述多条布线(101)或导电膜图形间形成间隙，其中：在所述多条布线(101)或导电膜图形的至少一个弯曲部或末端部，从夹持所述间隙的某一个的布线或导电膜图形向所述间隙形成突出部(102)。
Description
技术领域
本发明涉及半导体器件上的布线版图(layout)和含有布线的半导体器件及其制造方法。
背景技术
以往，在形成于半导体衬底上的半导体集成电路中，对铝合金膜等金属膜进行构图(patterning)而形成多条金属布线，以便对衬底上的半导体元件间进行连接或连接到键合焊盘(bonding pad)上。在多层布线结构中，为了防止最上层的金属布线的腐蚀，用具有抗湿性的绝缘保护膜来覆盖，在键合焊盘上形成开口，布线形成工序结束。
图7A～B是表示现有一般布线形成最终工序的代表性剖面图，表示集成电路内的布线间隔适度宽的布线和包含键合焊盘的部分。如图7A所示，在半导体衬底1上形成绝缘膜2，该绝缘膜2通常由多层膜构成，例如BPSG(boron-phospho-silicate glass；硼磷硅玻璃)和TEOS(tetraethylorthosilicate；原硅酸四乙酯)的氧化硅膜，在未图示的其他位置，在半导体衬底1上，在绝缘膜2的下面形成晶体管等有源元件。另外，虽然没有图示出，但晶体管等有源元件通过贯穿绝缘膜2的接触孔与内部布线连接。在绝缘膜2上形成铝合金膜构成的电路内布线3和键合焊盘4，接着在其上形成PSG(phospho-silicate glass；磷硅玻璃)/氮化硅膜(SiN)或SiN膜这样的保护膜5。然后，在其上涂敷抗蚀剂膜6。接着，如图7B所示，以抗蚀剂膜6作为掩模，对保护膜5进行腐蚀，在键合焊盘4上设置引线键合使用的开口7，在使键合焊盘4表面露出后，除去抗蚀剂膜6。
而且，还提出了以下方法(日本特开昭61(1986)-59739号公报)，在铝布线上叠层氮化硅膜和氧化硅膜，以抗蚀剂作为掩模来腐蚀形成电极取出口。
一般在大规模半导体集成电路的布线中，如在半导体芯片周边电源线附近或存储器电路周边看到的那样，并行排列几十条布线，而且许多有大致成直角的弯曲部。图8是表示在这样的布线图形中有弯曲部的三条铝合金布线8部分的图。在这样的布线部分中，根据图7A～图7B说明的工序形成引线键合用开口后，检查除去了抗蚀剂膜后的保护膜表面时，如图8所示，存在布线8角部之间产生绝缘保护膜缺损部9的问题。
如果在这样的绝缘保护膜上产生缺损部，则水分等浸入其下的布线层而引起腐蚀，所以明显地损害半导体集成电路的可靠性。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，在用于对键合焊盘进行开口的腐蚀工序后，在绝缘保护膜上不发生缺损，可不增加使成本上升的工序来进行制造。
为了实现上述目的，本发明的半导体器件，在半导体衬底上形成多条布线或导电膜图形，并在所述多条布线或导电膜图形间形成间隙，其特征在于：在所述多条布线或导电膜图形的至少一个弯曲部或末端部，从夹持所述间隙的任意一个的布线或导电膜图形向所述间隙形成突出部。
本发明的半导体器件的制造方法，通过光刻和腐蚀法，在半导体衬底上形成多条布线或导电膜图形，并在所述多条布线或导电膜图形间形成间隙，其特征在于：在所述多条布线或导电膜图形的至少一个弯曲部或末端部，从夹持所述间隙的任意一个的布线或导电膜图形向所述间隙形成突出部。
附图说明
图1A-B是本发明第1实施方式的布线版图的图。
图2是本发明第2实施方式的布线版图的图。
图3A-B是说明本发明第3实施方式的布线版图的图。
图4是表示本发明第3实施方式的布线版图的变形例的图。
图5A-C是说明本发明第4实施方式的布线版图的图。
图6是现有的具有弯曲部的布线版图的图。
图7A-B是表示现有的键合焊盘部开口工序的工序剖面图。
图8表示现有的具有弯曲部的布线版图和绝缘保护膜缺损的图。
图9表示现有的具有弯曲部的布线图形的图。
图10A是图9中的V-V剖面图及图1中的I-I线和II-II线剖面图，图10B是图9中的VI-VI线剖面图。
图11A是图9中的V-V线剖面图，图11B是图9中的VI-VI线剖面图，表示现有的键合焊盘部开口工序中的不良发生过程的剖面图。
具体实施方式
本发明在半导体衬底上的多条布线或导电膜图形的至少一个的弯曲部或末端部上，从夹持间隙的任意一方的布线或导电膜图形向所述间隙形成突出部。由此，在后面的工序，在用于对键合焊盘开口的腐蚀工序中，可以解决在键合焊盘上以外的布线配置部绝缘保护膜上开孔的问题。因此，不增加使成本上升的抗蚀剂的厚膜化和绝缘保护膜衬底的平坦化工序等，而且，可以不使半导体芯片增大地解决问题。
所述突出部也可以突出到弯曲部的角部的外侧。另外，所述突出部也可以在弯曲部的内角部的内侧形成三角形形状。
也可以在所述多个导电膜图形，形成将其分离的T字状槽或十字状槽，在位于构成所述T字状槽或十字状槽的各槽的交叉部的至少一个所述导电膜图形的角部，形成突出部。
所述多条布线以预定的间隔大致并行形成在半导体衬底上，第2布线的终端在第1布线的延长部，至少在所述第2布线的终端部，设置向所述第1布线方向突出的突出部，或至少在与所述第2布线的终端部相对的所述第1布线部分，形成向所述第2布线方向突出的突出部。
在所述结构中，突出部的面积取决于布线的粗细和密度等，但基本在0.2～3.0μm2的范围，在0.7～1.5μm2的范围更好。
在上述结构中，优选形成以下结构：覆盖布线或导电膜图形或第1及第2布线和由同一膜构成的键合焊盘、布线或导电膜图形或第1及第2布线及键合焊盘，在键合焊盘上还有具有开口的绝缘保护膜。
在本发明的半导体器件的制造方法中，由于在并行排列的布线、或金属膜那样的导电膜图形的预定部分上形成突出部，而减小布线间或导电膜间的间隔，所以形成在其上的保护绝缘膜在布线间或导电膜间的上部都接触，由此，可以有效地防止保护绝缘膜的缺损。
在本发明的制造方法中，优选还包括以下工序：在所述半导体衬底上，形成所述布线或导电膜图形和由同一膜构成的键合焊盘，形成绝缘保护膜以覆盖所述布线、导电膜图形和所述键合焊盘，在所述绝缘保护膜上形成图形化的感光性树脂膜，以所述感光性树脂膜作为掩模，选择性地腐蚀所述绝缘保护膜，在所述键合焊盘上形成所述绝缘膜的开口。
本发明通过在形成了多条布线的半导体衬底的布线弯曲部的角部的例如外侧或内侧上形成突出部，可以解决在用于对键合焊盘进行开口的腐蚀工序中键合焊盘上以外的布线配置部绝缘保护膜上开孔的问题。因此，本发明仅变更布线图形的版图，所以可获得如下效果，即，不增加使成本上升的抗蚀剂的厚膜化和绝缘保护膜衬底的平坦化工序等，而且可以不使半导体芯片增大地解决问题。
以下，参照附图详细说明本发明的具体实施方式。
(第1实施方式)
图1A-B表示本发明的第1实施方式，是多层布线的最上层布线层的布线版图的图，表示半导体芯片上排列多条的布线区域中的一部分，即三条布线的大致90°的弯曲部的图形部分。图1A是十字线(reticule)上的布线图形版图，图1B是半导体衬底上实际形成的布线图形。在本实施方式中，将多个布线图形101如以往那样并行排列，但在其外弯曲部(弯曲部的凸出侧)的外侧设置突出部图形102。由此，布线图形101的间隔在包含弯曲部的附近变小，在其他的并行部分可维持以往那样的设计间隔。突出部104和布线103的间隔最好设定成不小于图形设计规则的最小宽度，由此，可在光刻工序中不引起布线间短路。使用这样的十字线实际上形成的布线如图1B所示，成为布线103和突出部104的角部多少被倒角的形状，但大致维持形成十字线图形上的形状。例如，通过腐蚀法等，在形成于半导体衬底上的绝缘膜上，以0.3μm～1.0μm的厚度形成AlCu或AlSiCu等铝合金构成的导电膜，在光刻工序中在成为布线的部分上形成抗蚀剂，通过腐蚀而除去布线间的导电膜，然后除去抗蚀剂。
在图1B的例中，布线的宽度为0.6μm，布线间的间隔为0.8μm，一个突出部的面积为0.8μm2。在此，所谓突出部的面积是指在布线的角部，本发明的一个布线图形(图1B)与相对应的现有技术的相同宽度的一个布线图形(图9)的面积差。
通过形成以上那样的布线图形，可以防止成为以往问题的、在绝缘保护膜上形成键合焊盘用开口后产生的绝缘保护膜缺损。
下面，进一步具体地说明以上的本发明的作用效果。首先，对本发明人等通过实验确认的SiN等绝缘保护膜产生缺损的原因进行说明。图9是表示形成在半导体芯片上的具有以往版图的布线8的弯曲部区域的图，虽未图示，但将绝缘保护膜形成在布线8的表面上。沿布线8的虚线13是绝缘保护膜的反映了布线8的凹凸的阶梯端部轮廓。尽管取决于绝缘保护膜的堆积膜厚，但在布线8的直线并行的部分，随着绝缘保护膜从相邻的布线8同时生长，其端部从两边接触，布线间的区域闭合(图10A)。通常在布线间隔窄的区域变成这样。另一方面，在弯曲部，布线8的外顶点(顶点的凸出侧)和相邻的布线8的内角部(角部的凹入侧)的距离比并行部分的间隔宽(为直线并行部间隔的1.41倍)，所以绝缘保护膜的阶梯端部不接触，形成凹部10(图10B)。
其次，图9的V-V线剖面图如图10A所示，以生长速度快的等离子体CVD法形成的SiN那样的绝缘保护膜5的阶梯覆盖性不高，所以堆积在布线8上的绝缘保护膜5在布线8的间隙上部如上述那样接触闭合，而在下部形成空隙11。这样，形成在布线侧部的保护绝缘膜的剖面形状在布线上部厚，在布线下部薄，膜厚不固定。在剖面上观察的情况下，布线侧部的从布线向最外侧突出的保护绝缘膜5的端部成为图9的虚线13所示的阶梯端部轮廓，以下象征绝缘保护膜的阶梯端部轮廓。而图9的VI-VI线剖面图是图10B所示的状态，由于弯曲部的布线间隔比V-V线剖面宽，所以在布线8上部，绝缘保护膜5不接触而是打开，成为凹部10。
图11A-B是绝缘保护膜如以上那样成为图9及图10A-B的状态时，在键合焊盘上形成绝缘保护膜的开口部时的工序剖面图。图11A、B所示的剖面图表示图9的V-V线剖面和VI-VI线剖面部分，将键合焊盘部省略。首先，如图11A所示，如果将抗蚀剂膜6涂敷在表面上，则在布线8并行的部分(图9的V-V线剖面图)，由于保护绝缘膜5的表面在布线间闭合，所以抗蚀剂表面大致平坦，但在弯曲部(图9的VI-VI线剖面图)，绝缘保护膜5在布线间形成凹部10，涂敷时的抗蚀剂材料从凹部10部分地流入空隙11，所以抗蚀剂膜6在凹部10上薄膜化。
接着，在抗蚀剂膜6被图形化后，在100℃～140℃下进行坚膜硬化处理。此时，空隙11中贮藏的气体膨胀，将抗蚀剂膜6的薄膜部吹掉，在凹部10局部地开孔，形成抗蚀剂缺损部12(图11B的VI-VI线剖面图)。如果在该状态下进行用于使键合焊盘部的保护膜5形成开口的腐蚀，则绝缘保护膜5从抗蚀剂缺损部12被除去，形成图8所示的保护膜缺损部9。或者，即使抗蚀剂膜没有被吹掉，在腐蚀保护膜时凹部10附近的薄膜化的抗蚀剂膜也被除去，露出的保护膜5被进一步腐蚀而产生缺损部9。此外，图11B的V-V线剖面图对应于图8的III-III线剖面图，图11B的VI-VI线剖面图对应于图8的IV-IV线剖面图。
以上是产生绝缘保护膜缺损部的理由，但根据本发明第1实施方式的弯曲部布线版图，由于在弯曲部的布线部分的外侧附加突出部104(图1B)，所以相邻的布线间距离变小。这样，相邻的布线间生长的绝缘保护膜的因布线103产生的阶梯端部容易接触，不形成图9和图10B所示的凹部10。
与之相对，图1B所示的虚线105、105’是布线103上形成的绝缘保护膜的因布线103的凹凸而产生的阶梯端部轮廓，在I-I线剖面观察时，与以往相同，如图10A所示，绝缘保护膜的阶梯端部、即阶梯端部轮廓105’相互接触。此时在II-II线剖面观察的情况下，布线103间距离在弯曲部变小，所以如图10A所示，布线103的绝缘保护膜阶梯部轮廓105’相互接触。因此，由于可不形成图9那样的凹部10，所以可以防止保护膜的缺损。
在图1的例中，虽然在布线的外弯曲部(弯曲部的凸出侧)侧设置突出部，但也可以仅在布线103的内弯曲部(弯曲部的凹入侧)侧、或内外弯曲部侧两侧设置突出部来狭窄地形成布线间隔。
(第2实施方式)
图2是本发明第2实施方式的弯曲部的布线图形版图的图。在该布线版图中，在铝合金膜等构成的布线201的内弯曲部形成三角形形状的突出部202。
在图2的例中，布线的宽度为0.6μm，布线间的间隔为0.8μm，一个突出部的面积为0.15μm2。
根据该结构，从图2可知，由于与图8所示的现有布线相比可以缩短布线201的外弯曲部顶点和突出部202的距离，所以可以使由从相邻布线生长的绝缘保护膜的布线201引起的阶梯端部在布线间接触。因此，可以在键合焊盘上的绝缘保护膜开口工序后，不产生保护膜的缺损。与第1实施方式的突出部104相比，本实施方式的突出部202具有简单的图形，所以还具有掩模设计容易的效果。
以前一直存在图6所示的图形，作为在多根排列的布线的弯曲部也排列成与并行部相同间隔的版图，将弯曲部布线倾斜45°。这种情况下，布线601的并行部和45°方向布线601a～601c的间隔确实相同，但连接弯曲部的布线图形的角部的线a、b在布线组内部的任意一点上交叉，所以在这样的版图中，在可以设置45°方向布线的布线根数上有限制。而设置这样的斜布线关系到增大半导体芯片上的布线占有面积。
与之相对，在图2所示的本发明的布线中，连接弯曲部的角部的线a、b是平行的，可以排列的布线根数没有限制，可在所有的布线上设置三角形形状的突出部202，由此，可以防止绝缘保护膜发生缺损。
以上说明了有关排列了具有弯曲部的多条布线的布线组图形。在除此以外的布线图形版图部位，在进行了键合焊盘上的绝缘保护膜开口腐蚀后，也有发生保护膜缺损的可能性。本发明也适用于这些部位。
(第3实施方式)
图3A是第3实施方式的布线用铝合金等金属膜图形的版图的图。图3B是作为参考示出的现有的版图，是图形301间成为T字状槽的情况。如果覆盖三个金属图形301，并使用等离子体CVD等堆积SiN等绝缘保护膜，则金属图形301的阶梯引起的绝缘保护膜的阶梯端部轮廓成为虚线303那样。即，在T字槽交点区域，可形成绝缘膜阶梯端部不接触的凹部304，在这里可能产生绝缘保护膜缺损部。
对于该部分，在本发明中形成图3A所示的版图。该版图在由与集成电路内部布线层相同的金属层构成的三个面积大的金属图形301包围形成的T字状槽中，在位于槽的交叉部上的金属图形301的角部形成突出部302。
在图3A的例中，金属图形间的间隔为1.0μm，一个突出部的面积为0.15μm2。
由此，槽的宽度变窄，绝缘保护膜的三个金属图形301的各自阶梯端部轮廓303’也在槽的交叉部相接触，没有凹部304，所以即使实施形成绝缘保护膜的键合焊盘用开口的腐蚀工序，也能不发生缺损。
在图3中，在金属图形301的角部的两部位设置突出部302，但也可以根据交叉部的绝缘膜埋入状态，在一个部位或交叉部附近的角部以外的金属图形端部设置突出部。
图4是本发明第3实施方式的版图的变形例，是由金属图形401形成的十字状槽的情况。此时，根据与图3相同的技术思想，在金属图形401的四个角部形成突出部402。这种情况下，也可以根据交叉部的绝缘膜埋入状态，在1～3个部位的角部设置突出部。
(第4实施方式)
图5A是表示本发明第4实施方式的布线版图的图形的图。以往如图5C所示，将布线501配置成与长的连续的布线502并行，且具有形成在布线上的绝缘保护膜的因布线引起的阶梯端部轮廓504、504’接触程度的间隔，在中途形成终端那样的版图。这种情况下，在阶梯端部轮廓504、504’的隔离部505，图中左半部分的绝缘膜端部接触的部分的下层如图10A所示存在空隙11，这部分的绝缘保护膜的阶梯覆盖性多少有些恶化，所以在绝缘保护膜表面上产生微孔的可能性高。在这样的状态下涂敷的抗蚀剂从一部分微孔侵入而变薄，经过键合焊盘开口用腐蚀，同样产生绝缘膜的缺损。
因此，像图5A所示的本发明的版图那样，在布线501的终端部，至少在布线502方向上形成突出部503，使布线间隔变窄。
在图5A的例中，布线的宽度通常在直线部分别为0.6μm，该布线间的间隔为0.8μm，一个突出部的面积为0.8μm2，与该突出部不同的布线间的间隔为0.6μm。
由此，绝缘膜的埋入特性在虚线部分505变得更好，所以可以防止上述缺点。如图5B的突出部503’所示那样，该突出部也可以设置在布线502侧的面对布线501终端部的部分上。
以上说明的所有实施方式的本发明的布线版图，在布线的角部等设置突出部，以便使布线各自的绝缘保护膜的阶梯端部相互接触。在本发明中形成仅在必要的部分设置突出部的结构，而其他部分特别是多条布线并行的部分的间隔可以维持与以往相同。从而，***绝缘保护膜的布线间电容没有增大，所以，在像SRAM(Static Random AccessMemory)等地址线那样的多条布线平行地长距离相邻而形成版图的情况下，可以避免同层布线间的电容耦合造成的串扰，还具有可保持作为半导体器件的高速性的附加效果。
在以上第1～第4实施方式中以布线等的图形版图为中心进行了说明，利用这些版图制造的半导体器件的制造工序与以往几乎相同。也就是说，首先，在形成于半导体衬底上的绝缘膜上，利用第1～第4实施方式所示的布线和金属图形及与它们相同的膜来形成键合焊盘，再在其上形成保护绝缘膜。接着，将抗蚀剂膜涂敷在保护绝缘膜上，在键合焊盘上形成开口图形。然后，以抗蚀剂图形作为掩模，对绝缘膜进行腐蚀，形成开口。
Claims (18)
1.一种半导体器件，在半导体衬底上形成多条布线或导电膜图形，并在所述多条布线或导电膜图形间形成了间隙，其特征在于：
在所述多条布线或导电膜图形的至少一个弯曲部或末端部，从夹持所述间隙的任意一个的布线或导电膜图形向所述间隙形成突出部。
2.如权利要求1所述的半导体器件，其中，所述突出部向弯曲部的角部外侧突出。
3.如权利要求1所述的半导体器件，其中，所述突出部在弯曲部的内角部的内侧形成三角形形状。
4.如权利要求1所述的半导体器件，其中，在所述多个导电膜图形，形成将其隔离的T字状槽或十字状槽，
在位于构成所述T字状槽或十字状槽的各槽的交叉部的、至少一个所述导电膜图形的角部，形成突出部。
5.如权利要求1所述的半导体器件，其中，所述多条布线以预定的间隔大致并行形成在半导体衬底上，第2布线的终端在第1布线的延长部，
至少在所述第2布线的终端部，设置向所述第1布线方向突出的突出部，或至少在与所述第2布线的终端部相对的所述第1布线部分，形成向所述第2布线方向突出的突出部。
6.如权利要求1所述的半导体器件，其中，在所述半导体衬底上，还包含所述布线和由同一膜构成的键合焊盘，还包含覆盖所述布线和所述键合焊盘，且在所述键合焊盘上有开口的绝缘保护膜。
7.如权利要求1所述的半导体器件，其中，在所述半导体衬底上，还包含所述导电膜图形和由同一膜构成的键合焊盘，还包含覆盖所述导电膜图形和所述键合焊盘，且在所述键合焊盘上有开口的绝缘保护膜。
8.如权利要求5所述的半导体器件，其中，在所述半导体衬底上，还包含所述第1和第2布线及由同一膜构成的键合焊盘，还包含覆盖所述布线和所述键合焊盘，且在所述键合焊盘上有开口的绝缘保护膜。
9.如权利要求1所述的半导体器件，其中，所述突出部的面积在0.2μm2以上、3.0μm2以下的范围内。
10.如权利要求1所述的半导体器件，其中，还在所述布线间或导电膜间之上形成绝缘保护膜，所述布线间或导电膜的表面与绝缘保护膜在整个面上接触。
11.一种半导体器件的制造方法，该半导体器件在半导体衬底上形成多条布线或导电膜图形，并在所述多条布线或导电膜图形间形成间隙，其特征在于：
在所述多条布线或导电膜图形的至少一个弯曲部或末端部，从夹持所述间隙的任意一个的布线或导电膜图形向所述间隙形成突出部。
12.如权利要求11所述的半导体器件的制造方法，其中，还包括以下工序：
在所述半导体衬底上，形成所述布线或导电膜图形和由同一膜构成的键合焊盘；
形成绝缘保护膜，以覆盖所述布线、导电膜图形和所述键合焊盘；
在所述绝缘保护膜上形成图形化的感光性树脂膜；
将所述感光性树脂膜作为掩模，选择性地腐蚀所述绝缘保护膜，在所述键合焊盘上形成所述绝缘膜的开口。
13.如权利要求11所述的半导体器件的制造方法，其中，所述突出部向弯曲部的角部外侧突出。
14.如权利要求11所述的半导体器件的制造方法，其中，所述突出部在弯曲部的内角部的内侧形成三角形形状。
15.如权利要求11所述的半导体器件的制造方法，其中，在所述多个导电膜图形，形成将其隔离的T字状槽或十字状槽，
在位于构成所述T字状槽或十字状槽的各槽的交叉部的、至少一个所述导电膜图形的角部，形成突出部。
16.如权利要求11所述的半导体器件的制造方法，其中，所述多条布线以预定的间隔大致并行形成在半导体衬底上，第2布线的终端在第1布线的延长部，
至少在所述第2布线的终端部，设置向所述第1布线方向突出的突出部，或至少在与所述第2布线的终端部相对的所述第1布线部分，形成向所述第2布线方向突出的突出部。
17.如权利要求11所述的半导体器件的制造方法，其中，所述突出部的面积在0.2μm2以上、3.0μm2以下的范围内。
18.如权利要求12所述的半导体器件的制造方法，其中，所述布线间或导电膜的表面与绝缘保护膜在整个面上接触。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP297982/2002 | 2002-10-10 | ||
| JP2002297982A JP4387654B2 (ja) | 2002-10-10 | 2002-10-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1497719A true CN1497719A (zh) | 2004-05-19 |
| CN1319164C CN1319164C (zh) | 2007-05-30 |
Family
ID=32064194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200310100789XA Expired - Fee Related CN1319164C (zh) | 2002-10-10 | 2003-10-10 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7067412B2 (zh) |
| JP (1) | JP4387654B2 (zh) |
| KR (1) | KR100532728B1 (zh) |
| CN (1) | CN1319164C (zh) |
| TW (1) | TWI237856B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112292757A (zh) * | 2018-08-24 | 2021-01-29 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620430B1 (ko) * | 2005-04-29 | 2006-09-06 | 삼성전자주식회사 | 반도체 장치의 얼라인 키 구조물 및 이를 형성하는 방법 |
| JPWO2007077884A1 (ja) * | 2005-12-28 | 2009-06-11 | 鈴木 隆史 | 電子の波動・粒子の二重性に基づいて設計された配線構造及び電子デバイス |
| JP5036336B2 (ja) * | 2007-02-05 | 2012-09-26 | オンセミコンダクター・トレーディング・リミテッド | 半導体チップの位置合わせ方法 |
| KR100818713B1 (ko) | 2007-03-23 | 2008-04-02 | 주식회사 하이닉스반도체 | 노광 과정 중의 스컴을 억제하는 리소그래피 방법 |
| US7858438B2 (en) * | 2007-06-13 | 2010-12-28 | Himax Technologies Limited | Semiconductor device, chip package and method of fabricating the same |
| JP5460141B2 (ja) | 2009-06-26 | 2014-04-02 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP5654818B2 (ja) * | 2010-09-27 | 2015-01-14 | ルネサスエレクトロニクス株式会社 | パワー系半導体装置の製造方法 |
| JP6034354B2 (ja) * | 2014-11-21 | 2016-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP7134902B2 (ja) * | 2019-03-05 | 2022-09-12 | キオクシア株式会社 | 半導体装置 |
| CN117043919A (zh) * | 2021-03-17 | 2023-11-10 | 罗姆股份有限公司 | 半导体器件 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552639A (en) * | 1980-09-01 | 1996-09-03 | Hitachi, Ltd. | Resin molded type semiconductor device having a conductor film |
| JPS6159739A (ja) | 1984-08-30 | 1986-03-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP2953755B2 (ja) * | 1990-07-16 | 1999-09-27 | 株式会社東芝 | マスタスライス方式の半導体装置 |
| JPH0513678A (ja) * | 1991-06-28 | 1993-01-22 | Kawasaki Steel Corp | 半導体装置 |
| KR100276781B1 (ko) * | 1992-02-03 | 2001-01-15 | 비센트 비. 인그라시아 | 리드-온-칩 반도체장치 및 그 제조방법 |
| JPH0629285A (ja) | 1992-07-08 | 1994-02-04 | Nec Corp | 半導体装置 |
| US5618744A (en) * | 1992-09-22 | 1997-04-08 | Fujitsu Ltd. | Manufacturing method and apparatus of a semiconductor integrated circuit device |
| JP3139896B2 (ja) * | 1993-11-05 | 2001-03-05 | 株式会社東芝 | 半導体レイアウト方法 |
| JPH07333854A (ja) | 1994-06-07 | 1995-12-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5686356A (en) * | 1994-09-30 | 1997-11-11 | Texas Instruments Incorporated | Conductor reticulation for improved device planarity |
| US5631495A (en) * | 1994-11-29 | 1997-05-20 | International Business Machines Corporation | High performance bipolar devices with plurality of base contact regions formed around the emitter layer |
| KR100220933B1 (ko) * | 1995-06-30 | 1999-09-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
| JPH0945686A (ja) | 1995-08-03 | 1997-02-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5981384A (en) * | 1995-08-14 | 1999-11-09 | Micron Technology, Inc. | Method of intermetal dielectric planarization by metal features layout modification |
| US5650666A (en) * | 1995-11-22 | 1997-07-22 | Cypress Semiconductor Corp. | Method and apparatus for preventing cracks in semiconductor die |
| US5888900A (en) | 1996-07-30 | 1999-03-30 | Kawasaki Steel Corporation | Method for manufacturing semiconductor device and reticle for wiring |
| JP3955360B2 (ja) | 1996-07-30 | 2007-08-08 | 川崎マイクロエレクトロニクス株式会社 | レチクルの配線パターンの製造方法 |
| JPH1098122A (ja) * | 1996-09-24 | 1998-04-14 | Matsushita Electron Corp | 半導体装置 |
| KR100255516B1 (ko) * | 1996-11-28 | 2000-05-01 | 김영환 | 반도체 장치의 금속배선 및 그 형성방법 |
| JP3109449B2 (ja) * | 1997-04-25 | 2000-11-13 | 日本電気株式会社 | 多層配線構造の形成方法 |
| US6251763B1 (en) * | 1997-06-30 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| JP2891692B1 (ja) * | 1997-08-25 | 1999-05-17 | 株式会社日立製作所 | 半導体装置 |
| JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| JP3602997B2 (ja) * | 1999-12-15 | 2004-12-15 | 松下電器産業株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
| AU2001249109A1 (en) * | 2000-03-07 | 2001-09-17 | Werner Juengling | Methods for making nearly planar dielectric films in integrated circuits |
| JP4174174B2 (ja) * | 2000-09-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法並びに半導体装置実装構造体 |
| US6306745B1 (en) * | 2000-09-21 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company | Chip-area-efficient pattern and method of hierarchal power routing |
| JP2002198443A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置及びその製造方法 |
| US6451680B1 (en) * | 2001-01-31 | 2002-09-17 | United Microelectronics Corp. | Method for reducing borderless contact leakage by OPC |
| JP2002353102A (ja) * | 2001-05-23 | 2002-12-06 | Hitachi Ltd | 半導体装置の製造方法 |
| KR100418567B1 (ko) * | 2001-06-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 각기 다른 반도체층 상에 ｎｍｏｓ 트랜지스터 및ｐｍｏｓ 트랜지스터를 구비하는 2-입력 노어 게이트 및그 제조 방법 |
| US6559476B2 (en) * | 2001-06-26 | 2003-05-06 | United Microelectronics Corp. | Method and structure for measuring bridge induced by mask layout amendment |
| JP3534093B2 (ja) * | 2001-07-31 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の設計方法並びに設計プログラム |
| US6861749B2 (en) * | 2002-09-20 | 2005-03-01 | Himax Technologies, Inc. | Semiconductor device with bump electrodes |
-
2002
- 2002-10-10 JP JP2002297982A patent/JP4387654B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-29 TW TW092126813A patent/TWI237856B/zh not_active IP Right Cessation
- 2003-10-02 US US10/678,200 patent/US7067412B2/en not_active Expired - Fee Related
- 2003-10-10 CN CNB200310100789XA patent/CN1319164C/zh not_active Expired - Fee Related
- 2003-10-10 KR KR10-2003-0070558A patent/KR100532728B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112292757A (zh) * | 2018-08-24 | 2021-01-29 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
| CN112292757B (zh) * | 2018-08-24 | 2024-03-05 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004134594A (ja) | 2004-04-30 |
| KR100532728B1 (ko) | 2005-12-01 |
| TW200409241A (en) | 2004-06-01 |
| TWI237856B (en) | 2005-08-11 |
| US7067412B2 (en) | 2006-06-27 |
| JP4387654B2 (ja) | 2009-12-16 |
| US20040072415A1 (en) | 2004-04-15 |
| KR20040032798A (ko) | 2004-04-17 |
| CN1319164C (zh) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3779243B2 (ja) | 半導体装置及びその製造方法 | |
| KR100617276B1 (ko) | 반도체 장치 | |
| KR20030022017A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN1094252C (zh) | 半导体器件和制造半导体器件的方法 | |
| CN1497719A (zh) | 半导体器件及其制造方法 | |
| JP3469976B2 (ja) | 多層配線の形成方法 | |
| US3945347A (en) | Method of making integrated circuits | |
| JP2002231753A (ja) | 半導体素子のボンディングパッド及びその製造方法 | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| US7737547B2 (en) | Dummy buried contacts and vias for improving contact via resistance in a semiconductor device | |
| US5293503A (en) | Semiconductor device having multilayer metal interconnection | |
| KR20020062796A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3107005B2 (ja) | 半導体集積回路装置 | |
| KR100903696B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100727257B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2797929B2 (ja) | 半導体装置 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100333845B1 (ko) | 반도체 장치의 배선층 레이아웃 구조 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| TW589713B (en) | Metal interconnect and method of fabricating the same | |
| JP3154124B2 (ja) | 配線の形成方法 | |
| KR20060037792A (ko) | 피아이큐 버블 제어를 위한 반도체소자의 금속배선 제조방법 | |
| KR20080008045A (ko) | 반도체 소자의 패드 레이아웃 | |
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| CN108242386A (zh) | 多层结构与其制造方法及对应其的接触结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070530 Termination date: 20131010 |