JP3139896B2 - 半導体レイアウト方法 - Google Patents
半導体レイアウト方法Info
- Publication number
- JP3139896B2 JP3139896B2 JP05276735A JP27673593A JP3139896B2 JP 3139896 B2 JP3139896 B2 JP 3139896B2 JP 05276735 A JP05276735 A JP 05276735A JP 27673593 A JP27673593 A JP 27673593A JP 3139896 B2 JP3139896 B2 JP 3139896B2
- Authority
- JP
- Japan
- Prior art keywords
- layout
- contact
- mask layout
- semiconductor
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体回路をレイアウ
トするための半導体レイアウト方法に関し、特に既存の
マスク・レイアウトの資産を新しいプロセスで再利用す
る場合（プロセス・マイグレーション）におけるコンタ
クト及びサブコン（基板用コンタクト）の作成を行うた
めの半導体レイアウト方法に関する。
トするための半導体レイアウト方法に関し、特に既存の
マスク・レイアウトの資産を新しいプロセスで再利用す
る場合（プロセス・マイグレーション）におけるコンタ
クト及びサブコン（基板用コンタクト）の作成を行うた
めの半導体レイアウト方法に関する。
【０００２】
【従来の技術】半導体回路をレイアウトする方法におい
て、ある設計規準に従って集積回路のマスク・レイアウ
トに対し、スケーリング処理、層演算処理及びコンパク
ション処理といった処理を施し、別の設計基準に従った
マスク・レイアウトに変換するプロセス・マイグレーシ
ョンは、従来より既に知られている。
て、ある設計規準に従って集積回路のマスク・レイアウ
トに対し、スケーリング処理、層演算処理及びコンパク
ション処理といった処理を施し、別の設計基準に従った
マスク・レイアウトに変換するプロセス・マイグレーシ
ョンは、従来より既に知られている。
【０００３】このプロセス・マイグレーションを行って
既存のマスク・レイアウトを再利用する方法には、従
来、次のような２つの方法があった。
既存のマスク・レイアウトを再利用する方法には、従
来、次のような２つの方法があった。
【０００４】その１つである単純スケーリング方法（第
１の従来方法）は、既存のマスク・レイアウトを単純縮
小した後、その縮小された各層を膨らまし、あるいは萎
ませて（ｇｒｏｗ）新しいマスク・レイアウトを得る。
その例を図１５（ａ），（ｂ），（ｃ）に示す。ここ
で、同図中１１１はコンタクト、１１２は拡散層、及び
１１３はＡｌ１層配線をそれぞれ表している。図１５
（ａ）は、サブコンのマスク・レイアウト甲を示し、こ
れを定数倍（０．５倍）したものが図１５（ｂ）に示す
ものであり、その後さらにコンタクト１１１のみを膨ら
ませたのが図１５（ｃ）に示すものである。
１の従来方法）は、既存のマスク・レイアウトを単純縮
小した後、その縮小された各層を膨らまし、あるいは萎
ませて（ｇｒｏｗ）新しいマスク・レイアウトを得る。
その例を図１５（ａ），（ｂ），（ｃ）に示す。ここ
で、同図中１１１はコンタクト、１１２は拡散層、及び
１１３はＡｌ１層配線をそれぞれ表している。図１５
（ａ）は、サブコンのマスク・レイアウト甲を示し、こ
れを定数倍（０．５倍）したものが図１５（ｂ）に示す
ものであり、その後さらにコンタクト１１１のみを膨ら
ませたのが図１５（ｃ）に示すものである。
【０００５】この方法の場合、プロセス・マイグレーシ
ョンの前後で図形の形と相対位置関係（例：ある図形が
別の図形より右にあるなど）がほとんど変わらない。
ョンの前後で図形の形と相対位置関係（例：ある図形が
別の図形より右にあるなど）がほとんど変わらない。
【０００６】その他の方法であるシンボリック・コンパ
クタを用いる方法（第２の従来方法：特開昭６３−１５
９９８０号公報等に開示）では、まず、既存のマスク・
レイアウトから図１６（ａ）に示すようなシンボリック
レイアウトを抽出する。シンボリックレイアウトとは、
シンボル（記号）でレイアウトを表したものである。こ
こで、同図中１１４はサブコンのシンボルを、１１５は
Ａｌ１層配線のシンボルをそれぞれ表している。この
後、これらのシンボルに対して単純スケーリングを行い
（図１６（ｂ））、シンボリック・コンパクタを用いて
シンボル間隔を圧縮する。
クタを用いる方法（第２の従来方法：特開昭６３−１５
９９８０号公報等に開示）では、まず、既存のマスク・
レイアウトから図１６（ａ）に示すようなシンボリック
レイアウトを抽出する。シンボリックレイアウトとは、
シンボル（記号）でレイアウトを表したものである。こ
こで、同図中１１４はサブコンのシンボルを、１１５は
Ａｌ１層配線のシンボルをそれぞれ表している。この
後、これらのシンボルに対して単純スケーリングを行い
（図１６（ｂ））、シンボリック・コンパクタを用いて
シンボル間隔を圧縮する。
【０００７】この方法の場合は、プロセス・マイグレー
ションの前後で図形の相対位置が変化する場合があるほ
か、配線の形状も若干変わる（伸縮する）。しかし、コ
ンタクトやサブコンは、その前後で保持される。唯一の
例外は、プロセス・マイグレーション後に複数のシンボ
ル（コンタクト・シンボル等）が重なる場合である。こ
の場合は、重なったシンボルを表す物体が融合されたと
見做され、シンボル数が減少する。
ションの前後で図形の相対位置が変化する場合があるほ
か、配線の形状も若干変わる（伸縮する）。しかし、コ
ンタクトやサブコンは、その前後で保持される。唯一の
例外は、プロセス・マイグレーション後に複数のシンボ
ル（コンタクト・シンボル等）が重なる場合である。こ
の場合は、重なったシンボルを表す物体が融合されたと
見做され、シンボル数が減少する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記第
１及び第２の従来方法では次のような問題点があった。
１及び第２の従来方法では次のような問題点があった。
【０００９】（１）古いプロセスと新しいプロセスとの
相違のために面積の無駄が発生する。この点を図１７を
用いて説明する。図１７（ａ），（ｂ）は、従来の半導
体レイアウト方法を示す図であり、同図（ａ）は既存の
マスク・レイアウト（以下、マスク・レイアウト甲とい
う）を示し、同図（ｂ）は、該マスク・レイアウト甲を
上記第１または第２の従来方法に従って変換して得たマ
スク・レイアウト（以下、マスク・レイアウト乙とい
う）を示す。
相違のために面積の無駄が発生する。この点を図１７を
用いて説明する。図１７（ａ），（ｂ）は、従来の半導
体レイアウト方法を示す図であり、同図（ａ）は既存の
マスク・レイアウト（以下、マスク・レイアウト甲とい
う）を示し、同図（ｂ）は、該マスク・レイアウト甲を
上記第１または第２の従来方法に従って変換して得たマ
スク・レイアウト（以下、マスク・レイアウト乙とい
う）を示す。
【００１０】図１７（ａ）に示すマスク・レイアウト甲
では、上部の素子領域１２１の方が下部のサブコン１２
２より横方向に長くなっており、これらに物体１２３が
隣接している。ところが、図１７（ｂ）に示すマスク・
レイアウト乙では、マスク・レイアウト甲と異なって下
部のサブコン１２２ａの方が上部の素子領域１２１ａよ
りも長くなり、これらに物体１２３ａが隣接している。
では、上部の素子領域１２１の方が下部のサブコン１２
２より横方向に長くなっており、これらに物体１２３が
隣接している。ところが、図１７（ｂ）に示すマスク・
レイアウト乙では、マスク・レイアウト甲と異なって下
部のサブコン１２２ａの方が上部の素子領域１２１ａよ
りも長くなり、これらに物体１２３ａが隣接している。
【００１１】この相違は、両マスク・レイアウトのデザ
インルールの違いに起因する。マスク・レイアウト甲は
マスク・レイアウト乙の進化したものであるが、そのシ
ンボリックレイアウトはゲート間隔において速く、コン
タクト間隔において遅い（この例の場合）。従って、図
１７（ｂ）に示す場合においては、隣接した物体１２３
ａは同図に示す位置から左に移動することができず、デ
ッドスペース１２４が発生してチップ面積の損失が生ず
る。この面積の損失は、上記第１の従来方法においてよ
り顕著である。
インルールの違いに起因する。マスク・レイアウト甲は
マスク・レイアウト乙の進化したものであるが、そのシ
ンボリックレイアウトはゲート間隔において速く、コン
タクト間隔において遅い（この例の場合）。従って、図
１７（ｂ）に示す場合においては、隣接した物体１２３
ａは同図に示す位置から左に移動することができず、デ
ッドスペース１２４が発生してチップ面積の損失が生ず
る。この面積の損失は、上記第１の従来方法においてよ
り顕著である。
【００１２】（２）上述の面積の問題では、上記第２の
従来方法は第１の従来方法よりも優れた方法であるとい
えるものの、該第２の従来方法ではサブコンに関して次
の問題が生ずる。すなわち、サブコンによるデッドスペ
ースを防ぐため、シンボリック・コンパクションにおい
て、コンタクト間隔のルールを無視するのが望ましい。
厳密にいえば、同じネットに属する（接続されている）
コンタクト間において最小間隔ルールを無視してコンパ
クションを行う（サブコンは電源という同じネットに属
する）。
従来方法は第１の従来方法よりも優れた方法であるとい
えるものの、該第２の従来方法ではサブコンに関して次
の問題が生ずる。すなわち、サブコンによるデッドスペ
ースを防ぐため、シンボリック・コンパクションにおい
て、コンタクト間隔のルールを無視するのが望ましい。
厳密にいえば、同じネットに属する（接続されている）
コンタクト間において最小間隔ルールを無視してコンパ
クションを行う（サブコンは電源という同じネットに属
する）。
【００１３】その場合、図１８に示すようにサブコンの
コンタクト１３１同士が接近し過ぎて（部分的に重な
る；図中１３２）コンタクト間隔違反（あるいはコンタ
クト最小幅違反）が発生する。このデザインルール違反
は同一ネット物体間のＤＲＣエラーの一種である。同一
ネットＤＲＣエラーは、コンパクション技術における難
問であり、一般解は見つかっていない。サブコンに関す
るルール違反は、同一ネットＤＲＣエラーの大半を占め
るため、その対策が求められている。
コンタクト１３１同士が接近し過ぎて（部分的に重な
る；図中１３２）コンタクト間隔違反（あるいはコンタ
クト最小幅違反）が発生する。このデザインルール違反
は同一ネット物体間のＤＲＣエラーの一種である。同一
ネットＤＲＣエラーは、コンパクション技術における難
問であり、一般解は見つかっていない。サブコンに関す
るルール違反は、同一ネットＤＲＣエラーの大半を占め
るため、その対策が求められている。
【００１４】また、コンパクション技術の最大の課題は
大規模処理である。その大規模処理に対する唯一の実用
解は分割コンパクションである（特願平４−２５３１８
３号）。分割コンパクションでは、シンボリックレイア
ウトを複数の断片に分割し、その断片を別々にコンパク
ションする。その分割の障害となるのがサブコンであ
る。分割のためには、隙間（コンタクトやトランジスタ
のない領域）が必要である。回路素子部分は、全てが短
絡しているのではないため、十分に隙間が存在する。し
かし、サブコンは隙間なく配置されている場合が多く、
分割が困難である。
大規模処理である。その大規模処理に対する唯一の実用
解は分割コンパクションである（特願平４−２５３１８
３号）。分割コンパクションでは、シンボリックレイア
ウトを複数の断片に分割し、その断片を別々にコンパク
ションする。その分割の障害となるのがサブコンであ
る。分割のためには、隙間（コンタクトやトランジスタ
のない領域）が必要である。回路素子部分は、全てが短
絡しているのではないため、十分に隙間が存在する。し
かし、サブコンは隙間なく配置されている場合が多く、
分割が困難である。
【００１５】（３）上述したコンタクト間隔ルールを無
視したコンパクションを行った場合、サブコンが重なり
合いコンタクト面積が不足する場合がある。また、ラッ
チアップに弱いプロセスに変更する場合、上記第１及び
第２の従来方法による生成方法ではサブコンが足りなく
なる場合がある。
視したコンパクションを行った場合、サブコンが重なり
合いコンタクト面積が不足する場合がある。また、ラッ
チアップに弱いプロセスに変更する場合、上記第１及び
第２の従来方法による生成方法ではサブコンが足りなく
なる場合がある。
【００１６】（４）上記第１及び第２の従来方法では、
新しいでサインルールに適応しない場合がある。
新しいでサインルールに適応しない場合がある。
【００１７】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、プロセス・マ
イグレーション特有のチップ面積損失の回避、デザイン
ルール違反の回避、分割コンパクションの容易な実行、
コンパクト面積の十分な確保、及びサブコンのデザイン
ルールの変更への的確な対応を可能にする半導体レイア
ウト方法を提供することである。
するためになされたもので、その目的は、プロセス・マ
イグレーション特有のチップ面積損失の回避、デザイン
ルール違反の回避、分割コンパクションの容易な実行、
コンパクト面積の十分な確保、及びサブコンのデザイン
ルールの変更への的確な対応を可能にする半導体レイア
ウト方法を提供することである。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の特徴は、第１の設計基準に従った集積回路
の第１のマスク・レイアウトを前記第１の設計基準と異
なる第２の設計基準に従った第２のマスク・レイアウト
に変換するプロセス・マイグレーションを行う半導体レ
イアウト方法において、前記プロセス・マイグレーショ
ンは、前記第１のマスク・レイアウトに配置されている
基板用コンタクトのうち、隣接する２つの素子に挟まれ
た基板用コンタクトを除去したことにある。
に、本発明の特徴は、第１の設計基準に従った集積回路
の第１のマスク・レイアウトを前記第１の設計基準と異
なる第２の設計基準に従った第２のマスク・レイアウト
に変換するプロセス・マイグレーションを行う半導体レ
イアウト方法において、前記プロセス・マイグレーショ
ンは、前記第１のマスク・レイアウトに配置されている
基板用コンタクトのうち、隣接する２つの素子に挟まれ
た基板用コンタクトを除去したことにある。
【００１９】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトの異種ウェル間
の空隙に位置する前記基板用コンタクトを前記第２のマ
スク・レイアウトにおいても保持し、第１のマスク・レ
イアウトのウェル内部に配置された基板用コンタクトを
除去する。
ョンは、前記第１のマスク・レイアウトの異種ウェル間
の空隙に位置する前記基板用コンタクトを前記第２のマ
スク・レイアウトにおいても保持し、第１のマスク・レ
イアウトのウェル内部に配置された基板用コンタクトを
除去する。
【００２０】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトの電源幹線上ま
たは電源幹線に付着した基板用コンタクトを除去する。
ョンは、前記第１のマスク・レイアウトの電源幹線上ま
たは電源幹線に付着した基板用コンタクトを除去する。
【００２１】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトにおける互いに
隣接し合った基板用コンタクトのみを除去する。
ョンは、前記第１のマスク・レイアウトにおける互いに
隣接し合った基板用コンタクトのみを除去する。
【００２２】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトにおける電源幹
線に該電源幹線と異なる層を介して接続された基板用コ
ンタクトを保持し、該電源幹線に直結された基板用コン
タクトを除去する。
ョンは、前記第１のマスク・レイアウトにおける電源幹
線に該電源幹線と異なる層を介して接続された基板用コ
ンタクトを保持し、該電源幹線に直結された基板用コン
タクトを除去する。
【００２３】好ましくは、前記基板用コンタクトを除去
したレイアウトに対してシンボリックレイアウトを行
い、その後に基板用コンタクトを再作成する。
したレイアウトに対してシンボリックレイアウトを行
い、その後に基板用コンタクトを再作成する。
【００２４】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトが前記第２のマスク・レイアウトにおいて同
時コンタクトに変換されるように実行する。
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトが前記第２のマスク・レイアウトにおいて同
時コンタクトに変換されるように実行する。
【００２５】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトが前記第２のマスク・レイアウトにおいて連
ヌキ・コンタクトに変換されるように実行する。
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトが前記第２のマスク・レイアウトにおいて連
ヌキ・コンタクトに変換されるように実行する。
【００２６】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトが前記第２のマスク・レイアウトにおいてボ
ーダーレス・コンタクトに変換されるように実行する。
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトが前記第２のマスク・レイアウトにおいてボ
ーダーレス・コンタクトに変換されるように実行する。
【００２７】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトのコンタクトカットを均一な大きさの正方形
コンタクトカットに分割する。
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトのコンタクトカットを均一な大きさの正方形
コンタクトカットに分割する。
【００２８】好ましくは、前記プロセス・マイグレーシ
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトに接続された電源線から基板用コンタクトを
取り除き、その電源線が前記第２のマスク・レイアウト
において均一な太さの経路に変換されるように実行す
る。
ョンは、前記第１のマスク・レイアウトにおける基板用
コンタクトに接続された電源線から基板用コンタクトを
取り除き、その電源線が前記第２のマスク・レイアウト
において均一な太さの経路に変換されるように実行す
る。
【００２９】好ましくは、前記プロセス・マイグレーシ
ョンは、コンタクト、サブ拡散層及びこれらに短絡し得
る層を各々膨らました後に求められたこれらのＯＲ領域
とウェルとのＡＮＤＮＯＴ領域と、金属導電層の領域か
ら電源部分を抜き取った領域の反転領域を一定値だけ縮
めた領域とのＡＮＤ領域内に基板用コンタクトを生成す
る。
ョンは、コンタクト、サブ拡散層及びこれらに短絡し得
る層を各々膨らました後に求められたこれらのＯＲ領域
とウェルとのＡＮＤＮＯＴ領域と、金属導電層の領域か
ら電源部分を抜き取った領域の反転領域を一定値だけ縮
めた領域とのＡＮＤ領域内に基板用コンタクトを生成す
る。
【００３０】好ましくは、前記第２のマスク・レイアウ
トをシンボリックレイアウトとする。
トをシンボリックレイアウトとする。
【００３１】
【作用】プロセス・マイグレーションでは、第２のマス
ク・レイアウトの素子の配置が、第１のマスク・レイア
ウトのそれとほとんど変わらない。特に、隣接する素子
の相対位置関係は保持される。本発明は、このようなプ
ロセス・マイグレーションの特徴に着目し、プロセス・
マイグレーションを行うに際し、第１のマスク・レイア
ウトに配置されている基板用コンタクトのうち、隣接す
る２つの素子に挟まれた基板用コンタクトを例えば選択
的に除去する。
ク・レイアウトの素子の配置が、第１のマスク・レイア
ウトのそれとほとんど変わらない。特に、隣接する素子
の相対位置関係は保持される。本発明は、このようなプ
ロセス・マイグレーションの特徴に着目し、プロセス・
マイグレーションを行うに際し、第１のマスク・レイア
ウトに配置されている基板用コンタクトのうち、隣接す
る２つの素子に挟まれた基板用コンタクトを例えば選択
的に除去する。
【００３２】すなわち、上下隣接する素子同士の場合に
（図１９の素子１４２と素子１４３との位置関係がこれ
に該当する。）、どちらの素子が下にあるのかというこ
と、及び左右隣接する素子同士の場合に（図１９の素子
１４１と素子１４２、及び素子１４１と素子１４３は該
当しない）、どちらの素子が左にあるかということは、
例外（デッドスペースの多い場合やＩＯアナログブロッ
ク）を除いて保持される。
（図１９の素子１４２と素子１４３との位置関係がこれ
に該当する。）、どちらの素子が下にあるのかというこ
と、及び左右隣接する素子同士の場合に（図１９の素子
１４１と素子１４２、及び素子１４１と素子１４３は該
当しない）、どちらの素子が左にあるかということは、
例外（デッドスペースの多い場合やＩＯアナログブロッ
ク）を除いて保持される。
【００３３】このようなプロセス・マイグレーションに
場合に本発明は、第１のマスク・レイアウトにおいて基
板用コンタクトを選択的に除去し、第２のマスク・レイ
アウトにおいて前記の隣接する２つの素子間に基板用コ
ンタクトを配置できないようにする。なお、図中１４４
は素子１４１の左側空隙、１４５は素子１４１の下側空
隙、１４６は素子１４１の右側空隙、１４７は素子１４
１の上側空隙である。
場合に本発明は、第１のマスク・レイアウトにおいて基
板用コンタクトを選択的に除去し、第２のマスク・レイ
アウトにおいて前記の隣接する２つの素子間に基板用コ
ンタクトを配置できないようにする。なお、図中１４４
は素子１４１の左側空隙、１４５は素子１４１の下側空
隙、１４６は素子１４１の右側空隙、１４７は素子１４
１の上側空隙である。
【００３４】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１（ａ），（ｂ）は、本発明の第１実施例に係
る半導体レイアウト方法を示す図であり、同図（ａ）は
マスク・レイアウト甲を示し、同図（ｂ）はマスク・レ
イアウト甲をプロセス・マイグレーションした後のマス
ク・レイアウト乙を示す。
する。図１（ａ），（ｂ）は、本発明の第１実施例に係
る半導体レイアウト方法を示す図であり、同図（ａ）は
マスク・レイアウト甲を示し、同図（ｂ）はマスク・レ
イアウト甲をプロセス・マイグレーションした後のマス
ク・レイアウト乙を示す。
【００３５】前述したようにプロセス・マイグレーショ
ンは、半導体回路をレイアウトする方法において、ある
設計規準に従った集積回路のマスク・レイアウト甲に対
し、スケーリンク処理、層演算処理及びコンパクション
処理といった処理を施し、別の設計基準に従ったマスク
・レイアウト乙に変換するものであるが、層演算処理
は、ＡＮＤ、ＯＲ、ＡＮＤＮＯＴ、及びＧＲＯＷの基本
処理を組み合わせたものであり、マスクレイアウト乙は
シンボリックレイアウトでもよい。
ンは、半導体回路をレイアウトする方法において、ある
設計規準に従った集積回路のマスク・レイアウト甲に対
し、スケーリンク処理、層演算処理及びコンパクション
処理といった処理を施し、別の設計基準に従ったマスク
・レイアウト乙に変換するものであるが、層演算処理
は、ＡＮＤ、ＯＲ、ＡＮＤＮＯＴ、及びＧＲＯＷの基本
処理を組み合わせたものであり、マスクレイアウト乙は
シンボリックレイアウトでもよい。
【００３６】図１（ａ）において、本実施例のマスク・
レイアウト甲は、トランジスタ（素子）１を中央にして
拡散コンタクト２，３が配置され、さらに拡散コンタク
ト３の右側に隣接してサブコン４が配置されている。加
えて、これらトランジスタ１、拡散コンタクト２，３及
びサブコン４を形成する領域５の下部には前記拡散コン
タクト３に接続されて電源線６が配置されている。ま
た、前記領域５の右側には、所定の空隙を置いて領域７
が配置されており、この領域７には、トランジス８を中
央にして拡散コンタクト９，１０が配置されている。
レイアウト甲は、トランジスタ（素子）１を中央にして
拡散コンタクト２，３が配置され、さらに拡散コンタク
ト３の右側に隣接してサブコン４が配置されている。加
えて、これらトランジスタ１、拡散コンタクト２，３及
びサブコン４を形成する領域５の下部には前記拡散コン
タクト３に接続されて電源線６が配置されている。ま
た、前記領域５の右側には、所定の空隙を置いて領域７
が配置されており、この領域７には、トランジス８を中
央にして拡散コンタクト９，１０が配置されている。
【００３７】このようにマスク・レイアウト甲では、サ
ブコン４が左側領域５のトランジスタ１と右側領域７の
トランジスタ８とに挟まれる形で配置されている。
ブコン４が左側領域５のトランジスタ１と右側領域７の
トランジスタ８とに挟まれる形で配置されている。
【００３８】図１（ｂ）において、マスク・レイアウト
甲をプロセス・マイグレーションした後のマスク・レイ
アウト乙では、前記サブコン４は選択的に除去されるの
で、マスク・レイアウト甲のトランジスタ１，８にそれ
ぞれ対応するトランジスタ１ａ，８ａ間の距離が接近し
ている。その結果、トランジスタ１ａ，８ａ間にサブコ
ンを設けることは、マスク・レイアウト乙のデザインル
ールにより許されないことになる。
甲をプロセス・マイグレーションした後のマスク・レイ
アウト乙では、前記サブコン４は選択的に除去されるの
で、マスク・レイアウト甲のトランジスタ１，８にそれ
ぞれ対応するトランジスタ１ａ，８ａ間の距離が接近し
ている。その結果、トランジスタ１ａ，８ａ間にサブコ
ンを設けることは、マスク・レイアウト乙のデザインル
ールにより許されないことになる。
【００３９】次に、本実施例におけるマスク・レイアウ
ト甲からマスク・レイアウト乙を作成する手法を説明す
る。
ト甲からマスク・レイアウト乙を作成する手法を説明す
る。
【００４０】まず、マスク・レイアウト甲から選択的に
サブコンを除去し、シンボリックレイアウトを作成し、
シンボリックレイアウトのシンボルを上記第２の従来方
法に従ってスケーリングする。次いで、シンボリックレ
イアウトをシンボリック・コンパクタを用いてコンパク
ションし、コンパクションされたレイアウト（あるいは
シンボリックレイアウト）の空き領域にサブコンを発生
させて、マスク・レイアウト乙を作成する。
サブコンを除去し、シンボリックレイアウトを作成し、
シンボリックレイアウトのシンボルを上記第２の従来方
法に従ってスケーリングする。次いで、シンボリックレ
イアウトをシンボリック・コンパクタを用いてコンパク
ションし、コンパクションされたレイアウト（あるいは
シンボリックレイアウト）の空き領域にサブコンを発生
させて、マスク・レイアウト乙を作成する。
【００４１】あるいは、次のような手法でマスク・レイ
アウト乙を作成してもよい。
アウト乙を作成してもよい。
【００４２】まず、マスク・レイアウト甲からシンボリ
ックレイアウトを作成し、シンボリックレイアウトのシ
ンボルを選択的に変更・置換する。なお、この変更・置
換は、元のサブコンの削除を意味する。その他のシンボ
ルは、上記第２の従来方法に従ってスケーリングする。
その後、シンボリックレイアウトをシンボリック・コン
パクタを用いてコンパクションする。
ックレイアウトを作成し、シンボリックレイアウトのシ
ンボルを選択的に変更・置換する。なお、この変更・置
換は、元のサブコンの削除を意味する。その他のシンボ
ルは、上記第２の従来方法に従ってスケーリングする。
その後、シンボリックレイアウトをシンボリック・コン
パクタを用いてコンパクションする。
【００４３】本実施例によれば、選択的にサブコンを除
去するので、上述したデッドスペースの発生を回避する
ことができ、プロセス・マイグレーション特有のチップ
面積損失を防止することができる。
去するので、上述したデッドスペースの発生を回避する
ことができ、プロセス・マイグレーション特有のチップ
面積損失を防止することができる。
【００４４】図２は、本発明の第２実施例に係る半導体
レイアウト方法のマスク・レイアウト甲を示す図であ
り、図３は本実施例のサブコン生成方法を説明するため
の図である。
レイアウト方法のマスク・レイアウト甲を示す図であ
り、図３は本実施例のサブコン生成方法を説明するため
の図である。
【００４５】図２において、本実施例のマスク・レイア
ウト甲は、異なるタイプのＮウェル２１及びＰウェル２
２を有し、このＮウェル２１とＰウェル２２との間に
は、複数のサブコン２３が配置されている（サブコン２
３はＮウェル２１及びＰウェル２２の外部に設けられて
いる）。さらに、Ｐウェル２２の内深部には複数のサブ
コン２４が配置されている。
ウト甲は、異なるタイプのＮウェル２１及びＰウェル２
２を有し、このＮウェル２１とＰウェル２２との間に
は、複数のサブコン２３が配置されている（サブコン２
３はＮウェル２１及びＰウェル２２の外部に設けられて
いる）。さらに、Ｐウェル２２の内深部には複数のサブ
コン２４が配置されている。
【００４６】本実施例では、サブコン２３，２４のう
ち、サブコン２４のみを選択的に除去してマスク・レイ
アウト乙を生成する。具体的には、サブコン２４を除去
してシンボリックレイアウトを生成し、このシンボリッ
クレイアウトをシンボリック・コンパクタを用いてコン
パクションする。そのコンパクション結果のウェル空き
領域（コンタクト、サブ拡散層及びこれらにショートし
得る層のない領域）にサブコンを新たに生成する。この
生成方法を図３を用いて具体的に説明する。
ち、サブコン２４のみを選択的に除去してマスク・レイ
アウト乙を生成する。具体的には、サブコン２４を除去
してシンボリックレイアウトを生成し、このシンボリッ
クレイアウトをシンボリック・コンパクタを用いてコン
パクションする。そのコンパクション結果のウェル空き
領域（コンタクト、サブ拡散層及びこれらにショートし
得る層のない領域）にサブコンを新たに生成する。この
生成方法を図３を用いて具体的に説明する。
【００４７】空き領域は、コンタクトとサブ拡散層とこ
れらにショートし得る層とのＯＲ領域（図３の拡散領域
３１）を求め、これを一定値に膨らまし、さらにウェル
（図３は全面ウェル内と仮定する）とＡＮＤＮＯＴをと
ったものである（図３の空き領域の境界３２の右下領
域）。そして、Ａｌ（アルミ）層から電源部分３３を抜
き取り（ＡＮＤＮＯＴ）、その反転をＡｌ最小間隔３４
（図中３５は電源以外のＡｌ層領域である。）だけ縮め
て得た領域（図３の境界３６の右下領域）と空き領域と
のＡＮＤ領域を一定値縮めた後に膨らますと、サブ拡散
を発生すべきサブコン生成領域３７を得る。このサブコ
ン生成領域３７に再びＡｌ層を発生させ、これを一定値
に縮めた領域にコンタクトを発生すれば、サブコンは完
成する。
れらにショートし得る層とのＯＲ領域（図３の拡散領域
３１）を求め、これを一定値に膨らまし、さらにウェル
（図３は全面ウェル内と仮定する）とＡＮＤＮＯＴをと
ったものである（図３の空き領域の境界３２の右下領
域）。そして、Ａｌ（アルミ）層から電源部分３３を抜
き取り（ＡＮＤＮＯＴ）、その反転をＡｌ最小間隔３４
（図中３５は電源以外のＡｌ層領域である。）だけ縮め
て得た領域（図３の境界３６の右下領域）と空き領域と
のＡＮＤ領域を一定値縮めた後に膨らますと、サブ拡散
を発生すべきサブコン生成領域３７を得る。このサブコ
ン生成領域３７に再びＡｌ層を発生させ、これを一定値
に縮めた領域にコンタクトを発生すれば、サブコンは完
成する。
【００４８】なお、サブコン２３は、比較的少数であ
り、かつ一般的に疎らに存在するため、前述のコンパク
ションの問題は発生しない。これに対して、サブコン２
４は多数で密集しているためコンパクションの問題が発
生する。また、ラッチアップの対策の点で、サブコン２
４はサブコン２３ほど重要でない。このような理由から
サブコン２４をコンパクション前に除去するのは有効で
ある。
り、かつ一般的に疎らに存在するため、前述のコンパク
ションの問題は発生しない。これに対して、サブコン２
４は多数で密集しているためコンパクションの問題が発
生する。また、ラッチアップの対策の点で、サブコン２
４はサブコン２３ほど重要でない。このような理由から
サブコン２４をコンパクション前に除去するのは有効で
ある。
【００４９】本実施例では、コンパクション後のウェル
空き領域にサブコンを生成するので、デッドスペースに
最大限サブコンを生成することができると共に、コンパ
クション時にサブコンが重なることがない。従ってサブ
コンのコンパクト面積を十分に確保することができる。
空き領域にサブコンを生成するので、デッドスペースに
最大限サブコンを生成することができると共に、コンパ
クション時にサブコンが重なることがない。従ってサブ
コンのコンパクト面積を十分に確保することができる。
【００５０】図４は、本発明の第３実施例に係る半導体
レイアウト方法のマスク・レイアウト甲を示す図であ
り、図５は本実施例の他のマスク・レイアウト甲を示す
図である。
レイアウト方法のマスク・レイアウト甲を示す図であ
り、図５は本実施例の他のマスク・レイアウト甲を示す
図である。
【００５１】本実施例では、図４に示すように電源幹線
４１上のサブコン４２、あるいは図５に示すように電源
幹線４１ａに付着したサブコン４２ａを選択的に除去し
てマスク・レイアウト乙を生成する。
４１上のサブコン４２、あるいは図５に示すように電源
幹線４１ａに付着したサブコン４２ａを選択的に除去し
てマスク・レイアウト乙を生成する。
【００５２】具体的には、前記サブコン４２，４２ａを
選択的に除去してシンボリックレイアウトを生成し、こ
のシンボリックレイアウトをシンボリック・コンパクタ
を用いてコンパクションする。そのコンパクション結果
の空き領域にサブコンを生成する。空き領域にサブコン
を生成する方法は上記第２実施例と同様である。
選択的に除去してシンボリックレイアウトを生成し、こ
のシンボリックレイアウトをシンボリック・コンパクタ
を用いてコンパクションする。そのコンパクション結果
の空き領域にサブコンを生成する。空き領域にサブコン
を生成する方法は上記第２実施例と同様である。
【００５３】前記電源幹線４１上のサブコン４２、ある
いは電源幹線４１ａに付着したサブコン４２ａは、数が
多く密集している。従って前述したコンパクションの問
題を引き起こしやすい。よってこのようなサブコンをコ
ンパクションの前に除去するのは有効である。
いは電源幹線４１ａに付着したサブコン４２ａは、数が
多く密集している。従って前述したコンパクションの問
題を引き起こしやすい。よってこのようなサブコンをコ
ンパクションの前に除去するのは有効である。
【００５４】図６は、本発明の第４実施例に係る半導体
レイアウト方法のマスク・レイアウト甲を示す図であ
る。
レイアウト方法のマスク・レイアウト甲を示す図であ
る。
【００５５】本実施例では、複数のサブコンが隣接し合
っている密集したサブコン５１のみを選択的に除去し、
孤立して存在するサブコン５２は除去しない。具体的に
は、サブコン５１を除去してシンボリックレイアウトを
生成し、このシンボリックレイアウトをシンボリック・
コンパクタを用いてコンパクションする。そのコンパク
ション結果の空き領域にサブコンを生成する。空き領域
にサブコンを生成する方法は、上記第２実施例と同様で
ある。
っている密集したサブコン５１のみを選択的に除去し、
孤立して存在するサブコン５２は除去しない。具体的に
は、サブコン５１を除去してシンボリックレイアウトを
生成し、このシンボリックレイアウトをシンボリック・
コンパクタを用いてコンパクションする。そのコンパク
ション結果の空き領域にサブコンを生成する。空き領域
にサブコンを生成する方法は、上記第２実施例と同様で
ある。
【００５６】密集した前記サブコン５１は、コンパクシ
ョンの問題を引き起こしやすい。したがってこのような
サブコンをコンパクション前に除去するのは有効であ
る。
ョンの問題を引き起こしやすい。したがってこのような
サブコンをコンパクション前に除去するのは有効であ
る。
【００５７】図７は、本発明の第５実施例に係る半導体
レイアウト方法のマスク・レイアウト甲を示す図であ
る。本実施例では、電源幹線６１にコンタクト６２及び
配線６３を介して接続されたサブコン６４のみを保持
し、電源幹線６１に直結されたサブコン６５を選択的に
除去してマスク・レイアウト乙を生成する。
レイアウト方法のマスク・レイアウト甲を示す図であ
る。本実施例では、電源幹線６１にコンタクト６２及び
配線６３を介して接続されたサブコン６４のみを保持
し、電源幹線６１に直結されたサブコン６５を選択的に
除去してマスク・レイアウト乙を生成する。
【００５８】具体的には、前述のサブコンを除去してシ
ンボリックレイアウトを生成し、このシンボリックレイ
アウトをシンボリック・コンパクタを用いてコンパクシ
ョンする。そのコンパクション結果の空き領域にサブコ
ンを生成する。空き領域にサブコンを生成する方法は、
上記第２実施例と同様である。
ンボリックレイアウトを生成し、このシンボリックレイ
アウトをシンボリック・コンパクタを用いてコンパクシ
ョンする。そのコンパクション結果の空き領域にサブコ
ンを生成する。空き領域にサブコンを生成する方法は、
上記第２実施例と同様である。
【００５９】上記サブコン６４は、一般的にラッチアッ
プに対して有効なものである。すなわち、一般に電源線
はウェル内奥深くに存在し、それからかなり離れたウェ
ル境界に位置させる（ラッチアップ上有効）ためにコン
タクトが必要となるからである。またサブコン６４は上
記第２実施例の方法で生成することができない。したが
って、サブコン６４は保持しておき、サブコン６５はコ
ンパクション前に除去することが望ましい。
プに対して有効なものである。すなわち、一般に電源線
はウェル内奥深くに存在し、それからかなり離れたウェ
ル境界に位置させる（ラッチアップ上有効）ためにコン
タクトが必要となるからである。またサブコン６４は上
記第２実施例の方法で生成することができない。したが
って、サブコン６４は保持しておき、サブコン６５はコ
ンパクション前に除去することが望ましい。
【００６０】図８（ａ），（ｂ）は、本発明の第６実施
例に係る半導体レイアウト方法を示す図であり、同図
（ａ）はマスク・レイアウト甲を示し、同図（ｂ）はマ
スク・レイアウト甲をプロセス・マイグレーションした
後のマスク・レイアウト乙を示す。
例に係る半導体レイアウト方法を示す図であり、同図
（ａ）はマスク・レイアウト甲を示し、同図（ｂ）はマ
スク・レイアウト甲をプロセス・マイグレーションした
後のマスク・レイアウト乙を示す。
【００６１】同図（ａ）におけるマスク・レイアウト甲
のサブコン７１は、異種の拡散コンタクト７２と直結さ
れておらず、同時コンタクトでもない。ところが同図
（ｂ）におけるマスク・レイアウト乙のサブコン７１ａ
は、隣接した拡散コンタクト７２ａと直結した同時コン
タクトである。このような同時コンタクトの方が、面積
上及びラッチアップ対策上有利であることは明らかであ
る。
のサブコン７１は、異種の拡散コンタクト７２と直結さ
れておらず、同時コンタクトでもない。ところが同図
（ｂ）におけるマスク・レイアウト乙のサブコン７１ａ
は、隣接した拡散コンタクト７２ａと直結した同時コン
タクトである。このような同時コンタクトの方が、面積
上及びラッチアップ対策上有利であることは明らかであ
る。
【００６２】こうした同時コンタクトを利用した面積縮
小はプロセス・マイグレーションの場合に特に有効であ
る。プロセスの進歩と共に、デザインルールの各値が均
一に縮小されているわけではない。従って、拡散層とサ
ブ拡散層との間隔が他のデザインルールと比べて大きく
なる（進歩が遅い）ことがある。
小はプロセス・マイグレーションの場合に特に有効であ
る。プロセスの進歩と共に、デザインルールの各値が均
一に縮小されているわけではない。従って、拡散層とサ
ブ拡散層との間隔が他のデザインルールと比べて大きく
なる（進歩が遅い）ことがある。
【００６３】プロセス・マイグレーションの場合、マス
ク・レイアウト甲の素子配置を変えることは許されない
ため、拡散層とサブ拡散層との間隔ルールを満たすため
に全体を拡大することが必要である（特に単純スケーリ
ング方法の場合）。しかし、サブコンを同時コンタクト
に変更することでこの拡大をする必要がなくなる。従っ
て、面積（コスト）の増大を防ぐことができる。
ク・レイアウト甲の素子配置を変えることは許されない
ため、拡散層とサブ拡散層との間隔ルールを満たすため
に全体を拡大することが必要である（特に単純スケーリ
ング方法の場合）。しかし、サブコンを同時コンタクト
に変更することでこの拡大をする必要がなくなる。従っ
て、面積（コスト）の増大を防ぐことができる。
【００６４】図９（ａ），（ｂ）は、本発明の第７実施
例に係る半導体レイアウト方法を示す図であり、同図
（ａ）はマスク・レイアウト甲を示し、同図（ｂ）はマ
スク・レイアウト甲をプロセス・マイグレーションした
後のマスク・レイアウト乙を示す。
例に係る半導体レイアウト方法を示す図であり、同図
（ａ）はマスク・レイアウト甲を示し、同図（ｂ）はマ
スク・レイアウト甲をプロセス・マイグレーションした
後のマスク・レイアウト乙を示す。
【００６５】図９（ａ）に示すサブコン８１のコンタク
トカットは隣接した拡散コンタクト８２のコンタクトカ
ットと一体化しておらず、連ヌキ・コンタクト（ｂｕｔ
ｔｉｎｇ・ｃｏｎｔａｃｔ）ではない（これは同時コン
タクトか否かに関わらない）。
トカットは隣接した拡散コンタクト８２のコンタクトカ
ットと一体化しておらず、連ヌキ・コンタクト（ｂｕｔ
ｔｉｎｇ・ｃｏｎｔａｃｔ）ではない（これは同時コン
タクトか否かに関わらない）。
【００６６】一方、図９（ｂ）に示すプロセス・マイグ
レーション後のサブコン８１ａのコンタクトカットは隣
接した拡散コンタクトのそれと一体化された連ヌキ・コ
ンタクトである。
レーション後のサブコン８１ａのコンタクトカットは隣
接した拡散コンタクトのそれと一体化された連ヌキ・コ
ンタクトである。
【００６７】同一技術レベルのプロセスでは、通常、図
９（ｂ）に示す連ヌキ・コンタクトの方が図９（ａ）に
示すものよりも小面積で実現できる。この連ヌキ・コン
タクトを利用した面積縮小では、上記実施例６の同時コ
ンタクトの場合と同様の理由で、プロセス・マイグレー
ションの場合に特に有効である。
９（ｂ）に示す連ヌキ・コンタクトの方が図９（ａ）に
示すものよりも小面積で実現できる。この連ヌキ・コン
タクトを利用した面積縮小では、上記実施例６の同時コ
ンタクトの場合と同様の理由で、プロセス・マイグレー
ションの場合に特に有効である。
【００６８】図１０は、本発明の第８実施例に係る半導
体レイアウト方法を示す図であり、図１５に示したマス
ク・レイアウト甲をプロセス・マイグレーションした後
のマスク・レイアウト乙を示す図であり、図１５と共通
の要素には同一の符号が付されている。
体レイアウト方法を示す図であり、図１５に示したマス
ク・レイアウト甲をプロセス・マイグレーションした後
のマスク・レイアウト乙を示す図であり、図１５と共通
の要素には同一の符号が付されている。
【００６９】この図１０に示すサブコンでは、ボーダー
レス技術のため、Ａｌ層１１３及びサブ拡散層１１２の
コンタクト１１１に対する余裕がない。このボーダーレ
ス技術の場合は、平坦化の埋め込みプロセスのための埋
め込み層（例えばタングステン）９１が必要である。ボ
ーダーレス・コンタクトは、面積縮小効果があり、この
面積縮小は、上記実施例６における同時コンタクトの場
合と同様の理由により、プロセス・マイグレーションの
場合に特に有効である。
レス技術のため、Ａｌ層１１３及びサブ拡散層１１２の
コンタクト１１１に対する余裕がない。このボーダーレ
ス技術の場合は、平坦化の埋め込みプロセスのための埋
め込み層（例えばタングステン）９１が必要である。ボ
ーダーレス・コンタクトは、面積縮小効果があり、この
面積縮小は、上記実施例６における同時コンタクトの場
合と同様の理由により、プロセス・マイグレーションの
場合に特に有効である。
【００７０】図１１（ａ），（ｂ）は、本発明の第９実
施例に係る半導体レイアウト方法を示す図であり、同図
（ａ）はマスク・レイアウト甲を示し、同図（ｂ）はマ
スク・レイアウト甲をプロセス・マイグレーションした
後のマスク・レイアウト乙を示す。
施例に係る半導体レイアウト方法を示す図であり、同図
（ａ）はマスク・レイアウト甲を示し、同図（ｂ）はマ
スク・レイアウト甲をプロセス・マイグレーションした
後のマスク・レイアウト乙を示す。
【００７１】同図（ａ）におけるサブコンのコンタクト
・カット９２は長方形であり、かつ最小寸法ではない。
これに対し、プロセス・マイグレーション後のサブコン
のコンタクトカット９３は正方形で最小寸法である。
・カット９２は長方形であり、かつ最小寸法ではない。
これに対し、プロセス・マイグレーション後のサブコン
のコンタクトカット９３は正方形で最小寸法である。
【００７２】最近の平坦化プロセスの場合、コンタクト
カット９３の最小寸法の方が平坦性がよくイールドが高
い。
カット９３の最小寸法の方が平坦性がよくイールドが高
い。
【００７３】図１２（ａ），（ｂ）は、本発明の第１０
実施例に係る半導体レイアウト方法を示す図であり、同
図（ａ）はマスク・レイアウト甲を示し、同図（ｂ）は
マスク・レイアウト甲をプロセス・マイグレーションし
た後のマスク・レイアウト乙を示す。同図（ａ）に示す
電源線９４上のサブコン９５を除去すると、図１３に示
すように電源線９４に突起部９６が生ずる。突起部９６
をそのままにしてシンボリックレイアウトを抽出してこ
れを圧縮すると、図１４に示すようなレイアウトを得る
場合がある。この図１４に示すレイアウトでは、電源線
の細り部９７が生じて望ましくない。さらに、電源線が
まがっていることも問題である（その周囲に位置する素
子の相対位置関係がプロセス・マイグレーションの前後
で異なる）。
実施例に係る半導体レイアウト方法を示す図であり、同
図（ａ）はマスク・レイアウト甲を示し、同図（ｂ）は
マスク・レイアウト甲をプロセス・マイグレーションし
た後のマスク・レイアウト乙を示す。同図（ａ）に示す
電源線９４上のサブコン９５を除去すると、図１３に示
すように電源線９４に突起部９６が生ずる。突起部９６
をそのままにしてシンボリックレイアウトを抽出してこ
れを圧縮すると、図１４に示すようなレイアウトを得る
場合がある。この図１４に示すレイアウトでは、電源線
の細り部９７が生じて望ましくない。さらに、電源線が
まがっていることも問題である（その周囲に位置する素
子の相対位置関係がプロセス・マイグレーションの前後
で異なる）。
【００７４】本実施例では、図１３に示すような突起部
９６を有する電源線９４を、図１２（ｂ）に示すような
直線形の電源線９４ａに修正することができ、これによ
って図１４に示すような電源線の細り部９７が生ずるこ
とがなくなる。
９６を有する電源線９４を、図１２（ｂ）に示すような
直線形の電源線９４ａに修正することができ、これによ
って図１４に示すような電源線の細り部９７が生ずるこ
とがなくなる。
【００７５】
【発明の効果】以上詳細に説明したように本発明によれ
ば、第１のマスク・レイアウトに配置されている基板用
コンタクトのうち、隣接する２つの素子に挟まれた基板
用コンタクトを除去するようにプロセス・マイグレーシ
ョンを実行したので、次のような効果がある。
ば、第１のマスク・レイアウトに配置されている基板用
コンタクトのうち、隣接する２つの素子に挟まれた基板
用コンタクトを除去するようにプロセス・マイグレーシ
ョンを実行したので、次のような効果がある。
【００７６】（１）プロセス・マイグレーション特有の
チップ面積損失を回避することができ、チップ面積の縮
小が可能となる。
チップ面積損失を回避することができ、チップ面積の縮
小が可能となる。
【００７７】（２）デザインルール違反を防ぐことがで
き、しかも分割コンパクションが容易となる。これによ
り、シンボリック・コンパクタを用いたレイアウト方法
が実用的となる。
き、しかも分割コンパクションが容易となる。これによ
り、シンボリック・コンパクタを用いたレイアウト方法
が実用的となる。
【００７８】（３）デッドスペースに最大限、基板用コ
ンタクトを生成することができると共に、コンパクショ
ン時に基板用コンタクトが重なることがない。従って基
板用コンタクトのコンパクト面積を十分に確保すること
ができる。
ンタクトを生成することができると共に、コンパクショ
ン時に基板用コンタクトが重なることがない。従って基
板用コンタクトのコンパクト面積を十分に確保すること
ができる。
【００７９】（４）最近のデザインルールに対応するこ
とができるので、対応しないものに比べてイールドが向
上する。
とができるので、対応しないものに比べてイールドが向
上する。
【図１】本発明の第１実施例に係る半導体レイアウト方
法を示す図である。
法を示す図である。
【図２】第２実施例に係る半導体レイアウト方法のマス
ク・レイアウト甲を示す図である。
ク・レイアウト甲を示す図である。
【図３】本実施例のサブコン生成方法を説明するための
図である。
図である。
【図４】第３実施例に係る半導体レイアウト方法のマス
ク・レイアウト甲を示す図である。
ク・レイアウト甲を示す図である。
【図５】第３実施例の他のマスク・レイアウト甲を示す
図である。
図である。
【図６】第４実施例に係る半導体レイアウト方法のマス
ク・レイアウト甲を示す図である。
ク・レイアウト甲を示す図である。
【図７】第５実施例に係る半導体レイアウト方法のマス
ク・レイアウト甲を示す図である。
ク・レイアウト甲を示す図である。
【図８】第６実施例に係る半導体レイアウト方法を示す
図である。
図である。
【図９】第７実施例に係る半導体レイアウト方法を示す
図である。
図である。
【図１０】第８実施例に係る半導体レイアウト方法を示
す図である。
す図である。
【図１１】第９実施例に係る半導体レイアウト方法を示
す図である。
す図である。
【図１２】第１０実施例に係る半導体レイアウト方法を
示す図である。
示す図である。
【図１３】第１０実施例の説明図である。
【図１４】第１０実施例の他の説明図である。
【図１５】従来の第１の従来方法を示す図である。
【図１６】従来の第２の従来方法を示す図である。
【図１７】従来の半導体レイアウト方法を示す図であ
る。
る。
【図１８】従来の問題点を説明するための図である。
【図１９】本発明の作用を説明するための図である。
１ 素子 ４，２３，２４，４２ａ，５１，５２ サブコン ６４，７１，７１ａ，８１，８１ａ，９５ サブコン ６，９４，９４ａ 電源線 ４１，４１ａ，６１ 電源幹線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/82 H01L 21/822
Claims (14)
- 【請求項１】 第１の設計基準に従った集積回路の第１
のマスク・レイアウトを前記第１の設計基準と異なる第
２の設計基準に従った第２のマスク・レイアウトに変換
するプロセス・マイグレーションを行う半導体レイアウ
ト方法において、 前記プロセス・マイグレーション
は、前記第１のマスク・レイアウトに配置されている基
板用コンタクトのうち、隣接する２つの素子に挟まれた
基板用コンタクトを除去したことを特徴とする半導体レ
イアウト方法。 - 【請求項２】 前記プロセス・マイグレーションは、前
記第１のマスク・レイアウトの異種ウェル間の空隙に位
置する前記基板用コンタクトを前記第２のマスク・レイ
アウトにおいても保持し、第１のマスク・レイアウトの
ウェル内部に配置された基板用コンタクトを除去したこ
とを特徴とする請求項１記載の半導体レイアウト方法。 - 【請求項３】 前記プロセス・マイグレーションは、前
記第１のマスク・レイアウトの電源幹線上または電源幹
線に付着した基板用コンタクトを除去したことを特徴と
する請求項１記載の半導体レイアウト方法。 - 【請求項４】 前記プロセス・マイグレーションは、前
記第１のマスク・レイアウトにおける互いに隣接し合っ
た基板用コンタクトのみを除去したことを特徴とする請
求項１記載の半導体レイアウト方法。 - 【請求項５】 前記プロセス・マイグレーションは、前
記第１のマスク・レイアウトにおける電源幹線に該電源
幹線と異なる層を介して接続された基板用コンタクトを
保持し、該電源幹線に直結された基板用コンタクトを除
去したことを特徴とする請求項１記載の半導体レイアウ
ト方法。 - 【請求項６】 前記基板用コンタクトを除去したレイア
ウトに対してシンボリックレイアウトを行い、その後に
基板用コンタクトを再作成することを特徴とする請求項
２乃至請求項４記載の半導体レイアウト方法。 - 【請求項７】 前記プロセス・マイグレーションは、前
記第１のマスク・レイアウトにおける基板用コンタクト
が前記第２のマスク・レイアウトにおいて同時コンタク
トに変換されるように実行したことを特徴とする請求項
１記載の半導体レイアウト方法。 - 【請求項８】 前記プロセス・マイグレーションは、前
記第１のマスク・レイアウトにおける基板用コンタクト
が前記第２のマスク・レイアウトにおいて連ヌキ・コン
タクトに変換されるように実行したことを特徴とする請
求項１記載の半導体レイアウト方法。 - 【請求項９】 前記プロセス・マイグレーションは、前
記第１のマスク・レイアウトにおける基板用コンタクト
が前記第２のマスク・レイアウトにおいてボーダーレス
・コンタクトに変換されるように実行したことを特徴と
する請求項１記載の半導体レイアウト方法。 - 【請求項１０】 前記プロセス・マイグレーションは、
前記第１のマスク・レイアウトにおける基板用コンタク
トのコンタクトカットを均一な大きさの正方形コンタク
トカットに分割したことを特徴とする請求項１記載の半
導体レイアウト方法。 - 【請求項１１】 前記プロセス・マイグレーションは、
前記第１のマスク・レイアウトにおける基板用コンタク
トに接続された電源線から基板用コンタクトを取り除
き、その電源線が前記第２のマスク・レイアウトにおい
て均一な太さの経路に変換されるように実行したことを
特徴とする請求項１記載の半導体レイアウト方法。 - 【請求項１２】 前記プロセス・マイグレーションは、
コンタクト、サブ拡散層及びこれらに短絡し得る層を各
々膨らました後に求められたこれらのＯＲ領域とウェル
とのＡＮＤＮＯＴ領域と、金属導電層の領域から電源部
分を抜き取った領域の反転領域を一定値だけ縮めた領域
とのＡＮＤ領域内に基板用コンタクトを生成したことを
特徴とする請求項２、請求項３あるいは請求項４記載の
半導体レイアウト方法。 - 【請求項１３】 前記第２のマスク・レイアウトをシン
ボリックレイアウトとしたことを特徴とする請求項１乃
至請求項１２の半導体レイアウト方法。 - 【請求項１４】 前記請求項１〜１３に記載された半導
体レイアウト方法によってレイアウトされた半導体回
路 。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05276735A JP3139896B2 (ja) | 1993-11-05 | 1993-11-05 | 半導体レイアウト方法 |
| KR1019940028609A KR100190182B1 (ko) | 1993-11-05 | 1994-11-02 | 반도체 레이아웃 방식 |
| US08/334,064 US5610831A (en) | 1993-11-05 | 1994-11-04 | Semiconductor element layout method employing process migration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05276735A JP3139896B2 (ja) | 1993-11-05 | 1993-11-05 | 半導体レイアウト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07130959A JPH07130959A (ja) | 1995-05-19 |
| JP3139896B2 true JP3139896B2 (ja) | 2001-03-05 |
Family
ID=17573618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05276735A Expired - Fee Related JP3139896B2 (ja) | 1993-11-05 | 1993-11-05 | 半導体レイアウト方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5610831A (ja) |
| JP (1) | JP3139896B2 (ja) |
| KR (1) | KR100190182B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3346982B2 (ja) * | 1996-06-13 | 2002-11-18 | 株式会社東芝 | 集積回路のレイアウト生成装置及びその方法 |
| US5936868A (en) * | 1997-03-06 | 1999-08-10 | Harris Corporation | Method for converting an integrated circuit design for an upgraded process |
| JP2000138292A (ja) * | 1998-10-30 | 2000-05-16 | Fujitsu Ltd | エンベディッドアレイを備えた半導体装置及びその製造方法並びに記録媒体 |
| US6453447B1 (en) * | 1999-08-19 | 2002-09-17 | Aeroflex Utmc Microelectronic Systems Inc. | Method for fabricating integrated circuits |
| US20020144230A1 (en) * | 1999-09-22 | 2002-10-03 | Dupont Photomasks, Inc. | System and method for correcting design rule violations in a mask layout file |
| KR100362703B1 (ko) * | 1999-11-11 | 2002-11-29 | 삼성전자 주식회사 | 박막트랜지스터 제조방법 |
| JP3912949B2 (ja) * | 1999-12-28 | 2007-05-09 | 株式会社東芝 | フォトマスクの形成方法及び半導体装置の製造方法 |
| US6351841B1 (en) | 2000-03-21 | 2002-02-26 | Cadence Design Systems, Inc. | Method and apparatus for creating multi-gate transistors with integrated circuit polygon compactors |
| US6539533B1 (en) | 2000-06-20 | 2003-03-25 | Bae Systems Information And Electronic Systems Integration, Inc. | Tool suite for the rapid development of advanced standard cell libraries |
| US6528883B1 (en) | 2000-09-26 | 2003-03-04 | International Business Machines Corporation | Shapes-based migration of aluminum designs to copper damascene |
| US7312141B2 (en) * | 2000-09-26 | 2007-12-25 | International Business Machines Corporation | Shapes-based migration of aluminum designs to copper damascene |
| JP2002110808A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Microelectronics Corp | Ｌｓｉレイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、及び半導体集積回路装置 |
| TW466586B (en) * | 2001-01-17 | 2001-12-01 | United Microelectronics Corp | Unlanded process |
| US6584600B2 (en) * | 2001-02-15 | 2003-06-24 | Hewlett-Packard Development Company, L.P. | Hierarchical metal one usage tool for child level leaf cell |
| US6848092B2 (en) * | 2002-08-03 | 2005-01-25 | Texas Instruments Incorporated | Layout of networks using parallel and series elements |
| JP4387654B2 (ja) * | 2002-10-10 | 2009-12-16 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US7302651B2 (en) * | 2004-10-29 | 2007-11-27 | International Business Machines Corporation | Technology migration for integrated circuits with radical design restrictions |
| US7761819B2 (en) * | 2006-07-05 | 2010-07-20 | Yue Yang | System and method of modification of integrated circuit mask layout |
| US8216244B2 (en) * | 2009-06-19 | 2012-07-10 | Wright Medical Technology, Inc. | Midline referencing femoral sizing caliper |
| US8813016B1 (en) | 2013-01-28 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company Limited | Multiple via connections using connectivity rings |
| US9892224B2 (en) | 2015-02-12 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming masks |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5097422A (en) * | 1986-10-10 | 1992-03-17 | Cascade Design Automation Corporation | Method and apparatus for designing integrated circuits |
| US4952522A (en) * | 1987-06-30 | 1990-08-28 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating complementary semiconductor integrated circuits devices having an increased immunity to latch-up |
| US4910168A (en) * | 1988-05-06 | 1990-03-20 | Mos Electronics Corporation | Method to reduce silicon area for via formation |
| US5018074A (en) * | 1988-11-04 | 1991-05-21 | United Technologies Corporation | Method of making gate array masks |
| US5477467A (en) * | 1989-07-17 | 1995-12-19 | Motorola, Inc. | Shrinkable BiCMOS circuit layout |
| US5019534A (en) * | 1989-10-31 | 1991-05-28 | Mos Electronics | Process of making self-aligned contact using differential oxidation |
| JPH0427143A (ja) * | 1990-02-17 | 1992-01-30 | Mitsubishi Electric Corp | 設計ルール検査装置 |
| US5253182A (en) * | 1990-02-20 | 1993-10-12 | Hitachi, Ltd. | Method of and apparatus for converting design pattern data to exposure data |
| JPH0756878B2 (ja) * | 1990-05-30 | 1995-06-14 | シャープ株式会社 | プリント配線板の検査方法 |
| JP2509755B2 (ja) * | 1990-11-22 | 1996-06-26 | 株式会社東芝 | 半導体集積回路製造方法 |
| US5381343A (en) * | 1992-05-26 | 1995-01-10 | Cadence Design Systems, Inc. | Hier archical pitchmaking compaction method and system for integrated circuit design |
| US5416722A (en) * | 1992-11-19 | 1995-05-16 | Vlsi Technology, Inc. | System and method for compacting integrated circuit layouts |
-
1993
- 1993-11-05 JP JP05276735A patent/JP3139896B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-02 KR KR1019940028609A patent/KR100190182B1/ko not_active IP Right Cessation
- 1994-11-04 US US08/334,064 patent/US5610831A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100190182B1 (ko) | 1999-06-01 |
| JPH07130959A (ja) | 1995-05-19 |
| US5610831A (en) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3139896B2 (ja) | 半導体レイアウト方法 | |
| US20200257842A1 (en) | Cell Layout and Structure | |
| US6020616A (en) | Automated design of on-chip capacitive structures for suppressing inductive noise | |
| US6748579B2 (en) | Method of using filler metal for implementing changes in an integrated circuit design | |
| US6327695B1 (en) | Automated design of on-chip capacitive structures for suppressing inductive noise | |
| US5745374A (en) | Layout method for semiconductor integrated circuit and layout apparatus for semiconductor integrated circuit | |
| US20030005401A1 (en) | Arrangements for automatic re-legging of transistors | |
| JP2005197685A (ja) | ダブル・ゲートＦｉｎＦＥＴ設計のための自動層生成法および装置 | |
| US20070150849A1 (en) | Basic cell design method for reducing the resistance of connection wiring between logic gates | |
| KR970067661A (ko) | 평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치 | |
| US20050280159A1 (en) | Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device | |
| US6081272A (en) | Merging dummy structure representations for improved distribution of artifacts in a semiconductor layer | |
| US5477467A (en) | Shrinkable BiCMOS circuit layout | |
| KR100366905B1 (ko) | 온칩커패시터를구비한반도체집적회로 | |
| CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
| US5388054A (en) | Semiconductor integrated circuit fabrication method | |
| JPH0794682A (ja) | 集積回路の配線 | |
| US20080022250A1 (en) | Chip finishing using a library based approach | |
| JPH0981622A (ja) | 平坦化パターンの生成方法 | |
| JP2006228982A (ja) | 半導体集積回路 | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| US20010053948A1 (en) | Apparatus and method for laying out transistor in semiconductor integrated circuit allowing efficient layout editing, and method for manufacturing semiconductor integrated circuit using the same method | |
| JPH06188312A (ja) | 半導体集積回路の製造方法 | |
| JP2007011729A (ja) | ダミーセル挿入装置およびダミーセル挿入方法 | |
| JP2003243510A (ja) | 半導体装置及びその設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |