JP5654818B2 - パワー系半導体装置の製造方法 - Google Patents

パワー系半導体装置の製造方法 Download PDF

Info

Publication number
JP5654818B2
JP5654818B2 JP2010214822A JP2010214822A JP5654818B2 JP 5654818 B2 JP5654818 B2 JP 5654818B2 JP 2010214822 A JP2010214822 A JP 2010214822A JP 2010214822 A JP2010214822 A JP 2010214822A JP 5654818 B2 JP5654818 B2 JP 5654818B2
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor device
gate
film
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010214822A
Other languages
English (en)
Other versions
JP2012069838A (ja
Inventor
光一郎 坂西
光一郎 坂西
剛 可知
剛 可知
藤嶋　幸二
幸二 藤嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010214822A priority Critical patent/JP5654818B2/ja
Priority to US13/238,849 priority patent/US8969929B2/en
Publication of JP2012069838A publication Critical patent/JP2012069838A/ja
Application granted granted Critical
Publication of JP5654818B2 publication Critical patent/JP5654818B2/ja
Priority to US14/635,300 priority patent/US9231082B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、パワー系半導体装置（または半導体集積回路装置）におけるレイアウト技術に適用して有効な技術に関する。
日本特開２００６−２２８８８２号公報（特許文献１）には、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）チップにおいて、コンタクト埋め込みポリシリコンを形成する際に、ワード線と交差するような一体のポリシリコン帯状体を埋め込みことにより、層間絶縁膜の側方からの不所望なエッチングを回避する技術が開示されている。
日本特開２００６−５４４８３号公報（特許文献２）には、プレーナ構造の縦型パワーＭＯＳＦＥＴにおいて、ゲート容量の低減を目的として、内部領域を除去した構造を有するゲート電極が開示されている。
特開２００６−２２８８８２号公報 特開２００６−５４４８３号公報
現時点において、パワーＭＯＳＦＥＴ等の絶縁ゲート型パワー系半導体能動素子は、直線状の平行配列の多数のゲート電極を有しており、その上を層間絶縁膜で覆い、更にその上に、比較的薄いバリアメタル膜および比較的厚いアルミニウム系電極膜を積層した構造となっている。このように、平行に走るゲート電極間を厚いアルミニウム系電極膜で埋め込む場合、多くの場合、埋め込み部分の中央部に、ゲート電極と併走するボイドを伴う。このようなボイドは、それ自体だけでは、不良を惹起するものではないが、メタル加工プロセスとの関係で、不良の原因になる可能性があることが、本願発明者らによって明らかにされた。
すなわち、アルミニウム系電極膜に細長いボイドがある状態で、アルミニウム系電極膜のパターニングに際して、たとえば、ウエットエッチングを実施した場合、細長いボイドを通してエッチング液が浸透するため、本来、アルミニウム系電極膜を残すべき、アクティブセル部分にまでエッチングが進行してしまう。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高いパワー系半導体装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、アクティブセル領域内から外部に突出するようにゲート絶縁膜を介して設けられた複数のゲート電極および、アクティブセル領域の外部において前記複数のゲート電極を連結するゲート電極連結部を有し、このゲート電極連結部上が、前記アクティブセル領域上を覆うメタル電極によって覆われている絶縁ゲート型パワー系半導体装置である。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、アクティブセル領域内から外部に突出するようにゲート絶縁膜を介して設けられた複数のゲート電極および、アクティブセル領域の外部において前記複数のゲート電極を連結するゲート電極連結部を有し、このゲート電極連結部上が、前記アクティブセル領域上を覆うメタル電極によって覆われている絶縁ゲート型パワー系半導体装置であることにより、製造プロセスに起因する欠陥の導入を防止することができる。
本願の一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴ等の代表的な応用分野を説明するためのＤＣ−ＤＣダウンコンバータの回路図である。 本願の前記一実施の形態の半導体装置に対応するゲート電極レイアウト（セル近傍ゲート電極連結部は前記一実施の形態に対応する複数連結バー）の概要を説明するためのチップ上面内部領域の広域平面図である。 図２のゲート電極レイアウトの変形例１（単一連結バー）を説明するためのチップ上面内部領域の広域平面図である。 図２のゲート電極レイアウトの変形例２（ジグザグ連結バー）を説明するためのチップ上面内部領域の広域平面図である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴにおけるデバイスの具体的平面構造を説明するためのチップ全体上面図である。 図５のゲート電極突出方向切り出し部Ｒ１のレイアウトの詳細を示すチップ部分上面図である。 図６のＹ−Ｙ’断面に対応するデバイス模式断面図である。 図５のゲート電極側方部切り出し部Ｒ２のレイアウトの詳細を示すチップ部分上面図である。 図８のＸ−Ｘ’断面に対応するデバイス模式断面図である。 図６のセル近傍ゲート電極連結部周辺切り出し部Ｒ３の基本的レイアウトを示すチップ局所上面図である。 図６のセル近傍ゲート電極連結部周辺切り出し部Ｒ３の寸法に関する変形例に対応するレイアウトを示すチップ局所上面図である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するためのプロセスブロックフロー図である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（ゲート絶縁膜形成工程から酸化シリコン系ハードマスク膜成膜工程まで）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（ゲート電極等加工工程）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（Ｐ型ベース領域導入工程）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（Ｎ型ソースエクステンション領域導入工程）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（サイドウォール形成工程）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（Ｎ＋型ソース領域導入工程）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（コンタクトホール等形成工程）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（バリアメタル膜成膜工程）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（アルミニウム系メタル電極膜ウエットエッチング工程）である。 本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（バリアメタル膜ドライエッチング工程）である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．以下を含むパワー系半導体装置：
（ａ）第１及び第２の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第１の主面上のアクティブセル領域内から外部に突出するように、ゲート絶縁膜を介して設けられた複数のゲート電極；
（ｃ）前記半導体チップの前記第１の主面上の前記アクティブセル領域の外部において、前記複数のゲート電極の中間部分同士を一体的に連結するゲート電極連結部；
（ｄ）前記半導体チップの前記第１の主面上において、前記複数のゲート電極および前記ゲート電極連結部上を覆う層間絶縁膜；
（ｅ）前記層間絶縁膜上において、前記アクティブセル領域およびその周辺部を覆う第１のメタル電極、
ここで、前記複数のゲート電極の間の前記ゲート電極連結部上は、前記第１のメタル電極によって覆われており、前記第１のメタル電極は、以下を有する：
（ｅ１）バリアメタル膜；
（ｅ２）前記バリアメタル膜上に設けられた前記バリアメタル膜よりも厚いアルミニウムを主要な成分とするメタル電極膜。
２．前記１項の半導体装置において、前記ゲート電極連結部は、相互に近接して複数本設けられている。
３．前記１または２項の半導体装置において、前記ゲート電極連結部は、ほぼ直線状である。
４．前記１から３項の半導体装置において、前記ゲート電極連結部は、前記複数のゲート電極と、その幅がほぼ同一である。
５．前記１から３項の半導体装置において、前記ゲート電極連結部の幅は、前記複数のゲート電極の幅よりも、広い。
６．前記１から５項のいずれか一つの半導体装置において、前記ゲート電極連結部は、前記複数のゲート電極と、同層の部材で形成されている。
７．前記１から６項のいずれか一つの半導体装置において、パワー系半導体装置は、直線状ゲート電極構造を有するパワーＭＩＳＦＥＴである。
８．前記１から７項のいずれか一つの半導体装置において、パワー系半導体装置は、プレーナ構造を有するパワーＭＩＳＦＥＴである。
９．前記１から７項のいずれか一つの半導体装置において、パワー系半導体装置は、プレーナ構造を有するスプリットゲート型のパワーＭＩＳＦＥＴである。
１０．前記１から９項のいずれか一つの半導体装置において、前記半導体チップの前記第１の主面と前記ゲート電極連結部との間には、前記ゲート絶縁膜よりも厚い絶縁膜がない。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「トランジスタ」、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。なお、本願においては、「ＭＯＳＦＥＴ」というときは、ゲート絶縁膜が酸化膜であるもののみでなく、それ以外の絶縁膜をゲート絶縁膜として使用するものを含むものとする。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノクラスタリングシリカ（Nano-Clustering Silica:NCS）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
６．本願において、「パワー系半導体」というときは、数ワット以上の電力を扱うことができる半導体デバイスを言う。パワー系半導体の内、パワー系ＭＯＳＦＥＴ、パワー系ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等は、「絶縁ゲート型パワー系トランジスタ」の範疇に属する。従って、通常のパワーＭＯＳＦＥＴは、全てこれに含まれる。
パワーＭＯＳＦＥＴの内、表面がソースで裏面がドレインとなる構造のものを縦型パワーＭＯＳＦＥＴ（Ｖｅｒｔｉｃａｌ Ｐｏｗｅｒ ＭＯＳＦＥＴ）という。
この縦型パワーＭＯＳＦＥＴの内、「トレンチゲートパワーＭＯＳＦＥＴ」とは、通常、半導体基板のデバイス面（第１の主面）に形成されたトレンチ（比較的長くて細い溝）内にポリシリコン等のゲート電極があり、半導体基板の厚さ方向（縦方向）にチャネルが形成されるものを言う。この場合、通常、半導体基板のデバイス面側がソースとなり、裏面側（第２の主面側）がドレインとなる。なお、ゲート電極の主要部（電極引き出し部以外の部分）の一部は、トレンチ外にはみ出しても良い。
また、ＩＧＢＴは、純構造的には、縦型パワーＭＯＳＦＥＴのドレイン側にドレイン領域とは異なる導電型のコレクタ層を付加したものであるが、構成要素の縦型パワーＭＯＳＦＥＴのソースは、実用的には「エミッタ」と呼ばれるが、本願においては、特に「エミッタ」と呼ぶ必要があるときを除き、元の縦型パワーＭＯＳＦＥＴの呼称、すなわち、「ソース」を使用し、「ソース」、「ソース領域」、「ソース電極」等と呼ぶ。従って、デバイス面のレイアウトに関しては、ＩＧＢＴと縦型パワーＭＯＳＦＥＴは、ほぼ同一であるので、本願の実施の形態において、説明することは、そのまま、ＩＧＢＴにも当てはまる。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
１．本願の一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴ等の代表的な応用分野等の説明（主に図１）
このセクションでは、本願の一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴの属性をより明確にするために、その代表的な応用回路を例示して説明するが、本願に説明するパワーＭＯＳＦＥＴ等のパワー系半導体装置（特に絶縁ゲート型パワー系能動素子）は、そのような特定の用途のものに限定されないことはいうまでもない。
図１は本願の一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴ等の代表的な応用分野を説明するためのＤＣ−ＤＣダウンコンバータの回路図である。これに基づいて、本願の一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴ等の代表的な応用分野等を説明する。
図１に示すように、ＤＣ−ＤＣダウンコンバータ（ＤＣ）は、電圧ソースＶＳから供給される電源電圧（たとえば、１５から２０ボルト）を、制御回路ＣＣによって制御されたアッパーサイドＭＯＳＦＥＴ（Ｑ１）により、オン＆オフ制御することによって降圧し、その出力をインダクタンス素子ＬとコンデンサＣとで構成される平滑回路を通して、電源出力端子Ｖｄｄおよび接地端子Ｇｎｄから低電圧の直流電源（たとえば、１ボルト程度、３ボルト程度、または、５ボルト程度等）として出力するものである。ここで、ロワーサイドＭＯＳＦＥＴ（Ｑ２）は、フリーホイールダイオードの代わりをする能動スイッチである。
本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴは、この応用例では、主に、アッパーサイドＭＯＳＦＥＴ（Ｑ１）として使用される。
２．本願の前記一実施の形態の半導体装置に対応するゲート電極レイアウトの概要説明（主に図２）
このセクションでは、セクション１で説明したパワーＭＯＳＦＥＴの簡素化されたレイアウトを例にとり、前記一実施の形態の半導体装置に対応するゲート電極レイアウトの概要を説明する。なお、以下の図２の例のレイアウトは、図５から図９のものと基本的に同様であるが、説明の都合上、より簡素な形態としている。
図２は本願の前記一実施の形態の半導体装置に対応するゲート電極レイアウト（セル近傍ゲート電極連結部は前記一実施の形態に対応する複数連結バー）の概要を説明するためのチップ上面内部領域の広域平面図である。これに基づいて、本願の前記一実施の形態の半導体装置に対応するゲート電極レイアウトの概要を説明する。
図２に、アクティブセル領域７、ゲート電極端部１７等を含む半導体チップ表面１ａの内部領域２ｉのレイアウトの概要を示す。図２に示すように、この例では、ほぼ等間隔（なお、セクション４等の例では、必ずしも等間隔ではない）で平行に伸びる多数のゲート電極９がアクティブセル領域７をほぼ横断して、その外部に伸びており、アクティブセル領域７の端部において、下層ゲート配線１４によって、相互に連結されている。もっとも、この部分で連結されることは必須ではなく、また、相互に連結されることも必須ではない（これは、上層のアルミニウム系メタル層によって相互連結されるからである）。
ここで、セル近傍ゲート電極連結部１１は、アクティブセル領域７の外部近傍にあるメタルソース電極８（第１のメタル電極）の加工時の不良を防止するためのダム構造（セル近傍ダム構造）であり、たとえば、２本の直行するセル近傍ゲート電極連結バー１１ａ，１１ｂで構成されている（なお、これらのゲート電極連結の上方は、メタルソース電極８によって覆われていることが必要である）。このセル近傍ゲート電極連結バー１１ａ，１１ｂは、たとえば、ゲート電極９と同一の部材層から一体的に構成されている。このようなゲート電極連結バー１１ａ，１１ｂ同士は、近接させて設けるのが、占有面積の点から有効である。
このセル近傍ゲート電極連結部１１を構成するセル近傍ゲート電極連結バーの数は、あとにも示すように、２本以外でも良い。ただし、多いほどダム特性は向上するが、反面、アクティブセル領域７の外縁とメタルソース電極８の外縁の間隔が伸び、メタルソース電極８の専有面積が大きくなる。
なお、このようなダム構造は、アクティブセル領域７の外縁部近傍だけでなく、ゲート電極端部１７の近傍の上層ゲート配線６（アルミニウム系ゲート配線）下にも有効であり、これがゲート端部ゲート電極連結部１２である。なお、このゲート端部ゲート電極連結部１２を構成するゲート電極連結バーの数についても、セル近傍ゲート電極連結部１１と同様に、１本以外でも良い。
３．本願の前記一実施の形態の半導体装置に対応するゲート電極レイアウトの変形例１及び２の概要説明（主に図３および図４）
このセクションでは、セクション２で説明したセル近傍ダム構造およびゲート端部近傍ダム構造の変形例を説明する。以下では、セル近傍ダム構造について説明するが、同様にゲート端部近傍ダム構造にも適用できる。
図３は図２のゲート電極レイアウトの変形例１（単一連結バー）を説明するためのチップ上面内部領域の広域平面図である。図４は図２のゲート電極レイアウトの変形例２（ジグザグ連結バー）を説明するためのチップ上面内部領域の広域平面図である。これらに基づいて、本願の前記一実施の形態の半導体装置に対応するゲート電極レイアウトの変形例１及び２の概要を説明する。
変形例１を図３に示す。図３に示すように、この例では、セル近傍ゲート電極連結部１１を構成するセル近傍ゲート電極連結バーの数は、１本であり、数が少ない分、アクティブセル領域７の外縁とメタルソース電極８の外縁の間隔が小さくでき、メタルソース電極８の専有面積が減少する。
一方、変形例２に関して図４に示すように、セル近傍ゲート電極連結部１１は、直線状のセル近傍ゲート電極連結バーではなく、ジグザグ構造にすることもできる。
４．本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴにおけるデバイス構造の説明（主に図５から図９）
このセクションでは、前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴにおけるデバイス構造をより具体的に示した。なお、このセクションでは、断面図に関しては、比較的模式的に示すこととし、より詳しい説明は、プロセスの説明の部分ですることとする。
なお、ここでは、便宜上、Ｎ型シリコン単結晶基板部上にＮ−エピタキシャル層を形成し、このＮ−エピタキシャル層をドリフト領域としたＮチャネル型デバイス構造について説明するが、本願発明はそれに限定されないことはいうまでもない。
また、ここでは、メタル電極内にボイドが発生しやすいスプリットゲーテッドバーティカルプレーナ（ｓｐｌｉｔ Ｇａｔｅｄ Ｖｅｒｔｉｃａｌ Ｐｌａｎａｒ）型パワーＭＯＳＦＥＴについて説明するが、通常のバーティカルプレーナ型パワーＭＯＳＦＥＴ、トレンチゲート（Ｔｒｅｎｃｈ Ｇａｔｅ）型パワーＭＯＳＦＥＴ等の線形ゲート（Ｌｉｎｅａｒ Ｇａｔｅ）構造を有するパワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等に同様に適用できることは言うまでもない。
図５は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴにおけるデバイスの具体的平面構造を説明するためのチップ全体上面図である。図６は図５のゲート電極突出方向切り出し部Ｒ１のレイアウトの詳細を示すチップ部分上面図である。図７は図６のＹ−Ｙ’断面に対応するデバイス模式断面図である。図８は図５のゲート電極側方部切り出し部Ｒ２のレイアウトの詳細を示すチップ部分上面図である。図９は図８のＸ−Ｘ’断面に対応するデバイス模式断面図である。これらに基づいて、本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴにおけるデバイス構造を説明する。
図５に示すように、パワーＭＯＳＦＥＴチップ２の上面１ａの外端部には、環状のガードリング（たとえば、下層のバリアメタル膜および上層のアルミニウム系メタル電極膜等から構成されている）が設けられており、その内側には、やはり環状のフィールドリミッティングリング４（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）またはフローティングフィールドリング（Ｆｌｏａｔｉｎｇ Ｆｉｅｌｄ Ｒｉｎｇ）が設けられている。フィールドリミッティングリング４の内側には、たとえば、ほぼコ字型の上層ゲート配線６（たとえば、下層のバリアメタル膜および上層のアルミニウム系メタル電極膜等から構成されている）が設けられており、その一部が、ゲートパッド部５となっている。
フィールドリミッティングリング４および上層ゲート配線６の更に内側の領域には、比較的大きな面積を占めるアクティブセル領域７には、たとえば、多数の直線状の相互に平行な繰り返し構造を有するゲート電極９が設けられており、少なくとも一端は、上層ゲート配線６下まで延在しているが、この図（図５）では、いわゆる真性ゲート電極一部のみを示す（全部示すと、数百本から数千本以上となり、図が見づらくなるため）。なお、メタルソース電極８（たとえば、下層のバリアメタル膜および上層のアルミニウム系メタル電極膜等から構成されている）は、一般に、アクティブセル領域７の全域を覆い、その全周を越えて、周辺をカバーしている。
次に、図５のゲート電極突出方向切り出し部Ｒ１の詳細を図６に示す。図６に示すように、左端にはＰ型フィールドリミッティングリング４があり、その右側には、Ｎ−型ドリフト領域１９（Ｎ−エピタキシャル層１ｅ）を挟んで、環状にアクティブセル領域７を取り巻くアクティブセル領域周辺Ｐ型リング領域１８がある。ここで、ゲート電極構造体９（真性ゲート電極９ｉを構成する多層構造と同一の部材層で構成される一体の網目状の構造体）は、アクティブセル領域７内のゲート電極９すなわち真性ゲート電極９ｉ、アクティブセル領域７外のゲート電極の引き出し部分９ｔ、ゲート電極端部１７、および、ゲート電極の引き出し部分９ｔと直交して、それらを連結するセル近傍ゲート電極連結部１１、ゲート端部ゲート電極連結部１２、下層ゲート配線１４等の部分に分かれている。ゲート電極端部１７の中央部には、ゲート電極−ゲートメタル間接続部１５が設けられており、上層の上層ゲート配線６との接続が取られている。先にも説明したように、セル近傍ゲート電極連結部１１上、およびゲート端部ゲート電極連結部１２上は、それぞれメタルソース電極８および上層ゲート配線６で覆われている。アクティブセル領域７内のゲート電極９の間には、ゲートスプリット領域２１とＰ＋型ボディコンタクト領域１６が交互に設けられている。
図６に示された各部の寸法の一例を示すと以下のごとくである。すなわち、真性ゲート電極９ｉおよびゲート電極の引き出し部分９ｔの幅は、たとえば０．５マイクロメートル程度であり、相互に近接するゲート電極連結バー１１ａ，１１ｂ巻の距離、および、セル近傍ゲート電極連結部１１の内端（ゲート電極連結バー１１ｂのアクティブセル側）とアクティブセル７との距離は、０．５から２マイクロメートル程度である。また、ゲート電極の間隔（スプリットゲート間及びＰ＋型ボディコンタクト領域１６を挟んで対向する一対のゲート電極）は、たとえば、ほぼ１．１から１．５マイクロメートル程度である。
次に、図６のＹ−Ｙ’断面に対応するデバイス構造を図７に示す。図７に示すように、パワーＭＯＳＦＥＴは、Ｎ型シリコン単結晶基板部１s上のＮ−エピタキシャル層１ｅ（Ｎ−型ドリフト領域１９）の上面側１ａに、その主要な構造を有している。Ｎ−エピタキシャル層１ｅの表面領域には、アクティブセル領域周辺Ｐ型リング領域１８、Ｐ＋型ボディコンタクト領域１６、Ｎ型ソース領域２２等が設けられており、アクティブセル領域周辺Ｐ型リング領域１８上には、ゲート絶縁膜２３（またはゲート絶縁膜と同時に作られた絶縁膜）を介して、ゲート電極構造体９、すなわち、セル近傍ゲート電極連結部１１、ゲート端部ゲート電極連結部１２、下層ゲート配線１４、ゲート電極端部１７等が設けられている。これらのゲート電極構造体上は、サイドウォール形成用絶縁膜３２および層間絶縁膜３７で覆われており、この層間絶縁膜３７上は、バリアメタル膜２０（たとえば、ＴｉＷ膜）およびアルミニウム系メタル電極膜１０（アルミニウムを主要な成分とし、たとえば数％程度以下の添加物を含む）で部分的に覆われている。これらは、バリアメタル膜２０を含めて、上層のアルミニウム系メタル電極膜１０とともに、メタルソース電極８および上層ゲート配線６（またはゲートパッド部５）を構成している。なお、ゲート電極９（ゲート電極構造体）は、一体の積層体で構成されており、これ例の場合は、たとえば下層のポリシリコン膜２４、中間のＷＳｉ膜等のシリサイド膜２５、上層の酸化シリコン系キャップ膜２６等から構成されている。
次に、図８に図５のゲート電極側方部切り出し部Ｒ２の拡大平面図で示す。図８に示すように、もっとも左側の方には、Ｐ型フィールドリミッティングリング４があり、その右側には、Ｎ−型ドリフト領域１９を挟んで、アクティブセル領域周辺Ｐ型リング領域１８が設けられている。アクティブセル領域周辺Ｐ型リング領域１８の内端近傍から内側には、アクティブセル領域７となっており、ほぼ等間隔で（この場合は、正確には等間隔ではない）且つ、ほぼ直線状を呈する複数のゲート電極９（真性ゲート電極９ｉ）が設けられており、これらの真性ゲート電極９ｉの間には、Ｐ＋型ボディコンタクト領域１６およびゲートスプリット領域２１が交互に設けられている。アクティブセル領域周辺Ｐ型リング領域１８上には、ゲート絶縁膜２３（図７）を介して、下層ゲート配線１４が設けられており、この下層ゲート配線１４の外周（図８では左側）のアクティブセル領域周辺Ｐ型リング領域１８上方には、上層ゲート配線６（下層のバリアメタル膜２０および上層のアルミニウム系メタル電極膜１０から構成されている）が設けられている。また、図５または図６と同様に、メタルソース電極８は、アクティブセル領域７を超えてその周辺外部まで被覆している。
次に、図８のＸ−Ｘ’断面を図９に示す。図９に示すように、パワーＭＯＳＦＥＴは、Ｎ型シリコン単結晶基板部１s上のＮ−エピタキシャル層１ｅ（Ｎ−型ドリフト領域１９）の上面側１ａに、その主要な構造を有している。Ｎ−エピタキシャル層１ｅの表面領域には、アクティブセル領域周辺Ｐ型リング領域１８、Ｐ＋型ボディコンタクト領域１６、Ｎ型ソース領域２２等が設けられており、アクティブセル領域周辺Ｐ型リング領域１８上には、ゲート絶縁膜２３（またはゲート絶縁膜と同時に作られた絶縁膜）を介して、ゲート電極構造体９、すなわち、真性ゲート電極９ｉ、アクティブセル領域端部ゲート電極９ｐ（ＭＯＳＦＥＴとしては動作しない擬似構造またはエッジターミネーション構造）、下層ゲート配線１４等が設けられている。これらのゲート電極構造体上は、サイドウォール形成用絶縁膜３２および層間絶縁膜３７で覆われており（これらの複合絶縁膜をアクティブセル領域７内では、総称してアクティブ領域内ゲート電極周辺絶縁膜３０とする）、この層間絶縁膜３７上は、バリアメタル膜２０（たとえば、ＴｉＷ膜）およびアルミニウム系メタル電極膜１０（アルミニウムを主要な成分とし、たとえば数％程度以下の添加物を含む）で部分的に覆われている。これらは、バリアメタル膜２０を含めて、上層のアルミニウム系メタル電極膜１０とともに、メタルソース電極８および上層ゲート配線６（またはゲートパッド部５）を構成している。アクティブセル領域端部ゲート電極９ｐは、いわゆるダミーセル部ＵＣＤを構成しており、一方、アクティブセル領域７の主要部を構成する単位セルＵＣは、単位セル中心線ＬＳに対応する対称面に関して面対象の構造をしており、この単位セルＵＣが数百から数千以上繰り返し構造を呈している。
５．本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴにおけるゲート電極等の幅に関する付加的な説明（主に図１０および図１１）
このセクションでは、これまでに説明したゲート電極構造体の各部分の幅相互の関係について説明する。
図１０は図６のセル近傍ゲート電極連結部周辺切り出し部Ｒ３の基本的レイアウトを示すチップ局所上面図である。図１１は図６のセル近傍ゲート電極連結部周辺切り出し部Ｒ３の寸法に関する変形例に対応するレイアウトを示すチップ局所上面図である。これらに基づいて、本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴにおけるゲート電極等の幅に関する付加的な説明を行う。
図１０に示すように、本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴにおけるゲート電極においては、ゲート電極の引き出し部分９ｔや真性ゲート電極９ｉの幅Ｔ１は、通常、同一であり、セル近傍ゲート電極連結部１１の幅Ｔ２（ゲート電極構造体の内、ゲート電極の引き出し部分９ｔおよび真性ゲート電極９ｉ以外の部分の幅）、より正確には、セル近傍ゲート電極連結部１１を構成する個々のセル近傍ゲート電極連結バー１１ａ，１１ｂ等の幅も、幅Ｔ１とほぼ等しくなっている。この点は、ゲート端部ゲート電極連結部１２、下層ゲート配線１４等の幅も同様である。このように、同一部材層で構成される各部分の幅をほぼ同一とすることによって、同層の加工を容易にすることができる。
図１１に図１０に対する変形例を示す。図１１に示すように、変形例においては、幅T２＞幅Ｔ１の関係を満たすようになっている。このことによって、エッチングにおけるダム効果は、向上するが、一方、アクティブセル領域７の端部とメタルソース電極８の端部の距離が増大するデメリットがある。また、加工の容易性に関しては、図１０に示したものの方が有利である。
６．本願の一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部の説明（主に図１２及び図１３から図２２）
このセクションでは、セクション１、４等に対応して、ソースドレイン耐圧が数十ボルト程度、または、それよりも若干低い程度のものを例に取り具体的に説明する。なお、一般のプレーナ型バーティカルＭＯＳＦＥＴの製造プロセスでは、フィールドプレート等のエッジターミネーション（Ｅｄｇｅ Ｔｅｒｍｉｎａｔｉｏｎ）構造を作るため、ゲート電極よりも下層に比較的厚いフィールド絶縁膜を有するが、以下に説明するプロセスでは、プロセスの簡素化のため、このようなゲート電極よりも下層にゲート酸化膜よりも厚い絶縁膜を有していない（以下、「ノンフィールド絶縁膜構造」）。しかし、本願発明は、このようなノンフィールド絶縁膜構造のものに限定されるものではないことはいうまでもない。ただ、このような構造であるために、不要な容量を抑えるため、ゲート引き出し部を開口のない一体の積層体とべき体という課題を有している（スプリットゲート構造も、同様の理由から来ている）。
図１２は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するためのプロセスブロックフロー図である。図１３は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（ゲート絶縁膜形成工程から酸化シリコン系ハードマスク膜成膜工程まで）である。図１４は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（ゲート電極等加工工程）である。図１５は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（Ｐ型ベース領域導入工程）である。図１６は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（Ｎ型ソースエクステンション領域導入工程）である。図１７は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（サイドウォール形成工程）である。図１８は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（Ｎ＋型ソース領域導入工程）である。図１９は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（コンタクトホール等形成工程）である。図２０は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（バリアメタル膜成膜工程）である。図２１は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（アルミニウム系メタル電極膜ウエットエッチング工程）である。図２２は本願の前記一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明するための図６のＡ−Ａ’断面にほぼ対応するデバイス断面図（バリアメタル膜ドライエッチング工程）である。これらに基づいて、本願の一実施の形態のパワー系半導体装置の一例であるパワーＭＯＳＦＥＴのウエハプロセスの要部を説明する。
図１２に示すように、先ず、たとえば、面方位を（１００）とした２００φのＮ型シリコン単結晶ウエハ１ｓ（必要に応じて、３００ファイでも、４５０ファイでも、その他の口径のウエハでもよい。抵抗率は、たとえば、１から２ｍΩ・ｃｍ程度）を用意し、必要な耐圧に応じて、たとえば、１．３から３．３マイクロメートル程度のＮ型（たとえばリンドープ、抵抗率は、たとえば、０．１から０．３ｍΩ・ｃｍ程度）シリコンエピタキシャル層を堆積することにより、エピタキシャル層付ウエハ１とする。続いて、エピタキシャル層付ウエハ１の表面１ａ（第１の主面）に、たとえば熱酸化により、ゲート酸化膜２３（ゲート絶縁膜）を形成する（厚さは、たとえば２０から４０ｎｍ程度）。続いて、このゲート酸化膜２３上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等により、たとえば、リンドープポリシリコン膜２４（厚さは、たとえば２００から４００ｎｍ程度）を堆積する。
更に、ポリシリコン膜２４上に、たとえば、１００から２００ｎｍ程度の厚さのＷＳｉ膜２５（シリサイド膜）を形成する。このＷＳｉ膜２５の成膜は、たとえば、ＷＳｉターゲットを用いたスパッタリング成膜等により実施することができる。
続いて、ＷＳｉ膜２５上に、たとえばＣＶＤによる酸化シリコン系絶縁膜をゲートキャップ膜２６（たとえば、厚さ１５０から３５０ｎｍ程度）として成膜する。
次に、図１４に示すように、酸化シリコン系絶縁膜をゲートキャップ膜２６をハードマスクとして、ドライエッチング等により、パターニングする。
次に、図１５に示すように、ウエハ１の表面１ａ側に、Ｐ型ベース領域導入用レジスト膜２７を形成し、それをイオン注入のマスクとして、傾斜イオン注入（傾斜角は、たとえば、３０から４５度程度で４方向から４度に分けて注入する）により、Ｐ型チャネル領域２８（Ｐ型ベース領域）およびアクティブセル領域周辺Ｐ型リング領域１８を導入する。具体的な注入条件は、たとえば、以下のごとくである。
すなわち、
（１）第１ステップ：イオン種はボロン、打ち込みエネルギーは、たとえば、１５０から２５０ＫｅＶ程度、ドーズ量（４回分の合計）は、たとえば２ｘ１０１２/ｃｍ２から２ｘ１０１３/ｃｍ２程度、
（２）第２ステップ：イオン種はボロン、打ち込みエネルギーは、たとえば、７０から１７０ＫｅＶ程度、ドーズ量（４回分の合計）は、たとえば３ｘ１０１２/ｃｍ２から３ｘ１０１３/ｃｍ２程度、
（３）第３ステップ：イオン種はボロン、打ち込みエネルギーは、たとえば、３０から１３０ＫｅＶ程度、ドーズ量（４回分の合計）は、たとえば４ｘ１０１２/ｃｍ２から４ｘ１０１３/ｃｍ２程度である。
この後、不要になったＰ型ベース領域導入用レジスト膜２７を除去する。
次に、図１６に示すように、ウエハ１の表面１ａ側に、Ｎ型ソースエクステンション領域導入用レジスト膜３１を形成し、それをイオン注入のマスクとして、通常のイオン注入（たとえば、垂直注入）により、Ｎ型ソースエクステンション領域２２ｂを導入する。イオン注入条件としては、たとえば、イオン種は砒素、打ち込みエネルギーは、たとえば、３０から９０ＫｅＶ程度、ドーズ量は、たとえば７ｘ１０１３/ｃｍ２から７ｘ１０１４/ｃｍ２程度を好適な範囲として例示することができる。イオン注入の完了後、不要になったＮ型ソースエクステンション領域導入用レジスト膜３１を除去する。
次に、図１７に示すように、ウエハ１の表面１ａ側の全面に、たとえば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を使用したＣＶＤにより、サイドウォール形成用絶縁膜３２として、たとえば、酸化シリコン系絶縁膜（たとえば、厚さ１５０から３５０ｎｍ程度）を成膜する。続いて、サイドウォール形成用レジスト膜３３を形成し、これをマスクとして、異方性ドライエッチングを施すことにより、サイドウォールスペーサ３２ｗ、接続用事前ホール３４等を形成する。その後、不要になったサイドウォール形成用レジスト膜３３を除去する。
次に、図１８に示すように、ウエハ１の表面１ａ側の全面に、たとえば、ＴＥＯＳを使用したＣＶＤにより、サイドウォール上キャップ膜２９として、たとえば、酸化シリコン系絶縁膜（たとえば、厚さ１０から３０ｎｍ程度）を成膜する。続いて、ウエハ１の表面１ａ側に、Ｎ＋型ソース領域導入用レジスト膜３５を形成し、これをマスクとして、たとえば垂直イオン注入を実施することにより、Ｎ＋型ソース領域２２ａを導入する。このイオン注入条件としては、イオン種は砒素、打ち込みエネルギーは、たとえば、３０から９０ＫｅＶ程度、ドーズ量は、たとえば８ｘ１０１４/ｃｍ２から８ｘ１０１５/ｃｍ２程度を好適なものとして例示することができる。イオン注入の完了後、不要になったＮ＋型ソース領域導入用レジスト膜３５を除去する。
次に、図１９に示すように、ウエハ１の表面１ａ側の全面に、たとえば、酸化シリコン系絶縁膜等からなる層間絶縁膜３７（たとえば、厚さ１５０から４５０ｎｍ程度）を成膜する。層間絶縁膜３７の構成としては、たとえば、ＣＶＤによる下層のＰＳＧ（Ｐｈｏｓｐｈｐｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜（たとえば、厚さ１５０から３５０ｎｍ程度）および、上層のＳＯＧ（Ｓｐｉｎ ＯＮ Ｇｌａｓｓ）膜等の塗布系の酸化シリコン系絶縁膜（たとえば、厚さ５０から１５０ｎｍ程度）からなるものを好適なものとして例示することができる。続いて、コンタクトホール形成用レジスト膜を塗布し、通常のリソグラフィにより、パターニングする。パターニングされたコンタクトホール形成用レジスト膜をマスクとして、異方性ドライエッチングを施すことにより、シリコン基板に至るコンタクトホール３６およびゲート電極端部１７（図６）のポリシリコン膜２４に至る接続ホール３８を形成する。続いて、そのままの状態で、ドライエッチングにより、シリコンをたとえば、０．１から０．３マイクロメートル程度掘り下げる。この後、不要になったコンタクトホール形成用レジスト膜を除去する。続いて、コンタクトホール３６を介して、垂直イオン注入を実行することにより、Ｐ＋型ボディコンタクト領域１６を導入する。イオン注入条件としては、たとえば、イオン種はＢＦ２、打ち込みエネルギーは、たとえば、１０から４０ＫｅＶ程度、ドーズ量は、たとえば８ｘ１０１４/ｃｍ２から８ｘ１０１５/ｃｍ２程度を好適な範囲として例示することができる。
次に、図２０に示すように、ウエハ１の表面１ａ側の全面に、バリアメタル膜２０として、たとえば、ＴｉＷ膜（たとえば、チタン組成１０重量％程度、厚さ１００から３００ｎｍ程度）をスパッタリング成膜等により形成する（図１２のバリアスパッタ工程１０１）。この後、熱処理（図１２のアニール工程１０２）を施すことにより、ＴｉＷ膜のチタンの一部は、下層のシリコンと反応して、ＴｉＷ膜の下にチタンシリサイド膜を形成する（このチタンシリサイド膜は図示の都合上、表示しない）。
次に、図２１に示すように、ウエハ１の表面１ａ側の全面に、スパッタリング成膜（図１２のアルミニウムスパッタ工程１０３）により、たとえば、アルミニウムを主要な成分とするアルミニウム系メタル電極膜１０（たとえば、高純度アルミニウムにシリコンを１％程度添加）を、たとえば、２５００から６０００ｎｍ程度の厚さで成膜する。続いて、ウエハ１の表面１ａ側の全面に、フォトレジスト膜を塗布して、通常のリソグラフィにより、パターニングする（図１２のアルミニウムフォト工程１０４）。パターニングされたアルミニウム系メタル電極膜等加工用レジスト膜をマスクとして、たとえば、ウエットエッチングにより、アルミニウム系メタル電極膜１０のパターニングを実行する（図１２のアルミニウムウエットエッチング工程１０５）。このことにより、アルミニウム系メタル電極膜１０の上層ゲート配線６に対応する部分とメタルソース電極８に対応する部分を分離される。このとき使用するエッチング液としては、たとえば、いわゆる混酸薬液、すなわち、酢酸、硝酸、水および燐酸（たとえば、７０から８０重量％程度）の混合溶液を好適なものとして例示することができる。なお、ウエットエッチング終了後には、洗浄が行われる。
次に、図２２に示すように、たとえば等方性ドライエッチングにより、露出した部分のバリアメタル膜２０を除去する（図１２のバリア膜エッチング工程１０６）。その後、不要になったアルミニウム系メタル電極膜等加工用レジスト膜を除去する（図１２のレジスト膜除去工程１０７）。
その後、必要に応じて、ウエハ１の表面１ａ側に、たとえば、ポリイミド膜等のファイナルパッシベーション膜を形成する。
７．実施形態の考察及び、それに関する補足的説明
前記実施の形態においては、下層のバリアメタル膜、上層のアルミニウム系電極膜（アルミニウム系電極膜は、バリアメタル膜よりも十分に厚い）等からなるメタル電極を、燐酸を主要な成分として含むウエットエッチング液と等方性ドライエッチングを用いてパターニングする場合を具体的に説明した。この場合、ゲート電極間のアルミニウム系電極膜にボイドがあると、アルミニウム系電極膜のエッチングの際に、ボイドを通して、エッチングすべきでない部分まで、ウエットエッチング液が浸透して、その部分のアルミニウム系電極膜をエッチングしてしまう（異常側方エッチング）。同様に、バリアメタルのエッチングの際にも、同様の不所望なエッチングが発生する。また、このボイド内にウエットエッチング液（燐酸濃度が高いので粘性が高い）が残留し、バリアメタル膜のドライエッチングの際に、エッチングすべき部分に移動すると、エッチング残りが発生する。なお、このような不所望なエッチングやエッチング残りの問題は、ウエットエッチングをドライエッチングに変えた場合も発生する恐れがある。また、等方性ドライエッチングを異方性ドライエッチングに変えた場合にも、発生する恐れがある。
そこで、前記実施の形態においては、このようなボイドを通しての異常側方エッチングを防止するために、ゲート構造体の一部にダム作用のあるゲート電極連結部（またはゲート電極連結バー）を導入したものである。すなわち、ゲート電極と同層の積層部材で多数のゲート電極（ゲート電極の引き出し部分）のアクティブセル外近傍であって、上方がメタル電極膜で被覆されている部分に、ゲート電極の引き出し部分の延在方向と、ほぼ直行するように連結部を設けることにより、側方からのエッチング液（エッチングガス）の侵入を防止するダム効果を発揮させるものである。
８．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、主にＮチャネル型デバイスについて、具体的に説明したが、本発明はそれに限定されるものではなく、Ｐチャネル型デバイスにも、ほぼそのまま適用できることは言うまでもない。
また、前記実施の形態では、主に単体デバイスについて具体的に説明したが、本発明はそれに限定されるものではなく、これらの絶縁ゲート型パワー系トランジスタを組み込んだ複合半導体チップ（半導体装置）にも、ほぼそのまま適用できることは言うまでもない。
更に、前記実施の形態では、主にシリコン系デバイスについて具体的に説明したが、本発明はそれに限定されるものではなく、ＳｉＣ系，ＳｉＮ系などのその他の系統に属する基板材料を使用したデバイスにも、ほぼそのまま適用できることは言うまでもない。
なお、前記実施の形態では、主に表面側メタルとして、アルミニウムを主要な成分とするメタル層を主要な構成要素とする電極（アルミニウム系電極）を用いたデバイスを具体的に説明したが、本発明はそれに限定されるものではなく、タングステン系電極等のその他の電極金属を使用したデバイスにも、ほぼそのまま適用できることは言うまでもない。
１ 半導体ウエハ（半導体基板）
１ａ （ウエハ又はチップの）表面（第１の主面）
１ｂ （ウエハ又はチップの）裏面（第２の主面）
１ｅ （ウエハ又はチップの）Ｎ−エピタキシャル層
１ｓ （ウエハ又はチップの）Ｎ型シリコン単結晶基板部
２ 半導体チップ（半導体基体）
２ｉ 半導体チップ表面の内部領域
３ ガードリング
４ （Ｐ型）フィールドリミッティングリング
５ ゲートパッド部
６ 上層ゲート配線
７ アクティブセル領域
８ メタルソース電極（第１のメタル電極）
９ ゲート電極（ゲート電極構造体）
９ｉ 真性ゲート電極
９ｐ アクティブセル領域端部ゲート電極
９ｔ ゲート電極の引き出し部分
１０ アルミニウム系メタル電極膜
１１ セル近傍ゲート電極連結部
１１ａ，１１ｂ セル近傍ゲート電極連結バー
１２ ゲート端部ゲート電極連結部
１４ 下層ゲート配線
１５ ゲート電極−ゲートメタル間接続部
１６ Ｐ＋型ボディコンタクト領域
１７ ゲート電極端部
１８ アクティブセル領域周辺Ｐ型リング領域
１９ Ｎ−型ドリフト領域
２０ バリアメタル膜
２１ ゲートスプリット領域
２２ Ｎ型ソース領域
２２ａ Ｎ＋型ソース領域
２２ｂ Ｎ型ソースエクステンション領域
２３ ゲート絶縁膜
２４ ポリシリコン膜
２５ シリサイド膜（ＷＳｉ膜）
２６ 酸化シリコン系ハードマスク膜
２７ Ｐ型ベース領域導入用レジスト膜
２８ Ｐ型チャネル領域（Ｐ型ベース領域）
２９ サイドウォール上キャップ膜
３０ アクティブ領域内ゲート電極周辺絶縁膜
３１ Ｎ型ソースエクステンション領域導入用レジスト膜
３２ サイドウォール形成用絶縁膜
３２ｗ サイドウォールスペーサ
３３ サイドウォール形成用レジスト膜
３４ 接続用事前ホール
３５ Ｎ＋型ソース領域導入用レジスト膜
３６ コンタクトホール
３７ 層間絶縁膜
３８ 接続ホール
３９ ゲート電極積層膜
１０１ バリアメタルスパッタ成膜工程
１０２ アニール工程
１０３ アルミニウム系メタルスパッタ成膜工程
１０４ メタル電極加工用レジストパターニング工程
１０５ アルミニウム系メタル膜ウエットエッチング工程
１０６ バリアメタル膜ドライエッチング工程
１０７ レジスト除去工程
Ｃ コンデンサ
ＣＣ 制御回路
ＤＣ ＤＣ−ＤＣダウンコンバータ
Ｇｎｄ 接地端子
Ｌ インダクタンス素子
ＬＳ 対称面に対応する単位セル中心線
Ｑ１ アッパーサイドＭＯＳＦＥＴ
Ｑ２ ロワーサイドＭＯＳＦＥＴ
Ｒ１ ゲート電極突出方向切り出し部
Ｒ２ ゲート電極側方部切り出し部
Ｒ３ セル近傍ゲート電極連結部周辺切り出し部
Ｔ１ 真性ゲート電極およびその延長部の幅
Ｔ２ セル近傍ゲート電極連結部の幅
ＵＣ 単位セル
ＵＣＤ ダミーセル部
Ｖｄｄ 電源出力端子
ＶＳ 電圧ソース

Claims (10)

  1. （ａ）第１及び第２の主面を有する半導体基板；
    （ｂ）前記半導体基板の前記第１の主面上のアクティブセル領域内から外部に突出するように、ゲート絶縁膜を介して設けられた複数のゲート電極；
    （ｃ）前記半導体基板の前記第１の主面上に突出するように設けられ、前記アクティブセル領域の外部において、前記複数のゲート電極の中間部分同士を一体的に連結するゲート電極連結部；
    （ｄ）前記半導体基板の前記第１の主面上において、前記複数のゲート電極および前記ゲート電極連結部上を覆う層間絶縁膜；
    （ｅ）前記層間絶縁膜上において、前記アクティブセル領域およびその周辺部を覆う第１のメタル電極を有し、
    前記複数のゲート電極の間の前記ゲート電極連結部上は、前記第１のメタル電極によって覆われており、前記第１のメタル電極は：
    （ｅ１）バリアメタル膜；
    （ｅ２）前記バリアメタル膜上に設けられた前記バリアメタル膜よりも厚いアルミニウムを主要な成分とするメタル電極膜を有するパワー系半導体装置の製造方法において、
    前記第１のメタル電極の形成は、以下の工程を含む：
    （ｘ１）前記半導体基板の前記第１の主面上に、前記層間絶縁膜上を覆うように、前記バリアメタル膜を成膜する工程；
    （ｘ２）前記工程（ｘ１）の後、前記バリアメタル膜上に、前記メタル電極膜を成膜する工程；
    （ｘ３）前記工程（ｘ２）の後、前記メタル電極膜をウエットエッチングまたはドライエッチングによりパターニングする工程；
    （ｘ４）前記工程（ｘ３）の後、前記バリアメタル膜をドライエッチングによりパターニングする工程。
  2. 請求項１に記載のパワー系半導体装置の製造方法において、前記ゲート電極連結部は、相互に近接して複数本設けられている。
  3. 請求項２に記載のパワー系半導体装置の製造方法において、前記ゲート電極連結部は、ほぼ直線状である。
  4. 請求項３に記載のパワー系半導体装置の製造方法において、前記ゲート電極連結部は、前記複数のゲート電極と、その幅がほぼ同一である。
  5. 請求項３に記載のパワー系半導体装置の製造方法において、前記ゲート電極連結部の幅は、前記複数のゲート電極の幅よりも、広い。
  6. 請求項４に記載のパワー系半導体装置の製造方法において、前記ゲート電極連結部は、前記複数のゲート電極と、同層の部材で形成されている。
  7. 請求項４に記載のパワー系半導体装置の製造方法において、前記パワー系半導体装置は、直線状ゲート電極構造を有するパワーＭＩＳＦＥＴである。
  8. 請求項７に記載のパワー系半導体装置の製造方法において、前記パワー系半導体装置は、プレーナ構造を有するパワーＭＩＳＦＥＴである。
  9. 請求項８に記載のパワー系半導体装置の製造方法において、前記パワー系半導体装置は、プレーナ構造を有するスプリットゲート型のパワーＭＩＳＦＥＴである。
  10. 請求項４に記載のパワー系半導体装置の製造方法において、前記半導体基板の前記第１の主面と前記ゲート電極連結部との間には、前記ゲート絶縁膜よりも厚い絶縁膜がない。
JP2010214822A 2010-09-27 2010-09-27 パワー系半導体装置の製造方法 Expired - Fee Related JP5654818B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010214822A JP5654818B2 (ja) 2010-09-27 2010-09-27 パワー系半導体装置の製造方法
US13/238,849 US8969929B2 (en) 2010-09-27 2011-09-21 Power semiconductor device having gate electrode coupling portions for etchant control
US14/635,300 US9231082B2 (en) 2010-09-27 2015-03-02 Power semiconductor device having gate electrode coupling portions for etchant control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010214822A JP5654818B2 (ja) 2010-09-27 2010-09-27 パワー系半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014236151A Division JP6034354B2 (ja) 2014-11-21 2014-11-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012069838A JP2012069838A (ja) 2012-04-05
JP5654818B2 true JP5654818B2 (ja) 2015-01-14

Family

ID=45869770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010214822A Expired - Fee Related JP5654818B2 (ja) 2010-09-27 2010-09-27 パワー系半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8969929B2 (ja)
JP (1) JP5654818B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385183B2 (en) * 2012-12-06 2016-07-05 Mitsubishi Electric Corporation Semiconductor device
KR101366228B1 (ko) 2013-01-23 2014-02-24 주식회사 케이이씨 전력 반도체 소자
CN105453239A (zh) * 2013-07-16 2016-03-30 株式会社日立制作所 半导体装置及其制造方法
US9269766B2 (en) * 2013-09-20 2016-02-23 Globalfoundries Singapore Pte. Ltd. Guard ring for memory array
US9196560B2 (en) 2013-10-31 2015-11-24 Infineon Technologies Austria Ag Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof
US9355958B2 (en) * 2013-10-31 2016-05-31 Infineon Technologies Ag Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9397179B1 (en) * 2015-02-17 2016-07-19 Samsung Electronics Co., Ltd. Semiconductor device
CN115274855A (zh) * 2017-02-24 2022-11-01 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
US10756113B2 (en) 2017-11-23 2020-08-25 Yangtze Memory Technologies Co., Ltd. Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory
CN107946312B (zh) * 2017-11-23 2019-01-29 长江存储科技有限责任公司 防止***电路受损的方法及结构
US20210343847A1 (en) * 2020-04-30 2021-11-04 Cree, Inc. Diffusion and/or enhancement layers for electrical contact regions
CN112117193B (zh) * 2020-09-21 2023-05-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945686A (ja) * 1995-08-03 1997-02-14 Hitachi Ltd 半導体装置およびその製造方法
JP3851776B2 (ja) * 1999-01-11 2006-11-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
US6653691B2 (en) * 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6815276B2 (en) * 2002-10-03 2004-11-09 Texas Instruments Incorporated Segmented power MOSFET of safe operation
JP4387654B2 (ja) * 2002-10-10 2009-12-16 パナソニック株式会社 半導体装置およびその製造方法
DE10353387B4 (de) * 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
JP2007505505A (ja) * 2004-01-10 2007-03-08 エイチブイブイアイ・セミコンダクターズ・インコーポレイテッド パワー半導体装置およびそのための方法
TWI261891B (en) * 2004-12-24 2006-09-11 Richtek Technology Corp Power metal oxide semiconductor transistor layout with lower output resistance and high current limit
JP2006202931A (ja) 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP4543383B2 (ja) 2005-02-16 2010-09-15 エルピーダメモリ株式会社 半導体記憶装置
JP2006245391A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体装置
US20060273385A1 (en) * 2005-06-06 2006-12-07 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET device with contact trenches filled with tungsten plugs
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
JP4287419B2 (ja) * 2005-09-26 2009-07-01 株式会社ルネサステクノロジ 半導体装置
US8193580B2 (en) * 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7456471B2 (en) * 2006-09-15 2008-11-25 International Business Machines Corporation Field effect transistor with raised source/drain fin straps
KR100781580B1 (ko) * 2006-12-07 2007-12-03 한국전자통신연구원 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법
US8368126B2 (en) * 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
JP5132977B2 (ja) * 2007-04-26 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5438947B2 (ja) * 2007-11-27 2014-03-12 株式会社東芝 半導体装置
US8866255B2 (en) * 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8367501B2 (en) * 2010-03-24 2013-02-05 Alpha & Omega Semiconductor, Inc. Oxide terminated trench MOSFET with three or four masks
US20120037983A1 (en) * 2010-08-10 2012-02-16 Force Mos Technology Co., Ltd. Trench mosfet with integrated schottky rectifier in same cell
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
US8907415B2 (en) * 2011-05-16 2014-12-09 Force Mos Technology Co., Ltd. High switching trench MOSFET
US8723317B2 (en) * 2012-09-14 2014-05-13 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process

Also Published As

Publication number Publication date
US8969929B2 (en) 2015-03-03
JP2012069838A (ja) 2012-04-05
US20150179762A1 (en) 2015-06-25
US20120074472A1 (en) 2012-03-29
US9231082B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
JP5654818B2 (ja) パワー系半導体装置の製造方法
JP5973730B2 (ja) Ｉｅ型トレンチゲートｉｇｂｔ
JP6253885B2 (ja) 縦型パワーｍｏｓｆｅｔ
JP6008377B2 (ja) Ｐチャネル型パワーｍｏｓｆｅｔ
JP5999748B2 (ja) パワーｍｏｓｆｅｔ、ｉｇｂｔおよびパワーダイオード
JP5969771B2 (ja) Ｉｅ型トレンチゲートｉｇｂｔ
US8193608B2 (en) Semiconductor device
JP2012054378A (ja) 半導体装置
JP2010028029A (ja) 半導体装置および半導体装置の製造方法
JP2012178389A (ja) 半導体装置
JP2002246596A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP2006237223A (ja) 半導体装置
JP2011199109A (ja) パワーｍｏｓｆｅｔ
JP2014086569A (ja) 縦型パワーｍｏｓｆｅｔ
JP2014175640A (ja) 縦型複合パワーｍｏｓｆｅｔ
JP2014132600A (ja) 半導体装置
JP2011243859A (ja) 半導体装置および半導体装置の製造方法
JP2012209330A (ja) 半導体装置
JP6566835B2 (ja) 半導体装置およびその製造方法
JP6207676B2 (ja) パワーｍｏｓｆｅｔ
JP6606364B2 (ja) 半導体装置およびその製造方法
JP6034354B2 (ja) 半導体装置の製造方法
JP2015222817A (ja) Ｐチャネル型パワーｍｏｓｆｅｔの製造方法
JP3659195B2 (ja) 半導体装置及びその製造方法
JPH0493083A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141121

R150 Certificate of patent or registration of utility model

Ref document number: 5654818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees