CN1386301A - 薄膜晶体管及其制造 - Google Patents

薄膜晶体管及其制造 Download PDF

Info

Publication number
CN1386301A
CN1386301A CN01802066A CN01802066A CN1386301A CN 1386301 A CN1386301 A CN 1386301A CN 01802066 A CN01802066 A CN 01802066A CN 01802066 A CN01802066 A CN 01802066A CN 1386301 A CN1386301 A CN 1386301A
Authority
CN
China
Prior art keywords
layer
transistor
gate insulator
silicon nitride
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01802066A
Other languages
English (en)
Other versions
CN1237590C (zh
Inventor
A·J·弗莱维特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1386301A publication Critical patent/CN1386301A/zh
Application granted granted Critical
Publication of CN1237590C publication Critical patent/CN1237590C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Liquid Crystal (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

制造底栅晶体管的一种方法,包括在栅绝缘体层(22a)上沉积第一微晶硅层(40),并且将微晶硅层暴露于氮等离子体(42),从而形成具有结晶结构的氮化硅。以此方式制成微晶氮化硅多层。在暴露层上再沉积一层微晶硅层,用来构成晶体管的半导体本体(14)。本方法使得晶体管本体的底部具有微晶结构,改善了半导体层的迁移率,甚至在与栅绝缘体层的界面。暴露的氮化硅层成为栅绝缘体层的部件,并且栅绝缘体层与半导体晶体管本体之间的结构性匹配得到了改善,因为这些层是从相同的微晶硅结构延伸来的。

Description

薄膜晶体管及其制造
本发明涉及薄膜晶体管，例如应用于液晶显示器制造中形成晶体管基板。
人们对于在平板液晶显示器中构成开关元件的TFT阵列的改进极为关注。这些TFT器件可以利用非晶，多晶或微晶半导体薄膜构成晶体管器件本体来制造。
对于有源阵列液晶显示器，目前流行将氢化非晶硅用做薄膜晶体管(TFT)的有源层。这是因为它可以通过等离子体增强的化学汽相沉积(PECVD)在大面积上沉积成均匀薄层。然而，由于它的非晶结构，它的载流子迁移率非常低，因而降低了器件的开关速率，也就限制了这些晶体管在显示驱动线路中的应用。非晶硅TFT相对说来也不太稳定，被应用于显示仅仅是因为它的占空比比较低。
对于较高速率的驱动线路要用结晶硅。在显示器件里，需要一个驱动电路板和一个显示板，这两类线路之间还要有相互相接。
已经认识到微晶硅可以为这些问题提供一个解决方案。因为以微晶硅为有源层的晶体管改善了载流子迁移率，而且仍旧可以用PECVD方法进行沉积。以这种方法沉积的微晶硅膜含有微小的晶体，例如到100nm，埋置在非晶基体中。如果晶粒足够大，则扩展的态导电性得以加强，迁移率得以增加，与非晶硅层相比大约要增加十倍。
然而用PECVD法沉积时，产生的晶粒有呈现为锥形结构的倾向。其结果是材料下层的5-10nm主要是非结晶的。在底栅TFT结构里，硅膜的底部限定栅绝缘体与晶体管硅本体之间的边界。因此，在底栅TFT结构里，晶体材料的优越性大大地丧失了，而在顶层TFT结构里，迁移率确实得到改善，而且稳定性也有显著的提高。由于上述原因，性能的这些改善在底栅结构里没有能实现。
根据本发明的第一方面，它提供了一种制造晶体管的方法，包括：
(i)在绝缘基板上限定一个栅导体；
(ii)在栅导体上形成一个栅绝缘体层；
(iii)在栅绝缘体层上沉积第一微晶硅层；
(iv)将微晶硅层曝露于氮等离子体，从而形成氮化硅，而且基本保持结晶结构；
(v)重复步骤(iii)和(iv)以便形成多层微晶硅重叠层；
(vi)在曝露层上再形成一层微晶硅层，该层晶体管的半导体本体；以及
(vii)在晶体管本体上限定一个源和漏结构。
本方法使得晶体管本体的底部具有微晶结构，改善半导体层的迁移率，甚至在与栅绝缘体层的界面。形成氮化硅的曝露层成为栅绝缘体层的部分，改进了栅绝缘体层与半导体晶体管本体之间的结构性匹配，因为这些层是由相同微晶硅结构延伸出来的。
步骤(iii)和(iv)沉积出的微晶硅层可以用PECVD方法形成，以这些步骤沉积出的多层的组合厚度在5至25nm之间，单层厚度在0.5至2nm之间。
步骤(iv)的优化暴露是暴露于电子回旋共振PECVD产生的致密氮等离子体中。
根据本发明的第二方面，它提供了一种底栅薄膜晶体管，包括：
在绝缘基板上沉积出栅导体；
栅导体上的栅绝缘体层；
栅绝缘体层上的氮化硅层，在层的顶部，氮化硅层基本上是结晶结构，在层的底部，基本上是非结晶结构；
氮化硅层上的微晶硅层，它限定晶体管的半导体本体；以及
晶体管本体上的源和漏结构。
氮化硅层里的晶体结构使得晶体管的半导体本体在薄层的整个厚度区具有期望的微晶结构，特别是在半导体/绝缘体的界面。
有源阵列液晶显示器的薄膜晶体管有源板可以采用本发明的晶体管。
下面参照附图以实例的方式对本发明进行说明，其中：
图1是液晶显示器件一个象素的平面图，该器件采用的是含有底栅晶体管的晶体管-电容器布局；
图2示出液晶显示器一个象素的组件，用于解释显示器件的工作情况；
图3表现的是具有晶体管基板的液晶显示器，它的晶体管是按本发明制造的；
图4表示按本发明形成底栅微晶TFT的制造步骤。
需要说明的是，这些图都是示意性的，没有按比例画出。图中各部件的相对尺寸和比例有的放大了，有的又缩小了，为的是表达清楚或绘制方便。
依据本发明并按照本发明制作的晶体管基板构成了液晶显示器件的开关元件。通过实例的方式，图1表示有源阵列显示器件的一个象素的全貌。它采用了应用本发明的底栅晶体管。象素包括在绝缘基板10上形成的电极图案9。基板10可以包括显示器的一块背板，例如一片玻璃板或者聚合物薄膜。
电极图案9限定基体阵列的列导体，也限定开关晶体管TFT的栅极12。半导体晶体管本体14重叠在栅极上，其间用栅绝缘体隔开。上电极层16a，16b构成晶体管TFT的源极和漏极，它们分别被连到行电极18和液晶材料的连接板20。
行电极18由上电极层的部件16a构成，而此行电极18又构成TFT的源极。上电极层的部件16b形成TFT的漏极，还形成上电极层的决体，它们构成象素电极20。此象素电极20与漏极是集成在一起的，而且，在本例中，与部件16c也是集成的，16c形成了象素存储电容器的上电极，下电极由相邻象素的行导体9限定。
每个单元的开关TFT包括一个硅晶体管本体14。本发明具体涉及晶体管本体以及栅绝缘体层的结构和处理，以下将要详细叙述。
液晶材料安置在晶体管基板之上，其组件表示在图1中。液晶材料的上方安置了一个附加基板用来确定接地平面，参见图3，将详细叙述。
图2显示的是构成图1中象素的各电气部件。行导体9联到TFT30的栅，列导体18耦合到源极，正如图1中解释的。象素上布置的液晶材料有效地构成液晶盒32，它占据在晶体管30的漏与公共地平面34之间。象素存储电容器36连接在晶体管30的漏与下一象素行的相关行导体9a之间。
显示器件工作时，信号依次加在象素的行电极上。为了确定一行象素的地址，在相关行导体9上加有恰当的信号，让象素列的晶体管30导通。这将使加在列导体18的显示信号被馈送到液晶盒32，导致液晶盒充电到需要的电压。存储电容器36也被充电，并保证液晶盒32上的信号保持为恒定，甚至到该特定行的寻址完成之后，以及晶体管30已经被断开。在象素行的寻址过程中，象素后继行的行导体9a保持在地电位，所以存储电容器36被充电到相当于加在液晶盒32上的电压。
当下一象素行寻址时，行导体9a的电压将有所增加，它将以电容耦合的方式通过电容器36馈送到液晶盒32。但是此增加的电压在下一个行导体9a上只维持一个列寻址周期，此后该行导体9a回复到地电位。液晶材料的响应时间比较慢，对这种瞬时电压变化不会作出反应。
图3以剖面(图1中的III-III线处)示出应用于液晶显示器里的晶体管基板。
在基板10上提供栅极图案9，同时确定存储电容器36的下端子37。晶体管的栅构成各自行导体的部件，存储电容器36的下端子37构成象素下一相邻行的行导体部件。
为了限定图案9，可以在玻璃基板上沉积出一层导体层，并且进行湿蚀刻以生成导电图案。
然后沉积栅介电层22。将层22扩展到晶体管本体之外，限定存储电容器36的介电层。
形成晶体管本体的硅层14沉积在栅绝缘体层之上。本发明具体涉及栅绝缘体层的处理和硅层14的沉积，下面将详细叙述。
以重叠和对准的方式在栅9上刻画出一个刻蚀阻隔栓24(etchstop plug)，以及一个n+接触层重叠在晶体管本体上，然后再沉积源极和漏极26，28。层16生成源极和漏极，也限定存储电容器36的上触点38。源26形成相应列导体18的部件，漏28与液晶接触板20以及存储电容器36的上触点38是集成在一起。当然除了这里叙述的可能还需要有附加层，例如平面化层。
这些层构成了液晶显示器的晶体管基板。晶体管基板上布置有液晶材料层50，以及重叠在液晶材料层上的另一基板52。此另一基板52可以这样安排：在它的一面配置有滤色片54及一个板用来限定公共电极34，而在基板52的相反面安置有极化板56。
液晶显示器结构的说明如上述。栅绝缘体层22普遍采用的一种绝缘体是氮化硅，它也可以通过PECVD方法沉积出来。已经表明，例如WEnsinger等人的文章，见1998年“应用物理快报”72卷，1164页(Appl.Phys.Lett.72，1164，1998)暴露在电子回旋共振(ECR)PECVD产生的致密氮等离子体中，结晶硅片上可以生成25nm厚的氮化硅层。为了将氮原子植入如此深度，必须采用高的基板偏压。
本发明是基于认识到硅层向氮化硅的转化可以用来改善晶体管硅本体的结晶化，特别是在硅层的基底处。具体的说，用″逐层″沉积技术将微晶硅样品的下层非结晶层转化为氮化硅层，从而在底栅TFT里形成栅绝缘体层部件。
图4示出本发明提供的处理步骤，它们构成整个晶体管制造方法的一部分。
图4a示出基板10已经安置了栅极图案层9以及氮化硅栅绝缘体层22。起初，利用PECVD方法(图4b)沉积出微晶硅层40。层40优选的厚度为0.5nm至2nm。图4c表示该层被暴露于含有相当大数量原子性氮离子的致密氮等离子体之中，图中用箭头42表示。等离子体可以用ECR-PECVD，甚高频RF-PECVD或其他适宜的技术产生。当低能离子的能量合适时，微晶硅层将转化成氮化硅，而且该层中的结晶结构得以保持。此离子能量可能在0-100eV的范围，对于ECR-PECVD的情况，可以通过在基板上施加的射频(rf)偏置来确定。
再沉积一薄层微晶硅，并用致密氮等离子体处理。如此这般逐层重复进行，直到顶层表面主要是结晶态为止。这些层的组合厚度大约是10nm量级。像图4d显示的，得到的栅绝缘体层包括一个底层部件22a和一个顶层部件22b，它们都是从″逐层″方法中延伸出来的。图4d中的符号44用来大致表示：由于PECVD沉积出的微晶硅的锥形晶粒结构，结晶化状态是如何趋向栅绝缘体层22a，22b的顶层而增加的。
然后再沉积一层微晶硅用来限定晶体管14的本体。
此方法提供了对微晶晶体管本体的结晶结构的改进，特别是在半导体-栅绝缘体的界面。这样，改善了载流子迁移率。此外，薄层22与14的机械界面将得到改善，因为这些薄层间有优良的结构匹配。
常规的技术可以用于在图4e的绝缘的栅结构上限定源和漏结构，以及液晶层和相关的附加基板52。因此，这些方法不在本申请中进行详细说明。
在上述优选实例中，栅绝缘体22包含氮化硅，因而从氮等离子体得到的附加栅绝缘体层与其下的绝缘体层具有相同的结构，虽然是部分结晶的形式。然而，下层栅绝缘体层22a并不必须是氮化硅。
本发明的晶体管用作液晶显示器的有源板已经进行了说明，然而本发明的晶体管同样可以用于其他器件，特别是用于一切现存的采用非结晶硅晶体管的集成电路器件。本发明使得底栅晶体管利用化学汽相沉积法进行制造的同时，晶体管的性能得到了改善，这是因为硅晶体管通道里的载流子迁移率增加了。
在TFT基板的制造中，特定薄层的各种改进方案对于本领域的技术人员是显然的，这不禁止本发明在这些晶体管基板中的应用。

Claims (11)

1.一种制造晶体管的方法，包括：
(i)在绝缘基板上限定一个栅导体；
(ii)在栅导体上形成一个栅绝缘体层；
(iii)在栅绝缘体层上沉积第一微晶硅层；
(iv)将微晶硅层曝露于氮等离子体，从而形成氮化硅，而且基本保持结晶结构；
(v)重复步骤(iii)和(iv)以便形成多个的微晶硅层；
(vi)在曝露层上再形成一层微晶硅层，以它构成晶体管的半导体本体；以及
(vii)在晶体管本体上限定一个源和漏结构。
2.如权利要求1中要求的一种方法，其中，步骤(iii)和(vi)中沉积出的微晶硅层是用PECVD方法形成的。
3.如权利要求1或2中要求的一种方法，其中，步骤(iii)和(v)中沉积出的多层的组合厚度在5至25nm之间。
4.如权利要求3中要求的一种方法，其中，步骤(iii)和(v)中沉积出的多层的每一层的厚度在0.5至2nm之间。
5.如任何前述要求所要求的一种方法，其中，步骤(iv)中的暴露是暴露于电子回旋共振PECVD产生的致密氮等离子体中。
6.如任何前述要求所要求的一种方法，其中，步骤(ii)中沉积出的栅绝缘体层包括氮化硅。
7.一种底栅薄膜晶体管，该晶体管包括：
在绝缘基板上沉积出的栅导体；
栅导体上的栅绝缘体层；
栅绝缘体层上的氮化硅层，在该层的顶部，氮化硅层基本上是结晶结构，在该层的底部，氮化硅层基本上是非结晶结构；
氮化硅层上的微晶硅层，它确定晶体管的半导体本体；以及
晶体管本体上的源和漏结构。
8.如权利要求7中要求的一种晶体管，其中栅绝缘体层包括氮化硅。
9.如权利要求7或8中要求的一种晶体管，其中栅绝缘体层上的氮化硅层的厚度在5至25nm之间。
10.用于有源阵列液晶显示器的薄膜晶体管有源板，该有源板包括如权利要求7，8，或9中要求的晶体管。
11.一种液晶显示器，该显示器包括权利要求7中要求的薄膜有源板，以及在有源板上布置的液晶层。
CNB018020666A 2000-07-18 2001-07-04 薄膜晶体管及其制造 Expired - Fee Related CN1237590C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0017471.4 2000-07-18
GBGB0017471.4A GB0017471D0 (en) 2000-07-18 2000-07-18 Thin film transistors and their manufacture

Publications (2)

Publication Number Publication Date
CN1386301A true CN1386301A (zh) 2002-12-18
CN1237590C CN1237590C (zh) 2006-01-18

Family

ID=9895773

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018020666A Expired - Fee Related CN1237590C (zh) 2000-07-18 2001-07-04 薄膜晶体管及其制造

Country Status (9)

Country Link
US (2) US6410372B2 (zh)
EP (1) EP1303873B1 (zh)
JP (1) JP2004504721A (zh)
KR (1) KR20020032586A (zh)
CN (1) CN1237590C (zh)
AT (1) ATE341833T1 (zh)
DE (1) DE60123624D1 (zh)
GB (1) GB0017471D0 (zh)
WO (1) WO2002007207A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317748C (zh) * 2004-12-13 2007-05-23 友达光电股份有限公司 薄膜晶体管的制造方法
CN1328768C (zh) * 2004-08-27 2007-07-25 友达光电股份有限公司 薄膜晶体管及其电路的制作方法
CN100386690C (zh) * 2005-05-24 2008-05-07 友达光电股份有限公司 在液晶显示器中形成薄膜晶体管的方法
CN101271923B (zh) * 2007-03-23 2010-12-08 中华映管股份有限公司 薄膜晶体管
CN101542742B (zh) * 2007-04-04 2011-02-23 索尼株式会社 薄膜晶体管及其制造方法、显示装置
CN101483180B (zh) * 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
CN102007585B (zh) * 2008-04-18 2013-05-29 株式会社半导体能源研究所 薄膜晶体管及其制造方法
CN102007586B (zh) * 2008-04-18 2013-09-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
CN109755324A (zh) * 2018-01-25 2019-05-14 友达光电股份有限公司 显示装置的薄膜晶体管及其形成方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050061446A (ko) * 2002-08-07 2005-06-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 절연 게이트 트랜지스터, 트랜지스터 장치, 트랜지스터회로 및 트랜지스터 작동 방법
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7132298B2 (en) 2003-10-07 2006-11-07 Hewlett-Packard Development Company, L.P. Fabrication of nano-object array
US7547647B2 (en) * 2004-07-06 2009-06-16 Hewlett-Packard Development Company, L.P. Method of making a structure
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
KR100645718B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
US7229863B2 (en) * 2005-10-25 2007-06-12 Chunghwa Picture Tubes, Ltd. Method for fabricating thin film transistors
KR100792315B1 (ko) * 2006-08-01 2008-01-07 비오이 하이디스 테크놀로지 주식회사 미세결정 실리콘층의 형성방법 및 이를 이용한 박막트랜지스터의 제조방법
US20100158875A1 (en) * 2006-12-18 2010-06-24 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Muscle derived cells for the treatment of gastro-esophageal pathologies and methods of making and using the same
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
US8053294B2 (en) * 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
CN102077354B (zh) * 2008-06-27 2014-08-20 株式会社半导体能源研究所 薄膜晶体管、半导体装置及电子设备
US8283667B2 (en) 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5595004B2 (ja) * 2008-10-21 2014-09-24 株式会社半導体エネルギー研究所 表示装置
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
JP5490515B2 (ja) * 2009-01-21 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
WO2010103906A1 (en) * 2009-03-09 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5495775B2 (ja) * 2009-03-27 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
JP5525298B2 (ja) * 2010-03-18 2014-06-18 シャープ株式会社 導電性窒化シリコン膜の製造方法
US8440548B2 (en) * 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP2014055111A (ja) * 2013-12-11 2014-03-27 Sharp Corp 導電性窒化シリコン膜、導電性窒化シリコン膜積層体、および光電変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2118774B (en) * 1982-02-25 1985-11-27 Sharp Kk Insulated gate thin film transistor
US5210045A (en) * 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
JPH03263323A (ja) * 1990-02-08 1991-11-22 Oki Electric Ind Co Ltd プラズマｃｖｄ窒化珪素膜の形成方法
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
WO1992014268A1 (en) * 1991-01-30 1992-08-20 Minnesota Mining And Manufacturing Company Polysilicon thin film transistor
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3019885B2 (ja) * 1991-11-25 2000-03-13 カシオ計算機株式会社 電界効果型薄膜トランジスタの製造方法
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US6331717B1 (en) * 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483180B (zh) * 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
CN1328768C (zh) * 2004-08-27 2007-07-25 友达光电股份有限公司 薄膜晶体管及其电路的制作方法
CN1317748C (zh) * 2004-12-13 2007-05-23 友达光电股份有限公司 薄膜晶体管的制造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
CN100386690C (zh) * 2005-05-24 2008-05-07 友达光电股份有限公司 在液晶显示器中形成薄膜晶体管的方法
CN101271923B (zh) * 2007-03-23 2010-12-08 中华映管股份有限公司 薄膜晶体管
CN101542742B (zh) * 2007-04-04 2011-02-23 索尼株式会社 薄膜晶体管及其制造方法、显示装置
CN102007585B (zh) * 2008-04-18 2013-05-29 株式会社半导体能源研究所 薄膜晶体管及其制造方法
CN102007586B (zh) * 2008-04-18 2013-09-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法
CN109755324A (zh) * 2018-01-25 2019-05-14 友达光电股份有限公司 显示装置的薄膜晶体管及其形成方法
CN109755324B (zh) * 2018-01-25 2022-02-11 友达光电股份有限公司 显示装置的薄膜晶体管及其形成方法

Also Published As

Publication number Publication date
US20020119590A1 (en) 2002-08-29
ATE341833T1 (de) 2006-10-15
CN1237590C (zh) 2006-01-18
KR20020032586A (ko) 2002-05-03
WO2002007207A1 (en) 2002-01-24
US20020009819A1 (en) 2002-01-24
GB0017471D0 (en) 2000-08-30
EP1303873A1 (en) 2003-04-23
DE60123624D1 (de) 2006-11-16
EP1303873B1 (en) 2006-10-04
US6483124B2 (en) 2002-11-19
US6410372B2 (en) 2002-06-25
JP2004504721A (ja) 2004-02-12

Similar Documents

Publication Publication Date Title
CN1237590C (zh) 薄膜晶体管及其制造
CN101026093B (zh) 形成硅层的方法及使用该硅层的显示基板的制造方法
CN1913163A (zh) 薄膜晶体管衬底及其制造方法
CN1716610A (zh) 双栅极鳍型场效应晶体管增益单元及其制造方法
CN1725512A (zh) 半导体器件及其制造方法
CN1828909A (zh) 显示装置的薄膜晶体管基板及其制造方法
CN1215567C (zh) 平板显示器及其制造方法
TW200539293A (en) Thin film transistor
CN1630040A (zh) 制造凹式栅极结构的方法
CN1347156A (zh) 半导体存储器
CN1295556C (zh) 制造有源板的方法
CN1945841A (zh) Tft lcd阵列基板结构及非保形绝缘薄膜形成方法和应用
CN100345310C (zh) 薄膜晶体管及其制作方法
CN1276494C (zh) 电容器以及动态随机存储器的制造方法
US7211463B2 (en) Process to improve carrier mobility of organic semiconductor
CN1540717A (zh) 薄膜晶体管阵列面板及其制造方法
CN1697186A (zh) 半导体器件及其制造方法
CN1577418A (zh) 包括多晶硅薄膜晶体管的平板显示装置及其制造方法
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
CN103472615B (zh) 一种电连接结构及其制造方法、阵列基板
CN1567549A (zh) 低温多晶硅薄膜晶体管的制造方法
CN1933182A (zh) 薄膜晶体管及其制造方法
CN1053996C (zh) 一种制作动态随机存取存储器的方法
CN1463383A (zh) 有源板
CN118367027A (zh) 一种非对称电容的铁电场效应晶体管及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee