JPH0465168A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH0465168A JPH0465168A JP2176352A JP17635290A JPH0465168A JP H0465168 A JPH0465168 A JP H0465168A JP 2176352 A JP2176352 A JP 2176352A JP 17635290 A JP17635290 A JP 17635290A JP H0465168 A JPH0465168 A JP H0465168A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- signal line
- aluminum
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000011521 glass Substances 0.000 claims abstract description 33
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 28
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 27
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 abstract description 51
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 51
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 abstract description 6
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 abstract description 6
- 229910004444 SUB1 Inorganic materials 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 229910004481 Ta2O3 Inorganic materials 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 257
- 239000010410 layer Substances 0.000 description 59
- 239000004973 liquid crystal related substance Substances 0.000 description 58
- 239000011159 matrix material Substances 0.000 description 16
- 238000003860 storage Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 14
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 12
- 239000011651 chromium Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 9
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 9
- 239000000243 solution Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 101000653679 Homo sapiens Translationally-controlled tumor protein Proteins 0.000 description 5
- ZBZXYUYUUDZCNB-UHFFFAOYSA-N N-cyclohexa-1,3-dien-1-yl-N-phenyl-4-[4-(N-[4-[4-(N-[4-[4-(N-phenylanilino)phenyl]phenyl]anilino)phenyl]phenyl]anilino)phenyl]aniline Chemical compound C1=CCCC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=CC=CC=2)=C1 ZBZXYUYUUDZCNB-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 102100029887 Translationally-controlled tumor protein Human genes 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910018888 PSV2 Inorganic materials 0.000 description 4
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- 235000002906 tartaric acid Nutrition 0.000 description 4
- 239000011975 tartaric acid Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- IEQUNHXCJVILJQ-UHFFFAOYSA-N aluminum palladium Chemical compound [Al].[Pd] IEQUNHXCJVILJQ-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum-silicon-titanium Chemical compound 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102100035472 DNA polymerase iota Human genes 0.000 description 1
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 1
- 101001094672 Homo sapiens DNA polymerase iota Proteins 0.000 description 1
- 101150110488 POL2 gene Proteins 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000001044 red dye Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
（産業上の利用分野ｌ
この発明は薄膜トランジスタ、特にアクティブ・マトリ
クス方式の液晶表示装置に用いられる薄膜トランジスタ
に関する。
クス方式の液晶表示装置に用いられる薄膜トランジスタ
に関する。
【従来の技術］
アクティブ・マトリクス方式の液晶表示装置は、マトリ
クス状に配列された複数の画素電極の各々に対応して非
線形素子（スイッチング素子）を設けたものである。各
画素における液晶は理論的には常時駆動（デユーティ比
１．０）されているので、時分割駆動方式を採用してい
る、いわゆる単純マトリクス方式と比べてアクティブ方
式はコントラストが良く特にカラーでは欠かせない技術
となりつつある。スイッチング素子として代表的なもの
としては薄膜トランジスタ（ＴＰＴ）がある。 従来のアクティブ・マトリクス方式の液晶表示装置に用
いられる薄膜トランジスタ（特開昭６４〜３５４２１号
公報）においては、ガラス基板上にアルミニウム（Ａ１
）からなるゲート電極を形成し、ゲート電極上に形成さ
れたゲート絶縁膜とゲート電極との間にタンタル（Ｔａ
）の陽極化成膜（Ｔａ、Ｏ，）を挿入している。 ［発明が解決しようとする課題１ しかし、このような薄膜トランジスタにおいては、アル
ミニウムのガラス基板に対する接着性が良好ではないか
ら、ゲート電極が損傷することがあり、またタンタルの
陽極化成膜の絶縁耐圧は低いから、ゲート電極とソース
電極、ドレイン電極とが短絡することがある。 この発明は上述の課題を解決するためになされたもので
、ゲート電極が損傷することがなく、またゲート電極と
ソース電極、ドレイン電極とが短絡することがない薄膜
トランジスタを提供することを目的とする。 ［課題を解決するための手段］ この目的を達成するため、この発明においては、ガラス
材からなる透明基板上にタンタルからなるゲート電極を
形成し、上記ゲート電極上に半導体層を形成し、上記半
導体層と上記ゲート電極との間にアルミニウムの酸化物
層を挿入する。 【作用］ この薄膜トランジスタにおいては、タンタルのガラス基
板に対する接着性は良好であり、またアルミニウムの酸
化物の絶縁耐圧は高い。 ［実施例１ 以下、この発明を適用すべきアクティブ・マトリクス方
式のカラー液晶表示装置を説明する。 なお、液晶表示装置を説明するための全図において、同
一機能を有するものは同一符号を付け、その繰り返しの
説明は省略する。 第２Ａ図はこの発明が適用されるアクティブ・マトリク
ス方式カラー液晶表示装置の一画素とその周辺を示す平
面図、第２Ｂ図は第２Ａ図のＩＩＢＩＩＢ切断線におけ
る断面と表示パネルのシール部付近の断面を示す図、第
２Ｃ図は第２Ａ図のＵｃ−ｎｃ切断線における断面図で
ある。また、第３図（要部平面図）には第２Ａ図に示す
画素を複数配置したときの平面図を示す。 （画素配置〉 第２Ａ図に示すように、各画素は隣接する２本の走査信
号線（ゲート信号線または水平信号線）ＧＬと、隣接す
る２本の映像信号線（ドレイン信号線または垂直信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている。 各画素は薄膜トランジスタＴＰＴ、透明画素電極ＩＴ○
１および保持容量素子Ｃａｄｄを含む。走査信号線ＧＬ
は列方向に延在し、行方向に複数本配置されている。映
像信号線ＤＬは行方向に延在し、列方向に複数本配置さ
れている。 （表示部断面全体構造〉 第２Ｂ図に示すように、液晶ＬＣを基準に下部透明カラ
ス基板ＳＵＢ Ｉ側には薄膜トランジスタＴＰＴおよび
透明画素電極ＩＴＯＩか形成され、上部透明ガラス基板
５ＵＢ２側にはカラーフィルタ１＝ Ｉ Ｌ、遮光用ブ
ラックマトリクスパターンを形成する遮光膜ＢＭが形成
されている。下部透明ガラス基板ＳＵＢ １はたとえば
１．Ｉ［ｍ＋−程度の厚さで構成されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板ＳＵＢ １．５ＵＢ２の左側縁部
分で外部引出配線の存在する部分の断面を示しており、
右側は透明ガラス基板５ＵＢ１．５ＵＢ２の右側縁部分
で外部引出配線の存在しない部分の断面を示している。 第２Ｂ図の左側、右側のそれぞれに示すシール材ＳＬは
液晶ＬＣを封止するように構成されており、液晶封入口
（図示していない）を除く透明ガラス基板５ＵＢＩ、５
ＵＢ２の縁周囲全体に沿って形成されている。シール材
ＳＬはたとえばエポキシ樹脂で形成されている。 上部透明ガラス基板５ＵＢ２側の共通透明画素電極ＩＴ
Ｏ２は、少なくとも一個所において、銀ベースト材ＳＩ
ＬによってＦ部透明カラス基板５ＵＢＩ側に形成された
外部引出配線に接続されている。この外部引出配線はゲ
ート電極ＧＴ、ソース電極ＳＤＩ、ドレイン電極ＳＤ２
のそれぞれと同一製造工程で形成される。 配向膜０ＲＩＩ、○ＲＩ２、透明画素電極ＩＴＯ１、共
通透明画素電極ＩＴＯ２、保護膜ＰＳｖ１、ＰＳＶ２、
絶縁膜ＣＩのそれぞれの層は、シール材ＳＬの内側に形
成される。偏光板ＰＯＬＩ。 ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ １、上
部透明ガラス基板５ＵＢ２の外側の表面に形成されてい
る。 液晶ＬＣは液晶分子の向きを設定する下部配向膜○ＲＩ
ｌと上部配向膜○ＲＩ２との間に封入され、シール部Ｓ
Ｌよってシールされている。 下部配向膜Ｏｔｌは下部透明ガラス基板５ＵＢｌ側の保
護膜ＰＳＶＩの上部に形成される。 上部透明ガラス基板５ＵＢ２の内側（液晶ＬＣ側）の表
面には、遮光膜ＢＭ、カラーフィルタＦＩＬ、保護膜Ｐ
ＳＶ２、共通透明画素電極ＦＴＯ２（ＣＯＭ）および上
部配向膜○ＲＩ２が順次積層して設けられている。 この液晶表示装置は下部透明ガラス基板５ＵＢｌ側、上
部透明ガラス基板５ＵＢ２側のそれぞれの層を別々に形
成し、その後上下透明ガラス基板５ＵＢＩ、５ＵＢ２を
重ね合わせ、両者間に液晶ＬＣを封入することによって
組み立てられる。 く薄膜トランジスタＴＦＴ＞ 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソース−ドレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）ＴＦＴＩ、ＴＦＴ２およびＴＦＴ３で構成
されている。薄膜トランジスタＴＰＴ１〜ＴＦＴ３のそ
れぞれは実質的に同一サイズ（チャンネル長と幅が同じ
）で構成されている。この分割された薄膜トランジスタ
Ｔ Ｉ” Ｔ １〜ＴＦＴ３のそれぞれは、主にゲート
電極Ｇ′Ｆ、ゲート絶縁膜Ｇ［、ｉ型（真性、ｉｎシｒ
ｉｎｓｉｃ、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ、）からなるｌ型半導体層ＡＳ、
一対のソース電極ＳＤＩおよびドレイン電極ＳＤ２で構
成されている。なお、ソース・ドレインは本来その間の
バイアス極性によって決まり、この液晶表示装置の回路
ではその極性は動作中反転するので、ソース・ドレイン
は動作中入れ替わると理解されたい。しかし、以下の説
明でも、便宜上一方をソース、他方をドレインと固定し
て表現する。 くゲート電極ＧＴ） ゲート電極ＧＴは第４図（第２Ａ図の第１導電膜ｇｌ、
第２導電膜ｇ２およびｌ型半導体層ＡＳのみを描いた平
面図）に詳細に示すように、走査信号線ＧＬから垂直方
向（第２Ａ図および第４図において上方向）に突出する
形状で構成されている（丁字形状に分岐されている）。 ゲート電極６丁は薄膜トランジスタＴＦＴＩ〜ＴＦＴ３
のそれぞれの形成領域まで突出するように構成されてい
る。、薄膜トランジスタＴ Ｐ Ｔ Ｉ〜′Ｉ″Ｆ １
−３のそれぞれのゲート電極ＧＴは、一体に（共通ケー
ト電極として）構成されており、走査信号線ＧＩ−に連
続して形成されている。ゲート電極ＧＴは、薄ｊ１々ト
ランジスタＴＰＴの形成領域において大きい段差を作ら
ないように、単層の第１導電膜ｇｌで構成する。第１導
電膜ｇｌはたとえばスパッタで形成されたクロム（Ｃｒ
）膜を用い、ｌ０００［へ］程度の膜厚で形成する。 このゲート電極ＧＴは第２Ａ図、第２Ｂ図および第４図
に示されているように、ｌ型半導体層ＡＳを完全に覆う
よう（下方からみて）それより太き目に形成される。し
たがって、下部透明ガラス基板５ＵＢ１の下方に蛍光灯
等のバックライトＢＬを取り付けた場合、この不透明な
りロムからなるゲート電極ＧＴが影となって、ｉ型半導
体層ＡＳにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタＴＰＴのオフ特性劣
化は起きにくくなる。なお、ゲート電極ＧＴの本来の大
きさは、ソース電極ＳＤＩとドレイン電極ＳＤ２との間
をまたがるに最低限必要な（ゲート電極ＧＴとソース電
極ＳＤＩ、トレイン′准極ＳＤ２との位置合わせ余裕分
も含めて）幅を持ち、チャンネル幅Ｗを決めるその奥行
き長さはソース電極ＳＤＩとドしイン電極ＳＤ２との間
の距離（チャンネル長）Ｌとの比、すなわち相互コンダ
クタンスｇｍを決定するファクタＷ／Ｌをいくつにする
かによって決められる。 この液晶表示装置におけるゲート電極ＧＴの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。 なお、ゲート電極ＧＴのゲートおよび遮光の機能面から
だけで考えれば、ゲート電極ＧＴおよび走査信号線ＧＬ
は単一の層で一体に形成してもよく、この場合不透明導
電材料としてシリコンを含有させたアルミニウム（Ａｌ
）、純アルミニウム、パラジウム（Ｐｄ）を含有させた
アルミニウム等を選ぶことができる。 （走査信号線ＧＬ） 走査信号線ＣＬは第１導電膜ｇ１およびその１部に設け
られた第２導電膜ｇ２からなる複合膜で構成されている
。この走査信号線ＧＬの第１導電膜ｇ１はゲート電極Ｇ
Ｔの第１導電膜ｇ１と同一製造工程で形成され、かつ一
体に構成されている。 第２導電膜ｇ２はたとえばスパッタで形成されたアルミ
ニウム膜を用い、１０００〜５５００［入］程度の膜厚
で形成する。第２導電膜ｇ２は走査信号線ＧＬの抵抗値
を低減し、信号伝達速度の高速化（画素の情報の書込特
性向上）を図ることができるように構成されている。 また、走査信号線ＧＬは第１導電膜ｇｌの幅寸法に比べ
て第２導電膜ｇ２の幅寸法を小さく構成している。すな
わち、走査信号線ＧＬはその側壁の段差形状がゆるやか
になっている。 （絶縁膜ＧＩ） 絶縁膜ＧＩは薄膜トランジスタＴＰＴ Ｉ〜ＴＦＴ３の
それぞれのゲート絶縁膜として使用される。 絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＯＬの上
層に形成されている。絶縁膜ＧＴはたとえばブラスマＣ
ＶＤで形成された窒化シリコン股を用い、３０００［入
］程度の膜厚で形成する。 （ｌ型半導体層ＡＳ＞ Ｉ型１−導体層ＡＳは、第４図に示すように、複数に分
割された薄膜トランジスタＴＰＴＩ−ＴＦＴ３のそれぞ
れのチャネル形成領域として使用される。１型半導体層
ＡＳは非晶質シリコン膜または多結晶シリコン膜で形成
し、約１８００［人］程度の膜厚で形成する。 この１型半導体層ＡＳは、供給ガスの成分を変えてＳｉ
、Ｎ、からなるゲート絶縁膜として使用される絶縁膜Ｇ
Ｉの形成に連続して、同じプラズマＣＶＤ装置で、しか
もそのプラズマＣＶＤ装置から外部に露出することなく
形成される。また、オーミックコンタクト用のＰをドー
プしたＮ＋型半導体層ｄｏ（第２Ｂ図）も同様に連続し
て約４００［へコの厚さに形成される。しかる後、下部
透明ガラス基板ＳＵＢ ｌはＣＶＤ装置から外に取り出
され、写真処理技術によりＮ“型半導体層ｄｏおよびｌ
型半導体層ＡＳは第２Ａ図、第２Ｂ図および第４図に示
すように独立した島状にパターニングされる。 １型半導体層ＡＳは、第２Ａ図および第４図に詳細に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（グロスオーバ部）の両者間にも設けられている。この
交差部のｌ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減するように構成さ
れている。 くソース電極ＳＤＩ、ドレイン電極ＳＤ２＞複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれ
のソース電極ＳＤＩとドレイン電極ＳＤ２とは、第２Ａ
図、第２Ｂ図および第５図（第２Ａ図の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）で詳細に示すように
、ｌ型半導体層ＡＳ上にそれぞれ離隔して設けられてい
る。 ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは、
Ｎ＋型半導体層ｄｏに接触する下層側から、第１導電膜
ｃｌｌ、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合
わせて構成されている。ソース電極ＳＤＩの第１導電膜
ｄ１、第２導電膜ｄ２および第３導電膜ｄ３は、ドレイ
ン電１．ｌ１２ＳＤ２の第１導電１１りｄｌ、第２導電
膜ｄ２および第：３導電１１Ｑ （１：３と同一製造工
程で形成される。 第１導電膜ｄ１はスパッタで形成したクロム１１りを用
い、５００−１０００［人］の膜厚くこの液晶表示装置
では、６００［Ａ］程度の膜厚）で形成する。クロム膜
は膜厚を厚く形成するとストレスが大きくなるので、２
０００［へコ程度の膜厚を越えない範囲で形成する。ク
ロム膜はＮ″″型半導体層ｄｏとの接触が良好である。 クロム膜は後述する第２導電膜ｄ２のアルミニウムかＮ
ゝ型半導体層ｃｌｏに拡散することを防止するいわゆる
バリア層を構成する。 第１導電膜ｄ１としては、クロム膜の他に高融点金属（
Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（Ｍ
ｏ Ｓ ｉ、、 Ｔ ｉ Ｓ ｉ、、ＴａＳｉ、、ＷＳ
ｉお）膜で形成してもよい。 第１導電膜ｄ１を写真処理でパターニングした後、同じ
写真処理用マスクを用いて、あるいは第１導電膜ｄ１を
マスクとして、Ｎ＋型半導体層ｄＯが除去される。つま
り、１型半導体層ＡＳ上に残っていたＮ＋型半導体層ｄ
Ｏは第１導電膜ｄｌ以外の部分がセルファラインで除去
される３、このとき、Ｎ３型半導体層ｄＯはその厚さ分
は全て除去されるようエッチされるので、１型半導体層
ＡＳも若干その表面部分でエッチされるが、その程度は
エッチ時間で制御すればよい。 しかる後、第２導電膜ｄ２がアルミニウムのスパッタリ
ングで３０００〜５５００［人］の膜厚（この液晶表示
装置では、３５００［：人］程度の膜厚）に形成される
。アルミニウム膜はクロム膜に比べてストレスが小さく
、厚い膜厚に形成することが可能で、ソース電極ＳＤＩ
、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を
低減するように構成されている。第２導電膜ｄ２として
はアルミニウム膜の他にシリコンや銅（Ｃｕ）を添加物
として含有させたアルミニウム膜で形成してもよい。 第２導電膜ｄ２の写真処理技術によるパターニング後、
第３導電膜ｄ３が形成される。この第３導電膜ｄ３はス
パッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−
Ｔｉｎ−Ｏｘｉｄｅ Ｉ Ｔ○：ネサ膜）からなり、
１０００〜２０００［人］の膜厚（この液晶表示装置で
は、＋２００［人］程度の膜厚）で形成される。この第
：３導電膜ｄ３はソース電極ＳＤＩ、ドレイン′社＋Ｘ
ｄ！、ＳＤ２および映像信号線ＤＬを構成するとともに
、透明画素電極ＩＴＯＩを構成するようになっている。 ソース電極ＳＤＩの第１導電膜ｄｉ、ドレイン電極ＳＤ
２の第１導電膜ｄｉのそれぞれは、上層の第２導電膜ｄ
２および第３導電膜ｄ３に比べて内側に（チャンネル領
域内に）大きく入り込んでいる。つまり、これらの部分
における第１導電膜ｄ１は第２導電膜ｄ２、第３導電膜
ｄ３とは無関係に薄膜トランジスタＴＰＴのゲート長り
を規定できるように構成されている。 ソース電極ＳＤＩは透明画素電極ＩＴ○１に接続されて
いる。ソース電極ＳＤＩは、ｉ型半導体層ＡＳの段差形
状（第１導電膜ｇｌの膜厚、Ｎ＋型半導体層ｄｏの膜厚
および］型半導体層ＡＳの膜厚を加算した膜厚に相当す
る段差）に沿って構成されている。具体的には、ソース
電極ＳＤＩは、１型゛μ導体層ＡＳの段差形状に沿って
形成された第１導電膜ｄ１と、この第１導電膜ｄｉの上
部にそれに比べて透明画素電極ＩＴＯＩと接続される側
を小さいサイズで形成した第２導電膜ｄ２と、この第２
導電膜ｄ２から露出する第１導電膜、ＪＩに接続された
第３導電膜ｄ３とで構成されている。 ソース電極ＳＤＩの第２導電膜ｄ２は第１導電膜ｄｉの
クロム膜がストレスの増大から厚く形成できず、１型半
導体層ＡＳの段差形状を乗り越えられないので、このｌ
型半導体層ＡＳを乗り越えるために構成されている。つ
まり、第２導電膜ｄ２は厚く形成することでステップカ
バレッジを向上している。第２導電膜ｄ２は厚く形成で
きるので、ソース電極ＳＤＩの抵抗値（ドレイン電極Ｓ
Ｄ２や映像信号線ＤＬについても同様）の低減に大きく
寄与している。第３導電膜ｄ３は第２導電膜ｄ２の１型
半導体層ＡＳに起因する段差形状を乗り越えることがで
きないので、第２導電膜ｄ２のサイズを小さくすること
で、露出する第１導電膜ｄｌに接続するように構成され
ている。第１導電膜ｄｉと第３導電膜ｄ３とは接着性が
良好であるばかりか、両者間の接続部の段差形状か小さ
いので、ソース電極ＳＤＩと透明画素電極ＩＴＯ＋とを
確実に接続することができる５゜ （透明画素電極ＩＴＯＩ＞ 透明画素電極ＴＴＯＩは各画素毎に設けられており、液
晶表示部の画素電極の一方を構成する。 透明画素電極ＩＴＯＩは画素の複数に分割された薄膜ト
ランジスタＴＦＴＩ〜ＴＦＴ３のそれぞれに対応して３
つの分割透明画素電極Ｅｌ、Ｅ２、Ｅ３に分割されてい
る。分割透明画素電極Ｅｌ〜Ｅ３は各々薄膜トランジス
タＴＰＴのソース電極ＳＤＩに接続されている。 分割透明画素電極Ｅ１〜Ｅ３のそれぞれは実質的に同一
面積となるようにパターニングされている。 このように、１画素の薄膜トランジスタＴＰＴを複数の
薄膜トランジスタＴＰＴ １〜ＴＦＴ３に分割し、この
複数に分割された薄膜トランジスタＴＰＴ １〜ＴＦＴ
３のそれぞれに分割透明画素電４Ｅ１−Ｅ３のそれぞれ
を接続することにより。 分割された一部分（たとえば、薄＋１９ トランジスタ
ＴＦＴＩ）か点欠陥になっても、画素全体でみれば点欠
陥でなくなる（薄膜トランジスタＴ Ｐ Ｔ ２および
薄膜トランジスタＴＦＴ３が欠陥でない）ので、点欠陥
の確率を低減することかでき、また欠陥を見にくくする
ことができる。 また、分割透明画素電極Ｅｌ−Ｅ３のそれぞれを実質的
に同一面積で構成することにより、分割透明画素電極Ｅ
ｌ−Ｅ３のそれぞれと共通透明画素電極ＩＴＯ２とで構
成されるそれぞれの液晶容量Ｃｐｉｘを均一にすること
ができる。 （保護膜ＰＳＶＩ） 薄膜トランジスタＴＰＴおよび透明画素電極ＩＴＯＩ上
には保護膜ＰＳＶＩが設けられている。 保護膜ＰＳＶＩは主に薄膜トランジスタＴＰＴを湿気等
から保護するために形成されており、透明性が高くしか
も耐湿性の良いものを使用する。保護膜ＰＳＶＩはたと
えばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒
化シリコン膜で形成されており、８０００［入コ程度の
膜厚で形成する。 （遮光膜ＢＭ＞ 上部透明ガラス基板５ＵＢ２側には、外部光（第２Ｂ図
では上方からの光）がチャネル形成領域として使用され
るｌ型学導体層ＡＳに入射されないように、遮蔽膜Ｂ
Ｍが設けられ、遮蔽膜ＢＭは第６図のハツチングに示す
ようなパターンとされている。なお、第６図は第２Ａ図
におけるＩＴ○膜からなる第３導電膜ｄ３、カラーフィ
ルタＦＩＬおよび遮光膜ＢＭのみを描いた平面図である
。 遮光膜ＢＭは光に対する遮蔽性が高いたとえばアルミニ
ウム膜やクロム膜等で形成されており、この液晶表示装
置ではクロム膜がスパッタリングで１３００［人コ程度
の膜厚に形成される。 したがって、薄膜トランジスタＴＦＴ １〜ＴＦＴ３の
ｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび太き目
のゲート電極Ｃ，Ｔによってサンドイッチにされ、その
部分は外部の自然光やバックライト光が当たらなくなる
。遮光膜ＢＭは第６図のハツチング部分で示すように、
画素の周囲に形成され、つまり遮光膜ＢＭは格子状に形
成され（ブラックマトリクス）、この格子で１画素の有
効表示領域が仕切られている。したかって、各画素の輪
郭が遮光膜ＢＭによってはっきりとし、コントラストが
向上する。つまり、遮光１１ｉ Ｂ ＭはＩ型半導体層
ＡＳに対する遮光とブラックマトリクスとの２つの機能
をもつ。 なお、バックライトを上部透明ガラス基板５ＵＢ２側に
取り付け、下部透明ガラス基板ＳＵＢ １を観察側（外
部露出側）とすることもできる。 く共通透明画素電極ＩＴ○２〉 共通透明画素電極ＩＴＯ２は、下部透明ガラス基板ＳＵ
Ｂ ｌ側に画素毎に設けられた透明画素電極ＩＴＯＩに
対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴＯＩ
と共通透明画素電極ＩＴＯ２との間の電位差（電界）に
応答して変化する。この共通透明画素電極ＩＴＯ２には
コモン電圧Ｖ Ｃｏｎが印加されるように構成されてい
る。コモン電圧Ｖｃｏｍは映像信号線ＤＬに印加される
ロウレベルの駆動電圧Ｖｄｍ１ｎとハイレベルの駆動電
圧Ｖｄ＠ａｘとの中間電位である。 （カラーフィルタＦ Ｉ Ｌ＞ カラーフィルタＦＩＬはアクリル樹脂等の樹脂相料で形
成される染色基材に染料を着色して構成されている。カ
ラーフィルタＦＩＬは画素に対向する位置に各画素毎に
ドツト状に形成され（第７図）、染め分けられている（
第７図は第３図の第３導電膜層ｄ３とカラーフィルタＦ
ＩＬのみを描いたもので、Ｒ，Ｇ、Ｂの各カラーフィル
ターＦＩＬはそれぞれ、４５° １３５°、クロスの
ハツチを施しである）。カラーフィルタＦＩＬは第６図
に示すように透明画素電極ＩＴＯＩ （Ｅｌ〜Ｅ３）
の全てを覆うように太き目に形成され、遮光膜ＢＭはカ
ラーフィルタＦＩＬおよび透明画素電極工Ｔ○１のエツ
ジ部分と重なるよう透明画素電極ＩＴＯＩの周縁部より
内側に形成されている。 カラーフィルタＦＩＬは次のように形成することができ
る。まず、上部透明ガラス基板５ＵＢ２の表面に染色基
材を形成し、フォトリソグラフィ技術で赤色フィルタ形
成領域以外の染色基材を除去する。この後、染色基材を
赤色染料で染め、固着処理を施し、赤色フィルタＲを形
成する。つぎに、同様な工程を施すことによって、緑色
フィルタＧ１青色フィルタＢを順次形成する。 〈保護膜ＰＳＶ２＞ 保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染
め分けた染料が液晶ＬＣに漏れることを防止するために
設けられている。保護膜ＰＳＶ２はたとえばアクリル樹
脂、エポキシ樹脂等の透明樹脂材料で形成されている。 （画素配列〉 液晶表示部の各画素は、第３図および第７図に示すよう
に、走査信号線ＧＬが延在する方向と同一列方向に複数
配置され、画素列Ｘｉ、Ｘ２．Ｘ３、Ｘ４．・・・のそ
れぞれを構成している。各画素列ＸＩ、Ｘ２．Ｘ３．Ｘ
４．・・・のそれぞれの画素は、薄膜トランジスタＴＦ
ＴＩ−ＴＦＴ３および分割透明画素電極Ｅｌ−Ｅ３の配
置位置を同一に構成している。つまり、奇数画素列Ｘｉ
、Ｘ３゜・・・のそれぞれの画素は、薄膜トランジスタ
ＴＰＴ１−ＴＦＴ３の配置位置を右側、分割透明画素電
極Ｅｌ−Ｅ３の配置位置を左側に構成している。 置数画素列Ｘｉ、Ｘ３．・・・のそれぞれの行方向の隣
りの偶数画素列Ｘ２．Ｘ４．・・・のそれぞれの画素は
、奇数画素列ＸＩ、Ｘ３．・・・のそれぞれの画素を映
像信号線ＤＬの延在方向を基準にして線対称でひっくり
返した画素で構成されている。すなわち、画素列Ｘ２．
Ｘ４．・・・のそれぞれの画素は、薄膜トランジスタＴ
ＰＴＩ〜ＴＦＴ３の配置位置を左側、透明画素電極Ｅ１
〜Ｅ３の配置位置を右側に構成している。そして、画素
列Ｘ２．Ｘ４゜・・・のそれぞれの画素は、画素列ＸＩ
、Ｘ３．・・・のそれぞれの画素に対し、列方向に半画
素間隔移動させて（ずらして）配置されている。つまり
、画素列Ｘの各画素間隔を１．０ （１，０ピツチ）と
すると、次段の画素列Ｘは、各画素間隔を１．０とし、
前段の画素列Ｘに対して列方向に０．５画素間隔（０，
５ピツチ）ずれている。各画素間を行方向に延在する映
像信号線ＤＬは、各画素列Ｘ間において、半画素間隔分
（０，５ピツチ分）列方向に延在するように構成されて
いる。 その結果、第７図に示すように、が１段の画素列Ｘの所
定色フィルタが形成された画素（たとえば、画素列Ｘ３
の赤色フィルタＲが形成された画素）と次段の画素列Ｘ
の同一色フィルタが形成された画素（たとえば、画素列
ｘ４の赤色フィルタＲか形成された画素）とが１．５画
素間隔（１，５ピツチ）離隔され、またＲＧＢのカラー
フィルタＦＩＬは三角形配置となる。カラーフィルタＦ
ＩＬのＲＧＢの三角形配置構造は、各色の混色を良くす
ることができるので、カラー画像の解像度を向上するこ
とができる。 また、映像信号線ＤＬは、各画素列Ｘ間において、半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線ＤＬと交差しなくなる。したがって、映像信号線Ｄ
Ｌの引き回しをなくしその占有面積を低減することがで
き、また映像信号線ＤＬの迂回をなくし、多層配線構造
を廃止することができる。 〈表示装置全体等価回路〉 この液晶表示装置の等両回路を第８図に示す。 ＸｉＧ、Ｘｉ＋ｌＧ、・・・は、緑色フィルタＧが形成
される画素に接続された映像信号線ＤＬである。 Ｘ ｉ Ｂ、 Ｘ ｉ ＋ｌ Ｂ、・・・は、青色フィ
ルタＢが形成される画素に接続された映像信号線Ｄ Ｌ
である。 Ｘｉ＋ＩＲ，Ｘｉ＋２Ｒ，・・・は、赤色フィルタＲが
形成される画素に接続された映像信号線ＤＬである。こ
れらの映像信号線ＤＬは、映像信号駆動回路で選択され
る。Ｙｉは第３図および第７図に示す画素列Ｘ１を選択
する走査信号線ＧＬである。 同様に、Ｙｉ＋ｌ、Ｙｉ＋２．・・・のそれぞれは、画
素列Ｘ２．Ｘ３．・・・のそれぞれを選択する走査信号
線ＧＬである。これらの走査信号線ＧＬは垂直走査回路
に接続されている。 （保持容量素子Ｃａｄｄの構造〉 分割透明画素電極Ｅｌ−Ｅ３のそれぞれは、薄膜トラン
ジスタＴＰＴと接続される端部と反対側の端部において
、隣りの走査信号線ＧＬと重なるよう、Ｌ字状に屈折し
て形成されている。この重ね合わせは、第２Ｃ図からも
明らかなように、分側透明画素′市極Ｅｌ−Ｅ３のそれ
ぞれを一方の電極ＰＬ２とし、隣りの走査信号線ＧＬを
他方の電極ＰＬＩとする保持容量素ｆ（静電容量素子）
Ｃａｄｄを構成する。この保持容量素子Ｃａｄｄの誘電
体膜は、薄膜トランジスタＴＰＴのゲート絶縁膜として
使用される絶縁膜Ｇｌと同一層で構成されている。 保持容量素子Ｃａｄｄは、第４図からも明らかなように
、ゲート線ＧＬの第１導電膜ｇｌの幅を広げた部分に形
成されている。なお、映像信号線ＤＬと交差する部分の
第１導電膜ｇｌは映像信号線ＤＬとの短絡の確率を小さ
くするため細くされている。 保持容量素子Ｃａｄｄを構成するために重ね合わされる
分割透明画素電極Ｅ１〜Ｅ３のそれぞれと電極ＰＬＩと
の間の一部には、ソース電極ＳＤＩと同様に、段差形状
を乗り越える際に透明画素電極ＩＴＯＩが断線しないよ
うに、第１導電膜ｄｉおよび第２導電膜ｄ２で構成され
た島領域が設けられている。この島領域は、透明画素電
極ＩＴＯＩの面積（開口率）を低Ｆしないように、でき
る限り小さく構成する。 （保持容量素子Ｃａｃｌｄの等価回路とその動作）第２
Ａ図に示される画素の等価回路を第９図に示す。第９図
において、Ｃｇｓは簿膜トランジスタＴＰＴのゲート電
極ＧＴとソース電極ＳＤＩとの間に形成される寄生容量
である。寄生容量Ｃｇｓの誘電体膜は絶縁膜ＣＩである
。Ｃｐｉｘは透明画素電極ＩＴＯＩ （ＰＩＸ）と共
通透明画素電極ＩＴ０２ （ＣＯＭ）との間に形成され
る液晶容量である。液晶容量Ｃｐｉｘの誘電体膜は液晶
ＬＣ１保護膜ＰＳＶＩおよび配向膜０ＲＩＩ、ＯＲ１４
である。Ｖｌｃは中点電位である。 保持容量素子Ｃａｄｄは、薄膜トランジスタＴＰＴがス
イッチングするとき、中点電位（画素電極電位）Ｖｌｃ
に対するゲート電位変化ΔＶｇの影響を低減するように
働く。この様子を式で表すと、次式のようになる。 △Ｖｌｃ−（Ｃｇｓ／（Ｃｇｓ＋Ｃａｄｄ＋Ｃｐｉｘ）
） ＸΔＶｇここで、△Ｖｌｃは△ｖｇによる中点電位
の変化分を表わす。この変化分△Ｖｌｃは液晶ＬＣに加
わる直流成分の原因となるが、保持容量ＣａｄｒＪを大
きくすればする程、その値を小さくすることができる。 また、保持容量素子Ｃａｄｄは放電時間を長くする作用
もあり、薄膜トランジスタ’Ｉ’ Ｆ Ｔがオフした後
の映像情報を長く蓄積する。液晶ＬＣに印加される直流
成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面
の切り替え時に前の画像が残るいわゆる焼き付きを低減
することができる。 前述したように、ゲート電極ＧＴはｌ型半導体層ＡＳを
完全に覆うよう大きくされている分、ソース電極ＳＤＩ
、ドレイン電極ＳＤ２とのオーバラップ面積が増え、し
たがって寄生容量Ｃｇｓが大きくなり、中点電位Ｖｌｃ
はゲート（走査）信号Ｖｇの影響を受は易くなるという
逆効果が生じる。 しかし、保持容量素子Ｃａｄｄを設けることによりこの
デメリットも解消することができる。 保持容量素子Ｃａｄｄの保持容量は、画素の書込特性か
ら、液晶容量Ｃｐｉｘに対して４〜８倍（４・Ｃｐｉｘ
＜Ｃａｄｄ＜ ８ ・Ｃｐｉｘ） 、重ね合わせ容量Ｃ
ｇｓに対して８〜３２倍（８−Ｃｇｓ＜ Ｃａｄｄ＜３
２・Ｃｇｓ）程度の値に設定する。 （保持容量素子Ｃａｄｄ電極線の結線方法）容１イ電極
線としてのみ使用される最終段の走査信壮線ＧＬ（また
は初段の走査信号線ＧＬ）は、第８図に示すように、共
通透明画素電極ＩＴ○２（〜’ｃｏｍ ）に接続する。 共通透明画素電極ＩＴ○２は、第２Ｂ図に示すように、
液晶表示装置の周縁部において銀ペースト材ＳＩＬによ
って外部引出配線に接続されている。しかも、この外部
引出配線の一部の導電層（ｇｌおよびｇ２）は走査信号
線ＧＬと同一製造工程で構成されている。この結果、最
終段の走査信号線（容量電極線）ＧＬは、共通透明画素
電極ＩＴＯ２に簡単に接続することができる。 または、第８図の点線で示すように、最終段（初段）の
走査信号線（容量電極線）ＯＬを初段（最終段）の走査
信号線ＧＬに接続してもよい。 なお、この接続は液晶表示部内の内部配線あるいは外部
引出配線によって行なうことができる。 く保持容量素子Ｃａｄｄの走査信号による直流分相殺〉 この液晶表示装置は、先に本願出願人によって出願され
た特願昭６２−９５１２５号に記載される直流相殺方式
（ＤＣキャンセル方式）に基づき、第１Ｏ図（タイムチ
ャート）に示すように、走査信号線ＧＬの駆動電圧を制
御することによってさらに液晶ＬＣに加わる直流成分を
低減することができる。第１０図において、Ｖｉは任意
の走査信号線ＧＬの駆動電圧、Ｖｉ＋１はその次段の走
査信号線ＧＬの駆動電圧である。Ｖｅｅは映像信号線Ｄ
Ｌに印加されるロウレベルの駆動電圧Ｖｄｍ１ｎ、Ｖｄ
ｄは映像信号線ＤＬに印加されるハイレベルの駆動電圧
Ｖｄｍａｘである。各時刻ｔ＝ｔ １〜ｔ４における中
点電位Ｖｉｅ（第９図参照）の電圧変化分△ｖ１〜△ｖ
４は、画素の合計の容量Ｃ＝Ｃｇｓ＋Ｃｐｉｘ ＋ Ｃ
ａｄｄとすると、次式で表される。 △Ｖ、 ＝ −（Ｃｇｓ／ Ｃ）・Ｖ ２△Ｖ、 ＝
＋ （Ｃｇｓ／ Ｃ）（Ｖ １＋ Ｖ ２ ）（Ｃａｄ
ｄ／ Ｃ）・Ｖ ２ △Ｖ、−（Ｃｇｓ／Ｃ）・Ｖｌ ＋（Ｃａｄｄ／ Ｃ）・（Ｖ Ｉ ＋Ｖ ２）△Ｖ４＝
−（Ｃａｄｄ／Ｃ）・Ｖ １ここで、走査信号線ＧＬ
に印加される駆動電圧か充分であれば（下記［注］参照
）、液晶Ｌ Ｃに加わる直流電圧は、次式で表される。 △Ｖ、＋△Ｖ、 ＝ （Ｃａｄｄ−Ｖ ２− Ｃｇｓ−
Ｖ ｌ ）／ Ｃしたがって、Ｃａｄｃｌ Ｖ ２ ＝
Ｃｇｓ−Ｖ ｌとすると、液晶ＬＣに加わる直流電圧
はＯになる。 （注１時刻し１、Ｌ２で駆動電圧Ｖ１の変化分が中点電
位Ｖｌｃに影響を及ぼすが、し２〜し３の期間に中点電
位Ｖｌｃは信号線Ｘ１を通じて映像信号電位と同じ電位
にされる（映像信号の十分な書き込み）。液晶ＬＣにか
かる電位は薄膜トランジスタＴＰＴがオフした直後の電
位でほぼ決定される（薄膜トランジスタＴＰＴのオフ期
間がオン期間より圧倒的に長い）。したがって、液晶Ｌ
Ｃにかかる直流分の計算は、期間し１〜し３はほぼ無視
でき、薄膜トランジスタＴＰＴがオフ直後の電位、すな
わち時刻Ｌ３、し４における過渡時の影響を考えればよ
い。なお、映像信号はフレーム毎、あるいはライン毎に
極性が反転し、映像信号そのものによる直流分は零とさ
れている。 つまり、直流相殺方式は、寄生容量ｃ４ｓによる中点電
位Ｖｉａの引き込みによる低下分を、保持容量素子Ｃａ
ｄｄおよび次段の走査信号線（容量電極線）ＧＬに印加
される駆動電圧によって押し上げ、液晶ＬＣに加わる直
流成分を極めて小さくすることができる。この結果、液
晶表示装置は液晶ＬＣの寿命を向上することができる。 もちろん、遮光効果を上げるためにゲート電極ＧＴを大
きくした場合、それに伴って保持容量素子Ｃａｄｄの保
持容量を大きくすればよい。 第１Ｄ図はこの発明に係るアクティブ・マトリックス方
式のカラー液晶表示装置の薄膜トランジスタのゲート電
極等を示す図、第１Ａ図は第１Ｄ図のＩＡ−ｒＡ切断線
における断面図、第１Ｂ図は第１Ｄ図のＩＢ−ＩＢ切断
線における断面図、第１Ｃ図は第１Ｄ図のＩＣ−ＩＣ切
断線における断面図である。図において、ｇｌｌは下部
透明ガラス基板５ｌＪＢ Ｉ上に設けられたタンタル膜
、ｇ１２はタンタル膜ｇ、ｌｌｋに設けられたアルミニ
ウム膜て、走査信号線ＧＬ、ゲート電＋Ｊｉ！Ｇ Ｔお
よび保持容量素子Ｃａｄｄの電極ＰＬＩがタシタルＩＩ
（７゜ｇｌｌ、アルミニウム膜ｇ Ｉ ２によって構成
されている。ＡＯＬはアルミニウム膜ｇ１２上に設けら
れたアルミニウムの陽極化成膜（Ａ Ｑ、０．）で、陽
極化成膜ＡＯＬはゲート電極ＧＴ部（第１Ｄ図のＡ部）
、走査信号線ＧＬの映像信号線ＤＬとの交差部（第１Ｄ
図のＢ部）および電極ＰＬＩ部（第１Ｄ図の０部）に設
けられている。 この薄膜トランジスタにおいては、タンタル膜ｇｌｌの
下部透明ガラス基板ＳＵＢ １に対する接着性がアルミ
ニウム等よりも良好であるから、ゲート電極ＧＴの損傷
やはがれを防止でき、信頼性や歩留が向上する。また、
アルミニウムの陽極化成膜ＡＯＬの絶縁耐圧はＴａ、Ｏ
，等の絶縁耐圧よりも高いから、ゲート電極ＧＴとソー
ス電極ＳＤＩ、ドレイン電極ＳＤ２との短絡を防止した
り、それらの間のリーク電流を減らすことができる。 さらに、走査信号線ＧＬがタンタル膜ｇｌｌ、アルミニ
ウム膜ｇ１２によって構成されており、アルミニウムの
比抵抗は小さいから、走査信号線ＯＬの抵抗が小さいの
で、確実に信号書込等を行なうことができる。また、走
査信号線ＧＬの映像信号線ＤＬとの交差部に陽極化成膜
ＡＯＬが設けられているから、走査信号線ＧＬと映像信
号線ＤＬとが短絡するのを防止することができる。さら
に、陽極化成膜ＡＯＬの比誘電率は９．２であり、窒化
シリコン膜の比誘電率は６．７であって、陽極化成１［
ＡＯＬの比誘電率は窒化シリコン膜の比誘電率よりも３
７％も高いから、薄膜トランジスタＴＰＴの相互コンダ
クタンスｇｍを向上することができるとともに、電極Ｐ
ＬＩの面積を小さくすることができるため、開口率を向
上することができる。 また、従来の薄膜トランジスタように、アルミニウム膜
の上にタンタル膜を設け、アルミニウム膜、タンタル膜
を同時にパターン形成したときには、下層のアルミニウ
ム膜のサイドエツチング量が大きくなるから、上層のタ
ンタル膜の端部が剥離してしまうのに対して、この発明
の薄膜トランジスタにおいては、タンタル膜ｇｌｌの上
にアルミニウムＩＩ！１ｇ １２が設けられているから
、タンタル膜ｇ１１、アルミニウムｉｇ ｌ ２を同時
にパターン形成したときに、アルミニウムＩＩＮｇ１２
のサイドエツチング量が大きくとも、上層のアルミニウ
ム膜ｇ１２が剥離することはない。 つぎに、第１Ａ図〜第１Ｄ図に示した薄膜トランジスタ
の製造方法について説明する。まず、下部透明ガラス基
板ＳＵＢ ｌ上にタンタル膜ｇｌｌ、膜厚が２３００［
人コのアルミニウム膜ｇ１２をスパッタリングにより連
続して設け、タンタル膜ｇｌｌ、アルミニウムｇｇ ｌ
２を選択的にエツチングすることによって、走査信号
線ＧＬ、ゲート電極ＧＴ、端子、電極ＰＬＩおよび走査
信号線ＧＬと接続されたゲート配線パスラインを形成す
る」つぎに、厚さ３ 、０ ［ｔｓ ］のレジストを塗
布し、第１Ｄ図のＡ〜Ｃ部のレジストを除去する。つぎ
に、下部透明ガラス基板ＳＵＢ １を化成液に浸し、ゲ
ート配線パスラインに１４４［Ｖ］の電圧を供給する。 すると、約３０分後に１３００［人］のアルミニウム膜
ｇ１２が酸化され、股厚か約２０００［入コの陽極化成
膜ＡＯＬが形成される。１この場合、化成液としては３
％の酒石酸溶液をエチレングリコールもしくはプロピレ
ングリコールで稀釈し、アンモニア水を添加してＰｈ７
．０＋０．５に調整した溶液を用いる。つぎに、レジス
トを除去したのち、大気中あるいは真空中２００〜４０
０ ［’Ｃ］で６０分加熱する。つぎに、膜厚が３５０
０［人コの窒化シリコン膜、膜厚が２１００［人コのｌ
型非晶質シリコン膜を設けたのち、膜厚が３００［人コ
のＮ”型シリコン膜を設ける。つぎに、Ｎ４″型シリコ
ン膜、１型非晶質シリコン膜を選択的にエツチングする
ことにより、ｉ型半導体層ＡＳを形成する。つぎに、窒
化シリコン膜を選択的にエツチングすることによって、
絶縁膜ＧＩを形成する。つぎに、膜厚が６００［Ａ］の
クロムからなる第１導電膜ｄ】をスパッタリングにより
設ける。つぎに、第１導電膜ｄ１を選択的にエツチング
することにより、映像信号線ＤＬ、ソース電極ＳＤＩ、
ドレイン電極Ｓ、Ｄ２の第１層を形成する。つぎに、レ
ジストを除去する前に、Ｎ＋型シリコン膜を選択的にエ
ツチングすることにより、Ｎ＋型半導体層ｄｏを形成す
る。つぎに、膜厚が３５００［人コのアルミニウムーパ
ラジウム、アルミニウムーシリコン、アルミニウムーシ
リコン−チタン、アルミニウムーシリコン−銅等からな
る第２導電膜ｄ２をスパッタリングにより設ける。つぎ
に、第２導電膜ｄ２を選択的にエツチングすることによ
り、映像信号線ＤＬ、ソース電極ＳＤＩ、ドレイン電極
ＳＤ２の第２層を形成する。この場合に、ゲート配線パ
スラインをも除去する。つぎに、膜厚が１２００［人］
のＩＴＯ膜からなる第３導電膜ｄ３をスパッタリングに
より設ける。つぎに、第３導電膜ｄ３を選択的にエツチ
ングすることにより、映像信号線ＤＬ、ソース電極ＳＤ
Ｉ、ドレイン電極ＳＤ２の第３層、ゲート端子、ドレイ
ン端子の最上層および透明画素電極ＩＴＯＩを形成する
。つぎに、膜厚が１［ｘ］の窒化シリコン膜を設ける。 つぎに、窒化シリコン膜を選択的にエツチングすること
によって、保護膜ＰＳＶＩを形成する。 この薄膜トランジスタの製造方法においては、化成液と
しては３％の酒石酸溶液をエチレングリコールもしくは
プロピレングリコールで稀釈し、アンモニア水を添加し
てＰｈ７．Ｏ±０．５に調整した溶液を用いているから
、陽極化成膜ＡＯＩ、の耐圧およびリーク特性が極めて
良好である。すなわち、陽極化成膜ＡＯＬを設ける場合
に、化成液として主として濃度数％の酒石酸水溶液を用
いたときには、第１Ｅ図の線Ｑ１ で示すように、陽
極化成膜ＡＯＬの耐圧およびリーク特性を著しく損なう
が、酒石酸をエチレングリコールもしくはプロピレング
リコールで稀釈した化成液を用いたときには、第１Ｅ図
の線り、で示すように、陽極化成膜ＡＯＬの耐圧および
リーク特性が極めて良好である。 また、第１Ｆ図は陽極化成膜ＡＯＬ形成後の熱処理温度
とリーク電流との関係を示すグラフである。 このグラフから明らかなように、熱処理温度としては２
００〜４ｏｏ［’ｃ］が望ましく、またこれ以上の高温
ではアルミニウム膜ｇ１２が剥離することがある。 以上１本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、この発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更−Ｊ能であることは勿論である。 たとえば、上述実施例においては、電極ＰＬＩを隣接し
た走査信号線ＧＬに接続したが、保−持容量素子Ｃａｄ
ｄを設けなくともよく、電極ＰＬＩを自段の走査信号線
ＧＬに接続してもよい。さらに、上述実施例においては
、走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬＩを
タンタル膜ｇｌｌ、アルミニウム膜ｇ１２によって構成
したが、タンタル膜ｇｌｌとアルミニウムを主成分とす
る金属膜たとえばアルミニウムーシリコン膜、アルミニ
ウムーパラジウム膜等とによって構成してもよい。 また、上述実施例においては、アルミニウム膜ｇ１２を
部分的に陽極化成したが、アルミニウム膜ｇ１２の全面
を陽極化成してもよい。さらに、上述実施例においては
、アルミニウム膜ｇ１２を部分的に陽極化成したが、走
査信号線ＯＬ等を形成したのちに、全面にアルミニウム
膜を形成し、そのアルミニウム膜の全面を陽極化成し、
つぎに絶縁膜Ｇ■を設けてもよく、この場合には走査信
号線ＧＬ、ゲート電極ＧＴ、電極ＰＬＩの段差を小さく
することができる。また、上述実施例においては、陽極
化成膜ＡＯＬ上に窒化シリコン股からなる絶縁膜ＣＩ’
を設けたが、陽極化成膜ＡＯＬ上に酸化シリコンＩ［！
ｊ（ＳｉＯ，）からなる絶縁膜を設けてもよい。さらに
、上述実施例においては、走査信号線ＧＬの映像信号線
ＤＬとの交差部、電極Ｐｈ１部の陽極化成膜ＡＯＬ上に
絶縁膜ＧＩを設けたが、走査信号ｉＧＬの映像信号線Ｄ
Ｌとの交差部、電極Ｐｈ１部の陽極化成膜ＡＯＬ上に絶
縁膜ＣＩを設けなくともよい。また、上述実施例におい
ては、薄膜トランジスタＴＰＴの活性層として非晶質シ
リコン膜または多結晶シリコン膜からなるｌ型半導体層
ＡＳを用いたが、テルル（Ｔｅ）膜等を用いてもよい。 さらに、第１Ｇ図は陽極化成膜ＡＯＬの膜厚と耐圧ｖＬ
との関係を示すグラフであるが、ゲート電極ＧＴとドレ
イン電極ＳＤ２との間には最大２５［Ｖ］程度の電圧が
印加され、また絶縁膜Ｇｌにピンホールか発生するおそ
れがあるから、陽極化成ｖＡＯＬのｖ、１５を５００［
入コ以上にするのが望ましい０．また、上述実施例にお
いては、１型半導体層ＡＳの上に直接Ｎ′″型半導体層
ｄｏを設けたが、第１Ｈ図に示すように、ｌ型半導体層
ＡＳの上に窒化シリコン膜ＳＮＬを介してＮ“型半導体
層ｄｏを設けてもよい。さらに、上述実施例においては
、タンタル膜ｇｌｌ、アルミニウム膜ｇ１２をスパッタ
リングにより連続して設け、タンタル膜ｇｌｌ、アルミ
ニウム膜ｇ１２を選択的にエツチングすることによって
、走査信号線ＧＬ等を形成したが、タンタル膜ｇｌｌを
スパッタリングにより設け、タンタル膜ｇｌｌを選択的
にエツチングしたのち、アルミニウム膜ｇ１２をスパッ
タリングにより設け、アルミニウム膜ｇ１２を選択的に
エツチングすることによって、走査信号線ＧＬ等を形成
してもよい。また、上述実施例においては、陽極化成時
に端子部のアルミニウム膜ｇ１２が陽極化成されないよ
うにしたが、端子部のアルミニウム膜ｇ １２を陽極化
成し、絶縁膜ＧＩをパターニングして端子部を露出した
のち、レジス（〜を除去する１）１ｊに端子部のアルミ
ニウムの陽極化成膜を除去してもよい。さらに、下部透
明カラス基板５ＬｉＢＩｆ二にタンタル膜をスパッタリ
ングにより設け、タンタル膜を選択的にエツチングし、
陽極化成防止レジストパターンを形成し、ゲート電極Ｇ
Ｔ部、走査信号線ＧＬの映像信号線ＤＬとの交差部およ
び電極ＰＬ′１部にタンタルの陽極化成膜を設け、アル
ミニウム膜をスパッタリングにより設け、アルミニウム
膜を選択的にエツチングすることによって、走査信号線
ＧＬの映像信号線ＤＬとの交差部以外のタンタル膜、タ
ンタルの陽極化成膜上にアルミニウム膜を設けることに
より、走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ
Ｉを形成してもよい。 【発明の効果） 以上説明したように、この発明に係る薄膜トランジスタ
においては、タンタルのガラス基板に対する接着性は良
好であるから、ゲート電極が損傷することがなく、また
アルミニウムの酸化物の絶縁耐圧は高いから、ケート電
極とソース電極、ドレイン電極とが短絡することがない
１．このように、二の発明の効果は顕著である。
クス状に配列された複数の画素電極の各々に対応して非
線形素子（スイッチング素子）を設けたものである。各
画素における液晶は理論的には常時駆動（デユーティ比
１．０）されているので、時分割駆動方式を採用してい
る、いわゆる単純マトリクス方式と比べてアクティブ方
式はコントラストが良く特にカラーでは欠かせない技術
となりつつある。スイッチング素子として代表的なもの
としては薄膜トランジスタ（ＴＰＴ）がある。 従来のアクティブ・マトリクス方式の液晶表示装置に用
いられる薄膜トランジスタ（特開昭６４〜３５４２１号
公報）においては、ガラス基板上にアルミニウム（Ａ１
）からなるゲート電極を形成し、ゲート電極上に形成さ
れたゲート絶縁膜とゲート電極との間にタンタル（Ｔａ
）の陽極化成膜（Ｔａ、Ｏ，）を挿入している。 ［発明が解決しようとする課題１ しかし、このような薄膜トランジスタにおいては、アル
ミニウムのガラス基板に対する接着性が良好ではないか
ら、ゲート電極が損傷することがあり、またタンタルの
陽極化成膜の絶縁耐圧は低いから、ゲート電極とソース
電極、ドレイン電極とが短絡することがある。 この発明は上述の課題を解決するためになされたもので
、ゲート電極が損傷することがなく、またゲート電極と
ソース電極、ドレイン電極とが短絡することがない薄膜
トランジスタを提供することを目的とする。 ［課題を解決するための手段］ この目的を達成するため、この発明においては、ガラス
材からなる透明基板上にタンタルからなるゲート電極を
形成し、上記ゲート電極上に半導体層を形成し、上記半
導体層と上記ゲート電極との間にアルミニウムの酸化物
層を挿入する。 【作用］ この薄膜トランジスタにおいては、タンタルのガラス基
板に対する接着性は良好であり、またアルミニウムの酸
化物の絶縁耐圧は高い。 ［実施例１ 以下、この発明を適用すべきアクティブ・マトリクス方
式のカラー液晶表示装置を説明する。 なお、液晶表示装置を説明するための全図において、同
一機能を有するものは同一符号を付け、その繰り返しの
説明は省略する。 第２Ａ図はこの発明が適用されるアクティブ・マトリク
ス方式カラー液晶表示装置の一画素とその周辺を示す平
面図、第２Ｂ図は第２Ａ図のＩＩＢＩＩＢ切断線におけ
る断面と表示パネルのシール部付近の断面を示す図、第
２Ｃ図は第２Ａ図のＵｃ−ｎｃ切断線における断面図で
ある。また、第３図（要部平面図）には第２Ａ図に示す
画素を複数配置したときの平面図を示す。 （画素配置〉 第２Ａ図に示すように、各画素は隣接する２本の走査信
号線（ゲート信号線または水平信号線）ＧＬと、隣接す
る２本の映像信号線（ドレイン信号線または垂直信号線
）ＤＬとの交差領域内（４本の信号線で囲まれた領域内
）に配置されている。 各画素は薄膜トランジスタＴＰＴ、透明画素電極ＩＴ○
１および保持容量素子Ｃａｄｄを含む。走査信号線ＧＬ
は列方向に延在し、行方向に複数本配置されている。映
像信号線ＤＬは行方向に延在し、列方向に複数本配置さ
れている。 （表示部断面全体構造〉 第２Ｂ図に示すように、液晶ＬＣを基準に下部透明カラ
ス基板ＳＵＢ Ｉ側には薄膜トランジスタＴＰＴおよび
透明画素電極ＩＴＯＩか形成され、上部透明ガラス基板
５ＵＢ２側にはカラーフィルタ１＝ Ｉ Ｌ、遮光用ブ
ラックマトリクスパターンを形成する遮光膜ＢＭが形成
されている。下部透明ガラス基板ＳＵＢ １はたとえば
１．Ｉ［ｍ＋−程度の厚さで構成されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板ＳＵＢ １．５ＵＢ２の左側縁部
分で外部引出配線の存在する部分の断面を示しており、
右側は透明ガラス基板５ＵＢ１．５ＵＢ２の右側縁部分
で外部引出配線の存在しない部分の断面を示している。 第２Ｂ図の左側、右側のそれぞれに示すシール材ＳＬは
液晶ＬＣを封止するように構成されており、液晶封入口
（図示していない）を除く透明ガラス基板５ＵＢＩ、５
ＵＢ２の縁周囲全体に沿って形成されている。シール材
ＳＬはたとえばエポキシ樹脂で形成されている。 上部透明ガラス基板５ＵＢ２側の共通透明画素電極ＩＴ
Ｏ２は、少なくとも一個所において、銀ベースト材ＳＩ
ＬによってＦ部透明カラス基板５ＵＢＩ側に形成された
外部引出配線に接続されている。この外部引出配線はゲ
ート電極ＧＴ、ソース電極ＳＤＩ、ドレイン電極ＳＤ２
のそれぞれと同一製造工程で形成される。 配向膜０ＲＩＩ、○ＲＩ２、透明画素電極ＩＴＯ１、共
通透明画素電極ＩＴＯ２、保護膜ＰＳｖ１、ＰＳＶ２、
絶縁膜ＣＩのそれぞれの層は、シール材ＳＬの内側に形
成される。偏光板ＰＯＬＩ。 ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ １、上
部透明ガラス基板５ＵＢ２の外側の表面に形成されてい
る。 液晶ＬＣは液晶分子の向きを設定する下部配向膜○ＲＩ
ｌと上部配向膜○ＲＩ２との間に封入され、シール部Ｓ
Ｌよってシールされている。 下部配向膜Ｏｔｌは下部透明ガラス基板５ＵＢｌ側の保
護膜ＰＳＶＩの上部に形成される。 上部透明ガラス基板５ＵＢ２の内側（液晶ＬＣ側）の表
面には、遮光膜ＢＭ、カラーフィルタＦＩＬ、保護膜Ｐ
ＳＶ２、共通透明画素電極ＦＴＯ２（ＣＯＭ）および上
部配向膜○ＲＩ２が順次積層して設けられている。 この液晶表示装置は下部透明ガラス基板５ＵＢｌ側、上
部透明ガラス基板５ＵＢ２側のそれぞれの層を別々に形
成し、その後上下透明ガラス基板５ＵＢＩ、５ＵＢ２を
重ね合わせ、両者間に液晶ＬＣを封入することによって
組み立てられる。 く薄膜トランジスタＴＦＴ＞ 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソース−ドレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）ＴＦＴＩ、ＴＦＴ２およびＴＦＴ３で構成
されている。薄膜トランジスタＴＰＴ１〜ＴＦＴ３のそ
れぞれは実質的に同一サイズ（チャンネル長と幅が同じ
）で構成されている。この分割された薄膜トランジスタ
Ｔ Ｉ” Ｔ １〜ＴＦＴ３のそれぞれは、主にゲート
電極Ｇ′Ｆ、ゲート絶縁膜Ｇ［、ｉ型（真性、ｉｎシｒ
ｉｎｓｉｃ、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ、）からなるｌ型半導体層ＡＳ、
一対のソース電極ＳＤＩおよびドレイン電極ＳＤ２で構
成されている。なお、ソース・ドレインは本来その間の
バイアス極性によって決まり、この液晶表示装置の回路
ではその極性は動作中反転するので、ソース・ドレイン
は動作中入れ替わると理解されたい。しかし、以下の説
明でも、便宜上一方をソース、他方をドレインと固定し
て表現する。 くゲート電極ＧＴ） ゲート電極ＧＴは第４図（第２Ａ図の第１導電膜ｇｌ、
第２導電膜ｇ２およびｌ型半導体層ＡＳのみを描いた平
面図）に詳細に示すように、走査信号線ＧＬから垂直方
向（第２Ａ図および第４図において上方向）に突出する
形状で構成されている（丁字形状に分岐されている）。 ゲート電極６丁は薄膜トランジスタＴＦＴＩ〜ＴＦＴ３
のそれぞれの形成領域まで突出するように構成されてい
る。、薄膜トランジスタＴ Ｐ Ｔ Ｉ〜′Ｉ″Ｆ １
−３のそれぞれのゲート電極ＧＴは、一体に（共通ケー
ト電極として）構成されており、走査信号線ＧＩ−に連
続して形成されている。ゲート電極ＧＴは、薄ｊ１々ト
ランジスタＴＰＴの形成領域において大きい段差を作ら
ないように、単層の第１導電膜ｇｌで構成する。第１導
電膜ｇｌはたとえばスパッタで形成されたクロム（Ｃｒ
）膜を用い、ｌ０００［へ］程度の膜厚で形成する。 このゲート電極ＧＴは第２Ａ図、第２Ｂ図および第４図
に示されているように、ｌ型半導体層ＡＳを完全に覆う
よう（下方からみて）それより太き目に形成される。し
たがって、下部透明ガラス基板５ＵＢ１の下方に蛍光灯
等のバックライトＢＬを取り付けた場合、この不透明な
りロムからなるゲート電極ＧＴが影となって、ｉ型半導
体層ＡＳにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタＴＰＴのオフ特性劣
化は起きにくくなる。なお、ゲート電極ＧＴの本来の大
きさは、ソース電極ＳＤＩとドレイン電極ＳＤ２との間
をまたがるに最低限必要な（ゲート電極ＧＴとソース電
極ＳＤＩ、トレイン′准極ＳＤ２との位置合わせ余裕分
も含めて）幅を持ち、チャンネル幅Ｗを決めるその奥行
き長さはソース電極ＳＤＩとドしイン電極ＳＤ２との間
の距離（チャンネル長）Ｌとの比、すなわち相互コンダ
クタンスｇｍを決定するファクタＷ／Ｌをいくつにする
かによって決められる。 この液晶表示装置におけるゲート電極ＧＴの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。 なお、ゲート電極ＧＴのゲートおよび遮光の機能面から
だけで考えれば、ゲート電極ＧＴおよび走査信号線ＧＬ
は単一の層で一体に形成してもよく、この場合不透明導
電材料としてシリコンを含有させたアルミニウム（Ａｌ
）、純アルミニウム、パラジウム（Ｐｄ）を含有させた
アルミニウム等を選ぶことができる。 （走査信号線ＧＬ） 走査信号線ＣＬは第１導電膜ｇ１およびその１部に設け
られた第２導電膜ｇ２からなる複合膜で構成されている
。この走査信号線ＧＬの第１導電膜ｇ１はゲート電極Ｇ
Ｔの第１導電膜ｇ１と同一製造工程で形成され、かつ一
体に構成されている。 第２導電膜ｇ２はたとえばスパッタで形成されたアルミ
ニウム膜を用い、１０００〜５５００［入］程度の膜厚
で形成する。第２導電膜ｇ２は走査信号線ＧＬの抵抗値
を低減し、信号伝達速度の高速化（画素の情報の書込特
性向上）を図ることができるように構成されている。 また、走査信号線ＧＬは第１導電膜ｇｌの幅寸法に比べ
て第２導電膜ｇ２の幅寸法を小さく構成している。すな
わち、走査信号線ＧＬはその側壁の段差形状がゆるやか
になっている。 （絶縁膜ＧＩ） 絶縁膜ＧＩは薄膜トランジスタＴＰＴ Ｉ〜ＴＦＴ３の
それぞれのゲート絶縁膜として使用される。 絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＯＬの上
層に形成されている。絶縁膜ＧＴはたとえばブラスマＣ
ＶＤで形成された窒化シリコン股を用い、３０００［入
］程度の膜厚で形成する。 （ｌ型半導体層ＡＳ＞ Ｉ型１−導体層ＡＳは、第４図に示すように、複数に分
割された薄膜トランジスタＴＰＴＩ−ＴＦＴ３のそれぞ
れのチャネル形成領域として使用される。１型半導体層
ＡＳは非晶質シリコン膜または多結晶シリコン膜で形成
し、約１８００［人］程度の膜厚で形成する。 この１型半導体層ＡＳは、供給ガスの成分を変えてＳｉ
、Ｎ、からなるゲート絶縁膜として使用される絶縁膜Ｇ
Ｉの形成に連続して、同じプラズマＣＶＤ装置で、しか
もそのプラズマＣＶＤ装置から外部に露出することなく
形成される。また、オーミックコンタクト用のＰをドー
プしたＮ＋型半導体層ｄｏ（第２Ｂ図）も同様に連続し
て約４００［へコの厚さに形成される。しかる後、下部
透明ガラス基板ＳＵＢ ｌはＣＶＤ装置から外に取り出
され、写真処理技術によりＮ“型半導体層ｄｏおよびｌ
型半導体層ＡＳは第２Ａ図、第２Ｂ図および第４図に示
すように独立した島状にパターニングされる。 １型半導体層ＡＳは、第２Ａ図および第４図に詳細に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（グロスオーバ部）の両者間にも設けられている。この
交差部のｌ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減するように構成さ
れている。 くソース電極ＳＤＩ、ドレイン電極ＳＤ２＞複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３のそれぞれ
のソース電極ＳＤＩとドレイン電極ＳＤ２とは、第２Ａ
図、第２Ｂ図および第５図（第２Ａ図の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）で詳細に示すように
、ｌ型半導体層ＡＳ上にそれぞれ離隔して設けられてい
る。 ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは、
Ｎ＋型半導体層ｄｏに接触する下層側から、第１導電膜
ｃｌｌ、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合
わせて構成されている。ソース電極ＳＤＩの第１導電膜
ｄ１、第２導電膜ｄ２および第３導電膜ｄ３は、ドレイ
ン電１．ｌ１２ＳＤ２の第１導電１１りｄｌ、第２導電
膜ｄ２および第：３導電１１Ｑ （１：３と同一製造工
程で形成される。 第１導電膜ｄ１はスパッタで形成したクロム１１りを用
い、５００−１０００［人］の膜厚くこの液晶表示装置
では、６００［Ａ］程度の膜厚）で形成する。クロム膜
は膜厚を厚く形成するとストレスが大きくなるので、２
０００［へコ程度の膜厚を越えない範囲で形成する。ク
ロム膜はＮ″″型半導体層ｄｏとの接触が良好である。 クロム膜は後述する第２導電膜ｄ２のアルミニウムかＮ
ゝ型半導体層ｃｌｏに拡散することを防止するいわゆる
バリア層を構成する。 第１導電膜ｄ１としては、クロム膜の他に高融点金属（
Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（Ｍ
ｏ Ｓ ｉ、、 Ｔ ｉ Ｓ ｉ、、ＴａＳｉ、、ＷＳ
ｉお）膜で形成してもよい。 第１導電膜ｄ１を写真処理でパターニングした後、同じ
写真処理用マスクを用いて、あるいは第１導電膜ｄ１を
マスクとして、Ｎ＋型半導体層ｄＯが除去される。つま
り、１型半導体層ＡＳ上に残っていたＮ＋型半導体層ｄ
Ｏは第１導電膜ｄｌ以外の部分がセルファラインで除去
される３、このとき、Ｎ３型半導体層ｄＯはその厚さ分
は全て除去されるようエッチされるので、１型半導体層
ＡＳも若干その表面部分でエッチされるが、その程度は
エッチ時間で制御すればよい。 しかる後、第２導電膜ｄ２がアルミニウムのスパッタリ
ングで３０００〜５５００［人］の膜厚（この液晶表示
装置では、３５００［：人］程度の膜厚）に形成される
。アルミニウム膜はクロム膜に比べてストレスが小さく
、厚い膜厚に形成することが可能で、ソース電極ＳＤＩ
、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を
低減するように構成されている。第２導電膜ｄ２として
はアルミニウム膜の他にシリコンや銅（Ｃｕ）を添加物
として含有させたアルミニウム膜で形成してもよい。 第２導電膜ｄ２の写真処理技術によるパターニング後、
第３導電膜ｄ３が形成される。この第３導電膜ｄ３はス
パッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−
Ｔｉｎ−Ｏｘｉｄｅ Ｉ Ｔ○：ネサ膜）からなり、
１０００〜２０００［人］の膜厚（この液晶表示装置で
は、＋２００［人］程度の膜厚）で形成される。この第
：３導電膜ｄ３はソース電極ＳＤＩ、ドレイン′社＋Ｘ
ｄ！、ＳＤ２および映像信号線ＤＬを構成するとともに
、透明画素電極ＩＴＯＩを構成するようになっている。 ソース電極ＳＤＩの第１導電膜ｄｉ、ドレイン電極ＳＤ
２の第１導電膜ｄｉのそれぞれは、上層の第２導電膜ｄ
２および第３導電膜ｄ３に比べて内側に（チャンネル領
域内に）大きく入り込んでいる。つまり、これらの部分
における第１導電膜ｄ１は第２導電膜ｄ２、第３導電膜
ｄ３とは無関係に薄膜トランジスタＴＰＴのゲート長り
を規定できるように構成されている。 ソース電極ＳＤＩは透明画素電極ＩＴ○１に接続されて
いる。ソース電極ＳＤＩは、ｉ型半導体層ＡＳの段差形
状（第１導電膜ｇｌの膜厚、Ｎ＋型半導体層ｄｏの膜厚
および］型半導体層ＡＳの膜厚を加算した膜厚に相当す
る段差）に沿って構成されている。具体的には、ソース
電極ＳＤＩは、１型゛μ導体層ＡＳの段差形状に沿って
形成された第１導電膜ｄ１と、この第１導電膜ｄｉの上
部にそれに比べて透明画素電極ＩＴＯＩと接続される側
を小さいサイズで形成した第２導電膜ｄ２と、この第２
導電膜ｄ２から露出する第１導電膜、ＪＩに接続された
第３導電膜ｄ３とで構成されている。 ソース電極ＳＤＩの第２導電膜ｄ２は第１導電膜ｄｉの
クロム膜がストレスの増大から厚く形成できず、１型半
導体層ＡＳの段差形状を乗り越えられないので、このｌ
型半導体層ＡＳを乗り越えるために構成されている。つ
まり、第２導電膜ｄ２は厚く形成することでステップカ
バレッジを向上している。第２導電膜ｄ２は厚く形成で
きるので、ソース電極ＳＤＩの抵抗値（ドレイン電極Ｓ
Ｄ２や映像信号線ＤＬについても同様）の低減に大きく
寄与している。第３導電膜ｄ３は第２導電膜ｄ２の１型
半導体層ＡＳに起因する段差形状を乗り越えることがで
きないので、第２導電膜ｄ２のサイズを小さくすること
で、露出する第１導電膜ｄｌに接続するように構成され
ている。第１導電膜ｄｉと第３導電膜ｄ３とは接着性が
良好であるばかりか、両者間の接続部の段差形状か小さ
いので、ソース電極ＳＤＩと透明画素電極ＩＴＯ＋とを
確実に接続することができる５゜ （透明画素電極ＩＴＯＩ＞ 透明画素電極ＴＴＯＩは各画素毎に設けられており、液
晶表示部の画素電極の一方を構成する。 透明画素電極ＩＴＯＩは画素の複数に分割された薄膜ト
ランジスタＴＦＴＩ〜ＴＦＴ３のそれぞれに対応して３
つの分割透明画素電極Ｅｌ、Ｅ２、Ｅ３に分割されてい
る。分割透明画素電極Ｅｌ〜Ｅ３は各々薄膜トランジス
タＴＰＴのソース電極ＳＤＩに接続されている。 分割透明画素電極Ｅ１〜Ｅ３のそれぞれは実質的に同一
面積となるようにパターニングされている。 このように、１画素の薄膜トランジスタＴＰＴを複数の
薄膜トランジスタＴＰＴ １〜ＴＦＴ３に分割し、この
複数に分割された薄膜トランジスタＴＰＴ １〜ＴＦＴ
３のそれぞれに分割透明画素電４Ｅ１−Ｅ３のそれぞれ
を接続することにより。 分割された一部分（たとえば、薄＋１９ トランジスタ
ＴＦＴＩ）か点欠陥になっても、画素全体でみれば点欠
陥でなくなる（薄膜トランジスタＴ Ｐ Ｔ ２および
薄膜トランジスタＴＦＴ３が欠陥でない）ので、点欠陥
の確率を低減することかでき、また欠陥を見にくくする
ことができる。 また、分割透明画素電極Ｅｌ−Ｅ３のそれぞれを実質的
に同一面積で構成することにより、分割透明画素電極Ｅ
ｌ−Ｅ３のそれぞれと共通透明画素電極ＩＴＯ２とで構
成されるそれぞれの液晶容量Ｃｐｉｘを均一にすること
ができる。 （保護膜ＰＳＶＩ） 薄膜トランジスタＴＰＴおよび透明画素電極ＩＴＯＩ上
には保護膜ＰＳＶＩが設けられている。 保護膜ＰＳＶＩは主に薄膜トランジスタＴＰＴを湿気等
から保護するために形成されており、透明性が高くしか
も耐湿性の良いものを使用する。保護膜ＰＳＶＩはたと
えばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒
化シリコン膜で形成されており、８０００［入コ程度の
膜厚で形成する。 （遮光膜ＢＭ＞ 上部透明ガラス基板５ＵＢ２側には、外部光（第２Ｂ図
では上方からの光）がチャネル形成領域として使用され
るｌ型学導体層ＡＳに入射されないように、遮蔽膜Ｂ
Ｍが設けられ、遮蔽膜ＢＭは第６図のハツチングに示す
ようなパターンとされている。なお、第６図は第２Ａ図
におけるＩＴ○膜からなる第３導電膜ｄ３、カラーフィ
ルタＦＩＬおよび遮光膜ＢＭのみを描いた平面図である
。 遮光膜ＢＭは光に対する遮蔽性が高いたとえばアルミニ
ウム膜やクロム膜等で形成されており、この液晶表示装
置ではクロム膜がスパッタリングで１３００［人コ程度
の膜厚に形成される。 したがって、薄膜トランジスタＴＦＴ １〜ＴＦＴ３の
ｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび太き目
のゲート電極Ｃ，Ｔによってサンドイッチにされ、その
部分は外部の自然光やバックライト光が当たらなくなる
。遮光膜ＢＭは第６図のハツチング部分で示すように、
画素の周囲に形成され、つまり遮光膜ＢＭは格子状に形
成され（ブラックマトリクス）、この格子で１画素の有
効表示領域が仕切られている。したかって、各画素の輪
郭が遮光膜ＢＭによってはっきりとし、コントラストが
向上する。つまり、遮光１１ｉ Ｂ ＭはＩ型半導体層
ＡＳに対する遮光とブラックマトリクスとの２つの機能
をもつ。 なお、バックライトを上部透明ガラス基板５ＵＢ２側に
取り付け、下部透明ガラス基板ＳＵＢ １を観察側（外
部露出側）とすることもできる。 く共通透明画素電極ＩＴ○２〉 共通透明画素電極ＩＴＯ２は、下部透明ガラス基板ＳＵ
Ｂ ｌ側に画素毎に設けられた透明画素電極ＩＴＯＩに
対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴＯＩ
と共通透明画素電極ＩＴＯ２との間の電位差（電界）に
応答して変化する。この共通透明画素電極ＩＴＯ２には
コモン電圧Ｖ Ｃｏｎが印加されるように構成されてい
る。コモン電圧Ｖｃｏｍは映像信号線ＤＬに印加される
ロウレベルの駆動電圧Ｖｄｍ１ｎとハイレベルの駆動電
圧Ｖｄ＠ａｘとの中間電位である。 （カラーフィルタＦ Ｉ Ｌ＞ カラーフィルタＦＩＬはアクリル樹脂等の樹脂相料で形
成される染色基材に染料を着色して構成されている。カ
ラーフィルタＦＩＬは画素に対向する位置に各画素毎に
ドツト状に形成され（第７図）、染め分けられている（
第７図は第３図の第３導電膜層ｄ３とカラーフィルタＦ
ＩＬのみを描いたもので、Ｒ，Ｇ、Ｂの各カラーフィル
ターＦＩＬはそれぞれ、４５° １３５°、クロスの
ハツチを施しである）。カラーフィルタＦＩＬは第６図
に示すように透明画素電極ＩＴＯＩ （Ｅｌ〜Ｅ３）
の全てを覆うように太き目に形成され、遮光膜ＢＭはカ
ラーフィルタＦＩＬおよび透明画素電極工Ｔ○１のエツ
ジ部分と重なるよう透明画素電極ＩＴＯＩの周縁部より
内側に形成されている。 カラーフィルタＦＩＬは次のように形成することができ
る。まず、上部透明ガラス基板５ＵＢ２の表面に染色基
材を形成し、フォトリソグラフィ技術で赤色フィルタ形
成領域以外の染色基材を除去する。この後、染色基材を
赤色染料で染め、固着処理を施し、赤色フィルタＲを形
成する。つぎに、同様な工程を施すことによって、緑色
フィルタＧ１青色フィルタＢを順次形成する。 〈保護膜ＰＳＶ２＞ 保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染
め分けた染料が液晶ＬＣに漏れることを防止するために
設けられている。保護膜ＰＳＶ２はたとえばアクリル樹
脂、エポキシ樹脂等の透明樹脂材料で形成されている。 （画素配列〉 液晶表示部の各画素は、第３図および第７図に示すよう
に、走査信号線ＧＬが延在する方向と同一列方向に複数
配置され、画素列Ｘｉ、Ｘ２．Ｘ３、Ｘ４．・・・のそ
れぞれを構成している。各画素列ＸＩ、Ｘ２．Ｘ３．Ｘ
４．・・・のそれぞれの画素は、薄膜トランジスタＴＦ
ＴＩ−ＴＦＴ３および分割透明画素電極Ｅｌ−Ｅ３の配
置位置を同一に構成している。つまり、奇数画素列Ｘｉ
、Ｘ３゜・・・のそれぞれの画素は、薄膜トランジスタ
ＴＰＴ１−ＴＦＴ３の配置位置を右側、分割透明画素電
極Ｅｌ−Ｅ３の配置位置を左側に構成している。 置数画素列Ｘｉ、Ｘ３．・・・のそれぞれの行方向の隣
りの偶数画素列Ｘ２．Ｘ４．・・・のそれぞれの画素は
、奇数画素列ＸＩ、Ｘ３．・・・のそれぞれの画素を映
像信号線ＤＬの延在方向を基準にして線対称でひっくり
返した画素で構成されている。すなわち、画素列Ｘ２．
Ｘ４．・・・のそれぞれの画素は、薄膜トランジスタＴ
ＰＴＩ〜ＴＦＴ３の配置位置を左側、透明画素電極Ｅ１
〜Ｅ３の配置位置を右側に構成している。そして、画素
列Ｘ２．Ｘ４゜・・・のそれぞれの画素は、画素列ＸＩ
、Ｘ３．・・・のそれぞれの画素に対し、列方向に半画
素間隔移動させて（ずらして）配置されている。つまり
、画素列Ｘの各画素間隔を１．０ （１，０ピツチ）と
すると、次段の画素列Ｘは、各画素間隔を１．０とし、
前段の画素列Ｘに対して列方向に０．５画素間隔（０，
５ピツチ）ずれている。各画素間を行方向に延在する映
像信号線ＤＬは、各画素列Ｘ間において、半画素間隔分
（０，５ピツチ分）列方向に延在するように構成されて
いる。 その結果、第７図に示すように、が１段の画素列Ｘの所
定色フィルタが形成された画素（たとえば、画素列Ｘ３
の赤色フィルタＲが形成された画素）と次段の画素列Ｘ
の同一色フィルタが形成された画素（たとえば、画素列
ｘ４の赤色フィルタＲか形成された画素）とが１．５画
素間隔（１，５ピツチ）離隔され、またＲＧＢのカラー
フィルタＦＩＬは三角形配置となる。カラーフィルタＦ
ＩＬのＲＧＢの三角形配置構造は、各色の混色を良くす
ることができるので、カラー画像の解像度を向上するこ
とができる。 また、映像信号線ＤＬは、各画素列Ｘ間において、半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線ＤＬと交差しなくなる。したがって、映像信号線Ｄ
Ｌの引き回しをなくしその占有面積を低減することがで
き、また映像信号線ＤＬの迂回をなくし、多層配線構造
を廃止することができる。 〈表示装置全体等価回路〉 この液晶表示装置の等両回路を第８図に示す。 ＸｉＧ、Ｘｉ＋ｌＧ、・・・は、緑色フィルタＧが形成
される画素に接続された映像信号線ＤＬである。 Ｘ ｉ Ｂ、 Ｘ ｉ ＋ｌ Ｂ、・・・は、青色フィ
ルタＢが形成される画素に接続された映像信号線Ｄ Ｌ
である。 Ｘｉ＋ＩＲ，Ｘｉ＋２Ｒ，・・・は、赤色フィルタＲが
形成される画素に接続された映像信号線ＤＬである。こ
れらの映像信号線ＤＬは、映像信号駆動回路で選択され
る。Ｙｉは第３図および第７図に示す画素列Ｘ１を選択
する走査信号線ＧＬである。 同様に、Ｙｉ＋ｌ、Ｙｉ＋２．・・・のそれぞれは、画
素列Ｘ２．Ｘ３．・・・のそれぞれを選択する走査信号
線ＧＬである。これらの走査信号線ＧＬは垂直走査回路
に接続されている。 （保持容量素子Ｃａｄｄの構造〉 分割透明画素電極Ｅｌ−Ｅ３のそれぞれは、薄膜トラン
ジスタＴＰＴと接続される端部と反対側の端部において
、隣りの走査信号線ＧＬと重なるよう、Ｌ字状に屈折し
て形成されている。この重ね合わせは、第２Ｃ図からも
明らかなように、分側透明画素′市極Ｅｌ−Ｅ３のそれ
ぞれを一方の電極ＰＬ２とし、隣りの走査信号線ＧＬを
他方の電極ＰＬＩとする保持容量素ｆ（静電容量素子）
Ｃａｄｄを構成する。この保持容量素子Ｃａｄｄの誘電
体膜は、薄膜トランジスタＴＰＴのゲート絶縁膜として
使用される絶縁膜Ｇｌと同一層で構成されている。 保持容量素子Ｃａｄｄは、第４図からも明らかなように
、ゲート線ＧＬの第１導電膜ｇｌの幅を広げた部分に形
成されている。なお、映像信号線ＤＬと交差する部分の
第１導電膜ｇｌは映像信号線ＤＬとの短絡の確率を小さ
くするため細くされている。 保持容量素子Ｃａｄｄを構成するために重ね合わされる
分割透明画素電極Ｅ１〜Ｅ３のそれぞれと電極ＰＬＩと
の間の一部には、ソース電極ＳＤＩと同様に、段差形状
を乗り越える際に透明画素電極ＩＴＯＩが断線しないよ
うに、第１導電膜ｄｉおよび第２導電膜ｄ２で構成され
た島領域が設けられている。この島領域は、透明画素電
極ＩＴＯＩの面積（開口率）を低Ｆしないように、でき
る限り小さく構成する。 （保持容量素子Ｃａｃｌｄの等価回路とその動作）第２
Ａ図に示される画素の等価回路を第９図に示す。第９図
において、Ｃｇｓは簿膜トランジスタＴＰＴのゲート電
極ＧＴとソース電極ＳＤＩとの間に形成される寄生容量
である。寄生容量Ｃｇｓの誘電体膜は絶縁膜ＣＩである
。Ｃｐｉｘは透明画素電極ＩＴＯＩ （ＰＩＸ）と共
通透明画素電極ＩＴ０２ （ＣＯＭ）との間に形成され
る液晶容量である。液晶容量Ｃｐｉｘの誘電体膜は液晶
ＬＣ１保護膜ＰＳＶＩおよび配向膜０ＲＩＩ、ＯＲ１４
である。Ｖｌｃは中点電位である。 保持容量素子Ｃａｄｄは、薄膜トランジスタＴＰＴがス
イッチングするとき、中点電位（画素電極電位）Ｖｌｃ
に対するゲート電位変化ΔＶｇの影響を低減するように
働く。この様子を式で表すと、次式のようになる。 △Ｖｌｃ−（Ｃｇｓ／（Ｃｇｓ＋Ｃａｄｄ＋Ｃｐｉｘ）
） ＸΔＶｇここで、△Ｖｌｃは△ｖｇによる中点電位
の変化分を表わす。この変化分△Ｖｌｃは液晶ＬＣに加
わる直流成分の原因となるが、保持容量ＣａｄｒＪを大
きくすればする程、その値を小さくすることができる。 また、保持容量素子Ｃａｄｄは放電時間を長くする作用
もあり、薄膜トランジスタ’Ｉ’ Ｆ Ｔがオフした後
の映像情報を長く蓄積する。液晶ＬＣに印加される直流
成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面
の切り替え時に前の画像が残るいわゆる焼き付きを低減
することができる。 前述したように、ゲート電極ＧＴはｌ型半導体層ＡＳを
完全に覆うよう大きくされている分、ソース電極ＳＤＩ
、ドレイン電極ＳＤ２とのオーバラップ面積が増え、し
たがって寄生容量Ｃｇｓが大きくなり、中点電位Ｖｌｃ
はゲート（走査）信号Ｖｇの影響を受は易くなるという
逆効果が生じる。 しかし、保持容量素子Ｃａｄｄを設けることによりこの
デメリットも解消することができる。 保持容量素子Ｃａｄｄの保持容量は、画素の書込特性か
ら、液晶容量Ｃｐｉｘに対して４〜８倍（４・Ｃｐｉｘ
＜Ｃａｄｄ＜ ８ ・Ｃｐｉｘ） 、重ね合わせ容量Ｃ
ｇｓに対して８〜３２倍（８−Ｃｇｓ＜ Ｃａｄｄ＜３
２・Ｃｇｓ）程度の値に設定する。 （保持容量素子Ｃａｄｄ電極線の結線方法）容１イ電極
線としてのみ使用される最終段の走査信壮線ＧＬ（また
は初段の走査信号線ＧＬ）は、第８図に示すように、共
通透明画素電極ＩＴ○２（〜’ｃｏｍ ）に接続する。 共通透明画素電極ＩＴ○２は、第２Ｂ図に示すように、
液晶表示装置の周縁部において銀ペースト材ＳＩＬによ
って外部引出配線に接続されている。しかも、この外部
引出配線の一部の導電層（ｇｌおよびｇ２）は走査信号
線ＧＬと同一製造工程で構成されている。この結果、最
終段の走査信号線（容量電極線）ＧＬは、共通透明画素
電極ＩＴＯ２に簡単に接続することができる。 または、第８図の点線で示すように、最終段（初段）の
走査信号線（容量電極線）ＯＬを初段（最終段）の走査
信号線ＧＬに接続してもよい。 なお、この接続は液晶表示部内の内部配線あるいは外部
引出配線によって行なうことができる。 く保持容量素子Ｃａｄｄの走査信号による直流分相殺〉 この液晶表示装置は、先に本願出願人によって出願され
た特願昭６２−９５１２５号に記載される直流相殺方式
（ＤＣキャンセル方式）に基づき、第１Ｏ図（タイムチ
ャート）に示すように、走査信号線ＧＬの駆動電圧を制
御することによってさらに液晶ＬＣに加わる直流成分を
低減することができる。第１０図において、Ｖｉは任意
の走査信号線ＧＬの駆動電圧、Ｖｉ＋１はその次段の走
査信号線ＧＬの駆動電圧である。Ｖｅｅは映像信号線Ｄ
Ｌに印加されるロウレベルの駆動電圧Ｖｄｍ１ｎ、Ｖｄ
ｄは映像信号線ＤＬに印加されるハイレベルの駆動電圧
Ｖｄｍａｘである。各時刻ｔ＝ｔ １〜ｔ４における中
点電位Ｖｉｅ（第９図参照）の電圧変化分△ｖ１〜△ｖ
４は、画素の合計の容量Ｃ＝Ｃｇｓ＋Ｃｐｉｘ ＋ Ｃ
ａｄｄとすると、次式で表される。 △Ｖ、 ＝ −（Ｃｇｓ／ Ｃ）・Ｖ ２△Ｖ、 ＝
＋ （Ｃｇｓ／ Ｃ）（Ｖ １＋ Ｖ ２ ）（Ｃａｄ
ｄ／ Ｃ）・Ｖ ２ △Ｖ、−（Ｃｇｓ／Ｃ）・Ｖｌ ＋（Ｃａｄｄ／ Ｃ）・（Ｖ Ｉ ＋Ｖ ２）△Ｖ４＝
−（Ｃａｄｄ／Ｃ）・Ｖ １ここで、走査信号線ＧＬ
に印加される駆動電圧か充分であれば（下記［注］参照
）、液晶Ｌ Ｃに加わる直流電圧は、次式で表される。 △Ｖ、＋△Ｖ、 ＝ （Ｃａｄｄ−Ｖ ２− Ｃｇｓ−
Ｖ ｌ ）／ Ｃしたがって、Ｃａｄｃｌ Ｖ ２ ＝
Ｃｇｓ−Ｖ ｌとすると、液晶ＬＣに加わる直流電圧
はＯになる。 （注１時刻し１、Ｌ２で駆動電圧Ｖ１の変化分が中点電
位Ｖｌｃに影響を及ぼすが、し２〜し３の期間に中点電
位Ｖｌｃは信号線Ｘ１を通じて映像信号電位と同じ電位
にされる（映像信号の十分な書き込み）。液晶ＬＣにか
かる電位は薄膜トランジスタＴＰＴがオフした直後の電
位でほぼ決定される（薄膜トランジスタＴＰＴのオフ期
間がオン期間より圧倒的に長い）。したがって、液晶Ｌ
Ｃにかかる直流分の計算は、期間し１〜し３はほぼ無視
でき、薄膜トランジスタＴＰＴがオフ直後の電位、すな
わち時刻Ｌ３、し４における過渡時の影響を考えればよ
い。なお、映像信号はフレーム毎、あるいはライン毎に
極性が反転し、映像信号そのものによる直流分は零とさ
れている。 つまり、直流相殺方式は、寄生容量ｃ４ｓによる中点電
位Ｖｉａの引き込みによる低下分を、保持容量素子Ｃａ
ｄｄおよび次段の走査信号線（容量電極線）ＧＬに印加
される駆動電圧によって押し上げ、液晶ＬＣに加わる直
流成分を極めて小さくすることができる。この結果、液
晶表示装置は液晶ＬＣの寿命を向上することができる。 もちろん、遮光効果を上げるためにゲート電極ＧＴを大
きくした場合、それに伴って保持容量素子Ｃａｄｄの保
持容量を大きくすればよい。 第１Ｄ図はこの発明に係るアクティブ・マトリックス方
式のカラー液晶表示装置の薄膜トランジスタのゲート電
極等を示す図、第１Ａ図は第１Ｄ図のＩＡ−ｒＡ切断線
における断面図、第１Ｂ図は第１Ｄ図のＩＢ−ＩＢ切断
線における断面図、第１Ｃ図は第１Ｄ図のＩＣ−ＩＣ切
断線における断面図である。図において、ｇｌｌは下部
透明ガラス基板５ｌＪＢ Ｉ上に設けられたタンタル膜
、ｇ１２はタンタル膜ｇ、ｌｌｋに設けられたアルミニ
ウム膜て、走査信号線ＧＬ、ゲート電＋Ｊｉ！Ｇ Ｔお
よび保持容量素子Ｃａｄｄの電極ＰＬＩがタシタルＩＩ
（７゜ｇｌｌ、アルミニウム膜ｇ Ｉ ２によって構成
されている。ＡＯＬはアルミニウム膜ｇ１２上に設けら
れたアルミニウムの陽極化成膜（Ａ Ｑ、０．）で、陽
極化成膜ＡＯＬはゲート電極ＧＴ部（第１Ｄ図のＡ部）
、走査信号線ＧＬの映像信号線ＤＬとの交差部（第１Ｄ
図のＢ部）および電極ＰＬＩ部（第１Ｄ図の０部）に設
けられている。 この薄膜トランジスタにおいては、タンタル膜ｇｌｌの
下部透明ガラス基板ＳＵＢ １に対する接着性がアルミ
ニウム等よりも良好であるから、ゲート電極ＧＴの損傷
やはがれを防止でき、信頼性や歩留が向上する。また、
アルミニウムの陽極化成膜ＡＯＬの絶縁耐圧はＴａ、Ｏ
，等の絶縁耐圧よりも高いから、ゲート電極ＧＴとソー
ス電極ＳＤＩ、ドレイン電極ＳＤ２との短絡を防止した
り、それらの間のリーク電流を減らすことができる。 さらに、走査信号線ＧＬがタンタル膜ｇｌｌ、アルミニ
ウム膜ｇ１２によって構成されており、アルミニウムの
比抵抗は小さいから、走査信号線ＯＬの抵抗が小さいの
で、確実に信号書込等を行なうことができる。また、走
査信号線ＧＬの映像信号線ＤＬとの交差部に陽極化成膜
ＡＯＬが設けられているから、走査信号線ＧＬと映像信
号線ＤＬとが短絡するのを防止することができる。さら
に、陽極化成膜ＡＯＬの比誘電率は９．２であり、窒化
シリコン膜の比誘電率は６．７であって、陽極化成１［
ＡＯＬの比誘電率は窒化シリコン膜の比誘電率よりも３
７％も高いから、薄膜トランジスタＴＰＴの相互コンダ
クタンスｇｍを向上することができるとともに、電極Ｐ
ＬＩの面積を小さくすることができるため、開口率を向
上することができる。 また、従来の薄膜トランジスタように、アルミニウム膜
の上にタンタル膜を設け、アルミニウム膜、タンタル膜
を同時にパターン形成したときには、下層のアルミニウ
ム膜のサイドエツチング量が大きくなるから、上層のタ
ンタル膜の端部が剥離してしまうのに対して、この発明
の薄膜トランジスタにおいては、タンタル膜ｇｌｌの上
にアルミニウムＩＩ！１ｇ １２が設けられているから
、タンタル膜ｇ１１、アルミニウムｉｇ ｌ ２を同時
にパターン形成したときに、アルミニウムＩＩＮｇ１２
のサイドエツチング量が大きくとも、上層のアルミニウ
ム膜ｇ１２が剥離することはない。 つぎに、第１Ａ図〜第１Ｄ図に示した薄膜トランジスタ
の製造方法について説明する。まず、下部透明ガラス基
板ＳＵＢ ｌ上にタンタル膜ｇｌｌ、膜厚が２３００［
人コのアルミニウム膜ｇ１２をスパッタリングにより連
続して設け、タンタル膜ｇｌｌ、アルミニウムｇｇ ｌ
２を選択的にエツチングすることによって、走査信号
線ＧＬ、ゲート電極ＧＴ、端子、電極ＰＬＩおよび走査
信号線ＧＬと接続されたゲート配線パスラインを形成す
る」つぎに、厚さ３ 、０ ［ｔｓ ］のレジストを塗
布し、第１Ｄ図のＡ〜Ｃ部のレジストを除去する。つぎ
に、下部透明ガラス基板ＳＵＢ １を化成液に浸し、ゲ
ート配線パスラインに１４４［Ｖ］の電圧を供給する。 すると、約３０分後に１３００［人］のアルミニウム膜
ｇ１２が酸化され、股厚か約２０００［入コの陽極化成
膜ＡＯＬが形成される。１この場合、化成液としては３
％の酒石酸溶液をエチレングリコールもしくはプロピレ
ングリコールで稀釈し、アンモニア水を添加してＰｈ７
．０＋０．５に調整した溶液を用いる。つぎに、レジス
トを除去したのち、大気中あるいは真空中２００〜４０
０ ［’Ｃ］で６０分加熱する。つぎに、膜厚が３５０
０［人コの窒化シリコン膜、膜厚が２１００［人コのｌ
型非晶質シリコン膜を設けたのち、膜厚が３００［人コ
のＮ”型シリコン膜を設ける。つぎに、Ｎ４″型シリコ
ン膜、１型非晶質シリコン膜を選択的にエツチングする
ことにより、ｉ型半導体層ＡＳを形成する。つぎに、窒
化シリコン膜を選択的にエツチングすることによって、
絶縁膜ＧＩを形成する。つぎに、膜厚が６００［Ａ］の
クロムからなる第１導電膜ｄ】をスパッタリングにより
設ける。つぎに、第１導電膜ｄ１を選択的にエツチング
することにより、映像信号線ＤＬ、ソース電極ＳＤＩ、
ドレイン電極Ｓ、Ｄ２の第１層を形成する。つぎに、レ
ジストを除去する前に、Ｎ＋型シリコン膜を選択的にエ
ツチングすることにより、Ｎ＋型半導体層ｄｏを形成す
る。つぎに、膜厚が３５００［人コのアルミニウムーパ
ラジウム、アルミニウムーシリコン、アルミニウムーシ
リコン−チタン、アルミニウムーシリコン−銅等からな
る第２導電膜ｄ２をスパッタリングにより設ける。つぎ
に、第２導電膜ｄ２を選択的にエツチングすることによ
り、映像信号線ＤＬ、ソース電極ＳＤＩ、ドレイン電極
ＳＤ２の第２層を形成する。この場合に、ゲート配線パ
スラインをも除去する。つぎに、膜厚が１２００［人］
のＩＴＯ膜からなる第３導電膜ｄ３をスパッタリングに
より設ける。つぎに、第３導電膜ｄ３を選択的にエツチ
ングすることにより、映像信号線ＤＬ、ソース電極ＳＤ
Ｉ、ドレイン電極ＳＤ２の第３層、ゲート端子、ドレイ
ン端子の最上層および透明画素電極ＩＴＯＩを形成する
。つぎに、膜厚が１［ｘ］の窒化シリコン膜を設ける。 つぎに、窒化シリコン膜を選択的にエツチングすること
によって、保護膜ＰＳＶＩを形成する。 この薄膜トランジスタの製造方法においては、化成液と
しては３％の酒石酸溶液をエチレングリコールもしくは
プロピレングリコールで稀釈し、アンモニア水を添加し
てＰｈ７．Ｏ±０．５に調整した溶液を用いているから
、陽極化成膜ＡＯＩ、の耐圧およびリーク特性が極めて
良好である。すなわち、陽極化成膜ＡＯＬを設ける場合
に、化成液として主として濃度数％の酒石酸水溶液を用
いたときには、第１Ｅ図の線Ｑ１ で示すように、陽
極化成膜ＡＯＬの耐圧およびリーク特性を著しく損なう
が、酒石酸をエチレングリコールもしくはプロピレング
リコールで稀釈した化成液を用いたときには、第１Ｅ図
の線り、で示すように、陽極化成膜ＡＯＬの耐圧および
リーク特性が極めて良好である。 また、第１Ｆ図は陽極化成膜ＡＯＬ形成後の熱処理温度
とリーク電流との関係を示すグラフである。 このグラフから明らかなように、熱処理温度としては２
００〜４ｏｏ［’ｃ］が望ましく、またこれ以上の高温
ではアルミニウム膜ｇ１２が剥離することがある。 以上１本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、この発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更−Ｊ能であることは勿論である。 たとえば、上述実施例においては、電極ＰＬＩを隣接し
た走査信号線ＧＬに接続したが、保−持容量素子Ｃａｄ
ｄを設けなくともよく、電極ＰＬＩを自段の走査信号線
ＧＬに接続してもよい。さらに、上述実施例においては
、走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬＩを
タンタル膜ｇｌｌ、アルミニウム膜ｇ１２によって構成
したが、タンタル膜ｇｌｌとアルミニウムを主成分とす
る金属膜たとえばアルミニウムーシリコン膜、アルミニ
ウムーパラジウム膜等とによって構成してもよい。 また、上述実施例においては、アルミニウム膜ｇ１２を
部分的に陽極化成したが、アルミニウム膜ｇ１２の全面
を陽極化成してもよい。さらに、上述実施例においては
、アルミニウム膜ｇ１２を部分的に陽極化成したが、走
査信号線ＯＬ等を形成したのちに、全面にアルミニウム
膜を形成し、そのアルミニウム膜の全面を陽極化成し、
つぎに絶縁膜Ｇ■を設けてもよく、この場合には走査信
号線ＧＬ、ゲート電極ＧＴ、電極ＰＬＩの段差を小さく
することができる。また、上述実施例においては、陽極
化成膜ＡＯＬ上に窒化シリコン股からなる絶縁膜ＣＩ’
を設けたが、陽極化成膜ＡＯＬ上に酸化シリコンＩ［！
ｊ（ＳｉＯ，）からなる絶縁膜を設けてもよい。さらに
、上述実施例においては、走査信号線ＧＬの映像信号線
ＤＬとの交差部、電極Ｐｈ１部の陽極化成膜ＡＯＬ上に
絶縁膜ＧＩを設けたが、走査信号ｉＧＬの映像信号線Ｄ
Ｌとの交差部、電極Ｐｈ１部の陽極化成膜ＡＯＬ上に絶
縁膜ＣＩを設けなくともよい。また、上述実施例におい
ては、薄膜トランジスタＴＰＴの活性層として非晶質シ
リコン膜または多結晶シリコン膜からなるｌ型半導体層
ＡＳを用いたが、テルル（Ｔｅ）膜等を用いてもよい。 さらに、第１Ｇ図は陽極化成膜ＡＯＬの膜厚と耐圧ｖＬ
との関係を示すグラフであるが、ゲート電極ＧＴとドレ
イン電極ＳＤ２との間には最大２５［Ｖ］程度の電圧が
印加され、また絶縁膜Ｇｌにピンホールか発生するおそ
れがあるから、陽極化成ｖＡＯＬのｖ、１５を５００［
入コ以上にするのが望ましい０．また、上述実施例にお
いては、１型半導体層ＡＳの上に直接Ｎ′″型半導体層
ｄｏを設けたが、第１Ｈ図に示すように、ｌ型半導体層
ＡＳの上に窒化シリコン膜ＳＮＬを介してＮ“型半導体
層ｄｏを設けてもよい。さらに、上述実施例においては
、タンタル膜ｇｌｌ、アルミニウム膜ｇ１２をスパッタ
リングにより連続して設け、タンタル膜ｇｌｌ、アルミ
ニウム膜ｇ１２を選択的にエツチングすることによって
、走査信号線ＧＬ等を形成したが、タンタル膜ｇｌｌを
スパッタリングにより設け、タンタル膜ｇｌｌを選択的
にエツチングしたのち、アルミニウム膜ｇ１２をスパッ
タリングにより設け、アルミニウム膜ｇ１２を選択的に
エツチングすることによって、走査信号線ＧＬ等を形成
してもよい。また、上述実施例においては、陽極化成時
に端子部のアルミニウム膜ｇ１２が陽極化成されないよ
うにしたが、端子部のアルミニウム膜ｇ １２を陽極化
成し、絶縁膜ＧＩをパターニングして端子部を露出した
のち、レジス（〜を除去する１）１ｊに端子部のアルミ
ニウムの陽極化成膜を除去してもよい。さらに、下部透
明カラス基板５ＬｉＢＩｆ二にタンタル膜をスパッタリ
ングにより設け、タンタル膜を選択的にエツチングし、
陽極化成防止レジストパターンを形成し、ゲート電極Ｇ
Ｔ部、走査信号線ＧＬの映像信号線ＤＬとの交差部およ
び電極ＰＬ′１部にタンタルの陽極化成膜を設け、アル
ミニウム膜をスパッタリングにより設け、アルミニウム
膜を選択的にエツチングすることによって、走査信号線
ＧＬの映像信号線ＤＬとの交差部以外のタンタル膜、タ
ンタルの陽極化成膜上にアルミニウム膜を設けることに
より、走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ
Ｉを形成してもよい。 【発明の効果） 以上説明したように、この発明に係る薄膜トランジスタ
においては、タンタルのガラス基板に対する接着性は良
好であるから、ゲート電極が損傷することがなく、また
アルミニウムの酸化物の絶縁耐圧は高いから、ケート電
極とソース電極、ドレイン電極とが短絡することがない
１．このように、二の発明の効果は顕著である。
第１Ａ図は第１Ｄ図のＩＡ−１Ａ切断線における断面図
、第１Ｂ図は第１Ｄ図のＩＢ−ＩＢ切断線における断面
図、第１ｃ図は第１Ｄ図のＩＣ−ＩＣ切断線における断
面図、第１Ｄ図はこの発明に係るアクティブ・マトリッ
クス方式のカラー液晶表示装置の薄膜トランジスタのゲ
ート電極等を示す図、第１Ｅ図は陽極化成膜ＡＯＬに印
加した電圧とリーグ電流との関係を示すグラフ、第１Ｆ
図は陽極化成膜ＡＯＬ形成後の熱処理温度とリーク電流
との関係を示すグラフ、第１Ｇ図は陽極化成膜ＡＯＬの
膜厚と耐圧ＶＬとの関係を示すグラフ、第１Ｈ図はこの
発明に係る他のアクティブ・マトリックス方式のカラー
液晶表示装置の薄膜トランジスタを示す断面図、第２Ａ
図はこの発明が適用されるアクティブ・マトリックス方
式のカラー液晶表示装置の液晶表示部の一画素をボす要
部平面図、第２Ｂ図は第２Ａ図のＩＩ Ｂ −１］ ＋
３切断線で切った部分とシール部周辺部の断面図、第２
Ｃ図は第２Ａ図のｎｃ−Ｉ］ｃ切断線における断面図、
第３図は第２Ａ図に示す画素を複数配置した液晶表示部
の要部平面図、第４図〜第６図は第２Ａ図に示す画素の
所定の層のみを描いた平面図、第７図は第３図に示す画
素電極層とカラーフィルタ層のみを描いた要部平面図、
第８図はアクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図、第９図は第２Ａ
図に記載される画素の等価回路図、第１０図は直流相殺
方式による走査信号線の駆動電圧を示すタイムチャート
である。 ＳＵＢ・・・透明ガラス基板 ＧＬ・・・走査信号線 ＤＬ・・・映像信号線 ＣＩ・・・絶縁膜 ＧＴ−／ｙ”−１１１ｗＭ Ａ Ｓ・・・１型半導体層 Ｓ Ｌ）・・・ソース電極またはドレイン電極１） Ｓ
Ｖ・・・保護１１り Ｂ Ｍ・・・遮光膜 り、 Ｃ・・・液晶 ＴＰＴ・・・薄刀父トランジスタ ＩＴＯ・・・透明画素電極 ｇ、ｄ・・・導電膜 Ｃａｄｄ・・・保持容量素子 Ｃｇｓ・・・寄生容量 Ｃｐｉｘ・・・液晶容量 ＡＯＬ・・・陽極化成膜 代理人 弁理士 中 村 純之助 第１Ａ図 ＰＬＩ Ｔ 第１Ｃ図 第１Ｅ図 ■ 第１Ｆ図 １ｃ ｔｌ
、第１Ｂ図は第１Ｄ図のＩＢ−ＩＢ切断線における断面
図、第１ｃ図は第１Ｄ図のＩＣ−ＩＣ切断線における断
面図、第１Ｄ図はこの発明に係るアクティブ・マトリッ
クス方式のカラー液晶表示装置の薄膜トランジスタのゲ
ート電極等を示す図、第１Ｅ図は陽極化成膜ＡＯＬに印
加した電圧とリーグ電流との関係を示すグラフ、第１Ｆ
図は陽極化成膜ＡＯＬ形成後の熱処理温度とリーク電流
との関係を示すグラフ、第１Ｇ図は陽極化成膜ＡＯＬの
膜厚と耐圧ＶＬとの関係を示すグラフ、第１Ｈ図はこの
発明に係る他のアクティブ・マトリックス方式のカラー
液晶表示装置の薄膜トランジスタを示す断面図、第２Ａ
図はこの発明が適用されるアクティブ・マトリックス方
式のカラー液晶表示装置の液晶表示部の一画素をボす要
部平面図、第２Ｂ図は第２Ａ図のＩＩ Ｂ −１］ ＋
３切断線で切った部分とシール部周辺部の断面図、第２
Ｃ図は第２Ａ図のｎｃ−Ｉ］ｃ切断線における断面図、
第３図は第２Ａ図に示す画素を複数配置した液晶表示部
の要部平面図、第４図〜第６図は第２Ａ図に示す画素の
所定の層のみを描いた平面図、第７図は第３図に示す画
素電極層とカラーフィルタ層のみを描いた要部平面図、
第８図はアクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図、第９図は第２Ａ
図に記載される画素の等価回路図、第１０図は直流相殺
方式による走査信号線の駆動電圧を示すタイムチャート
である。 ＳＵＢ・・・透明ガラス基板 ＧＬ・・・走査信号線 ＤＬ・・・映像信号線 ＣＩ・・・絶縁膜 ＧＴ−／ｙ”−１１１ｗＭ Ａ Ｓ・・・１型半導体層 Ｓ Ｌ）・・・ソース電極またはドレイン電極１） Ｓ
Ｖ・・・保護１１り Ｂ Ｍ・・・遮光膜 り、 Ｃ・・・液晶 ＴＰＴ・・・薄刀父トランジスタ ＩＴＯ・・・透明画素電極 ｇ、ｄ・・・導電膜 Ｃａｄｄ・・・保持容量素子 Ｃｇｓ・・・寄生容量 Ｃｐｉｘ・・・液晶容量 ＡＯＬ・・・陽極化成膜 代理人 弁理士 中 村 純之助 第１Ａ図 ＰＬＩ Ｔ 第１Ｃ図 第１Ｅ図 ■ 第１Ｆ図 １ｃ ｔｌ
Claims (1)
- １、ガラス材からなる透明基板上にタンタルからなるゲ
ート電極を形成し、上記ゲート電極上に半導体層を形成
し、上記半導体層と上記ゲート電極との間にアルミニウ
ムの酸化物層を挿入したことを特徴とする薄膜トランジ
スタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176352A JPH0465168A (ja) | 1990-07-05 | 1990-07-05 | 薄膜トランジスタ |
| US07/726,404 US5177577A (en) | 1990-07-05 | 1991-07-05 | Liquid crystal display device with TFT's each including a Ta gate electrode and an anodized Al oxide film |
| KR1019910011377A KR100209471B1 (ko) | 1990-07-05 | 1991-07-05 | 박막트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176352A JPH0465168A (ja) | 1990-07-05 | 1990-07-05 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0465168A true JPH0465168A (ja) | 1992-03-02 |
Family
ID=16012106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176352A Pending JPH0465168A (ja) | 1990-07-05 | 1990-07-05 | 薄膜トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5177577A (ja) |
| JP (1) | JPH0465168A (ja) |
| KR (1) | KR100209471B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114728A (en) * | 1993-01-18 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material |
| JP2002368228A (ja) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその駆動方法 |
| JP2006130440A (ja) * | 2004-11-08 | 2006-05-25 | Fuji Auto Seisaku:Kk | 乾燥装置及び塗装ガン付き乾燥装置 |
| CN108281382A (zh) * | 2018-01-22 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法及显示基板 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5289030A (en) | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH055898A (ja) * | 1991-06-27 | 1993-01-14 | Casio Comput Co Ltd | 薄膜素子形成パネル |
| US6979840B1 (en) * | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| EP0545327A1 (en) * | 1991-12-02 | 1993-06-09 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor array for use in a liquid crystal display |
| TW223178B (en) * | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5808315A (en) * | 1992-07-21 | 1998-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having transparent conductive film |
| JP3202362B2 (ja) * | 1992-07-21 | 2001-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| JP2924506B2 (ja) * | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPH06250211A (ja) * | 1993-02-23 | 1994-09-09 | Hitachi Ltd | 液晶表示基板とその製造方法 |
| JPH0730125A (ja) | 1993-07-07 | 1995-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW321731B (ja) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| JPH0878719A (ja) * | 1994-09-01 | 1996-03-22 | Nec Corp | 光電変換素子 |
| JP3866783B2 (ja) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP3205767B2 (ja) * | 1995-09-13 | 2001-09-04 | キヤノン株式会社 | 透過型液晶表示装置 |
| KR0175410B1 (ko) * | 1995-11-21 | 1999-02-01 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100190041B1 (ko) * | 1995-12-28 | 1999-06-01 | 윤종용 | 액정표시장치의 제조방법 |
| KR100190023B1 (ko) | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
| JPH10163501A (ja) | 1996-11-29 | 1998-06-19 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型トランジスタ |
| JP3856901B2 (ja) * | 1997-04-15 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6396147B1 (en) | 1998-05-16 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with metal-oxide conductors |
| US7288420B1 (en) * | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| GB0017471D0 (en) * | 2000-07-18 | 2000-08-30 | Koninkl Philips Electronics Nv | Thin film transistors and their manufacture |
| US7009203B2 (en) * | 2000-12-14 | 2006-03-07 | Samsung Soi Co., Ltd. | Organic EL device and method for manufacturing the same |
| KR100365519B1 (ko) * | 2000-12-14 | 2002-12-18 | 삼성에스디아이 주식회사 | 유기 전계발광 디바이스 및 이의 제조 방법 |
| JP4544809B2 (ja) * | 2001-07-18 | 2010-09-15 | 三星電子株式会社 | 液晶表示装置 |
| JP4310984B2 (ja) * | 2002-02-06 | 2009-08-12 | 株式会社日立製作所 | 有機発光表示装置 |
| KR100443539B1 (ko) * | 2002-04-16 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US7485579B2 (en) | 2002-12-13 | 2009-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2004200378A (ja) * | 2002-12-18 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4663963B2 (ja) | 2003-02-17 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US20050253802A1 (en) * | 2004-05-14 | 2005-11-17 | Wright Charles A | Gyricon media using amorphous silicon thin film transistor active matrix arrays and a refresh method for the same |
| US20060003485A1 (en) * | 2004-06-30 | 2006-01-05 | Hoffman Randy L | Devices and methods of making the same |
| KR101350609B1 (ko) * | 2005-12-30 | 2014-01-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| JP5397219B2 (ja) * | 2006-04-19 | 2014-01-22 | イグニス・イノベーション・インコーポレイテッド | アクティブマトリックス表示装置用の安定な駆動スキーム |
| US20080121877A1 (en) * | 2006-11-27 | 2008-05-29 | 3M Innovative Properties Company | Thin film transistor with enhanced stability |
| US7655127B2 (en) * | 2006-11-27 | 2010-02-02 | 3M Innovative Properties Company | Method of fabricating thin film transistor |
| US7629206B2 (en) * | 2007-02-26 | 2009-12-08 | 3M Innovative Properties Company | Patterning self-aligned transistors using back surface illumination |
| US20080205010A1 (en) * | 2007-02-26 | 2008-08-28 | 3M Innovative Properties Company | Active matrix backplanes allowing relaxed alignment tolerance |
| US20080207077A1 (en) * | 2007-02-26 | 2008-08-28 | 3M Innovative Properties Company | Fabrication of backplanes allowing relaxed alignment tolerance |
| KR101447996B1 (ko) * | 2008-01-22 | 2014-10-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 제조하는 방법 |
| KR101367129B1 (ko) | 2008-07-08 | 2014-02-25 | 삼성전자주식회사 | 씬 필름 트랜지스터 및 그 제조 방법 |
| JP5507159B2 (ja) * | 2009-08-27 | 2014-05-28 | 株式会社ジャパンディスプレイ | 表示装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100461A (ja) * | 1981-12-10 | 1983-06-15 | Japan Electronic Ind Dev Assoc<Jeida> | 薄膜トランジスタの製造方法 |
| JP2655865B2 (ja) * | 1988-03-16 | 1997-09-24 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JPH0828517B2 (ja) * | 1989-07-04 | 1996-03-21 | シャープ株式会社 | 薄膜トランジスタアレイ |
-
1990
- 1990-07-05 JP JP2176352A patent/JPH0465168A/ja active Pending
-
1991
- 1991-07-05 KR KR1019910011377A patent/KR100209471B1/ko not_active IP Right Cessation
- 1991-07-05 US US07/726,404 patent/US5177577A/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114728A (en) * | 1993-01-18 | 2000-09-05 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device having a tapered top gate and a capacitor with metal oxide dielectric material |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| JP2002368228A (ja) * | 2001-06-13 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその駆動方法 |
| JP2006130440A (ja) * | 2004-11-08 | 2006-05-25 | Fuji Auto Seisaku:Kk | 乾燥装置及び塗装ガン付き乾燥装置 |
| CN108281382A (zh) * | 2018-01-22 | 2018-07-13 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法及显示基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5177577A (en) | 1993-01-05 |
| KR100209471B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0465168A (ja) | 薄膜トランジスタ | |
| US5285301A (en) | Liquid crystal display device having peripheral dummy lines | |
| JP2846351B2 (ja) | 液晶表示装置 | |
| JPH0561072A (ja) | 液晶表示装置 | |
| JP2803677B2 (ja) | 液晶表示装置 | |
| JP2852073B2 (ja) | 液晶表示装置 | |
| JPH02234127A (ja) | 液晶表示装置 | |
| JPH03290623A (ja) | 液晶表示装置の製造方法 | |
| JPH02245740A (ja) | 液晶表示装置 | |
| JPH02245736A (ja) | 液晶表示装置およびその製造方法 | |
| JPH02245738A (ja) | 液晶表示装置 | |
| KR100282932B1 (ko) | 박막장치 | |
| JPH03249624A (ja) | 液晶表示装置の製造方法 | |
| JP2741773B2 (ja) | 液晶表示装置 | |
| JPH04152325A (ja) | 液晶表示装置 | |
| JPH0359531A (ja) | 液晶表示装置 | |
| JPH04369622A (ja) | 液晶表示基板、液晶表示パネルおよび液晶表示装置 | |
| JPH03271718A (ja) | 液晶表示装置 | |
| JPH04345132A (ja) | 液晶表示装置 | |
| JPH0351819A (ja) | 液晶表示装置 | |
| JPH04120518A (ja) | 液晶表示装置の製造方法 | |
| JPH0359543A (ja) | カラー液晶表示装置の製造方法 | |
| JPH0359521A (ja) | カラー液晶表示装置 | |
| JPH03269521A (ja) | 液晶表示装置 | |
| JPH0356931A (ja) | カラー液晶表示装置 |