KR100645718B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents
박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100645718B1 KR100645718B1 KR1020050035785A KR20050035785A KR100645718B1 KR 100645718 B1 KR100645718 B1 KR 100645718B1 KR 1020050035785 A KR1020050035785 A KR 1020050035785A KR 20050035785 A KR20050035785 A KR 20050035785A KR 100645718 B1 KR100645718 B1 KR 100645718B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- forming
- doped
- thin film
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 239000010408 film Substances 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 88
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K31/00—Actuating devices; Operating means; Releasing devices
- F16K31/02—Actuating devices; Operating means; Releasing devices electric; magnetic
- F16K31/06—Actuating devices; Operating means; Releasing devices electric; magnetic using a magnet, e.g. diaphragm valves, cutting off by means of a liquid
- F16K31/0644—One-way valve
- F16K31/0655—Lift valves
- F16K31/0665—Lift valves with valve member being at least partially ball-shaped
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K27/00—Construction of housing; Use of materials therefor
- F16K27/02—Construction of housing; Use of materials therefor of lift valves
- F16K27/0245—Construction of housing; Use of materials therefor of lift valves with ball-shaped valve members
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
- F16K27/00—Construction of housing; Use of materials therefor
- F16K27/02—Construction of housing; Use of materials therefor of lift valves
- F16K27/029—Electromagnetically actuated valves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 공정을 단순화할 수 있도록 한 박막 트랜지스터의 제조 방법에 관한 것이다.
본 박막 트랜지스터의 제조 방법은 기판 상에 적어도 하나의 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 제 1 반도체층을 형성하는 단계와, 상기 제 1 반도체층 상에 도핑된 제 2 반도체층을 형성하는 단계와, 상기 제 2 반도체층을 패터닝하여 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상에 게이트 절연막을 형성하는 단계 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함한다.
이에 따라, 채널 내에 도펀트들이 균일하게 분포하게 되어 이동도를 향상시킬 수 있고, LDD영역 형성시 추가되는 공정 단계를 줄일 수 있다. 또한, 도핑단계에서 발생할 수 있는 게이트 절연막의 손상을 없앨 수 있고, 컨택홀을 형성하는 공정 단계를 생략할 수 있다. 이와 더불어, 절연막을 증착하는 단계를 한 단계 줄임으로써 공정을 단순화할 수 있다.
Description
도 1은 종래의 박막 트랜지스터의 제조 공정을 나타내는 블럭도이다.
도 2는 도 1의 제조 공정에 따른 박막 트랜지스터의 형성 단계별 측단면도이다.
도 3은 본 발명의 실시예에 의한 박막 트랜지스터의 제조 공정을 나타내는 블럭도이다.
도 4는 도 3의 제조 공정에 따른 박막 트랜지스터의 형성 단계별 측단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
400: 박막 트랜지스터 401: 기판
402: 버퍼층 403: 제 1 반도체층
404: 제 2 반도체층 404a: 소스 및 드레인 전극
405: 게이트 절연막 406: 게이트 전극
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 특히 공정을 단순화할 수 있도록 한 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
최근, 박막 트랜지스터(Thin Film Transistor)는 유기 발광 표시장치(Organic Light Emitting Display, OLED) 또는 액정 표시장치(Liquid Crystal Display, LCD) 등의 표시장치에서 각각의 화소(pixel)를 동작시키는 스위칭 소자로써 광범위하게 사용되고 있다. 이에 따라 박막 트랜지스터의 제조에 많은 관심이 기울여지고 있으며, 더 효율적인 박막 트랜지스터 및 그 제조 방법들이 고안되고 있다.
이하에서는 도면을 참조하여 종래의 박막 트랜지스터의 제조 공정을 구체적으로 설명한다. 도 1은 종래의 박막 트랜지스터의 제조 공정을 나타내는 블럭도이다. 그리고, 도 2a 내지 도 2f는 도 1의 제조 공정에 따른 박막 트랜지스터의 형성 단계별 측단면도이다.
도 1 및 도 2a 내지 도 2f를 참조하면, 종래의 박막 트랜지스터(200)를 제조하기 위해서는 우선, 기판(201)을 준비한다.(P1)
기판(201)이 준비되면, 기판(201) 상에 버퍼층(202)을 형성한다. 버퍼층(202)은 선택적 구성요소로 단일층 또는 다수의 층으로 형성될 수 있다. 이와 같은 버퍼층(202)으로는 질화막 또는 산화막 등이 이용된다. 도 2a 내지 도 2f에 도시된 박막 트랜지스터의 버퍼층(202)은 질화막으로 구성된 제 1 버퍼층(202a)과 산화막으로 구성된 제 2 버퍼층(202b)으로 이루어진다.(P2)
버퍼층(202)이 형성되면, 제 2 버퍼층(202b) 상에 비정질 실리콘층(a-Si)을 형성한다. 형성된 비정질 실리콘층(a-Si)은 레이저 등에 의하여 결정화된다. 비정질 실리콘층(a-Si)이 결정화되면, 결정화된 비정질 실리콘층(a-Si)을 패터닝하여 반도체층(203)을 형성한다.(P3, 도 2a 참조)
반도체층(203)이 형성되면, 반도체층(203) 상에 게이트 절연막(204)을 형성한다. 게이트 절연막(204)이 형성되면, 게이트 절연막(204) 상에 반도체층(203) 중 제 1 영역(203a)을 가리는 마스크(210)를 이용하여 나머지 반도체층 영역(203b)을 도핑한다. 이때, 도핑을 위해 n타입 또는 p타입의 도펀트가 주입될 수 있다. 도핑된 반도체층 영역(203b)은 소스 및 드레인 영역이 되며 이하, 제 1 도핑영역(203b)이라 한다.(P4, 도 2b 참조) 제 1 도핑영역(203b)이 형성되면 마스크(210)는 제거된다.
그 다음, 게이트 절연막(204) 상에 금속층(미도시)을 형성한다. 형성된 금속층은 패터닝되어 게이트 전극(205)을 형성한다.(P5)
게이트 전극(205)이 형성되면, 게이트 전극(205)을 마스크로 이용하여 반도체층(203)에 제 2 도핑영역(203c)을 형성한다. 제 2 도핑영역(203c)은 제 1 도핑영역(203b)과 반도체층(203)의 채널영역(203a) 사이에 형성되는 LDD(Lightly Doped Drain) 도핑영역이다.(P6, 도 2c 참조)
제 2 도핑영역(203c)이 형성되면, 게이트 전극(205) 상에 층간절연막(206)을 형성한다.(P7, 도 2d 참조)
층간절연막(206)이 형성되면, 층간절연막(206)을 관통하며 제 1 도핑영역(203b)인 소스 및 드레인 영역을 노출시키는 복수의 컨택홀(207)을 형성한다.(P8, 도 2e 참조)
컨택홀(207)이 형성되면, 컨택홀(207)을 통해 제 1 도핑영역(203b)과 전기적으로 접속되는 박막 트랜지스터(200)의 소스 및 드레인 전극(208)을 형성한다.(P9, 도 2f 참조)
종래의 박막 트랜지스터(200)는 전술한 P1 내지 P9의 공정을 통해 제조된다. 이와 같은 제조 공정을 이용하여 박막 트랜지스터(200)를 제조하는 경우, 많은 공정 단계를 거쳐야 하며 각 단계마다 별도의 마스크를 사용함으로써 공정수가 증가한다. 실제로, 각 단계마다 별도의 마스크를 사용하는 경우, 각 단계별로 세정공정, 에칭공정 및 스트립 공정 등을 추가해야 하므로 작업이 번거로워진다. 또한, 제 1 및 제 2 도핑영역(203b, 203c)을 형성할 때 도핑 과정에서 게이트 절연막(204)에 손상을 줄 수 있고, 도펀트들이 불균일하게 주입될 수 있다. 이로 인해, 박막 트랜지스터(200)의 브레이크-다운(break-down) 현상이 발생될 수 있고, 이동도(mobility)도 낮아질 수 있다.
따라서, 본 발명의 목적은 채널 내에 도펀트를 균일하게 분포시키고, 공정 단계에서 발생할 수 있는 게이트 절연막의 손상을 줄이면서, 공정을 보다 단순화할 수 있도록 한 박막 트랜지스터 및 그의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 측면은 기판 상에 적어도 하나의 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 제 1 반도체층을 형성하는 단계와, 상기 제 1 반도체층 상에 도핑된 제 2 반도체층을 형성하는 단계와, 상기 제 2 반도체층을 패터닝하여 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상에 게이트 절연막을 형성하는 단계 및 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
바람직하게, 상기 제 1 반도체층은 n 또는 p타입으로 도핑된 반도체를 LPCVD 또는 PECVD에 의해 상기 버퍼층 상에 증착하는 단계를 거쳐 형성된다. 상기 제 2 반도체층은 n 또는 p타입으로 도핑된 반도체를 LPCVD 또는 PECVD에 의해 상기 제 1 반도체층의 바로 상부에 증착하는 단계를 거쳐 형성된다.
본 발명의 제 2 측면은 기판 상에 형성된 적어도 하나의 버퍼층과, 버퍼층 상에 형성된 제 1 반도체층과, 제 1 반도체층 상에 형성된 소스 및 드레인 전극과, 소스 및 드레인 전극 상에 형성된 게이트 절연막 및 게이트 절연막 상에 형성된 게이트 전극을 구비하며 상기 소스 및 드레인 전극은 n 또는 p타입으로 미리 도핑된 반도체로 형성된 박막 트랜지스터를 제공한다.
바람직하게, 상기 제 1 반도체층은 n 또는 p타입으로 미리 도핑된 반도체로 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 3 내지 도 4c를 참조하여 자세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 의한 박막 트랜지스터의 제조 공정을 나타내는 블럭도이다.
도 3을 참조하면, 본 실시예에 의한 박막 트랜지스터의 제조 공정은 기판 상에 버퍼층을 형성하는 단계(S2), 버퍼층 상에 도핑된 제 1 반도체층을 형성하는 단계(S3), 제 1 반도체층 상에 도핑된 제 2 반도체층을 형성하는 단계(S4), 제 2 반도체층을 패터닝하여 소스 및 드레인 전극을 형성하는 단계(S5), 소스 및 드레인 전극 상에 게이트 절연막을 형성하는 단계(S6) 및 게이트 절연막 상에 게이트 전극을 형성하는 단계(S7)를 포함한다.
이하에서는, 도 3의 제조 공정에 따른 박막 트랜지스터의 형성 단계별 측단면도인 도 4를 결부하여 본 실시예에 의한 박막 트랜지스터의 제조 공정을 보다 구체적으로 설명한다.
도 4a 내지 도 4c를 참조하면, 본 발명의 실시예에 의한 박막 트랜지스터(400)를 제조하기 위해서는 우선, 기판(401)을 준비한다.(S1)
기판(401)이 준비되면, 기판(401)상에 버퍼층(402)을 형성한다. 버퍼층(402)은 선택적 구성요소로 단일층 또는 다수의 층으로 형성될 수 있다. 이와 같은 버퍼층(402)으로는 질화막 또는 산화막 등이 이용된다. 본 실시예의 버퍼층(402)은 질화막으로 구성된 제 1 버퍼층(402a)과 산화막으로 구성된 제 2 버퍼층(402b)으로 이루어진다.(S2)
버퍼층(402)이 형성되면, 제 2 버퍼층(402b) 상에 저압화학기상증착법(Low Pressure Chemical Vapor Deposition, 이하, LPCVD라 한다) 또는 플라즈마보강화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, 이하, PECVD라 한다)으로, 미리 도핑된 제 1 반도체층(403)을 형성한다. 이때, 제 1 반도체층(403)은 형성하고자 하는 채널의 타입을 고려하여 n형 또는 p형으로 도핑된 미정질 실리콘(μ-Si) 또는 비정질 실리콘(a-Si)을 이용하여 형성된다. 실제로, 박막 트랜지스터(400)가 동작할 때 제 1 반도체층(403) 내에 채널이 형성된다. 이와 같이 미리 도핑된 반도체를 이용하여 활성층을 형성하게 되면, 채널 내에 도펀트들이 균일하게 분포하게 되어 이동도가 향상된다. 또한, LDD영역을 따로 형성할 필요가 없기 때문에 LDD영역 형성시 추가되는 마스크 등의 공정을 줄일 수 있다.(S3)
제 1 반도체층(403)이 형성되면, 제 1 반도체층(403) 상에 LPCVD 또는 PECVD를 이용하여, 도핑된 제 2 반도체층(404)을 형성한다. 이때, 제 2 반도체층(404)도 형성하고자 하는 박막 트랜지스터(400)의 타입을 고려하여 n형 또는 p형으로 미리 도핑된 반도체를 이용하여 형성된다. 일례로, 제 2 반도체층(404)은 붕소 도핑된 반도체를 이용하여 형성될 수 있다. 이 경우, 박막 트랜지스터(400)는 p타입 트랜 지스터가 된다.(S4, 도 4a 참조)
제 2 반도체층(404)이 형성되면, 제 2 반도체층(404)을 패터닝하여 소스 및 드레인 전극(404a)을 형성한다. 이때, 마스크공정, 에칭공정 및 스트립 공정 등이 추가될 수 있다. 이와 같이 도핑된 제 1 반도체층(403) 바로 위에 도핑된 제 2 반도체층(404)을 증착하여 소스 및 드레인 전극(404a)을 형성하게 되면, 도핑단계에서 발생할 수 있는 게이트 절연막(405)의 손상을 없앨 수 있다. 또한, 소스 및 드레인 전극(404a)을 소스 및 드레인 영역과 전기적으로 접속하기 위한 컨택홀을 형성하는 공정 단계를 생략할 수 있다. 이와 더불어, 절연막을 증착하는 단계를 한 단계 줄임으로써 공정을 단순화할 수 있다.(S5, 도 4b 참조)
소스 및 드레인 전극(404a)이 형성되면, 소스 및 드레인 전극(404a) 상에 게이트 절연막(405)을 형성한다. 게이트 절연막(405)은 선택적 구성요소로 단일층 또는 다수의 층으로 형성될 수 있다. 이와 같은 게이트 절연막(405)으로는 질화막 또는 산화막 등이 이용된다.(S6)
게이트 절연막(405)이 형성되면, 게이트 절연막(405) 상에 금속층(미도시)을 형성한다. 형성된 금속층은 패터닝되어 게이트 전극(406)을 형성한다.(S7, 도 4c 참조)
본 실시예에 의한 박막 트랜지스터(400)는 전술한 S1 내지 S7의 공정을 통해 제조된다. 즉, 본 실시예에 의한 박막 트랜지스터는 기판(401) 상에 형성된 적어도 하나의 버퍼층(402), 버퍼층(402) 상에 형성된 제 1 반도체층(403), 제 1 반도체층(403) 상에 형성된 소스 및 드레인 전극(404a), 소스 및 드레인 전극(404a) 상에 형성된 게이트 절연막(405) 및 게이트 절연막(405) 상에 형성된 게이트 전극(406)을 구비한다. 제 1 반도체층(403)은 n형 또는 p형으로 미리 도핑된 미정질 실리콘 또는 비정질 실리콘을 LPCVD 또는 PECVD에 의해 증착하여 형성되며, 박막 트랜지스터(400)가 동작할 때 제 1 반도체층(403) 내에 채널이 형성된다. 그리고, 소스 및 드레인 전극(404a)은 붕소 도핑된 반도체층을 LPCVD 또는 PECVD에 의해 증착한 후 패터닝하여 형성된다. 본 실시예에서 소스 및 드레인 전극(404a)은 붕소 도핑된 반도체를 이용하여 형성하였지만, 붕소 이외의 n형 또는 p형의 다른 도펀트를 도핑한 반도체를 이용하여 형성될 수 있음은 물론이다.
전술한 바와 같이, 본 발명에 따른 박막 트랜지스터 및 그의 제조 방법에 의하면, 도핑된 제 1 반도체층(403)의 바로 상부에 도핑된 제 2 반도체층(404)을 증착하여 소스 및 드레인 전극(404a)을 형성함으로써 채널 내에 도펀트를 균일하게 분포시키고, 공정 단계에서 발생할 수 있는 게이트 절연막의 손상을 줄이면서, 공정을 보다 단순화할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 및 그의 제조 방법에 의하면, 도핑된 반도체층을 이용하여 채널을 형성함으로써, 채널 내에 도펀트들이 균일하게 분포하게 되어 이동도를 향상시킬 수 있고, LDD영역을 따로 형성하지 않아도 되기 때문에 LDD영역 형성시 추가되는 공정 단계를 줄일 수 있다. 또한, 제 1 반도체층의 바로 상부에 제 2 반도체층을 증착하여 소스 및 드레인 전극을 형성함으로써, 도핑단계에서 발생할 수 있는 게이트 절연막의 손상을 없앨 수 있고, 컨택홀을 형성하는 공정 단계를 생략할 수 있다. 이와 더불어, 절연막을 증착하는 단계를 한 단계 줄임으로써 공정을 단순화할 수 있다.
Claims (10)
- (a)기판 상에 적어도 하나의 버퍼층을 형성하는 단계;(b)상기 버퍼층 상에 제 1 반도체층을 형성하는 단계;(c)상기 제 1 반도체층 상에 도핑된 제 2 반도체층을 형성하는 단계;(d)상기 제 2 반도체층을 패터닝하여 소스 및 드레인 전극을 형성하는 단계;(e)상기 소스 및 드레인 전극 상에 게이트 절연막을 형성하는 단계; 및(f)상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 (b)단계는 n 또는 p타입으로 도핑된 반도체를 LPCVD 또는 PECVD에 의해 상기 버퍼층 상에 증착하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 2 항에 있어서,상기 제 1 반도체층은 도핑된 미정질 실리콘 또는 비정질 실리콘을 사용하여 형성되는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 (c)단계는 n 또는 p타입으로 도핑된 반도체를 LPCVD 또는 PECVD에 의해 상기 제 1 반도체층의 바로 상부에 증착하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제 4 항에 있어서,상기 제 2 반도체층은 붕소로 도핑된 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서,상기 (d)단계는 상기 제 2 반도체층 상에 마스크를 이용하여 패터닝하는 공정, 에칭공정 및 스트립공정 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 기판 상에 형성된 적어도 하나의 버퍼층;버퍼층 상에 형성된 제 1 반도체층;제 1 반도체층 상에 형성된 소스 및 드레인 전극;소스 및 드레인 전극 상에 형성된 게이트 절연막; 및게이트 절연막 상에 형성된 게이트 전극을 구비하며,상기 소스 및 드레인 전극은 n 또는 p타입으로 도핑된 반도체로 형성된 박막 트랜지스터.
- 제 7 항에 있어서,상기 제 1 반도체층은 n 또는 p타입 중 상기 소스 및 드레인 전극과 서로 다 른 타입의 불순물로 도핑된 반도체로 이루어진 박막 트랜지스터.
- 제 8 항에 있어서,상기 제 1 반도체층은 n 또는 p타입으로 도핑된 미정질 실리콘 또는 비정질 실리콘으로 이루어진 박막 트랜지스터.
- 제 7 항에 있어서,상기 소스 및 드레인 전극은 붕소 도핑된 반도체로 형성된 박막 트랜지스터.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050035785A KR100645718B1 (ko) | 2005-04-28 | 2005-04-28 | 박막 트랜지스터 및 그 제조방법 |
| JP2005296698A JP2006310738A (ja) | 2005-04-28 | 2005-10-11 | 薄膜トランジスター及びその製造方法 |
| US11/361,727 US7476896B2 (en) | 2005-04-28 | 2006-02-23 | Thin film transistor and method of fabricating the same |
| CNB2006100586719A CN100511607C (zh) | 2005-04-28 | 2006-03-08 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050035785A KR100645718B1 (ko) | 2005-04-28 | 2005-04-28 | 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060113010A KR20060113010A (ko) | 2006-11-02 |
| KR100645718B1 true KR100645718B1 (ko) | 2006-11-14 |
Family
ID=37195442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050035785A KR100645718B1 (ko) | 2005-04-28 | 2005-04-28 | 박막 트랜지스터 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7476896B2 (ko) |
| JP (1) | JP2006310738A (ko) |
| KR (1) | KR100645718B1 (ko) |
| CN (1) | CN100511607C (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8101444B2 (en) | 2007-08-17 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2009071289A (ja) * | 2007-08-17 | 2009-04-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101484297B1 (ko) * | 2007-08-31 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 표시장치의 제작방법 |
| US20090090915A1 (en) | 2007-10-05 | 2009-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device having thin film transistor, and method for manufacturing the same |
| CN102244038B (zh) * | 2011-07-14 | 2013-11-20 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法以及薄膜晶体管 |
| US8703365B2 (en) | 2012-03-06 | 2014-04-22 | Apple Inc. | UV mask with anti-reflection coating and UV absorption material |
| US8823003B2 (en) | 2012-08-10 | 2014-09-02 | Apple Inc. | Gate insulator loss free etch-stop oxide thin film transistor |
| US9601557B2 (en) | 2012-11-16 | 2017-03-21 | Apple Inc. | Flexible display |
| US9600112B2 (en) | 2014-10-10 | 2017-03-21 | Apple Inc. | Signal trace patterns for flexible substrates |
| CN104576754B (zh) * | 2014-12-30 | 2018-12-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管及薄膜晶体管的制备方法 |
| CN104576756B (zh) * | 2014-12-30 | 2019-03-12 | 深圳市华星光电技术有限公司 | 薄膜晶体管及薄膜晶体管的制备方法 |
| CN105070686B (zh) * | 2015-08-20 | 2018-03-30 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板结构 |
| KR20180075733A (ko) | 2016-12-26 | 2018-07-05 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4670763A (en) | 1984-05-14 | 1987-06-02 | Energy Conversion Devices, Inc. | Thin film field effect transistor |
| US5241197A (en) * | 1989-01-25 | 1993-08-31 | Hitachi, Ltd. | Transistor provided with strained germanium layer |
| JP2781706B2 (ja) | 1991-09-25 | 1998-07-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6413805B1 (en) * | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| CN1134600A (zh) | 1995-01-13 | 1996-10-30 | 株式会社半导体能源研究所 | 制造薄膜晶体管的方法及设备 |
| JP3440291B2 (ja) | 1995-05-25 | 2003-08-25 | 独立行政法人産業技術総合研究所 | 微結晶シリコン薄膜トランジスタ |
| JPH10326837A (ja) * | 1997-03-25 | 1998-12-08 | Toshiba Corp | 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法 |
| US6696309B2 (en) * | 1998-09-25 | 2004-02-24 | Hideo Yamanaka | Methods for making electrooptical device and driving substrate therefor |
| KR20020002655A (ko) | 2000-06-30 | 2002-01-10 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시 소자의 제조방법 |
| GB0017471D0 (en) | 2000-07-18 | 2000-08-30 | Koninkl Philips Electronics Nv | Thin film transistors and their manufacture |
| KR100387122B1 (ko) * | 2000-09-15 | 2003-06-12 | 피티플러스(주) | 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법 |
| CN1195321C (zh) | 2000-10-24 | 2005-03-30 | 友达光电股份有限公司 | 薄膜晶体管平面显示器 |
| JP2002184710A (ja) * | 2000-12-18 | 2002-06-28 | Sony Corp | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 |
| JP2001210836A (ja) | 2000-12-20 | 2001-08-03 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
| US6747838B2 (en) * | 2001-02-15 | 2004-06-08 | Seagate Technology Llc | Thermal performance of an integrated amplifier in a disc drive |
| US6835954B2 (en) * | 2001-12-29 | 2004-12-28 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device |
| TW554538B (en) * | 2002-05-29 | 2003-09-21 | Toppoly Optoelectronics Corp | TFT planar display panel structure and process for producing same |
| JP2005011915A (ja) * | 2003-06-18 | 2005-01-13 | Hitachi Ltd | 半導体装置、半導体回路モジュールおよびその製造方法 |
| TWI222225B (en) * | 2003-07-24 | 2004-10-11 | Au Optronics Corp | Manufacturing method of low-temperature polysilicon thin-film transistor |
| KR20050070240A (ko) | 2003-12-30 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
-
2005
- 2005-04-28 KR KR1020050035785A patent/KR100645718B1/ko not_active IP Right Cessation
- 2005-10-11 JP JP2005296698A patent/JP2006310738A/ja active Pending
-
2006
- 2006-02-23 US US11/361,727 patent/US7476896B2/en active Active
- 2006-03-08 CN CNB2006100586719A patent/CN100511607C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060113010A (ko) | 2006-11-02 |
| CN1855393A (zh) | 2006-11-01 |
| CN100511607C (zh) | 2009-07-08 |
| JP2006310738A (ja) | 2006-11-09 |
| US20060246639A1 (en) | 2006-11-02 |
| US7476896B2 (en) | 2009-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100645718B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100667087B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| KR20080012768A (ko) | 표시장치 및 그 제조 방법 | |
| US20140374718A1 (en) | Thin film transistor and active matrix organic light emitting diode assembly and method for manufacturing the same | |
| KR20140108026A (ko) | 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법 | |
| US8278159B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
| US9159773B2 (en) | Thin film transistor and active matrix organic light emitting diode assembly | |
| US20130077012A1 (en) | Semiconductor device and method for manufacturing the same, and liquid crystal display device | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US20150060843A1 (en) | Display substrate and method of manufacturing a display substrate | |
| KR20120032273A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US7821007B2 (en) | Thin film transistor and flat panel display device | |
| KR102204755B1 (ko) | 표시 장치의 박막 트랜지스터 제조 방법 | |
| KR100946560B1 (ko) | 박막트랜지스터의 제조방법 | |
| US7696029B2 (en) | Method for forming thin film devices for flat panel displays | |
| US10510899B2 (en) | Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel | |
| KR100635067B1 (ko) | 엘디디 구조를 갖는 박막트랜지스터 및 그의 제조방법 | |
| KR100635062B1 (ko) | 유기전계발광 표시장치 | |
| KR100867921B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR101123513B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR101128100B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20040068736A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060007209A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20150132943A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR20060097235A (ko) | 발광표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |