CN1236974A - 用两个腐蚀图形制造半导体存储器件的方法 - Google Patents
用两个腐蚀图形制造半导体存储器件的方法 Download PDFInfo
- Publication number
- CN1236974A CN1236974A CN99107374A CN99107374A CN1236974A CN 1236974 A CN1236974 A CN 1236974A CN 99107374 A CN99107374 A CN 99107374A CN 99107374 A CN99107374 A CN 99107374A CN 1236974 A CN1236974 A CN 1236974A
- Authority
- CN
- China
- Prior art keywords
- mask
- polysilicon layer
- composition
- film
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000005530 etching Methods 0.000 title claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 117
- 229920005591 polysilicon Polymers 0.000 claims abstract description 117
- 238000000034 method Methods 0.000 claims abstract description 84
- 230000008569 process Effects 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000203 mixture Substances 0.000 claims description 37
- 239000012528 membrane Substances 0.000 claims description 18
- 230000015654 memory Effects 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000005001 laminate film Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 99
- 238000005516 engineering process Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
在半导体器件的制造方法中,在半导体衬底上所形成的绝缘膜上形成叠层膜,叠层膜由导电层和在导电层上所形成的绝缘层构成。利用第一掩模对叠层膜实施第一腐蚀工艺,形成用于第一栅极的第一组图形和第二组图形。然后,在第一腐蚀工艺之后淀积用于基层多晶硅膜的多晶硅层。接着,利用第二掩模对第二组的图形实施第二腐蚀工艺,形成用于第二栅极的第三组图形。
Description
本发明涉及制造半导体器件的方法，特别涉及用两个腐蚀工艺形成栅极的半导体器件的制造方法。
连同半导体集成电路的精细图形形成和高集成化，在如DRAM等半导体集成电路中的布线图形尺寸和触点尺寸被减小。此外，在触点与布线图形之间的边距(margin)被减小。结果，在触点与字线之间变得容易形成短路。因此，难以形成存储器单元。为了解决该问题，已知一种方法，该方法在存储器单元中使用基层(pad)多晶硅。
图1A-1G是用常规制造方法形成的常规半导体存储器件的剖面图。
如图1A所示，在半导体衬底51的表面上选择性地形成元件隔离膜52以分割元件形成区域。接着，在半导体衬底上形成用于栅氧化膜的氧化层53。随后，在栅氧化膜53上形成膜厚为100nm且用于栅极下电极的多晶硅层54。然后，在多晶硅层54上形成膜厚为150nm且用于栅极上电极的WSi层55。这样，形成用于字线和栅电极的栅极下电极和栅极上电极。此后，在WSi层55上形成膜厚约为200nm的掩模氧化层56。
然后，如图1B所示，在掩模氧化层56上形成用于栅极的抗蚀剂膜57。用抗蚀剂膜57作掩模，腐蚀或构图掩模氧化层56.WSi层55和多晶硅层54以形成栅电极结构。接着，用离子注入工艺通过栅极结构之间的开口部分在硅衬底中形成N型扩散层58。
然后，如图1C所示，在硅衬底51的整个表面上淀积氧化层。深腐蚀并清除氧化层，对各栅极结构形成侧壁氧化膜59，从而仅对要形成基层多晶硅区的扩散层的一部分开口。
图2表示在这种情况下用的掩模图形。并且，图3是常规半导体存储器中的布线布局图形的平面图。图3中示出元件隔离绝缘膜。栅电极结构和基层多晶硅图形。利用图2中所示的抗蚀剂掩模深腐蚀氧化层。以这种方式，可除去在周边电路部分中的氧化层和在形成基层多晶硅膜的扩散层上的氧化层。
接着，如图1E所示，在衬底51的整个表面上淀积多晶硅层60。然后，如图1F所示，形成用于多晶硅层60的抗蚀剂图形61，并腐蚀用于基层多晶硅膜的多晶硅层60。随后，如图1G所示，去除抗蚀剂图形61，从而保留基层多晶硅膜。
可是，当用上述常规方法形成基层多晶硅膜时，有在栅极之间的栅极间隔为宽的部分。为此，在多晶硅层中存在陡峭的台阶63。当存在陡峭的台阶时，在进行用于形成基层多晶硅膜的多晶硅层60的腐蚀工艺时，在侧壁附近留下部分多晶硅层。在随后的工艺中保留的部分62起掩模作用。
此外，在用于基层多晶硅膜的光刻工艺中，在进行多晶硅膜的腐蚀工艺时，由于光刻胶图形的尺寸变化和扩散层与用于基层多晶硅膜的掩模之间的位移，硅衬底可能被损伤。作为防止衬底51的损伤64的有效方法，已知腐蚀用作掩模且其侧壁氧化膜尺寸大于光刻胶图形的多晶硅层的方法。可是，在该方法中，在多晶硅层的陡峭台阶部分留下氧化膜。因此，存在多晶硅层的一部分不能被腐蚀而保留下来的问题。
在日本已审查的专利申请(JP-B-平7-105442)中公开了上述常规技术和在半导体集成电路中形成触点的方法。在该参考文献中，在字线之间的接触孔中形成接触基层。在元件隔离氧化膜上形成SOG.BPSG.TEOS的氧化膜和PECVD氧化物以使台阶最小。
本发明的目的是提供诸如带有薄和均匀的基层多晶硅膜的存储器等半导体器件的制造方法。
本发明的另一个目的是提供用简单和稳定的工艺制造半导体器件的方法。
为了实现本发明的方案，制造半导体器件的方法包括：
在半导体衬底上所形成的绝缘膜上形成叠层膜，该叠层膜包括导电层和形成在导电层上的绝缘层；
利用第一掩模对叠层膜实施第一腐蚀工艺，形成用于第一栅极的第一组图形和第二组图形；
在第一腐蚀工艺之后淀积用于基层多晶硅膜的多晶硅层；以及
利用第二掩模对第二组的图形实施第二腐蚀工艺，形成用于第二栅极的第三组图形。
最好淀积多晶硅层，使得多晶硅层基本上填充第一和第二组的相邻两个图形之间的空间。
该方法还包括：在淀积之前在第一组和第二组的各图形的侧壁上形成侧壁绝缘膜。
此外，该方法还可包括：构图多晶硅层形成基层多晶硅膜。在这种情况下，可在多晶硅层上淀积掩模绝缘膜，构图掩模绝缘膜，然后用构图的掩模绝缘膜作掩模构图多晶硅层，形成基层多晶硅膜。或代之以，在多晶硅层上淀积掩模绝缘膜，构图掩模绝缘膜，在构图的掩模绝缘膜侧壁上形成侧壁绝缘膜，然后，用带有侧壁绝缘膜的构图的掩模绝缘膜作为掩模，构图多晶硅层，形成基层多晶硅膜。
半导体器件可以是由存储器单元部分和周边电路部分构成的半导体器件，第一栅极是用于存储器单元部分的晶体管栅极，第二栅极是用于周边电路部分的晶体管栅极。
为了实现本发明的另一个方案，一种半导体器件的制造方法包括：
在半导体衬底上所形成的绝缘膜上形成叠层膜，该叠层膜包括导电层和形成在导电层上的绝缘层；
利用第一掩模对叠层膜实施第一腐蚀工艺，形成用于第一栅极的第一组图形和第二组图形；
在第一腐蚀工艺之后淀积用于基层多晶硅膜的多晶硅层；
在多晶硅层上形成氧化物掩模；
用氧化物掩模作为掩模构图多晶硅层；以及
利用第二掩模对第二组的图形实施第二腐蚀工艺，形成用于第二栅极的第三组图形。
为了实现本发明的另一个方案，一种半导体器件的制造方法包括：
在半导体衬底上所形成的绝缘膜上形成叠层膜，该叠层膜包括导电层和形成在导电层上的绝缘层；
对叠层膜实施第一腐蚀工艺，形成第一图形，以便可用待淀积的多晶硅层填充相邻两个第一图形之间的空间；以及
对一个指定的第一图形实施第二腐蚀工艺，形成第二图形。
图1A-1G是按常规制造方法的常规半导体器件的剖面图；
图2是用于图1A-1G的常规制造方法中的掩模的平面图；
图3是用于图1A-1G的常规制造方法中的另一个掩模；
图4A-4I是按本发明第一实施例的制造方法的半导体存储器11的剖面图；
图5是用本发明第一实施例的制造方法制造的半导体器件的平面图；
图6是用于本发明第一实施例的制造方法中的第一光刻胶掩模的平面图；
图7是用于本发明第一实施例的制造方法中的第二光刻胶掩模的平面图；
图8A-8J是按本发明第二实施例的制造方法制造的半导体存储器的剖面图；
图9是用本发明第二实施例的制造方法制造的半导体存储器的平面图；
图10是用于本发明第二实施例的制造方法中的第一栅极图形掩模的平面图；
图11是用于本发明第二实施例的制造方法中的掩模的平面图；
图12是按本发明第二实施例的制造方法制造的半导体存储器11的剖面图。
下面，参照附图详细说明本发明的半导体器件制造方法。
图4A-4I是本发明第一实施例的制造方法中的如存储器等半导体器件的剖面图。图5是半导体器件的平面图。
如图4A所示，在半导体衬底1的表面上选择性地形成元件隔离氧化膜2以分割元件形成区域。接着，在半导体衬底1的整个表面上形成栅氧化层3。随后，在栅氧化层3上形成膜厚为100nm且用于栅极下电极的多晶硅层4。然后，在多晶硅层4上形成膜厚为150nm且用于栅极上电极的WSi层5。多晶硅层4和WSi层5都被用于栅极的栅极下电极和栅极上电极以及字线。此后，在WSi层5上形成膜厚约为200nm的掩模氧化层6。
然后，如图4B所示，在掩模氧化层6上形成第一抗蚀剂图形7。图5是用制造方法形成的如DRAM等的半导体器件的平面图。图5中，示出元件隔离氧化膜31、栅极30、基层多晶硅膜32。在存储器单元部分(图4A中的侧区域)中的所有扩散层上形成基层多晶硅膜，并且在周边电路部分(图4A中的左侧区域)中的元件隔离氧化膜的一部分上形成基层多晶硅膜。图6是图4B中所示的第一栅极掩模图形的平面图。图6中，用许多点表示的区域是要形成栅极图形的区域。在第一栅极掩模图形中，在要形成栅极但不需要形成基层多晶硅膜的区域中留下第一抗蚀剂图形。另一方面，在要形成栅极且需要形成基层多晶硅膜的其余区域中保留用于栅极的第一抗蚀剂图形。
此后，如图4C所示，用第一抗蚀剂图形7作掩模，腐蚀并构图掩模氧化层6。然后，用构图的掩模氧化层6作掩模腐蚀和构图WSi层5和多晶硅层4，形成分别由掩模氧化层6，栅极上电极5和栅极下电极4构成的栅极结构。此时，用第一抗蚀剂图形7作掩模，顺序腐蚀掩模氧化层6,WSi层5和多晶硅层4。按这种方式，在要形成基层多晶硅膜的区域中形成栅极之间的开口部分。在栅极结构之间的最大间隔最好等于或小于0.3μm。
接着，用离子注入工艺通过开口部分在硅衬底中形成N型扩散层8。然后，如图4D所示，在衬底的整个表面上淀积氧化层，并进行深腐蚀工艺，在已形成的栅极结构的侧壁上形成侧壁氧化膜9。此后，如图4E所示，在衬底的整个表面上淀积膜厚在100-150nm的范围内且用于基层多晶硅膜的多晶硅层10。由于如上所述在栅极结构之间的最大间隔等于或小于0.3μm，因而栅极多晶硅层10可基本上填充开口部分。
此后，如图4F所示，在多晶硅层10上形成预定形状的抗蚀剂图形21。然后，用抗蚀剂图形21作掩模腐蚀多晶硅层10，在存储器单元部分和周边电路部分的一部分中形成基层多晶硅膜。
然后，如图4G所示，在衬底上形成第二栅极抗蚀剂图形11。图7是第二栅极抗蚀剂图形11的平面图。图7中，用许多点表示的区域是要在随后的腐蚀工艺中受保护的区域。
接着，如图4H所示，用第二栅极图形11作掩模腐蚀周边电路部分中的栅极结构的一部分，以便形成新的栅极结构。也就是说，用第二栅极图形11作掩模依次腐蚀掩模氧化膜6，栅极上电极5和栅极下电极4。以这种方式，可形成用于半导体存储器的所有栅极结构和基层多晶硅膜。
图4I表示半导体存储器的存储器单元的剖面图。除图4H所示的结构外，在周边电路部分中还形成用于晶体管的LDD结构30和N型扩散层31。在基层多晶硅膜上形成第一层间绝缘膜12，并形成位接触点13和位线14。在形成第二层间绝缘膜15之后，形成电容器接触点16和电容器下电极17。在电容器下电极上形成电容器介质膜18和电容器上电极19，然后形成第三层间绝缘膜20。
如上所述，栅极光刻工艺被分成两个子工艺。因此，当形成基层多晶硅膜时不产生任何多晶硅层的台阶，并可简化光刻工艺和腐蚀工艺。
图8A-8J是本发明第二实施例的制造方法中的半导体器件的剖面图。图9是半导体器件的平面图。应该指出，与第一实施例相同的部件被分别标以与第一实施例中标号相同的标号。
如图8A所示，在半导体衬底1的表面上选择性地形成元件隔离膜2以分割元件形成区域。接着，在半导体衬底1的整个表面上形成栅氧化层3。随后，在栅氧化层3上形成膜厚为100nm且用于栅极下电极的多晶硅层4。然后，在多晶硅层4上形成膜厚为150nm且用于栅极上电极的WSi层5。由栅极下电极和栅极上电极构成字线。此后，在WSi层5上形成膜厚约为200nm的掩模氧化层6。
然后，如图8B所示，利用第一栅极图形掩模，在掩模氧化层6上形成抗蚀剂图形7。图9是用第二实施例的制造方法形成的如DRAM等半导体器件的平面图。图9中，示出元件隔离氧化膜31、栅极30、基层多晶硅膜32。在存储器单元部分(图8A中的右侧)中的所有扩散层上形成基层多晶硅膜，并且在周边电路部分(图8A中的左侧)中局部形成基层多晶硅膜。图10是在图8B的工艺中使用的第一栅极掩模图形的平面图。图10中，用许多点表示的区域是要形成栅极图形的区域。在要形成用于基层多晶硅膜的开口的区域中去除抗蚀剂图形。
此后，如图8C所示，用第一抗蚀剂图形7作掩模，腐蚀并构图掩模氧化层6。然后，用构图的掩模氧化层6作掩模，除栅极氧化层3之外，腐蚀WSi层5和多晶硅层4。以这种方式，形成有掩模氧化层6，栅极上电极5和栅极下电极4的栅电极。此时，用抗蚀剂图形7作掩模，顺序腐蚀掩模氧化层6,WSi层5和多晶硅层4。按这种方式，在要形成基层多晶硅膜的区域中形成栅电极之间的开口部分，使得栅电极结构之间的最大间隔等于或小于0.3μm。接着，用离子注入工艺通过开口部分在硅衬底中形成N型扩散层8。
然后，如图8D所示，在衬底的整个表面上淀积氧化层，并进行深腐蚀工艺，在各栅极的侧壁上形成侧壁氧化膜9。此后，如图8E所示，在衬底的整个表面上顺序淀积用于基层多晶硅膜的多晶硅层10和掩模氧化层22。多晶硅层10的膜厚在100-150nm的范围内。因此，多晶硅层10可基本上填充开口部分。
此后，如图8F所示，在掩模氧化层22上形成预定形状的抗蚀剂图形21。然后，用抗蚀剂图形21作掩模腐蚀和构图掩模氧化层22。接着，如图8G所示，在衬底的整个表面上淀积氧化层，然后进行深腐蚀工艺，在构图的掩模氧化层22的侧壁上形成侧壁氧化膜23。
接着，如图8H所示，用氧化膜22和23作掩模构图基层多晶硅层10。在该实施例中，采用带有侧壁氧化膜23的氧化膜22。可是，仅仅氧化膜可使用。
此后，如图8I所示，基于使用第二栅极图形掩模形成的抗蚀剂图形11构图已形成如图8C所示的第一栅极图形的一部分。图11表示第二栅极图形掩模的平面图。图中用许多点表示的区域表示要形成抗蚀剂图形11的区域。要构图的第一栅极图形的部分是没有基层多晶硅膜的栅极。
然后，如图8J所示，用抗蚀剂膜11作掩模顺序腐蚀掩模氧化膜6，栅极上电极5和栅极下电极4。这样，可形成栅电极和基层多晶硅膜。
图12表示半导体存储器的存储器单元的剖面图。除图8J所示的结构外，还形成用于周边电路中晶体管的LDD结构30和N型扩散层31。在基层多晶硅膜上形成第一层间绝缘膜12，并形成位(bit)接触点13和位线14。在形成第二层间绝缘膜15之后，形成电容器接触点16和电容器下电极17。在电容器下电极上形成电容器介质膜18和电容器上电极19，然后形成第三层间绝缘膜20。
按这种方式，在制造半导体器件中，当腐蚀基层多晶硅膜时不存在残留部分。此外，可增加基层多晶硅膜与接触点之间的边距(margin)和基层多晶硅膜与扩散层之间的边距。
如上所述，按照本发明的半导体器件制造方法，栅极光刻工艺被分成两个子工艺。因此，当形成基层多晶硅膜时有带有少量开口部分的许多平坦表面的栅极，并且光刻工艺和腐蚀工艺变得容易。此外，根据存储器单元之间的间隔可大致调整在形成基层多晶硅膜的栅极之间的栅极间隔。因此，可仅根据形成膜时的膜厚决定基层多晶硅膜的膜厚。
Claims (19)
1．一种半导体器件的制造方法，包括：
在半导体衬底上形成叠层膜，所述叠层膜包括导电层和形成在所述导电层上的绝缘层；
利用第一掩模对所述叠层膜实施第一腐蚀工艺，形成用于第一栅极的第一组图形和第二组图形；
在所述第一腐蚀工艺之后淀积用于基层多晶硅膜的多晶硅层；以及
利用第二掩模对所述第二组的所述图形实施第二腐蚀工艺，形成用于第二栅极的第三组图形。
2．根据权利要求1所述的方法，其特征在于，所述淀积包括淀积所述多晶硅层，使得所述多晶硅层基本上填充所述第一和第二组的相邻两个所述图形之间的空间。
3．根据权利要求1所述的方法，还包括：在所述淀积之前，在所述第一组和第二组的各所述图形的侧壁上形成侧壁绝缘膜。
4．根据权利要求1-3任一项所述的方法，还包括：构图所述的多晶硅层，形成所述基层多晶硅膜。
5．根据权利要求4所述的方法，其特征在于，所述构图所述多晶硅层包括：
在所述多晶硅层上淀积掩模绝缘膜；
构图所述掩模绝缘膜；以及
用构图的掩模绝缘膜作掩模构图所述多晶硅层，形成所述基层多晶硅膜。
6．根据权利要求4所述的方法，其特征在于，所述构图所述多晶硅层包括：
在所述多晶硅层上淀积掩模绝缘膜；
构图所述掩模绝缘膜；
在构图的掩模绝缘膜侧壁上形成侧壁绝缘膜；以及
用带有侧壁绝缘膜的构图的掩模绝缘膜作为掩模，构图所述多晶硅层，形成所述基层多晶硅膜。
7．根据权利要求1-3中任一项所述的方法，其特征在于，所述半导体器是由存储器单元部分和周边电路部分构成的半导体器件，所述第一栅极是用于所述存储器单元部分的晶体管的栅极，所述第二栅极是用于所述周边电路部分的晶体管的栅极。
8．一种半导体器件的制造方法，包括：
在半导体衬底上所形成的绝缘膜上形成叠层膜，所述叠层膜包括导电层和在所述导电层上所形成的绝缘层；
利用第一掩模对所述叠层膜实施第一腐蚀工艺，形成用于第一栅极的第一组图形和第二组图形；
在所述第一腐蚀工艺之后淀积用于基层多晶硅膜的多晶硅层；
在所述多晶硅层上形成氧化物掩模；
用所述氧化物掩模作为掩模构图所述多晶硅层；以及
利用第二掩模对所述第二组的所述图形实施第二腐蚀工艺，形成用于第二栅极的第三组图形。
9．根据权利要求8所述的方法，其特征在于，所述淀积包括：淀积多晶硅层，使得所述多晶硅层基本上填充所述第一和第二组的相邻两个所述图形之间的空间。
10．根据权利要求8所述的方法，还包括：在所述第一组和第二组的各所述图形的侧壁上形成侧壁绝缘膜。
11．根据权利要求8所述的方法，还包括：构图所述的多晶硅层，形成所述基层多晶硅膜。
12．根据权利要求8-11中任一项所述的方法，其特征在于，所述形成氧化物掩模包括：
在所述多晶硅层上淀积掩模绝缘膜；和
构图所述掩模绝缘膜，以便用构图的掩模绝缘膜作掩模，构图所述多晶硅层。
13．根据权利要求8-11中任一项所述的方法，其特征在于，所述形成氧化物掩模包括：
在所述多晶硅层上淀积掩模绝缘膜；
构图所述掩模绝缘膜；以及
在构图的掩模绝缘膜侧壁上形成侧壁绝缘膜。
14．一种半导体器件的制造方法，包括：
在半导体衬底上所形成的绝缘膜上形成叠层膜，所述叠层膜包括导电层和在所述导电层上所形成的绝缘层；
对所述叠层膜实施第一腐蚀工艺，形成第一图形，以便可用待淀积的多晶硅层填充所述第一图形的相邻两个图形之间的空间；以及
对一个指定的所述第一图形实施第二腐蚀工艺，形成第二图形。
15．根据权利要求14所述的方法，其特征在于，所述半导体器是由存储器单元部分和周边电路部分构成的半导体器件，所述第一栅极是用于所述存储器单元部分的晶体管的栅极，所述第二栅极是用于所述周边电路部分的晶体管的栅极。
16．根据权利要求14所述的方法，还包括：在所述第一图形的各图形的侧壁上形成侧壁绝缘膜。
17．根据权利要求14-16中任一项所述的方法，还包括：
淀积所述多晶硅层；和
构图所述的多晶硅层，形成基层多晶硅膜。
18．根据权利要求17所述的方法，其特征在于，所述构图包括：
在所述多晶硅层上淀积掩模绝缘膜；和
构图所述掩模绝缘膜。
19．根据权利要求17所述的方法，其特征在于，所述构图包括：
在所述多晶硅层上淀积掩模绝缘膜；
构图所述掩模绝缘膜；以及
在构图的掩模绝缘膜的侧壁上形成侧壁绝缘膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10143540A JPH11340436A (ja) | 1998-05-25 | 1998-05-25 | 半導体記憶装置の製造方法 |
| JP143540/98 | 1998-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1236974A true CN1236974A (zh) | 1999-12-01 |
Family
ID=15341136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99107374A Pending CN1236974A (zh) | 1998-05-25 | 1999-05-18 | 用两个腐蚀图形制造半导体存储器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6184145B1 (zh) |
| JP (1) | JPH11340436A (zh) |
| KR (1) | KR100341159B1 (zh) |
| CN (1) | CN1236974A (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319166B1 (ko) * | 1999-12-28 | 2001-12-29 | 박종섭 | 반도체소자의 금속배선 형성방법 |
| JP2002343777A (ja) * | 2001-03-12 | 2002-11-29 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4543383B2 (ja) | 2005-02-16 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| JP2007066958A (ja) * | 2005-08-29 | 2007-03-15 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2007134632A (ja) | 2005-11-14 | 2007-05-31 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP4470182B2 (ja) | 2006-08-25 | 2010-06-02 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP5319247B2 (ja) * | 2008-11-14 | 2013-10-16 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053349A (en) * | 1976-02-02 | 1977-10-11 | Intel Corporation | Method for forming a narrow gap |
| JPH07105442A (ja) | 1993-09-30 | 1995-04-21 | Sanyo Electric Co Ltd | 自動販売機の商品搬出装置 |
| BE1007768A3 (nl) * | 1993-11-10 | 1995-10-17 | Philips Electronics Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting en halfgeleiderinrichting vervaardigd met een dergelijke werkwijze. |
| US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5811329A (en) * | 1996-06-03 | 1998-09-22 | Micron Technology, Inc. | Method of forming CMOS circuitry including patterning a layer of conductive material overlying field isolation oxide |
-
1998
- 1998-05-25 JP JP10143540A patent/JPH11340436A/ja active Pending
-
1999
- 1999-05-07 US US09/306,802 patent/US6184145B1/en not_active Expired - Fee Related
- 1999-05-18 CN CN99107374A patent/CN1236974A/zh active Pending
- 1999-05-24 KR KR1019990018681A patent/KR100341159B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100341159B1 (ko) | 2002-06-20 |
| KR19990088511A (ko) | 1999-12-27 |
| US6184145B1 (en) | 2001-02-06 |
| JPH11340436A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| CN1157763C (zh) | 在半导体器件中形成自对准接触的方法 | |
| CN1103123C (zh) | 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺 | |
| CN1097307C (zh) | 半导体器件的制造方法 | |
| CN1520610A (zh) | 新型动态随机存取存储器存取晶体管 | |
| CN1518100A (zh) | 半导体器件及其制造方法 | |
| CN1098821A (zh) | 高集成度半导体器件的制造方法 | |
| CN1230026A (zh) | 带有竖直晶体管和掩埋字线的半导体器件 | |
| CN1317769C (zh) | 半导体存储器件及其制造方法 | |
| CN1149679C (zh) | 半导体存储器件及其制造方法 | |
| CN1293638C (zh) | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 | |
| CN1143377C (zh) | 具有高ε介电材料或铁电材料的电容器及其制造方法 | |
| CN100336170C (zh) | 形成半导体器件的电容器的方法 | |
| CN1835208A (zh) | 制造半导体器件的方法 | |
| CN1287431C (zh) | 用于制造半导体器件的方法 | |
| CN1507034A (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| CN1140927C (zh) | 存储单元的制法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1630040A (zh) | 制造凹式栅极结构的方法 | |
| CN1104054C (zh) | 半导体存储器件及其制造方法 | |
| CN1229861C (zh) | 在高低拓朴区域上形成布线层的方法和集成电路 | |
| CN1309041C (zh) | 内存组件的位线与位线接触窗的制造方法 | |
| CN1118935A (zh) | 用于制造半导体器件叠层电容器的方法 | |
| CN1202569C (zh) | 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法 | |
| CN1490871A (zh) | 具有柱型帽盖层的半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030403 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030403 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |