CN111710662B - 一种通用多裸片硅堆叠互连结构 - Google Patents

一种通用多裸片硅堆叠互连结构 Download PDF

Info

Publication number
CN111710662B
CN111710662B CN202010620259.1A CN202010620259A CN111710662B CN 111710662 B CN111710662 B CN 111710662B CN 202010620259 A CN202010620259 A CN 202010620259A CN 111710662 B CN111710662 B CN 111710662B
Authority
CN
China
Prior art keywords
silicon
die
chip
dies
connection point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010620259.1A
Other languages
English (en)
Other versions
CN111710662A (zh
Inventor
范继聪
徐彦峰
单悦尔
闫华
陈波寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
Wuxi Zhongwei Yixin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei Yixin Co Ltd filed Critical Wuxi Zhongwei Yixin Co Ltd
Priority to CN202010620259.1A priority Critical patent/CN111710662B/zh
Publication of CN111710662A publication Critical patent/CN111710662A/zh
Application granted granted Critical
Publication of CN111710662B publication Critical patent/CN111710662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种通用多裸片硅堆叠互连结构，涉及半导体技术领域，该通用多裸片硅堆叠互连结构包括基板及其上的硅连接层以及按二维堆叠方式层叠排布在硅连接层上的若干个裸片，裸片内置有专门的用于信号引出的硅堆叠连接点并通过RDL层连接到连接点引出端，裸片信号经由硅堆叠连接点引出至连接点引出端，连接点引出端再通过硅连接层内的两个方向的跨裸片连线即可连接到其他裸片；该结构中裸片之间的互连方式更灵活，可以快速实现不同***级封装，且无需占用裸片的输入输出端口，连接通道不受输入输出端口的数量限制，具有高连通度、高速、稳定、低功耗和小型化的特点。

Description

一种通用多裸片硅堆叠互连结构
技术领域
本发明涉及半导体技术领域，尤其是一种通用多裸片硅堆叠互连结构。
背景技术
随着集成电路制造工艺水平的不断提高，芯片规模不断增加，将越来越多的功能模块集成到一个芯片内，形成***单芯片SOC(System on Chip)，这样可以提高整个***的可靠性。但是随着集成电路工艺达到10nm节点以下，流片成本急剧增加，而且SOC不容易集成一些诸如MEMS或者光学器件，这时就出现了***化封装SIP(System in a Package)技术，从封装的立场出发，对不同芯片进行并排或叠加的封装方式，将多个具有不同功能的有源电子元件与可选无源器件优先组装到一起，实现一定功能的单个标准封装件。SIP是从封装的角度，将多款裸芯片封装在一起，芯片间通过输入输出端口实现连接，连接通道受输入输出端口数量限制，且占用大量输入输出接口，存在功耗大、速度低的缺点。
目前也有部分专利提出了通过硅堆叠互连技术(SSI)来进行芯片互连设计的方法，比如申请号为2016800598883的专利提出了一种无中介层的叠式裸片互连，采用多个分立的互连裸片实现相邻两个裸片的信号互连；再比如申请号为2017800501825的专利提出了一种用于硅堆叠互连技术集成的独立接口，其采用整片中介层作为互连载具实现相邻两个IC管芯的信号互连。但上述两件专利受限于芯片本身以及结构设计的缺陷，都仅能将并排设置的相邻两个IC管芯互连，同时仅能实现单一方向的信号互连，因此实际应用时结构的局限性很大，难以满足大规模集成电路的复杂电路要求。
发明内容
本发明人针对上述问题及技术需求，提出了一种通用多裸片硅堆叠互连结构，本发明的技术方案如下：
一种通用多裸片硅堆叠互连结构，该互连结构包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个裸片，若干个裸片按照二维堆叠方式排布在硅连接层上，硅连接层覆盖所有的裸片；
每个裸片中包括电路模块、硅堆叠连接点、连接点引出端以及输入输出端口，电路模块连接至硅堆叠连接点和输入输出端口，裸片内的硅堆叠连接点通过重布线层内的连接线与相应的连接点引出端相连；
每个裸片中的连接点引出端通过硅连接层内的跨裸片连线与其他裸片中相应的连接点引出端相连，每个裸片可通过硅连接层内的跨裸片连线与其他任意一个裸片相连；连通各个裸片的跨裸片连线在硅连接层内沿着第一方向和第二方向交叉布置，第一方向和第二方向在水平方向上相互垂直；裸片内的输入输出端口通过硅连接层上的硅通孔连接至基板。
其进一步的技术方案为，每个裸片中的连接点引出端沿着第一方向和第二方向按行列结构布设。
其进一步的技术方案为，每个裸片中沿着第一方向布设有若干行连接点引出端，和/或，沿着第二方向布设有若干列连接点引出端。
其进一步的技术方案为，每个裸片中沿着第一方向布设有若干行连接点引出端，包括：
每个裸片中沿着第一方向按相同的间隔均匀布设有若干行连接点引出端；或者，每个裸片中沿着第一方向随机布设有若干行连接点引出端。
其进一步的技术方案为，连通各个裸片的跨裸片连线在硅连接层内分层布置。
其进一步的技术方案为，对于通过跨裸片连线相连的任意两个裸片：
两个裸片在第一方向上位于同一行但在第二方向上位于不同列，且两个裸片相邻或通过至少一个裸片间隔；
或者，两个裸片在第二方向上位于同一列但在第一方向上位于不同行，且两个裸片相邻或通过至少一个裸片间隔；
或者，两个裸片在第一方向上位于不同行且在第二方向上位于不同列。
其进一步的技术方案为，若干个裸片根据各个裸片的形状和面积排布在硅连接层上；和/或，若干个裸片根据各个裸片的芯片功能排布在硅连接层上。
其进一步的技术方案为，每个裸片上生长有凸球，裸片上的连接点引出端连接至凸球，各个裸片上的凸球连接至硅连接层的一侧表面，硅连接层的另一侧表面生长有凸球，硅连接层上的凸球连接至基板，硅连接层中形成有连通裸片和基板的硅通孔。
其进一步的技术方案为，至少一个裸片为处理器芯片，处理器芯片包括Processor芯片如ARM芯片或RISC-V芯片中的至少一种；
和/或，至少一个裸片为DSP芯片；
和/或，至少一个裸片为AI芯片；
和/或，至少一个裸片为存储芯片，存储芯片包括SRAM、DRAM、ROM、FLASH、MRAM和RRAM中的至少一种；
和/或，至少一个裸片为数据转换芯片，数据转换芯片包括模数转换芯片和数模转换芯片中的至少一种；
和/或，至少一个裸片为射频芯片；
和/或，至少一个裸片包含HBM、RAMBUS或NOC接口；
和/或，至少一个裸片包含PCIE、Ethernet MAC、XUAI、SONET/SDH或INTERLAKEN接口。
本发明的有益技术效果是：
1、本申请的通用多裸片硅堆叠互连结构包含基板、硅连接层和若干个裸片，硅连接层覆盖所有的裸片，且硅连接层内部根据电路需要在全局或部分区域布设有两个方向的多层跨裸片连线，因此每个裸片可以通过硅连接层的跨裸片连线与任意一个其他裸片相连，使得这若干个裸片通过硅连接层内部的沿着两个方向设置的跨裸片连线实现二维互连通信，裸片之间的互连方式更灵活，可以快速实现不同***级封装。
2、裸片之间通过硅连接层实现互连时，通过裸片内部专用的硅堆叠连接点实现信号引出和互连，无需占用裸片的输入输出端口，连接通道不受输入输出端口的数量限制，且具有高连通度、高速、稳定、低功耗和小型化的特点。
附图说明
图1是本申请的通用多裸片硅堆叠互连结构的截面示意图。
图2是图1中的部分结构放大图。
图3是本申请的通用多裸片硅堆叠互连结构的俯视方向二维示意图。
图4是本申请中的裸片内部硅堆叠连接点与电路模块之间的连接示意图。
图5是本申请中的裸片上的连接点引出端的结构示意图。
图6是本申请中的裸片之间通过连接点引出端形成的互连结构的二维示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请提供了一种通用多裸片硅堆叠互连结构，图1是本申请的互连结构的截面示意图，图2是图1中部分结构的放大图，图3是图1对应的俯视示意图。该通用多裸片硅堆叠互连结构包括从下至上依次层叠设置的基板1、硅连接层2和若干个裸片，比如在图1-3示出的结构包含6个裸片，分别以裸片1-6表示。在实际实现时，该通用多裸片硅堆叠互连结构还包括封装在基板1、硅连接层2和裸片外部的用于保护各个组件的封装外壳，以及还包括与基板相连的用于信号引出的管脚等，图1和2中未详细示出这些常规结构。
本申请的互连结构中包含多个裸片，这多个裸片均层叠设置在同一个硅连接层2上，且这多个裸片在硅连接层2上按照二维堆叠方式排布，也即在水平面上沿着横、纵两个方向排布，如图3所示。这多个裸片在硅连接层2可以根据实际需要合理布局，可以根据各个裸片的形状和面积紧凑排布在硅连接层2上使得整个互连结构的整体面积较小；也可以根据各个裸片的芯片功能排布在硅连接层上使得整个裸片之间的互连性能较好。
硅连接层2内部布设有跨裸片连线3，跨裸片连线3分布在硅连接层2的全部区域或部分区域，且同时硅连接层2覆盖所有的裸片，因此每个裸片都可以根据电路需要通过跨裸片连线3连接到任意一个其他的裸片，裸片之间的电路互连在空间上几乎不受限，灵活性远好于背景技术中提及的两篇专利的结构。硅连接层2的内部布设的跨裸片连线3沿着第一方向和第二方向交叉布置，第一方向和第二方向在水平方向上相互垂直，实际即为与裸片排布结构相匹配的横、纵两个方向。因此每个裸片可以通过两个方向上的跨裸片连线3同时与第一方向和第二方向上的其他裸片相连，从而使得多个裸片之间构成了二维互连结构，具体的，对于通过跨裸片连线相连的任意两个裸片具有如下几种情况：
1、这两个裸片在第一方向上位于同一行但在第二方向上位于不同列，且这两个裸片相邻，比如图3中的裸片1和裸片2之间、裸片2与裸片3之间、裸片4与裸片5之间等等均为这种结构，这两个裸片通过第一方向的跨裸片连线3互连。
2、这两个裸片在第一方向上位于同一行但在第二方向上位于不同列，且这两个裸片通过至少一个裸片间隔，比如图3中的裸片1和裸片3之间即为这种结构，这两个被裸片2所间隔的裸片通过第一方向的跨裸片连线3互连。同理，裸片4与裸片6之间也属于这一结构。
3、这两个裸片在第二方向上位于同一列但在第一方向上位于不同行，且这两个裸片相邻，比如图3中的裸片1与裸片4之间、裸片2与裸片5之间等等即为这种结构，这两个裸片通过第二方向的跨裸片连线3互连。
4、这两个裸片在第二方向上位于同一列但在第一方向上位于不同行，且这两个裸片通过至少一个裸片间隔，这种结构与上述第2种情况类似，本申请未详细给出示意图。
5、这两个裸片在第一方向上位于不同行且在第二方向上位于不同列，这两个裸片同时通过两个方向上的跨裸片连线3相连，比如图3中裸片1和裸片6之间即为这种结构。
需要说明的是，图3将间隔裸片之间的跨裸片连线显示为跨过中间的裸片的表面，比如裸片1和裸片3之间的跨裸片连线跨过裸片2的表面，但这仅是为了方便示意连接关系，实际所有的跨裸片连线3都是在硅连接层2内部的，如图1和2所示。跨裸片连线3在硅连接层2内分层交叉布置，同一方向的跨裸片连线3之间以及不同方向的跨裸片连线3之间都可以分层交叉布置，使得跨裸片连线3之间互不影响。需要说明的是，虽然本申请请求保护这种二维堆叠方式排布结构，但该技术方案对于一维堆叠方式排布结构同样是适用的，只不过此时硅连接层2内部仅有一个方向(横向或纵向)有跨裸片连线3。硅连接层2的制造工艺可与裸片不同，且硅连接层2内部仅有多层金属线构成的跨裸片连线3而不具备有源器件，因此易于制作且成本较低。
本申请中的裸片相较于常规的裸片不同，常规的裸片主要包括电路模块及其相连的输入输出端口，而本申请的裸片在此基础上还在裸片内置了专用于信号引出的硅堆叠连接点4，硅堆叠连接点4也连接至电路模块用于将电路模块的电路信号引出，硅堆叠连接点4根据电路需要可以设置在裸片内部的任意位置，图4以硅堆叠连接点4按列排布为例，实际没有这种限制。
另外，本申请中的裸片中还包括与硅堆叠连接点4相对应的连接点引出端5，连接点引出端5通常根据堆叠互连需要沿着第一方向和第二方向按行列结构布设，结构示意图可以参考图5所示。裸片内的硅堆叠连接点4通过重布线层(RDL层)内的连接线与相应的连接点引出端5相连，如图2所示。由此结构，裸片的裸片信号已经由硅堆叠连接点4连接到了连接点引出端5。连接点引出端5再通过硅连接层2内的跨裸片连线3即可连接到其他裸片中相应的连接点引出端，实现裸片之间的互连。具体的，裸片上生长有微凸球，连接点引出端5通过微凸球与硅连接层2连接并通过硅连接层2内部的跨裸片连线3连接至其他裸片，图2可以看出裸片底部的微凸球结构，本申请不再详细标示。而由于裸片沿着第一方向和第二方向均设置有连接点引出端5，因此裸片可以利用两个方向上的连接点引出端5结合两个方向上的跨裸片连线3在二维方向上与其他裸片相连，请参考图6所示的示意图。
另外为了实现更高的连通带宽可以布设多行/多列连接点引出端5，也即每个裸片中沿着第一方向布设有若干行连接点引出端5，和/或，沿着第二方向布设有若干列连接点引出端5，从而实现多行多列的高效二维级联。沿着每个方向布设多行/多列连接点引出端5时，可以是间隔均匀布设，也可以是随机布设。
需要说明的是，本申请采用了如上所述的内置专用的硅堆叠连接点的裸片，通过独立的硅堆叠连接点进行信号引出和裸片互连。但该结构同样兼容常规裸片，此时裸片内的输入输出端口直接通过硅连接层2进行信号引出和裸片互连，但本申请这种采用硅堆叠连接点互连的结构相比直接采用输入输出端口互连的结构具有更高带宽、更低延迟、更小功耗等优点。
请参考图1和2，硅连接层2层叠设置在基板1上，具体的，硅连接层2远离裸片的一侧生长有微凸球，硅连接层2通过微凸球连接基板1。硅连接层2上还开设有硅通孔6，裸片内的输入输出端口通过硅连接层2上的硅通孔6连接至基板1，以最终进行信号引出。
该通用多裸片硅堆叠互连结构中包括的裸片可以是一种或多种不同类型的裸片，其中：
至少一个裸片为处理器芯片，处理器芯片包括Processor芯片如ARM芯片或RISC-V芯片中的至少一种；
和/或，至少一个裸片为DSP芯片；
和/或，至少一个裸片为AI芯片；
和/或，至少一个裸片为存储芯片，存储芯片包括SRAM、DRAM、ROM、FLASH、MRAM和RRAM中的至少一种；
和/或，至少一个裸片为数据转换芯片，数据转换芯片包括模数转换芯片和数模转换芯片中的至少一种；
和/或，至少一个裸片为射频芯片；
和/或，至少一个裸片包含HBM、RAMBUS或NOC接口；
和/或，至少一个裸片包含PCIE、Ethernet MAC、XUAI、SONET/SDH或INTERLAKEN接口。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (8)

1.一种通用多裸片硅堆叠互连结构，其特征在于，所述互连结构包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个裸片，若干个裸片按照二维堆叠方式排布在所述硅连接层上，所述硅连接层覆盖所有的裸片；
每个裸片中包括电路模块、硅堆叠连接点、连接点引出端以及输入输出端口，电路模块连接至硅堆叠连接点和输入输出端口，所述裸片内的硅堆叠连接点通过重布线层内的连接线与相应的连接点引出端相连；
每个裸片中的连接点引出端通过所述硅连接层内的跨裸片连线与其他裸片中相应的连接点引出端相连，每个裸片可通过所述硅连接层内的跨裸片连线与其他任意一个裸片相连；连通各个裸片的跨裸片连线在所述硅连接层内沿着第一方向和第二方向交叉布置，所述第一方向和所述第二方向在水平方向上相互垂直；裸片内的输入输出端口通过所述硅连接层上的硅通孔连接至所述基板，连通各个裸片的跨裸片连线在所述硅连接层内分层布置。
2.根据权利要求1所述的通用多裸片硅堆叠互连结构，其特征在于，每个裸片中的连接点引出端沿着所述第一方向和第二方向按行列结构布设。
3.根据权利要求2所述的通用多裸片硅堆叠互连结构，其特征在于，每个裸片中沿着所述第一方向布设有若干行连接点引出端，和/或，沿着所述第二方向布设有若干列连接点引出端。
4.根据权利要求3所述的通用多裸片硅堆叠互连结构，其特征在于，所述每个裸片中沿着所述第一方向布设有若干行连接点引出端，包括：
每个裸片中沿着所述第一方向按相同的间隔均匀布设有若干行连接点引出端；或者，每个裸片中沿着所述第一方向随机布设有若干行连接点引出端。
5.根据权利要求1所述的通用多裸片硅堆叠互连结构，其特征在于，对于通过跨裸片连线相连的任意两个裸片：
所述两个裸片在所述第一方向上位于同一行但在所述第二方向上位于不同列，且所述两个裸片相邻或通过至少一个裸片间隔；
或者，所述两个裸片在所述第二方向上位于同一列但在所述第一方向上位于不同行，且所述两个裸片相邻或通过至少一个裸片间隔；
或者，所述两个裸片在所述第一方向上位于不同行且在所述第二方向上位于不同列。
6.根据权利要求1-5任一所述的通用多裸片硅堆叠互连结构，其特征在于，
若干个裸片根据各个裸片的形状和面积排布在所述硅连接层上；
和/或，若干个裸片根据各个裸片的芯片功能排布在所述硅连接层上。
7.根据权利要求1-5任一所述的通用多裸片硅堆叠互连结构，其特征在于，
每个所述裸片上生长有凸球，裸片上的连接点引出端连接至凸球，各个裸片上的凸球连接至所述硅连接层的一侧表面，所述硅连接层的另一侧表面生长有凸球，所述硅连接层上的凸球连接至所述基板，所述硅连接层中形成有连通所述裸片和所述基板的硅通孔。
8.根据权利要求1-5任一所述的通用多裸片硅堆叠互连结构，其特征在于，
至少一个裸片为处理器芯片，所述处理器芯片包括Processor芯片如ARM芯片或RISC-V芯片中的至少一种；
和/或，至少一个裸片为DSP芯片；
和/或，至少一个裸片为AI芯片；
和/或，至少一个裸片为存储芯片，所述存储芯片包括SRAM、DRAM、ROM、FLASH、MRAM和RRAM中的至少一种；
和/或，至少一个裸片为数据转换芯片，所述数据转换芯片包括模数转换芯片和数模转换芯片中的至少一种；
和/或，至少一个裸片为射频芯片；
和/或，至少一个裸片包含HBM、RAMBUS或NOC接口；
和/或，至少一个裸片包含PCIE、Ethernet MAC、XUAI、SONET/SDH或INTERLAKEN接口。
CN202010620259.1A 2020-07-01 2020-07-01 一种通用多裸片硅堆叠互连结构 Active CN111710662B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010620259.1A CN111710662B (zh) 2020-07-01 2020-07-01 一种通用多裸片硅堆叠互连结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010620259.1A CN111710662B (zh) 2020-07-01 2020-07-01 一种通用多裸片硅堆叠互连结构

Publications (2)

Publication Number Publication Date
CN111710662A CN111710662A (zh) 2020-09-25
CN111710662B true CN111710662B (zh) 2022-03-22

Family

ID=72544347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010620259.1A Active CN111710662B (zh) 2020-07-01 2020-07-01 一种通用多裸片硅堆叠互连结构

Country Status (1)

Country Link
CN (1) CN111710662B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113301717A (zh) * 2021-05-21 2021-08-24 维沃移动通信有限公司 电路板结构以及电子设备
CN114996201B (zh) * 2022-07-28 2022-09-30 沐曦科技(成都)有限公司 一种基于Die互连的路由***
CN117954426A (zh) * 2022-10-31 2024-04-30 上海嘉楠捷思信息技术有限公司 芯片及其制造、封装方法
CN116303191B (zh) * 2023-05-15 2023-09-15 芯耀辉科技有限公司 一种晶片到晶片接口互联的方法、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350595A (zh) * 2012-07-17 2015-02-11 华为技术有限公司 克服分划板区域限制的大型硅中介板
CN106206557A (zh) * 2015-05-25 2016-12-07 华亚科技股份有限公司 硅中介层
CN109564914A (zh) * 2016-08-15 2019-04-02 赛灵思公司 用于堆叠硅互连(ssi)技术集成的独立接口
CN110010510A (zh) * 2017-12-19 2019-07-12 恩智浦有限公司 多管芯阵列装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350595A (zh) * 2012-07-17 2015-02-11 华为技术有限公司 克服分划板区域限制的大型硅中介板
CN106206557A (zh) * 2015-05-25 2016-12-07 华亚科技股份有限公司 硅中介层
CN109564914A (zh) * 2016-08-15 2019-04-02 赛灵思公司 用于堆叠硅互连(ssi)技术集成的独立接口
CN110010510A (zh) * 2017-12-19 2019-07-12 恩智浦有限公司 多管芯阵列装置

Also Published As

Publication number Publication date
CN111710662A (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
CN111710662B (zh) 一种通用多裸片硅堆叠互连结构
US7888806B2 (en) Electrical connections for multichip modules
CN111710663B (zh) 一种多裸片硅堆叠互连结构fpga
CN111755437B (zh) 利用硅连接层形成片上网络的fpga装置
US11302674B2 (en) Modular stacked silicon package assembly
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
KR20160090706A (ko) 협폭 인터포저를 갖는 반도체 패키지
US11158621B2 (en) Double side mounted large MCM package with memory channel length reduction
CN113410223B (zh) 芯片组及其制造方法
CN114902404A (zh) 多芯片堆叠器件
US20120049361A1 (en) Semiconductor integrated circuit
CN114823623A (zh) 半导体封装体
KR102671078B1 (ko) 팬 아웃 서브 패키지를 포함한 스택 패키지
KR20140028209A (ko) 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법
CN111753481B (zh) 利用有源硅连接层平衡延迟的多裸片fpga
CN111753478B (zh) 利用有源硅连接层实现内置模拟电路的多裸片fpga
CN111710661B (zh) 基于信号延迟平衡技术设计的多裸片fpga
CN111753479B (zh) 利用硅连接层集成多裸片的片上网络的多裸片fpga
CN111755435B (zh) 利用硅连接层集成hbm存储裸片的多裸片fpga
CN221201168U (zh) 封装结构
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
US20220208712A1 (en) Multi-level bridge interconnects
US20240014140A1 (en) Fan-out Wafer Level Package having Small Interposers
US20240020260A1 (en) Communication interface structure and die-to-die package
US20240120276A1 (en) Three-dimensional semiconductor integrated circuit device including inter-die interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant