CN111755435B - 利用硅连接层集成hbm存储裸片的多裸片fpga - Google Patents

利用硅连接层集成hbm存储裸片的多裸片fpga Download PDF

Info

Publication number
CN111755435B
CN111755435B CN202010620175.8A CN202010620175A CN111755435B CN 111755435 B CN111755435 B CN 111755435B CN 202010620175 A CN202010620175 A CN 202010620175A CN 111755435 B CN111755435 B CN 111755435B
Authority
CN
China
Prior art keywords
hbm
bare chip
fpga
silicon
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010620175.8A
Other languages
English (en)
Other versions
CN111755435A (zh
Inventor
徐彦峰
范继聪
单悦尔
闫华
张艳飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
Wuxi Zhongwei Yixin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Zhongwei Yixin Co Ltd filed Critical Wuxi Zhongwei Yixin Co Ltd
Priority to CN202010620175.8A priority Critical patent/CN111755435B/zh
Publication of CN111755435A publication Critical patent/CN111755435A/zh
Application granted granted Critical
Publication of CN111755435B publication Critical patent/CN111755435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种利用硅连接层集成HBM存储裸片的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA内部设计有源的硅连接层并在其上集成FPGA裸片和HBM存储裸片，硅连接层内部布设硅连接层互连框架，HBM存储裸片接入硅连接层互连框架，与多个网络接口和多个路由器形成HBM节点，FPGA裸片内部已有的裸片路由节点接入硅连接层互连框架与HBM节点形成更大的片上网络，HBM节点可以使用多个路由器同时与FPGA裸片内部多个裸片路由节点传输数据，该结构实现了HBM存储裸片与FPGA裸片的高效通信互联，具有高存储带宽、高数据输入输出。

Description

利用硅连接层集成HBM存储裸片的多裸片FPGA
技术领域
本发明涉及FPGA技术领域，尤其是一种利用硅连接层集成HBM存储裸片的多裸片FPGA。
背景技术
FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，广泛应用于移动通信、数据中心、导航制导和自动驾驶等领域。随着应用驱动和集成电路制造工艺的快速发展，FPGA的规模越来越大，大数据量的存储和运算对高带宽存储的需求不断增大，HBM(HighBandwidth Memory)是一款新型的内存芯片，具有大容量、高位宽的优势，FPGA支持HBM成为当前的主流趋势。
发明内容
本发明人针对上述问题及技术需求，提出了一种利用硅连接层集成HBM存储裸片的多裸片FPGA，本发明的技术方案如下：
一种利用硅连接层集成HBM存储裸片的多裸片FPGA，该多裸片FPGA包括基板、层叠设置在基板上的硅连接层、层叠设置在硅连接层上的FPGA裸片和HBM存储裸片，硅连接层覆盖所有的FPGA裸片和HBM存储裸片；
FPGA裸片内包括裸片NOC网络、硅堆叠连接模块和连接点引出端，硅堆叠连接模块内包括若干个硅堆叠连接点，裸片NOC网络包括若干个通过路由通道相连的裸片路由节点，每个裸片路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的裸片路由节点通过连接在路由器之间的路由通道相连；裸片路由节点中的路由器与硅堆叠连接点相连，硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；
硅连接层内布设有硅连接层互连框架，硅连接层互连框架包括路由器、网络接口和路由通道，相邻的路由器分别通过路由通道相连，每个路由器连接一个网络接口；
HBM存储裸片的HBM接口同时连接硅连接层互连框架中的N个网络接口，N≥2，HBM存储裸片与其相连的N个网络接口和N个路由器构成一个HBM节点；FPGA裸片上与裸片路由节点相连的连接点引出端连接到硅连接层互连框架中的路由器，HBM节点同时与FPGA裸片内的N个裸片路由节点互连通信。
其进一步的技术方案为，硅连接层内还布设有与硅连接层互连框架中的网络接口相连的FIFO，每个FIFO及其相连的网络接口和路由器构成一个中转节点，每个HBM节点通过N个中转节点同时与N个裸片路由节点互连通信。
其进一步的技术方案为，每个HBM节点将待传输数据分为N组子数据，N组子数据的位宽之和为待传输数据的位宽，N组子数据的位宽相同或不同，HBM节点通过其连接的N个路由器将N组子数据分别传输给FPGA裸片内的N个裸片路由节点；
和/或，FPGA裸片内的N个裸片路由节点分别将N组子数据通过HBM节点连接的N个路由器传输给HBM节点，HBM节点将N组子数据合并形成高位宽数据。
其进一步的技术方案为，硅连接层片上网络中的每个路由器包括5*5的全互通开关阵列及其相连的5组输入输出端口，其中一组输入输出端口连接对应的网络接口，其余4组输入输出端口分别设置在四个不同的方向，分别用于与四个方向相邻的路由器相连；各个路由器形成二维互联阵列。
本发明的有益技术效果是：
本申请的多裸片FPGA内部设计有源的硅连接层并在其上集成FPGA裸片和HBM存储裸片，硅连接层内部布设硅连接层互连框架，HBM存储裸片接入硅连接层互连框架，与多个网络接口和多个路由器形成HBM节点，FPGA裸片内部已有的裸片路由节点接入硅连接层互连框架与HBM节点形成更大的片上网络，HBM节点可以使用多个路由器同时与FPGA裸片内部多个裸片路由节点传输数据，该结构实现了HBM存储裸片与FPGA裸片的高效通信互联，具有高存储带宽、高数据输入输出。
附图说明
图1是本申请的多裸片FPGA的结构剖视图。
图2是本申请的多裸片FPGA的一种内部连接示意图。
图3是硅连接层互连框架中路由器与网络接口的连接结构示意图。
图4是本申请的多裸片FPGA的另一种内部连接示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种利用硅连接层集成HBM存储裸片的多裸片FPGA，请参考图1，该多裸片FPGA包括从下至上依次层叠设置的基板1、硅连接层2以及层层叠设置在硅连接层2上的FPGA裸片和HBM存储裸片，在实际实现时，该FPGA还包括封装在基板1、硅连接层2和FPGA裸片外部的用于保护各个组件的封装外壳，以及还包括与基板相连的用于信号引出的管脚等，图1中未详细示出这些常规结构。
本申请中的FPGA裸片与常规FPGA裸片有所不同，常规的FPGA裸片内部的逻辑资源主要包括CLB、PLBs、BRAM、DSP、PC、IOB等等，每个逻辑资源具有一个结构相同的环于该逻辑资源分布的互连资源模块(INT)，各个逻辑资源之间的水平或垂直连线皆经由INT模块相连。而本申请中的FPGA裸片内部还包括专门设计的硅堆叠连接模块LNK，每个硅堆叠连接模块内包括若干个硅堆叠连接点3，本申请中的FPGA裸片是将常规FPGA裸片中的某些常规逻辑资源替换设置成了硅堆叠连接模块。且根据信号互连需求可以对任意位置的常规逻辑资源进行替换，比如针对现有常规的Column-Based的FPGA架构为例，既可以将硅堆叠连接模块设置在CLB所在的行列结构中，也可以将硅堆叠连接模块设置在BRAM所在的行列结构中以得到本申请中的FPGA裸片。
本申请中的FPGA裸片中的每个硅堆叠连接模块也具有一个环于该硅堆叠连接模块分布的互连资源模块，因此本申请中的FPGA裸片的绕线结构可以与常规FPGA裸片保持一致，无需做改变。硅堆叠连接模块与其他各个逻辑资源之间的水平或垂直连线皆经由INT模块相连，硅堆叠连接模块LNK直接与其对应的互连资源模块INT中的互连开关相连，是互连线的一部分。硅堆叠连接模块LNK与互连开关之间根据连通度需要可以是全互连或部分互连。
本申请中的FPGA裸片还包括与内部硅堆叠连接点3对应的连接点引出端4，FPGA裸片上的硅堆叠连接点3通过重布线层(RDL层)内的顶层金属线5与相应的连接点引出端4相连，也即硅堆叠连接点3和连接点引出端4处于不同平面。连接点引出端4通常根据堆叠互连需要沿着第一方向和第二方向按行列结构布设。另外为了实现更高的连通带宽可以布设多行/多列连接点引出端4，也即每个FPGA裸片中沿着第一方向布设有若干行连接点引出端4，和/或，沿着第二方向布设有若干列连接点引出端4，从而实现多行多列的高效二维级联。沿着每个方向布设多行/多列连接点引出端4时，可以是间隔均匀布设，也可以是随机布设。硅连接层2上还开设有硅通孔6，FPGA裸片上的IOB通过硅连接层2上的硅通孔6连接至基板1，以最终进行信号引出。
每个FPGA裸片内部形成有裸片NOC网络，请参考图2，所形成的裸片NOC网络包括若干个通过路由通道相连的裸片路由节点，每个裸片路由节点包括通过网络接口(NI)相连的功能IP模块和路由器(R)，相邻的裸片路由节点通过连接在路由器R之间的路由通道相连，如图2中FPGA裸片内部路由器之间的双向互连线即为路由通道。根据实际互连需要，裸片NOC网络中需要与外部互连的裸片路由节点中的路由器与硅堆叠连接点3相连，硅堆叠连接点3通过重布线层内的顶层金属线连接相应的连接点引出端4。
硅连接层2内布设有硅连接层互连框架，请参考图2中，FPGA裸片内部结构以及HBM存储裸片的结构以虚线表示，硅连接层2内的结构以实线表示。硅连接层互连框架包括路由器(R)、网络接口(NI)和路由通道，相邻的路由器(R)分别通过路由通道相连，每个路由器R连接一个网络接口NI，图中硅连接层2内相邻路由器之间的连线即表示路由通道。在本申请中，请参考图3，每个路由器R包括5*5的全互通开关阵列(图中的Cross bar)及其相连的五组输入输出端口，该全互通开关阵列在相应的控制模块的控制下实现互连互通，Cross bar结构的具体形式以及控制方式都是常规技术，本申请不详细展开。其中一组输入输出端口连接对应的网络接口NI，其余四组输入输出端口分别设置在四个不同的方向，如图中East、South、West和North四个方向，分别用于与四个方向的相邻的路由器相连，每个方向的一组输入输出端口都可以连接到相邻路由器的任意一组输入输出端口。每组输入输出端口的输入端口处都设置有缓冲器、输出端口处都设置有寄存器。需要说明的是，硅连接层互连框架的形状没有限定、无需布设成方正结构，且无需在硅连接层2中每个晶格上都布设一个路由器，只需利用路由通道将相邻的路由器连通即可，由此如图2所示，硅连接层互连框架中相邻路由器之间的路由通道的长度可以不同。
HBM存储裸片的HBM接口同时连接硅连接层互连框架中的N个网络接口，N≥2，如图2以其同时连接三个网络接口为例，使得HBM存储裸片接入硅连接层互连框架，HBM存储裸片与其相连的N个网络接口和N个路由器构成一个HBM节点。同时，FPGA裸片上与裸片路由节点相连的连接点引出端4连接到硅连接层互连框架中的路由器。由此结构，裸片NOC网络、HBM存储裸片与硅连接层互连框架共同形成多裸片FPGA内部的更大规模的片上网络，该片上网络中包括各个通过路由通道实现双向互连的NOC节点，NOC节点包括裸片路由节点和HBM节点。
基于形成的该大规模的片上网络，每个HBM节点可以利用其内部的N个路由器同时与N个裸片路由节点互连通信：HBM节点发送数据时，每个HBM节点将待传输数据分为N组子数据，N组子数据的位宽之和为待传输数据的位宽，N组子数据的位宽相同或不同，HBM节点通过其连接的N个路由器将N组子数据分别传输给FPGA裸片中的N个裸片路由节点。HBM节点接收数据时，FPGA裸片中的N个裸片路由节点分别将N组子数据通过HBM节点连接的N个路由器传输给该HBM节点，HBM节点将N组子数据合并形成高位宽数据。通过上述过程即可以实现HBM存储裸片与FPGA裸片之间的高带宽、高数据输入输出，可以提高该多裸片FPGA的存储带宽。例如，HBM节点将256位宽的待传输数据分成4组64位宽的子数据，同时送到FPGA裸片的4个裸片路由节点。
进一步的，请参考图4，本申请的多裸片FPGA并不是单一FPGA裸片结构，而是多裸片FPGA结构，也即该多裸片FPGA内部包括若干个FPGA裸片，这多个FPGA裸片均层叠设置在同一个硅连接层2上，硅连接层2覆盖所有的FPGA裸片。这多个FPGA裸片可以在硅连接层2上沿着一维方向排布，也可以在硅连接层2上按照二维堆叠方式排布，也即在水平面上沿着横、纵两个方向排布，如图4以四个FPGA裸片在硅连接层2上二维堆叠排布为例。这多个FPGA裸片在硅连接层2可以合理布局，根据各个FPGA裸片的形状和面积紧凑排布在硅连接层2上使得整个FPGA的整体面积较小。各个FPGA裸片的结构都如上所述，则当多裸片FPGA内部包括多个FPGA裸片时，各个FPGA裸片上的与裸片路由节点相连的裸片连接点引出端4都连接到硅连接层互连框架中的路由器，则HBM节点可以与多个FPGA裸片实现上述过程的互连通信。
同时，该多裸片FPGA内部还可以包括多个HBM存储裸片，如图4以包括两个HBM存储裸片为例，每个HBM存储裸片采用上述架构接入硅连接层互连框架中形成一个HBM节点，各个HBM节点均可以与FPGA裸片实现上述过程的互连通信，另外，HBM节点之间也可以互连通信。
硅连接层2内还可以额外布设有FIFO，每个FIFO连接硅连接层互连框架中的一个网络接口，每个FIFO及其相连的网络接口和路由器构成一个中转节点。中转节点作为HBM节点与裸片路由节点之间的数据中转缓冲之用，HBM节点通过N个中转节点实现与FPGA裸片中N个裸片路由节点的互连通信，也即以HBM节点发送数据的过程为例:每个HBM节点将待传输数据拆分合成的N组子数据分别传输到N个中转节点，然后N个中转节点同时送到FPGA裸片中的N个裸片路由节点。
本申请的这种结构有利于提高多裸片FPGA的存储带宽，FPGA裸片内部的裸片NOC网络可以有多种功能，但尤其适用于FPGA裸片内置AI模块时的情况，AI模块工作时需要高带宽数据输入/输出，AI模块内建NOC网络包括若干个节点形成为FPGA裸片内的裸片路由节点，则此时功能IP模块为AI模块内部的AI引擎，如图4所示本申请直接以AI引擎表示，利用上述结构即能够很好的满足其需求。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (4)

1.一种利用硅连接层集成HBM存储裸片的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层、层叠设置在所述硅连接层上的FPGA裸片和HBM存储裸片，所述硅连接层覆盖所有的FPGA裸片和HBM存储裸片；
所述FPGA裸片内包括裸片NOC网络、硅堆叠连接模块和连接点引出端，所述硅堆叠连接模块内包括若干个硅堆叠连接点，所述裸片NOC网络包括若干个通过路由通道相连的裸片路由节点，每个裸片路由节点包括通过网络接口相连的功能IP模块和路由器，相邻的裸片路由节点通过连接在路由器之间的路由通道相连；裸片路由节点中的路由器与硅堆叠连接点相连，所述硅堆叠连接点通过重布线层内的顶层金属线连接相应的连接点引出端；
所述硅连接层内布设有硅连接层互连框架，所述硅连接层互连框架包括路由器、网络接口和路由通道，相邻的路由器分别通过路由通道相连，每个所述路由器连接一个网络接口，每个路由器的设置在四个不同的方向的4组输入输出端口分别与四个方向相邻的路由器相连；
所述HBM存储裸片的HBM接口同时连接所述硅连接层互连框架中的N个网络接口，N≥2，所述HBM存储裸片与其相连的N个网络接口和N个路由器构成一个HBM节点；所述FPGA裸片上与裸片路由节点相连的连接点引出端连接到所述硅连接层互连框架中的路由器，所述HBM节点使用多个路由器同时与所述FPGA裸片内的N个裸片路由节点互连通信。
2.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层内还布设有与所述硅连接层互连框架中的网络接口相连的FIFO，每个FIFO及其相连的网络接口和路由器构成一个中转节点，每个HBM节点通过N个中转节点同时与N个裸片路由节点互连通信。
3.根据权利要求1或2所述的多裸片FPGA，其特征在于，
每个HBM节点将待传输数据分为N组子数据，N组子数据的位宽之和为所述待传输数据的位宽，N组子数据的位宽相同或不同，所述HBM节点通过其连接的N个路由器将N组子数据分别传输给所述FPGA裸片内的N个裸片路由节点；
和/或，所述FPGA裸片内的N个裸片路由节点分别将N组子数据通过HBM节点连接的N个路由器传输给所述HBM节点，所述HBM节点将N组子数据合并形成高位宽数据。
4.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层片上网络中的每个路由器包括5*5的全互通开关阵列及其相连的5组输入输出端口，其中一组输入输出端口连接对应的网络接口，其余4组输入输出端口分别设置在四个不同的方向，分别用于与四个方向相邻的路由器相连；各个路由器形成二维互联阵列。
CN202010620175.8A 2020-07-01 2020-07-01 利用硅连接层集成hbm存储裸片的多裸片fpga Active CN111755435B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010620175.8A CN111755435B (zh) 2020-07-01 2020-07-01 利用硅连接层集成hbm存储裸片的多裸片fpga

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010620175.8A CN111755435B (zh) 2020-07-01 2020-07-01 利用硅连接层集成hbm存储裸片的多裸片fpga

Publications (2)

Publication Number Publication Date
CN111755435A CN111755435A (zh) 2020-10-09
CN111755435B true CN111755435B (zh) 2022-03-22

Family

ID=72680179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010620175.8A Active CN111755435B (zh) 2020-07-01 2020-07-01 利用硅连接层集成hbm存储裸片的多裸片fpga

Country Status (1)

Country Link
CN (1) CN111755435B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9106229B1 (en) * 2013-03-14 2015-08-11 Altera Corporation Programmable interposer circuitry
US20150109024A1 (en) * 2013-10-22 2015-04-23 Vaughn Timothy Betz Field Programmable Gate-Array with Embedded Network-on-Chip Hardware and Design Flow
US20180102776A1 (en) * 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
CN110928810B (zh) * 2018-09-20 2023-11-14 三星电子株式会社 向外扩展高带宽存储***

Also Published As

Publication number Publication date
CN111755435A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
CN111755437B (zh) 利用硅连接层形成片上网络的fpga装置
EP3059762B1 (en) Wafer-level package having multiple dies arranged in side-by-side fashion
US8417867B2 (en) Multichip module for communications
US11127718B2 (en) Multi-chip stacked devices
US11239203B2 (en) Multi-chip stacked devices
CN111710662B (zh) 一种通用多裸片硅堆叠互连结构
CN113410223B (zh) 芯片组及其制造方法
CN111710663B (zh) 一种多裸片硅堆叠互连结构fpga
CN113767471A (zh) 包括堆叠在具有可编程集成电路的管芯上的存储器管芯的多芯片结构
US11004833B1 (en) Multi-chip stacked devices
CN111786894B (zh) 实现片上网络传输带宽扩充功能的fpga装置
CN111679615B (zh) 内部集成具有不同位宽连线的片上网络的fpga装置
CN111755435B (zh) 利用硅连接层集成hbm存储裸片的多裸片fpga
US11750510B2 (en) FPGA device for implementing expansion of transmission bandwidth of network-on-chip
CN113704137A (zh) 存内计算模块和方法、存内计算网络及构建方法
CN111753479B (zh) 利用硅连接层集成多裸片的片上网络的多裸片fpga
CN111753481B (zh) 利用有源硅连接层平衡延迟的多裸片fpga
CN111710661B (zh) 基于信号延迟平衡技术设计的多裸片fpga
US9406347B2 (en) Semiconductor wafer and method of fabricating an IC die
CN115048891A (zh) 内置用于形成片上网络节点的功能模块的fpga
CN116341476A (zh) 适于多芯粒的片间互联网络拓扑及***
CN118099127A (zh) 一种基于可重用有源硅中介层的芯片
CN117153817A (zh) 芯片和用于芯片互联的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant